[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2024004895A - 表示装置およびその製造方法 - Google Patents

表示装置およびその製造方法 Download PDF

Info

Publication number
JP2024004895A
JP2024004895A JP2022104784A JP2022104784A JP2024004895A JP 2024004895 A JP2024004895 A JP 2024004895A JP 2022104784 A JP2022104784 A JP 2022104784A JP 2022104784 A JP2022104784 A JP 2022104784A JP 2024004895 A JP2024004895 A JP 2024004895A
Authority
JP
Japan
Prior art keywords
layer
lower electrode
display device
electrode
upper electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022104784A
Other languages
English (en)
Inventor
真一 河村
Shinichi Kawamura
信雄 今井
Nobuo Imai
浩 小川
Hiroshi Ogawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2022104784A priority Critical patent/JP2024004895A/ja
Priority to KR1020230078025A priority patent/KR20240002695A/ko
Priority to DE102023205988.6A priority patent/DE102023205988A1/de
Priority to CN202310775267.7A priority patent/CN117320490A/zh
Priority to TW112124269A priority patent/TWI857678B/zh
Priority to US18/343,759 priority patent/US11844246B1/en
Priority to US18/495,815 priority patent/US12010878B2/en
Publication of JP2024004895A publication Critical patent/JP2024004895A/ja
Priority to US18/607,569 priority patent/US20240224617A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8051Anodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8052Cathodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/873Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621Providing a shape to conductive layers, e.g. patterning or selective deposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/351Thickness
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8052Cathodes
    • H10K59/80521Cathodes characterised by their shape
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】 表示装置の信頼性を向上させる。【解決手段】 表示装置は、第1下電極と、前記第1下電極と重なる第1画素開口を有するリブと、前記リブの上に配置された下部および前記下部の側面から突出した上部を有する隔壁と、前記第1下電極に対向する第1上電極と、前記第1下電極と前記第1上電極の間に位置し、前記第1画素開口を通じて前記第1下電極に接触するとともに、前記第1下電極と前記第1上電極の電位差に応じて発光する第1有機層と、を備えている。前記下部は、前記第1上電極に接触するボトム層と、前記ボトム層の上に配置された軸層とを有している。前記ボトム層は、リン酸、硝酸および酢酸を含む混酸に対するエッチングレートが前記軸層よりも小さく、かつ導電性を有する材料で形成されている。【選択図】 図4

Description

本発明の実施形態は、表示装置およびその製造方法に関する。
近年、表示素子として有機発光ダイオード(OLED)を適用した表示装置が実用化されている。この表示素子は、下電極と、下電極を覆う有機層と、有機層を覆う上電極とを備えている。
上記のような表示装置を製造するにあたり、信頼性を向上させる技術が必要とされている。
特開2000-195677号公報 特開2004-207217号公報 特開2008-135325号公報 特開2009-32673号公報 特開2010-118191号公報 国際公開第2018/179308号 米国特許出願公開第2022/0077251号明細書
本発明の目的は、信頼性を向上させることが可能な表示装置およびその製造方法を提供することにある。
一実施形態によれば、表示装置は、第1下電極と、前記第1下電極と重なる第1画素開口を有するリブと、前記リブの上に配置された下部および前記下部の側面から突出した上部を有する隔壁と、前記第1下電極に対向する第1上電極と、前記第1下電極と前記第1上電極の間に位置し、前記第1画素開口を通じて前記第1下電極に接触するとともに、前記第1下電極と前記第1上電極の電位差に応じて発光する第1有機層と、を備えている。前記下部は、前記第1上電極に接触するボトム層と、前記ボトム層の上に配置された軸層とを有している。前記ボトム層は、リン酸、硝酸および酢酸を含む混酸に対するエッチングレートが前記軸層よりも小さく、かつ導電性を有する材料で形成されている。
一実施形態の他の観点によれば、表示装置は、第1下電極および第2下電極と、前記第1下電極と重なる第1画素開口および前記第2下電極と重なる第2画素開口を有するリブと、前記リブの上に配置された下部および前記下部の側面から突出した上部を有する隔壁と、前記第1下電極に対向する第1上電極と、前記第2下電極に対向する第2上電極と、前記第1下電極と前記第1上電極の間に位置し、前記第1画素開口を通じて前記第1下電極に接触するとともに、前記第1下電極と前記第1上電極の電位差に応じて発光する第1有機層と、前記第2下電極と前記第2上電極の間に位置し、前記第2画素開口を通じて前記第2下電極に接触するとともに、前記第2下電極と前記第2上電極の電位差に応じて発光する第2有機層と、を備えている。前記隔壁は、前記第1画素開口と前記第2画素開口の間に配置されている。前記下部は、ボトム層と、前記ボトム層の上に配置された軸層とを有している。前記ボトム層は、前記第1画素開口の側の第1端部と、前記第2画素開口の側の第2端部とを有している。前記軸層は、前記第1画素開口の側の第1側面と、前記第2画素開口の側の第2側面とを有している。前記第1側面からの前記第1端部の突出長さと、前記第2側面からの前記第2端部の突出長さとが異なる。
一実施形態によれば、表示装置の製造方法は、第1下電極および第2下電極を形成し、前記第1下電極と重なる第1画素開口および前記第2下電極と重なる第2画素開口を有するリブを形成し、前記リブの上に配置された下部および前記下部の側面から突出した上部を有する隔壁を形成し、前記第1画素開口を通じて前記第1下電極に接触する第1有機層を形成し、前記第1有機層を覆う第1上電極を形成し、前記第1下電極、前記第1有機層および前記第1上電極を含む第1表示素子の上方に第1レジストを形成し、リン酸、硝酸および酢酸を含む混酸を用いたウェットエッチングにより、前記第1上電極のうち前記第1レジストから露出した部分を除去し、ドライエッチングにより、前記第1有機層のうち前記第1レジストから露出した部分を除去し、前記第2画素開口を通じて前記第2下電極に接触する第2有機層を形成し、前記第2有機層を覆う第2上電極を形成する、ことを含む。前記下部は、前記第1上電極および前記第2上電極に接触するボトム層と、前記ボトム層の上に配置された軸層とを有している。前記ボトム層は、前記混酸に対するエッチングレートが前記軸層よりも小さく、かつ導電性を有する材料で形成されている。
図1は、第1実施形態に係る表示装置の構成例を示す図である。 図2は、副画素のレイアウトの一例を示す図である。 図3は、図2中のIII-III線に沿う表示装置の概略的な断面図である。 図4は、図3に示した第1画素開口と第2画素開口の間の隔壁とその近傍を拡大した概略的な断面図である。 図5は、図3に示した第1画素開口と第3画素開口の間の隔壁とその近傍を拡大した概略的な断面図である。 図6は、第1変形例に係る隔壁とその近傍の概略的な断面図である。 図7は、第2変形例に係る隔壁とその近傍の概略的な断面図である。 図8は、第3変形例に係る隔壁とその近傍の概略的な断面図である。 図9は、第4変形例に係る隔壁とその近傍の概略的な断面図である。 図10は、第1実施形態に係る表示装置の製造方法の一例を示すフローチャートである。 図11は、第1実施形態に係る表示装置の製造工程の一部を示す概略的な断面図である。 図12は、図11に続く製造工程を示す概略的な断面図である。 図13は、図12に続く製造工程を示す概略的な断面図である。 図14は、図13に続く製造工程を示す概略的な断面図である。 図15は、図14に続く製造工程を示す概略的な断面図である。 図16は、図15に続く製造工程を示す概略的な断面図である。 図17は、図16に続く製造工程を示す概略的な断面図である。 図18は、図17に続く製造工程を示す概略的な断面図である。 図19は、図18に続く製造工程を示す概略的な断面図である。 図20は、図19に続く製造工程を示す概略的な断面図である。 図21は、図20に続く製造工程を示す概略的な断面図である。 図22は、図21に続く製造工程を示す概略的な断面図である。 図23は、図22に続く製造工程を示す概略的な断面図である。 図24は、図23に続く製造工程を示す概略的な断面図である。 図25は、図24に続く製造工程を示す概略的な断面図である。 図26は、第2実施形態に係る表示装置の一例を示す概略的な断面図である。 図27は、第2実施形態に係る表示装置の一例を示す概略的な断面図である。 図28は、第3実施形態に係る表示装置の一例を示す概略的な断面図である。 図29は、第3実施形態に係る表示装置の一例を示す概略的な断面図である。 図30は、第3実施形態に係る表示装置の他の例を示す概略的な断面図である。 図31は、第3実施形態に係る表示装置の他の例を示す概略的な断面図である。 図32は、第4実施形態に係る表示装置の製造方法の一例を示すフローチャートである。
いくつかの実施形態について図面を参照しながら説明する。
開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一または類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
なお、図面には、必要に応じて理解を容易にするために、互いに直交するX軸、Y軸およびZ軸を記載する。X軸に沿った方向を第1方向と称し、Y軸に沿った方向を第2方向と称し、Z軸に沿った方向を第3方向と称する。第3方向Zと平行に各種要素を見ることを平面視という。
各実施形態に係る表示装置は、表示素子として有機発光ダイオード(OLED)を備える有機エレクトロルミネッセンス表示装置であり、テレビ、パーソナルコンピュータ、車載機器、タブレット端末、スマートフォン、携帯電話端末等に搭載され得る。
[第1実施形態]
図1は、第1実施形態に係る表示装置DSPの構成例を示す図である。表示装置DSPは、絶縁性の基板10の上に、画像を表示する表示領域DAと、表示領域DAの周辺の周辺領域SAとを有している。基板10は、ガラスであってもよいし、可撓性を有する樹脂フィルムであってもよい。
本実施形態においては、平面視における基板10の形状が長方形である。ただし、基板10の平面視における形状は長方形に限らず、正方形、円形あるいは楕円形などの他の形状であってもよい。
表示領域DAは、第1方向Xおよび第2方向Yにマトリクス状に配列された複数の画素PXを備えている。画素PXは、複数の副画素SPを含む。一例では、画素PXは、青色の第1副画素SP1、緑色の第2副画素SP2および赤色の第3副画素SP3を含む。なお、画素PXは、副画素SP1,SP2,SP3とともに、あるいは副画素SP1,SP2,SP3のいずれかに代えて、白色などの他の色の副画素SPを含んでもよい。
副画素SPは、画素回路1と、画素回路1によって駆動される表示素子DEとを備えている。画素回路1は、画素スイッチ2と、駆動トランジスタ3と、キャパシタ4とを備えている。画素スイッチ2および駆動トランジスタ3は、例えば薄膜トランジスタにより構成されたスイッチング素子である。
画素スイッチ2のゲート電極は、走査線GLに接続されている。画素スイッチ2のソース電極およびドレイン電極の一方は信号線SLに接続され、他方は駆動トランジスタ3のゲート電極およびキャパシタ4に接続されている。駆動トランジスタ3において、ソース電極およびドレイン電極の一方は電源線PLおよびキャパシタ4に接続され、他方は表示素子DEに接続されている。表示素子DEは、発光素子としての有機発光ダイオード(OLED)である。
なお、画素回路1の構成は図示した例に限らない。例えば、画素回路1は、より多くの薄膜トランジスタおよびキャパシタを備えてもよい。
図2は、副画素SP1,SP2,SP3のレイアウトの一例を示す図である。図2の例においては、第1副画素SP1と第3副画素SP3が第1方向Xに並んでいる。第1副画素SP1と第2副画素SP2も第1方向Xに並んでいる。さらに、第2副画素SP2と第3副画素SP3が第2方向Yに並んでいる。
副画素SP1,SP2,SP3がこのようなレイアウトである場合、表示領域DAには、副画素SP2,SP3が第2方向Yに交互に配置された列と、複数の第1副画素SP1が第2方向Yに繰り返し配置された列とが形成される。これらの列は、第1方向Xに交互に並ぶ。
なお、副画素SP1,SP2,SP3のレイアウトは図2の例に限られない。他の一例として、各画素PXにおける副画素SP1,SP2,SP3が第1方向Xに順に並んでいてもよい。
表示領域DAには、リブ5および隔壁6が配置されている。リブ5は、第1副画素SP1において第1画素開口AP1を有し、第2副画素SP2において第2画素開口AP2を有し、第3副画素SP3において第3画素開口AP3を有している。
図2の例においては、第1画素開口AP1の面積が第2画素開口AP2の面積よりも大きい。第1画素開口AP1の面積は、第3画素開口AP3の面積よりも大きい。さらに、第3画素開口AP3の面積は、第2画素開口AP2の面積よりも小さい。
隔壁6は、隣り合う副画素SPの境界に配置され、平面視においてリブ5と重なっている。隔壁6は、第1方向Xに延びる複数の第1隔壁6xと、第2方向Yに延びる複数の第2隔壁6yとを有している。複数の第1隔壁6xは、第2方向Yに隣り合う画素開口AP2,AP3の間、および、第2方向Yに隣り合う2つの第1画素開口AP1の間にそれぞれ配置されている。第2隔壁6yは、第1方向Xに隣り合う画素開口AP1,AP2の間、および、第1方向Xに隣り合う画素開口AP1,AP3の間にそれぞれ配置されている。
図2の例においては、第1隔壁6xおよび第2隔壁6yが互いに接続されている。これにより、隔壁6は全体として画素開口AP1,AP2,AP3を囲う格子状である。隔壁6は、リブ5と同様に副画素SP1,SP2,SP3において開口を有するということもできる。
第1副画素SP1は、第1画素開口AP1とそれぞれ重なる第1下電極LE1、第1上電極UE1および第1有機層OR1を備えている。第2副画素SP2は、第2画素開口AP2とそれぞれ重なる第2下電極LE2、第2上電極UE2および第2有機層OR2を備えている。第3副画素SP3は、第3画素開口AP3とそれぞれ重なる第3下電極LE3、第3上電極UE3および第3有機層OR3を備えている。
第1下電極LE1、第1上電極UE1および第1有機層OR1は、第1副画素SP1の第1表示素子DE1を構成する。第2下電極LE2、第2上電極UE2および第2有機層OR2は、第2副画素SP2の第2表示素子DE2を構成する。第3下電極LE3、第3上電極UE3および第3有機層OR3は、第3副画素SP3の第3表示素子DE3を構成する。表示素子DE1,DE2,DE3は、後述するキャップ層(光学調整層)を含んでもよい。
第1下電極LE1は、第1コンタクトホールCH1を通じて第1副画素SP1の画素回路1(図1参照)に接続されている。第2下電極LE2は、第2コンタクトホールCH2を通じて第2副画素SP2の画素回路1に接続されている。第3下電極LE3は、第3コンタクトホールCH3を通じて第3副画素SP3の画素回路1に接続されている。
図2の例において、コンタクトホールCH2,CH3は、第2方向Yに隣り合う画素開口AP2,AP3の間の第1隔壁6xと全体的に重なっている。また、第1コンタクトホールCH1は、第2方向Yに隣り合う2つの第1画素開口AP1の間の第1隔壁6xと全体的に重なっている。他の例として、コンタクトホールCH1,CH2,CH3の少なくとも一部が第1隔壁6xと重なっていなくてもよい。
図3は、図2中のIII-III線に沿う表示装置DSPの概略的な断面図である。上述の基板10の上に回路層11が配置されている。回路層11は、図1に示した画素回路1、走査線GL、信号線SLおよび電源線PLなどの各種回路や配線を含む。
回路層11は、有機絶縁層12により覆われている。有機絶縁層12は、回路層11により生じる凹凸を平坦化する平坦化膜として機能する。図3の断面には表れていないが、上述のコンタクトホールCH1,CH2,CH3はいずれも有機絶縁層12に設けられている。
下電極LE1,LE2,LE3は、有機絶縁層12の上に配置されている。リブ5は、有機絶縁層12および下電極LE1,LE2,LE3の上に配置されている。下電極LE1,LE2,LE3の端部は、リブ5により覆われている。
隔壁6は、リブ5の上に配置された導電性を有する下部61と、下部61の上に配置された上部62とを含む。上部62は、下部61よりも大きい幅を有している。これにより、図3においては上部62の両端部が下部61の側面よりも突出している。このような隔壁6の形状は、オーバーハング状ということもできる。
第1有機層OR1は、第1画素開口AP1を通じて第1下電極LE1を覆っている。第1上電極UE1は、第1有機層OR1を覆い、第1下電極LE1と対向している。第2有機層OR2は、第2画素開口AP2を通じて第2下電極LE2を覆っている。第2上電極UE2は、第2有機層OR2を覆い、第2下電極LE2と対向している。第3有機層OR3は、第3画素開口AP3を通じて第3下電極LE3を覆っている。第3上電極UE3は、第3有機層OR3を覆い、第3下電極LE3と対向している。
図3の例においては、第1上電極UE1の上に第1キャップ層CP1が配置され、第2上電極UE2の上に第2キャップ層CP2が配置され、第3上電極UE3の上に第3キャップ層CP3が配置されている。キャップ層CP1,CP2,CP3は、それぞれ有機層OR1,OR2,OR3が発する光の光学特性を調整する。
第1有機層OR1、第1上電極UE1および第1キャップ層CP1の一部は、上部62の上に位置している。当該一部は、第1有機層OR1、第1上電極UE1および第1キャップ層CP1の他の部分(第1表示素子DE1を構成する部分)と離間している。同様に、第2有機層OR2、第2上電極UE2および第2キャップ層CP2の一部は上部62の上に位置し、当該一部は第2有機層OR2、第2上電極UE2および第2キャップ層CP2の他の部分(第2表示素子DE2を構成する部分)と離間している。さらに、第3有機層OR3、第3上電極UE3および第3キャップ層CP3の一部は上部62の上に位置し、当該一部は第3有機層OR3、第3上電極UE3および第3キャップ層CP3の他の部分(第3表示素子DE3を構成する部分)と離間している。
第1副画素SP1には第1封止層SE1が配置され、第2副画素SP2には第2封止層SE2が配置され、第3副画素SP3には第3封止層SE3が配置されている。第1封止層SE1は、第1キャップ層CP1や第1副画素SP1の周囲の隔壁6を連続的に覆っている。第2封止層SE2は、第2キャップ層CP2や第2副画素SP2の周囲の隔壁6を連続的に覆っている。第3封止層SE3は、第3キャップ層CP3や第3副画素SP3の周囲の隔壁6を連続的に覆っている。
封止層SE1,SE2,SE3の端部(周縁部)は、上部62の上に位置している。図3の例においては、副画素SP1,SP2間の隔壁6の上部62の上に位置する封止層SE1,SE2の端部同士が離間し、副画素SP1,SP3間の隔壁6の上部62の上に位置する封止層SE1,SE3の端部同士が離間している。
封止層SE1,SE2,SE3は、樹脂層13によって覆われている。樹脂層13は、封止層14によって覆われている。さらに、封止層14は、樹脂層15によって覆われている。
有機絶縁層12および樹脂層13,15は、有機材料で形成されている。封止層14,SE1,SE2,SE3は、例えばシリコン窒化物(SiNx)などの無機材料で形成されている。封止層14,SE1,SE2,SE3は、シリコン酸化物(SiOx)またはシリコン酸窒化物(SiON)のいずれかの単層体として形成されてもよい。また、封止層14,SE1,SE2,SE3は、シリコン窒化物層、シリコン酸化物層およびシリコン酸窒化物層のうちの少なくとも2つの組合せによる積層体として形成されてもよい。
下電極LE1,LE2,LE3は、例えば銀(Ag)で形成された中間層と、この中間層の上面および下面をそれぞれ覆う一対の導電性酸化物層とを有している。各導電性酸化物層は、例えばITO(Indium Tin Oxide)、IZO(Indium Zinc Oxide)またはIGZO(Indium Gallium Zinc Oxide)などの透明な導電性酸化物で形成することができる。
上電極UE1,UE2,UE3は、例えばマグネシウムと銀の合金(MgAg)などの金属材料で形成されている。例えば、下電極LE1,LE2,LE3はアノードに相当し、上電極UE1,UE2,UE3はカソードに相当する。
キャップ層CP1,CP2,CP3は、例えば、透明な複数の薄膜の多層体によって形成されている。多層体は、複数の薄膜として、無機材料によって形成された薄膜および有機材料によって形成された薄膜を含んでもよい。また、これらの複数の薄膜は、互いに異なる屈折率を有している。多層体を構成する薄膜の材料は、上電極UE1,UE2,UE3の材料とは異なり、また、封止層SE1,SE2,SE3の材料とも異なる。なお、キャップ層CP1,CP2,CP3は省略されてもよい。
隔壁6には、共通電圧が供給されている。この共通電圧は、下部61の側面に接触した上電極UE1,UE2,UE3にそれぞれ供給される。下電極LE1,LE2,LE3には、副画素SP1,SP2,SP3がそれぞれ有する画素回路1を通じて画素電圧が供給される。
有機層OR1,OR2,OR3は、例えば、正孔注入層、正孔輸送層、電子ブロッキング層、発光層、正孔ブロッキング層、電子輸送層および電子注入層を第3方向Zに順に積層した構造を有している。第1有機層OR1は第2有機層OR2よりも薄く形成され、第2有機層OR2は第3有機層ORよりも薄く形成されている。ただし、有機層OR1,OR2,OR3の厚さが同等であってもよい。
第1下電極LE1と第1上電極UE1の間に電位差が形成されると、第1有機層OR1の発光層が青色の波長域の光を放つ。第2下電極LE2と第2上電極UE2の間に電位差が形成されると、第2有機層OR2の発光層が緑色の波長域の光を放つ。第3下電極LE3と第3上電極UE3の間に電位差が形成されると、第3有機層OR3の発光層が赤色の波長域の光を放つ。
図4は、図3に示した画素開口AP1,AP2の間の隔壁6とその近傍を拡大した概略的な断面図である。図5は、図3に示した画素開口AP1,AP3の間の隔壁6とその近傍を拡大した概略的な断面図である。これらの図においては、基板10、回路層11、樹脂層13、封止層14および樹脂層15を省略している。
隔壁6の下部61は、リブ5の上に配置された導電性のボトム層BLと、ボトム層BLの上に配置された導電性の軸層XLとを有している。ボトム層BLは、軸層XLよりも薄く形成されている。例えば、ボトム層BLの厚さは、軸層XLの厚さの1/3以下である。
図4に示すように、ボトム層BLは、第1画素開口AP1の側の第1端部E1と、第2画素開口AP2の側の第2端部E2とを有している。さらに、図5に示すように、ボトム層BLは、第3画素開口AP3の側の第3端部E3を有している。隔壁6が図2に示した平面形状を有する場合、第1端部E1は第1画素開口AP1を囲い、第2端部E2は第2画素開口AP2を囲い、第3端部E3は第3画素開口AP3を囲う。
図4に示すように、軸層XLは、第1画素開口AP1の側の第1側面SF1と、第2画素開口AP2の側の第2側面SF2とを有している。さらに、図5に示すように、軸層XLは、第3画素開口AP3の側の第3側面SF3を有している。隔壁6が図2に示した平面形状を有する場合、第1側面SF1は第1画素開口AP1を囲い、第2側面SF2は第2画素開口AP2を囲い、第3側面SF3は第3画素開口AP3を囲う。
図4および図5の例においては、第1端部E1が第1側面SF1と第3方向Zに揃っている。すなわち、第1端部E1と第1側面SF1が実質的に連続した平面を形成する。
一方、図4に示すように、第2端部E2は、第2側面SF2よりも隔壁6の幅方向に突出している。また、図5に示すように、第3端部E3は、第3側面SF3よりも隔壁6の幅方向に突出している。本実施形態においては、第3側面SF3からの第3端部E3の突出長さは、第2側面SF2からの第2端部E2の突出長さよりも大きい。
図4および図5に示すように、第1上電極UE1は、第1端部E1および第1側面SF1に接触している。図4に示すように、第2上電極UE2は、第2端部E2および第2側面SF2に接触している。第2上電極UE2は、ボトム層BLのうち第2側面SF2から突出した部分を全体的に覆っている。図5に示すように、第3上電極UE3は、第3端部E3および第3側面SF3に接触している。第3上電極UE3は、ボトム層BLのうち第3側面SF3から突出した部分を全体的に覆っている。
隔壁6の上部62は、隔壁6の幅方向において側面SF1,SF2,SF3から突出している。上部62は、隔壁6の幅方向において端部E1,E2,E3よりも突出している。
図4および図5の例において、上部62は、軸層XLの上に配置された第1層L1と、第1層L1を覆う第2層L2とを有している。第2層L2は、全体的に均一な厚さを有している。
第1層L1は、厚さの異なる第1部分PR1および第2部分PR2を有している。第1部分PR1は、ボトム層BLまたは軸層XLと第3方向Zに重なる位置に設けられている。第2部分PR2は、第1層L1のうち、ボトム層BLおよび軸層XLと第3方向Zに重ならない位置に設けられている。図4および図5の例においては、第1層L1の上面が平坦である。一方、第1層L1の下面は、第1部分PR1において下方に突出している。
上部62は、ボトム層BLよりも厚く形成されている。ボトム層BLは厚さTaを有し、第1部分PR1は厚さTbを有し、第2部分PR2は厚さTcを有している。本実施形態においては、厚さTbが厚さTaよりも大きい(Ta<Tb)。すなわち、第1層L1は、少なくとも第1部分PR1においてボトム層BLよりも厚く形成されている。また、厚さTcが厚さTbよりも小さい(Tc<Tb)。厚さTa,Tcは、例えば同等である。
軸層XLは、例えばアルミニウム(AL)によって形成されている。軸層XLは、アルミニウム合金によって形成されてもよい。アルミニウム合金としては、例えばアルミニウム-ネオジム(AlNd)、アルミニウム-イットリウム(AlY)およびアルミニウム-シリコン(AlSi)などを用い得る。
ボトム層BLは、リン酸、硝酸および酢酸を含む混酸に対するエッチングレートが軸層XLよりも小さく、かつ導電性を有する材料で形成されている。この混酸は、図22を参照して後述するウェットエッチングにて使用されるエッチング液である。
具体的には、ボトム層BLは、チタン(Ti)または窒化チタン(TiN)によって形成されている。他の例として、ボトム層BLは、タングステン(W)またはタングステン合金によって形成されてもよい。タングステン合金としては、例えばモリブデン-タングステン(MoW)を用い得る。
なお、チタンは酸化しやすく、その酸化物は絶縁体である。一方で、窒化チタンは導電性を有している。そのため、ボトム層BLを窒化チタンで形成した場合には、ボトム層BLの酸化が抑制され、上電極UE1,UE1,UE3との良好な導通を確保できる。
上部62は、上記混酸に対するエッチングレートが軸層XLよりも小さい材料で形成されている。さらに、第2層L2は、フッ素系ガスを用いたドライエッチングに対するエッチングレートが第1層L1およびボトム層BLよりも小さい材料で形成されている。このフッ素系ガスは、図17を参照して後述するドライエッチングにて使用されるエッチングガスである。
具体的には、第1層L1は、例えばチタンまたは窒化チタンによって形成されている。他の例として、第1層L1は、タングステンまたはタングステン合金によって形成されてもよい。タングステン合金としては、例えばモリブデン-タングステンを用い得る。製造の効率化の観点からは、ボトム層BLと第1層L1が同じ材料で形成されることが好ましい。第2層L2は、例えばITO、IZOまたはIGZOなどの導電性酸化物で形成することができる。
リブ5は、例えばシリコン酸化物またはシリコン酸窒化物のように、上記フッ素系ガスへの耐性に優れた材料で形成されている。リブ5の材料は、無機材料が好ましく上記以外にシリコン窒化物が挙げられる。
隔壁6とその近傍の構造は、図4および図5に示した例に限られない。以下にいくつかの変形例を示す。
図6は、第1変形例に係る隔壁6とその近傍の概略的な断面図である。図6に示す隔壁6においては、上部62が第2層L2を有していない。すなわち、上部62は、第1層L1の単層構造を有している。第1層L1に適用し得る材料は、上述の通りである。
図7は、第2変形例に係る隔壁6とその近傍の概略的な断面図である。図7に示す隔壁6においては、軸層XLが第1軸層XL1と第2軸層XL2の積層構造を有している。例えば、軸層XL1,XL2の一方がアルミニウムによって形成され、他方がアルミニウム合金によって形成されている。軸層XL1,XL2は、それぞれ異なる種類のアルミニウム合金によって形成されてもよい。アルミニウム合金としては、例えばアルミニウム-ネオジム、アルミニウム-イットリウムおよびアルミニウム-シリコンを用い得る。軸層XLは、3層以上の積層構造を有してもよい。
図8は、第3変形例に係る隔壁6とその近傍の概略的な断面図である。図8に示す隔壁6においては、ボトム層BLが第1ボトム層BL1と第2ボトム層BL2の積層構造を有している。例えば、ボトム層BL1,BL2は、チタン、窒化チタン、タングステンおよびタングステン合金の中から選択される異なる2種類の材料によって形成されている。ボトム層BLは、3層以上の積層構造を有してもよい。
図9は、第4変形例に係る隔壁6とその近傍の概略的な断面図である。図9においては、リブ5が第1リブ層51と第2リブ層52の積層構造を有している。第2リブ層52は、第1リブ層51を覆っている。例えば、第2リブ層52は、シリコン酸化物またはシリコン酸窒化物によって形成されている。第1リブ層51は、シリコン酸化物およびシリコン酸窒化物のうち第2リブ層52と異なる一方、あるいはシリコン窒化物によって形成されている。
以上の図4乃至図9に示したボトム層BL、軸層XL、上部62およびリブ5の構造は、適宜に組み合わせることができる。
続いて、表示装置DSPが図4および図5に示した構造を有する場合を例に、表示装置DSPの製造方法について説明する。以下に説明する製造方法は、適宜に変形のうえ、図6乃至図9に示した構造を有する表示装置DSPの製造に対しても適用できる。
図10は、表示装置DSPの製造方法の一例を示すフローチャートである。図11乃至図25は、それぞれ表示装置DSPの製造工程の一部を示す概略的な断面図である。図11乃至図25においては、基板10および回路層11を省略している。
表示装置DSPの製造においては、先ず基板10の上に回路層11、有機絶縁層12および下電極LE1,LE2,LE3が形成される(工程P1)。図11は、工程P1を経た基板の状態を示している。
さらに、図12に示すように画素開口AP1,AP2,AP3を有するリブ5が形成される(工程P2)。その後、図13乃至図17に示す方法でリブ5の上に隔壁6が形成される(工程P3)。
隔壁6の形成にあたっては、図13に示すように、ボトム層BLの基となる第1金属層M1、軸層XLの基となる第2金属層M2、第1層L1の基となる第3金属層M3、および、第2層L2の基となる導電性酸化物層CLが基板全体に対して順に形成される。さらに、レジストR1が導電性酸化物層CLの上に形成される。このレジストR1は、図2に示した隔壁6の形状にパターニングされている。なお、金属層M1,M2,M3および導電性酸化物層CLの材料は、ボトム層BL、軸層XL、第1層L1および第2層L2の材料として上述したものと同様である。
第1金属層M1は、リブ5を覆うとともに、画素開口AP1,AP2,AP3を通じて下電極LE1,LE2,LE3を覆う。上述の通り、下電極LE1,LE2,LE3は、銀で形成された中間層と、この中間層の上面および下面をそれぞれ覆う一対の導電性酸化物層とを有している。仮に、第1金属層M1を設けない場合、アルミニウムやアルミニウム合金を含む軸層XLが下電極LE1,LE2,LE3の導電性酸化物層と接触し、当該導電性酸化物層が劣化(還元)され得る。下電極LE1,LE2,LE3と軸層XLの間に介在する第1金属層M1は、このような劣化を抑制する役割を有している。
続いて、図14に示すように、導電性酸化物層CLのうちレジストR1から露出した部分がウェットエッチングによって除去される。これにより、第2層L2が形成される。第3金属層M3は、このウェットエッチングのストッパとして機能する。
次に、図15に示すように、第2金属層M2および第3金属層M3のうちレジストR1から露出した部分が異方性のドライエッチングによって除去される。これにより、第1層L1と第2層L2を含む上部62が形成されるとともに、軸層XLが形成される。このドライエッチングには、塩素を含むエッチングガス(塩素系ガス)が用いられる。第1金属層M1は、このドライエッチングのストッパとして機能する。
その後、図16に示すように、等方性のウェットエッチングによって軸層XLの幅が上部62よりも低減される。このウェットエッチングには、リン酸、硝酸および酢酸を含む混酸がエッチング液として用いられる。当該混酸に対する第1金属層M1のエッチングレートは、当該混酸に対する軸層XLのエッチングレートよりも十分に小さい。したがって、第1金属層M1はほとんど侵食されない。
軸層XLの幅を低減した後、図17に示すように、第1金属層M1のうち軸層XLから露出した部分がドライエッチングによって除去される。これにより、ボトム層BLと軸層XLを含む下部61が形成される。このドライエッチングには、フッ素を含むエッチングガス(フッ素系ガス)が用いられる。フッ素系ガスの例としては、六フッ化硫黄(SF)、四フッ化メタン(CF)、六フッ化エタン(C)、三フッ化メタン(CHF)および三フッ化窒素(NF)が挙げられる。当該エッチングガスに対する軸層XLのエッチングレートは、当該エッチングガスに対する第1金属層M1のエッチングレートよりも十分に小さい。したがって、軸層XLはほとんど侵食されない。
なお、第1層L1がボトム層BLと同種の材料で形成されている場合、図17に示すように当該ドライエッチングによって第1層L1の主に下面が侵食され得る。これにより、図4および図5に示した第2部分PR2が形成される。
当該ドライエッチング前の第1層L1の厚さがボトム層BLの厚さ以下であると、当該ドライエッチングにより第1層L1のうち軸層XLから露出した部分が消失し得る。この場合、隔壁6の強度が低下してしまう。そのため、当該ドライエッチング前の第1層L1の厚さ(図4および図5に示した厚さTb)は、ボトム層BLの厚さ(図4および図5に示した厚さTa)よりも大きいことが好ましい。
ITOなどの導電性酸化物で形成された第2層L2は、当該ドライエッチングへの耐性に優れている。すなわち、当該ドライエッチングに対する第2層L2のエッチングレートは、当該ドライエッチングに対する第1層L1およびボトム層BLのエッチングレートよりも小さい。そのため、第2層L2は当該ドライエッチングにより侵食されない。これにより、仮に第1層L1が著しく侵食された場合であっても、オーバーハング状の上部62の形状を保つことができる。
リブ5がシリコン窒化物で形成されている場合、フッ素系ガスによってリブ5も侵食され得る。これに対し、リブ5をシリコン酸化物またはシリコン酸窒化物によって形成した場合、フッ素系ガスを用いたエッチングにおけるリブ5の損傷を抑制することができる。図9の第4変形例のようにリブ5を第1リブ層51と第2リブ層52の積層構造とし、第2リブ層52をシリコン酸化物またはシリコン酸窒化物で形成する場合も同様の効果を奏する。
以上の図13乃至図17の工程を経て隔壁6が形成された後、レジストR1が除去され、表示素子DE1,DE2,DE3を形成するための工程が実施される。本実施形態においては、第1表示素子DE1が最初に形成され、第2表示素子DE2が次に形成され、第3表示素子DE3が最後に形成される場合を想定する。ただし、表示素子DE1,DE2,DE3の形成順はこの例に限られない。
第1表示素子DE1の形成にあたっては、先ず図18に示すように、第1画素開口AP1を通じて第1下電極LE1に接触する第1有機層OR1、第1有機層OR1を覆う第1上電極UE1、第1上電極UE1を覆う第1キャップ層CP1が蒸着によって順に形成される(工程P4)。さらに、第1封止層SE1がCVD(Chemical Vapor Deposition)によって形成される(工程P5)。第1封止層SE1は、第1有機層OR1、第1上電極UE1および第1キャップ層CP1を含む第1表示素子DE1や隔壁6を連続的に覆っている。
第1有機層OR1、第1上電極UE1、第1キャップ層CP1および第1封止層SE1は、少なくとも表示領域DAの全体に対して形成され、第1副画素SP1だけでなく第2副画素SP2および第3副画素SP3にも配置されている。第1有機層OR1、第1上電極UE1および第1キャップ層CP1は、オーバーハング状の隔壁6によって分断される。
工程P4の後、図19に示すように、第1封止層SE1の上にレジストR2が配置される(工程P6)。レジストR2は、第1下電極LE1、第1有機層OR1、第1上電極UE1および第1キャップ層CP1を含む第1表示素子DE1の上方に位置し、第1副画素SP1の周囲の隔壁6の一部も覆っている。
その後、レジストR2をマスクとしたドライエッチングにより、図20に示すように第1封止層SE1のうちレジストR2から露出した部分が除去される(工程P7)。第1キャップ層CP1や第1上電極UE1は、このドライエッチングのストッパとして機能する。
工程P7の後、レジストR2をマスクとしたエッチングにより、図21に示すように第1キャップ層CP1のうちレジストR2から露出した部分が除去される(工程P8)。例えば第1キャップ層CP1が積層構造である場合、当該エッチングは、各層に対するウェットエッチングまたはドライエッチングを含む。
工程P8の後、レジストR2をマスクとしたウェットエッチングにより、図22に示すように第1上電極UE1のうちレジストR2から露出した部分が除去される(工程P9)。第1有機層OR1は、このウェットエッチングのストッパとして機能する。
このウェットエッチングには、図16に示した軸層XLのウェットエッチングと同じく、リン酸、硝酸および酢酸を含む混酸が用いられる。そのため、図22において破線矢印で示すように、第2副画素SP2に隣接する隔壁6の軸層XLの第2側面SF2や、第3副画素SP3に隣接する隔壁6の軸層XLの第3側面SF3が侵食される。これにより、図4および図5に示したように、ボトム層BLの第2端部E2が第2側面SF2から突出し、ボトム層BLの第3端部E3が第3側面SF3から突出する。
工程P9の後、レジストR2をマスクとしたドライエッチングにより、第1有機層OR1のうちレジストR2から露出した部分が除去される(工程P10)。その後、レジストR2が除去される(工程P11)。これにより、図23に示すように、第1副画素SP1に第1表示素子DE1および第1封止層SE1が形成され、第2副画素SP2および第3副画素SP3に表示素子や封止層が形成されていない基板を得ることができる。
第2表示素子DE2は、第1表示素子DE1と同様の手順で形成される。具体的には、第2画素開口AP2を通じて第2下電極LE2に接触する第2有機層OR2、第2有機層OR2を覆う第2上電極UE2、第2上電極UE2を覆う第2キャップ層CP2が蒸着によって順に形成されるとともに(工程P12)、第2キャップ層CP2や隔壁6を連続的に覆う第2封止層SE2がCVDによって形成される(工程P13)。
その後、工程P6と同様に、第2副画素SP2とその周囲の隔壁6の一部を覆うレジストが配置される(工程P14)。さらに、工程P7と同様に第2封止層SE2のうちレジストから露出した部分が除去され(工程P15)、工程P8と同様に第2キャップ層CP2のうちレジストから露出した部分が除去され(工程P16)、工程P9と同様に第2上電極UE2のうちレジストから露出した部分が混酸によって除去され(工程P17)、工程P10と同様に第2有機層OR2のうちレジストから露出した部分が除去される(工程P18)。その後、レジストが除去される(工程P19)。
以上の工程P12~P19を経ると、図24に示すように、第1副画素SP1に第1表示素子DE1および第1封止層SE1が形成され、第2副画素SP2に第2表示素子DE2および第2封止層SE2が形成され、第3副画素SP3に表示素子や封止層が形成されていない基板を得ることができる。
なお、工程P17においては、第3副画素SP3に隣接する隔壁6の軸層XLの第3側面SF3が混酸によって浸食される。そのため、図4および図5を参照して上述したように、第3側面SF3からの第3端部E3の突出長さは、第2側面SF2からの第2端部E2の突出長さよりも大きくなる。
第3表示素子DE3も第1表示素子DE1と同様の手順で形成される。具体的には、第3画素開口AP3を通じて第3下電極LE3に接触する第3有機層OR3、第3有機層OR3を覆う第3上電極UE3、第3上電極UE3を覆う第3キャップ層CP3が蒸着によって順に形成されるとともに(工程P20)、第3キャップ層CP3や隔壁6を連続的に覆う第3封止層SE3がCVDによって形成される(工程P21)。
その後、工程P6と同様に、第3副画素SP3とその周囲の隔壁6の一部を覆うレジストが配置される(工程P22)。さらに、工程P7と同様に第3封止層SE3のうちレジストから露出した部分が除去され(工程P23)、工程P8と同様に第3キャップ層CP3のうちレジストから露出した部分が除去され(工程P24)、工程P9と同様に第3上電極UE3のうちレジストから露出した部分が混酸によって除去され(工程P25)、工程P10と同様に第3有機層OR3のうちレジストから露出した部分が除去される(工程P26)。その後、レジストが除去される(工程P27)。
以上の工程P20~P27を経ると、図25に示すように、第1副画素SP1に第1表示素子DE1および第1封止層SE1が形成され、第2副画素SP2に第2表示素子DE2および第2封止層SE2が形成され、第3副画素SP3に第3表示素子DE3および第3封止層SE3が形成された基板を得ることができる。
工程P27の後、図3に示した樹脂層13、封止層14および樹脂層15が順に形成される(工程P28)。これにより、表示装置DSPが完成する。
以上の本実施形態においては、隔壁6のボトム層BLが、リン酸、硝酸および酢酸を含む混酸に対するエッチングレートが軸層XLよりも小さい材料で形成されている。仮に、当該混酸に対するボトム層BLのエッチングレートが大きい場合、工程P9における第1上電極UE1や工程P17における第2上電極UE2のウェットエッチングの際に、ボトム層BLが侵食され得る。ボトム層BLの侵食が著しいと、第2上電極UE2や第3上電極UE3が隔壁6の下部61に接触せず、導通不良を生じる可能性がある。
これに対し、本実施形態の構成においては、ボトム層BLが混酸によって浸食されにくい。そのため、第2上電極UE2や第3上電極UE3がボトム層BLに接触し、導通不良を抑制できる。
また、本実施形態においては、上部62(第1層L1)も当該混酸によって浸食されにくい材料で形成されている。そのため、下部61からの上部62の突出長さ、すなわちボトム層BLの端部から上部62の端部までの距離の制御が容易である。この突出長さを適正な値にすることで、有機層OR1,OR2,OR3、上電極UE1,UE2,UE3およびキャップ層CP1,CP2,CP3を隔壁6によって良好に分断することが可能となる。
図4および図5の例においては、上部62が第1層L1と第2層L2を含んでいる。さらに、第2層L2は、フッ素系ガスを用いたドライエッチングに対するエッチングレートが第1層L1およびボトム層BLよりも小さい材料で形成されている。このような構成であれば、第1層L1が他の層のエッチングによって著しく侵食された場合でも、第2層L2によってオーバーハング状の上部62の形状を保つことができる。
また、図17に示したように、第1金属層M1のドライエッチングにおいて第1層L1の下面が侵食されることを考慮し、第1層L1(第3金属層M3)を厚く形成しておけば、第1層L1の消失を防ぐことができる。
ここで述べた他にも、本実施形態からは種々の好適な効果を得ることができる。
[第2実施形態]
図26および図27は、第2実施形態に係る表示装置DSPの一例を示す概略的な断面図である。図26においては図4と同じく画素開口AP1,AP2の間の隔壁6とその近傍の構造を示し、図27においては図5と同じく画素開口AP1,AP3の間の隔壁6とその近傍の構造を示している。
本実施形態においても図4および図5の例と同じく、ボトム層BLの第1端部E1が軸層XLの第1側面SF1と第3方向Zに揃っている。さらに、図26に示すように、本実施形態においては、ボトム層BLの第2端部E2が軸層XLの第2側面SF2と第3方向Zに揃っている。すなわち、第2端部E2と第2側面SF2が実質的に連続した平面を形成する。また、図27に示すように、ボトム層BLの第3端部E3が軸層XLの第3側面SF3と第3方向Zに揃っている。すなわち、第3端部E3と第3側面SF3が実質的に連続した平面を形成する。
図26および図27に示した部分以外の表示装置DSPの構造や表示装置DSPの製造方法、ならびにこれらが奏する効果は、第1実施形態と同様である。
[第3実施形態]
図28および図29は、第3実施形態に係る表示装置DSPの一例を示す概略的な断面図である。図28においては図4と同じく画素開口AP1,AP2の間の隔壁6とその近傍の構造を示し、図29においては図5と同じく画素開口AP1,AP3の間の隔壁6とその近傍の構造を示している。
本実施形態においては、図28および図29に示すように、ボトム層BLの第1端部E1が軸層XLの第1側面SF1よりも隔壁6の幅方向に突出している。第1上電極UE1は、ボトム層BLのうち第1側面SF1から突出した部分を全体的に覆い、第1側面SF1にも接触している。図4および図5の例と同じく、ボトム層BLの第2端部E2および第3端部E3は、それぞれ軸層XLの第2側面SF2および第3側面SF3から突出している。
図28および図29の例においては、第1側面SF1からの第1端部E1の突出長さD1、第2側面SF2からの第2端部E2の突出長さD2、および、第3側面SF3からの第3端部E3の突出長さD3が同等である(D1=D2=D3)。
図30および図31は、本実施形態に係る表示装置DSPの他の例を示す概略的な断面図である。図30においては図4と同じく画素開口AP1,AP2の間の隔壁6とその近傍の構造を示し、図31においては図5と同じく画素開口AP1,AP3の間の隔壁6とその近傍の構造を示している。
図30および図31の例においては、突出長さD1,D2,D3が異なっている。具体的には、突出長さD2が突出長さD1よりも大きく、突出長さD3が突出長さD2よりも大きい(D1<D2<D3)。
なお、図4、図5、図26および図27のように第1端部E1と第1側面SF1が第3方向Zに揃っている場合においては、突出長さD1を零とみなすことができる。また、図26および図27のように端部E1,E2,E3がそれぞれ側面SF1,SF2,SF3と第3方向Zに揃っている場合においては、突出長さD1,D2,D3をいずれも零とみなすことができる。
図28乃至図31に示した部分以外の表示装置DSPの構造や表示装置DSPの製造方法、ならびにこれらが奏する効果は、第1実施形態と同様である。さらに、本実施形態においては、端部E1,E2,E3がそれぞれ側面SF1,SF2,SF3から突出しているため、上電極UE1,UE2,UE3と端部E1,E2,E3の接触面積が増加する。これにより、上電極UE1,UE2,UE3とボトム層BLの良好な導通を確保することができる。
[第4実施形態]
表示装置DSPの製造方法は、第1実施形態において図10のフローチャートを用いて説明したものに限られない。以下に、表示装置DSPの製造方法の他の一例を説明する。
図32は、第4実施形態に係る表示装置DSPの製造方法の一例を示すフローチャートである。このフローチャートにおいては、先ず第1実施形態と同じく基板10の上に回路層11、有機絶縁層12および下電極LE1,LE2,LE3が形成される(工程P1)。続いて、リブ5に加工される無機絶縁層5’が形成される(工程P2a)。この時点では、この無機絶縁層5’に画素開口AP1,AP2,AP3が設けられていない。
工程P2aの後、無機絶縁層5’の上に隔壁6が形成される(工程P3)。隔壁6を形成する方法は、図13乃至図17を用いて上述した通りである。隔壁6の形成の後、無機絶縁層5’に画素開口AP1,AP2,AP3をパターニングすることによりリブ5が形成される(工程P2b)。工程P2bの後、第1実施形態と同様に工程P4~P28が実施される。
このような製造方法にて製造される表示装置DSPの構造や、表示装置DSPが奏する効果は、第1実施形態と同様である。さらに、本実施形態のように隔壁6を形成した後に画素開口AP1,AP2,AP3を形成する場合、隔壁6の形成時に行われるエッチングから下電極LE1,LE2,LE3を保護することができる。
以上、本発明の実施形態として説明した表示装置およびその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての表示装置およびその製造方法も、本発明の要旨を包含する限り本発明の範囲に属する。
本発明の思想の範疇において、当業者であれば、各種の変形例に想到し得るものであり、それら変形例についても本発明の範囲に属するものと解される。例えば、上述の各実施形態に対して、当業者が適宜、構成要素の追加、削除、もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
また、上述の各実施形態において述べた態様によりもたらされる他の作用効果について、本明細書の記載から明らかなもの、または当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
DSP…表示装置、DA…表示領域、PX…画素、SP1,SP2,SP3…副画素、LE1,LE2,LE3…下電極、OR1,OR2,OR3…有機層、UE1,UE2,UE3…上電極、SE1,SE2,SE3…封止層、DE1,DE2,DE3…表示素子、5…リブ、6…隔壁、61…隔壁の下部、62…隔壁の上部、BL…ボトム層、XL…軸層、L1…第1層、L2…第2層。

Claims (20)

  1. 第1下電極と、
    前記第1下電極と重なる第1画素開口を有するリブと、
    前記リブの上に配置された下部および前記下部の側面から突出した上部を有する隔壁と、
    前記第1下電極に対向する第1上電極と、
    前記第1下電極と前記第1上電極の間に位置し、前記第1画素開口を通じて前記第1下電極に接触するとともに、前記第1下電極と前記第1上電極の電位差に応じて発光する第1有機層と、
    を備え、
    前記下部は、前記第1上電極に接触するボトム層と、前記ボトム層の上に配置された軸層とを有し、
    前記ボトム層は、リン酸、硝酸および酢酸を含む混酸に対するエッチングレートが前記軸層よりも小さく、かつ導電性を有する材料で形成されている、
    表示装置。
  2. 前記上部は、前記混酸に対するエッチングレートが前記軸層よりも小さい材料で形成されている、
    請求項1に記載の表示装置。
  3. 前記軸層は、アルミニウムまたはアルミニウム合金で形成されている、
    請求項1に記載の表示装置。
  4. 前記軸層は、アルミニウムまたはアルミニウム合金で形成された複数の層を有している、
    請求項1に記載の表示装置。
  5. 前記ボトム層は、チタン、窒化チタン、タングステンまたはタングステン合金で形成されている、
    請求項1に記載の表示装置。
  6. 前記ボトム層は、チタン、窒化チタン、タングステンまたはタングステン合金で形成された複数の層を有している、
    請求項1に記載の表示装置。
  7. 前記上部は、チタン、窒化チタン、タングステンまたはタングステン合金で形成されている、
    請求項1に記載の表示装置。
  8. 前記上部は、前記ボトム層よりも厚く形成されている、
    請求項1に記載の表示装置。
  9. 前記上部は、第1層と、前記第1層を覆う第2層とを有し、
    前記第2層は、フッ素を含むエッチングガスを用いたドライエッチングに対するエッチングレートが前記第1層および前記ボトム層よりも小さい材料で形成されている、
    請求項1に記載の表示装置。
  10. 前記第1層は、前記ボトム層と同じ材料で前記ボトム層よりも厚く形成されている、
    請求項9に記載の表示装置。
  11. 前記第2層は、ITO、IZOまたはIGZOで形成されている、
    請求項9に記載の表示装置。
  12. 前記リブは、シリコン酸化物またはシリコン酸窒化物で形成されている、
    請求項1に記載の表示装置。
  13. 前記リブは、シリコン窒化物で形成された第1リブ層と、シリコン酸化物またはシリコン酸窒化物で形成され、前記第1リブ層を覆う第2リブ層とを有している、
    請求項1に記載の表示装置。
  14. 前記リブは、第2画素開口をさらに有し、
    前記表示装置は、
    前記第2画素開口と重なる第2下電極と、
    前記第2下電極に対向する第2上電極と、
    前記第2下電極と前記第2上電極の間に位置し、前記第2画素開口を通じて前記第2下電極に接触するとともに、前記第2下電極と前記第2上電極の電位差に応じて発光する第2有機層と、
    をさらに備え、
    前記隔壁は、前記第1画素開口と前記第2画素開口の間に配置され、
    前記ボトム層は、前記第1画素開口の側の第1端部と、前記第2画素開口の側の第2端部とを有し、
    前記軸層は、前記第1画素開口の側の第1側面と、前記第2画素開口の側の第2側面とを有し、
    前記第1側面からの前記第1端部の突出長さと、前記第2側面からの前記第2端部の突出長さとが異なる、
    請求項1乃至13のうちいずれか1項に記載の表示装置。
  15. 第1下電極および第2下電極と、
    前記第1下電極と重なる第1画素開口および前記第2下電極と重なる第2画素開口を有するリブと、
    前記リブの上に配置された下部および前記下部の側面から突出した上部を有する隔壁と、
    前記第1下電極に対向する第1上電極と、
    前記第2下電極に対向する第2上電極と、
    前記第1下電極と前記第1上電極の間に位置し、前記第1画素開口を通じて前記第1下電極に接触するとともに、前記第1下電極と前記第1上電極の電位差に応じて発光する第1有機層と、
    前記第2下電極と前記第2上電極の間に位置し、前記第2画素開口を通じて前記第2下電極に接触するとともに、前記第2下電極と前記第2上電極の電位差に応じて発光する第2有機層と、
    を備え、
    前記隔壁は、前記第1画素開口と前記第2画素開口の間に配置され、
    前記下部は、ボトム層と、前記ボトム層の上に配置された軸層とを有し、
    前記ボトム層は、前記第1画素開口の側の第1端部と、前記第2画素開口の側の第2端部とを有し、
    前記軸層は、前記第1画素開口の側の第1側面と、前記第2画素開口の側の第2側面とを有し、
    前記第1側面からの前記第1端部の突出長さと、前記第2側面からの前記第2端部の突出長さとが異なる、
    表示装置。
  16. 前記第1上電極は、前記第1端部に接触し、
    前記第2上電極は、前記第2端部に接触している、
    請求項14に記載の表示装置。
  17. 第1下電極および第2下電極を形成し、
    前記第1下電極と重なる第1画素開口および前記第2下電極と重なる第2画素開口を有するリブを形成し、
    前記リブの上に配置された下部および前記下部の側面から突出した上部を有する隔壁を形成し、
    前記第1画素開口を通じて前記第1下電極に接触する第1有機層を形成し、
    前記第1有機層を覆う第1上電極を形成し、
    前記第1下電極、前記第1有機層および前記第1上電極を含む第1表示素子の上方に第1レジストを形成し、
    リン酸、硝酸および酢酸を含む混酸を用いたウェットエッチングにより、前記第1上電極のうち前記第1レジストから露出した部分を除去し、
    ドライエッチングにより、前記第1有機層のうち前記第1レジストから露出した部分を除去し、
    前記第2画素開口を通じて前記第2下電極に接触する第2有機層を形成し、
    前記第2有機層を覆う第2上電極を形成する、
    ことを含み、
    前記下部は、前記第1上電極および前記第2上電極に接触するボトム層と、前記ボトム層の上に配置された軸層とを有し、
    前記ボトム層は、前記混酸に対するエッチングレートが前記軸層よりも小さく、かつ導電性を有する材料で形成されている、
    表示装置の製造方法。
  18. 前記上部は、前記混酸に対するエッチングレートが前記軸層よりも小さい材料で形成されている、
    請求項17に記載の表示装置の製造方法。
  19. 前記隔壁の形成は、
    前記リブの上に第1金属層を形成し、
    前記第1金属層を覆う第2金属層を形成し、
    前記第2金属層を覆う第3金属層を形成し、
    前記第3金属層の上方に第2レジストを形成し、
    ドライエッチングにより、前記第3金属層のうち前記第2レジストから露出した部分を除去して前記上部を形成するとともに、前記第2金属層のうち前記第2レジストから露出した部分を除去して前記軸層を形成し、
    ウェットエッチングにより、前記軸層の幅を低減し、
    ドライエッチングにより、前記第1金属層のうち前記軸層から露出した部分を除去して前記ボトム層を形成する、
    請求項17に記載の表示装置の製造方法。
  20. 前記軸層は、アルミニウムまたはアルミニウム合金で形成され、
    前記ボトム層は、チタン、窒化チタン、タングステンまたはタングステン合金で形成されている、
    請求項17乃至19のうちいずれか1項に記載の表示装置の製造方法。
JP2022104784A 2022-06-29 2022-06-29 表示装置およびその製造方法 Pending JP2024004895A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2022104784A JP2024004895A (ja) 2022-06-29 2022-06-29 表示装置およびその製造方法
KR1020230078025A KR20240002695A (ko) 2022-06-29 2023-06-19 표시 장치 및 그 제조 방법
DE102023205988.6A DE102023205988A1 (de) 2022-06-29 2023-06-26 Anzeigevorrichtung
CN202310775267.7A CN117320490A (zh) 2022-06-29 2023-06-28 显示装置
TW112124269A TWI857678B (zh) 2022-06-29 2023-06-29 顯示裝置及其製造方法
US18/343,759 US11844246B1 (en) 2022-06-29 2023-06-29 Display device
US18/495,815 US12010878B2 (en) 2022-06-29 2023-10-27 Display device
US18/607,569 US20240224617A1 (en) 2022-06-29 2024-03-18 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022104784A JP2024004895A (ja) 2022-06-29 2022-06-29 表示装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2024004895A true JP2024004895A (ja) 2024-01-17

Family

ID=89123503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022104784A Pending JP2024004895A (ja) 2022-06-29 2022-06-29 表示装置およびその製造方法

Country Status (5)

Country Link
US (3) US11844246B1 (ja)
JP (1) JP2024004895A (ja)
KR (1) KR20240002695A (ja)
CN (1) CN117320490A (ja)
DE (1) DE102023205988A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118632574A (zh) * 2024-08-09 2024-09-10 惠科股份有限公司 显示面板及其制作方法和显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3188678B2 (ja) 1998-12-25 2001-07-16 ティーディーケイ株式会社 有機el表示装置およびその製造方法
JP4089544B2 (ja) 2002-12-11 2008-05-28 ソニー株式会社 表示装置及び表示装置の製造方法
JP2008135325A (ja) 2006-11-29 2008-06-12 Hitachi Displays Ltd 有機el表示装置とその製造方法
JP5008606B2 (ja) 2007-07-03 2012-08-22 キヤノン株式会社 有機el表示装置及びその製造方法
US7834543B2 (en) 2007-07-03 2010-11-16 Canon Kabushiki Kaisha Organic EL display apparatus and method of manufacturing the same
JP2010118191A (ja) 2008-11-11 2010-05-27 Sharp Corp 有機el表示装置およびその製造方法
US10559772B2 (en) 2017-03-31 2020-02-11 Sharp Kabushiki Kaisha Display device and production method thereof
CN116058108A (zh) 2020-09-04 2023-05-02 应用材料公司 制造具有无机像素包封阻挡层的oled面板的方法
JP7555798B2 (ja) * 2020-11-17 2024-09-25 株式会社ジャパンディスプレイ 表示装置
JP2022096395A (ja) * 2020-12-17 2022-06-29 株式会社ジャパンディスプレイ 表示装置
CN112737335B (zh) 2020-12-29 2021-12-07 广州大学 一种升压转换电路的过零检测装置
JP2023166732A (ja) * 2022-05-10 2023-11-22 株式会社ジャパンディスプレイ 表示装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118632574A (zh) * 2024-08-09 2024-09-10 惠科股份有限公司 显示面板及其制作方法和显示装置

Also Published As

Publication number Publication date
US11844246B1 (en) 2023-12-12
CN117320490A (zh) 2023-12-29
TW202420968A (zh) 2024-05-16
US20240224617A1 (en) 2024-07-04
US12010878B2 (en) 2024-06-11
DE102023205988A1 (de) 2024-01-04
KR20240002695A (ko) 2024-01-05
US20240008316A1 (en) 2024-01-04
US20240074248A1 (en) 2024-02-29

Similar Documents

Publication Publication Date Title
US20230354674A1 (en) Display device and manufacturing method thereof
JP2023166732A (ja) 表示装置およびその製造方法
JP2024004895A (ja) 表示装置およびその製造方法
TWI857678B (zh) 顯示裝置及其製造方法
JP2023095158A (ja) 表示装置
US20230345769A1 (en) Display device and manufacturing method thereof
US20230240118A1 (en) Display device and manufacturing method of the same
JP2023183147A (ja) 表示装置およびその製造方法
US20230225180A1 (en) Method of manufacturing display device
US20230284509A1 (en) Display device manufacturing method and display device
US11937488B2 (en) Manufacturing method of display device having a lower portion of a partition between first and second apertures
US20230403886A1 (en) Display device
US20230320172A1 (en) Display device and manufacturing method thereof
JP2023109537A (ja) 表示装置およびその製造方法
US20240206284A1 (en) Display device and manufacturing method thereof
US20240147811A1 (en) Display device and manufacturing method thereof
CN117320513A (zh) 显示装置及其制造方法
JP2023117639A (ja) 表示装置
JP2024025427A (ja) 表示装置
JP2023120847A (ja) 表示装置
JP2023160055A (ja) 表示装置およびその製造方法
JP2023183144A (ja) 表示装置およびその製造方法
JP2023114833A (ja) 表示装置およびその製造方法
JP2024059317A (ja) 表示装置およびその製造方法
JP2023146240A (ja) 表示装置の製造方法