JP2024062066A - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP2024062066A JP2024062066A JP2022169822A JP2022169822A JP2024062066A JP 2024062066 A JP2024062066 A JP 2024062066A JP 2022169822 A JP2022169822 A JP 2022169822A JP 2022169822 A JP2022169822 A JP 2022169822A JP 2024062066 A JP2024062066 A JP 2024062066A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- conductor
- insulating layer
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 84
- 239000011347 resin Substances 0.000 claims abstract description 23
- 229920005989 resin Polymers 0.000 claims abstract description 23
- 239000010954 inorganic particle Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000002245 particle Substances 0.000 claims description 11
- 238000009713 electroplating Methods 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 3
- 239000010410 layer Substances 0.000 description 143
- 238000000034 method Methods 0.000 description 11
- 230000001681 protective effect Effects 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000007747 plating Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】絶縁層上面の信号配線間で伝送速度の差が小さい配線基板を提供する。【解決手段】コア基板CSと、第1ビルドアップ部BU1と、第2ビルドアップ部BU2と、第3ビルドアップ部BU3と、第4ビルドアップ部BU4と、を有する配線基板であって、配線基板の最も外側の面は、第3ビルドアップ部の最外面、及び、第4ビルドアップ部の最外面で構成されており、第3導体層に含まれる配線における配線幅の最小値は、第1導体層、第2導体層、及び、第4導体層に含まれる配線における配線幅の最小値よりも小さく、第3導体層に含まれる配線における配線間距離の最小値は、第1導体層、第2導体層、及び、第4導体層に含まれる配線における配線間距離の最小値よりも小さく、第3絶縁層は、無機粒子と樹脂を含み、第3導体層で覆われる第3絶縁層の上面は、樹脂で形成されている。【選択図】図1
Description
本発明は、複数のビルドアップ部を有する配線基板に関する。
特許文献1は、複数のビルドアップ部を有する配線基板の一例を開示している。特許文献1に開示されている技術では、図4に示すように、絶縁層51は樹脂52と粒子53とで形成されていて、絶縁層上面が樹脂52と粒子53とで形成されている。絶縁層上面には配線(図示せず)が形成されている。
この場合、図4に示すように、絶縁層51の上面51aに樹脂52と粒子53とが露出しているため、絶縁層51の上面51aの比誘電率は均一でない。そのため、絶縁層51の上面51a上に形成した信号配線間で伝送速度の差が大きくなっていた。
本発明に係る配線基板は、第1面及び前記第1面と反対側の第2面を有するコア基板と、前記第1面上に形成され、交互に積層される複数の第1絶縁層及び複数の第1導体層を含む第1ビルドアップ部と、前記第2面上に形成され、交互に積層される複数の第2絶縁層及び複数の第2導体層を含む第2ビルドアップ部と、前記第1ビルドアップ部上に形成され、交互に積層される複数の第3絶縁層及び複数の第3導体層を含む第3ビルドアップ部と、前記第2ビルドアップ部上に形成され、交互に積層される少なくとも1層の第4絶縁層及び少なくとも1層の第4導体層を含む第4ビルドアップ部と、を有する配線基板であって、前記配線基板の最も外側の面は、前記第3ビルドアップ部の最外面、及び、前記第4ビルドアップ部の最外面で構成されており、前記第3導体層に含まれる配線における配線幅の最小値は、前記第1導体層、前記第2導体層、及び、前記第4導体層に含まれる配線における配線幅の最小値よりも小さく、前記第3導体層に含まれる配線における配線間距離の最小値は、前記第1導体層、前記第2導体層、及び、前記第4導体層に含まれる配線における配線間距離の最小値よりも小さく、前記第3絶縁層は、無機粒子と樹脂を含み、前記第3導体層で覆われる前記第3絶縁層の上面は、前記樹脂で形成されている。
<本発明の配線基板について>
本発明の配線基板の一実施形態が、図面を参照して説明される。なお、図1~図3に示す例において、各部材の寸法、特に高さ方向の寸法については、本発明の特徴をより良く理解できるようにするために、実際の寸法とは異なる寸法で記載している。
本発明の配線基板の一実施形態が、図面を参照して説明される。なお、図1~図3に示す例において、各部材の寸法、特に高さ方向の寸法については、本発明の特徴をより良く理解できるようにするために、実際の寸法とは異なる寸法で記載している。
図1は、本発明に係る配線基板におけるビルドアップ部の一実施形態を説明するための断面図である。図1において、CSは、例えば図中上側の第1面CS1および下側の第2面CS2を有するコア基板である。BU1は、コア基板CSの第1面CS1上に形成され、交互に積層される複数の第1絶縁層12及び複数の第1導体層11を含む第1ビルドアップ部である。BU2は、コア基板CSの第2面CS2上に形成され、交互に積層される複数の第2絶縁層22及び複数の第2導体層21を含む第2ビルドアップ部である。BU3は、第1ビルドアップ部BU1上に形成され、交互に積層される複数の第3絶縁層32及び複数の第3導体層31を含む第3ビルドアップ部である。BU4は、第2ビルドアップ部BU2上に形成され、交互に積層される少なくとも1層の第4絶縁層42及び少なくとも1層の第4導体層41を含む第4ビルドアップ部である。本実施形態では、上記構成の配線基板1の第3ビルドアップ部BU3上に、チップ1およびチップ2が搭載されている。
本発明に係る配線基板の特徴は、第3ビルドアップ部BU3の構造にある。すなわち、第3導体層に含まれる配線における配線幅および配線間距離の最小値は、第1導体層、第2導体層、及び、第4導体層に含まれる配線における配線幅および配線間距離の最小値よりも小さい。また、第3絶縁層は、無機粒子と樹脂を含む。さらに、第3導体層で覆われる第3絶縁層の上面は、樹脂で形成されている。本発明に係る配線基板では、第3ビルドアップ部BU3が、上記構成を備えることで、第3ビルドアップ部BU3における配線の高密度化を達成でき、配線間での信号の伝送速度の差を少なくすることができる。
図2は、本発明に係る配線基板における第3ビルドアップ部BU3の各層の一実施形態を説明するための断面図である。図2において、説明の対象となる層L1の下層L2は、第3導体層31、および、樹脂33と無機粒子34とからなる第3絶縁層32から構成されている。説明の対象となる層L1は下層L2上に連続して形成されている。層L1は、第3導体層31、および、樹脂33と無機粒子34とからなる第3絶縁層32から構成されている。第3導体層31は、下層L2の第3導体層31と電気的に接続している導体パッド31aと配線31bとから構成されている。導体パッド31aは、層L1の第3絶縁層32内に形成された開口37内のビア導体上、および、第3絶縁層32の上面32a上に形成されている。配線31bは第3絶縁層32の上面32a上に形成されている。
ここで、第3絶縁層32の上面32aは、樹脂33で形成されている。すなわち、第3絶縁層32の上面32aは、樹脂33のみで形成されており、無機粒子34は露出していない。そのため、層L1の第3絶縁層32の上面32aが平坦となり、第3絶縁層32の上面32aの比誘電率を均一とすることができる。その結果、第3絶縁層32の上面32aに形成された配線31b間で信号の伝送速度の差を少なくすることができる。本発明に係る配線基板の第3ビルドアップ部BU3は、上述した層L1、L2を複数積層して構成されている。
<本発明の配線基板の特徴となる第3ビルドアップ部BU3の製造方法について>
第1ビルドアップ部BU1、第2ビルドアップ部BU2、および、第4ビルドアップ部BU4については、交互に積層される複数の第1絶縁層12及び複数の第1導体層11の形成、交互に積層される複数の第2絶縁層22及び複数の第2導体層21の形成、および、交互に積層される少なくとも1層の第4絶縁層42及び少なくとも1層の第4導体層41の形成を、従来から公知の方法で行うことができる。ここでは、それらの詳細については説明を省いている。
第1ビルドアップ部BU1、第2ビルドアップ部BU2、および、第4ビルドアップ部BU4については、交互に積層される複数の第1絶縁層12及び複数の第1導体層11の形成、交互に積層される複数の第2絶縁層22及び複数の第2導体層21の形成、および、交互に積層される少なくとも1層の第4絶縁層42及び少なくとも1層の第4導体層41の形成を、従来から公知の方法で行うことができる。ここでは、それらの詳細については説明を省いている。
図3A~図3Hを参照にして、本発明の配線基板の特徴となる第3ビルドアップ部BU3の製造方法について説明する。
まず、図3Aに示すように、下層L2上に、対象となる層L1の樹脂33と無機粒子34とからなる第3絶縁層32および保護膜36を形成する。第3絶縁層32の上面32aは樹脂33のみで形成されており、無機粒子34は露出していない。そのため、第3絶縁層32の上面32aには凹凸が形成されていない。保護膜36は第3絶縁層32の上面32aを完全に覆っている。保護膜36の例は、ポリエチレンテレフタレート(PET)製のフィルムである。保護膜36と第3絶縁層32の上面32aとの間に離型剤が形成されている。
次に、図3Bに示されるように、保護膜36の上からレーザ光が照射される。レーザ光は保護膜36と第3絶縁層32とを同時に貫通する。これにより、下層L2の第3導体層31と導体パッド31aとを接続するビア導体形成用の開口37が形成される。レーザ光は、例えばUVレーザ光、CO2レーザ光である。開口37により下層の第3導体層31が露出される。開口37が形成される時、第3絶縁層32の上面32aは保護膜36で覆われている。そのため、開口37が形成される時、樹脂33が飛散しても、第3絶縁層32の上面32aへの樹脂33の付着が抑制される。
次に、図3Cに示されるように、第3絶縁層32の上面32aを保護膜36で覆った状態で、開口37内に対しドライプロセス(プラズマ)でデスミア処理を行う。これにより、開口37の内壁面37aは粗化されるが、第3絶縁層32の上面32aは粗化されない。第3絶縁層32の上面32aは粗化されないため、第3絶縁層32の上面32aは樹脂33のみで形成される。
次に、図3Dに示されるように、第3絶縁層32の上面32aから保護膜36が除去される。保護膜36の除去後、第3絶縁層32の上面32aを荒らすことは行われない。
次に、図3Eに示されるように、第3絶縁層32の上面32a上にシード層31cが形成される。シード層31cはスパッタによって形成される。シード層31cの形成はドライプロセスで行われる。シード層31cは開口37から露出する下層の第3導体層31の上面と開口37の内壁面37aにも形成される。シード層31cは銅で形成される。
次に、図3Fに示されるように、シード層31c上にめっきレジスト38が形成される。めっきレジスト38は、導体パッド31aと配線31bとからなる第3導体層31を形成するための開口を有する。
次に、図3Gに示されるように、めっきレジスト38から露出するシード層31c上に電解めっき膜31dが形成される。電解めっき膜31dは開口37を充填する。第3絶縁層32の上面32a上のシード層31cと電解めっき膜31dによって、2つの配線31b、31bが形成される。開口37内のシード層31cと電解めっき膜31dによって、開口37内にビア導体と、その上に導体パッド31aが形成される。2つの配線31b、31bによってペア配線が形成される。
その後、めっきレジスト38が除去される。また、導体パッド31aおよび配線31から露出するシード層31cが除去される。これにより、図3Hに示されるように、本発明の一実施形態に係る配線基板が得られる。
本発明の一実施形態に係る配線基板では、第3ビルドアップ部BU3において、第3絶縁層32の上面32aは樹脂33で形成されている。上面32aには無機粒子34が露出しない。上面32aには凹凸が形成されない。そのため、第3絶縁層32の上面32a近傍部分の比誘電率の標準偏差が大きくなることが抑制され、比誘電率は場所によって大きく変わらない。その結果、ペア配線31b、31bが上面32aに接していても、ペア配線31b、31b間の電気信号の伝搬速度の差を小さくすることができる。そのため、本発明の一実施形態に係る配線基板の第3ビルドアップ部BU3では、ノイズが抑制される。また、本発明の一実施形態に係る配線基板の第3ビルドアップ部BU3では、ロジックICが実装されても、ペア配線を構成する一方の配線31bで伝達されるデータと他方の配線31bで伝達されるデータがロジックICにほぼ遅延なく到達する。そのため、ロジックICの誤動作を抑制することができる。ペア配線を構成する一方の配線31bの長さと他方の配線31bの長さが5mm以上であっても、両者の伝搬速度の差を小さくすることができる。ペア配線を構成する一方の配線31bの長さと他方の配線31bの長さが10mm以上、20mm以下であっても、ロジックICの誤動作を抑制することができる。その結果、高い品質を有する配線基板1が提供される。
本発明の一実施形態に係る配線基板では、第3ビルドアップ部BU3において、第3絶縁層32の厚さは配線31bの厚さの2倍以上である。配線基板がヒートサイクルを受けると、開口37の内壁面37aとビア導体との間に加わるストレスは、上面32aと配線31bとの間に加わるストレスより大きいと考えられる。また、開口37の内壁面37aは凹凸を有する。そのため、開口37の内壁面37aとビア導体との間の密着強度は、上面32aと配線31bとの間の密着強度より高い。そのため、ビア導体は第3絶縁層32から剥離し難い。
本発明の一実施形態に係る配線基板では、第3ビルドアップ部BU3において、シード層31cはスパッタで形成される。シード層31cを形成する粒子は上面32aと垂直に衝突する。そのため、上面32aとシード層31cとの密着強度は高い。一方、シード層31cを形成する粒子は開口37の内壁面37aに斜めに衝突する。ただし、開口37の内壁面37aは凹凸を有する。そのため、シード層31cと開口37の内壁面37aとの間の密着強度は高い。上面32aが凹凸を有していなく、且つ、開口37の内壁面37aが凹凸を有しても、配線31bと上面32aとの間の密着強度とビア導体と開口37の内壁面37aとの間の密着強度の差を小さくすることができる。配線31bと上面32aとの間の界面にストレスが集中し難い。ビア導体と開口37の内壁面37aとの間の界面にストレスが集中し難い。そのため、配線基板1がヒートサイクルを受けても、ビア導体は第3絶縁層32から剥離し難い。そのため、高い品質を有する配線基板が提供される。
また、本発明の一実施形態に係る配線基板では、第3ビルドアップ部BU3における好適例として、第3導体層31の配線31bの最小の配線幅が3μm以下、最小の配線間隔が3μm以下であることが好ましい。このように、第3ビルドアップ部BU3が、配線幅及び配線間距離が比較的小さい配線31bを有していることにより、表層部に比較的高密度の配線31bを有する配線基板が実現され得る。配線基板の表層部において搬送される電気信号に対応した、より適切な配線が提供され得る。第3ビルドアップ部BU3上に、より高密度にチップを搭載することができる。
本発明の一実施形態に係る配線基板では、第3ビルドアップ部BU3における好適例として、第3絶縁層32に含まれる無機粒子34の最大粒径が、第1絶縁層12及び第2絶縁層22に含まれる無機粒子の最大粒径よりも小さいことが好ましい。比較的高密度に形成される配線31bに接する第3絶縁層32に無機粒子34が含まれる場合に、隣り合う配線31b、31b間に粒径の比較的大きい無機粒子34が位置すると、無機粒子34の表面を介するマイグレーションにより配線31b、31b間の短絡が発生する場合がある。従って、第3絶縁層32に含まれ得る無機粒子34の最大の粒径が比較的小さいことで、配線31b、31bにおける短絡の虞が低減することができる。
本発明の一実施形態に係る配線基板では、第3ビルドアップ部BU3における好適例として、第3ビルドアップ部BU3を構成する第3絶縁層32の体積と第4ビルドアップ部BU4を構成する第4絶縁層42の体積とは、略等しいことが好ましい。また、第3ビルドアップ部BU3における導体が占める体積と第4ビルドアップ部BU4における導体が占める体積とは、略等しいことが好ましい。これらの条件を満たすことで、配線基板1の反りを低減させることができる。
1 配線基板
11 第1導体層
12 第1絶縁層
21 第2導体層
22 第2絶縁層
31 第3導体層
31a 導体パッド
31b 配線
31c シード層
31d 電解めっき膜
32 第3絶縁層
32a 上面
33 樹脂
34 無機粒子
36 保護膜
37 開口
37a 内壁面
38 めっきレジスト
41 第4導体層
42 第4絶縁層
BU1 第1ビルドアップ部
BU2 第2ビルドアップ部
BU3 第3ビルドアップ部
BU4 第4ビルドアップ部
CS コア基板
CS1 第1面
CS2 第2面
L1 対象となる層
L2 下層
11 第1導体層
12 第1絶縁層
21 第2導体層
22 第2絶縁層
31 第3導体層
31a 導体パッド
31b 配線
31c シード層
31d 電解めっき膜
32 第3絶縁層
32a 上面
33 樹脂
34 無機粒子
36 保護膜
37 開口
37a 内壁面
38 めっきレジスト
41 第4導体層
42 第4絶縁層
BU1 第1ビルドアップ部
BU2 第2ビルドアップ部
BU3 第3ビルドアップ部
BU4 第4ビルドアップ部
CS コア基板
CS1 第1面
CS2 第2面
L1 対象となる層
L2 下層
Claims (9)
- 第1面及び前記第1面と反対側の第2面を有するコア基板と、
前記第1面上に形成され、交互に積層される複数の第1絶縁層及び複数の第1導体層を含む第1ビルドアップ部と、
前記第2面上に形成され、交互に積層される複数の第2絶縁層及び複数の第2導体層を含む第2ビルドアップ部と、
前記第1ビルドアップ部上に形成され、交互に積層される複数の第3絶縁層及び複数の第3導体層を含む第3ビルドアップ部と、
前記第2ビルドアップ部上に形成され、交互に積層される少なくとも1層の第4絶縁層及び少なくとも1層の第4導体層を含む第4ビルドアップ部と、を有する配線基板であって、
前記配線基板の最も外側の面は、前記第3ビルドアップ部の最外面、及び、前記第4ビルドアップ部の最外面で構成されており、
前記第3導体層に含まれる配線における配線幅の最小値は、前記第1導体層、前記第2導体層、及び、前記第4導体層に含まれる配線における配線幅の最小値よりも小さく、
前記第3導体層に含まれる配線における配線間距離の最小値は、前記第1導体層、前記第2導体層、及び、前記第4導体層に含まれる配線における配線間距離の最小値よりも小さく、
前記第3絶縁層は、無機粒子と樹脂を含み、
前記第3導体層で覆われる前記第3絶縁層の上面は、前記樹脂で形成されている。 - 請求項1に記載の配線基板において、前記第3導体層の配線の最小の配線幅が3μm以下、最小の配線間隔が3μm以下である。
- 請求項1に記載の配線基板において、前記第3絶縁層に含まれる無機粒子の最大粒径が、前記第1絶縁層及び前記第2絶縁層に含まれる無機粒子の最大粒径よりも小さい。
- 請求項1に記載の配線基板において、前記第3ビルドアップ部を構成する第3絶縁層の体積と前記第4ビルドアップ部を構成する第4絶縁層の体積とは、略等しい。
- 請求項1に記載の配線基板において、前記第3ビルドアップ部における導体が占める体積と前記第4ビルドアップ部における導体が占める体積とは、略等しい。
- 請求項1に記載の配線基板において、前記第3絶縁層に形成されたビア開口の内壁面は、前記樹脂と前記無機粒子とで形成されている。
- 請求項1に記載の配線基板において、前記第3絶縁層の厚さは前記第3導体層の厚さの2倍以上である。
- 請求項1に記載の配線基板において、前記第3導体層は、前記第3絶縁層上に形成されているシード層と前記シード層上に形成されている電解めっき膜によって形成されており、 前記シード層はスパッタによって形成されている。
- 請求項1に記載の配線基板において、前記第3導体層は、第1信号配線と第2信号配線によって形成されるペア配線を含んでいる。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022169822A JP2024062066A (ja) | 2022-10-24 | 2022-10-24 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022169822A JP2024062066A (ja) | 2022-10-24 | 2022-10-24 | 配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2024062066A true JP2024062066A (ja) | 2024-05-09 |
Family
ID=90970561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022169822A Pending JP2024062066A (ja) | 2022-10-24 | 2022-10-24 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2024062066A (ja) |
-
2022
- 2022-10-24 JP JP2022169822A patent/JP2024062066A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10993331B2 (en) | High-speed interconnects for printed circuit boards | |
JP6885800B2 (ja) | 配線基板およびその製造方法 | |
US9893016B2 (en) | Multilayer wiring board having wiring structure for mounting multiple electronic components and method for manufacturing the same | |
US8853546B2 (en) | Printed circuit board and method of manufacturing the same | |
US20150245485A1 (en) | Printed wiring board and method for manufacturing printed wiring board | |
JP2009283739A (ja) | 配線基板および配線基板の製造方法 | |
JP5221887B2 (ja) | 配線基盤の製造方法 | |
TW201630496A (zh) | 具有散熱結構的電路板及其製作方法 | |
JP5908003B2 (ja) | 印刷回路基板及び印刷回路基板の製造方法 | |
KR100653249B1 (ko) | 메탈코어, 패키지 기판 및 그 제작방법 | |
JP6721143B2 (ja) | プリント回路基板及びその製造方法 | |
TW201444440A (zh) | 配線基板及其製造方法 | |
US10134693B2 (en) | Printed wiring board | |
JP2015211147A (ja) | 配線基板 | |
JP2024062066A (ja) | 配線基板 | |
JP2024080860A (ja) | 配線基板 | |
JP2023132391A (ja) | プリント配線板 | |
JP7077005B2 (ja) | 配線基板及びその製造方法 | |
CN113015322A (zh) | 对印刷电路板过渡的封装 | |
US20240284606A1 (en) | Wiring substrate | |
JP5608262B2 (ja) | 印刷回路基板及び印刷回路基板の製造方法 | |
US20240306299A1 (en) | Wiring substrate | |
JP5890978B2 (ja) | 配線基板の製造方法 | |
JP2024089922A (ja) | 配線基板 | |
WO2024135456A1 (ja) | 配線基板およびその製造方法 |