[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2023502563A - マイクロｌｅｄのための光抽出 - Google Patents

マイクロｌｅｄのための光抽出 Download PDF

Info

Publication number
JP2023502563A
JP2023502563A JP2022521088A JP2022521088A JP2023502563A JP 2023502563 A JP2023502563 A JP 2023502563A JP 2022521088 A JP2022521088 A JP 2022521088A JP 2022521088 A JP2022521088 A JP 2022521088A JP 2023502563 A JP2023502563 A JP 2023502563A
Authority
JP
Japan
Prior art keywords
array
pitch
layer
light
micro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022521088A
Other languages
English (en)
Inventor
マイケル グルンドマン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meta Platforms Technologies LLC
Original Assignee
Meta Platforms Technologies LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meta Platforms Technologies LLC filed Critical Meta Platforms Technologies LLC
Publication of JP2023502563A publication Critical patent/JP2023502563A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B3/00—Simple or compound lenses
    • G02B3/0006—Arrays
    • G02B3/0012—Arrays characterised by the manufacturing method
    • G02B3/0018—Reflow, i.e. characterized by the step of melting microstructures to form curved surfaces, e.g. manufacturing of moulds and surfaces for transfer etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/017—Head mounted
    • G02B27/0172—Head mounted characterised by optical features
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/42—Diffraction optics, i.e. systems including a diffractive element being designed for providing a diffractive effect
    • G02B27/4272—Diffraction optics, i.e. systems including a diffractive element being designed for providing a diffractive effect having plural diffractive elements positioned sequentially along the optical path
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B3/00—Simple or compound lenses
    • G02B3/0006—Arrays
    • G02B3/0037—Arrays characterized by the distribution or form of lenses
    • G02B3/0043—Inhomogeneous or irregular arrays, e.g. varying shape, size, height
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B3/00—Simple or compound lenses
    • G02B3/0006—Arrays
    • G02B3/0037—Arrays characterized by the distribution or form of lenses
    • G02B3/0056—Arrays characterized by the distribution or form of lenses arranged along two different directions in a plane, e.g. honeycomb arrangement of lenses
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B3/00—Simple or compound lenses
    • G02B3/02—Simple or compound lenses with non-spherical faces
    • G02B3/04—Simple or compound lenses with non-spherical faces with continuous faces that are rotationally symmetrical but deviate from a true sphere, e.g. so called "aspheric" lenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/0101—Head-up displays characterised by optical features
    • G02B2027/0138—Head-up displays characterised by optical features comprising image capture systems, e.g. camera
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/0101—Head-up displays characterised by optical features
    • G02B2027/014—Head-up displays characterised by optical features comprising information/image processing systems
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/017—Head mounted
    • G02B2027/0178—Eyeglass type
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/0093—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00 with means for monitoring data relating to the user, e.g. head-tracking, eye-tracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/08057—Shape in side view
    • H01L2224/08058—Shape in side view being non uniform along the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053—Bonding environment
    • H01L2224/80095—Temperature settings
    • H01L2224/80099—Ambient temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80905—Combinations of bonding methods provided for in at least two different groups from H01L2224/808 - H01L2224/80904
    • H01L2224/80906—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80909—Post-treatment of the bonding area
    • H01L2224/80948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)

Abstract

Figure 2023502563000001
本明細書において開示されている技術は、マイクロＬＥＤアレイのための光抽出構造に関する。特定の実施形態によれば、デバイスは、第１のピッチを特徴とするマイクロＬＥＤのアレイと、マイクロＬＥＤのアレイ上にあり、第１のピッチとは異なる第２のピッチを特徴とするマイクロレンズのアレイとを含む。マイクロレンズのアレイ内の各マイクロレンズは、マイクロＬＥＤのアレイ内のそれぞれのマイクロＬＥＤに対応する。いくつかの実施形態においては、第１のピッチは第２のピッチよりも大きいものであり、それによって、対応するマイクロレンズを通過後のマイクロＬＥＤのアレイ内の各マイクロＬＥＤからの光の主光線は、デバイスの中央線に向かってそれぞれの方向に傾いている。
【選択図】図９

Description

関連出願の相互参照
本出願は、「ＬＩＧＨＴ ＥＸＴＲＡＣＴＩＯＮ ＦＯＲ ＭＩＣＲＯ－ＬＥＤＳ」という名称の、２０１９年１１月２２日に出願した米国仮特許出願第６２／９３９，３０２号の優先権を主張する、２０２０年１１月２０日に出願した米国非仮特許出願第ｘｘ／ｘｘｘ，ｘｘｘ号（代理人整理番号ＦＡＣＴＰ１０１ＵＳ／Ｐ１００１２１ＵＳ０１）の利益および優先権を主張するものであり、それらの開示全体は、すべての目的のために参照により本明細書に組み込まれている。
発光ダイオード（ＬＥＤ）は、電気エネルギーを光エネルギーへと変換し、低減されたサイズ、改善された耐久性、および高められた効率など、その他の光源に勝る多くの利点を提供する。ＬＥＤは、テレビ、コンピュータモニタ、ラップトップコンピュータ、タブレット、スマートフォン、プロジェクションシステム、ウェアラブル電子機器など、多くのディスプレイシステムにおける光源として使用されることが可能である。ＡｌＮ、ＧａＮ、ＩｎＮ等の合金などの第ＩＩＩ族窒化物半導体に基づくマイクロＬＥＤ（「μＬＥＤ」）は、それらの小さなサイズ（たとえば、１００μｍ未満、５０μｍ未満、１０μｍ未満、または５μｍ未満の直線寸法を伴う）、高いパッキング密度（したがって、より高い解像度）、および高い輝度に起因して、さまざまなディスプレイ用途向けに開発され始めている。たとえば、別々の色（たとえば、赤、緑、および青）の光を放出するマイクロＬＥＤを使用して、テレビまたはニアアイディスプレイシステムなどのディスプレイシステムのサブピクセルを形成することが可能である。
本開示は、一般に、マイクロ発光ダイオード（マイクロＬＥＤ）に関する。より具体的には、本開示は、マイクロＬＥＤアレイからの光抽出のためのマイクロレンズアレイに関する。特定の実施形態によれば、デバイスは、第１のピッチを特徴とするマイクロＬＥＤのアレイと、マイクロＬＥＤのアレイ上にあり、第１のピッチとは異なる第２のピッチを特徴とするマイクロレンズのアレイとを含むことが可能である。マイクロレンズのアレイ内の各マイクロレンズは、マイクロＬＥＤのアレイ内のそれぞれのマイクロＬＥＤに対応することが可能である。
いくつかの実施形態においては、マイクロレンズのアレイ内の各マイクロレンズは、マイクロレンズを通過後のマイクロＬＥＤのアレイ内の各々の対応するマイクロＬＥＤからの光の主光線が、異なるそれぞれの方向で伝搬し得るように、構成されていることが可能である。いくつかの実施形態においては、第１のピッチは第２のピッチよりも大きいものであることが可能であり、それによって、対応するマイクロレンズを通過後のマイクロＬＥＤのアレイ内の各マイクロＬＥＤからの光の主光線は、デバイスの中央線に向かってそれぞれの方向に傾いていることが可能である。いくつかの実施形態においては、第１のピッチは第２のピッチよりも低いものであることが可能である。いくつかの実施形態においては、第１のピッチは約１０μｍよりも低いものであることが可能である。いくつかの実施形態においては、マイクロレンズのアレイ内のそれぞれのマイクロレンズの直線寸法は、マイクロＬＥＤのアレイ内のそれぞれのマイクロＬＥＤの直線寸法よりも大きいものであることが可能である。
いくつかの実施形態においては、マイクロＬＥＤのアレイはマイクロＬＥＤの２次元アレイを含むことが可能であり、マイクロレンズのアレイはマイクロレンズの２次元アレイを含むことが可能であり、第１のピッチおよび第２のピッチは第１の次元にあることが可能である。いくつかの実施形態においては、マイクロＬＥＤのアレイは第２の次元にある第３のピッチを特徴とすることが可能であり、マイクロレンズのアレイは、第２の次元にある第４のピッチを特徴とすることが可能であり、第３のピッチは第４のピッチとは異なることが可能である。いくつかの実施形態において、第１のピッチは第３のピッチとは異なることが可能である。いくつかの実施形態においては、第２のピッチは第４のピッチとは異なることが可能である。
いくつかの実施形態においては、マイクロレンズのアレイは誘電材料または有機材料を含むことが可能である。誘電材料は、たとえば、酸化シリコンまたは窒化シリコンを含むことが可能である。いくつかの実施形態においては、マイクロレンズのアレイは反射防止コーティングを含むことが可能である。いくつかの実施形態においては、マイクロレンズのアレイは、球面マイクロレンズまたは非球面マイクロレンズを含むことが可能である。いくつかの実施形態においては、マイクロレンズのアレイ内のそれぞれのマイクロレンズは、マイクロＬＥＤのアレイ内の対応するマイクロＬＥＤからの光をコリメートするように構成されていることが可能である。いくつかの実施形態においては、第１のピッチまたは第２のピッチのうち少なくとも１つはデバイスにわたって変わることが可能である。
特定の実施形態によれば、方法は、ポリマー層をマイクロＬＥＤアレイの誘電層上に堆積させることと、ポリマーパターンを形成するようにポリマー層をパターニングすることと、ポリマー層内にマイクロレンズアレイを形成するようにポリマーパターンをリフローすることと、を含むことが可能である。マイクロＬＥＤアレイは、隣り合ったマイクロＬＥＤの中心間の第１のピッチを特徴とすることが可能であり、ポリマー層内のポリマーパターンは、第１のピッチとは異なる第２のピッチを特徴とすることが可能であり、マイクロレンズアレイは、第２のピッチに等しい第３のピッチを特徴とすることが可能である。いくつかの実施形態においては、方法はさらに、誘電層内にマイクロレンズアレイを形成するように、マイクロＬＥＤアレイのポリマー層および誘電層内にマイクロレンズアレイをエッチングすることを含むことが可能であり、ポリマー層は、誘電層のエッチング率と同等のエッチレートを特徴とすることが可能である。
いくつかの実施形態においては、方法は、誘電層内のマイクロレンズアレイ上に反射防止層を堆積させることを含むことも可能である。いくつかの実施形態においては、方法は、ポリマー層を堆積させる前に、誘電層を平坦化することを含むことが可能である。いくつかの実施形態においては、ポリマー層はフォトレジスト層を含むことが可能であり、ポリマー層をパターニングすることは、グレースケールマスクまたはバイナリマスクを通してフォトレジスト層を光に曝露するように、フォトレジスト層を曝露することと、フォトレジスト層の曝露部分を除去するために、フォトレジスト現像液を使用してフォトレジスト層を現像することと、を含むことが可能である。グレースケールマスクの光透過率分布は、ポリマー層内のマイクロレンズアレイの高さ外形に対して相補的であることが可能である。バイナリマスクは、ポリマー層内のポリマーパターンに対応する光透過率パターンを特徴とすることが可能である。
この「発明の概要」は、特許請求される主題の鍵となる特徴または必要不可欠な特徴を識別することを意図されているものではなく、特許請求される主題の範囲を特定するために切り離して使用されることを意図されているものでもない。主題は、本開示の明細書全体のうちの適切な部分、いずれかのまたはすべての図面、およびそれぞれの特許請求の範囲を参照することによって理解されるべきである。上述のことは、その他の特徴および例とともに、以降の明細書、特許請求の範囲、および添付の図面において、さらに詳細に後述される。
下記の図を参照しながら、例示的な実施形態が詳細に後述される。
特定の実施形態によるニアアイディスプレイを含む人工現実システム環境の例の簡略化されたブロック図である。 本明細書において開示されている例のうちのいくつかを実施するためのヘッドマウントディスプレイ（ＨＭＤ）デバイスの形態のニアアイディスプレイの例の斜視図である。 本明細書において開示されている例のうちのいくつかを実施するためのメガネの形態のニアアイディスプレイの例の斜視図である。 特定の実施形態による導波管ディスプレイを含む光学シースルー拡張現実システムの例を示す図である。 特定の実施形態による導波管ディスプレイを含むニアアイディスプレイデバイスの例を示す図である。 特定の実施形態による導波管ディスプレイを含むニアアイディスプレイデバイスの例を示す図である。 特定の実施形態による拡張現実システムにおける画像ソースアセンブリの例を示す図である。 特定の実施形態による垂直メサ構造を有する発光ダイオード（ＬＥＤ）の例を示す図である。 特定の実施形態による放物線メサ構造を有するＬＥＤの例の断面図である。 マイクロＬＥＤアレイおよびマイクロＬＥＤアレイからの光抽出のためのマイクロレンズのアレイを含むデバイスの例を示す図である。 特定の実施形態によるマイクロＬＥＤアレイおよびマイクロＬＥＤアレイからの光の抽出および収束のためのマイクロレンズのアレイを含むデバイスの例を示す図である。 特定の実施形態によるマイクロＬＥＤアレイおよびマイクロＬＥＤアレイからの光の抽出および発散のためのマイクロレンズのアレイを含むデバイスの例を示す図である。 特定の実施形態による２次元マイクロＬＥＤアレイからの光抽出のための２次元マイクロレンズのアレイの例を示す図である。 特定の実施形態によるマイクロＬＥＤアレイからの光抽出のためのマイクロレンズのアレイを製作する方法の例を示す図である。 特定の実施形態によるマイクロＬＥＤアレイからの光抽出のためのマイクロレンズのアレイを製作する方法の例を示す図である。 特定の実施形態によるマイクロＬＥＤアレイからの光抽出のためのマイクロレンズのアレイを製作する方法の例を示す図である。 特定の実施形態によるマイクロＬＥＤアレイからの光抽出のためのマイクロレンズのアレイを製作する方法の例を示す図である。 特定の実施形態によるマイクロＬＥＤアレイからの光抽出のためのマイクロレンズのアレイを製作する方法の例を示す図である。 特定の実施形態によるマイクロＬＥＤアレイからの光抽出のためのマイクロレンズのアレイを製作する方法の例を示す図である。 特定の実施形態によるマイクロＬＥＤアレイからの光抽出のためのマイクロレンズのアレイを製作する方法の例を示す図である。 特定の実施形態によるマイクロＬＥＤアレイからの光抽出のためのマイクロレンズのアレイを製作する方法の例を示す図である。 特定の実施形態によるマイクロＬＥＤアレイからの光抽出のためのマイクロレンズのアレイを製作する方法の例を示すフローチャートである。 特定の実施形態によるＬＥＤのアレイのためのダイ対ウェハ接合の方法の例を示す図である。 特定の実施形態による、ＬＥＤのアレイのためのウェハ対ウェハ接合の方法の例を示す図である。 特定の実施形態による、ＬＥＤのアレイのためのハイブリッド接合の方法の例を示す図である。 特定の実施形態による、ＬＥＤのアレイのためのハイブリッド接合の方法の例を示す図である。 特定の実施形態による、ＬＥＤのアレイのためのハイブリッド接合の方法の例を示す図である。 特定の実施形態による、ＬＥＤのアレイのためのハイブリッド接合の方法の例を示す図である。 特定の実施形態による二次光学部品が上に製作されているＬＥＤアレイの例を示す図である。 特定の実施形態によるニアアイディスプレイの例の電子システムの簡略化されたブロック図である。
これらの図は、例示のみを目的として本開示の実施形態を示している。本開示の原理またはうたわれている利点から逸脱することなく、示されている構造および方法の代替実施形態が採用されることが可能であるということを当業者なら以降の記述から容易に認識するであろう。
添付の図においては、同様の構成要素どうしおよび／または機能どうしが、同じ参照ラベルを有する場合がある。さらに、ダッシュと、同様の構成要素どうしの間を区別する第２のラベルとを参照ラベルの後に付けることによって、同じタイプのさまざまな構成要素が区別される場合がある。本明細書において第１の参照ラベルのみが使用されている場合には、その記述は、第２の参照ラベルとは関わりなく、同じ第１の参照ラベルを有する同様の構成要素のうちのいずれの構成要素にも適用可能である。
本開示は、一般に、発光ダイオード（ＬＥＤ）に関する。より具体的には、限定するものではないが、マイクロレンズアレイを使用してマイクロＬＥＤアレイから光を抽出する技術が、本明細書において開示されている。マイクロレンズアレイは、マイクロＬＥＤアレイから光を抽出し、光を導波管ベースのディスプレイシステムにおける導波管へと結合するなど、光をディスプレイシステム内の所望の方向へと向けるのに使用されることが可能である。特定の実施形態によれば、マイクロレンズアレイは、マイクロレンズの中心と対応するマイクロＬＥＤの中心との間のずれが、少なくとも１つの次元においてマイクロレンズアレイにわたって変わることが可能であるように、少なくとも１つの次元においてマイクロＬＥＤアレイのピッチと異なるピッチを特徴とすることが可能である。したがって、それぞれのマイクロＬＥＤからの光を、それぞれのマイクロレンズによってコリメートする（または集めるもしくは拡大する）ことができ、それぞれのマイクロＬＥＤから抽出された光の主光線の伝搬方向は、異なるずれにより、アレイにわたって異なることができる。したがって、マイクロＬＥＤアレイからの光を、より効率的に抽出し、コリメートし（または集め、もしくは拡大し）、プロジェクションシステム内で所望の方向に向けることができる。マイクロレンズ間のピッチは均一または不均一であることができる。
マイクロレンズアレイは、リフローパターンポリマー（たとえば、フォトレジスト）など、さまざまな技術を使用して、またはフォトレジストにマイクロレンズアレイを形成するために、グレースケールフォトマスクと、曝露光に対して線形応答を有するフォトレジストとを使用して、および／またはマイクロレンズアレイのパターンおよび形状を誘電材料層（たとえば、基板または酸化物層）に転写するために、ポリマーまたはフォトレジストをドライエッチングすることで、製作することができる。デバイス、システム、方法、材料、プロセス等を含むさまざまな発明の実施形態が、本明細書に記述されている。
本明細書に記述されているマイクロＬＥＤおよびマイクロレンズは、人工現実システムなどのさまざまなテクノロジーとともに使用することが可能である。ヘッドマウントディスプレイ（ＨＭＤ）またはヘッドアップディスプレイ（ＨＵＤ）システムなどの人工現実システムは一般に、仮想環境内のオブジェクトを描写する人工画像を提示するように構成されているディスプレイを含む。そのディスプレイは、仮想現実（ＶＲ）、拡張現実（ＡＲ）、または複合現実（ＭＲ）アプリケーションにおけるのと同様に、仮想オブジェクトを提示すること、または現実のオブジェクトの画像を仮想オブジェクトと組み合わせることが可能である。たとえば、ＡＲシステムにおいては、ユーザは、たとえば、透明なディスプレイグラスもしくはレンズ（しばしば光学シースルーと呼ばれる）を通じて見ること、またはカメラによって取り込まれた周囲環境の表示された画像（しばしばビデオシースルーと呼ばれる）を閲覧することによって、仮想オブジェクトの表示された画像（たとえば、コンピュータ生成画像（ＣＧＩ））と、周囲環境との両方を閲覧することが可能である。いくつかのＡＲシステムにおいては、ＬＥＤベースのディスプレイサブシステムを使用して人工画像がユーザに提示されることが可能である。
本明細書において使用される際には、「発光ダイオード（ＬＥＤ）」という用語は、少なくともｎ型半導体層、ｐ型半導体層、およびｎ型半導体層とｐ型半導体層との間における発光領域（すなわち、活性領域）を含む光源を指す。発光領域は、量子井戸などの１つまたは複数のヘテロ構造を形成する１つまたは複数の半導体層を含むことが可能である。いくつかの実施形態においては、発光領域は、それぞれが複数の（たとえば、約２個から６個の）量子井戸を含む１つまたは複数の多重量子井戸（ＭＱＷ）を形成する複数の半導体層を含むことが可能である。
本明細書において使用される際には、「マイクロＬＥＤ」または「μＬＥＤ」という用語は、チップの直線寸法が、１００μｍ未満、５０μｍ未満、２０μｍ未満、１０μｍ未満、またはそれ未満など、約２００μｍ未満であるチップを有するＬＥＤを指す。たとえば、マイクロＬＥＤの直線寸法は、６μｍ、５μｍ、４μｍ、２μｍ、またはそれ未満程度の小ささである場合がある。いくつかのマイクロＬＥＤは、少数キャリアの拡散長に匹敵する直線寸法（たとえば、長さまたは直径）を有する場合がある。しかしながら、本明細書における開示は、マイクロＬＥＤには限定されず、ミニＬＥＤおよび大型ＬＥＤに適用されることも可能である。
本明細書において使用される際には、「接合」という用語は、接着接合、金属対金属接合、金属酸化物接合、ウェハ対ウェハ接合、ダイ対ウェハ接合、ハイブリッド接合等など、２つ以上のデバイスおよび／またはウェハを物理的におよび／または電気的に接続するためのさまざまな方法を指すことが可能である。たとえば、接着接合は、硬化型接着剤（たとえば、エポキシ）を使用して、接着を通じて２つ以上のデバイスおよび／またはウェハを物理的に接合することが可能である。金属対金属接合は、たとえば、はんだ付け界面（たとえば、パッドもしくはボール）、導電性接着剤、または金属どうしの間における溶接継手を使用するワイヤ接合またはフリップチップ接合を含むことが可能である。金属酸化物接合は、それぞれの表面上に金属および酸化物のパターンを形成し、酸化物セクションどうしをともに接合し、次いで金属セクションどうしをともに接合して、導電性経路を作成することが可能である。ウェハ対ウェハ接合は、いかなる中間層も伴わずに２つのウェハ（たとえば、シリコンウェハまたはその他の半導体ウェハ）を接合することが可能であり、それらの２つのウェハの表面どうしの間における化学接合に基づく。ウェハ対ウェハ接合は、ウェハ洗浄およびその他の前処理、室温での位置合わせおよび前接合、ならびに約２５０℃以上などの高温でのアニーリングを含む場合がある。ダイ対ウェハ接合は、１つのウェハ上のバンプを使用して、事前に形成されたチップの機能をウェハのドライバと位置合わせすることが可能である。ハイブリッド接合は、たとえば、ウェハ洗浄、あるウェハの接点と別のウェハの接点との高精度の位置合わせ、室温でのウェハ内の誘電材料どうしの誘電接合、および、たとえば２５０～３００℃以上での、アニーリングによる接点どうしの金属接合を含む場合がある。
以降の記述においては、説明の目的から、本開示の例の徹底的な理解を提供するために具体的な詳細が示されている。しかしながら、これらの具体的な詳細を伴わずにさまざまな例が実施されることが可能であるということは明らかであろう。たとえば、それらの例を不必要に詳細にわかりにくくしないために、デバイス、システム、構造、アセンブリ、方法、およびその他の構成要素が、ブロック図形式の構成要素として示される場合がある。その他の場合においては、それらの例をわかりにくくすることを回避するために、よく知られているデバイス、プロセス、システム、構造、および技術は、必要な詳細を伴わずに示されることがある。図および記述は、限定的であることを意図されているものではない。本開示において採用されている用語および表現は、限定のではなく、記述の用語として使用されており、そのような用語および表現の使用において、示され記述されている特徴またはそれらの部分のいかなる均等物も除外する意図はない。「例」という言葉は、本明細書においては、「例、実例、または例示としての役割を果たすこと」を意味するために使用されている。本明細書において「例」として記述されているいずれの実施形態または設計も、必ずしもその他の実施形態または設計よりも好ましいまたは有利であると解釈されるべきではない。
図１は、特定の実施形態によるニアアイディスプレイ１２０を含む人工現実システム環境１００の例の簡略化されたブロック図である。図１において示されている人工現実システム環境１００は、ニアアイディスプレイ１２０、任意選択の外部撮像デバイス１５０、および任意選択の入力／出力インターフェース１４０を含むことが可能であり、それらのそれぞれは、任意選択のコンソール１１０に結合されることが可能である。図１は、１つのニアアイディスプレイ１２０と、１つの外部撮像デバイス１５０と、１つの入力／出力インターフェース１４０とを含む人工現実システム環境１００の例を示しているが、任意の数のこれらのコンポーネントが人工現実システム環境１００に含まれることが可能であり、またはこれらのコンポーネントのうちのいずれかが省略されることが可能である。たとえば、コンソール１１０と通信状態にある１つまたは複数の外部撮像デバイス１５０によってモニタされる複数のニアアイディスプレイ１２０があることが可能である。いくつかの構成においては、人工現実システム環境１００は、外部撮像デバイス１５０、任意選択の入力／出力インターフェース１４０、および任意選択のコンソール１１０を含まないことが可能である。代替構成においては、異なるコンポーネントまたは追加のコンポーネントが人工現実システム環境１００に含まれることが可能である。
ニアアイディスプレイ１２０は、コンテンツをユーザに提示するヘッドマウントディスプレイであることが可能である。ニアアイディスプレイ１２０によって提示されるコンテンツの例は、画像、ビデオ、オーディオ、またはそれらの任意の組合せのうちの１つまたは複数を含む。いくつかの実施形態においては、ニアアイディスプレイ１２０、コンソール１１０、または両方からオーディオ情報を受信し、そのオーディオ情報に基づいてオーディオデータを提示する外部デバイス（たとえば、スピーカーおよび／またはヘッドフォン）を介してオーディオが提示されることが可能である。ニアアイディスプレイ１２０は、１つまたは複数の剛体を含むことが可能であり、それらは、互いに堅固にまたは非堅固に結合されることが可能である。剛体どうしの間における堅固な結合は、結合されている剛体どうしを単一の剛体エンティティーとして機能させることが可能である。剛体どうしの間における非堅固な結合は、剛体どうしが互いに対して移動することを可能にすることができる。さまざまな実施形態においては、ニアアイディスプレイ１２０は、メガネを含む任意の適切なフォームファクタで実装されることが可能である。ニアアイディスプレイ１２０のいくつかの実施形態が、以降で図２および図３に関連してさらに記述されている。加えて、さまざまな実施形態においては、本明細書において記述されている機能性は、ニアアイディスプレイ１２０の外部の環境の画像と、人工現実コンテンツ（たとえば、コンピュータ生成画像）とを組み合わせるヘッドセットにおいて使用されることが可能である。したがって、ニアアイディスプレイ１２０は、生成されたコンテンツ（たとえば、画像、ビデオ、サウンドなど）を用いてニアアイディスプレイ１２０の外部の物理的な現実世界環境の画像を拡張して、拡張現実をユーザに提示することが可能である。
さまざまな実施形態においては、ニアアイディスプレイ１２０は、ディスプレイエレクトロニクス１２２、ディスプレイオプティクス１２４、およびアイトラッキングユニット１３０のうちの１つまたは複数を含むことが可能である。いくつかの実施形態においては、ニアアイディスプレイ１２０は、１つまたは複数のロケータ１２６、１つまたは複数の位置センサ１２８、および慣性測定ユニット（ＩＭＵ）１３２を含むことも可能である。ニアアイディスプレイ１２０は、さまざまな実施形態においては、アイトラッキングユニット１３０、ロケータ１２６、位置センサ１２８、およびＩＭＵ １３２のうちのいずれかを省略すること、または追加の要素を含むことが可能である。加えて、いくつかの実施形態においては、ニアアイディスプレイ１２０は、図１に関連して記述されているさまざまな要素の機能を組み合わせる要素を含むことが可能である。
ディスプレイエレクトロニクス１２２は、たとえば、コンソール１１０から受信されたデータに従ってユーザに画像を表示すること、またはそれらの画像の表示を容易にすることが可能である。さまざまな実施形態においては、ディスプレイエレクトロニクス１２２は、液晶ディスプレイ（ＬＣＤ）、有機発光ダイオード（ＯＬＥＤ）ディスプレイ、無機発光ダイオード（ＩＬＥＤ）ディスプレイ、マイクロ発光ダイオード（μＬＥＤ）ディスプレイ、能動マトリックスＯＬＥＤディスプレイ（ＡＭＯＬＥＤ）、透明ＯＬＥＤディスプレイ（ＴＯＬＥＤ）、またはその他の何らかのディスプレイなど、１つまたは複数のディスプレイパネルを含むことが可能である。たとえば、ニアアイディスプレイ１２０の一実施態様においては、ディスプレイエレクトロニクス１２２は、フロントＴＯＬＥＤパネル、リアディスプレイパネル、およびフロントディスプレイパネルとリアディスプレイパネルとの間における光学部品（たとえば、減衰器、ポラライザ、または回折フィルムもしくはスペクトルフィルム）を含むことが可能である。ディスプレイエレクトロニクス１２２は、赤、緑、青、白、または黄色などの主色の光を放出するためのピクセルを含むことが可能である。いくつかの実施態様においては、ディスプレイエレクトロニクス１２２は、画像の奥行きの主観的な知覚をもたらすために、２次元パネルどうしによって生成された立体感を通じて３次元（３Ｄ）画像を表示することが可能である。たとえば、ディスプレイエレクトロニクス１２２は、ユーザの左目および右目の前にそれぞれ配置されている左ディスプレイおよび右ディスプレイを含むことが可能である。左ディスプレイおよび右ディスプレイは、立体感（すなわち、画像を閲覧しているユーザによる画像の奥行きの知覚）をもたらすために、互いに対して水平にシフトされた画像のコピーどうしを提示することが可能である。
特定の実施形態においては、ディスプレイオプティクス１２４は、画像コンテンツを光学的に（たとえば、光導波管およびカプラを使用して）表示するか、またはディスプレイエレクトロニクス１２２から受信された画像光を拡大し、その画像光に関連付けられている光学エラーを訂正し、訂正された画像光をニアアイディスプレイ１２０のユーザに提示することが可能である。さまざまな実施形態においては、ディスプレイオプティクス１２４は、たとえば、基板、光導波管、アパーチャ、フレネルレンズ、凸レンズ、凹レンズ、フィルタ、入力／出力カプラ、または、ディスプレイエレクトロニクス１２２から放出される画像光に影響を与えることが可能であるその他の任意の適切な光学要素など、１つまたは複数の光学要素を含むことが可能である。ディスプレイオプティクス１２４は、さまざまな光学要素の組合せ、ならびにその組合せにおける光学要素どうしの相対的な間隔および向きを保持するための機械的結合を含むことが可能である。ディスプレイオプティクス１２４内の１つまたは複数の光学要素は、反射防止コーティング、反射コーティング、フィルタリングコーティング、またはさまざまな光学コーティングの組合せなどの光学コーティングを有することが可能である。
ディスプレイオプティクス１２４による画像光の拡大は、ディスプレイエレクトロニクス１２２が、より大きなディスプレイよりも物理的に小さいこと、軽量であること、およびより少ない電力を消費することを可能にすることができる。加えて、拡大は、表示されるコンテンツの視野を広げることが可能である。ディスプレイオプティクス１２４による画像光の拡大の量は、ディスプレイオプティクス１２４からの光学要素を調整すること、追加すること、または除去することによって変更されることが可能である。いくつかの実施形態においては、ディスプレイオプティクス１２４は、表示される画像を、ユーザの目からニアアイディスプレイ１２０よりもさらに遠く離れていることが可能である１つまたは複数の画像平面に投影することが可能である。
ディスプレイオプティクス１２４は、２次元光学エラー、３次元光学エラー、またはそれらの任意の組合せなど、１つまたは複数のタイプの光学エラーを訂正するように設計されることも可能である。２次元エラーは、２次元で発生する光学収差を含む場合がある。２次元エラーの例示的なタイプは、たる形歪み、糸巻型歪み、縦色収差、および横色収差を含む場合がある。３次元エラーは、３次元で発生する光学エラーを含む場合がある。３次元エラーの例示的なタイプは、球面収差、コマ収差、像面湾曲、および非点収差を含む場合がある。
ロケータ１２６どうしは、互いに対して、およびニアアイディスプレイ１２０上の基準点に対して、ニアアイディスプレイ１２０上の特定の位置に配置されたオブジェクトどうしであることが可能である。いくつかの実施態様においては、コンソール１１０は、外部撮像デバイス１５０によって取り込まれた画像内のロケータ１２６を識別して、人工現実ヘッドセットの位置、向き、または両方を特定することが可能である。ロケータ１２６は、ＬＥＤ、コーナーキューブリフレクタ、反射マーカ、ニアアイディスプレイ１２０が動作する環境と対照をなすタイプの光源、またはそれらの任意の組合せであることが可能である。ロケータ１２６がアクティブコンポーネント（たとえば、ＬＥＤまたはその他のタイプの発光デバイス）である実施形態においては、ロケータ１２６は、可視帯域（たとえば、約３８０ｎｍから７５０ｎｍ）における、赤外線（ＩＲ）帯域（たとえば、約７５０ｎｍから１ｍｍ）における、紫外線帯域（たとえば、約１０ｎｍから約３８０ｎｍ）における、電磁スペクトルの別の部分における、または電磁スペクトルの部分どうしの任意の組合せにおける光を放出することが可能である。
外部撮像デバイス１５０は、１つもしくは複数のカメラ、１つもしくは複数のビデオカメラ、ロケータ１２６のうちの１つもしくは複数を含む画像を取り込むことが可能なその他の任意のデバイス、またはそれらの任意の組合せを含むことが可能である。加えて、外部撮像デバイス１５０は、（たとえば、信号対雑音比を高めるために）１つまたは複数のフィルタを含むことが可能である。外部撮像デバイス１５０は、外部撮像デバイス１５０の視野においてロケータ１２６から放出または反射された光を検知するように構成されることが可能である。ロケータ１２６が受動要素（たとえば、再帰反射器）を含む実施形態においては、外部撮像デバイス１５０は、外部撮像デバイス１５０内の光源に光を再帰反射することが可能であるロケータ１２６のうちのいくつかまたはすべてを照らす光源を含むことが可能である。低速較正データが、外部撮像デバイス１５０からコンソール１１０へ通信されることが可能であり、外部撮像デバイス１５０は、１つまたは複数の較正パラメータをコンソール１１０から受信して、１つまたは複数の撮像パラメータ（たとえば、焦点距離、ピント、フレームレート、センサ温度、シャッタースピード、アパーチャなど）を調整することが可能である。
位置センサ１２８は、ニアアイディスプレイ１２０の動きに応答して１つまたは複数の測定信号を生成することが可能である。位置センサ１２８の例は、加速度計、ジャイロスコープ、磁力計、その他の動き検知もしくはエラー訂正センサ、またはそれらの任意の組合せを含むことが可能である。たとえば、いくつかの実施形態においては、位置センサ１２８は、並進運動（たとえば、前方／後方、上／下、または左／右）を測定するための複数の加速度計と、回転運動（たとえば、ピッチ、ヨー、またはロール）を測定するための複数のジャイロスコープとを含むことが可能である。いくつかの実施形態においては、さまざまな位置センサは、互いに直交して配向されることが可能である。
ＩＭＵ１３２は、位置センサ１２８のうちの１つまたは複数から受信された測定信号に基づいて高速較正データを生成する電子デバイスであることが可能である。位置センサ１２８は、ＩＭＵ１３２の外部、ＩＭＵ１３２の内部、またはそれらの任意の組合せに配置されることが可能である。１つまたは複数の位置センサ１２８からの１つまたは複数の測定信号に基づいて、ＩＭＵ１３２は、ニアアイディスプレイ１２０の初期位置に対するニアアイディスプレイ１２０の推定位置を示す高速較正データを生成することが可能である。たとえば、ＩＭＵ１３２は、経時的に加速度計から受信された測定信号どうしを統合して速度ベクトルを推定し、その速度ベクトルを経時的に統合してニアアイディスプレイ１２０上の基準点の推定位置を特定することが可能である。あるいは、ＩＭＵ１３２は、サンプリングされた測定信号をコンソール１１０に提供することが可能であり、コンソール１１０は、高速較正データを特定することが可能である。基準点は、一般には空間における点として定義されることが可能であるが、さまざまな実施形態においては、基準点は、ニアアイディスプレイ１２０内の点（たとえば、ＩＭＵ１３２の中心）として定義されることも可能である。
アイトラッキングユニット１３０は、１つまたは複数のアイトラッキングシステムを含むことが可能である。アイトラッキングとは、ニアアイディスプレイ１２０に対する、目の向きおよび場所を含む、目の位置を特定することを指すことが可能である。アイトラッキングシステムは、１つまたは複数の目を撮像するための撮像システムを含むことが可能であり、また任意選択で発光体を含むことが可能であり、その発光体は、目に向けられる光を生成することが可能であり、それにより、目によって反射された光が撮像システムによって取り込まれることが可能である。たとえば、アイトラッキングユニット１３０は、可視スペクトルまたは赤外線スペクトルにおける光を放出する非コヒーレントまたはコヒーレント光源（たとえば、レーザーダイオード）と、ユーザの目によって反射された光を取り込むカメラとを含むことが可能である。別の例として、アイトラッキングユニット１３０は、小型レーダユニットによって放出された反射電波を取り込むことが可能である。アイトラッキングユニット１３０は、目を傷つけることのない、または身体的不快感を引き起こすことのない周波数および強度で光を放出する低電力発光体を使用することが可能である。アイトラッキングユニット１３０は、アイトラッキングユニット１３０によって消費される全体的な電力を低減しながら（たとえば、アイトラッキングユニット１３０に含まれている発光体および撮像システムによって消費される電力を低減しながら）、アイトラッキングユニット１３０によって取り込まれた目の画像におけるコントラストを高めるようにアレンジされることが可能である。たとえば、いくつかの実施態様においては、アイトラッキングユニット１３０は、１００ミリワット未満の電力を消費することが可能である。
ニアアイディスプレイ１２０は、目の向きを使用して、たとえば、ユーザの瞳孔間距離（ＩＰＤ）を特定すること、視線方向を特定すること、奥行き手がかりを導入すること（たとえば、ユーザの主視線の外側の画像をぼかすこと）、ＶＲメディアにおけるユーザの対話についてのヒューリスティック（たとえば、露出されている刺激に応じた、いずれかの特定の被写体、オブジェクト、もしくはフレーム上で費やされた時間）を収集すること、ユーザの目のうちの少なくとも１つの向きに部分的に基づくその他のいくつかの機能、またはそれらの任意の組合せが可能である。向きは、ユーザの両方の目に関して特定されることが可能であるので、アイトラッキングユニット１３０は、どこをユーザが見ているかを特定することが可能であり得る。たとえば、ユーザの視線の方向を特定することは、ユーザの左目および右目の特定された向きに基づいて収束点を特定することを含むことが可能である。収束点は、ユーザの目の２つの中心窩軸が交差する点であることが可能である。ユーザの視線の方向は、収束点と、ユーザの両目の瞳孔どうしの間における中点とを通過する線の方向であることが可能である。
入力／出力インターフェース１４０は、ユーザがアクション要求をコンソール１１０へ送信することを可能にするデバイスであることが可能である。アクション要求は、特定のアクションを実行するための要求であることが可能である。たとえば、アクション要求は、アプリケーションを開始することもしくは終了すること、またはアプリケーション内で特定のアクションを実行することであることが可能である。入力／出力インターフェース１４０は、１つまたは複数の入力デバイスを含むことが可能である。例示的な入力デバイスは、キーボード、マウス、ゲームコントローラ、グローブ、ボタン、タッチスクリーン、または、アクション要求を受信して、その受信されたアクション要求をコンソール１１０へ通信するためのその他の任意の適切なデバイスを含むことが可能である。入力／出力インターフェース１４０によって受信されたアクション要求は、コンソール１１０へ通信されることが可能であり、コンソール１１０は、要求されたアクションに対応するアクションを実行することが可能である。いくつかの実施形態においては、入力／出力インターフェース１４０は、コンソール１１０から受信された命令に従って触覚フィードバックをユーザに提供することが可能である。たとえば、入力／出力インターフェース１４０は、アクション要求が受信された場合に、または要求されているアクションをコンソール１１０が実行して入力／出力インターフェース１４０に命令を通信した場合に、触覚フィードバックを提供することが可能である。いくつかの実施形態においては、外部撮像デバイス１５０は、ユーザの動きを特定する目的で、コントローラ（たとえば、ＩＲ光源を含むことが可能である）またはユーザの手の場所または位置を追跡把握することなど、入力／出力インターフェース１４０を追跡把握するために使用されることが可能である。いくつかの実施形態においては、ニアアイディスプレイ１２０は、ユーザの動きを特定する目的で、コントローラまたはユーザの手の場所または位置を追跡把握することなど、入力／出力インターフェース１４０を追跡把握するための１つまたは複数の撮像デバイスを含むことが可能である。
コンソール１１０は、外部撮像デバイス１５０、ニアアイディスプレイ１２０、および入力／出力インターフェース１４０のうちの１つまたは複数から受信された情報に従ってユーザに提示するためにニアアイディスプレイ１２０にコンテンツを提供することが可能である。図１において示されている例においては、コンソール１１０は、アプリケーションストア１１２、ヘッドセットトラッキングモジュール１１４、人工現実エンジン１１６、およびアイトラッキングモジュール１１８を含むことが可能である。コンソール１１０のいくつかの実施形態は、図１に関連して記述されているものとは異なるモジュールまたは追加のモジュールを含むことが可能である。以降でさらに記述されている機能は、ここで記述されているのとは異なる様式でコンソール１１０のコンポーネントどうしの間において分散されることが可能である。
いくつかの実施形態においては、コンソール１１０は、プロセッサと、プロセッサによって実行可能な命令を格納している非一時的コンピュータ可読ストレージメディアとを含むことが可能である。プロセッサは、命令どうしを並行して実行する複数の処理ユニットを含むことが可能である。非一時的コンピュータ可読ストレージメディアは、ハードディスクドライブ、リムーバブルメモリ、またはソリッドステートドライブ（たとえば、フラッシュメモリまたはダイナミックランダムアクセスメモリ（ＤＲＡＭ））など、任意のメモリであることが可能である。さまざまな実施形態においては、図１に関連して記述されているコンソール１１０のモジュールは、プロセッサによって実行されたときに、以降でさらに記述されている機能をプロセッサに実行させる非一時的コンピュータ可読ストレージメディア内の命令としてエンコードされることが可能である。
アプリケーションストア１１２は、コンソール１１０によって実行するための１つまたは複数のアプリケーションを格納することが可能である。アプリケーションは、プロセッサによって実行されたときに、ユーザに提示するためのコンテンツを生成する命令のグループを含むことが可能である。アプリケーションによって生成されるコンテンツは、ユーザの目の動きを介してユーザから受信された入力、または入力／出力インターフェース１４０から受信された入力に応答することが可能である。アプリケーションの例は、ゲーミングアプリケーション、会議アプリケーション、ビデオ再生アプリケーション、またはその他の適切なアプリケーションを含むことが可能である。
ヘッドセットトラッキングモジュール１１４は、外部撮像デバイス１５０からの低速較正情報を使用してニアアイディスプレイ１２０の動きを追跡把握することが可能である。たとえば、ヘッドセットトラッキングモジュール１１４は、低速較正情報およびニアアイディスプレイ１２０のモデルから、観察されたロケータを使用してニアアイディスプレイ１２０の基準点の位置を特定することが可能である。ヘッドセットトラッキングモジュール１１４は、高速較正情報からの位置情報を使用してニアアイディスプレイ１２０の基準点の位置を特定することも可能である。加えて、いくつかの実施形態においては、ヘッドセットトラッキングモジュール１１４は、高速較正情報、低速較正情報、またはそれらの任意の組合せの部分を使用して、ニアアイディスプレイ１２０の今後の場所を予測することが可能である。ヘッドセットトラッキングモジュール１１４は、ニアアイディスプレイ１２０の推定されたまたは予測された今後の位置を人工現実エンジン１１６に提供することが可能である。
人工現実エンジン１１６は、人工現実システム環境１００内でアプリケーションを実行し、ニアアイディスプレイ１２０の位置情報、ニアアイディスプレイ１２０の加速度情報、ニアアイディスプレイ１２０の速度情報、ニアアイディスプレイ１２０の予測される今後の位置、またはそれらの任意の組合せをヘッドセットトラッキングモジュール１１４から受信することが可能である。人工現実エンジン１１６は、推定された目の位置および向きの情報をアイトラッキングモジュール１１８から受信することも可能である。受信された情報に基づいて、人工現実エンジン１１６は、ユーザに提示するためにニアアイディスプレイ１２０に提供するためのコンテンツを特定することが可能である。たとえば、受信された情報が、ユーザが左を見たということを示している場合には、人工現実エンジン１１６は、仮想環境におけるユーザの目の動きを反映するニアアイディスプレイ１２０のためのコンテンツを生成することが可能である。加えて、人工現実エンジン１１６は、入力／出力インターフェース１４０から受信されたアクション要求に応答して、コンソール１１０上で実行しているアプリケーション内でアクションを実行し、そのアクションが実行されたということを示すフィードバックをユーザに提供することが可能である。そのフィードバックは、ニアアイディスプレイ１２０を介した視覚フィードバックもしくは可聴フィードバック、または入力／出力インターフェース１４０を介した触覚フィードバックであることが可能である。
アイトラッキングモジュール１１８は、アイトラッキングユニット１３０からアイトラッキングデータを受信し、そのアイトラッキングデータに基づいてユーザの目の位置を特定することが可能である。目の位置は、ニアアイディスプレイ１２０またはそのいずれかの要素に対する目の向き、場所、または両方を含むことが可能である。目の回転軸は、そのソケット内の目の場所に応じて変化するので、そのソケット内の目の場所を特定することは、アイトラッキングモジュール１１８が目の向きをより正確に特定することを可能にすることができる。
図２は、本明細書において開示されている例のうちのいくつかを実施するためのＨＭＤデバイス２００の形態のニアアイディスプレイの例の斜視図である。ＨＭＤデバイス２００は、たとえば、ＶＲシステム、ＡＲシステム、ＭＲシステム、またはそれらの任意の組合せの一部であることが可能である。ＨＭＤデバイス２００は、本体２２０およびヘッドストラップ２３０を含むことが可能である。図２は、本体２２０の下側２２３、前側２２５、および左側２２７を斜視図において示している。ヘッドストラップ２３０は、調整可能なまたは延長可能な長さを有することが可能である。ユーザがＨＭＤデバイス２００をユーザの頭に取り付けることを可能にするために、ＨＭＤデバイス２００の本体２２０とヘッドストラップ２３０との間には十分なスペースがあることが可能である。さまざまな実施形態においては、ＨＭＤデバイス２００は、追加の、より少ない、または異なるコンポーネントを含むことが可能である。たとえば、いくつかの実施形態においては、ＨＭＤデバイス２００は、ヘッドストラップ２３０ではなく、たとえば、以降の図３において示されているようなメガネテンプルおよびテンプルチップを含むことが可能である。
ＨＭＤデバイス２００は、コンピュータによって生成された要素を伴う、物理的な現実世界環境の仮想のおよび／または拡張されたビューを含むメディアをユーザに提示することが可能である。ＨＭＤデバイス２００によって提示されるメディアの例は、画像（たとえば、２次元（２Ｄ）もしくは３次元（３Ｄ）画像）、ビデオ（たとえば、２Ｄもしくは３Ｄビデオ）、オーディオ、またはそれらの任意の組合せを含むことが可能である。画像およびビデオは、ＨＭＤデバイス２００の本体２２０に含まれている１つまたは複数のディスプレイアセンブリ（図２においては示されていない）によってユーザのそれぞれの目に提示されることが可能である。さまざまな実施形態においては、１つまたは複数のディスプレイアセンブリは、単一の電子ディスプレイパネルまたは複数の電子ディスプレイパネル（たとえば、ユーザのそれぞれの目に対して１つのディスプレイパネル）を含むことが可能である。電子ディスプレイパネルの例は、たとえば、ＬＣＤ、ＯＬＥＤディスプレイ、ＩＬＥＤディスプレイ、μＬＥＤディスプレイ、ＡＭＯＬＥＤ、ＴＯＬＥＤ、その他の何らかのディスプレイ、またはそれらの任意の組合せを含むことが可能である。ＨＭＤデバイス２００は、２つのアイボックス領域を含むことが可能である。
いくつかの実施態様においては、ＨＭＤデバイス２００は、奥行きセンサ、モーションセンサ、位置センサ、およびアイトラッキングセンサなど、さまざまなセンサ（図示せず）を含むことが可能である。これらのセンサのうちのいくつかは、感知のために、構造化された光パターンを使用することが可能である。いくつかの実施態様においては、ＨＭＤデバイス２００は、コンソールと通信するための入力／出力インターフェースを含むことが可能である。いくつかの実施態様においては、ＨＭＤデバイス２００は、仮想現実エンジン（図示せず）を含むことが可能であり、仮想現実エンジンは、ＨＭＤデバイス２００内でアプリケーションを実行し、さまざまなセンサからＨＭＤデバイス２００の奥行き情報、位置情報、加速度情報、速度情報、予測される今後の位置、またはそれらの任意の組合せを受信することが可能である。いくつかの実施態様においては、仮想現実エンジンによって受信された情報は、１つまたは複数のディスプレイアセンブリへの信号（たとえば、表示命令）を生成するために使用されることが可能である。いくつかの実施態様においては、ＨＭＤデバイス２００は、互いに対して、および基準点に対して、本体２２０上の固定された位置に配置されたロケータどうし（図示せず、ロケータ１２６どうしなど）を含むことが可能である。それらのロケータのそれぞれは、外部撮像デバイスによって検知可能である光を放出することが可能である。
図３は、本明細書において開示されている例のうちのいくつかを実施するためのメガネの形態のニアアイディスプレイ３００の例の斜視図である。ニアアイディスプレイ３００は、図１のニアアイディスプレイ１２０の特定の実施態様であることが可能であり、仮想現実ディスプレイ、拡張現実ディスプレイ、および／または複合現実ディスプレイとして動作するように構成されることが可能である。ニアアイディスプレイ３００は、フレーム３０５およびディスプレイ３１０を含むことが可能である。ディスプレイ３１０は、コンテンツをユーザに提示するように構成されることが可能である。いくつかの実施形態においては、ディスプレイ３１０は、ディスプレイエレクトロニクスおよび／またはディスプレイオプティクスを含むことが可能である。たとえば、図１のニアアイディスプレイ１２０に関して上述されているように、ディスプレイ３１０は、ＬＣＤディスプレイパネル、ＬＥＤディスプレイパネル、または光学ディスプレイパネル（たとえば、導波管ディスプレイアセンブリ）を含むことが可能である。
ニアアイディスプレイ３００はさらに、フレーム３０５上にまたはフレーム３０５内にさまざまなセンサ３５０ａ、３５０ｂ、３５０ｃ、３５０ｄ、および３５０ｅを含むことが可能である。いくつかの実施形態においては、センサ３５０ａ～３５０ｅは、１つまたは複数の奥行きセンサ、モーションセンサ、位置センサ、慣性センサ、または環境光センサを含むことが可能である。いくつかの実施形態においては、センサ３５０ａ～３５０ｅは、別々の方向における別々の視野を表す画像データを生成するように構成されている１つまたは複数の画像センサを含むことが可能である。いくつかの実施形態においては、センサ３５０ａ～３５０ｅは、ニアアイディスプレイ３００の表示されるコンテンツを制御するための、もしくはそのコンテンツに影響を与えるための、および／またはニアアイディスプレイ３００のユーザにインタラクティブなＶＲ／ＡＲ／ＭＲ体験を提供するための入力デバイスとして使用されることが可能である。いくつかの実施形態においては、センサ３５０ａ～３５０ｅは、立体画像化のために使用されることも可能である。
いくつかの実施形態においては、ニアアイディスプレイ３００はさらに、光を物理的環境へと投射するための１つまたは複数の照明器３３０を含むことが可能である。投射される光は、さまざまな周波数帯域（たとえば、可視光、赤外線、紫外線など）に関連付けられることが可能であり、さまざまな目的を果たすことが可能である。たとえば、照明器３３０は、暗い環境に（または低強度の赤外線、紫外線などを伴う環境に）光を投射して、センサ３５０ａ～３５０ｅがその暗い環境内のさまざまなオブジェクトの画像を取り込むのを支援することが可能である。いくつかの実施形態においては、照明器３３０は、環境内のオブジェクト上に特定の光パターンを投射するために使用されることが可能である。いくつかの実施形態においては、照明器３３０は、図１に関連して上述されているロケータ１２６などのロケータとして使用されることが可能である。
いくつかの実施形態においては、ニアアイディスプレイ３００は、高解像度カメラ３４０を含むことも可能である。カメラ３４０は、視野内の物理的環境の画像を取り込むことが可能である。取り込まれた画像は、たとえば、仮想現実エンジン（たとえば、図１の人工現実エンジン１１６）によって処理されて、取り込まれた画像に仮想オブジェクトを付加すること、または取り込まれた画像内の物理オブジェクトを修正することが可能であり、処理された画像は、ＡＲまたはＭＲアプリケーションのためにディスプレイ３１０によってユーザに表示されることが可能である。
図４は、特定の実施形態による導波管ディスプレイを含む光学シースルー拡張現実システム４００の例を示している。拡張現実システム４００は、プロジェクタ４１０およびコンバイナ４１５を含むことが可能である。プロジェクタ４１０は、光源または画像ソース４１２およびプロジェクタオプティクス４１４を含むことが可能である。いくつかの実施形態においては、光源または画像ソース４１２は、上述されている１つまたは複数のマイクロＬＥＤデバイスを含むことが可能である。いくつかの実施形態においては、画像ソース４１２は、ＬＣＤディスプレイパネルまたはＬＥＤディスプレイパネルなど、仮想オブジェクトを表示する複数のピクセルを含むことが可能である。いくつかの実施形態においては、画像ソース４１２は、コヒーレントなまたは部分的にコヒーレントな光を生成する光源を含むことが可能である。たとえば、画像ソース４１２は、レーザーダイオード、垂直キャビティ面発光レーザー、ＬＥＤ、および／または上述されているマイクロＬＥＤを含むことが可能である。いくつかの実施形態においては、画像ソース４１２は、原色（たとえば、赤、緑、または青）に対応する単色画像光をそれぞれが放出する複数の光源（たとえば、上述されているマイクロＬＥＤのアレイ）を含むことが可能である。いくつかの実施形態においては、画像ソース４１２は、マイクロＬＥＤの３つの２次元アレイを含むことが可能であり、マイクロＬＥＤのそれぞれの２次元アレイは、原色（たとえば、赤、緑、または青）の光を放出するように構成されているマイクロＬＥＤを含むことが可能である。いくつかの実施形態においては、画像ソース４１２は、空間光変調器などの光学パターン生成器を含むことが可能である。プロジェクタオプティクス４１４は、画像ソース４１２からの光を拡大すること、コリメートすること、スキャンすること、またはコンバイナ４１５へ投射することなど、画像ソース４１２からの光を調整することが可能である１つまたは複数の光学部品を含むことが可能である。１つまたは複数の光学部品は、たとえば、１つまたは複数のレンズ、液体レンズ、ミラー、アパーチャ、および／または格子を含むことが可能である。たとえば、いくつかの実施形態においては、画像ソース４１２は、マイクロＬＥＤの１つまたは複数の１次元アレイまたは細長い２次元アレイを含むことが可能であり、プロジェクタオプティクス４１４は、マイクロＬＥＤの１次元アレイまたは細長い２次元アレイをスキャンして画像フレームを生成するように構成されている１つまたは複数の１次元スキャナ（たとえば、マイクロミラーまたはプリズム）を含むことが可能である。いくつかの実施形態においては、プロジェクタオプティクス４１４は、画像ソース４１２からの光のスキャニングを可能にする複数の電極を備えた液体レンズ（たとえば、液晶レンズ）を含むことが可能である。
コンバイナ４１５は、プロジェクタ４１０からの光をコンバイナ４１５の基板４２０へと結合するための入力カプラ４３０を含むことが可能である。コンバイナ４１５は、第１の波長範囲における光の少なくとも５０％を透過すること、および第２の波長範囲における光の少なくとも２５％を反射することが可能である。たとえば、第１の波長範囲は、約４００ｎｍから約６５０ｎｍまでの可視光であることが可能であり、第２の波長範囲は、たとえば、約８００ｎｍから約１０００ｎｍまでの赤外線帯域にあることが可能である。入力カプラ４３０は、体積ホログラフィック格子、回折光学要素（ＤＯＥ）（たとえば、表面レリーフ格子）、基板４２０の傾斜面、または屈折カプラ（たとえば、くさびまたはプリズム）を含むことが可能である。たとえば、入力カプラ４３０は、反射体積Ｂｒａｇｇ格子または透過体積Ｂｒａｇｇ格子を含むことが可能である。入力カプラ４３０は、可視光に対して３０％、５０％、７５％、９０％、またはそれ以上の結合効率を有することが可能である。基板４２０へと結合された光は、たとえば、全反射（ＴＩＲ）を通じて基板４２０内を伝搬することが可能である。基板４２０は、メガネのレンズの形態であることが可能である。基板４２０は、平面または曲面を有することが可能であり、ガラス、石英、プラスチック、ポリマー、ポリ（メチルメタクリレート）（ＰＭＭＡ）、水晶、またはセラミックなど、１つまたは複数のタイプの誘電材料を含むことが可能である。基板の厚さは、たとえば、約１ｍｍ未満から約１０ｍｍ以上に及ぶことが可能である。基板４２０は、可視光に対して透明であることが可能である。
基板４２０は、複数の出力カプラ４４０を含むことが可能であり、または複数の出力カプラ４４０に結合されることが可能であり、それらの出力カプラ４４０はそれぞれが、基板４２０によって導かれて基板４２０内を伝搬する光の少なくとも一部分を基板４２０から抽出して、抽出された光４６０をアイボックス４９５に向けるように構成されており、拡張現実システム４００のユーザの目４９０は、拡張現実システム４００が使用中である場合には、そのアイボックスに配置されることが可能である。複数の出力カプラ４４０は、アイボックス４９５のサイズを増大させるように射出瞳を複製することが可能であり、それによって、表示される画像は、より大きなエリアで可視である。入力カプラ４３０のように、出力カプラ４４０は、格子カプラ（たとえば、体積ホログラフィック格子または表面レリーフ格子）、その他の回折光学要素（ＤＯＥ）、プリズムなどを含むことが可能である。たとえば、出力カプラ４４０は、反射体積Ｂｒａｇｇ格子または透過体積Ｂｒａｇｇ格子を含むことが可能である。出力カプラ４４０は、さまざまな場所においてさまざまな結合（たとえば、回折）効率を有することが可能である。基板４２０は、コンバイナ４１５の前の環境からの光４５０がほとんどまたはまったく損失なしに通過することを可能にすることもできる。出力カプラ４４０は、光４５０がほとんど損失なしに通過することを可能にすることもできる。たとえば、いくつかの実施態様においては、出力カプラ４４０は、光４５０に対してかなり低い回折効率を有することが可能であり、それによって光４５０は、屈折するか、またはさもなければ、ほとんど損失なしに出力カプラ４４０を通過することが可能であり、ひいては、抽出された光４６０よりも高い強度を有することが可能である。いくつかの実施態様においては、出力カプラ４４０は、光４５０に対して高い回折効率を有することが可能であり、光４５０を特定の所望の方向（すなわち、回折角）にほとんど損失なく回折することが可能である。結果として、ユーザは、コンバイナ４１５の前の環境と、プロジェクタ４１０によって投射された仮想オブジェクトの画像との組み合わされた画像を閲覧することが可能であり得る。
図５Ａは、特定の実施形態による導波管ディスプレイ５３０を含むニアアイディスプレイ（ＮＥＤ）デバイス５００の例を示している。ＮＥＤデバイス５００は、ニアアイディスプレイ１２０、拡張現実システム４００、または別のタイプのディスプレイデバイスの例であることが可能である。ＮＥＤデバイス５００は、光源５１０、投射オプティクス５２０、および導波管ディスプレイ５３０を含むことが可能である。光源５１０は、赤色発光体５１２のパネル、緑色発光体５１４のパネル、および青色発光体５１６のパネルなど、別々の色の発光体の複数のパネルを含むことが可能である。赤色発光体５１２は、アレイへと編成されており、緑色発光体５１４は、アレイへと編成されており、青色発光体５１６は、アレイへと編成されている。光源５１０における発光体の寸法およびピッチは、小さくてもよい。たとえば、それぞれの発光体は、２μｍ未満（たとえば、約１．２μｍ）の直径を有することが可能であり、ピッチは、２μｍ未満（たとえば、約１．５μｍ）であることが可能である。したがって、それぞれの赤色発光体５１２、緑色発光体５１４、および青色発光体５１６における発光体の数は、９６０×７２０、１２８０×７２０、１４４０×１０８０、１９２０×１０８０、２１６０×１０８０、または２５６０×１０８０ピクセルなど、表示画像におけるピクセルの数以上であることが可能である。したがって、表示画像は、光源５１０によって同時に生成されることが可能である。スキャニング要素は、ＮＥＤデバイス５００において使用されないことが可能である。
導波管ディスプレイ５３０に到達する前に、光源５１０によって放出された光は、投射オプティクス５２０によって調整されることが可能であり、投射オプティクス５２０は、レンズアレイを含むことが可能である。投射オプティクス５２０は、光源５１０によって放出された光を導波管ディスプレイ５３０へコリメートすることまたは集めることが可能であり、導波管ディスプレイ５３０は、光源５１０によって放出された光を導波管ディスプレイ５３０へと結合するためのカプラ５３２を含むことが可能である。導波管ディスプレイ５３０へと結合された光は、たとえば、図４に関連して上述されているような全反射を通じて、導波管ディスプレイ５３０内を伝搬することが可能である。カプラ５３２は、導波管ディスプレイ５３０内を伝搬する光の部分を、導波管ディスプレイ５３０からユーザの目５９０へ向けて結合することも可能である。
図５Ｂは、特定の実施形態による導波管ディスプレイ５８０を含むニアアイディスプレイ（ＮＥＤ）デバイス５５０の例を示している。いくつかの実施形態においては、ＮＥＤデバイス５５０は、スキャニングミラー５７０を使用して、光源５４０からの光を、ユーザの目５９０が位置していることが可能である鏡像力場へ投射することが可能である。ＮＥＤデバイス５５０は、ニアアイディスプレイ１２０、拡張現実システム４００、または別のタイプのディスプレイデバイスの例であることが可能である。光源５４０は、赤色発光体５４２の複数の行、緑色発光体５４４の複数の行、および青色発光体５４６の複数の行など、別々の色の発光体の１つもしくは複数の行または１つもしくは複数の列を含むことが可能である。たとえば、赤色発光体５４２、緑色発光体５４４、および青色発光体５４６は、それぞれＮ個の行を含むことが可能であり、それぞれの行は、たとえば、２５６０個の発光体（ピクセル）を含む。赤色発光体５４２は、アレイへと編成されており、緑色発光体５４４は、アレイへと編成されており、青色発光体５４６は、アレイへと編成されている。いくつかの実施形態においては、光源５４０は、それぞれの色に関して単一の列の発光体を含むことが可能である。いくつかの実施形態においては、光源５４０は、赤色、緑色、および青色のそれぞれに関して複数の列の発光体を含むことが可能であり、この場合、それぞれの列は、たとえば１０８０個の発光体を含むことが可能である。いくつかの実施形態においては、光源５４０における発光体の寸法および／またはピッチは、比較的大きい（たとえば、約３～５μｍである）ことが可能であり、ひいては光源５４０は、表示画像全体を同時に生成するための十分な発光体を含まない場合がある。たとえば、単一の色に関する発光体の数は、表示画像におけるピクセルの数（たとえば、２５６０×１０８０ピクセル）よりも少ない場合がある。光源５４０によって放出される光は、光のコリメートされたまたは発散するビームのセットであることが可能である。
スキャニングミラー５７０に到達する前に、光源５４０によって放出された光は、コリメーティングレンズまたは自由形状光学要素５６０など、さまざまな光学デバイスによって調整されることが可能である。自由形状光学要素５６０は、たとえば、光源５４０によって放出された光の伝搬方向を、たとえば約９０°以上変更することなど、光源５４０によって放出された光をスキャニングミラー５７０へ向けることが可能である多面プリズムまたは別の光折り畳み要素を含むことが可能である。いくつかの実施形態においては、自由形状光学要素５６０は、光をスキャンするために回転可能であり得る。スキャニングミラー５７０および／または自由形状光学要素５６０は、光源５４０によって放出された光を反射して導波管ディスプレイ５８０へ投射することが可能であり、導波管ディスプレイ５８０は、光源５４０によって放出された光を導波管ディスプレイ５８０へと結合するためのカプラ５８２を含むことが可能である。導波管ディスプレイ５８０へと結合された光は、たとえば、図４に関連して上述されているような全反射を通じて、導波管ディスプレイ５８０内を伝搬することが可能である。カプラ５８２は、導波管ディスプレイ５８０内を伝搬する光の部分を導波管ディスプレイ５８０からユーザの目５９０へ向けて結合することも可能である。
スキャニングミラー５７０は、微小電気機械システム（ＭＥＭＳ）ミラーまたはその他の任意の適切なミラーを含むことが可能である。スキャニングミラー５７０は、１次元または２次元でスキャンを行うために回転することが可能である。スキャニングミラー５７０が回転するにつれて、光源５４０によって放出された光は、導波管ディスプレイ５８０のさまざまなエリアに向けられることが可能であり、それによって、表示画像全体が、導波管ディスプレイ５８０上へ投射されて、それぞれのスキャニングサイクルにおいて導波管ディスプレイ５８０によってユーザの目５９０に向けられることが可能である。たとえば、光源５４０が、１つまたは複数の行または列におけるすべてのピクセルに関する発光体を含む実施形態においては、スキャニングミラー５７０は、画像をスキャンするために列方向または行方向（たとえば、ｘ方向またはｙ方向）に回転されることが可能である。光源５４０が、１つまたは複数の行または列におけるすべてではないがいくつかのピクセルに関する発光体を含む実施形態においては、スキャニングミラー５７０は、行方向および列方向の両方（たとえば、ｘ方向およびｙ方向の両方）に回転されて、（たとえば、ラスタタイプのスキャニングパターンを使用して）表示画像を投射することが可能である。
ＮＥＤデバイス５５０は、事前に定義された表示期間で動作することが可能である。表示期間（たとえば、表示サイクル）は、画像全体がスキャンまたは投射される持続時間を指すことが可能である。たとえば、表示期間は、所望のフレームレートの逆数であることが可能である。スキャニングミラー５７０を含むＮＥＤデバイス５５０においては、表示期間は、スキャニング期間またはスキャニングサイクルと呼ばれる場合もある。光源５４０による光生成は、スキャニングミラー５７０の回転と同期化されることが可能である。たとえば、それぞれのスキャニングサイクルは、複数のスキャニングステップを含むことが可能であり、この場合、光源５４０は、それぞれの各スキャニングステップにおいて別々の光パターンを生成することが可能である。
それぞれのスキャニングサイクルにおいて、スキャニングミラー５７０が回転するにつれて、表示画像が導波管ディスプレイ５８０およびユーザの目５９０上へ投射されることが可能である。表示画像の所与のピクセル場所の実際の色値および光強度（たとえば、輝度）は、スキャニング期間中にピクセル場所を照らす３つの色（たとえば、赤、緑、および青）の光ビームの平均であることが可能である。スキャニング期間が完了した後に、スキャニングミラー５７０は、次の表示画像の最初の数行のための光を投射するために初期位置へ戻ることが可能であり、または逆の方向もしくはスキャンパターンに回転して、次の表示画像のための光を投射することが可能であり、この場合、駆動信号の新たなセットが光源５４０に供給されることが可能である。それぞれのスキャニングサイクルにおいてスキャニングミラー５７０が回転するので、同じプロセスが繰り返されることが可能である。したがって、別々のスキャニングサイクルにおいて別々の画像がユーザの目５９０へ投射されることが可能である。
図６は、特定の実施形態によるニアアイディスプレイシステム６００における画像ソースアセンブリ６１０の例を示している。画像ソースアセンブリ６１０は、たとえば、ユーザの目へ投射されることになる表示画像を生成することが可能であるディスプレイパネル６４０と、ディスプレイパネル６４０によって生成された表示画像を、図４～図５Ｂに関連して上述されている導波管ディスプレイへ投射することが可能であるプロジェクタ６５０とを含むことが可能である。ディスプレイパネル６４０は、光源６４２と、光源６４２のためのドライバ回路６４４とを含むことが可能である。光源６４２は、たとえば、光源５１０または５４０を含むことが可能である。プロジェクタ６５０は、たとえば、上述されている自由形状光学要素５６０、スキャニングミラー５７０、および／または投射オプティクス５２０を含むことが可能である。ニアアイディスプレイシステム６００は、光源６４２およびプロジェクタ６５０（たとえば、スキャニングミラー５７０）を同期的に制御するコントローラ６２０を含むことも可能である。画像ソースアセンブリ６１０は、画像光を生成して、導波管ディスプレイ５３０または５８０などの導波管ディスプレイ（図６においては示されていない）へ出力することが可能である。上述されているように、導波管ディスプレイは、１つまたは複数の入力結合要素において画像光を受け取ること、および受け取られた画像光を１つまたは複数の出力結合要素へ導くことが可能である。入力結合要素および出力結合要素は、たとえば、回折格子、ホログラフィック格子、プリズム、またはそれらの任意の組合せを含むことが可能である。入力結合要素は、導波管ディスプレイで全反射が発生するように選ばれることが可能である。出力結合要素は、導波管ディスプレイからの全反射された画像光の部分どうしを結合することが可能である。
上述されているように、光源６４２は、アレイまたはマトリックスに配置された複数の発光体を含むことが可能である。それぞれの発光体は、赤色光、青色光、緑色光、赤外線等などの単色光を放出することが可能である。本開示においてはＲＧＢ色がしばしば論じられているが、本明細書において記述されている実施形態は、原色として赤、緑、および青を使用することに限定されない。その他の色がニアアイディスプレイシステム６００の原色として使用されることも可能である。いくつかの実施形態においては、一実施形態によるディスプレイパネルは、３つよりも多い原色を使用することが可能である。光源６４２におけるそれぞれのピクセルは、赤色マイクロＬＥＤ、緑色マイクロＬＥＤ、および青色マイクロＬＥＤを含む３つのサブピクセルを含むことが可能である。半導体ＬＥＤは一般に、半導体材料の複数の層内に活性発光層を含む。半導体材料の複数の層は、別々の化合物材料、または、別々のドーパントおよび／もしくは別々のドーピング密度を有する同じベース材料を含むことが可能である。たとえば、半導体材料の複数の層は、ｎ型材料層と、ヘテロ構造（たとえば、１つまたは複数の量子井戸）を含むことが可能である活性領域と、ｐ型材料層とを含むことが可能である。半導体材料の複数の層は、特定の向きを有している基板の表面上に成長させることが可能である。いくつかの実施形態においては、光抽出効率を高めるために、半導体材料の層のうちの少なくともいくつかを含むメサが形成されることが可能である。
コントローラ６２０は、光源６４２および／またはプロジェクタ６５０のオペレーションなど、画像ソースアセンブリ６１０の画像レンダリングオペレーションを制御することが可能である。たとえば、コントローラ６２０は、画像ソースアセンブリ６１０が１つまたは複数の表示画像をレンダリングするための命令を特定することが可能である。それらの命令は、表示命令およびスキャニング命令を含むことが可能である。いくつかの実施形態においては、表示命令は、画像ファイル（たとえば、ビットマップファイル）を含むことが可能である。表示命令は、たとえば、図１に関連して上述されているコンソール１１０などのコンソールから受信されることが可能である。スキャニング命令は、画像光を生成するために画像ソースアセンブリ６１０によって使用されることが可能である。スキャニング命令は、たとえば、画像光源のタイプ（たとえば、単色もしくは多色）、スキャニングレート、スキャニング装置の向き、１つもしくは複数の照明パラメータ、またはそれらの任意の組合せを指定することが可能である。コントローラ６２０は、本開示のその他の態様をわかりにくくしないためにここには示されていないハードウェア、ソフトウェア、および／またはファームウェアの組合せを含むことが可能である。
いくつかの実施形態においては、コントローラ６２０は、ディスプレイデバイスのグラフィックスプロセッシングユニット（ＧＰＵ）であることが可能である。その他の実施形態においては、コントローラ６２０は、その他の種類のプロセッサであることが可能である。コントローラ６２０によって実行されるオペレーションは、表示のためのコンテンツを取り込み、そのコンテンツを個別のセクションへと分割することを含むことが可能である。コントローラ６２０は、光源６４２の個々のソース要素に対応するアドレスおよび／または個々のソース要素に適用される電気的バイアスを含むスキャニング命令を光源６４２に提供することが可能である。コントローラ６２０は、最終的にユーザに表示される画像におけるピクセルの１つまたは複数の行に対応する発光体を使用して個別のセクションを順次提示するように光源６４２に指示することが可能である。コントローラ６２０は、光のさまざまな調整を実行するようにプロジェクタ６５０に指示することも可能である。たとえば、コントローラ６２０は、図５Ｂに関連して上述されている導波管ディスプレイ（たとえば、導波管ディスプレイ５８０）の結合要素のさまざまなエリアへの個別のセクションをスキャンするようにプロジェクタ６５０を制御することが可能である。したがって、導波管ディスプレイの射出瞳では、それぞれの個別の部分が、別々のそれぞれの場所において提示される。それぞれの個別のセクションは、別々のそれぞれの時点において提示されるが、それらの個別のセクションの提示およびスキャニングは、十分に高速に生じ、それによってユーザの目は、それらの別々のセクションを単一の画像または一連の画像へと統合することが可能である。
画像プロセッサ６３０は、汎用プロセッサ、および／または、本明細書において記述されている機能を実行することに特化している１つもしくは複数の特定用途向け回路であることが可能である。一実施形態においては、汎用プロセッサがメモリに結合されて、本明細書において記述されている特定のプロセスをプロセッサに実行させるソフトウェア命令を実行することが可能である。別の実施形態においては、画像プロセッサ６３０は、特定の機能を実行することに特化している１つまたは複数の回路であることが可能である。図６における画像プロセッサ６３０は、コントローラ６２０およびドライバ回路６４４とは別個であるスタンドアロンのユニットとして示されているが、画像プロセッサ６３０は、その他の実施形態においてはコントローラ６２０またはドライバ回路６４４のサブユニットであることが可能である。言い換えれば、それらの実施形態においては、コントローラ６２０またはドライバ回路６４４は、画像プロセッサ６３０のさまざまな画像処理機能を実行することが可能である。画像プロセッサ６３０は、画像処理回路と呼ばれる場合もある。
図６において示されている例においては、光源６４２は、コントローラ６２０または画像プロセッサ６３０から送信されたデータまたは命令（たとえば、表示およびスキャニング命令）に基づいて、ドライバ回路６４４によって駆動されることが可能である。一実施形態においては、ドライバ回路６４４は、回路パネルを含むことが可能であり、その回路パネルは、光源６４２のさまざまな発光体に接続し、それらの発光体を機械的に保持する。光源６４２は、１つまたは複数の照明パラメータに従って光を放出することが可能であり、それらの照明パラメータは、コントローラ６２０によって設定され、潜在的に画像プロセッサ６３０およびドライバ回路６４４によって調整される。照明パラメータは、光を生成するために光源６４２によって使用されることが可能である。照明パラメータは、たとえば、ソース波長、パルスレート、パルス振幅、ビームタイプ（連続もしくはパルス）、放出される光に影響を与えることが可能であるその他のパラメータ、またはそれらの任意の組合せを含むことが可能である。いくつかの実施形態においては、光源６４２によって生成される光源光は、赤色光、緑色光、および青色光の複数のビーム、またはそれらの任意の組合せを含むことが可能である。
プロジェクタ６５０は、光源６４２によって生成された画像光を集めること、組み合わせること、調整すること、またはスキャンすることなど、光学機能のセットを実行することが可能である。いくつかの実施形態においては、プロジェクタ６５０は、組合せアセンブリ、光調整アセンブリ、またはスキャニングミラーアセンブリを含むことが可能である。プロジェクタ６５０は、光源６４２からの光を光学的に調整して潜在的に向け直す１つまたは複数の光学部品を含むことが可能である。光の調整の一例は、拡大すること、コリメートすること、１つもしくは複数の光学エラー（たとえば、像面湾曲、色収差など）に関して訂正を行うこと、光のいくつかのその他の調整、またはそれらの任意の組合せなど、光を調整することを含むことが可能である。プロジェクタ６５０の光学部品は、たとえば、レンズ、ミラー、アパーチャ、格子、またはそれらの任意の組合せを含むことが可能である。
プロジェクタ６５０は、画像光を、その１つまたは複数の反射部分および／または屈折部分を介して向け直すことが可能であり、それによって画像光は、導波管ディスプレイへ特定の向きで投射される。画像光が導波管ディスプレイに向かって向け直される場所は、１つもしくは複数の反射部分および／または屈折部分の特定の向きに依存することが可能である。いくつかの実施形態においては、プロジェクタ６５０は、少なくとも２次元でスキャンする単一のスキャニングミラーを含む。その他の実施形態においては、プロジェクタ６５０は、互いに直交する方向にそれぞれがスキャンする複数のスキャニングミラーを含むことが可能である。プロジェクタ６５０は、ラスタスキャン（水平にまたは垂直に）、双共鳴スキャン、またはそれらの任意の組合せを実行することが可能である。いくつかの実施形態においては、プロジェクタ６５０は、特定の振動周波数で水平および／または垂直方向に沿って、制御された振動を実行して、２次元に沿ってスキャンし、ユーザの目に提示されるメディアの２次元投影画像を生成することが可能である。その他の実施形態においては、プロジェクタ６５０は、１つまたは複数のスキャニングミラーと同様のまたは同じ機能を果たすことが可能であるレンズまたはプリズムを含むことが可能である。いくつかの実施形態においては、画像ソースアセンブリ６１０は、プロジェクタを含まないことが可能であり、この場合、光源６４２によって放出された光は、導波管ディスプレイ上に直接入射することが可能である。
半導体ＬＥＤにおいては、光子は、普通、活性領域（たとえば、１つまたは複数の半導体層）内の電子および正孔の再結合を通じて、特定の内部量子効率において生成され、この場合、内部量子効率は、光子を放出する活性領域内の放射電子正孔再結合の割合である。生成される光は、次いで、特定の方向において、または特定の立体角内でＬＥＤから抽出されることが可能である。ＬＥＤから抽出される放出される光子の数と、ＬＥＤを通過する電子の数との間における比は、外部量子効率と呼ばれ、外部量子効率は、どれぐらい効率よくＬＥＤが、注入される電子をデバイスから抽出される光子に変換するかについて記述している。
外部量子効率は、注入効率、内部量子効率、および抽出効率に比例する場合がある。注入効率は、活性領域へと注入される、デバイスを通過する電子の割合を指す。抽出効率は、デバイスから脱出する、活性領域内で生成される光子の割合である。ＬＥＤ、および特に、低減された物理的な寸法を伴うマイクロＬＥＤに対して、内部および外部量子効率を改善すること、ならびに／または放出スペクトルを制御することは困難であることがある。いくつかの実施形態においては、光抽出効率を高めるために、半導体材料の層のうちの少なくともいくつかを含むメサが形成されることが可能である。
図７Ａは、垂直メサ構造を有するＬＥＤ７００の例を示している。ＬＥＤ７００は、光源５１０、５４０、または６４２における発光体であることが可能である。ＬＥＤ７００は、半導体材料の複数の層など、無機材料で作られたマイクロＬＥＤであることが可能である。層状半導体発光デバイスは、ＩＩＩ－Ｖ半導体材料の複数の層を含むことが可能である。ＩＩＩ－Ｖ半導体材料は、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、またはアンチモン（Ｓｂ）など、Ｖ族元素と組み合わせて、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、またはインジウム（Ｉｎ）など、１つまたは複数のＩＩＩ族元素を含むことが可能である。ＩＩＩ－Ｖ半導体材料のＶ族元素が窒素を含む場合には、ＩＩＩ－Ｖ半導体材料は、第ＩＩＩ族窒化物材料と呼ばれる。層状半導体発光デバイスは、気相エピタキシ（ＶＰＥ）、液相エピタキシ（ＬＰＥ）、分子線エピタキシ（ＭＢＥ）、または有機金属化学気相成長法（ＭＯＣＶＤ）などの技術を使用して基板上に複数のエピタキシャル層を成長させることによって製造されることが可能である。たとえば、半導体材料の層は、ＧａＮ、ＧａＡｓ、もしくはＧａＰ基板など、特定の結晶格子配向（たとえば、極性、非極性、もしくは半極性の配向）を有する基板、または、サファイア、炭化ケイ素、シリコン、酸化亜鉛、窒化ホウ素、アルミン酸リチウム、ニオブ酸リチウム、ゲルマニウム、窒化アルミニウム、リチウムガレート、部分的に置換されたスピネル、もしくは、ベータＬｉＡｌＯ２構造を共有する第４正方酸化物を含むがそれらに限定されない基板上に層ごとに成長させることが可能であり、この場合、基板を特定の方向に切断して、特定の面を成長表面として露出させることが可能である。
図７Ａにおいて示されている例においては、ＬＥＤ７００は、基板７１０を含むことが可能であり、基板７１０は、たとえば、サファイア基板またはＧａＮ基板を含むことが可能である。半導体層７２０を基板７１０上に成長させることが可能である。半導体層７２０は、ＧａＮなどのＩＩＩ－Ｖ材料を含むことが可能であり、（たとえば、Ｍｇ、Ｃａ、Ｚｎ、もしくはＢｅで）ｐドープされること、または（たとえば、ＳｉもしくはＧｅで）ｎドープされることが可能である。１つまたは複数の活性層７３０を半導体層７２０上に成長させて、活性領域を形成することが可能である。活性層７３０は、１つまたは複数の量子井戸またはＭＱＷなど、１つまたは複数のヘテロ構造を形成することが可能である、１つもしくは複数のＩｎＧａＮ層、１つもしくは複数のＡｌＩｎＧａＰ層、および／または１つもしくは複数のＧａＮ層など、ＩＩＩ－Ｖ材料を含むことが可能である。半導体層７４０を活性層７３０上に成長させることが可能である。半導体層７４０は、ＧａＮなどのＩＩＩ－Ｖ材料を含むことが可能であり、（たとえば、Ｍｇ、Ｃａ、Ｚｎ、もしくはＢｅで）ｐドープされること、または（たとえば、ＳｉもしくはＧｅで）ｎドープされることが可能である。半導体層７２０および半導体層７４０のうちの一方はｐ型層であることが可能であり、他方はｎ型層であることが可能である。半導体層７２０および半導体層７４０は、活性層７３０を挟んで発光領域を形成する。たとえば、ＬＥＤ７００は、マグネシウムでドープされたｐ型ＧａＮの層と、シリコンまたは酸素でドープされたｎ型ＧａＮの層との間に位置しているＩｎＧａＮの層を含むことが可能である。いくつかの実施形態においては、ＬＥＤ７００は、亜鉛またはマグネシウムでドープされたｐ型ＡｌＩｎＧａＰの層と、セレン、シリコン、またはテルルでドープされたｎ型ＡｌＩｎＧａＰの層との間に位置しているＡｌＩｎＧａＰの層を含むことが可能である。
いくつかの実施形態においては、電子遮断層（ＥＢＬ）（図７Ａにおいては示されていない）を成長させて、活性層７３０と、半導体層７２０または半導体層７４０のうちの少なくとも１つとの間に層を形成することが可能である。ＥＢＬは、電子漏れ電流を低減すること、およびＬＥＤの効率を改善することが可能である。いくつかの実施形態においては、Ｐ＋またはＰ＋＋半導体層など、高濃度にドープされた半導体層７５０が、半導体層７４０上に形成されることが可能であり、オーミック接触を形成してデバイスの接触インピーダンスを低減するための接触層としての役割を果たすことが可能である。いくつかの実施形態においては、導電層７６０が、高濃度にドープされた半導体層７５０上に形成されることが可能である。導電層７６０は、たとえば、インジウムスズ酸化物（ＩＴＯ）またはＡｌ／Ｎｉ／Ａｕ膜を含むことが可能である。一例においては、導電層７６０は、透明なＩＴＯ層を含むことが可能である。
半導体層７２０（たとえば、ｎ－ＧａＮ層）と接触するために、およびＬＥＤ７００から活性層７３０によって放出された光をより効率よく抽出するために、半導体材料層（高濃度にドープされた半導体層７５０、半導体層７４０、活性層７３０、および半導体層７２０を含む）をエッチングして、半導体層７２０を露出させること、および層７２０～７６０を含むメサ構造を形成することが可能である。メサ構造は、キャリアをデバイス内に閉じ込めることが可能である。メサ構造をエッチングすることは、成長面に直交していることが可能であるメサ側壁７３２の形成につながることが可能である。パッシベーション層７７０が、メサ構造の側壁７３２上に形成されることが可能である。パッシベーション層７７０は、ＳｉＯ２層などの酸化物層を含むことが可能であり、ＬＥＤ７００からの放出された光を反射するための反射器としての役割を果たすことが可能である。Ａｌ、Ａｕ、Ｎｉ、Ｔｉ、またはそれらの任意の組合せなどの金属層を含むことが可能である接触層７８０が、半導体層７２０上に形成されることが可能であり、ＬＥＤ７００の電極としての役割を果たすことが可能である。加えて、Ａｌ／Ｎｉ／Ａｕ金属層などの別の接触層７９０が、導電層７６０上に形成されることが可能であり、ＬＥＤ７００の別の電極としての役割を果たすことが可能である。
電圧信号が接触層７８０および７９０に印加された場合には、電子および正孔は、活性層７３０において再結合することが可能であり、この場合、電子および正孔の再結合は、光子放出を引き起こすことが可能である。放出された光子の波長およびエネルギーは、活性層７３０における価電子帯と伝導帯との間のエネルギーバンドギャップに依存することが可能である。たとえば、ＩｎＧａＮ活性層は、緑色または青色の光を放出することが可能であり、ＡｌＧａＮ活性層は、青色から紫外線を放出することが可能であり、その一方でＡｌＩｎＧａＰ活性層は、赤色、オレンジ、黄色、または緑色の光を放出することが可能である。放出された光子は、パッシベーション層７７０によって反射されることが可能であり、上（たとえば、導電層７６０および接触層７９０）または下（たとえば、基板７１０）からＬＥＤ７００を出ることが可能である。
いくつかの実施形態においては、ＬＥＤ７００は、放出された光を集めるもしくはコリメートするか、または放出された光を導波管へと結合するために、基板７１０などの発光表面上にレンズなどの１つまたは複数のその他のコンポーネントを含むことが可能である。いくつかの実施形態においては、ＬＥＤは、平面、円錐、半放物線、または放物線などの別の形状のメサを含むことが可能であり、メサのベースエリアは、円形、長方形、六角形、または三角形であることが可能である。たとえば、ＬＥＤは、湾曲した形状（たとえば、放物面形状）および／または湾曲していない形状（たとえば、円錐形状）のメサを含むことが可能である。メサは、切り詰められること、または切り詰められないことが可能である。
図７Ｂは、放物線メサ構造を有するＬＥＤ７０５の例の断面図である。ＬＥＤ７００と同様に、ＬＥＤ７０５は、ＩＩＩ－Ｖ半導体材料の複数の層など、半導体材料の複数の層を含むことが可能である。半導体材料層は、ＧａＮ基板またはサファイア基板などの基板７１５上にエピタキシャルに成長させることが可能である。たとえば、半導体層７２５を基板７１５上に成長させることが可能である。半導体層７２５は、ＧａＮなどのＩＩＩ－Ｖ材料を含むことが可能であり、（たとえば、Ｍｇ、Ｃａ、Ｚｎ、もしくはＢｅで）ｐドープされること、または（たとえば、ＳｉもしくはＧｅで）ｎドープされることが可能である。１つまたは複数の活性層７３５を半導体層７２５上に成長させることが可能である。活性層７３５は、１つまたは複数の量子井戸など、１つまたは複数のヘテロ構造を形成することが可能である、１つもしくは複数のＩｎＧａＮ層、１つもしくは複数のＡｌＩｎＧａＰ層、および／または１つもしくは複数のＧａＮ層など、ＩＩＩ－Ｖ材料を含むことが可能である。半導体層７４５を活性層７３５上に成長させることが可能である。半導体層７４５は、ＧａＮなどのＩＩＩ－Ｖ材料を含むことが可能であり、（たとえば、Ｍｇ、Ｃａ、Ｚｎ、もしくはＢｅで）ｐドープされること、または（たとえば、ＳｉもしくはＧｅで）ｎドープされることが可能である。半導体層７２５および半導体層７４５のうちの一方はｐ型層であることが可能であり、他方はｎ型層であることが可能である。
半導体層７２５（たとえば、ｎ型ＧａＮ層）と接触するために、およびＬＥＤ７０５から活性層７３５によって放出された光をより効率よく抽出するために、半導体層をエッチングして、半導体層７２５を露出させること、および層７２５～７４５を含むメサ構造を形成することが可能である。メサ構造は、キャリアをデバイスの注入エリア内に閉じ込めることが可能である。メサ構造をエッチングすることは、層７２５～７４５の結晶成長に関連付けられている成長面と非平行であること、またはいくつかのケースにおいては直交していることが可能であるメサ側壁（本明細書においてはファセットとも呼ばれる）の形成につながることが可能である。
図７Ｂにおいて示されているように、ＬＥＤ７０５は、平らな上部を含むメサ構造を有することが可能である。誘電層７７５（たとえば、ＳｉＯ２またはＳｉＮｘ）がメサ構造のファセット上に形成されることが可能である。いくつかの実施形態においては、誘電層７７５は、誘電材料の複数の層を含むことが可能である。いくつかの実施形態においては、金属層７９５が誘電層７７５上に形成されることが可能である。金属層７９５は、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、チタン（Ｔｉ）、銅（Ｃｕ）、またはそれらの任意の組合せなど、１つまたは複数の金属または金属合金材料を含むことが可能である。誘電層７７５および金属層７９５は、活性層７３５によって放出された光を基板７１５へ反射することが可能であるメサ反射器を形成することが可能である。いくつかの実施形態においては、メサ反射器は、放出された光を少なくとも部分的にコリメートすることが可能である放物面反射器としての役割を果たすように放物面形状であることが可能である。
電気接点７６５および電気接点７８５は、半導体層７４５および半導体層７２５上にそれぞれ形成されて、電極としての役割を果たすことが可能である。電気接点７６５および電気接点７８５はそれぞれ、Ａｌ、Ａｕ、Ｐｔ、Ａｇ、Ｎｉ、Ｔｉ、Ｃｕ、またはそれらの任意の組合せ（たとえば、Ａｇ／Ｐｔ／ＡｕまたはＡｌ／Ｎｉ／Ａｕ）などの導電性材料を含むことが可能であり、ＬＥＤ７０５の電極としての役割を果たすことが可能である。図７Ｂにおいて示されている例においては、電気接点７８５は、ｎ接点であることが可能であり、電気接点７６５は、ｐ接点であることが可能である。電気接点７６５および半導体層７４５（たとえば、ｐ型半導体層）は、活性層７３５によって放出された光を基板７１５へ反射するための後方反射器を形成することが可能である。いくつかの実施形態においては、電気接点７６５および金属層７９５は、同じ材料を含み、同じプロセスを使用して形成されることが可能である。いくつかの実施形態においては、追加の導電層（図示せず）が、電気接点７６５および７８５と半導体層との間における中間導電層として含まれることが可能である。
電圧信号が接点７６５および７８５にわたって印加された場合には、電子および正孔は、活性層７３５において再結合することが可能である。電子および正孔の再結合は、光子放出を引き起こし、したがって光を生成することが可能である。放出された光子の波長およびエネルギーは、活性層７３５における価電子帯と伝導帯との間のエネルギーバンドギャップに依存することが可能である。たとえば、ＩｎＧａＮ活性層は、緑色または青色の光を放出することが可能であり、その一方でＡｌＩｎＧａＰ活性層は、赤色、オレンジ、黄色、または緑色の光を放出することが可能である。放出された光子は、多くの異なる方向において伝搬することが可能であり、メサ反射器および／または後方反射器によって反射されることが可能であり、たとえば、図７Ｂにおいて示されている下側（たとえば、基板７１５）からＬＥＤ７０５を出ることが可能である。レンズまたは格子など、１つまたは複数のその他の二次光学部品が、基板７１５などの発光表面上に形成されて、放出された光を集めるかもしくはコリメートすること、および／または放出された光を導波管へと結合することが可能である。
導波管ベースのディスプレイシステムの全体効率は、ディスプレイシステム内の個々の構成要素の効率の積であることが可能であり、どれぐらい構成要素が一緒に結合されているかに依存することも可能である。簡略化された例においては、導波管ベースのディスプレイシステムの全体効率ηｔｏｔは、ηｔｏｔ＝ηＥＱＥ×ηｉｎ×ηｏｕｔによって決定することが可能であり、ただし、ηＥＱＥは、マイクロＬＥＤの外部量子効率であり、ηｉｎは、マイクロＬＥＤから導波管に入るディスプレイ光のインカップリング効率であり、また、ディスプレイシステム内の光収集オプティクス（たとえば、レンズ）の光収集効率と収集された光の導波管内への結合効率（たとえば、格子カプラによる）との積であることが可能であり、ηｏｕｔは、導波管からユーザの目に向けるディスプレイ光のアウトカップリング効率である。したがって、ηＥＱＥ、ηｉｎ、およびηｏｕｔの１つまたは複数を改善することによって、全体効率ηｔｏｔを改善することができる。
半導体ＬＥＤにおいては、光子は、普通、活性領域（たとえば、１つまたは複数の半導体層）内の電子および正孔の再結合を通じて、特定の内部量子効率において生成され、この場合、内部量子効率は、光子を放出する活性領域内の電子正孔再結合の割合である。生成される光は、次いで、特定の方向において、または特定の立体角内でＬＥＤから抽出されることが可能である。ＬＥＤから抽出される放出される光子の数と、ＬＥＤを通過する電子の数との間における比は、外部量子効率と呼ばれ、外部量子効率は、どれぐらい効率よくＬＥＤが、注入される電子をデバイスから抽出される光子に変換するかについて記述している。
いくつかの実施形態においては、光抽出効率を、したがって外部量子効率を高めるため、レンズなど、１つまたは複数の他の光学部品が、基板７１０または７１０’などの発光面上に形成されて、ＬＥＤから特定の立体角内で放出された光を抽出し、および／または放出された光を集めるかもしくはコリメートすることが可能である。たとえば、いくつかの実施形態においては、マイクロレンズアレイは、マイクロＬＥＤアレイ上に形成することが可能であり、それぞれのマイクロＬＥＤから放出される光は、１つまたは複数のマイクロレンズによって収集され、抽出されることが可能であり、コリメートされ、集められ、または拡大され、次いで、導波管ベースのディスプレイシステムにおける導波管へ向けられることが可能である。マイクロレンズは、光収集効率を高め、したがってディスプレイシステムの結合効率および全体効率を改善する上で役立つことが可能である。
図８は、マイクロＬＥＤアレイ８２０、およびマイクロＬＥＤアレイ８２０からの光抽出のためのマイクロレンズアレイ８４０を含むデバイス８００の例を示す。マイクロＬＥＤアレイ８２０は、マイクロＬＥＤの１次元または２次元アレイを含むことが可能であり、マイクロＬＥＤは、均一に分布していることが可能であり、たとえば、絶縁体８３０、導体、またはそれらの任意の組合せによって隔てられていることが可能である。たとえば、図７Ａおよび図７Ｂに関連して上述されているように、マイクロＬＥＤアレイ８２０は、基板８１０上に形成されるエピタキシャル構造、あるいは基板８１０上に形成される金属層および／または絶縁体層を含むことが可能である。絶縁体８３０は、たとえば、パッシベーション層（たとえば、パッシベーション層７７０）、光反射層、充填材（たとえば、ポリマー）等を含むことが可能である。
マイクロレンズアレイ８４０は、マイクロＬＥＤアレイ８２０上に直接形成されることが可能であり、または基板上に形成され、次いでマイクロＬＥＤアレイ８２０に接合されることが可能である。以下に詳細に記述されているように、たとえば、マイクロレンズアレイ８４０は、マイクロＬＥＤアレイ８２０の基板または酸化物層（たとえば、ＳｉＯ２層）など、マイクロＬＥＤアレイ８２０の誘電層にエッチングされることが可能であり、あるいは酸化物層またはポリマー層など、マイクロＬＥＤアレイ８２０上に堆積された誘電層上に形成されることが可能である。図８において示される例においては、マイクロレンズアレイ８４０は、マイクロＬＥＤアレイ８２０と位置合わせすることが可能であり、マイクロＬＥＤアレイ８２０のピッチ８２２はマイクロレンズアレイ８４０のピッチ８４２と同じであることが可能であり、マイクロレンズアレイ８４０内のそれぞれのマイクロレンズの光軸は、マイクロＬＥＤアレイ８２０内のそれぞれのマイクロＬＥＤの中心と位置合わせすることが可能である。したがって、対応するマイクロレンズを通過後のそれぞれのマイクロＬＥＤからの光の主光線は、光軸の方向またはマイクロＬＥＤアレイ８２０に垂直な方向などで、同じであることが可能である。
図８において示されているように、マイクロレンズアレイ８４０内のそれぞれのマイクロレンズからの光ビーム８５０は、対応するマイクロレンズの光軸と位置合わせされる主光線８５２を有することが可能である。たとえば、光ビーム８５０の主光線８５２は、マイクロレンズアレイ８４０またはマイクロＬＥＤアレイ８２０に対して９０°であることが可能である。対応するマイクロＬＥＤからのマイクロレンズの焦点距離および距離は、光ビーム８５０がコリメートされたビーム、収束ビーム、または発散ビームであることが可能であるように構成されていることが可能である。
いくつかの実施形態においては、マイクロＬＥＤアレイ８２０のピッチ８２２はマイクロレンズアレイ８４０のピッチ８４２と同じであることが可能であるが、マイクロレンズアレイ８４０はマイクロＬＥＤアレイ８２０と位置合わせされないことが可能であり、マイクロレンズアレイ８４０内のそれぞれのマイクロレンズの光軸が、マイクロＬＥＤアレイ８２０内のそれぞれのマイクロＬＥＤの中心からずれていることが可能である。したがって、それぞれのマイクロレンズを通過後のそれぞれの光ビームの主光線は、それぞれのマイクロレンズの光軸と位置合わせしないことが可能である。しかしながら、ピッチの整合により、マイクロレンズアレイ８４０を通過後の光ビームの主光線は同じ方向であることが可能である。いくつかの実施形態においては、マイクロＬＥＤから導波管ベースのディスプレイシステムへのディスプレイ光のインカップリング効率を改善するために、それぞれのマイクロＬＥＤからの光が異なるそれぞれの角度で導波管に向けられることが望ましい可能性がある。
図９は、特定の実施形態による、マイクロＬＥＤアレイ９２０、およびマイクロＬＥＤアレイ９２０からの光の抽出および収束のためのマイクロレンズアレイ９４０を含むデバイス９００の例を示す。マイクロＬＥＤアレイ９２０は、マイクロＬＥＤの１次元または２次元アレイを含むことが可能であり、マイクロＬＥＤは、均一に分布していることが可能であり、たとえば、絶縁体９３０、導体、または導体および絶縁体の任意の組合せによって隔てられていることが可能である。たとえば、図７Ａおよび図７Ｂに関連して上述されているように、マイクロＬＥＤアレイ９２０は、基板９１０上に形成されるエピタキシャル構造を含むことが可能である。絶縁体９３０は、たとえば、パッシベーション層（たとえば、パッシベーション層７７０）、光反射層、充填材（たとえば、ポリマー）等を含むことが可能である。
マイクロレンズアレイ９４０は、マイクロＬＥＤアレイ９２０上に直接形成されることが可能であり、または基板上に形成され、次いでマイクロＬＥＤアレイ９２０に接合されることが可能である。以下に詳細に記述されているように、たとえば、マイクロレンズアレイ９４０は、マイクロＬＥＤアレイ９２０の基板または酸化物層（たとえば、ＳｉＯ２層）など、マイクロＬＥＤアレイ９２０の誘電層にエッチングされることが可能であり、あるいは酸化物層またはポリマー層など、マイクロＬＥＤアレイ９２０上に堆積された誘電層上に形成されることが可能である。対応するマイクロＬＥＤからのマイクロレンズの焦点距離および距離は、それぞれのマイクロレンズからの光ビームがコリメートされたビーム、収束ビーム、または発散ビームであることが可能であるように構成されていることが可能である。
マイクロＬＥＤアレイ９２０のピッチ９２２は、マイクロレンズアレイ９４０のピッチ９４２とは異なる（たとえば、よりも小さいまたはよりも大きい）ことが可能であり、したがって、マイクロレンズアレイ９４０内のそれぞれのマイクロレンズの光軸は、マイクロＬＥＤアレイ９２０内のそれぞれのマイクロＬＥＤの中心から異なる距離だけずれていることが可能である。したがって、対応するマイクロレンズを通過後のそれぞれのマイクロＬＥＤからの光の主光線９５０は、異なる場合がある。図９において示される例においては、マイクロＬＥＤアレイ９２０のピッチ９２２は、マイクロレンズアレイ９４０のピッチ９４２よりも大きいことが可能であり、したがって、マイクロレンズアレイ９４０内のそれぞれのマイクロレンズの光軸は、マイクロＬＥＤアレイ９２０内のそれぞれのマイクロＬＥＤの中心から異なる距離だけずれていることが可能である。ずれは、マイクロレンズの位置の関数であることが可能である。たとえば、ずれは、デバイス９００の中心からのマイクロレンズの距離の関数として線形に増加することが可能であり、したがって、マイクロＬＥＤアレイ９２０の表面法線方向に対するマイクロＬＥＤの主光線９５０の角度は、デバイス９００の中心からのマイクロＬＥＤの距離が増加するにしたがって、徐々に増加することが可能である。結果として、対応するマイクロレンズを通過後のマイクロＬＥＤからの光の主光線９５０は、マイクロＬＥＤアレイ９２０の中央線に向かって異なる方向であることが可能であり、例に示されているように収束することが可能である。
図１０は、特定の実施形態による、マイクロＬＥＤアレイ１０２０、およびマイクロＬＥＤアレイ１０２０からの光を抽出して収束するためのマイクロレンズアレイ１０４０を含むデバイス１０００の例を示す。マイクロＬＥＤアレイ１０２０は、マイクロＬＥＤの１次元または２次元アレイを含むことが可能であり、マイクロＬＥＤは、均一に分布していることが可能であり、たとえば、絶縁体１０３０、導体、または導体および絶縁体の任意の組合せによって隔てられていることが可能である。たとえば、図７Ａおよび図７Ｂに関連して上述されているように、マイクロＬＥＤアレイ１０２０は、基板１０１０上に形成されるエピタキシャル構造を含むことが可能である。絶縁体１０３０は、たとえば、パッシベーション層（たとえば、パッシベーション層７７０）、光反射層、充填材（たとえば、ポリマー）等を含むことが可能である。
マイクロレンズアレイ１０４０は、マイクロＬＥＤアレイ１０２０上に直接形成されることが可能であり、または基板上に形成され、次いでクロＬＥＤアレイ１０２０に接合されることが可能である。以下に詳細に記述されているように、たとえば、マイクロレンズアレイ１０４０は、マイクロＬＥＤアレイ１０２０の基板または酸化物層（たとえば、ＳｉＯ２層）など、マイクロＬＥＤアレイ１０２０の誘電層にエッチングされることが可能であり、あるいは酸化物層またはポリマー層など、マイクロＬＥＤアレイ１０２０上に堆積された誘電層上に形成されることが可能である。対応するマイクロＬＥＤからのマイクロレンズの焦点距離および距離は、それぞれのマイクロレンズからの光ビームがコリメートされたビーム、収束ビーム、または発散ビームであることが可能であるように構成されていることが可能である。
マイクロＬＥＤアレイ１０２０のピッチ１０２２は、マイクロレンズアレイ１０４０のピッチ１０４２とは異なる（たとえば、よりも小さいまたはよりも大きい）ことが可能である。したがって、マイクロレンズアレイ１０４０内のそれぞれのマイクロレンズの光軸は、マイクロＬＥＤアレイ１０２０内のそれぞれのマイクロＬＥＤの中心から距離差だけずれている場合がある。したがって、対応するマイクロレンズ通過後のそれぞれのマイクロＬＥＤからの光の主光線１０５０は、異なる場合がある。図１０において示されている例においては、マイクロＬＥＤアレイ１０２０のピッチ１０２２は、マイクロレンズアレイ１０４０のピッチ１０４２よりも小さいピッチであることが可能であり、したがって、マイクロレンズアレイ１０４０内のそれぞれのマイクロレンズの光軸は、マイクロＬＥＤアレイ１０２０内のそれぞれのマイクロＬＥＤの中心から距離差だけずれていることが可能である。ずれは、マイクロレンズの位置の関数であることが可能である。たとえば、ずれは、デバイス１０００の中心からのマイクロレンズの距離の関数として線形に増加することが可能である。結果として、対応するマイクロレンズの通過後にマイクロＬＥＤからの光の主光線１０５０は、異なる方向であることが可能であり、例に示されているように発散することが可能である。
さまざまな実施形態においては、マイクロレンズアレイのピッチは、均一または不均一であることが可能である。たとえば、２次元マイクロレンズアレイのピッチは、２つの直交方向において均一、１つの方向だけにおいて均一、または両方の方向において不均一であることが可能である。ピッチは、２つの直交方向において同じであるまたは異なることも可能である。
図１１は、特定の実施形態による、２次元マイクロＬＥＤアレイ１１２０、および２次元マイクロＬＥＤアレイ１１２０から光を抽出する２次元マイクロレンズアレイ１１３０を含む、デバイス１１００の例を示す。２次元マイクロＬＥＤアレイ１１２０は、上述されているような基板１１１０上に製作されるエピタキシャル構造を含むことが可能である。２－ＤマイクロＬＥＤアレイ１１２０は、ｘ方向のピッチ１１２２ｘおよびｙ方向のピッチ１１２２ｙを特徴とすることが可能であり、ピッチ１１２２ｘおよびピッチ１１２２ｙは同じであることが可能であり、または異なることが可能であり、ピッチ１１２２ｘおよびピッチ１１２２ｙはそれぞれ一定であることが可能であり、または２次元マイクロＬＥＤアレイ１１２０にわたって異なることが可能である。
２－Ｄマイクロレンズアレイ１１３０は２－ＤマイクロＬＥＤアレイ１１２０上に形成されることが可能であり、２－Ｄマイクロレンズアレイ１１３０内のそれぞれのマイクロレンズは、２－ＤマイクロＬＥＤアレイ１１２０内のそれぞれの各マイクロＬＥＤに対応することが可能である。２－Ｄマイクロレンズアレイ１１３０は、ｘ方向のピッチ１１３２ｘおよびｙ方向のピッチ１１３２ｙを特徴とすることが可能であり、ピッチ１１３２ｘおよびピッチ１１３２ｙは同じであることが可能であり、または異なることが可能である。ピッチ１１３２ｘはピッチ１１２２ｘとは異なることが可能であり、および／またはピッチ１１３２ｙはピッチ１１２２ｙとは異なることが可能である。上述されているように、２次元マイクロレンズアレイ１１３０のピッチは、２つの直交する方向で均一、１つの方向のみで均一、あるいは１つまたは２つの方向（たとえば、ｘおよび／またはｙ方向）で変わるなど、両方の方向で不均一であることが可能である。
図９および図１０に関連して上述されているように、２－Ｄマイクロレンズアレイ１１３０からの主光線は、ピッチ１１３２ｘがピッチ１１２２ｘ未満のとき、ｘ方向で収束することが可能であり、ピッチ１１３２ｘがピッチ１１２２ｘよりも大きいとき、ｘ方向で発散することが可能である。同様に、２－Ｄマイクロレンズアレイ１１３０からの主光線は、ピッチ１１３２ｙがピッチ１１２２ｙ未満のとき、ｙ方向で収束することが可能であり、ピッチ１１３２ｙがピッチ１１２２ｙよりも大きいとき、ｙ方向で発散することが可能である。
上述のマイクロレンズアレイは、たとえば、フォトレジストにマイクロレンズアレイを形成するために、パターン化されたポリマー（たとえば、フォトレジスト）をリフローすること、または曝露線量に対する線形応答を有する、グレースケールフォトマスクおよびフォトレジストを使用すること、ならびに／あるいは、マイクロレンズアレイのパターンおよび形状を誘電材料層（たとえば、基板または誘電層）に転写するために、ポリマーまたはフォトレジストをドライエッチングすることによって、製作されることが可能である。
図１２Ａ～図１２Ｄは、特定の実施形態による、マイクロＬＥＤアレイからの光抽出のためのマイクロレンズのアレイを製作する方法の例を示す。図１２Ａは、基板１２１０と、マイクロＬＥＤのアレイ１２２０と、隣り合ったマイクロＬＥＤ１２２０間の絶縁体および／または導体１２３０とを含む、マイクロＬＥＤアレイデバイスの例を示す。マイクロＬＥＤのアレイ１２２０ならびに絶縁体および／または導体１２３０の表面は、たとえば、化学機械研磨（ＣＭＰ）、選択エッチング等によって平坦化されることが可能である。誘電層１２４０（たとえば、二酸化シリコン層または窒化シリコン層）は、たとえば、プラズマ化学気相成長（ＰＥＣＶＤ）、原子層堆積等によって、マイクロＬＥＤのアレイ１２２０の平坦化された表面上に堆積されることが可能である。
フォトレジスト層１２５０は、たとえば、スピンコーティング、スプレーコーティング、物理気相成長、化学気相成長、原子層堆積等によって誘電層１２４０上に堆積されることが可能である。フォトレジスト層１２５０は、フォトレジスト層１２５０の曝露された部分の深さが、曝露量の線形関数であるなど、曝露量と相関することが可能であるように、光（たとえば、紫外光）曝露量に対して低コントラスト応答または線形応答を有することが可能である。フォトレジスト層１２５０は、ポジ型またはネガ型フォトレジスト材料を含むことが可能である。たとえば、フォトレジスト層１２５０は、ポジ型フォトレジスト材料を含むことが可能であり、フォトレジスト材料の光に曝露された部分は、フォトレジスト現像液に溶解可能となることが可能であり、フォトレジスト材料の曝露されていない部分は、フォトレジスト現像液に溶解不能なままであることが可能である。ポジ型フォトレジスト材料は、曝露後に親水性製品を生成することが可能である、光分解性フォトレジストを含むことが可能である。いくつかの実施形態においては、フォトレジスト層１２５０は、光に曝露すると重合化または架橋して、フォトレジスト現像液中で溶解できないポリマーまたは大きいネットワークを生成することが可能である、光重合性フォトレジストまたは光架橋性フォトレジストなどのネガ型フォトレジスト材料を含むことが可能である。加えて、フォトレジスト層１２５０におけるフォトレジスト材料は、下に横たわる誘電層１２４０をエッチングするのと同じエッチングプロセスによってエッチングされることが可能である。いくつかの実施形態においては、フォトレジスト層１２５０におけるフォトレジスト材料は、同じエッチングプロセスを使用して、誘電層１２４０（たとえば、ＳｉＯ２またはＳｉ３Ｎ４）のエッチレートと同様のエッチレートを有することが可能であり、それにより、フォトレジスト層１２５０における残りのフォトレジスト材料の厚さ分布が、エッチングプロセスによって誘電層１２４０に転写されることが可能である。
図１２Ｂは、グレースケールマスク１２６０が、フォトレジスト層１２５０をＵＶ光などの曝露光１２７０に曝露するのに使用されることが可能であることを示す。図１２Ｂにおいて示される例においては、フォトレジスト層１２５０はポジ型フォトレジストを含むことが可能である。グレースケールマスク１２６０は、グレースケールマスク１２６０の特定の領域が他の領域よりも高い透過率を有することが可能であり、透過率が高透過率領域から低透過率領域に徐々に変わることが可能である、光透過率パターンを含むことが可能である。グレースケールマスク１２６０の光透過率分布は、マイクロレンズのアレイの高さ外形または光学的長さ外形に対して相補的であることが可能である。曝露光１２７０は、均一な強度を有することが可能である。したがって、曝露後、フォトレジスト層１２５０の曝露された部分は、グレースケールマスク１２６０の光透過率分布に対応する深さ外形を有することが可能であり、したがって、マイクロレンズのアレイの高さ外形または光学的長さ外形に対して相補的であることが可能である。フォトレジスト層１２５０の曝露された部分は、それが現像液によってより溶解できるようになることが可能であるように、化学構造を変化させる（たとえば、より小さい分子へと分解する）ことが可能である。図１２Ｂにおいて示されているように、フォトレジスト層１２５０の曝露されていない部分は、マイクロレンズのアレイの高さ外形または光学的長さ外形に類似した厚さ分布を有することが可能であり、フォトレジスト現像液に対して溶解不能なままであることが可能である。
図１２Ｃは、図１２Ｂにおいて示されている写真露光およびフォトレジスト現像プロセス後、マイクロレンズのアレイ１２５２がフォトレジスト層１２５０において形成されることが可能であることを示す。マイクロレンズのアレイ１２５２は、フォトレジスト材料が誘電材料に類似したエッチレートを有する場合、誘電層における最終マイクロレンズアレイの所望の厚さ分布に類似した厚さ分布を有することが可能であり、あるいはフォトレジスト材料が誘電材料よりも高いまたは低いエッチレートを有する場合、誘電層における最終マイクロレンズアレイの所望の厚さ分布とは異なる（たとえば、より高いもしくはより低い）厚さ分布を有することが可能である。以下に詳細に記述されているように、いくつかの実施形態においては、フォトレジスト層１２５０または別のポリマー層に形成されたマイクロレンズのアレイ１２５２は、マイクロＬＥＤのアレイ１２２０から光を抽出するためのマイクロレンズとして使用されることが可能である。かかる実施形態のいくつかにおいては、誘電層１２４０は使用されない場合があり、フォトレジスト層１２５０または別のポリマー層に形成されたマイクロレンズのアレイ１２５２は、マイクロＬＥＤのアレイ１２２０と直接接触していることが可能である。
図１２Ｄは、パターン化されたマイクロレンズのアレイ１２５２を有するフォトレジスト層１２５０および下に横たわる誘電層１２４０が、誘電層１２４０にマイクロレンズのアレイ１２４２を形成するために、フォトレジスト材料および誘電材料の相対エッチレートに応じてマイクロレンズのアレイ１２５２の厚さ分布を誘電層１２４０に線形または非線形に転写するようにエッチングされることが可能であることを示す。エッチングは、たとえば、ウェットエッチング、イオンミリング、プラズマベースの反応性イオンエッチング、またはそれらの任意の組合せを含むことが可能である。ウェットエッチングは、ある範囲の温度および濃度で酸、塩基、および溶媒の組合せを使用する化学エッチングを含むことが可能である。イオンミリングは、気体原子を電離するのに十分なエネルギーを用いて気体原子に衝撃を与えるように電子が加速され得るように極端に低い圧力でおよび高い加速電位を使用して、パターン化されたフォトレジスト層および下に横たわる誘電層の一部を物理的除去することを含むことが可能である。プラズマベースの反応性イオンエッチング（ＲＩＥ）は、パターン化されたフォトレジスト層および基板の一部を除去するために、低圧力における化学反応性プラズマおよび電磁場を使用することが可能である。これらのエッチング技術のいずれかにおいては、フォトレジスト材料のエッチレートは、パターン化されたフォトレジスト層の厚さ分布を基板へ転写するために、誘電材料のエッチレートと同様または同等であることが可能である。たとえば、パターン化されたフォトレジスト層１２５０のエッチレートは、誘電層１２４０のエッチレートの約０．２から約５倍の間、誘電層１２４０のエッチレートの約０．３から約３倍の間、誘電層１２４０のエッチレートの約０．５から約２倍の間、誘電層１２４０のエッチレートの約０．７から約１．５倍の間、基板のエッチレートの約０．８から約１．２倍の間等であることが可能である。
誘電層１２４０におけるマイクロレンズのアレイ１２４２は、マイクロＬＥＤのアレイ１２２０のピッチとは異なるピッチを有することが可能である。図１２Ｄにおいて示される例においては、誘電層１２４０におけるマイクロレンズのアレイ１２４２は、マイクロＬＥＤのアレイ１２２０のピッチよりも低いピッチを有することが可能であり、したがって、対応するマイクロレンズ１２４２を通過後のマイクロＬＥＤ１２２０からの光の主光線は、異なる方向であることが可能であり、図９において示されているように収束することが可能である。
図１３Ａ～図１３Ｄは、特定の実施形態によるマイクロＬＥＤアレイからの光抽出のためのマイクロレンズのアレイを製作する方法の例を示す。図１３Ａは、基板１３１０と、マイクロＬＥＤのアレイ１３２０と、隣り合ったマイクロＬＥＤ１３２０間の絶縁体および／または導体１３３０とを含む、マイクロＬＥＤアレイデバイスの例を示す。マイクロＬＥＤのアレイ１３２０ならびに絶縁体および／または導体１３３０の表面は、たとえば、ＣＭＰ、選択エッチング等によって平坦化されることが可能である。誘電層１３４０（たとえば、二酸化シリコン層または窒化シリコン層）は、たとえば、ＰＥＣＶＤ、ＡＬＤ等によって、マイクロＬＥＤのアレイ１３２０の平坦化された表面上に堆積されることが可能である。
フォトレジスト層１３５０は、たとえば、スピンコーティング、スプレーコーティング、物理気相成長、化学気相成長、原子層堆積等によって誘電層１３４０上に堆積されることが可能である。フォトレジスト層１３５０は、上述されているようなポジ型またはネガ型フォトレジスト材料を含むことが可能である。たとえば、フォトレジスト層１３５０は、ポジ型フォトレジスト材料を含むことが可能であり、フォトレジスト材料の光に曝露された部分は、フォトレジスト現像液に溶解可能となることが可能であり、フォトレジスト材料の曝露されていない部分は、フォトレジスト現像液に溶解不能なままであることが可能である。フォトレジスト層１３５０におけるフォトレジスト材料は、下に横たわる誘電層１３４０をエッチングするのと同じエッチングプロセスによってエッチングされることが可能である。フォトレジスト層１３５０におけるフォトレジスト材料は、同じエッチングプロセスを使用して、誘電層１３４０（たとえば、ＳｉＯ２またはＳｉ３Ｎ４）のエッチレートと同様または同等のエッチレートを有することが可能であり、それにより、フォトレジスト層１３５０におけるフォトレジスト材料の厚さ分布が、エッチングプロセスによって誘電層１３４０に転写されることが可能である。
フォトマスク１３６０は、フォトレジスト層１３５０をＵＶ光などの曝露光１３７０に曝露するのに使用されることが可能である。フォトマスク１３６０は、フォトマスク１３６０の特定の領域が、曝露光１３７０に対して透明であることが可能であって、曝露光１３７０を通過させることが可能であり、他の領域が、曝露光１３７０に対して不透明であることが可能であり、したがって曝露光１３７０がフォトレジスト層１３５０の下に横たわる部分に到達するのを妨げることが可能である、バイナリ光透過率パターンを有することが可能である。バイナリ光透過率パターンは、バイナリ格子の光透過率と同様の光透過率分布を有することが可能であり、マイクロＬＥＤのアレイ１３２０のピッチよりも小さい格子周期またはピッチを特徴とすることが可能である。曝露光１３７０は、均一な強度を有することが可能である。したがって、曝露後、フォトレジスト層１３５０の曝露された部分１３５２は、化学構造を変化させる（たとえば、より小さい分子へと分解する）ことが可能であり、したがって、フォトレジスト現像液に対してより溶解可能になることが可能であり、フォトレジスト層１３５０の曝露されていない部分１３５４は、フォトレジスト現像液に対して溶解不能なままであることが可能である。
図１３Ｂは、図１３Ａにおいて示されている写真露光およびフォトレジスト現像プロセス後、フォトレジスト材料のパターンがフォトレジスト層１３５０において形成されることが可能であることを示す。フォトレジスト層１３５０の曝露された部分１３５２は、フォトレジスト現像プロセスの間に除去されることが可能であり、フォトレジスト層１３５０の残りの部分１３５４は格子構造を形成することが可能である。フォトマスク１３６０の透過率分布のピッチは、マイクロＬＥＤのアレイ１３２０のピッチとは異なるので、フォトレジスト層１３５０の残りの部分１３５４によって形成される格子構造は、マイクロＬＥＤのアレイ１３２０のピッチとは異なるピッチを有することが可能である。
図１３Ｃは、フォトレジスト層１３５０の残りの部分１３５４が熱リフロープロセスを受けることが可能であることを示す。たとえば、フォトレジスト層１３５０の残りの部分１３５４は、フォトレジストが液化させられ得るように、フォトレジスト層１３５０の融点をわずかに超える温度へマイクロＬＥＤのアレイ１３２０の上または下から加熱されることが可能である。溶融したフォトレジスト材料は、リフローし、液体フォトレジスト材料の表面張力によって支配される平衡状態に到達することが可能である。平衡状態は、誘電層１３４０の表面に対するフォトレジスト材料の接触角に依存する、特定のフォトレジスト体積に対する球面キャップであることが可能である。平衡状態に到達した後、フォトレジスト材料は、フォトレジスト層１３５０においてマイクロレンズのアレイ１３５６を形成するように冷えて固まることが許可されることが可能である。マイクロレンズのアレイ１３５６は、マイクロＬＥＤのアレイ１３２０から光を抽出するためのマイクロレンズとして使用されることが可能であり、または下に横たわる誘電層１３４０をエッチングするためのマスク層として使用されることが可能である。
図１３Ｄは、マイクロレンズのアレイ１３５６を有するフォトレジスト層１３５０および下に横たわる誘電層１３４０が、誘電層１３４０にマイクロレンズのアレイ１３４２を形成するために、フォトレジスト材料および誘電材料の相対エッチレートに応じてマイクロレンズのアレイ１３５６の厚さ分布を誘電層１３４０に線形または非線形に転写するように、任意選択でエッチングされることが可能であることを示す。図１２Ｄに関連して上述されているように、エッチングは、たとえば、ウェットエッチング、イオンミリング、プラズマベースの反応性イオンエッチング、またはそれらの任意の組合せを含むことが可能である。これらのエッチング技術のいずれかにおいては、フォトレジスト材料のエッチレートは、パターン化されたフォトレジスト層の厚さ分布を基板へ転写するために、誘電材料のエッチレートと同様または同等であることが可能である。たとえば、パターン化されたフォトレジスト層１３５０のエッチレートは、誘電層１３４０のエッチレートの約０．２から約５倍の間、誘電層１３４０のエッチレートの約０．３から約３倍の間、誘電層１３４０のエッチレートの約０．５から約２倍の間、誘電層１３４０のエッチレートの約０．７から約１．５倍の間、誘電層１３４０のエッチレートの約０．８から約１．２倍の間等であることが可能である。
誘電層１３４０におけるマイクロレンズのアレイ１３４２は、マイクロＬＥＤのアレイ１３２０のピッチとは異なるピッチを有することが可能である。図１３Ｄにおいて示される例においては、誘電層１３４０におけるマイクロレンズのアレイ１３４２は、マイクロＬＥＤのアレイ１３２０のピッチよりも低いピッチを有することが可能であり、したがって、対応するマイクロレンズ１３４２を通過後のマイクロＬＥＤ１３２０からの光の主光線は、異なる方向であることが可能であり、図９において示されているように収束することが可能である。
図１４は、特定の実施形態による熱リフロープロセスを使用したマイクロＬＥＤアレイからの光抽出のためのマイクロレンズのアレイを製作する方法の例を示すフローチャート１４００である。フローチャート１４００に記述されている動作は、例示するためのものに過ぎず、限定することを意図されているものではない。さまざまな実施態様においては、追加の動作を加えるまたはいくつかの動作を省略するようにフローチャート１４００に修正がなされてもよい。フローチャート１４００に記述されている動作は、たとえば、パターニングシステム、析出装置、エッチングシステム、またはそれらの任意の組合せを含む１つまたは複数の半導体製作システムによって実行されることが可能である。
ブロック１４１０において、マイクロＬＥＤアレイは、たとえば、図５Ａ、５Ｂ、７Ａおよび図７Ｂに関連して上述されているように製作されることが可能である。ＧａＮ層、ＩｎＧａＮ層、ＡＩＧａｎ層、またはＡｌＩｎＧａＰ層などの複数の層を含み、マイクロＬＥＤアレイ内の各マイクロＬＥＤは、ＧａＮ、ＧａＡｓ、もしくはＧａＰ基板など、特定の結晶格子配向（たとえば、極性、非極性、もしくは半極性の配向）を有する基板、または、サファイア、炭化ケイ素、シリコン、酸化亜鉛、窒化ホウ素、アルミン酸リチウム、ニオブ酸リチウム、ゲルマニウム、窒化アルミニウム、リチウムガレート、部分的に置換されたスピネル、もしくは、ベータＬｉＡｌＯ２構造を共有する第４正方酸化物を含むがそれらに限定されない基板上にエピタキシャル成長されるヘテロ構造（たとえば、ＭＱＷ）を含むことが可能である。基板は、特定の方向に切断されて、特定の面を成長表面として露出させることが可能である。それぞれのマイクロＬＥＤは、任意の所望の形状のメサ構造、ならびに上述されているようなメサ構造を囲むパッシベーション層（たとえば、ＳｉＯ２層および／または金属層）を含むことが可能である。隣り合ったマイクロＬＥＤは、たとえば、絶縁材料、またはパッシベーション層、樹脂等などの何らかの誘電材料を含むまたは金属によって隔離されることが可能である。それぞれのマイクロＬＥＤの直線寸法は、数ミクロン（たとえば、約１～５μｍなど、約１０μｍ未満）または数十ミクロンであることが可能である。マイクロレンズアレイは、誘電材料層によって封じ込められることも可能である。
適宜、ブロック１４２０において、カプセル化層の表面、基板、またはマイクロＬＥＤアレイによって放出された光の抽出が可能である別の表面など、マイクロＬＥＤアレイの露出されている表面は、たとえば、平らで滑らかな表面を実現するために、ＣＭＰ、選択エッチング、または他のプロセスによって平坦化されることが可能である。
適宜、ブロック１４３０において。ＳｉＯ２またはＳｉＮｘ層などの誘電層は、たとえば、ＰＥＣＶＤ、ＡＬＤ等によってマイクロＬＥＤアレイの平坦化された表面上に堆積されることが可能である。誘電層の厚さは、製作されるマイクロレンズアレイの所望の厚さよりも高くすることが可能である。
ブロック１４４０において、パターン化されたポリマー層は、誘電層上に形成することが可能である。パターン化されたポリマー層におけるパターンのピッチは、パターン化されたポリマー層内のそれぞれの中心から外れたポリマー領域の中心が、マイクロレンズアレイ内の対応するマイクロＬＥＤの中心と位置合わせされることができないように、マイクロＬＥＤアレイのピッチとはわずかに異なることが可能である。ポリマーのエッチレートは、パターン化されたポリマー層下で誘電層のエッチレートと同様または同等であることも可能である。いくつかの実施形態においては、ポリマー層は、ポジ型またはネガ型フォトレジストを含むことが可能であり、パターン化されたポリマー（たとえば、フォトレジスト）層内のパターンは、たとえば、図１３Ａに関連して上述されているように、バイナリマスクおよび曝露光（たとえば、ＵＶ光）を用いるフォトリソグラフィプロセスによって形成されることが可能である。いくつかの実施形態においては、パターン化されたポリマー層内のパターンは、特定の体積のポリマーが隣り合った位置どうしの間に特定の距離を有する位置の１次元または２次元アレイの位置ごとに堆積させられることが可能である印刷プロセスによって形成されることが可能である。
ブロック１４５０において、パターン化されたポリマー層は、ポリマー材料にマイクロレンズアレイを形成するようにリフロープロセスを受けることが可能である。たとえば、パターン化されたポリマー層は、ポリマー材料が液化させられ得るおよび流れるように許可され得るように、ターン化されたポリマー層の融点をわずかに超える温度へマイクロＬＥＤアレイの上または下から加熱されることが可能である。溶融したポリマー材料は、リフローし、液体ポリマー材料の表面張力により平衡状態に到達することが可能である。平衡状態は誘電層の表面に対するポリマー材料の接触角に依存した特定のポリマー体積用の球面キャップであり得る。平衡状態に到達した後、ポリマー材料は、ポリマー材料を含むマイクロレンズのアレイを形成するように冷えて固まることが許可されることが可能である。ポリマー材料によって形成されたマイクロレンズのアレイは、マイクロＬＥＤアレイから光を抽出するためのマイクロレンズアレイとして使用されることが可能であり、または下に横たわる誘電層をエッチングするためのマスク層として使用されることが可能である。
適宜、ブロック１４６０において、ポリマー材料におけるマイクロレンズアレイおよび下に横たわる誘電層は、マイクロレンズアレイを誘電層へ転写するようにエッチングされることが可能である。エッチングは、たとえば、イオンミリング、プラズマベースの反応性イオンエッチング（たとえば、ＲＩＥ）、または別のドライエッチングプロセスを含むことが可能である。ポリマー材料のエッチレートは、パターン化されたポリマー層の厚さ分布を基板へより線形に転写するために、誘電材料のエッチレートと同様または同等であることが可能である。たとえば、パターン化されたポリマー層のエッチレートは、誘電層のエッチレートの約０．２から約５倍の間、誘電層のエッチレートの約０．３から約３倍の間、誘電層のエッチレートの約０．５から約２倍の間、誘電層のエッチレートの約０．７から約１．５倍の間、誘電層のエッチレートの約０．８から約１．２倍の間等であることが可能である。
適宜、ブロック１４７０において、反射防止層は、誘電層におけるマイクロレンズアレイ上にコーティングされることが可能である。反射防止層は、１つまたは複数の誘電層の異なる界面における反射が反射を低減するように破壊的に干渉することが可能であるように、特定の屈折率および／または厚さを有する１つまたは複数の誘電層（たとえば、薄膜）を含むことが可能である。たとえば、誘電層は、五酸化タンタル（Ｔａ２Ｏ５）および酸化アルミニウム（Ａｌ２Ｏ３）を交互の薄層で含むことが可能である。１つまたは複数の誘電層は、たとえば、蒸着、イオンアシスト析出、プラズマスパッタリング、イオンビームスパッタリング、ＡＬＤ等によってマイクロレンズアレイの表面上に堆積されることが可能である。
上述されているＬＥＤおよびマイクロレンズの１次元または２次元アレイは、ウェハ上に製造されて光源（たとえば、光源６４２）を形成することが可能である。ドライバ回路（たとえば、ドライバ回路６４４）は、ＣＭＯＳプロセスを使用して、たとえばシリコンウェハ上に製作されることが可能である。ウェハ上のＬＥＤおよびドライバ回路は、ダイシングされ、次に一緒に接合されることが可能であり、またはウェハレベルで接合され、次にダイシングされることが可能である。接着接合、金属対金属接合、金属酸化物接合、ウェハ対ウェハ接合、ダイ対ウェハ接合、ハイブリッド接合等など、さまざまな接合技術を、ＬＥＤおよびドライバ回路を接合するのに使用することができる。
図１５Ａは、特定の実施形態による、ＬＥＤのアレイに対するダイ対ウェハ接合の方法の例を示す。図１５Ａにおいて示される例においては、ＬＥＤアレイ１５０１は、キャリア基板１５０５上の複数のＬＥＤ１５０７を含むことが可能である。キャリア基板１５０５は、ＧａＡｓ、ＩｎＰ、ＧａＮ、ＡｌＮ、サファイア、ＳｉＣ、Ｓｉ等など、さまざまな材料を含むことが可能である。ＬＥＤ１５０７は、接合を実行する前に、たとえば、さまざまなエピタキシャル層を成長させること、メサ構造を形成すること、および電気接点または電極を形成することによって、製作されることが可能である。エピタキシャル層は、ＧａＮ、ＩｎＧａＮ、（ＡｌＧａＩｎ）Ｐ、（ＡｌＧａＩｎ）ＡｓＰ、（ＡｌＧａＩｎ）ＡｓＮ、（ＡｌＧａＩｎ）Ｐａｓ、（Ｅｕ：ＩｎＧａ）Ｎ、（ＡｌＧａＩｎ）Ｎ等など、さまざまな材料を含むことが可能であり、ｎ型層、ｐ型層、および１つもしくは複数の量子井戸またはＭＱＷなど、１つまたは複数のヘテロ構造を含む活性層を含むことが可能である。電気接点は、金属または合金など、さまざまな導電性材料を含むことが可能である。
ウェハ１５０３は、受動または能動集積回路（たとえば、ドライバ回路１５１１）が上に製作されている、ベース層１５０９を含むことが可能である。ベース層１５０９は、たとえば、シリコンウェハを含むことが可能である。ドライバ回路１５１１は、ＬＥＤ１５０７の動作を制御するのに使用されることが可能である。たとえば、それぞれのＬＥＤ１５０７に対するドライバ回路は、２つのトランジスタと１つのコンデンサとを有する２Ｔ１Ｃピクセル構造を含むことが可能である。ウェハ１５０３は接合層１５１３を含むことも可能である。接合層１５１３は、金属、酸化物、誘電体、ＣｕＳｎ、ＡｕＴｉ等などのさまざまな材料を含むことが可能である。いくつかの実施形態においては、パターン化された層１５１５は、接合層１５１３の表面上に形成されることが可能であり、パターン化された層１５１５は、Ｃｕ、Ａｇ、Ａｕ、Ａｌ等など、導電性材料で作られた金属グリッドを含むことが可能である。
ＬＥＤアレイ１５０１は、接合層１５１３またはパターン化された層１５１５を介してウェハ１５０３に接合されることが可能である。たとえば、パターン化された層１５１５は、ＬＥＤアレイ１５０１のＬＥＤ１５０７をウェハ１５０３上の対応するドライバ回路１５１１と位置合わせするのに使用されることが可能である、ＣｕＳｎ、ＡｕＳｎ、もしくはナノポーラスＡｕなど、さまざまな材料で作られた金属パッドまたはバンプを含むことが可能である。１つの例において、ＬＥＤ１５０７がドライバ回路１５１１に対応するそれぞれの金属パッドまたはバンプと接触するまで、ＬＥＤアレイ１５０１をウェハ１５０３へ近づけることが可能である。ＬＥＤ１５０７のうちのいくつかまたはすべては、ドライバ回路１５１１と位置合わせされることが可能であり、次いで金属対金属接合などのさまざまな接合技術によって、パターン化された層１５１５を介してウェハ１５０３に接合されることが可能である。ＬＥＤ１５０７がウェハ１５０３に接合された後、キャリア基板１５０５は、ＬＥＤ１５０７から除去されることが可能である。
図１５Ｂは、特定の実施形態による、ＬＥＤのアレイに対するウェハ対ウェハ接合の方法の例を示す。図１５Ｂにおいて示されているように、第１のウェハ１５０２は、基板１５０４、第１の半導体層１５０６、活性層１５０８、および第２の半導体層１５１０を含むことが可能である。基板１５０４は、ＧａＡｓ、ＩｎＰ、ＧａＮ、ＡｌＮ、サファイア、ＳｉＣ、Ｓｉ等など、さまざまな材料を含むことが可能である。第１の半導体層１５０６、活性層１５０８、および第２の半導体層１５１０は、ＧａＮ、ＩｎＧａＮ、（ＡｌＧａＩｎ）Ｐ、（ＡｌＧａＩｎ）ＡｓＰ、（ＡｌＧａＩｎ）ＡｓＮ、（ＡｌＧａＩｎ）Ｐａｓ、（Ｅｕ：ＩｎＧａ）Ｎ、（ＡｌＧａＩｎ）Ｎ等など、さまざまな半導体材料を含むことが可能である。いくつかの実施形態においては、第１の半導体層１５０６はｎ型層であることが可能であり、第２の半導体層１５１０はｐ型層であることが可能である。たとえば、第１の半導体層１５０６は、ｎドープされたＧａＮ層（たとえば、ＳｉまたはＧｅでドープされる）であることが可能であり、第２の半導体層１５１０は、ｐドープされたＧａＮ層（たとえば、Ｍｇ、Ｃａ、Ｚｎ、またはＢｅでドープされる）であることが可能である。活性層１５０８は、たとえば、１つもしくは複数の量子井戸またはＭＱＷなど、１つまたは複数のヘテロ構造を形成することが可能である、１つまたは複数のＧａＮ層、１つまたは複数のＩｎＧａＮ層、１つまたは複数のＡｌＩｎＧａＰ層等を含むことが可能である。
いくつかの実施形態においては、第１のウェハ１５０２は接合層も含むことが可能である。接合層１５１２は、金属、酸化物、誘電体、ＣｕＳｎ、ＡｕＴｉ等などのさまざまな材料を含むことが可能である。１つの例においては、接合層１５１２はｐ接点および／またはｎ接点（図示せず）を含むことが可能である。いくつかの実施形態においては、基板１５０４と第１の半導体層１５０６との間におけるバッファ層など、その他の層が第１のウェハ１５０２上に含まれることも可能である。バッファ層は、多結晶ＧａＮまたはＡｌＮなど、さまざまな材料を含むことが可能である。いくつかの実施形態においては、第２の半導体層１５１０と接合層１５１２との間に接触層があることが可能である。接触層は、第２の半導体層１５１０および／または第１の半導体層１５０６に電気接触を提供するための任意の適切な材料を含むことが可能である。
第１のウェハ１５０２は、接合層１５１３および／または接合層１５１２を介して、上述されているようなドライバ回路１５１１および接合層１５１３を含む、ウェハ１５０３に接合されることが可能である。接合層１５１２および接合層１５１３は、同じ材料または異なる材料で作られることが可能である。接合層１５１３および接合層１５１２は、実質的に平らであることが可能である。第１のウェハ１５０２は、金属対金属接合、共晶接合、金属酸化物接合、陽極接合、熱圧縮接合、紫外線（ＵＶ）接合、および／または融着接合など、さまざまな方法によってウェハ１５０３に接合されることが可能である。
図１５Ｂにおいて示されているように、第１のウェハ１５０２は、第１のウェハ１５０２のｐ側（たとえば、第２の半導体層１５１０）が下へ（すなわち、ウェハ１５０３の方へ）向いている状態でウェハ１５０３に接合されることが可能である。接合後、基板１５０４は、第１のウェハ１５０２から除去されることが可能であり、次いで、第１のウェハ１５０２は、ｎ側から処理されることが可能である。処理は、たとえば、個々のＬＥＤのための特定のメサ形状の形成、および個々のＬＥＤに対応する光学部品の形成を含むことが可能である。
図１６Ａ～図１６Ｄは、特定の実施形態による、ＬＥＤのアレイに対するハイブリッド接合の方法の例を示す。ハイブリッド接合は、普通、ウェハ洗浄および活性化、１つのウェハの接点と別のウェハの接点との高精度位置合わせ、室温でのウェハの表面における誘電材料の誘電接合、および高温でのアニーリングによる接点の金属接合を含むことが可能である。図１６Ａは、受動または能動回路１６２０が上に製造されている基板１６１０を示す。図１５Ａ～図１５Ｂに関連して上述されているように、基板１６１０は、たとえばシリコンウェハを含むことが可能である。回路１６２０は、ＬＥＤのアレイに対するドライバ回路を含むことが可能である。接合層は、電気相互接続１６２２を通して回路１６２０に接続される誘電領域１６４０および接触パッド１６３０を含むことが可能である。接触パッド１６３０は、たとえばＣｕ、Ａｇ、Ａｕ、Ａｌ、Ｗ、Ｍｏ、Ｎｉ、Ｔｉ、Ｐｔ、Ｐｄ等を含むことが可能である。誘電領域１６４０における誘電材料は、ＳｉＣＮ、ＳｉＯ２、ＳｉＮ、Ａｌ２Ｏ２、ＨｆＯ２、ＺｒＯ２、Ｔａ２Ｏ５等を含むことが可能である。接合層は、たとえば、化学機械研磨を使用して、平坦化され研磨されることが可能であり、平坦化および研磨は、接触パッドにおけるディッシング（ボウル状の外形）をもたらすことが可能である。接合層の表面は、たとえば、イオン（たとえば、プラズマ）または高速原子（たとえば、Ａｒ）ビーム１６０５によって洗浄され活性化されることが可能である。活性化された表面は、原子的に清浄であることが可能であり、たとえば、室温で接触させられたときのウェハ間の直接接合の形成に対して反応性であることが可能である。
図１６Ｂは、たとえば図７Ａ～図７Ｂに関連して上述されているように、上に製作されたマイクロＬＥＤのアレイ１６７０を含むウェハ１６５０を示す。ウェハ１６５０は、キャリアウェハであることが可能であり、たとえば、ＧａＡｓ、ＩｎＰ、ＧａＮ、ＡｌＮ、サファイア、ＳｉＣ、Ｓｉ等を含むことが可能である。マイクロＬＥＤ１６７０は、ウェハ１６５０上にエピタキシャル成長されるｎ型層、活性領域、およびｐ型層を含むことが可能である。エピタキシャル層は、上述されているさまざまなＩＩＩ－Ｖ半導体材料を含むことが可能であり、実質的に垂直な構造、放物線構造、円錐構造等など、メサ構造をエピタキシャル層にエッチングするため、ｐ型層側から処理されることが可能である。パッシベーション層および／または反射層は、メサ構造の側壁上に形成されることが可能である。ｐ接点１６８０およびｎ接点１６８２は、メサ構造上に堆積される誘電材料層１６６０において形成されることが可能であり、ｐ型層およびｎ型層それぞれと電気的に接触することが可能である。誘電材料層１６６０における誘電材料は、たとえば、ＳｉＣＮ、ＳｉＯ２、ＳｉＮ、Ａｌ２Ｏ３、ＨｆＯ２、ＺｒＯ２、Ｔａ２Ｏ５等を含むことが可能である。ｐ接点１６８０およびｎ接点１６８２は、たとえば、Ｃｕ、Ａｇ、Ａｕ、Ａｌ、Ｗ、Ｍｏ、Ｎｉ、Ｔｉ、Ｐｔ、Ｐｄ等を含むことが可能である。ｐ接点１６８０、ｎ接点１６８２、および誘電材料層１６６０の上部表面は接合層を形成することが可能である。接合層は、たとえば、化学機械研磨を使用して、平坦化され研磨されることが可能であり、研磨は、ｐ接点１６８０およびｎ接点１６８２におけるディッシングをもたらすことが可能である。接合層は、次いで、たとえば、イオン（たとえば、プラズマ）または高速原子（たとえば、Ａｒ）ビーム１６１５によって洗浄され活性化されることが可能である。活性化された表面は、原子的に清浄であり、またたとえば、室温で接触させられたときのウェハ間の直接接合の形成に対して反応性であることが可能である。
図１６Ｃは、接合層において誘電材料を接合するための室温接合プロセスを示す。たとえば、誘電領域１６４０および接触パッド１６３０を含む接合層、ならびにｐ接点１６８０、ｎ接点１６８２、および誘電材料層１６６０を含む接合層が表面活性化された後、ウェハ１６５０およびマイクロＬＥＤ１６７０は、上下反転され、基板１６１０およびその上に形成された回路と接触させられることが可能である。いくつかの実施形態においては、圧縮圧力１６２５は、接合層が互いに押し付けられるように、基板１６１０およびウェハ１６５０に印加されることが可能である。表面活性化および接点におけるディッシングにより、誘電領域１６４０および誘電材料層１６６０は、表面引力のために直接接触することが可能であり、表面原子がダングリングボンドを有することがあり、活性化後に不安定なエネルギー状態にあり得るために、それらの間で反応し化学接合を形成することが可能である。したがって、誘電領域１６４０および誘電材料層１６６０における誘電材料は、熱処理または圧力ありで、もしくはなしで一緒に接合されることが可能である。
図１６Ｄは、接合層における誘電材料の接合後、接合層における接点を接合するためのアニーリングプロセスを示す。たとえば、接触パッド１６３０およびｐ接点１６８０またはｎ接点１６８２は、たとえば、約２００～４００℃以上でのアニーリングによって、一緒に接合されることが可能である。アニーリングプロセスの間、熱１６３５は、接触を誘電材料よりも拡大させることが可能であり（異なる熱膨張係数による）、したがって、接触パッド１６３０およびｐ接点１６８０またはｎ接点１６８２が接触することが可能であり、また活性化された表面で直接金属接合を形成することが可能であるように、接点間のディッシングギャップを閉じることが可能である。
２つの接合されたウェハが異なる熱膨張係数（ＣＴＥ）を有する材料を含む、いくつかの実施形態においては、室温で接合された誘電材料は、異なる熱膨張によって引き起こされる接触パッドの位置合わせ不良を低減または防止するのに役立つことが可能である。いくつかの実施形態においては、アニーリング中の高温における接触パッドの位置合わせ不良をさらに低減または回避するため、トレンチは、マイクロＬＥＤの間に、マイクロＬＥＤのグループの間に、基板の一部またはすべてを通して等、接合前に形成されることが可能である。
マイクロＬＥＤがドライバ回路に接合された後、マイクロＬＥＤがその上に製作される基板は、薄くされるかまたは除去されることが可能であり、さまざまな二次光学部品は、たとえば、マイクロＬＥＤの活性領域から放出される光を抽出し、コリメートし、向け直すため、マイクロＬＥＤの発光表面上に製作されることが可能である。１つの例では、マイクロレンズはマイクロＬＥＤ上に形成されることが可能であり、それぞれのマイクロレンズは、それぞれのマイクロＬＥＤに対応することが可能であり、光抽出効率を改善し、マイクロＬＥＤによって放出される光をコリメートするのに役立つことが可能である。いくつかの実施形態においては、二次光学部品は、マイクロＬＥＤの基板またはｎ型層内に製作されることが可能である。いくつかの実施形態においては、二次光学部品は、マイクロＬＥＤのｎ型側に堆積される誘電層内に製作されることが可能である。二次光学部品の例は、レンズ、格子、反射防止（ＡＲ）コーティング、プリズム、フォトニック結晶等を含むことが可能である。
図１７は、特定の実施形態による二次光学部品が上に製作されているＬＥＤアレイ１７００の例を示す。ＬＥＤアレイ１７００は、たとえば、図１５Ａ～図１６Ｄに関連して上述されている任意の適切な接合技術を使用して、ＬＥＤチップまたはウェハを、上に製作された電気回路を含むシリコンウェハと接合することによって作られることが可能である。図１７において示される例においては、ＬＥＤアレイ１７００は、図１６Ａ～図１６Ｄに関連して上述されているようなウェハ対ウェハハイブリッド接合技術を使用して接合されることが可能である。ＬＥＤアレイ１７００は、たとえばシリコンウェハであることができる、基板１７１０を含むことができる。ＬＥＤドライバ回路などの集積回路１７２０は、基板１７１０上に製作されることが可能である。集積回路１７２０は、相互接続１７２２および接触パッド１７３０を通してマイクロＬＥＤ１７７０のｐ接点１７７４およびｎ接点１７７２に接続されることが可能であり、接触パッド１７３０は、ｐ接点１７７４およびｎ接点１７７２と金属接合を形成することが可能である。基板１７１０上の誘電層１７４０は、融着接合を通して誘電層１７６０に接合されることが可能である。
ＬＥＤチップまたはウェハの基板（図示せず）は、薄くされることが可能であり、またはマイクロＬＥＤ１７７０のｎ型層１７５０を露出させるように除去されることが可能である。球面マイクロレンズ１７８２、格子１７８４、マイクロレンズ１７８６、反射防止層１７８８等などのさまざまな二次光学部品は、ｎ型層１７５０の上部の中または上に形成されることが可能である。たとえば、球面マイクロレンズアレイは、曝露光に対する線形応答を有するグレースケールマスクおよびフォトレジストを使用して、またはパターン化されたフォトレジスト層の熱リフローによって形成されるエッチマスクを使用して、マイクロＬＥＤ１７７０の半導体材料にエッチングされることが可能である。二次光学部品は、類似のフォトリソグラフィ技術またはその他の技術を使用して、ｎ型層１７５０上に堆積される誘電層にエッチングされることも可能である。たとえば、マイクロレンズアレイは、バイナリマスクを使用してパターン化されるポリマー層の熱リフローを通して、ポリマー層に形成されることが可能である。ポリマー層におけるマイクロレンズアレイは、二次光学部品として使用されることが可能であり、またはマイクロレンズアレイの外形を誘電層または半導体層へ転写するためのエッチマスクとして使用されることが可能である。誘電層は、たとえば、ＳｉＣＮ、ＳｉＯ２、ＳｉＮ、Ａｌ２Ｏ３、ＨｆＯ２、ＺｒＯ２、Ｔａ２Ｏ５等を含むことが可能である。いくつかの実施形態においては、マイクロＬＥＤ１７７０は、マイクロレンズおよび反射防止コーティング、半導体材料にエッチングされるマイクロレンズおよび誘電材料層にエッチングされるマイクロレンズ、マイクロレンズおよび格子、球面レンズおよび非球面レンズ等など、複数の対応する二次光学部品を有することが可能である。マイクロＬＥＤ１７７０上に形成することができる二次光学部品のいくつかの例を示すため、３つの異なる二次光学部品が図１７に示されるが、これは異なる二次光学部品がすべてのＬＥＤアレイに同時に使用されることを必ずしも示唆するものではない。
図１８は、本明細書において開示されている例のうちのいくつかを実施するための例示的なニアアイディスプレイ（たとえば、ＨＭＤデバイス）の例示的な電子システム１８００の簡略化されたブロック図である。電子システム１８００は、上述されているＨＭＤデバイスまたはその他のニアアイディスプレイの電子システムとして使用されることが可能である。この例においては、電子システム１８００は、１つまたは複数のプロセッサ１８１０と、メモリ１８２０とを含むことが可能である。プロセッサ１８１０は、複数のコンポーネントにおいてオペレーションを実行するための命令を実行するように構成されることが可能であり、たとえば、ポータブル電子デバイス内での実施に適した汎用プロセッサまたはマイクロプロセッサであることが可能である。プロセッサ１８１０は、電子システム１８００内の複数のコンポーネントと通信可能に結合されることが可能である。この通信可能な結合を実現するために、プロセッサ１８１０は、バス１８４０を介してその他の示されているコンポーネントと通信することが可能である。バス１８４０は、電子システム１８００内でデータを転送するように適合されている任意のサブシステムであることが可能である。バス１８４０は、データを転送するための複数のコンピュータバスおよび追加の回路を含むことが可能である。
メモリ１８２０は、プロセッサ１８１０に結合されることが可能である。いくつかの実施形態においては、メモリ１８２０は、短期および長期の両方の格納を提供することが可能であり、いくつかのユニットへと分割されることが可能である。メモリ１８２０は、スタティックランダムアクセスメモリ（ＳＲＡＭ）および／もしくはダイナミックランダムアクセスメモリ（ＤＲＡＭ）など、揮発性であること、ならびに／または読み取り専用メモリ（ＲＯＭ）、フラッシュメモリ等など、不揮発性であることが可能である。さらにメモリ１８２０は、セキュアデジタル（ＳＤ）カードなど、取り外し可能なストレージデバイスを含むことが可能である。メモリ１８２０は、電子システム１８００に関するコンピュータ可読命令、データ構造、プログラムモジュール、およびその他のデータの格納を提供することが可能である。いくつかの実施形態においては、メモリ１８２０は、別々のハードウェアモジュールへと分散されることが可能である。命令のセットおよび／またはコードが、メモリ１８２０上に格納されることが可能である。命令は、電子システム１８００によって実行可能であり得る実行可能コードの形態を取ることが可能であり、ならびに／またはソースおよび／もしくはインストール可能コードの形態を取ることが可能であり、これは、（たとえば、さまざまな一般的に利用可能なコンパイラ、インストレーションプログラム、圧縮／解凍ユーティリティーなどのいずれかを使用した）電子システム１８００上でのコンパイルおよび／またはインストール時に、実行可能コードの形態を取ることが可能である。
いくつかの実施形態においては、メモリ１８２０は、複数のアプリケーションモジュール１８２２～１８２４を格納することが可能であり、これらは、任意の数のアプリケーションを含むことが可能である。アプリケーションの例は、ゲーミングアプリケーション、会議アプリケーション、ビデオ再生アプリケーション、またはその他の適切なアプリケーションを含むことが可能である。アプリケーションは、奥行き感知機能またはアイトラッキング機能を含むことが可能である。アプリケーションモジュール１８２２～１８２４は、プロセッサ１８１０によって実行されることになる特定の命令を含むことが可能である。いくつかの実施形態においては、アプリケーションモジュール１８２２～１８２４のうちの特定のアプリケーションまたは部分は、その他のハードウェアモジュール１８８０によって実行可能であり得る。特定の実施形態においては、メモリ１８２０は、セキュアなメモリを追加で含むことが可能であり、これは、セキュアな情報に対するコピーまたはその他の不正アクセスを防止するための追加のセキュリティー制御を含むことが可能である。
いくつかの実施形態においては、メモリ１８２０は、その中にロードされているオペレーティングシステム１８２５を含むことが可能である。オペレーティングシステム１８２５は、アプリケーションモジュール１８２２～１８２４によって提供される命令の実行を開始するように、ならびに／またはその他のハードウェアモジュール１８８０と、１つまたは複数のワイヤレストランシーバを含むことが可能であるワイヤレス通信サブシステム１８３０とのインターフェースとを管理するように動作可能であり得る。オペレーティングシステム１８２５は、スレッド化、リソース管理、データストレージ制御、およびその他の同様の機能性を含めて、電子システム１８００のコンポーネントどうしにわたるその他のオペレーションを実行するように適合されることが可能である。
ワイヤレス通信サブシステム１８３０は、たとえば、赤外線通信デバイス、ワイヤレス通信デバイスおよび／もしくはチップセット（Ｂｌｕｅｔｏｏｔｈ（登録商標）デバイス、ＩＥＥＥ８０２．１１デバイス、Ｗｉ－Ｆｉデバイス、ＷｉＭＡＸデバイス、セルラー通信設備等など）、ならびに／または同様の通信インターフェースを含むことが可能である。電子システム１８００は、ワイヤレス通信のための１つまたは複数のアンテナ１８３４を、ワイヤレス通信サブシステム１８３０の一部として、またはシステムのいずれかの部分に結合されている別個のコンポーネントとして含むことが可能である。所望の機能性に応じて、ワイヤレス通信サブシステム１８３０は、ベーストランシーバステーションならびにその他のワイヤレスデバイスおよびアクセスポイントと通信するための別個のトランシーバを含むことが可能であり、その通信は、ワイヤレスワイドエリアネットワーク（ＷＷＡＮ）、ワイヤレスローカルエリアネットワーク（ＷＬＡＮ）、またはワイヤレスパーソナルエリアネットワーク（ＷＰＡＮ）など、さまざまなデータネットワークおよび／またはネットワークタイプと通信することを含むことが可能である。ＷＷＡＮは、たとえば、ＷｉＭａｘ（ＩＥＥＥ８０２．１６）ネットワークであることが可能である。ＷＬＡＮは、たとえば、ＩＥＥＥ８０２．１１ｘネットワークであることが可能である。ＷＰＡＮは、たとえば、Ｂｌｕｅｔｏｏｔｈネットワーク、ＩＥＥＥ８０２．１５ｘ、またはいくつかのその他のタイプのネットワークであることが可能である。本明細書において記述されている技術は、ＷＷＡＮ、ＷＬＡＮ、および／またはＷＰＡＮの任意の組合せのために使用されることも可能である。ワイヤレス通信サブシステム１８３０は、ネットワーク、その他のコンピュータシステム、および／または、本明細書において記述されているその他の任意のデバイスとの間でデータがやり取りされることを許可することが可能である。ワイヤレス通信サブシステム１８３０は、アンテナ１８３４およびワイヤレスリンク１８３２を使用して、ＨＭＤデバイスの識別子、位置データ、地理的マップ、ヒートマップ、写真、またはビデオなどのデータを送信または受信するための手段を含むことが可能である。ワイヤレス通信サブシステム１８３０、プロセッサ１８１０、およびメモリ１８２０はともに、本明細書において開示されているいくつかの機能を実行するための手段のうちの１つまたは複数の少なくとも一部を含むことが可能である。
電子システム１８００の実施形態は、１つまたは複数のセンサ１８９０を含むことも可能である。センサ１８９０は、たとえば、画像センサ、加速度計、圧力センサ、温度センサ、近接センサ、磁力計、ジャイロスコープ、慣性センサ（たとえば、加速度計とジャイロスコープとを組み合わせるモジュール）、環境光センサ、または、奥行きセンサもしくは位置センサなど、感覚出力を提供するように、および／もしくは感覚入力を受信するように動作可能なその他の任意の同様のモジュールを含むことが可能である。たとえば、いくつかの実施態様においては、センサ１８９０は、１つもしくは複数の慣性測定ユニット（ＩＭＵ）および／または１つもしくは複数の位置センサを含むことが可能である。ＩＭＵは、位置センサのうちの１つまたは複数から受信された測定信号に基づいて、ＨＭＤデバイスの初期位置に対するＨＭＤデバイスの推定位置を示す較正データを生成することが可能である。位置センサは、ＨＭＤデバイスの動きに応答して１つまたは複数の測定信号を生成することが可能である。位置センサの例は、１つもしくは複数の加速度計、１つもしくは複数のジャイロスコープ、１つもしくは複数の磁力計、動きを検知する別の適切なタイプのセンサ、ＩＭＵのエラー訂正のために使用されるタイプのセンサ、またはそれらの任意の組合せを含むことが可能であるが、それらには限定されない。位置センサは、ＩＭＵの外部に、ＩＭＵの内部に、またはそれらの任意の組合せで配置されることが可能である。少なくともいくつかのセンサは、感知のために、構造化された光パターンを使用することが可能である。
電子システム１８００は、ディスプレイモジュール１８６０を含むことが可能である。ディスプレイモジュール１８６０は、ニアアイディスプレイであることが可能であり、画像、ビデオ、およびさまざまな指示などの情報を電子システム１８００からユーザにグラフィカルに提示することが可能である。そのような情報は、１つもしくは複数のアプリケーションモジュール１８２２～１８２４、仮想現実エンジン１８２６、１つもしくは複数のその他のハードウェアモジュール１８８０、それらの組合せ、または、ユーザのためのグラフィカルコンテンツを解像するためのその他の任意の適切な手段（たとえば、オペレーティングシステム１８２５によって）から導出されることが可能である。ディスプレイモジュール１８６０は、ＬＣＤテクノロジー、ＬＥＤテクノロジー（たとえば、ＯＬＥＤ、ＩＬＥＤ、μ－ＬＥＤ、ＡＭＯＬＥＤ、ＴＯＬＥＤなどを含む）、発光ポリマーディスプレイ（ＬＰＤ）テクノロジー、またはその他の何らかのディスプレイテクノロジーを使用することが可能である。
電子システム１８００は、ユーザ入力／出力モジュール１８７０を含むことが可能である。ユーザ入力／出力モジュール１８７０は、ユーザがアクション要求を電子システム１８００へ送信することを可能にすることができる。アクション要求は、特定のアクションを実行するための要求であることが可能である。たとえば、アクション要求は、アプリケーションを開始することもしくは終了すること、またはアプリケーション内で特定のアクションを実行することであることが可能である。ユーザ入力／出力モジュール１８７０は、１つまたは複数の入力デバイスを含むことが可能である。例示的な入力デバイスは、タッチスクリーン、タッチパッド、マイクロフォン、ボタン、ダイヤル、スイッチ、キーボード、マウス、ゲームコントローラ、または、アクション要求を受信して、その受信されたアクション要求を電子システム１８００へ通信するためのその他の任意の適切なデバイスを含むことが可能である。いくつかの実施形態においては、ユーザ入力／出力モジュール１８７０は、電子システム１８００から受信された命令に従って触覚フィードバックをユーザに提供することが可能である。たとえば、触覚フィードバックは、アクション要求が受信されたときに、または実行されたときに提供されることが可能である。
電子システム１８００は、たとえば、ユーザの目の位置を追跡把握する目的で、ユーザの写真またはビデオを撮影するために使用されることが可能であるカメラ１８５０を含むことが可能である。カメラ１８５０は、たとえば、ＶＲ、ＡＲ、またはＭＲアプリケーションのために、環境の写真またはビデオを撮影するために使用されることも可能である。カメラ１８５０は、たとえば、数百万または数千万ピクセルを伴う相補型金属酸化膜半導体（ＣＭＯＳ）画像センサを含むことが可能である。いくつかの実施態様においては、カメラ１８５０は、３Ｄ画像を取り込むために使用されることが可能である２つ以上のカメラを含むことが可能である。
いくつかの実施形態においては、電子システム１８００は、複数のその他のハードウェアモジュール１８８０を含むことが可能である。その他のハードウェアモジュール１８８０のそれぞれは、電子システム１８００内の物理的なモジュールであることが可能である。その他のハードウェアモジュール１８８０のそれぞれは、構造として恒久的に構成されることが可能であるが、その他のハードウェアモジュール１８８０のうちのいくつかは、特定の機能を実行するように一時的に構成されること、または一時的にアクティブ化されることが可能である。その他のハードウェアモジュール１８８０の例は、たとえば、オーディオ出力および／または入力モジュール（たとえば、マイクロフォンまたはスピーカー）、近距離無線通信（ＮＦＣ）モジュール、充電式バッテリー、バッテリー管理システム、有線／ワイヤレスバッテリー充電システムなどを含むことが可能である。いくつかの実施形態においては、その他のハードウェアモジュール１８８０の１つまたは複数の機能は、ソフトウェアで実施されることが可能である。
いくつかの実施形態においては、電子システム１８００のメモリ１８２０は、仮想現実エンジン１８２６を格納することも可能である。仮想現実エンジン１８２６は、電子システム１８００内のアプリケーションを実行すること、およびＨＭＤデバイスの位置情報、加速度情報、速度情報、予測される今後の位置、またはそれらの任意の組合せをさまざまなセンサから受信することが可能である。いくつかの実施形態においては、仮想現実エンジン１８２６によって受信された情報は、ディスプレイモジュール１８６０への信号（たとえば、表示命令）を生成するために使用されることが可能である。たとえば、受信された情報が、ユーザが左を見たことを示している場合には、仮想現実エンジン１８２６は、仮想環境におけるユーザの動きを反映するＨＭＤデバイスのためのコンテンツを生成することが可能である。加えて、仮想現実エンジン１８２６は、ユーザ入力／出力モジュール１８７０から受信されたアクション要求に応答してアプリケーション内でアクションを実行すること、およびフィードバックをユーザに提供することが可能である。提供されるフィードバックは、視覚、可聴、または触覚フィードバックであることが可能である。いくつかの実施態様においては、プロセッサ１８１０は、仮想現実エンジン１８２６を実行することが可能である１つまたは複数のＧＰＵを含むことが可能である。
さまざまな実施態様においては、上述のハードウェアおよびモジュールは、単一のデバイス上に、または有線もしくはワイヤレス接続を使用して互いに通信することが可能である複数のデバイス上に実装されることが可能である。たとえば、いくつかの実施態様においては、ＧＰＵ、仮想現実エンジン１８２６、およびアプリケーション（たとえば、トラッキングアプリケーション）など、いくつかのコンポーネントまたはモジュールは、ヘッドマウントディスプレイデバイスとは別個のコンソール上に実装されることが可能である。いくつかの実施態様においては、１つのコンソールが、複数のＨＭＤに接続されること、または複数のＨＭＤをサポートすることが可能である。
代替構成においては、異なるコンポーネントおよび／または追加のコンポーネントが電子システム１８００に含まれることが可能である。同様に、それらのコンポーネントのうちの１つまたは複数の機能性は、上述されている様式とは異なる様式でそれらのコンポーネントの間において分散されることが可能である。たとえば、いくつかの実施形態においては、電子システム１８００は、ＡＲシステム環境および／またはＭＲ環境など、その他のシステム環境を含むように修正されることが可能である。
上で論じられている方法、システム、およびデバイスは、例である。さまざまな実施形態は、必要に応じて、さまざまな手順またはコンポーネントを省略すること、置換すること、または追加することが可能である。たとえば、代替構成においては、記述されている方法は、記述されているのとは異なる順序で実行されることが可能であり、ならびに／またはさまざまな段階が追加されること、省略されること、および／もしくは組み合わされることが可能である。また、特定の実施形態に関して記述されている特徴どうしは、さまざまなその他の実施形態において組み合わされることが可能である。実施形態の別々の態様および要素は、同様の様式で組み合わされることが可能である。また、テクノロジーは進化しており、したがって、要素のうちの多くは例であり、それらの例は、本開示の範囲をそれらの特定の例に限定するものではない。
実施形態の徹底的な理解を提供するために、記述においては具体的な詳細が与えられている。しかしながら、実施形態は、これらの具体的な詳細を伴わずに実施されることが可能である。たとえば、よく知られている回路、プロセス、システム、構造、および技術は、実施形態をわかりにくくすることを回避するために、不必要な詳細を伴わずに示されている。この記述は、例示的な実施形態を提供しているだけであり、本発明の範囲、適用可能性、または構成を限定することを意図されているものではない。むしろ、実施形態についての前述の記述は、さまざまな実施形態を実施するための有効な記述を当業者に提供するであろう。本開示の精神および範囲から逸脱することなく、要素の機能および配置においてさまざまな変更が行われることが可能である。
また、いくつかの実施形態は、流れ図またはブロック図として示されているプロセスとして記述された。それぞれが、オペレーションを順次プロセスとして記述している場合があるが、オペレーションのうちの多くは、並列にまたは同時に実行されることが可能である。加えて、オペレーションどうしの順序は、並べ替えられることが可能である。プロセスは、図に含まれていない追加のステップを有することが可能である。さらに、これらの方法の実施形態は、ハードウェア、ソフトウェア、ファームウェア、ミドルウェア、マイクロコード、ハードウェア記述言語、またはそれらの任意の組合せによって実施されることが可能である。ソフトウェア、ファームウェア、ミドルウェア、またはマイクロコードで実施される場合には、関連付けられているタスクを実行するためのプログラムコードまたはコードセグメントは、ストレージメディアなどのコンピュータ可読メディアに格納されることが可能である。プロセッサは、関連付けられているタスクを実行することが可能である。
具体的な要件に従って実質的な変更が行われることが可能であるということは当業者にとって明らかであろう。たとえば、カスタマイズされたもしくは専用のハードウェアが使用されることも可能であり、および／または特定の要素が、ハードウェア、ソフトウェア（アプレット等などのポータブルソフトウェアを含む）、もしくは両方で実装されることが可能である。さらに、ネットワーク入力／出力デバイスなどのその他のコンピューティングデバイスへの接続が採用されることが可能である。
添付の図を参照すると、メモリを含むことが可能であるコンポーネントは、非一時的なマシン可読メディアを含むことが可能である。「マシン可読メディア」および「コンピュータ可読メディア」という用語は、マシンを特定の様式で動作させるデータを提供することに関与する任意のストレージメディアを指すことが可能である。上で提供されている実施形態においては、さまざまなマシン可読メディアが、実行のために処理ユニットおよび／またはその他のデバイスに命令／コードを提供することに関与することが可能である。追加として、または代替として、マシン可読メディアは、そのような命令／コードを格納および／または搬送するために使用されることが可能である。多くの実施態様においては、コンピュータ可読メディアは、物理的なおよび／または有形のストレージメディアである。そのようなメディアは、不揮発性メディア、揮発性メディア、および送信メディアを含むがそれらには限定されない多くの形態を取ることが可能である。コンピュータ可読メディアの一般的な形態は、たとえば、コンパクトディスク（ＣＤ）もしくはデジタル多用途ディスク（ＤＶＤ）などの磁気および／もしくは光メディア、パンチカード、紙テープ、穴のパターンを有するその他の物理的なメディア、ＲＡＭ、プログラム可能読み取り専用メモリ（ＰＲＯＭ）、消去可能プログラム可能読み取り専用メモリ（ＥＰＲＯＭ）、フラッシュＥＰＲＯＭ、その他の任意のメモリチップもしくはカートリッジ、以降で記述されている搬送波、またはコンピュータが命令および／もしくはコードを読み出すことが可能であるその他の任意のメディアを含む。コンピュータプログラム製品は、プロシージャ、関数、サブプログラム、プログラム、ルーチン、アプリケーション（アプリ）、サブルーチン、モジュール、ソフトウェアパッケージ、クラスを表すことが可能であるコードおよび／もしくはマシン実行可能命令、または命令、データ構造、もしくはプログラムステートメントの任意の組合せを含むことが可能である。
本明細書において記述されているメッセージを通信するために使用される情報および信号は、さまざまな異なるテクノロジーおよび技術のうちのいずれかを使用して表されることが可能であるということを当業者なら理解するであろう。たとえば、上の記述全体を通して参照されることが可能であるデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁場もしくは粒子、光場もしくは粒子、またはそれらの任意の組合せによって表されることが可能である。
本明細書において使用される「および」および「または」という用語は、そのような用語が使用される文脈に少なくとも部分的に依存することも予想されるさまざまな意味を含むことが可能である。典型的には、「または」は、Ａ、Ｂ、またはＣなどのリストを関連付けるために使用される場合には、Ａ、Ｂ、およびＣ（ここでは包括的な意味で使用される）、ならびにＡ、Ｂ、またはＣ（ここでは排他的な意味で使用される）を意味することを意図されている。加えて、本明細書において使用される「１つまたは複数」という用語は、単数形の任意の機能、構造、もしくは特徴を記述するために使用されることが可能であり、または機能、構造、もしくは特徴の何らかの組合せを記述するために使用されることが可能である。しかしながら、これは単に説明例であり、特許請求されている主題は、この例に限定されるものではないということに留意されたい。さらに、「～の少なくとも１つ」という用語は、Ａ、Ｂ、またはＣなどのリストを関連付けるために使用される場合には、Ａ、ＡＢ、ＡＣ、ＢＣ、ＡＡ、ＡＢＣ、ＡＡＢ、ＡＡＢＢＣＣＣ等など、Ａ、Ｂ、および／またはＣの任意の組合せを意味すると解釈されることが可能である。
さらに、特定の実施形態が、ハードウェアおよびソフトウェアの特定の組合せを使用して記述されてきたが、ハードウェアおよびソフトウェアのその他の組合せも可能であるということを認識されたい。特定の実施形態は、ハードウェアのみで、またはソフトウェアのみで、またはそれらの組合せを使用して実施されることが可能である。一例においては、ソフトウェアは、本開示において記述されているステップ、オペレーション、またはプロセスのいずれかまたはすべてを実行するために１つまたは複数のプロセッサによって実行可能なコンピュータプログラムコードまたは命令を含むコンピュータプログラム製品を用いて実装されることが可能であり、この場合、コンピュータプログラムは、非一時的コンピュータ可読メディア上に格納されることが可能である。本明細書において記述されているさまざまなプロセスは、同じプロセッサまたは別々のプロセッサ上で任意の組合せで実施されることが可能である。
デバイス、システム、コンポーネント、またはモジュールが、特定のオペレーションまたは機能を実行するように構成されているものとして記述されている場合には、そのような構成は、たとえば、オペレーションを実行するための電子回路を設計することによって、プログラム可能な電子回路（マイクロプロセッサなど）を、オペレーションを実行するようにプログラムすることによって、たとえば、コンピュータ命令もしくはコード、または非一時的なメモリメディア上に格納されているコードもしくは命令を実行するようにプログラムされたプロセッサもしくはコア、またはそれらの任意の組合せを実行することによって達成されることが可能である。プロセスは、プロセス間通信のための従来の技術を含むがそれらには限定されないさまざまな技術を使用して通信することが可能であり、プロセスどうしの別々のペアが、別々の技術を使用することが可能であり、またはプロセスどうしの同じペアが、別々の時点で別々の技術を使用することが可能である。
したがって、明細書および図面は、限定的な意味ではなく例示的な意味でみなされるべきである。しかしながら、特許請求の範囲に記載されているさらに広い精神および範囲から逸脱することなく、追加、削減、削除、およびその他の修正および変更が行われることが可能であるということは明らかであろう。したがって、特定の実施形態が記述されているが、これらは、限定することを意図されているものではない。さまざまな修正および均等物は、添付の特許請求の範囲の範疇内にある。

Claims (20)

  1. 第１のピッチを特徴とするマイクロＬＥＤのアレイと、
    前記マイクロＬＥＤのアレイ上にあり、前記第１のピッチとは異なる第２のピッチを特徴とするマイクロレンズのアレイであって、マイクロレンズのアレイ内の各マイクロレンズが、前記マイクロＬＥＤのアレイ内のそれぞれのマイクロＬＥＤに対応する、マイクロレンズのアレイと、を備える、デバイス。
  2. 前記マイクロレンズのアレイ内の各マイクロレンズは、前記マイクロレンズを通過後の前記マイクロＬＥＤのアレイ内の対応する前記マイクロＬＥＤからの光の主光線が、異なるそれぞれの方向で伝搬するように構成されている、請求項１に記載のデバイス。
  3. 前記第１のピッチは前記第２のピッチよりも大きい、請求項１に記載のデバイス。
  4. 対応する前記マイクロレンズを通過後の前記マイクロＬＥＤのアレイ内の各マイクロＬＥＤからの光の主光線は、前記デバイスの中央線に向かってそれぞれの方向に傾いている、請求項３に記載のデバイス。
  5. 前記マイクロＬＥＤのアレイはマイクロＬＥＤの２次元アレイを含み、
    前記マイクロレンズのアレイはマイクロレンズの２次元アレイを含み、
    前記第１のピッチおよび前記第２のピッチは第１の次元にある、
    請求項１に記載のデバイス。
  6. 前記マイクロＬＥＤのアレイは第２の次元にある第３のピッチを特徴とし、
    前記マイクロレンズのアレイは前記第２の次元にある第４のピッチを特徴とし、
    前記第３のピッチは前記第４のピッチとは異なる、
    請求項５に記載のデバイス。
  7. 前記第１のピッチは前記第３のピッチとは異なる、請求項６に記載のデバイス。
  8. 前記第２のピッチは前記第４のピッチとは異なる、請求項６に記載のデバイス。
  9. 前記マイクロレンズのアレイは誘電材料または有機材料を含む、請求項１に記載のデバイス。
  10. 前記誘電材料は酸化シリコンまたは窒化シリコンを含む、請求項９に記載のデバイス。
  11. 前記マイクロレンズのアレイは反射防止コーティングを含む、請求項１に記載のデバイス。
  12. 前記マイクロレンズのアレイは、球面マイクロレンズまたは非球面マイクロレンズを含む、請求項１に記載のデバイス。
  13. 前記マイクロレンズのアレイ内の各マイクロレンズは、前記マイクロＬＥＤのアレイ内の対応する前記マイクロＬＥＤからの光をコリメートするように構成されている、請求項１に記載のデバイス。
  14. 前記第１のピッチまたは前記第２のピッチのうち少なくとも１つは前記デバイスにわたって変わる、請求項１に記載のデバイス。
  15. 前記第１のピッチは前記第２のピッチよりも低い、請求項１に記載のデバイス。
  16. 前記第１のピッチは１０μｍ未満である、請求項１に記載のデバイス。
  17. 前記マイクロレンズのアレイ内の各マイクロレンズの直線寸法は、前記マイクロＬＥＤのアレイ内の各マイクロＬＥＤの直線寸法よりも大きい、請求項１に記載のデバイス。
  18. ポリマー層をマイクロＬＥＤアレイの誘電層上に堆積させることであって、前記マイクロＬＥＤアレイは隣り合ったマイクロＬＥＤの中心間の第１のピッチを特徴とする、ポリマー層を堆積させることと、
    ポリマーパターンを形成するために前記ポリマー層をパターニングすることであって、前記ポリマー層における前記ポリマーパターンが、前記第１のピッチとは異なる第２のピッチを特徴とする、ポリマー層をパターニングすることと、
    前記ポリマー層内にマイクロレンズアレイを形成するために前記ポリマーパターンをリフローすることであって、前記マイクロレンズアレイが、前記第２のピッチに等しい第３のピッチを特徴とする、ポリマーパターンをリフローすることと
    を含む、方法。
  19. 前記誘電層内にマイクロレンズアレイを形成するために、前記ポリマー層内の前記マイクロレンズアレイおよび前記マイクロＬＥＤアレイの前記誘電層をエッチングすることをさらに含み、
    前記ポリマー層は、前記誘電層のエッチレートと同等のエッチレートを特徴とする、
    請求項１８に記載の方法。
  20. 前記ポリマー層はフォトレジスト層を含み、
    前記ポリマー層をパターニングすることは、
    グレースケールマスクの光透過率分布が前記ポリマー層内の前記マイクロレンズアレイの高さ外形に対して相補的である、グレースケールマスク、または、
    前記ポリマー層における前記ポリマーパターンに対応する光透過率パターンを有するバイナリマスク
    を通して、前記フォトレジスト層を曝露光に曝露することと、
    前記フォトレジスト層の曝露された部分を除去するために、フォトレジスト現像液を使用して前記フォトレジスト層を現像することと、を含む、
    請求項１８に記載の方法。
JP2022521088A 2019-11-22 2020-11-22 マイクロｌｅｄのための光抽出 Pending JP2023502563A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962939302P 2019-11-22 2019-11-22
US62/939,302 2019-11-22
US16/953,714 2020-11-20
US16/953,714 US20210159373A1 (en) 2019-11-22 2020-11-20 Light extraction for micro-leds
PCT/US2020/061711 WO2021102394A1 (en) 2019-11-22 2020-11-22 Light extraction for micro-leds

Publications (1)

Publication Number Publication Date
JP2023502563A true JP2023502563A (ja) 2023-01-25

Family

ID=75971306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022521088A Pending JP2023502563A (ja) 2019-11-22 2020-11-22 マイクロｌｅｄのための光抽出

Country Status (7)

Country Link
US (1) US20210159373A1 (ja)
EP (1) EP4062208A1 (ja)
JP (1) JP2023502563A (ja)
KR (1) KR20220105649A (ja)
CN (1) CN114730021A (ja)
TW (1) TW202134691A (ja)
WO (1) WO2021102394A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11309464B2 (en) 2019-10-14 2022-04-19 Facebook Technologies, Llc Micro-LED design for chief ray walk-off compensation
CN115698847A (zh) * 2019-12-04 2023-02-03 奇跃公司 可变间距彩色发射显示器
CN111783660B (zh) * 2020-07-01 2023-11-10 业成科技（成都）有限公司 眼动追踪装置及应用其的电子装置
CN112068314B (zh) * 2020-09-29 2022-04-22 京东方科技集团股份有限公司 一种近眼显示装置
US20220196970A1 (en) * 2020-12-23 2022-06-23 Largan Precision Co., Ltd. Optical lens assembly, imaging apparatus and electronic device
US20230025444A1 (en) * 2021-07-22 2023-01-26 Lawrence Livermore National Security, Llc Systems and methods for silicon microstructures fabricated via greyscale drie with soi release
TWI773560B (zh) * 2021-10-12 2022-08-01 友達光電股份有限公司 發光元件
CN116897611A (zh) * 2021-10-29 2023-10-17 京东方科技集团股份有限公司 显示装置、显示面板及其制造方法
WO2023123486A1 (en) * 2021-12-31 2023-07-06 Jade Bird Display (Shanghai) Company A micro led projector
CN118613761A (zh) * 2021-12-31 2024-09-06 上海显耀显示科技有限公司 微型led显示装置
CN118633053A (zh) * 2022-01-13 2024-09-10 谷歌有限责任公司 基于小透镜的微led投影仪
US20230273434A1 (en) * 2022-02-25 2023-08-31 Meta Platforms Technologies, Llc Multilayer flat lens for ultra-high resolution phase delay and wavefront reshaping
TW202407421A (zh) * 2022-03-24 2024-02-16 美商元平台技術有限公司 溝槽中的引導光萃取
JP2023154505A (ja) * 2022-04-07 2023-10-20 Ｔｏｐｐａｎホールディングス株式会社 表示装置
DE102022118487A1 (de) 2022-07-25 2024-01-25 Valeo Schalter Und Sensoren Gmbh Head-Up-Display für ein Kraftfahrzeug und Bilderzeugungseinrichtung für ein Head-Up-Display
WO2024091432A1 (en) * 2022-10-25 2024-05-02 Applied Materials, Inc. U-display structure with qd color conversion and methods of manufacture
US20240145642A1 (en) * 2022-10-28 2024-05-02 Applied Materials, Inc. Micro led display with racetrack structure
TWI851188B (zh) 2023-05-08 2024-08-01 友達光電股份有限公司 顯示裝置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4281407B2 (ja) * 2003-05-14 2009-06-17 セイコーエプソン株式会社 照明装置および投射型表示装置
JP4437675B2 (ja) * 2003-12-26 2010-03-24 日本精機株式会社 照明装置
JP2010016173A (ja) * 2008-07-03 2010-01-21 Panasonic Corp 固体撮像素子、その製造方法、及び固体撮像装置
JP2010073819A (ja) * 2008-09-17 2010-04-02 Canon Inc 光電変換装置及び撮像システム
CN102386200B (zh) * 2010-08-27 2014-12-31 财团法人工业技术研究院 发光单元阵列与投影系统
EP2447757A1 (en) * 2010-10-26 2012-05-02 BAE Systems PLC Display assembly, in particular a head-mounted display
US8582209B1 (en) * 2010-11-03 2013-11-12 Google Inc. Curved near-to-eye display
US10073201B2 (en) * 2012-10-26 2018-09-11 Qualcomm Incorporated See through near-eye display
US10861888B2 (en) * 2015-08-04 2020-12-08 Artilux, Inc. Silicon germanium imager with photodiode in trench
US9977152B2 (en) * 2016-02-24 2018-05-22 Hong Kong Beida Jade Bird Display Limited Display panels with integrated micro lens array
WO2018050337A1 (fr) * 2016-09-15 2018-03-22 Valeo Vision Module lumineux a source electroluminescente monolithique
CN108375840B (zh) * 2018-02-23 2021-07-27 北京耐德佳显示技术有限公司 基于小型阵列图像源的光场显示单元及使用其的三维近眼显示装置
US10748879B2 (en) * 2018-02-28 2020-08-18 Sharp Kabushiki Kaisha Image display device and display
CN110221440A (zh) * 2019-07-29 2019-09-10 京东方科技集团股份有限公司 一种增强现实显示设备及其驱动方法、增强现实眼镜
EP4038422A4 (en) * 2019-10-01 2023-11-01 Jade Bird Display (Shanghai) Limited SYSTEMS AND PRODUCTION METHODS FOR DISPLAY PANELS WITH INTEGRATED MICROLENS ARRANGEMENT
US11309464B2 (en) * 2019-10-14 2022-04-19 Facebook Technologies, Llc Micro-LED design for chief ray walk-off compensation

Also Published As

Publication number Publication date
TW202134691A (zh) 2021-09-16
CN114730021A (zh) 2022-07-08
KR20220105649A (ko) 2022-07-27
US20210159373A1 (en) 2021-05-27
WO2021102394A1 (en) 2021-05-27
EP4062208A1 (en) 2022-09-28

Similar Documents

Publication Publication Date Title
US11309464B2 (en) Micro-LED design for chief ray walk-off compensation
JP2023502563A (ja) マイクロｌｅｄのための光抽出
US11728460B2 (en) LEDs arrays having a reduced pitch
US11668942B2 (en) Aligning a collimator assembly with LED arrays
JP2023503800A (ja) ディスプレイパッケージの熱抵抗および平坦性を管理すること
US20210151649A1 (en) Bonding of light emitting diode arrays
JP2023513868A (ja) Ｌｅｄ用の接触表面領域を増加させるための３ｄ構造を備えた装置
US20220173159A1 (en) Low resistance current spreading to n-contacts of micro-led array
US20230163156A1 (en) Alignment-free micro-display architecture
US20220384516A1 (en) High reflectivity mesa sidewall electrodes
US20220384395A1 (en) High reflectivity wide bonding pad electrodes
JP2023506360A (ja) ディスプレイデバイスのための左プロジェクタおよび右プロジェクタ
JP2023516852A (ja) 制御回路と異なるウェハサイズを有する発光回路との統合
US20240055569A1 (en) Micro-led design for high light extraction efficiency

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240611