JP2023111095A - 光電変換装置及びその駆動方法 - Google Patents

Abstract

【課題】列並列ＡＤ変換器を備えた光電変換装置において、多機能化や画質の向上を実現するための技術を提供する。【解決手段】光電変換装置は、複数の列をなすように配された複数の画素と、複数の列の各々に対応して設けられ、対応する列の画素から出力される画素信号が入力される第１の入力ノードと、参照信号が入力される第２の入力ノードと、を各々が有する複数の比較回路と、参照信号が供給される参照信号線と複数の比較回路の第２の入力ノードの各々との間に設けられた複数のバッファ回路と、複数のバッファ回路の各々の出力ノードの間の接続状態を設定する第１のスイッチ回路とを有する。【選択図】図３

Description

本発明は、光電変換装置及びその駆動方法に関する。

画素列毎にアナログ・デジタル（ＡＤ）変換部を備えた列並列ＡＤ変換器を搭載した撮像装置が知られている。典型的な列並列ＡＤ変換器では、時間とともにレベルが変化する参照信号と画素信号とを比較回路で比較し、比較の開始から比較回路の出力信号が反転するまでの時間をカウントすることにより、画素信号をデジタルデータに変換している。特許文献１には、参照信号線と比較回路との間にバッファ回路を接続して参照信号のセトリング時間を短縮するように構成した撮像装置が記載されている。

国際公開第２０１６／０７６１２７号

近年、撮像装置に代表される光電変換装置の用途が拡大しており、用途に応じた様々な機能を備えた光電変換装置が求められている。また、列並列ＡＤ変換器を搭載した撮像装置では、一時に出力信号レベルが反転する比較回路の数が異なることに起因する電源電圧の変動量の変化を抑制することが重要である。しかしながら、特許文献１では、参照信号線と比較回路との間にバッファ回路を有する構成において、電源電圧の変動に関する特段の考慮はなされていなかった。

本発明の目的は、列並列ＡＤ変換器を備えた光電変換装置において、多機能化や画質の向上を実現するための技術を提供することにある。

本明細書の一開示によれば、複数の列をなすように配された複数の画素と、前記複数の列の各々に対応して設けられ、対応する列の画素から出力される画素信号が入力される第１の入力ノードと、参照信号が入力される第２の入力ノードと、を各々が有する複数の比較回路と、前記参照信号が供給される参照信号線と前記複数の比較回路の前記第２の入力ノードの各々との間に設けられた複数のバッファ回路と、前記複数のバッファ回路の各々の出力ノードの間の接続状態を設定する第１のスイッチ回路とを有する光電変換装置が提供される。

また、本明細書の他の一開示によれば、複数の列をなすように配された複数の画素と、前記複数の列の各々に対応して設けられ、対応する列の画素から出力される画素信号が第１の容量を介して入力される第１の入力ノードと、参照信号が第２の容量を介して入力される第２の入力ノードと、を各々が有する複数の比較回路と、前記参照信号が供給される参照信号線と前記複数の比較回路の前記第２の入力ノードの各々との間に設けられた複数のバッファ回路と、前記複数のバッファ回路の出力ノードの間の接続状態を切り替え可能に構成されたスイッチ回路と、前記スイッチ回路を制御する制御回路と、を有し、前記比較回路は、前記第１の入力ノード及び前記第２の入力ノードに入力されている電圧に基づいてオフセットを設定するオフセットクランプ動作を行うことが可能であり、前記制御回路は、前記オフセットクランプ動作を行っている期間の少なくとも一部の期間に、前記複数のバッファ回路の各々の前記出力ノードの間を接続するように構成されている光電変換装置が提供される。

また、本明細書の更に他の一開示によれば、複数の列をなすように配された複数の画素と、前記複数の列の各々に対応して設けられ、対応する列の画素から出力される画素信号が入力される第１の入力ノードと、参照信号が入力される第２の入力ノードと、を各々が有する複数の比較回路と、前記参照信号が供給される参照信号線と前記複数の比較回路の前記第２の入力ノードの各々との間に設けられた複数のバッファ回路と、前記複数のバッファ回路の出力ノードの間の接続状態を切り替え可能に構成されたスイッチ回路と、を有する光電変換装置の駆動方法であって、第１の動作モードでは、前記スイッチ回路をオンにして前記複数のバッファ回路の出力ノードの間を接続し、第２の動作モードでは、前記スイッチ回路をオフにして前記複数のバッファ回路の出力ノードの間を非接続にする光電変換装置の駆動方法が提供される。

また、本明細書の更に他の一開示によれば、複数の列をなすように配された複数の画素と、前記複数の列の各々に対応して設けられ、対応する列の画素から出力される画素信号が入力される第１の入力ノードと、参照信号が入力される第２の入力ノードと、前記第１の入力ノードと前記第２の入力ノードとの間の電位差に応じた電圧に閾値電圧をリセットするリセットスイッチと、を各々が有する複数の比較回路と、前記参照信号が供給される参照信号線と前記複数の比較回路の前記第２の入力ノードの各々との間に設けられた複数のバッファ回路と、前記複数のバッファ回路の各々の出力ノードの間の接続状態を切り替え可能に構成されたスイッチ回路と、を有する光電変換装置の駆動方法であって、前記スイッチ回路をオンにして前記複数のバッファ回路の各々の出力ノードを接続し、前記リセットスイッチをオンしている期間の少なくとも一部の期間に、前記スイッチ回路をオンにする光電変換装置の駆動方法が提供される。

本発明によれば、列並列ＡＤ変換器を備えた光電変換装置において、多機能化や画質の向上を実現することができる。

本発明の第１実施形態による光電変換装置の概略構成を示すブロック図である。 本発明の第１実施形態による光電変換装置における画素の構成例を示す回路図である。 本発明の第１実施形態による光電変換装置における列回路の構成例を示す回路図である。 本発明の第１実施形態による光電変換装置におけるバッファ回路の構成例を示す回路図である。 本発明の第１実施形態による光電変換装置の構成例を示す模式図である。 本発明の第１実施形態による光電変換装置の駆動方法を示すタイミング図（その１）である。 本発明の第１実施形態による光電変換装置の駆動方法を示すタイミング図（その２）である。 本発明の第２実施形態による光電変換装置における列回路の構成例を示す回路図である。 本発明の第３実施形態による光電変換装置における列回路の構成例を示す回路図である。 本発明の第４実施形態による光電変換装置における列回路の構成例を示す回路図である。 本発明の第５実施形態による光電変換装置における列回路の構成例を示す回路図である。 本発明の第５実施形態による光電変換装置の駆動方法を示すタイミング図（その１）である。 本発明の第６実施形態による光電変換装置における列回路の構成例を示す回路図である。 本発明の第７実施形態による撮像システムの概略構成を示すブロック図である。 本発明の第８実施形態による撮像システム及び移動体の構成例を示す図である。 本発明の第９実施形態による機器の概略構成を示すブロック図である。

［第１実施形態］
本発明の第１実施形態による光電変換装置及びその駆動方法について、図１乃至図７を用いて説明する。図１は、本実施形態による光電変換装置の概略構成を示すブロック図である。図２は、本実施形態による光電変換装置における画素の構成例を示す回路図である。図３は、本実施形態による光電変換装置における列回路の構成例を示す回路図である。図４は、本実施形態による光電変換装置におけるバッファ回路の構成例を示す回路図である。図５は、本実施形態による光電変換装置の構成例を示す模式図である。図６及び図７は、本実施形態による光電変換装置の駆動方法を示すタイミング図である。

はじめに、本実施形態による光電変換装置の構造について、図１乃至図４を用いて説明する。
本実施形態による光電変換装置１００は、図１に示すように、画素アレイ部１０と、垂直走査回路２０と、読み出し回路３０Ａ，３０Ｂと、参照信号生成回路３８Ａ，３８Ｂと、カウンタ回路４８Ａ，４８Ｂと、を有する。また、光電変換装置１００は、水平走査回路６０Ａ，６０Ｂと、出力回路７０Ａ，７０Ｂと、制御回路８０と、を更に有する。

画素アレイ部１０には、複数の行及び複数の列に渡って行列状に配された複数の画素１２が設けられている。各々の画素１２は、フォトダイオード等の光電変換素子からなる光電変換部を含み、入射光の光量に応じた画素信号を出力する。画素アレイ部１０に配される画素アレイの行数及び列数は、特に限定されるものではない。また、画素アレイ部１０には、入射光の光量に応じた画素信号を出力する有効画素のほか、光電変換部が遮光されたオプティカルブラック画素や、信号を出力しないダミー画素などが配置されていてもよい。

画素アレイ部１０の各行には、第１の方向（図１において横方向）に延在して、制御線１４が配されている。制御線１４の各々は、第１の方向に並ぶ画素１２にそれぞれ接続され、これら画素１２に共通の信号線をなしている。制御線１４の延在する第１の方向は、行方向或いは水平方向と呼ぶことがある。制御線１４は、垂直走査回路２０に接続されている。

画素アレイ部１０の各列には、第１の方向と交差する第２の方向（図１において縦方向）に延在して、垂直出力線１６Ａ又は垂直出力線１６Ｂが配されている。垂直出力線１６Ａと垂直出力線１６Ｂとは、各列に交互に配されている。例えば、垂直出力線１６Ａは奇数列に配され、垂直出力線１６Ｂは偶数列に配される。垂直出力線１６Ａ，１６Ｂの各々は、第２の方向に並ぶ画素１２にそれぞれ接続され、これら画素１２に共通の信号線をなしている。垂直出力線１６Ａ，１６Ｂの延在する第２の方向は、列方向或いは垂直方向と呼ぶことがある。垂直出力線１６Ａは、読み出し回路３０Ａに接続されている。垂直出力線１６Ｂは、読み出し回路３０Ｂに接続されている。

垂直走査回路２０は、制御回路８０から出力される制御信号を受け、画素１２を駆動するための制御信号を生成し、制御線１４を介して画素１２に供給する機能を備える制御回路である。垂直走査回路２０には、シフトレジスタやアドレスデコーダといった論理回路が用いられ得る。垂直走査回路２０は、各行の制御線１４に順次制御信号を供給し、画素アレイ部１０の画素１２を行単位で順次駆動する。行単位で画素１２から読み出された信号は、画素アレイ部１０の各列に設けられた垂直出力線１６Ａ又は垂直出力線１６Ｂを介して読み出し回路３０Ａ又は読み出し回路３０Ｂに入力される。

読み出し回路３０Ａは、垂直出力線１６Ａが配された列に対応する数の複数の列回路３２を有する。読み出し回路３０Ａの列回路３２は、対応する列の垂直出力線１６Ａに接続されている。読み出し回路３０Ｂは、垂直出力線１６Ｂが配された列に対応する数の複数の列回路３２を有する。読み出し回路３０Ｂの列回路３２は、対応する列の垂直出力線１６Ｂに接続されている。列回路３２は、対応する列の画素１２から読み出された画素信号に対して所定の処理、例えば、増幅処理、アナログ・デジタル変換（ＡＤ変換）等の信号処理を実施する処理回路である。列回路３２は、処理後の画素信号を保持するための信号保持回路（メモリ）を有する。

参照信号生成回路３８Ａは、読み出し回路３０Ａに接続されている。参照信号生成回路３８Ａは、制御回路８０から出力される制御信号を受け、ＡＤ変換に用いるための参照信号を生成し、読み出し回路３０Ａに供給する機能を備える。同様に、参照信号生成回路３８Ｂは、読み出し回路３０Ｂに接続されている。参照信号生成回路３８Ｂは、制御回路８０から出力される制御信号を受け、ＡＤ変換に用いるための参照信号を生成し、読み出し回路３０Ｂに供給する機能を備える。

ＡＤ変換に用いるための参照信号は、画素信号のレンジに応じた所定の振幅を有し、時間の経過とともに信号レベルが変化する信号であり得る。参照信号は、特に限定されるものではないが、例えば、時間の経過とともに信号レベルが単調増加し又は単調減少するランプ信号を適用可能である。なお、信号レベルの変化は、必ずしも連続的である必要はなく、ステップ状であってもよい。また、信号レベルの変化は、必ずしも時間に対して線型的である必要はなく、時間に対して曲線的（例えば、正弦波や余弦波）であってもよい。

カウンタ回路４８Ａは、読み出し回路３０Ａに接続されている。カウンタ回路４８Ａは、制御回路８０から出力される制御信号に応じてカウント動作を行い、そのカウント値を示すカウント信号を読み出し回路３０Ａへと出力する機能を備える。カウンタ回路４８Ａは、参照信号生成回路３８Ａから供給される参照信号の信号レベルの変化が開始するタイミングに同期してカウント動作を開始する。同様に、カウンタ回路４８Ｂは、読み出し回路３０Ｂに接続されている。カウンタ回路４８Ｂは、制御回路８０から出力される制御信号に応じてカウント動作を行い、そのカウント値示すカウント信号を読み出し回路３０Ｂへと出力する機能を備える。カウンタ回路４８Ｂは、参照信号生成回路３８Ｂから供給される参照信号の信号レベルの変化が開始するタイミングに同期してカウント動作を開始する。

水平走査回路６０Ａは、制御回路８０から出力される制御信号を受け、読み出し回路３０Ａの列回路３２から画素信号を読み出すための制御信号を生成し、読み出し回路３０Ａに供給する機能を備える制御回路である。水平走査回路６０Ａは、読み出し回路３０Ａの列回路３２を順次走査し、各々に保持されている画素信号を、水平出力線６２Ａを介して順次出力回路７０Ａへと出力させる。同様に、水平走査回路６０Ｂは、制御回路８０から出力される制御信号を受け、読み出し回路３０Ｂの列回路３２から画素信号を読み出すための制御信号を生成し、読み出し回路３０Ｂに供給する機能を備える制御部である。水平走査回路６０Ｂは、読み出し回路３０Ｂの列回路３２を順次走査し、各々に保持されている画素信号を、水平出力線６２Ｂを介して順次出力回路７０Ｂへと出力させる。水平走査回路６０Ａ，６０Ｂには、シフトレジスタやアドレスデコーダといった論理回路が用いられ得る。

出力回路７０Ａは、バッファアンプや差動増幅器などから構成され、水平走査回路６０Ａによって選択された列の画素信号に対して所定の信号処理を実行し、処理後の画素データを出力する処理回路である。同様に、出力回路７０Ｂは、バッファアンプや差動増幅器などから構成され、水平走査回路６０Ｂによって選択された列の画素信号に対して所定の信号処理を実行し、処理後の画素データを出力する処理回路である。出力回路７０Ａ，７０Ｂが行う信号処理としては、例えば、相関二重サンプリング（ＣＤＳ：Correlated Double Sampling）による補正処理、増幅処理などが挙げられる。

制御回路８０は、垂直走査回路２０、読み出し回路３０Ａ，３０Ｂ、参照信号生成回路３８Ａ，３８Ｂ、カウンタ回路４８Ａ，４８Ｂ、水平走査回路６０Ａ，６０Ｂの動作を制御する制御信号を生成し、各機能ブロックに供給するための制御回路である。なお、垂直走査回路２０、読み出し回路３０Ａ，３０Ｂ、参照信号生成回路３８Ａ，３８Ｂ、カウンタ回路４８Ａ，４８Ｂ、水平走査回路６０Ａ，６０Ｂの動作を制御する制御信号の少なくとも一部は、光電変換装置１００の外部から供給してもよい。

図１には、読み出し回路３０Ａ、水平走査回路６０Ａ、出力回路７０Ａ等を含む読み出し回路ブロックと、読み出し回路３０Ｂ、水平走査回路６０Ｂ、出力回路７０Ｂ等を含む読み出し回路ブロックと、の２つの読み出し回路ブロックを設けた例を示している。しかしながら、読み出し回路ブロックは、必ずしも２つである必要はなく、１つであってもよい。

画素アレイ部１０を構成する複数の画素１２の各々は、例えば図２に示すように、光電変換素子ＰＤと、転送トランジスタＭ１と、リセットトランジスタＭ２と、増幅トランジスタＭ３と、選択トランジスタＭ４と、により構成され得る。各々の画素１２は、入射光が光電変換素子ＰＤに導かれるまでの光路上に配されたマイクロレンズ及びカラーフィルタを有していてもよい。マイクロレンズは、入射光を光電変換素子ＰＤに集光する。カラーフィルタは、所定の色の光を選択的に透過する。

光電変換素子ＰＤは、例えばフォトダイオードであり、アノードが基準電圧ノードに接続され、カソードが転送トランジスタＭ１のソースに接続されている。転送トランジスタＭ１のドレインは、リセットトランジスタＭ２のソース及び増幅トランジスタＭ３のゲートに接続されている。転送トランジスタＭ１のドレイン、リセットトランジスタＭ２のソース及び増幅トランジスタＭ３のゲートが接続されるノードＦＤは、いわゆる浮遊拡散（フローティングディフュージョン）部である。浮遊拡散部は、容量成分（浮遊拡散容量）を含み、電荷保持部としての機能を備える。浮遊拡散容量には、ｐｎ接合容量や配線容量などが含まれ得る。リセットトランジスタＭ２のドレイン及び増幅トランジスタＭ３のドレインは、電源電圧（電圧ＶＤＤ）が供給されるノードに接続されている。増幅トランジスタＭ３のソースは、選択トランジスタＭ４のドレインに接続されている。選択トランジスタＭ４のソースは、垂直出力線１６Ａ（又は垂直出力線１６Ｂ）に接続されている。

図２の画素構成の場合、各行の制御線１４は、転送トランジスタＭ１のゲート、リセットトランジスタＭ２のゲート及び選択トランジスタＭ４のゲートに接続された３本の信号線を含む。転送トランジスタＭ１のゲートには、垂直走査回路２０から制御信号ＰＴＸが供給される。リセットトランジスタＭ２のゲートには、垂直走査回路２０から制御信号ＰＲＥＳが供給される。選択トランジスタＭ４のゲートには、垂直走査回路２０から制御信号ＰＳＥＬが供給される。各トランジスタがＮ型ＭＯＳトランジスタで構成される場合、垂直走査回路２０からＨｉｇｈレベルの制御信号が供給されると対応するトランジスタがオンになる。また、垂直走査回路２０からＬｏｗレベルの制御信号が供給されると対応するトランジスタがオフになる。

なお、本実施形態では、光入射によって光電変換素子ＰＤで生成される電子正孔対のうち、電子を信号電荷として用いる場合を想定して説明を行う。信号電荷として電子を用いる場合、画素１２を構成する各トランジスタは、Ｎ型ＭＯＳトランジスタによって構成され得る。ただし、信号電荷は電子に限られるものではなく、正孔を信号電荷として用いてもよい。信号電荷として正孔を用いる場合、各トランジスタの導電型は、本実施形態で説明するものとは逆導電型となる。また、ＭＯＳトランジスタのソース及びドレインの呼称はトランジスタの導電型や着目する機能によって異なることがある。本実施形態において使用するソース及びドレインの名称の一部又は全部は、逆の名称で呼ばれることもある。

光電変換素子ＰＤは、入射光をその光量に応じた量の電荷に変換（光電変換）し、生じた電荷を蓄積する。転送トランジスタＭ１は、オンになることにより光電変換素子ＰＤが保持する電荷をノードＦＤに転送する。光電変換素子ＰＤから転送された電荷は、ノードＦＤの容量（浮遊拡散容量）に保持される。その結果、ノードＦＤは、浮遊拡散容量による電荷電圧変換によって、光電変換素子ＰＤから転送された電荷の量に応じた電位となる。

選択トランジスタＭ４は、オンになることにより増幅トランジスタＭ３を垂直出力線１６Ａ（又は垂直出力線１６Ｂ）に接続する。増幅トランジスタＭ３は、ドレインに電圧ＶＤＤが供給され、ソースに選択トランジスタＭ４を介して不図示の電流源（後述する電流源３４）からバイアス電流が供給される構成となっており、ゲートを入力ノードとする増幅部（ソースフォロワ回路）を構成する。これにより増幅トランジスタＭ３は、ノードＦＤの電圧に基づく信号を、選択トランジスタＭ４を介して垂直出力線１６Ａ（又は垂直出力線１６Ｂ）に出力する。この意味で、増幅トランジスタＭ３及び選択トランジスタＭ４は、ノードＦＤに保持された電荷の量に応じた画素信号を出力する出力部である。

リセットトランジスタＭ２は、電荷保持部としてのノードＦＤをリセットするための電圧（電圧ＶＤＤ）のＦＤノードへの供給を制御する機能を備える。リセットトランジスタＭ２は、オンになることによりノードＦＤを電圧ＶＤＤに応じた電圧にリセットする。

読み出し回路３０Ａを構成する複数の列回路３２の各々は、例えば図３に示すように、電流源３４と、バッファ回路３６と、比較回路４４と、メモリ５２Ｗ，５２Ｒと、容量Ｃ１，Ｃ２と、スイッチＳＷ１，ＳＷ２，ＳＷ３と、により構成され得る。

垂直出力線１６Ａは、電流源３４と、容量Ｃ１の一方の電極と、に接続されている。電流源３４は、画素１２の増幅トランジスタＭ３の負荷電流源としての役割を有する。

バッファ回路３６は、入力ノードと、出力ノードと、を有する。バッファ回路３６の入力ノードは、参照信号線４０に接続されている。バッファ回路３６の入力ノードには、参照信号生成回路３８Ａから参照信号線４０を介して参照信号ＶＲＡＭＰが供給される。バッファ回路３６の出力ノードは、容量Ｃ２の一方の電極に接続されている。バッファ回路３６と容量Ｃ２との間の接続ノードは、スイッチＳＷ１を介して、隣り合う列回路３２のバッファ回路３６と容量Ｃ２との間の接続ノードに接続されている。スイッチＳＷ１は、制御回路８０からＳＨＴ信号線４２を介して供給される制御信号ＳＨＴにより制御されるスイッチである。

比較回路４４は、例えば差動増幅回路によって構成され、非反転入力ノード（＋）と、反転入力ノード（－）と、非反転出力ノード（＋）と、反転出力ノード（－）と、を有する。比較回路４４の反転入力ノードは、容量Ｃ１の他方の電極に接続されている。比較回路４４の反転入力ノードには、垂直出力線１６Ａから容量Ｃ１を介して信号ＶＯＵＴが供給される。比較回路４４の非反転入力ノードは、容量Ｃ２の他方の電極に接続されている。比較回路４４の非反転入力ノードには、参照信号線４０からバッファ回路３６及び容量Ｃ２を介して参照信号ＶＲＡＭＰが供給される。比較回路４４の反転入力ノードと非反転出力ノードとの間には、スイッチＳＷ２が接続されている。比較回路４４の非反転入力ノードと反転出力ノードとの間には、スイッチＳＷ３が接続されている。スイッチＳＷ２，ＳＷ３は、制御回路８０からＡＺ信号線４６を介して供給される制御信号ＡＺにより制御されるスイッチである。スイッチＳＷ２，ＳＷ３は、比較回路４４の閾値電圧をリセットするためのリセットスイッチである。

比較回路４４は、垂直出力線１６Ａから容量Ｃ１を介して供給される信号ＶＯＵＴのレベルと、参照信号線４０からバッファ回路３６及び容量Ｃ２を介して供給される参照信号ＶＲＡＭＰのレベルとを比較し、比較の結果に応じた信号を出力する。例えば、比較回路４４は、参照信号ＶＲＡＭＰのレベルが信号ＶＯＵＴのレベルよりも低いときにはＨｉｇｈレベルの信号を出力する。また、比較回路４４は、参照信号ＶＲＡＭＰのレベルが信号ＶＯＵＴのレベルよりも高いときにはＬｏｗレベルの信号を出力する。なお、入力信号の大小関係と出力信号のレベルとの関係は逆であってもよい。

なお、比較回路４４は、画素信号が入力されるノードと参照信号が入力されるノードとを有し、画素信号及び参照信号の電圧に基づいてオフセットを設定するオフセットクランプ動作を実施可能なものであれば、図示する構成に限定されるものではない。

メモリ５２Ｗは、２つの入力ノードと１つの出力ノードとを有する。メモリ５２Ｗの一方の入力ノードは、比較回路４４の非反転出力ノードに接続されている。メモリ５２Ｗの他方の入力ノードは、カウント信号線５０に接続されている。メモリ５２Ｗの他方の入力ノードには、カウンタ回路４８Ａからカウント信号線５０を介してカウント信号ＣＯＵＮＴが供給される。メモリ５２Ｒは、２つの入力ノードと１つの出力ノードとを有する。メモリ５２Ｒの一方の入力ノードは、メモリ５２Ｗの出力ノードに接続されている。メモリ５２Ｒの他方の入力ノードは、水平走査回路６０Ａに接続されている。メモリ５２Ｒの出力ノードは、水平出力線６２Ａに接続されている。

メモリ５２Ｗは、比較回路４４の非反転出力ノードのレベルが反転したタイミングにおいてカウンタ回路４８Ａから供給されているカウント信号ＣＯＵＮＴで示されるカウント値を、画素信号のデジタルデータとして保持する。メモリ５２Ｒは、メモリ５２Ｗから転送される画素信号のデジタルデータを保持する。メモリ５２Ｒに保持されたデジタルデータは、水平走査回路６０Ａから供給される制御信号に応じて、列毎に順次、水平出力線６２Ａを介して出力回路７０Ａへと転送される。メモリ５２Ｗの後段にメモリ５２Ｒを設けることで、出力回路７０Ａへの転送動作と並行してＡＤ変換動作を実施することが可能となる。

なお、カウンタ回路４８Ａを設ける換わりに、列回路３２のメモリ５２Ｗがカウンタ回路の機能を備えていてもよい。この場合、各列の列回路３２のメモリ５２Ｗが、制御回路８０から出力される共通のクロック信号を受信し、クロック信号のパルスを計数する。比較回路４４の出力信号のレベルが反転したタイミングにおける計数値が、メモリ５２Ｗが保持するデジタルデータとなる。

読み出し回路３０Ｂの列回路３２は、読み出し回路３０Ａの列回路３２が配された列とは異なる列に配されている他は読み出し回路３０Ａの列回路３２と同じであるため、説明は省略する。以後、読み出し回路３０Ａの列回路３２に着目して説明を行うが、読み出し回路３０Ｂの列回路３２についても同じである。

バッファ回路３６は、例えば図４に示すように、Ｐ型トランジスタＭＰ１，ＭＰ２，ＭＰ３と、容量Ｃ３と、スイッチＳＷ４と、を有する。Ｐ型トランジスタＭＰ１のソースは、電源電圧（電圧ＶＤＤ）が供給されるノードに接続されている。Ｐ型トランジスタＭＰ１のドレインは、Ｐ型トランジスタＭＰ２のソースに接続されている。Ｐ型トランジスタＭＰ２のドレインは、Ｐ型トランジスタＭＰ３のソースに接続されている。Ｐ型トランジスタＭＰ３のドレインは、基準電圧ノードに接続されている。Ｐ型トランジスタＭＰ１のゲートには、スイッチＳＷ４を介してバイアス電圧ＶＢが供給される。電源電圧（電圧ＶＤＤ）が供給されるノードとＰ型トランジスタＭＰ１のゲートとの間には、容量Ｃ３が接続されている。Ｐ型トランジスタＭＰ２のゲートには、バイアス電圧ＶＣが供給される。Ｐ型トランジスタＭＰ３のゲートが、バッファ回路３６の入力ノードＩＮである。Ｐ型トランジスタＭＰ２のドレインとＰ型トランジスタＭＰ３のソースとの間の接続ノードが、バッファ回路３６の出力ノードＯＵＴである。

Ｐ型トランジスタＭＰ１は、スイッチＳＷ４を介してゲートにバイアス電圧ＶＢが供給される構成となっており、電流源として動作する。電源電圧ノードとＰ型トランジスタＭＰ１のゲートとの間には容量Ｃ３が接続されており、Ｐ型トランジスタＭＰ１は、容量Ｃ３にバイアス電圧ＶＢをサンプルホールドした状態でも動作可能である。Ｐ型トランジスタＭＰ２は、ゲートにバイアス電圧ＶＣが供給される構成となっており、カスコードトランジスタとして動作する。Ｐ型トランジスタＭＰ３は、電流源として動作するＰ型トランジスタＭＰ１とともにソースフォロワを構成しており、入力ノードＩＮから供給される信号（参照信号ＶＲＡＭＰ）をバッファして出力ノードＯＵＴから出力する。すなわち、バッファ回路３６は、参照信号ＶＲＡＭＰをバッファして比較回路４４へと出力する。

隣り合う列回路３２のバッファ回路３６の出力ノードの間には、スイッチＳＷ１がそれぞれ設けられている（図３参照）。これら複数のスイッチＳＷ１は、各列のバッファ回路３６の出力ノードの間の接続状態を切り替えるスイッチ回路を構成している。このスイッチＳＷ１は、光電変換装置の動作の際に重視するモードに応じて接続状態を切り替え可能に構成することが可能である。すなわち、各列のバッファ回路３６の出力ノードを互いに接続することで、バッファ回路３６が発するランダムノイズを平均化し、ノイズを低減することができる。その反面、各列のバッファ回路３６の出力ノードを接続した場合、列間での干渉が生じやすくなり得る。そこで、低ノイズを重視するモードではスイッチＳＷ１をオン（接続状態、導通状態）に設定し、低干渉を重視するモードではスイッチＳＷ１をオフ（非接続状態、非導通状態）に設定することが可能である。このように、各列のバッファ回路３６の出力ノードの間にスイッチＳＷ１を設けることで、光電変換装置の多機能化が可能となる。

本実施形態の光電変換装置１００は、１つの基板の上に上述した総ての回路ブロックを配置する構成としてもよいし、複数の基板を積層した積層型として各基板に回路ブロックを作り分ける構成としてもよい。

図５（ａ）は、画素アレイ部１０を配置した画素基板１１０と、その他の回路ブロックを配置した回路基板１２０とを積層した場合の模式図である。画素基板１１０と回路基板１２０とを別々の基板に配置することで、画素アレイ部１０の面積を犠牲にすることなく光電変換装置１００の小型化を図ることが可能となる。

図５（ｂ）は、画素アレイ部１０を配置した画素基板１１０と、その他の回路ブロックを配置した回路基板１２０，１３０とを積層した場合の模式図である。この場合にも、画素アレイ部１０の面積を犠牲にすることなく光電変換装置１００の小型化を図ることが可能となる。

なお、１つの機能ブロックを構成する回路要素は、必ずしも同じ基板に配置する必要はなく、別々の基板に配置してもよい。

次に、本実施形態による光電変換装置の駆動方法について、図６及び図７を用いて説明する。図６及び図７は、本実施形態による光電変換装置の動作例を示すタイミング図である。

本実施形態による光電変換装置は、スイッチＳＷ１を用いることで、上述した動作モードの切り替えが可能なほか、各列の比較回路４４の動作タイミングを分散して電源電圧や基準電圧の変動を抑制し、画質を改善することも可能である。この点について、光電変換装置の動作例を示しつつ、以下に説明する。ここでは読み出し回路３０Ａの動作を説明するが、読み出し回路３０Ｂの動作も同様である。

図６は、スイッチＳＷ１を駆動しない（常に非導通状態）場合の動作例を示すタイミング図である。図６には、制御信号ＰＴＸ，ＰＲＥＳ，ＡＺ，ＳＨＴ及び信号ＶＯＵＴの波形を実線で、参照信号ＶＲＡＭＰの波形を破線で、それぞれ示している。ここでは、制御信号ＰＴＸ，ＰＲＥＳ，ＡＺ，ＳＨＴがＨｉｇｈレベルのときに対応するトランジスタ又はスイッチがオンになり、制御信号ＰＴＸ，ＰＲＥＳ，ＡＺ，ＳＨＴがＬｏｗレベルのときに対応するトランジスタ又はスイッチがオフになるものとする。

時刻ｔ０の直前において、読み出し対象の行の制御信号ＰＳＥＬ（図示せず）はＨｉｇｈレベルであるものとする。これにより、当該行に属する画素１２の選択トランジスタＭ４はオンになっており、これら画素１２の各々は対応する列の垂直出力線１６Ａに画素信号を出力できる状態である。また、時刻ｔ０の直前において、読み出し対象の行の制御信号ＰＴＸ，ＰＲＥＳ及び制御信号ＳＨＴ，ＡＺはＬｏｗレベルであり、参照信号ＶＲＡＭＰは所定の基準電圧であるものとする。

時刻ｔ０から時刻ｔ１の期間において、垂直走査回路２０は、読み出し対象の行の制御信号ＰＲＥＳをＨｉｇｈレベルに制御する。これにより、当該行に属する画素１２のリセットトランジスタＭ２がオンになり、ノードＦＤが電圧ＶＤＤに応じた電圧にリセットされる。垂直出力線１６Ａには、ノードＦＤのリセット電圧に応じた電圧の信号ＶＯＵＴ（リセットレベルの画素信号）が出力される。

また、時刻ｔ０から時刻ｔ２の期間において、制御回路８０は、制御信号ＡＺをＨｉｇｈレベルに制御する。これにより、各列の列回路３２のスイッチＳＷ２，ＳＷ３がオンになり、比較回路４４の反転入力ノード及び非反転入力ノードがリセットレベルの電圧にリセットされる。つまり、時刻ｔ２の時点において、容量Ｃ１の一方の電極は信号ＶＯＵＴのリセットレベルの電圧になっており、容量Ｃ１の他方の電極は比較回路４４のリセットレベルの電圧になっている。また、容量Ｃ２の一方の電極は参照信号ＶＲＡＭＰの基準電圧になっており、容量Ｃ２の他方の電極は比較回路４４のリセットレベルの電圧になっている。比較回路４４の閾値電圧は、信号ＶＯＵＴのリセットレベルの電圧と参照信号ＶＲＡＭＰの基準電圧との間の電位差に相当する電圧にリセットされる。

なお、比較回路４４の閾値電圧とは、比較回路４４から出力される比較信号のレベルが変化するときの、画素信号の信号レベルと参照信号の信号レベルとの差に相当する電圧である。すなわち、比較回路４４は、画素信号の信号レベルと参照信号の信号レベルとの差が閾値電圧よりも小さい場合と大きい場合とにおいて、異なるレベルを示す比較信号を出力する。

続く時刻ｔ２において、制御回路８０は、制御信号ＡＺをＬｏｗレベルに制御する。これにより、各列の列回路３２のスイッチＳＷ２，ＳＷ３がオフになり、容量Ｃ１には信号ＶＯＵＴのリセットレベルがクランプされ、容量Ｃ２には参照信号ＶＲＡＭＰの基準電圧に対応する基準レベルがクランプされる。

続く時刻ｔ４において、参照信号生成回路３８Ａは、参照信号ＶＲＡＭＰを基準電圧から所定のスタート電圧まで増加する。そして、参照信号生成回路３８は、続く時刻ｔ５から、時間の経過とともに参照信号ＶＲＡＭＰの電圧を時間の経過とともに変化するスロープ動作を開始する。また、カウンタ回路４８Ａは、スロープ動作の開始と同時にカウントアップを開始し、カウント値を示すカウント信号ＣＯＵＮＴを各列の列回路３２にカウント信号線５０を介して供給する。

比較回路４４は、容量Ｃ１を介して入力される信号ＶＯＵＴのレベルと容量Ｃ２を介して入力される参照信号ＶＲＡＭＰのレベルとの比較動作を行う。そして、比較回路４４は、信号ＶＯＵＴのレベルと参照信号ＶＲＡＭＰのレベルとの大小関係が変化したタイミング、例えば図６における時刻ｔ６において、出力信号のレベルを反転する。なお、リセットレベルの信号ＶＯＵＴと参照信号ＶＲＡＭＰとの比較動作においては、多数の比較回路４４の出力信号のレベルが一斉に反転することがある。多数の比較回路４４が一斉に反転すると、一時に流れる電流量が増大し、ひいては電源電圧や基準電圧が変動する原因となる。

メモリ５２Ｗは、比較回路４４の出力信号のレベルが反転したタイミングにカウンタ回路４８Ａから供給されているカウント信号ＣＯＵＮＴが示すカウント値を、画素信号のデジタルデータとして保持する。このようにして、リセットレベルの画素信号に対するＡＤ変換が行われる。メモリ５２Ｗに保持されたデジタルデータは、メモリ５２Ｒに転送された後、水平走査回路６０Ａからの制御信号に応じて出力回路７０Ａに転送される。

続く時刻ｔ７において、参照信号生成回路３８Ａは、参照信号ＶＲＡＭＰを基準電圧のレベルにリセットする。

続く時刻ｔ８から時刻ｔ９の期間において、垂直走査回路２０は、読み出し対象の行の制御信号ＰＴＸをＨｉｇｈレベルに制御する。これにより、当該行に属する画素１２の転送トランジスタＭ１がオンになり、所定の露光期間の間に光電変換素子ＰＤに蓄積された電荷がノードＦＤに転送される。これにより、ノードＦＤの電圧は光電変換素子ＰＤから転送された電荷の量に応じて低下し、垂直出力線１６Ａに出力される信号ＶＯＵＴの電圧も低下する。垂直出力線１６Ａには、ノードＦＤの電圧に応じた電圧の信号ＶＯＵＴ（光信号レベルの画素信号）が出力される。

続く時刻ｔ１０において、参照信号生成回路３８Ａは、参照信号ＶＲＡＭＰを基準電圧から所定のスタート電圧まで増加する。そして、参照信号生成回路３８は、続く時刻ｔ１１から、時間の経過とともに参照信号ＶＲＡＭＰの電圧を時間の経過とともに変化するスロープ動作を開始する。また、カウンタ回路４８Ａは、スロープ動作の開始と同時にカウントアップを開始し、カウント値を示すカウント信号ＣＯＵＮＴを各列の列回路３２にカウント信号線５０を介して供給する。

比較回路４４は、容量Ｃ１を介して入力される信号ＶＯＵＴのレベルと容量Ｃ２を介して入力される参照信号ＶＲＡＭＰのレベルとの比較動作を行う。そして、比較回路４４は、信号ＶＯＵＴのレベルと参照信号ＶＲＡＭＰのレベルとの大小関係が変化したタイミング、例えば図６における時刻ｔ１２において、出力信号のレベルを反転する。

メモリ５２Ｗは、比較回路４４の出力信号のレベルが反転したタイミングにカウンタ回路４８Ａから供給されているカウント信号ＣＯＵＮＴが示すカウント値を、画素信号のデジタルデータとして保持する。このようにして、光信号レベルの画素信号に対するＡＤ変換が行われる。メモリ５２Ｗに保持されたデジタルデータは、メモリ５２Ｒに転送された後、水平走査回路６０Ａからの制御信号に応じて出力回路７０Ａに転送される。

このようにして取得された画素信号のデジタルデータに対しては、後段の出力回路７０Ａにおいて相関二重サンプリングによる補正処理が施される。相関二重サンプリングによる補正処理では、光信号レベルの画素信号のデジタルデータからリセットレベルの画素信号のデジタルデータを差し引き、光信号レベルの画素信号に重畳するノイズ成分を除去する。

図７は、スイッチＳＷ１を駆動する場合の動作例を示すタイミング図である。図７には、制御信号ＰＴＸ，ＰＲＥＳ，ＡＺ，ＳＨＴ及び信号ＶＯＵＴの波形を実線で、参照信号ＶＲＡＭＰの波形を破線で、それぞれ示している。ここでは、制御信号ＰＴＸ，ＰＲＥＳ，ＡＺ，ＳＨＴがＨｉｇｈレベルのときに対応するトランジスタ又はスイッチがオンになり、制御信号ＰＴＸ，ＰＲＥＳ，ＡＺ，ＳＨＴがＬｏｗレベルのときに対応するトランジスタ又はスイッチがオフになるものとする。

図７のタイミング図が図６のタイミング図と異なる点は、時刻ｔ０から時刻ｔ３の期間において制御信号ＳＨＴをＨｉｇｈレベルに制御していることである。制御信号ＳＨＴをＨｉｇｈレベルに制御することでスイッチＳＷ１はオンになり、各列のバッファ回路３６の出力ノードの間は電気的に接続される。つまり、比較回路４４のリセット並びに信号ＶＯＵＴのリセットレベル及び参照信号ＶＲＡＭＰの基準レベルのクランプは各列のバッファ回路３６の出力ノード間が接続された状態で行い、その後に各列のバッファ回路３６の出力ノード間の接続を解除する。

一般に、バッファ回路３６は各素子の性能ばらつきや配線抵抗のばらつき等に起因する固有のオフセットを有しており、各列のバッファ回路３６の出力はそれぞれに固有のオフセット成分を含む。時刻ｔ０から時刻ｔ２の期間には、スイッチＳＷ１をオンにして各列のバッファ回路３６の出力ノード間を電気的に接続しているため、各列のバッファ回路３６の出力にはこれらバッファ回路３６のオフセットの平均値が現れる。一方、時刻ｔ３において各列のバッファ回路３６の出力ノード間の接続を解除した際には、各列のバッファ回路３６の出力ノードにはそれぞれに固有のオフセットが現れる。その結果、比較回路４４の反転タイミングは、時刻ｔ６に対し、このオフセットの平均値から各々のオフセットへの変化分だけずれを生じることになる。これにより、各列の列回路３２における比較回路４４の反転タイミングを分散させ、一時に出力信号が反転する比較回路４４の数を減らすことが可能となる。その結果、ピーク電流量を低減し、ひいては電源電圧や基準電圧の変動を抑制することが可能となる。各列の比較回路４４の反転タイミングがずれることによるカウント値のずれは、出力回路７０ＡにおいてデジタルＣＤＳ処理を行うことによりオフセット成分として除去することができる。

なお、参照信号ＶＲＡＭＰの傾きを小さくしてＡＤ変換ゲインを大きくする場合は制御信号ＳＨＴを常にＬｏｗレベルとして動作するなど、ゲインに応じてスイッチＳＷ１の動作モードを切り替えるようにしてもよい。また、図７では、時刻ｔ２において制御信号ＡＺをＬｏｗレベルにした後、時刻ｔ３において制御信号ＳＨＴをＬｏｗレベルにしているが、制御信号ＡＺと制御信号ＳＨＴとを同時にＬｏｗレベルにしてもよい。或いは、時刻ｔ２において制御信号ＡＺをＬｏｗレベルにする直前に制御信号ＳＨＴをＬｏｗレベルにしてもよい。また、参照信号ＶＲＡＭＰの傾きに応じて制御信号ＳＨＴをＬｏｗレベルにするタイミングを調整してもよい。少なくとも、制御信号ＡＺがＨｉｇｈレベルにある期間と、制御信号ＳＨＴがＨｉｇｈレベルにある期間とが重なっていればよい。別の見方をすれば、制御信号ＡＺがＨｉｇｈレベルにある期間の少なくとも一部において、制御信号ＳＨＴがＨｉｇｈレベルにあれば良い。つまり、スイッチＳＷ２、ＳＷ３がオンしている期間の少なくとも一部において、スイッチＳＷ１がオンしていれば良い。このように、オフセットクランプ動作を行う期間の少なくとも一部の期間にスイッチＳＷ１がオンすることによって、複数のバッファ回路３６のオフセットの平均値を取得でき、ノイズを低減することができる。

このように、本実施形態によれば、列並列ＡＤ変換器を備えた光電変換装置において、多機能化を実現するとともに、電源電圧の変動を抑制して画質の向上を図ることが可能となる。

［第２実施形態］
本発明の第２実施形態による光電変換装置について、図８を用いて説明する。第１実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図８は、本実施形態による光電変換装置における列回路の構成例を示す回路図である。

本実施形態による光電変換装置は、列回路３２の構成が異なるほかは第１実施形態による光電変換装置と同様である。本実施形態では、本実施形態の列回路３２が第１実施形態の列回路３２と異なる部分を中心に説明し、第１実施形態の光電変換装置と共通する部分については適宜説明を省略する。

第１実施形態の光電変換装置では、各列の列回路３２のバッファ回路３６を参照信号線４０に対して並列に接続している（図２参照）。これに対し、本実施形態の光電変換装置では、図８に示すように、参照信号が供給される経路に複数のバッファ回路３６を直列に接続している。各列の列回路３２の容量Ｃ２は、隣り合う列回路３２のバッファ回路３６間のノードにおいて参照信号線４０に接続されている。隣り合う列回路３２のバッファ回路３６の出力ノードがスイッチＳＷ１を介して接続されている点は、第１実施形態と同様である。

列回路３２をこのように構成した場合にも、スイッチＳＷ１をオンにすることにより、バッファ回路３６が発するランダムノイズの影響を低減することができる。すなわち、低ノイズで動作するモードを実施可能である。また、図７のタイミング図と同様の駆動を行うことにより、各列の列回路３２における比較回路４４の反転タイミングを分散させて電源電圧や基準電圧の変動を抑制することができ、画質を改善することが可能である。すなわち、時刻ｔ０から時刻ｔ２のクランプ期間においてスイッチＳＷ１をオンにすることで、各列のバッファ回路３６のオフセットを平均化することができる。そして、クランプ終了後に制御信号ＳＨＴをＬｏｗレベルにすることで、各列の列回路３２における比較回路４４の反転タイミングを分散させることができる。

なお、第１実施形態の光電変換装置では、バッファ回路３６が参照信号線４０と各列の比較回路４４との間に並列に接続されていることにより、参照信号生成回路３８Ａと各列の比較回路４４との間のバッファ回路３６が１つで統一された構成となっている。したがって、第１実施形態の光電変換装置は、本実施形態の光電変換装置と比較して、各列の特性を揃えやすいというメリットがある。

このように、本実施形態によれば、列並列ＡＤ変換器を備えた光電変換装置において、多機能化を実現するとともに、電源電圧の変動を抑制して画質の向上を図ることが可能となる。

［第３実施形態］
本発明の第３実施形態による光電変換装置について、図９を用いて説明する。第１又は第２実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図９は、本実施形態による光電変換装置における列回路の構成例を示す回路図である。

本実施形態による光電変換装置は、列回路３２の構成が異なるほかは第１実施形態による光電変換装置と同様である。本実施形態では、本実施形態の列回路３２が第１実施形態の列回路３２と異なる部分を中心に説明し、第１実施形態の光電変換装置と共通する部分については適宜説明を省略する。

第１実施形態の光電変換装置では、隣り合う列回路３２のバッファ回路３６の出力ノードの間にスイッチＳＷ１を設けている（図２参照）。これに対し、本実施形態の光電変換装置では、図９に示すように、列回路３２ａのバッファ回路３６ａの出力ノードと列回路３２ｃのバッファ回路３６ｃの出力ノードとの間にスイッチＳＷ１１を設けている。また、列回路３２ｂのバッファ回路３６ｂの出力ノードと列回路３２ｄのバッファ回路３６ｄの出力ノードとの間にスイッチＳＷ１２を設けている。ここで、列回路３２ａ，３２ｂ，３２ｃ，３２ｄは、この順番で隣り合って配されているものとする。スイッチＳＷ１１は、ＳＨＴ信号線４２から供給される制御信号ＳＨＴ１により制御されるスイッチである。スイッチＳＷ１２は、ＳＨＴ信号線４２から供給される制御信号ＳＨＴ２により制御されるスイッチである。

別の言い方をすると、本実施形態において、各列に配された複数の列回路３２は、列回路３２ａ，３２ｃを含む第１の組と、列回路３２ｂ，３２ｄを含む第２の組と、に分けられる。スイッチＳＷ１１は、第１の組のバッファ回路３６の出力ノードの間の接続状態を切り替え可能に構成されたスイッチ回路を構成している。また、スイッチＳＷ１２は、第２の組のバッファ回路３６の出力ノードの間の接続状態を、スイッチＳＷ１１を含むスイッチ回路から独立して切り替え可能に構成されたスイッチ回路を構成している。

本実施形態の光電変換装置では、制御信号ＳＨＴ１及び制御信号ＳＨＴ２のうちのいずれか一方のみをＨｉｇｈレベルに制御することで、スイッチＳＷ１１及びスイッチＳＷ１２のうちの一方のみをオンにする駆動が可能である。光電変換装置をこのように構成することで、例えば列回路３２を１列おきに間引き動作をする場合、例えばバッファ回路３６ｂ，３６ｄをパワーオフして省電力化を実施するような動作モードに対応しやすくなる。バッファ回路３６ｂ，３６ｄをパワーオフするとそれらの出力がフローティングになるため、スイッチＳＷ１２がオンオフして電位変動が生じると静定に時間がかかってノイズを発生し、ひいては画質劣化の原因となり得る。このような場合、制御信号ＳＨＴ１のみを図７のタイミング図における制御信号ＳＨＴと同様に駆動し、制御信号ＳＨＴ２についてはＬｏｗレベルに設定してスイッチＳＷ１２をオフに維持することで、省電力モード時の画質劣化を抑制することが可能である。

スイッチＳＷ１１により接続する列回路３２の組及びスイッチＳＷ１２により接続する列回路３２の組は、適宜設定することができる。また、スイッチＳＷ１により接続する列回路３２の組の数は、必ずしも２つである必要はなく、３つ以上の組を設けてもよい。

このように、本実施形態によれば、列並列ＡＤ変換器を備えた光電変換装置において、電源電圧の変動を抑制して画質の向上を図ることが可能となる。

［第４実施形態］
本発明の第４実施形態による光電変換装置について、図１０を用いて説明する。第１乃至第３実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図１０は、本実施形態による光電変換装置における列回路の構成例を示す回路図である。

本実施形態による光電変換装置は、列回路３２の構成が異なるほかは第３実施形態による光電変換装置と同様である。本実施形態では、本実施形態の列回路３２が第３実施形態の列回路３２と異なる部分を中心に説明し、第３実施形態の光電変換装置と共通する部分については適宜説明を省略する。

図１０に示すように、本実施形態の光電変換装置は、列回路３２ａに接続される垂直出力線１６Ａと列回路３２ｃに接続される垂直出力線１６Ａとの間に設けられたスイッチＳＷ５１を更に有している。また、本実施形態の光電変換装置は、列回路３２ｂに接続される垂直出力線１６Ａと列回路３２ｄに接続される垂直出力線１６Ａとの間に設けられたスイッチＳＷ５２を更に有している。スイッチＳＷ５１は、ＳＨＴ信号線４２から供給される制御信号ＳＨＴ３により制御されるスイッチである。スイッチＳＷ５２は、ＳＨＴ信号線４２から供給される制御信号ＳＨＴ４により制御されるスイッチである。

スイッチＳＷ５１，ＳＷ５２は、各列の垂直出力線１６Ａの間の接続状態を切り替えるスイッチ回路を構成している。スイッチＳＷ５１は、列回路３２ａ，３２ｃを含む第１の組の列回路３２が配された列の垂直出力線１６Ａの間の接続状態を切り替え可能に構成されたスイッチ回路を構成している。また、スイッチＳＷ５２は、列回路３２ｂ，３２ｄを含む第２の組の列回路３２が配された列の垂直出力線１６Ａの間の接続状態を切り替え可能に構成されたスイッチ回路を構成している。

本実施形態の光電変換装置では、制御信号ＳＨＴ１，ＳＨＴ２，ＳＨＴ３，ＳＨＴ４を、図７のタイミング図における制御信号ＳＨＴと同様に制御する。このように光電変換装置を駆動することにより、各列の列回路３２における比較回路４４の反転タイミングを分散させるとともに、各列の列回路３２に対応する垂直出力線１６Ａの電位を時刻ｔ０から時刻ｔ２のクランプ期間に対して変化させることが可能となる。これにより、電源電圧や基準電圧の変動を更に抑制し、画質を改善することが可能である。

このように、本実施形態によれば、列並列ＡＤ変換器を備えた光電変換装置において、電源電圧の変動を抑制して画質の向上を図ることが可能となる。

［第５実施形態］
本発明の第５実施形態による光電変換装置について、図１１及び図１２を用いて説明する。第１乃至第４実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図１１は、本実施形態による光電変換装置における列回路の構成例を示す回路図である。図１２は、本実施形態による光電変換装置の駆動方法を示すタイミング図である。

本実施形態による光電変換装置は、列回路３２の構成が異なるほかは第４実施形態による光電変換装置と同様である。本実施形態では、本実施形態の列回路３２が第４実施形態の列回路３２と異なる部分を中心に説明し、第４実施形態の光電変換装置と共通する部分については適宜説明を省略する。

第１乃至第４実施形態の光電変換装置では、各列の列回路３２の比較回路４４のリセット用のスイッチＳＷ２，ＳＷ３を、共通の制御信号ＡＺにより制御している。これに対し、本実施形態の光電変換装置では、列回路３２ａ，３２ｃの比較回路４４のリセット用のスイッチＳＷ２，ＳＷ３は、制御信号ＡＺ１により制御する。そして、列回路３２ｂ，３２ｄの比較回路４４のリセット用のスイッチＳＷ２，ＳＷ３は、制御信号ＡＺ２により制御する。

次に、本実施形態による光電変換装置の駆動方法について、図１２を用いて説明する。図１２は、スイッチＳＷ１１，ＳＷ１２，ＳＷ５１，ＳＷ５２を駆動しない（常に非導通状態）場合の動作例を示すタイミング図である。図１２には、制御信号ＰＴＸ，ＰＲＥＳ，ＡＺ１，ＡＺ２，ＳＨＴ１，ＳＨＴ２，ＳＨＴ３，ＳＨＴ４及び信号ＶＯＵＴの波形を実線で、参照信号ＶＲＡＭＰの波形を破線で、それぞれ示している。ここでは、制御信号ＰＴＸ，ＰＲＥＳ，ＡＺ１，ＡＺ２，ＳＨＴ１，ＳＨＴ２，ＳＨＴ３，ＳＨＴ４がＨｉｇｈレベルのときに対応するトランジスタ又はスイッチがオンになるものとする。また、制御信号ＰＴＸ，ＰＲＥＳ，ＡＺ１，ＡＺ２，ＳＨＴ１，ＳＨＴ２，ＳＨＴ３，ＳＨＴ４がＬｏｗレベルのときに対応するトランジスタ又はスイッチがオフになるものとする。

時刻ｔ０の直前において、読み出し対象の行の制御信号ＰＳＥＬ（図示せず）はＨｉｇｈレベルであるものとする。これにより、当該行に属する画素１２の選択トランジスタＭ４はオンになっており、これら画素１２の各々は対応する列の垂直出力線１６Ａに画素信号を出力できる状態である。また、時刻ｔ０の直前において、読み出し対象の行の制御信号ＰＴＸ，ＰＲＥＳ及び制御信号ＳＨＴ１，ＳＨＴ２，ＳＨＴ３，ＳＨＴ４，ＡＺ１，ＡＺ２はＬｏｗレベルであり、参照信号ＶＲＡＭＰは所定の基準電圧（第１基準電圧）であるものとする。

時刻ｔ０から時刻ｔ１の期間において、垂直走査回路２０は、読み出し対象の行の制御信号ＰＲＥＳをＨｉｇｈレベルに制御する。これにより、当該行に属する画素１２のリセットトランジスタＭ２がオンになり、ノードＦＤが電圧ＶＤＤに応じた電圧にリセットされる。垂直出力線１６Ａには、ノードＦＤのリセット電圧に応じた電圧の信号ＶＯＵＴ（リセットレベルの画素信号）が出力される。

また、時刻ｔ０から時刻ｔ２の期間において、制御回路８０は、制御信号ＡＺ１をＨｉｇｈレベルに制御する。これにより、列回路３２ａ，３２ｃのスイッチＳＷ２，ＳＷ３がオンになり、比較回路４４の反転入力ノード及び非反転入力ノードがリセットレベルの電圧にリセットされる。つまり、時刻ｔ２の時点において、容量Ｃ１の一方の電極は信号ＶＯＵＴのリセットレベルの電圧になっており、容量Ｃ１の他方の電極は比較回路４４のリセットレベルの電圧になっている。また、容量Ｃ２の一方の電極は参照信号ＶＲＡＭＰの第１基準電圧になっており、容量Ｃ２の他方の電極は比較回路４４のリセットレベルの電圧になっている。

時刻ｔ２において、制御回路８０は、制御信号ＡＺ１をＬｏｗレベルに制御する。これにより、列回路３２ａ，３２ｃのスイッチＳＷ２，ＳＷ３がオフになり、列回路３２ａ，３２ｃの容量Ｃ１には信号ＶＯＵＴのリセットレベルがクランプされ、容量Ｃ２には参照信号ＶＲＡＭＰの第１基準電圧に対応する第１基準レベルがクランプされる。

時刻ｔ２から時刻ｔ３の期間において、参照信号生成回路３８Ａは、参照信号ＶＲＡＭＰを、第１基準電圧から、第１基準電圧と異なる所定の基準電圧（第２基準電圧）に切り替える。

また、時刻ｔ０から時刻ｔ３の期間において、制御回路８０は、制御信号ＡＺ２をＨｉｇｈレベルに制御する。これにより、列回路３２ｂ，３２ｄのスイッチＳＷ２，ＳＷ３がオンになり、比較回路４４の反転入力ノード及び非反転入力ノードがリセットレベルの電圧にリセットされる。つまり、時刻ｔ３の時点において、容量Ｃ１の一方の電極は信号ＶＯＵＴのリセットレベルの電圧になっており、容量Ｃ１の他方の電極は比較回路４４のリセットレベルの電圧になっている。また、容量Ｃ２の一方の電極は参照信号ＶＲＡＭＰの第２基準電圧になっており、容量Ｃ２の他方の電極は比較回路４４のリセットレベルの電圧になっている。

時刻ｔ３において、制御回路８０は、制御信号ＡＺ２をＬｏｗレベルに制御する。これにより、列回路３２ｂ，３２ｄのスイッチＳＷ２，ＳＷ３がオフになり、列回路３２ｂ，３２ｄの容量Ｃ１には信号ＶＯＵＴのリセットレベルがクランプされ、容量Ｃ２には参照信号ＶＲＡＭＰの第２基準電圧に対応する第２基準レベルがクランプされる。

このように、参照信号ＶＲＡＭＰは、時刻ｔ２では第１基準レベル、時刻ｔ３では第２基準レベルとなっており、列回路３２ａ，３２ｃの比較回路４４と列回路３２ｂ，３２ｄの比較回路４４とは、参照信号ＶＲＡＭＰの異なる基準レベルをクランプする。これにより、列回路３２ａ，３２ｃの比較回路４４と列回路３２ｂ，３２ｄの比較回路４４とは、同じレベルの信号ＶＯＵＴに対して、出力信号のレベルが異なる時刻において反転する。例えば、列回路３２ａ，３２ｃの比較回路４４の出力は時刻ｔ６において反転し、列回路３２ｂ，３２ｄの比較回路４４の出力は時刻ｔ７において反転する。これにより、列回路３２ａ，３２ｃの比較回路４４の出力が反転するタイミングと列回路３２ｂ，３２ｄの比較回路４４の出力が反転するタイミングとを分散させることができ、電源電圧や基準電圧の変動を抑制し、ひいては画質を改善することができる。

なお、ここではスイッチＳＷ１１，ＳＷ１２，ＳＷ５１，ＳＷ５２を駆動しない場合の動作例を示したが、第３又は第４実施形態の場合と同様、スイッチＳＷ１１，ＳＷ１２，ＳＷ５１，ＳＷ５２を併用する駆動を行ってもよい。この場合、例えば図１１に示すように、制御信号ＡＺ１を使用する列回路３２ａ，３２ｃに対応してスイッチＳＷ１１を設け、制御信号ＡＺ２を使用する列回路３２ｂ，３２ｄに対応してスイッチＳＷ１２を設ける。このように構成することで、列回路３２ａ，３２ｃの比較回路４４の出力が反転するタイミングと列回路３２ｂ，３２ｄの比較回路４４の出力が反転するタイミングとを更に分散させることができ、より効果的に電源電圧や基準電圧の変動を抑制することができる。

このように、本実施形態によれば、列並列ＡＤ変換器を備えた光電変換装置において、電源電圧の変動を抑制して画質の向上を図ることが可能となる。

［第６実施形態］
本発明の第６実施形態による光電変換装置について、図１３を用いて説明する。第１乃至第５実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図１３は、本実施形態による光電変換装置における列回路の構成例を示す回路図である。

第１乃至第５実施形態では、参照信号生成回路３８Ａから各列の列回路３２に１種類の参照信号ＶＲＡＭＰが供給される構成を説明したが、各列の列回路３２に供給される参照信号ＶＲＡＭＰは２種類以上であってもよい。本実施形態ではその一例として、参照信号生成回路３８Ａから別々の参照信号線を介して２種類の参照信号ＶＲＡＭＰが供給される場合の構成例を説明する。

本実施形態による光電変換装置は、列回路３２の構成が異なるほかは第１実施形態による光電変換装置と同様である。本実施形態では、本実施形態の列回路３２が第１実施形態の列回路３２と異なる部分を中心に説明し、第１実施形態の光電変換装置と共通する部分については適宜説明を省略する。

本実施形態の光電変換装置の列回路３２は、図１３に示すように、ダミーバッファ回路３６Ｄと、スイッチＳＷ６１，ＳＷ６２，ＳＷ６３，ＳＷ６４と、を更に有している。また、参照信号生成回路３８Ａからは、参照信号線４０ａを介して参照信号ＶＲＡＭＰ１が、参照信号線４０ｂを介して参照信号ＶＲＡＭＰ２が、各列の列回路３２にそれぞれ供給される。スイッチＳＷ６１及びスイッチＳＷ６３の一方のノードは、参照信号線４０ａに接続されている。スイッチＳＷ６２及びスイッチＳＷ６４の一方のノードは、参照信号線４０ｂに接続されている。スイッチＳＷ６１及びスイッチＳＷ６２の他方のノードは、バッファ回路３６の入力ノードに接続されている。スイッチＳＷ６３及びスイッチＳＷ６４の他方のノードは、ダミーバッファ回路３６Ｄの入力ノードに接続されている。ダミーバッファ回路３６Ｄの出力ノードはオープンの状態である。

各列の列回路３２をこのように構成することで、比較回路４４に入力する参照信号として、２種類の参照信号ＶＲＡＭＰ１，ＶＲＡＭＰ２のうちのいずれか一方を選択することができる。すなわち、スイッチＳＷ６１をオンに設定し、スイッチＳＷ６２をオフに設定することで、比較回路４４には参照信号ＶＲＡＭＰ１が入力される。また、スイッチＳＷ６１をオフに設定し、スイッチＳＷ６２をオンに設定することで、比較回路４４には参照信号ＶＲＡＭＰ２が入力される。

スイッチＳＷ６３，ＳＷ６４は、スイッチＳＷ６１，ＳＷ６２に対して相補的に駆動する。すなわち、スイッチＳＷ６１をオン、スイッチＳＷ６２をオフに設定して参照信号ＶＲＡＭＰ１を選択した場合には、スイッチＳＷ６３をオフ、スイッチＳＷ６４をオンに設定する。この場合、参照信号線４０ａはバッファ回路３６に接続され、参照信号線４０ｂはダミーバッファ回路３６Ｄに接続される。一方、スイッチＳＷ６１をオフ、スイッチＳＷ６２をオンに設定して参照信号ＶＲＡＭＰ２を選択した場合には、スイッチＳＷ６３をオン、スイッチＳＷ６４をオフに設定する。この場合、参照信号線４０ａはダミーバッファ回路３６Ｄに接続され、参照信号線４０ｂはバッファ回路３６に接続される。つまり、比較回路４４に入力される参照信号として参照信号ＶＲＡＭＰ１，ＶＲＡＭＰ２のうちのどちらを選択した場合にも、参照信号線４０ａ，４０ｂの各々には、バッファ回路３６及びダミーバッファ回路３６Ｄのいずれかが接続される。したがって、スイッチＳＷ６１，ＳＷ６２，ＳＷ６３，ＳＷ６４をこのように駆動することで、参照信号線４０ａ，４０ｂに付随する容量の変動を抑制することが可能である。

なお、図１３の構成例では小面積化の観点からダミーバッファ回路３６Ｄの出力ノード間にスイッチＳＷ１を設けていないが、バッファ回路３６の出力ノード間と同様、ダミーバッファ回路３６Ｄの出力ノード間にスイッチＳＷ１を設けてもよい。

このように、本実施形態によれば、列並列ＡＤ変換器を備えた光電変換装置において、電源電圧の変動を抑制して画質の向上を図ることが可能となる。

［第７実施形態］
本発明の第７実施形態による撮像システムについて、図１４を用いて説明する。図１４は、本実施形態による撮像システムの概略構成を示すブロック図である。

上記第１乃至第６実施形態で述べた光電変換装置１００は、種々の撮像システムに適用可能である。適用可能な撮像システムの例としては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、レンズなどの光学系と撮像装置とを備えるカメラモジュールも、撮像システムに含まれる。図１４には、これらのうちの一例として、デジタルスチルカメラのブロック図を例示している。

図１４に例示した撮像システム２００は、撮像装置２０１、被写体の光学像を撮像装置２０１に結像させるレンズ２０２、レンズ２０２を通過する光量を可変にするための絞り２０４、レンズ２０２の保護のためのバリア２０６を有する。レンズ２０２及び絞り２０４は、撮像装置２０１に光を集光する光学系である。撮像装置２０１は、第１乃至第６実施形態のいずれかで説明した光電変換装置１００であって、レンズ２０２により結像された光学像を画像データに変換する。

撮像システム２００は、また、撮像装置２０１より出力される出力信号の処理を行う信号処理部２０８を有する。信号処理部２０８は、撮像装置２０１が出力するデジタル信号から画像データの生成を行う。また、信号処理部２０８は必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。撮像装置２０１は、信号処理部２０８で処理されるデジタル信号を生成するＡＤ変換部を備えうる。ＡＤ変換部は、撮像装置２０１の光電変換部が形成された半導体層（半導体基板）に形成されていてもよいし、撮像装置２０１の光電変換部が形成された半導体層とは別の半導体基板に形成されていてもよい。また、信号処理部２０８が撮像装置２０１と同一の半導体基板に形成されていてもよい。

撮像システム２００は、更に、画像データを一時的に記憶するためのバッファメモリ部２１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）２１２を有する。更に撮像システム２００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体２１４、記録媒体２１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）２１６を有する。なお、記録媒体２１４は、撮像システム２００に内蔵されていてもよく、着脱可能であってもよい。

更に撮像システム２００は、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部２１８、撮像装置２０１と信号処理部２０８に各種タイミング信号を出力するタイミング発生部２２０を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システム２００は少なくとも撮像装置２０１と、撮像装置２０１から出力された出力信号を処理する信号処理部２０８とを有すればよい。

撮像装置２０１は、撮像信号を信号処理部２０８に出力する。信号処理部２０８は、撮像装置２０１から出力される撮像信号に対して所定の信号処理を実施し、画像データを出力する。信号処理部２０８は、撮像信号を用いて、画像を生成する。

このように、本実施形態によれば、第１乃至第６実施形態による光電変換装置１００を適用した撮像システムを実現することができる。

［第８実施形態］
本発明の第８実施形態による撮像システム及び移動体について、図１５を用いて説明する。図１５は、本実施形態による撮像システム及び移動体の構成を示す図である。

図１５（ａ）は、車載カメラに関する撮像システムの一例を示したものである。撮像システム３００は、撮像装置３１０を有する。撮像装置３１０は、上記第１乃至第６実施形態のいずれかに記載の光電変換装置１００である。撮像システム３００は、撮像装置３１０により取得された複数の画像データに対し、画像処理を行う画像処理部３１２と、撮像装置３１０により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差取得部３１４を有する。また、撮像システム３００は、算出された視差に基づいて対象物までの距離を算出する距離取得部３１６と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部３１８と、を有する。ここで、視差取得部３１４や距離取得部３１６は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部３１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Field Programmable Gate Array）やＡＳＩＣ（Application Specific Integrated circuit）等によって実現されてもよいし、これらの組合せによって実現されてもよい。

撮像システム３００は車両情報取得装置３２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム３００は、衝突判定部３１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ３３０が接続されている。また、撮像システム３００は、衝突判定部３１８での判定結果に基づいて、ドライバーへ警報を発する警報装置３４０とも接続されている。例えば、衝突判定部３１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ３３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置３４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。

本実施形態では、車両の周囲、例えば前方又は後方を撮像システム３００で撮像する。図１５（ｂ）に、車両前方（撮像範囲３５０）を撮像する場合の撮像システムを示した。車両情報取得装置３２０が、撮像システム３００ないしは撮像装置３１０に指示を送る。このような構成により、測距の精度をより向上させることができる。

上記では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。更に、撮像システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。

［第９実施形態］
本発明の第９実施形態による機器について、図１６を用いて説明する。図１６は、本実施形態による機器の概略構成を示すブロック図である。

図１６は、光電変換装置ＡＰＲを含む機器ＥＱＰを示す模式図である。光電変換装置ＡＰＲは、第１乃至第６実施形態のいずれかの光電変換装置１００の機能を備える。光電変換装置ＡＰＲの全部又は一部が、半導体デバイスＩＣである。本例の光電変換装置ＡＰＲは、例えば、イメージセンサやＡＦ（Auto Focus）センサ、測光センサ、測距センサとして用いることができる。半導体デバイスＩＣは、光電変換部を含む画素回路ＰＸＣが行列状に配列された画素エリアＰＸを有する。半導体デバイスＩＣは画素エリアＰＸの周囲に周辺エリアＰＲを有することができる。周辺エリアＰＲには画素回路以外の回路を配置することができる。

光電変換装置ＡＰＲは、複数の光電変換部が設けられた第１半導体チップと、周辺回路が設けられた第２半導体チップとを積層した構造（チップ積層構造）を有していてもよい。第２半導体チップにおける周辺回路は、ぞれぞれ、第１半導体チップの画素列に対応した列回路とすることができる。また、第２半導体チップにおける周辺回路は、それぞれ、第１半導体チップの画素あるいは画素ブロックに対応したマトリクス回路とすることもできる。第１半導体チップと第２半導体チップとの接続は、貫通電極（ＴＳＶ）、銅等の導電体の直接接合によるチップ間配線、チップ間のマイクロバンプによる接続、ワイヤボンディングによる接続などを採用することができる。

光電変換装置ＡＰＲは、半導体デバイスＩＣの他に、半導体デバイスＩＣを収容するパッケージＰＫＧを含みうる。パッケージＰＫＧは、半導体デバイスＩＣが固定された基体と、半導体デバイスＩＣに対向するガラス等の蓋体と、基体に設けられた端子と半導体デバイスＩＣに設けられた端子とを接続するボンディングワイヤやバンプ等の接続部材と、を含みうる。

機器ＥＱＰは、光学装置ＯＰＴ、制御装置ＣＴＲＬ、処理装置ＰＲＣＳ、表示装置ＤＳＰＬ、記憶装置ＭＭＲＹ及び機械装置ＭＣＨＮのうちの少なくともいずれかを更に備えうる。光学装置ＯＰＴは、光電変換装置としての光電変換装置ＡＰＲに対応するものであり、例えばレンズやシャッター、ミラーである。制御装置ＣＴＲＬは、光電変換装置ＡＰＲを制御するものであり、例えばＡＳＩＣなどの半導体デバイスである。処理装置ＰＲＣＳは、光電変換装置ＡＰＲから出力された信号を処理するものであり、ＡＦＥ（アナログフロントエンド）あるいはＤＦＥ（デジタルフロントエンド）を構成する。処理装置ＰＲＣＳは、ＣＰＵ（中央処理装置）やＡＳＩＣ（特定用途向け集積回路）などの半導体デバイスである。表示装置ＤＳＰＬは、光電変換装置ＡＰＲで得られた情報（画像）を表示する、ＥＬ表示装置や液晶表示装置である。記憶装置ＭＭＲＹは、光電変換装置ＡＰＲで得られた情報（画像）を記憶する、磁気デバイスや半導体デバイスである。記憶装置ＭＭＲＹは、ＳＲＡＭやＤＲＡＭなどの揮発性メモリ、或いは、フラッシュメモリやハードディスクドライブなどの不揮発性メモリである。機械装置ＭＣＨＮは、モーターやエンジン等の可動部あるいは推進部を有する。機器ＥＱＰでは、光電変換装置ＡＰＲから出力された信号を表示装置ＤＳＰＬに表示したり、機器ＥＱＰが備える通信装置（不図示）によって外部に送信したりする。そのために、機器ＥＱＰは、光電変換装置ＡＰＲが有する記憶回路部や演算回路部とは別に、記憶装置ＭＭＲＹや処理装置ＰＲＣＳを更に備えることが好ましい。

図１６に示した機器ＥＱＰは、撮影機能を有する情報端末（例えばスマートフォンやウエアラブル端末）やカメラ（例えばレンズ交換式カメラ、コンパクトカメラ、ビデオカメラ、監視カメラ）などの電子機器でありうる。カメラにおける機械装置ＭＣＨＮはズーミングや合焦、シャッター動作のために光学装置ＯＰＴの部品を駆動することができる。また、機器ＥＱＰは、車両や船舶、飛行体などの輸送機器（移動体）でありうる。また、機器ＥＱＰは、内視鏡やＣＴスキャナーなどの医療機器でありうる。また、機器ＥＱＰは、内視鏡やＣＴスキャナーなどの医療機器でありうる。

輸送機器における機械装置ＭＣＨＮは移動装置として用いられうる。輸送機器としての機器ＥＱＰは、光電変換装置ＡＰＲを輸送するものや、撮影機能により運転（操縦）の補助及び／又は自動化を行うものに好適である。運転（操縦）の補助及び／又は自動化のための処理装置ＰＲＣＳは、光電変換装置ＡＰＲで得られた情報に基づいて移動装置としての機械装置ＭＣＨＮを操作するための処理を行うことができる。

本実施形態による光電変換装置ＡＰＲは、その設計者、製造者、販売者、購入者及び／又は使用者に、高い価値を提供することができる。そのため、光電変換装置ＡＰＲを機器ＥＱＰに搭載すれば、機器ＥＱＰの価値も高めることができる。よって、機器ＥＱＰの製造、販売を行う上で、本実施形態の光電変換装置ＡＰＲの機器ＥＱＰへの搭載を決定することは、機器ＥＱＰの価値を高める上で有利である。

［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。
例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。

また、上記第１乃至第６実施形態では、画素アレイ部１０の各列に１本ずつ垂直出力線１６を設ける場合を示したが、画素アレイ部１０の各列に設ける垂直出力線１６の本数は１本に限定されるものではなく、２本以上であってもよい。

また、図２に示した画素１２の回路構成は一例であり、適宜変更が可能である。例えば、各々の画素１２が２つ以上の光電変換素子を備えていてもよい。この場合、複数の光電変換素子が１つのＦＤノードを共有する構成としてもよい。また、複数の光電変換素子が１つのマイクロレンズを共有する瞳分割画素とし、位相差を検出可能な構成としてもよい。また、画素１２は、必ずしも選択トランジスタＭ４を有する必要はない。また、ノードＦＤの容量値が切り替え可能に構成されていてもよい。

また、上記第７及び第８実施形態に示した撮像システムは、本発明の光電変換装置を適用しうる撮像システム例を示したものであり、本発明の光電変換装置を適用可能な撮像システムは図１４及び図１５に示した構成に限定されるものではない。

本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

なお、上記実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

ＳＷ１，ＳＷ１１，ＳＷ１２，ＳＷ２，ＳＷ３，ＳＷ５１，ＳＷ５２…スイッチ
１０…画素アレイ部
１６Ａ，１６Ｂ…垂直出力線
３２…列回路
３６…バッファ回路
３６Ｄ…ダミーバッファ回路
４０…参照信号線
４４…比較回路
８０…制御回路
１００…光電変換装置

Claims (22)

1. 複数の列をなすように配された複数の画素と、
   前記複数の列の各々に対応して設けられ、対応する列の画素から出力される画素信号が入力される第１の入力ノードと、参照信号が入力される第２の入力ノードと、を各々が有する複数の比較回路と、
   前記参照信号が供給される参照信号線と前記複数の比較回路の前記第２の入力ノードの各々との間に設けられた複数のバッファ回路と、
   前記複数のバッファ回路の各々の出力ノードの間の接続状態を設定する第１のスイッチ回路と
   を有することを特徴とする光電変換装置。
2. 前記複数のバッファ回路は、前記複数のバッファ回路のうちの一部のバッファ回路を含む第１の組と、前記複数のバッファ回路のうちの他の一部のバッファ回路を含む第２の組と、を有し、
   前記第１のスイッチ回路は、前記第１の組の前記バッファ回路の前記出力ノードの間の接続状態を設定する第１の回路と、前記第２の組の前記バッファ回路の前記出力ノードの間の接続状態を前記第１の回路から独立して設定する第２の回路と、を有する
   ことを特徴とする請求項１記載の光電変換装置。
3. 前記第１の組の前記バッファ回路と前記第２の組の前記バッファ回路とが交互に配置されている
   ことを特徴とする請求項２記載の光電変換装置。
4. 前記複数の列の各々に対応して設けられ、対応する列の画素から前記画素信号が出力される複数の出力線と、
   前記複数の出力線の間の接続状態を設定する第２のスイッチ回路と
   を更に有することを特徴とする請求項２又は３記載の光電変換装置。
5. 前記第２のスイッチ回路は、前記第１の組の前記バッファ回路が配された列の前記出力線の間の接続状態を設定する第１の回路と、前記第２の組の前記バッファ回路が配された列の前記出力線の間の接続状態を前記第１の回路から独立して設定する第２の回路と、を有する
   ことを特徴とする請求項４記載の光電変換装置。
6. 前記複数の比較回路を制御する制御回路を更に有し、
   前記複数の比較回路の各々は、前記第１の入力ノードと前記第２の入力ノードとの間の電位差に応じた電圧に閾値電圧をリセットするリセットスイッチを有し、
   前記制御回路は、前記第１のスイッチ回路がオンの期間の少なくとも一部の期間に、前記リセットスイッチをオンにするように構成されている
   ことを特徴とする請求項１乃至５のいずれか１項に記載の光電変換装置。
7. 前記複数の比較回路を制御する制御回路を更に有し、
   前記複数の比較回路の各々は、前記第１の入力ノードと前記第２の入力ノードとの間の電位差に応じた電圧に閾値電圧をリセットするリセットスイッチを有し、
   前記制御回路は、前記第１のスイッチ回路の前記第１の回路がオンで前記第２の回路がオフの期間の間に、前記リセットスイッチをオンにし、オンからオフへと切り替えるように構成されている
   ことを特徴とする請求項２乃至５のいずれか１項に記載の光電変換装置。
8. 前記複数の比較回路は、前記バッファ回路の前記第１の組と同じ列に配された第１の組と、前記バッファ回路の前記第２の組と同じ列に配された第２の組と、を有し、
   前記第１の組の前記比較回路の前記リセットスイッチをオンからオフへと切り替えるタイミングと、前記第２の組の前記比較回路の前記リセットスイッチをオンからオフへと切り替えるタイミングとにおいて、前記参照信号線の電圧が異なっている
   ことを特徴とする請求項７記載の光電変換装置。
9. 前記複数の列の各々に対応して設けられた複数のダミーバッファ回路と、
   前記参照信号線と前記複数のバッファ回路及び前記複数のダミーバッファ回路との間に設けられた第３のスイッチ回路と、を更に有し、
   前記参照信号線は、第１の参照信号を供給する第１の参照信号線と、第２の参照信号を供給する第２の参照信号線と、を有し、
   前記第３のスイッチ回路は、前記複数の列の各々において、前記第１の参照信号線を前記バッファ回路及び前記ダミーバッファ回路のうちの一方に接続し、前記第２の参照信号線を前記バッファ回路及び前記ダミーバッファ回路のうちの他方に接続するように構成されている
   ことを特徴とする請求項１乃至８のいずれか１項に記載の光電変換装置。
10. 前記複数のバッファ回路は、前記参照信号線と前記複数の比較回路との間に並列に設けられている
    ことを特徴とする請求項１乃至９のいずれか１項に記載の光電変換装置。
11. 前記複数のバッファ回路は、前記参照信号が供給される経路に直列に設けられている
    ことを特徴とする請求項１乃至９のいずれか１項に記載の光電変換装置。
12. 前記出力線と前記第１の入力ノードとの間に接続された第１の容量を更に有する
    ことを特徴とする請求項４記載の光電変換装置。
13. 前記バッファ回路と前記第２の入力ノードとの間に接続された第２の容量を更に有する
    ことを特徴とする請求項１乃至１２のいずれか１項に記載の光電変換装置。
14. 前記複数の比較回路の各々は、前記画素信号と、時間の経過に応じてレベルが変化する前記参照信号と、を比較し、前記画素信号と前記参照信号との差が閾値よりも小さい場合と大きい場合とで異なるレベルを示す比較信号を出力するように構成されている
    ことを特徴とする請求項１乃至１３のいずれか１項に記載の光電変換装置。
15. 複数の列をなすように配された複数の画素と、
    前記複数の列の各々に対応して設けられ、対応する列の画素から出力される画素信号が第１の容量を介して入力される第１の入力ノードと、参照信号が第２の容量を介して入力される第２の入力ノードと、を各々が有する複数の比較回路と、
    前記参照信号が供給される参照信号線と前記複数の比較回路の前記第２の入力ノードの各々との間に設けられた複数のバッファ回路と、
    前記複数のバッファ回路の出力ノードの間の接続状態を切り替え可能に構成されたスイッチ回路と、
    前記スイッチ回路を制御する制御回路と、を有し、
    前記比較回路は、前記第１の入力ノード及び前記第２の入力ノードに入力されている電圧に基づいてオフセットを設定するオフセットクランプ動作を行うことが可能であり、
    前記制御回路は、前記オフセットクランプ動作を行っている期間の少なくとも一部の期間に、前記複数のバッファ回路の各々の前記出力ノードの間を接続するように構成されている
    ことを特徴とする光電変換装置。
16. 前記制御回路は、前記オフセットクランプ動作が終了した後に前記複数のバッファ回路の前記出力ノードの間を非接続にするように構成されている
    ことを特徴とする請求項１５記載の光電変換装置。
17. 複数の列をなすように配された複数の画素と、前記複数の列の各々に対応して設けられ、対応する列の画素から出力される画素信号が入力される第１の入力ノードと、参照信号が入力される第２の入力ノードと、を各々が有する複数の比較回路と、前記参照信号が供給される参照信号線と前記複数の比較回路の前記第２の入力ノードの各々との間に設けられた複数のバッファ回路と、前記複数のバッファ回路の出力ノードの間の接続状態を切り替え可能に構成されたスイッチ回路と、を有する光電変換装置の駆動方法であって、
    第１の動作モードでは、前記スイッチ回路をオンにして前記複数のバッファ回路の出力ノードの間を接続し、
    第２の動作モードでは、前記スイッチ回路をオフにして前記複数のバッファ回路の出力ノードの間を非接続にする
    ことを特徴とする光電変換装置の駆動方法。
18. 複数の列をなすように配された複数の画素と、前記複数の列の各々に対応して設けられ、対応する列の画素から出力される画素信号が入力される第１の入力ノードと、参照信号が入力される第２の入力ノードと、前記第１の入力ノードと前記第２の入力ノードとの間の電位差に応じた電圧に閾値電圧をリセットするリセットスイッチと、を各々が有する複数の比較回路と、前記参照信号が供給される参照信号線と前記複数の比較回路の前記第２の入力ノードの各々との間に設けられた複数のバッファ回路と、前記複数のバッファ回路の各々の出力ノードの間の接続状態を切り替え可能に構成されたスイッチ回路と、を有する光電変換装置の駆動方法であって、
    前記スイッチ回路をオンにして前記複数のバッファ回路の各々の出力ノードを接続し、
    前記リセットスイッチをオンしている期間の少なくとも一部の期間に、前記スイッチ回路をオンにする
    ことを特徴とする光電変換装置の駆動方法。
19. 前記スイッチ回路がオンの期間の間に、前記リセットスイッチをオンにする
    ことを特徴とする請求項１８記載の光電変換装置の駆動方法。
20. 請求項１乃至１６のいずれか１項に記載の光電変換装置と、
    前記光電変換装置から出力される信号を処理する信号処理装置と
    を有することを特徴とする撮像システム。
21. 移動体であって、
    請求項１乃至１６のいずれか１項に記載の光電変換装置と、
    前記光電変換装置からの信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、
    前記距離情報に基づいて前記移動体を制御する制御手段と
    を有することを特徴とする移動体。
22. 請求項１乃至１６のいずれか１項に記載の光電変換装置と、
    前記光電変換装置に対応する光学装置、
    前記光電変換装置を制御する制御装置、
    前記光電変換装置から出力された信号を処理する処理装置、
    前記光電変換装置で得られた情報に基づいて制御される機械装置、
    前記光電変換装置で得られた情報を表示する表示装置、及び、
    前記光電変換装置で得られた情報を記憶する記憶装置、の少なくともいずれかと
    を備えることを特徴とする機器。

Images