JP2023177143A - 検出装置 - Google Patents

Abstract

【課題】検出領域上の被検出体を高精度に検出可能な範囲を拡大することができる検出装置を提供する。【解決手段】検出装置は、検出領域が設けられたセンサ領域と、検出領域に設けられた複数の電極と、複数の電極ごとの検出値に基づき、フレーム単位で検出領域上の被検出体を検出する検出回路と、を備える。電極ごとの検出値を所定間隔で電極ごとに積算し、複数の電極のうちの１つの積算値が所定値以上となるまでの積算回数に基づき、検出領域上の空間における被検出体の位置を検出する。【選択図】図１１

Description

本発明は、検出装置に関する。

近年、いわゆるタッチパネルと呼ばれる、外部近接物体を検出可能な検出装置が液晶表示装置等の表示装置上に装着又は一体化された検出システムが知られている（例えば、特許文献１から特許文献３参照）。このような検出システムにおいて、例えば操作者の手指等の被検出体の検出面への接触を検出するタッチ検出機能に加え、検出面に手指が触れていない状態で、検出領域上の空間における手指の近接状態やジェスチャ等を検出するホバー検出機能が注目されている。

米国特許出願公開第２０１４／００４９４８６号明細書 米国特許出願公開第２０１３／０３４２４９８号明細書 米国特許出願公開第２０１４／００４９５０８号明細書

複数の電極を検出領域内に設け、各電極に生じた静電容量を検出して検出領域上の被検出体が存在する位置の空間座標を検出する構成では、タッチ検出位置の平面座標を検出する構成と比較して各電極のサイズを大きくして感度を高めると共に、検出回路において検出可能な範囲を拡大する必要がある。

本発明は、検出領域上の被検出体を高精度に検出可能な範囲を拡大することができる検出装置を提供することを目的とする。

本発明の一態様に係る検出装置は、検出領域が設けられたセンサ領域と、前記検出領域に設けられた複数の電極と、複数の前記電極ごとの検出値に基づき、フレーム単位で前記検出領域上の被検出体を検出する検出回路と、を備え、前記センサ領域と被検出体との相対的な距離に応じて、前記検出領域上の被検出体を検出する１フレーム期間の長さが異なる。

図１は、実施形態に係る検出装置の概略構成を示す平面図である。 図２は、実施形態に係る検出装置が適用される検出システムの概略断面構成を示す模式図である。 図３は、実施形態に係る検出装置の検出回路の構成例を示すブロック図である。 図４Ａは、検出領域上の空間における被検出体の位置と各電極との位置関係を示す模式図である。 図４Ｂは、検出領域上の空間における被検出体の空間座標を示す模式図である。 図５は、比較例に係るＡＦＥ回路の具体的な回路構成の一例を示す図である。 図６は、図５に示す比較例における動作例を示すタイミングチャートである。 図７は、被検出体と電極との距離と信号値との関係を示す線図である。 図８は、実施形態に係るＡＦＥ回路の具体的な回路構成の一例を示す図である。 図９は、実施形態に係る検出装置の検出期間の一例を示す概念図である。 図１０は、実施形態に係る検出装置の第１期間の動作例を示すタイミングチャートである。 図１１は、実施形態に係る検出装置の第２期間の動作例を示すタイミングチャートである。 図１２は、実施形態に係る検出装置の第２期間の一例を示す概念図である。 図１３は、実施形態に係る検出装置における処理の一例を示すフローチャートである。 図１４は、Ａ／Ｄ変換回路の入出力特性の一例を示す図である。

本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。なお、以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。また、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

図１は、実施形態に係る検出装置の概略構成を示す平面図である。図１に示すように、検出装置１は、センサ領域１０と、制御回路２０と、を備える。

センサ領域１０は、センサ基板１１と、センサ基板１１の検出領域ＡＡに設けられる複数の電極１２と、複数の各電極１２から延びる配線１３と、を有する。制御回路２０は、制御基板２１と、ＡＦＥ（Analog Front End）回路２２と、処理回路２３と、電源回路２４と、インターフェース回路２５と、を有する。

センサ基板１１の検出領域ＡＡは、Ｄｘ方向（第１方向）及びＤｙ方向（第２方向）にマトリクス状に並ぶ複数の電極１２が設けられた領域である。センサ基板１１は、例えば、ガラス基板又は透光性を有するフレキシブルプリント基板（ＦＰＣ：Flexible Printed Circuits）である。

本開示において、Ｄｘ方向（第１方向）及びＤｙ方向（第２方向）は、センサ基板１１の検出領域ＡＡにおいて直交する。また、本開示では、Ｄｘ方向（第１方向）及びＤｙ方向（第２方向）に直交する方向をＤｚ方向（第３方向）としている。

図１に示す例では、Ｄｘ方向に５個の電極１２が並び、Ｄｙ方向に４個の電極１２が並ぶ５×４（＝２０）個の電極１２が設けられた例を示したが、センサ基板１１の検出領域ＡＡに設けられる電極１２の数はこれに限定されない。

センサ基板１１には、配線基板３１を介して制御基板２１が電気的に接続される。配線基板３１は、例えばフレキシブルプリント基板である。センサ領域１０の各電極１２は、配線基板３１を介して、制御回路２０のＡＦＥ回路２２と接続される。

制御基板２１には、ＡＦＥ回路２２、処理回路２３、電源回路２４、及びインターフェース回路２５が設けられている。制御基板２１は、例えばリジット基板である。

ＡＦＥ回路２２は、センサ基板１１から出力される各電極１２の検出信号に基づき、各電極１２の検出値を生成する。ＡＦＥ回路２２は、例えばアナログフロントエンドＩＣである。

処理回路２３は、ＡＦＥ回路２２から出力される各電極１２の検出値に基づき、検出領域ＡＡ上において被検出体（例えば、操作者の手指等）が存在する位置を示す空間座標を生成する。処理回路２３は、例えばＦＰＧＡ（Field Programmable Gate Array）等のＰＬＤ（Programmable Logic Device）であっても良いし、例えばＭＣＵ（Micro Control Unit）であっても良い。

電源回路２４は、ＡＦＥ回路２２及び処理回路２３に電源を供給する回路である。

インターフェース回路２５は、例えばＵＳＢコントローラＩＣであり、処理回路２３と検出システムが搭載されるホストデバイスのホストコントローラ（不図示）との間の通信制御を行う回路である。

図２は、実施形態に係る検出装置が適用される検出システムの概略断面構成を示す模式図である。

検出システム１００は、検出装置１と、表示パネル２００と、を含む。表示パネル２００は、エアギャップＡＧを介して検出装置１のセンサ領域１０に対向配置される。検出装置１のセンサ領域１０は、平面視においてセンサ領域１０の検出領域ＡＡと表示パネル２００の表示領域ＤＡとがＤｚ方向（第３方向）に重なるように配置される。表示パネル２００は、例えば液晶ディスプレイ（ＬＣＤ：Liquid Crystal Display）が例示される。表示パネル２００は、例えば、有機ＥＬディスプレイ（ＯＬＥＤ：Organic Light Emitting Diode）や無機ＥＬディスプレイ（マイクロＬＥＤ、ミニＬＥＤ）であっても良い。

センサ領域１０は、センサ基板１１と、電極１２と、シールド１４と、カバーガラス１５と、を備える。センサ領域１０は、表示パネル２００側から、シールド１４、センサ基板１１、電極１２、カバーガラス１５の順に積層される。以下、最上層に設けられるカバーガラス１５の表面を、「検出面」とも称する。

シールド１４は、センサ基板１１の表示パネル２００側の第１面に設けられている。電極１２は、センサ基板１１の第１面の裏側の第２面に設けられている。カバーガラス１５は、センサ基板１１の第２面に接着層ＯＣを介して設けられている。接着層ＯＣは、透光性を有する接着剤が採用されることが望ましい。接着層ＯＣは、例えばＯＣＡ（Optical Clear Adhesive）のように両面粘着性を有する透光性フィルムによって形成されても良い。

図３は、実施形態に係る検出装置の検出回路の構成例を示すブロック図である。

図３に示すように、検出回路４０は、検出タイミング制御回路４１と、信号検出回路４２と、Ａ／Ｄ変換回路４３と、信号処理回路４４と、座標抽出回路４５と、を備える。本開示において、検出タイミング制御回路４１、信号検出回路４２、及びＡ／Ｄ変換回路４３は、ＡＦＥ回路２２に含まれる。信号処理回路４４、及び座標抽出回路４５は、処理回路２３に含まれる。

検出タイミング制御回路４１は、信号検出回路４２及びＡ／Ｄ変換回路４３における検出動作タイミングを制御する構成部である。本開示における検出タイミング制御回路４１の具体的な動作については後述する。

信号検出回路４２は、センサ基板１１から出力される各電極１２の検出信号Ｄｅｔ（ｎ）（ｎは、１からＮまでの自然数、Ｎは、検出領域ＡＡ内の電極数）に基づき、電極１２ごとの出力値ＧＶ（ｎ）を生成する。Ａ／Ｄ変換回路４３は、信号検出回路４２の出力値ＧＶ（ｎ）をサンプリングして離散値の検出値Ｒａｗ（ｎ）に変換する。

信号処理回路４４は、電極１２ごとの検出値Ｒａｗ（ｎ）に対し、所定の信号処理を実行し、電極１２ごとの信号値Ｓ（ｎ）を算出する。信号処理回路４４における具体的な処理の具体例については後述する。

座標抽出回路４５は、信号処理回路４４から出力される電極１２ごとの信号値Ｓ（ｎ）に基づき、被検出体が存在する位置の空間座標を抽出する。

図４Ａは、検出領域上の空間における被検出体の位置と各電極との位置関係を示す模式図である。図４Ｂは、検出領域上の空間における被検出体の空間座標を示す模式図である。図４Ａ及び図４Ｂでは、検出領域ＡＡ上の空間に被検出体Ｆが存在する例を示している。

図４Ａに示すように、検出領域ＡＡの各電極１２には、検出領域ＡＡ上の空間に存在する被検出体Ｆと各電極１２との距離Ｄ（ｎ）に応じた静電容量が生じ、当該静電容量に応じた信号値Ｓ（ｎ）が取得される。

処理回路２３は、生成された各電極１２の信号値Ｓ（ｎ）を用いて、図４Ｂに示す検出領域ＡＡ上の空間における被検出体Ｆの位置を示す空間座標Ｒ（Ｒｘ，Ｒｙ，Ｒｚ）を抽出する。

本開示において、空間座標Ｒ（Ｒｘ，Ｒｙ，Ｒｚ）は、検出領域ＡＡ上におけるＤｘ方向（第１方向）の位置を示す第１データＲｘ、検出領域ＡＡ上におけるＤｙ方向（第２方向）の位置を示す第２データＲｙ、Ｄｘ方向（第１方向）及びＤｙ方向（第２方向）に直交すえるＤｚ方向（第３方向）の位置を示す第３データＲｚを含む。

また、本開示において、空間座標Ｒ（Ｒｘ，Ｒｙ，Ｒｚ）は、カバーガラス１５の表面を検出面として、検出面上の空間に存在する被検出体Ｆの位置を示している。

本開示に係る検出装置１は、上述したように、各電極１２に生じた静電容量を検出して検出領域ＡＡ上の被検出体Ｆが存在する位置の空間座標を検出する構成である。このため、検出領域ＡＡからＤｚ方向に離れた位置に存在する被検出体Ｆを検出するために検出面への被検出体Ｆの接触位置の平面座標を検出する構成に比べて各電極１２のサイズを大きくして感度を高める必要がある。本開示において、各電極１２の大きさは、例えば２０×２０［ｍｍ^２］～５０×５０［ｍｍ^２］程度が想定される。言い換えると、Ｄｘ方向及びＤｙ方向の各電極１２間の距離は、例えば２０［ｍｍ］～５０［ｍｍ］程度が想定される。

図５は、比較例に係るＡＦＥ回路の具体的な回路構成の一例を示す図である。図５では、後述する実施形態の構成に対応する比較例を例示している。

図５に示す比較例において、ＡＦＥ回路１２２の信号検出回路１４２は、主要な構成要素として、差動増幅回路ＣＡ（ｎ）、及び増幅回路ＰＧＡ（ｎ）を備えている。

差動増幅回路ＣＡ（ｎ）の非反転入力端子には、第１スイッチ回路ＳＷ１及び第２スイッチ回路ＳＷ２が接続され、第１基準電位ＶＤＤ及び第２基準電位ＧＮＤが選択的に印加される。第１スイッチ回路ＳＷ１は、検出タイミング制御回路１４１から出力される第１スイッチ制御信号ＳＷ１ｃｔｒｌによりオンオフ制御される。第２スイッチ回路ＳＷ２は、検出タイミング制御回路１４１から出力される第２スイッチ制御信号ＳＷ２ｃｔｒｌによりオンオフ制御される。

具体的には、第１スイッチ回路ＳＷ１がオン制御され、第２スイッチ回路ＳＷ２がオフ制御されているとき、差動増幅回路ＣＡ（ｎ）の非反転入力端子に第１基準電位ＶＤＤが印加される。また、第１スイッチ回路ＳＷ１がオフ制御され、第２スイッチ回路ＳＷ２がオン制御されているとき、差動増幅回路ＣＡ（ｎ）の非反転入力端子に第２基準電位ＧＮＤが印加される。第１スイッチ回路ＳＷ１及び第２スイッチ回路ＳＷ２がオンオフ制御されることにより、ハイ電位（以下、「Ｈ」電位とも称する）を第１基準電位ＶＤＤ、ロー電位（以下、「Ｌ」電位とも称する）を第２基準電位ＧＮＤとする矩形波状の基準信号ＲＥＦ＿ＳＩＧが差動増幅回路ＣＡ（ｎ）の非反転入力端子に入力される。なお、ここでは、第２基準電位をＧＮＤ電位としているが、これに限定されず、第２基準電位は第１基準電位よりも小さい値であれば良い。

差動増幅回路ＣＡ（ｎ）の他方の反転入力端子には、検出領域ＡＡに設けられた電極１２＿ｎが接続されている。また、差動増幅回路ＣＡ（ｎ）の反転入力端子と出力端子との間には、負帰還容量Ｃｆｂ、及び当該負帰還容量Ｃｆｂをリセットするリセットスイッチ回路ＲＳＷが設けられている。差動増幅回路ＣＡ（ｎ）は、上記構成により積分回路として機能する。リセットスイッチ回路ＲＳＷは、検出タイミング制御回路１４１から出力されるリセットスイッチ制御信号ＲＳＷｃｔｒｌによりオンオフ制御される。

増幅回路ＰＧＡ（ｎ）は、差動増幅回路ＣＡ（ｎ）の出力値Ｖ（ｎ）を増幅する。増幅回路ＰＧＡ（ｎ）のゲインをＧとしたとき、信号検出回路１４２の出力値は、差動増幅回路ＣＡ（ｎ）の出力値Ｖ（ｎ）にゲインＧを乗じたＧＶ（ｎ）として表せる。

次に、図５に示す比較例における動作について、図６を参照して説明する。図６は、図５に示す比較例における動作例を示すタイミングチャートである。図６では、図５に示す比較例において被検出体Ｆの検出を行う際、Ｍサンプリング周期（Ｍは、１以上の自然数）を１フレーム（１［Ｆ］＝Ｍ［Ｔ］）として被検出体Ｆの検出を行う例を示している。

図５に示す比較例において、差動増幅回路ＣＡ（ｎ）の負帰還容量Ｃｆｂは、サンプリング周期１［Ｔ］＿ｍ（ｍは、１～Ｍの自然数）でリセットされる。

具体的には、差動増幅回路ＣＡ（ｎ）の負帰還容量Ｃｆｂのリセット後の基準信号ＲＥＦ＿ＳＩＧのハイ期間（以下、「Ｈ」期間とも称する）及びロー期間（以下、「Ｌ」期間とも称する）において、被検出体Ｆと各電極１２との距離Ｄに応じた電荷が電極１２＿ｎにチャージされる。このとき、電極１２＿ｎにチャージされた電荷に応じた検出信号Ｄｅｔ（ｎ）が差動増幅回路ＣＡ（ｎ）の「－」端子に入力される。これにより、差動増幅回路ＣＡ（ｎ）の負帰還容量Ｃｆｂがチャージされ、差動増幅回路ＣＡ（ｎ）の出力値Ｖ（ｎ）に増幅回路ＰＧＡ（ｎ）のゲインＧを乗じたＧＶ（ｎ）＿１，ＧＶ（ｎ）＿２，ＧＶ（ｎ）＿３，・・・，ＧＶ（ｎ）＿Ｍが信号検出回路１４２から出力される。

図６では、電極１２＿ｎ１における信号検出回路１４２の出力値ＧＶ（ｎ１）＿１～ＧＶ（ｎ１）＿Ｍ、電極１２＿ｎ２における信号検出回路１４２の出力値ＧＶ（ｎ２）＿１～ＧＶ（ｎ２）＿Ｍ、及び電極１２＿ｎ３における信号検出回路１４２の出力値ＧＶ（ｎ３）＿１～ＧＶ（ｎ３）＿Ｍを例示している。また、図６では、電極１２＿ｎ１の被検出体Ｆからの距離をＤ（ｎ１）、電極１２＿ｎ２の被検出体Ｆからの距離をＤ（ｎ２）、電極１２＿ｎ３の被検出体Ｆからの距離をＤ（ｎ３）としたとき、Ｄ（ｎ２）＜Ｄ（ｎ１）＜Ｄ（ｎ３）としている。

Ａ／Ｄ変換回路４３は、サンプリング周期１［Ｔ］＿ｍで信号検出回路１４２の出力値ＧＶ（ｎ）＿１，ＧＶ（ｎ）＿２，ＧＶ（ｎ）＿３，・・・，ＧＶ（ｎ）＿Ｍのサンプリング処理を行い、Ｒａｗ（ｎ）＿１，Ｒａｗ（ｎ）＿２，Ｒａｗ（ｎ）＿３，・・・，Ｒａｗ（ｎ）＿Ｍを出力する。

図６に示す例において、比較例に係る検出装置は、１フレームごとに、検出領域ＡＡ上の被検出体Ｆの有無を検出し、当該被検出体Ｆの検出領域ＡＡ上における位置の空間座標Ｒｐ（Ｒｘｐ，Ｒｙｐ，Ｒｚｐ）（ｐは自然数）を出力する。

具体的に、図６に示す例において、信号処理回路４４は、基準信号ＲＥＦ＿ＳＩＧの「Ｈ」期間に取得した検出値Ｒａｗ（ｎ）＿ｏｄｄ（Ｒａｗ（ｎ）＿１，Ｒａｗ（ｎ）＿３，・・・，Ｒａｗ（ｎ）＿Ｍ－１）、及び、基準信号ＲＥＦ＿ＳＩＧの「Ｌ」期間に取得した検出値Ｒａｗ（ｎ）＿ｅｖｅｎ（Ｒａｗ（ｎ）＿２，Ｒａｗ（ｎ）＿４，・・・，Ｒａｗ（ｎ）＿Ｍ）に対し、それぞれ下記（１）式及び下記（２）式を適用して、信号値Ｓ（ｎ）＿ｏｄｄ及び信号値Ｓ（ｎ）＿ｅｖｅｎを算出する。下記（２）式において、Ｓ＿ｍａｘは、Ａ／Ｄ変換回路４３以降におけるデジタル信号の最大階調である。

Ｓ（ｎ）＿ｏｄｄ＝Ｒａｗ（ｎ）＿ｏｄｄ…（１）

Ｓ（ｎ）＿ｅｖｅｎ＝Ｓ＿ｍａｘ－Ｒａｗ（ｎ）＿ｅｖｅｎ…（２）

そして、信号処理回路４４は、１フレームにおける信号値Ｓ（ｎ）＿１，Ｓ（ｎ）＿２，・・・，Ｓ（ｎ）＿Ｍの平均化処理を実行する。

図７は、被検出体と電極との距離と信号値との関係を示す線図である。図７において、横軸は被検出体Ｆと電極１２との距離Ｄを示し、縦軸は信号値Ｓ＿ｏｄｄ（又は信号値Ｓ＿ｅｖｅｎ）を示している。

信号値Ｓ＿ｏｄｄ（又は信号値Ｓ＿ｅｖｅｎ）は、被検出体Ｆと電極１２との距離Ｄに応じた信号検出回路１４２の出力値ＧＶに対応する。信号値Ｓ＿ｏｄｄ（又は信号値Ｓ＿ｅｖｅｎ）の最小階調Ｓ＿ｍｉｎは、Ａ／Ｄ変換回路４３以降におけるデジタル信号のデータ値「０」に対応する。Ａ／Ｄ変換回路４３以降におけるデジタル信号の最大階調Ｓ＿ｍａｘは、例えば、Ａ／Ｄ変換回路４３以降の処理における分解能が８ビットの場合のデータ値「２５５」に対応する。なお、図７では、増幅回路ＰＧＡのゲインをＧ１，Ｇ２，Ｇ３とした例を示している（Ｇ１＜Ｇ２＜Ｇ３）。

図７に示すように、被検出体Ｆと電極１２との距離Ｄの増加に伴い信号値Ｓ＿ｏｄｄ（又は信号値Ｓ＿ｅｖｅｎ）の減少率が低下する。言い換えると、被検出体Ｆと電極１２との距離Ｄが大きくなると、信号値Ｓ＿ｏｄｄ（又は信号値Ｓ＿ｅｖｅｎ）の変化率が小さくなる。被検出体Ｆと電極１２との距離Ｄが相対的に大きい領域では、被検出体Ｆと電極１２との距離Ｄに応じて電極１２に生じる静電容量Ｃｄｅｔに対し、電極１２とシールド電位（例えば、ＧＮＤ電位）との間に生じる寄生容量Ｃｐａｒａの影響が大きくなる。また、距離Ｄの変化に対して信号値Ｓ＿ｏｄｄ（又は信号値Ｓ＿ｅｖｅｎ）の量子化誤差の影響が大きくなる。このため、信号値Ｓ＿ｏｄｄ（又は信号値Ｓ＿ｅｖｅｎ）の最小階調Ｓ＿ｍｉｎに対してマージン（Ｂｏｔｔｏｍ＿ｍａｒｇｉｎ）を設け、信号値Ｓ＿ｏｄｄ（又は信号値Ｓ＿ｅｖｅｎ）として取り得る下限階調をＳ＿ｌｏｗｅｒ＿ｌｉｍとしている。

また、図７に示すように、被検出体Ｆと電極１２との距離Ｄの減少に伴い信号値Ｓ＿ｏｄｄ（又は信号値Ｓ＿ｅｖｅｎ）の増加率が指数的に上昇する。言い換えると、被検出体Ｆと電極１２との距離Ｄが小さくなると、信号値Ｓ＿ｏｄｄ（又は信号値Ｓ＿ｅｖｅｎ）の変化率が大きくなる。特に、本開示に係る検出装置１では、各電極１２のサイズが大きい（例えば２０×２０［ｍｍ^２］～５０×５０［ｍｍ^２］程度）ため、被検出体Ｆと電極１２との距離Ｄが相対的に小さい場合（例えば、被検出体Ｆが検出面に近接あるいは接触した位置に存在するような場合）に、信号値Ｓ＿ｏｄｄ（又は信号値Ｓ＿ｅｖｅｎ）がオーバーフローする可能性がある。このため、信号値Ｓ＿ｏｄｄ（又は信号値Ｓ＿ｅｖｅｎ）の最大階調Ｓ＿ｍａｘに対してマージン（Ｈｅａｄ＿ｍａｒｇｉｎ）を設け、信号値Ｓ＿ｏｄｄ（又は信号値Ｓ＿ｅｖｅｎ）として取り得る上限階調をＳ＿ｕｐｐｅｒ＿ｌｉｍとしている。

このように、信号値Ｓ＿ｏｄｄ（又は信号値Ｓ＿ｅｖｅｎ）に対して上下限値を設定することにより、Ａ／Ｄ変換回路４３のサンプリング処理における線形領域（Ａ／Ｄ変換回路４３の入力値の変化に対し出力値が線形に変化する領域）において、信号値Ｓ＿ｏｄｄ（又は信号値Ｓ＿ｅｖｅｎ）を取得することができる。

ここで、被検出体Ｆと電極１２との距離Ｄが相対的に大きい場合、すなわち、検出面から離れた位置に存在する被検出体Ｆの検出精度を向上するために、増幅回路ＰＧＡのゲインＧを大きくすると、被検出体Ｆと電極１２との距離Ｄが相対的に小さい場合（例えば、被検出体Ｆが検出面に近接あるいは接触した位置に存在するような場合）の検出精度が低下する可能性がある。具体的に、増幅回路ＰＧＡのゲインをＧ３としたとき、被検出体Ｆから図７に示す距離Ｄ＿ｍｉｎ＿Ｇ３よりも近い位置にある電極１２では、信号値Ｓ＿ｏｄｄ（又は信号値Ｓ＿ｅｖｅｎ）がオーバーフローする可能性がある。より具体的には、図６に示す例において、電極１２＿ｎ１の被検出体Ｆからの距離Ｄ（ｎ１）、電極１２＿ｎ２の被検出体Ｆからの距離Ｄ（ｎ２）、電極１２＿ｎ３の被検出体Ｆからの距離Ｄ（ｎ３）がそれぞれ相対的に小さい場合に、例えば、電極１２＿ｎ２に対応する信号値Ｓ＿ｏｄｄ（又は信号値Ｓ＿ｅｖｅｎ）がオーバーフローし、被検出体Ｆの空間座標の検出精度が低下する可能性がある。

また、被検出体Ｆと電極１２との距離Ｄが相対的に小さい場合、すなわち、検出面に近接あるいは接触した位置に存在する被検出体Ｆの検出精度を向上するために、増幅回路ＰＧＡのゲインＧを小さくすると、被検出体Ｆと電極１２との距離Ｄが相対的に大きい場合、すなわち、検出面から離れた位置に存在する被検出体Ｆの検出精度が低下する可能性がある。具体的に、増幅回路ＰＧＡのゲインをＧ１としたとき、被検出体Ｆから図７に示す距離Ｄ＿ｍａｘ＿Ｇ１よりも離れた位置にある電極１２に対応する信号値Ｓ＿ｏｄｄ（又は信号値Ｓ＿ｅｖｅｎ）が寄生容量Ｃｐａｒａや量子化誤差の影響を受け易くなる。より具体的には、図６に示す例において、電極１２＿ｎ１の被検出体Ｆからの距離Ｄ（ｎ１）、電極１２＿ｎ２の被検出体Ｆからの距離Ｄ（ｎ２）、電極１２＿ｎ３の被検出体Ｆからの距離Ｄ（ｎ３）がそれぞれ相対的に大きい場合に、例えば、電極１２＿ｎ１及び電極１２＿ｎ３に対応する信号値Ｓ＿ｏｄｄ（又は信号値Ｓ＿ｅｖｅｎ）が寄生容量Ｃｐａｒａや量子化誤差の影響を受け、被検出体Ｆの検出精度が低下する可能性がある。

以下、検出領域ＡＡ上の被検出体Ｆを高精度に検出可能な範囲を拡大することが可能な実施形態に係る構成及び動作について説明する。図８は、実施形態に係るＡＦＥ回路の具体的な回路構成の一例を示す図である。ここでは、上述した比較例と異なる点について詳細に説明し、比較例と同様の説明を省略する場合がある。

実施形態に係る信号検出回路４２において、差動増幅回路ＣＡ（ｎ）の反転入力端子には、第３スイッチ回路ＳＷ３を介して、検出領域ＡＡに設けられた電極１２＿ｎが接続される。また、電極１２＿ｎは、第４スイッチ回路ＳＷ４を介して、第２基準電位ＧＮＤに接続される。第３スイッチ回路ＳＷ３は、検出タイミング制御回路４１から出力される第３スイッチ制御信号ＳＷ３ｃｔｒｌによりオンオフ制御される。第４スイッチ回路ＳＷ４は、検出タイミング制御回路４１から出力される第４スイッチ制御信号ＳＷ４ｃｔｒｌによりオンオフ制御される。

具体的には、第３スイッチ回路ＳＷ３がオン制御され、第４スイッチ回路ＳＷ４がオフ制御されているとき、差動増幅回路ＣＡ（ｎ）の反転入力端子に電極１２＿ｎが接続される。また、第３スイッチ回路ＳＷ３がオフ制御され、第４スイッチ回路ＳＷ４がオン制御されているとき、差動増幅回路ＣＡ（ｎ）の反転入力端子と電極１２＿ｎとが切り離されると共に、電極１２＿ｎにチャージされた電荷がリセットされる。第３スイッチ回路ＳＷ３及び第４スイッチ回路ＳＷ４がオンオフ制御されることにより、電極１２＿ｎの電荷が充放電される。

増幅回路ＰＧＡ（ｎ）は、差動増幅回路ＣＡ（ｎ）の出力値Ｖ（ｎ）を増幅する。増幅回路ＰＧＡ（ｎ）のゲインをＧとしたとき、信号検出回路４２の出力値は、差動増幅回路ＣＡ（ｎ）の出力値Ｖ（ｎ）にゲインＧを乗じたＧＶ（ｎ）として表せる。

本実施形態に係る信号検出回路４２の出力値ＧＶ（ｎ）は、第５スイッチ回路ＳＷ５を介してＡ／Ｄ変換回路４３に出力される。第５スイッチ回路ＳＷ５は、検出タイミング制御回路４１から出力される第５スイッチ制御信号ＳＷ５ｃｔｒｌによりオンオフ制御される。第５スイッチ制御信号ＳＷ５ｃｔｒｌは、Ａ／Ｄ変換回路４３のサンプリングタイミングに同期してオン制御される。

また、本実施形態において、増幅回路ＰＧＡ（ｎ）の出力値ＧＶ（ｎ）は、検出タイミング制御回路４１に出力される。

検出タイミング制御回路４１は、信号検出回路４２の出力値ＧＶ（ｎ）＿ｏｄｄ及び出力値ＧＶ（ｎ）＿ｅｖｅｎに対し、それぞれ下記（３）式及び下記（４）式を適用して、積算値Ｖｉｎｔ（ｎ）を算出する。

Ｖｉｎｔ（ｎ）＝ＧＶ（ｎ）＿ｏｄｄ…（３）

Ｖｉｎｔ（ｎ）＝ＧＶＤＤ－ＧＶ（ｎ）＿ｅｖｅｎ…（４）

本実施形態において、検出タイミング制御回路４１は、積算値Ｖｉｎｔ（ｎ）に対する積算閾値Ｖｉｎｔｔｈが設定されている。検出タイミング制御回路４１は、積算値Ｖｉｎｔ（ｎ）と積算閾値Ｖｉｎｔｔｈとの比較演算処理を実行し、Ａ／Ｄ変換回路４３のサンプリングタイミングを制御する。具体的に、Ａ／Ｄ変換回路４３は、積算値Ｖｉｎｔ（ｎ）が積算閾値Ｖｉｎｔｔｈ以上（Ｖｉｎｔ（ｎ）≧Ｖｉｎｔｔｈ）となった時点で、信号検出回路４２の出力値ＧＶ（ｎ）のサンプリング処理を実行する。積算閾値Ｖｉｎｔｔｈは、図７に示す信号値Ｓ＿ｏｄｄ（又は信号値Ｓ＿ｅｖｅｎ）の上限階調Ｓ＿ｕｐｐｅｒ＿ｌｉｍに対応する値よりも小さい値に設定されていることが好ましい。

次に、図８に示す実施形態の構成における動作について、図９から図１２を参照して説明する。図９は、実施形態に係る検出装置の検出期間の一例を示す概念図である。図１０は、実施形態に係る検出装置の第１期間の動作例を示すタイミングチャートである。図１１は、実施形態に係る検出装置の第２期間の動作例を示すタイミングチャートである。図１２は、実施形態に係る検出装置の第２期間の一例を示す概念図である。

本実施形態に係る検出装置１は、図９に示すように、検出面上の空間における被検出体Ｆの存在有無を検出する第１期間ＰＷと、検出面上の空間における被検出体Ｆの位置を検出する第２期間ＰＤと、を有する。本実施形態に係る検出装置１は、第１期間ＰＷにおいて検出面上の空間に存在する被検出体Ｆを検出して第２期間ＰＤに移行する。また、本実施形態に係る検出装置１は、第２期間ＰＤにおいて検出面上の空間における被検出体Ｆの位置を検出できない場合に第１期間ＰＷに移行する。

図１０及び図１１では、図５に示す比較例と同様に、被検出体Ｆの検出を行う際、Ｍサンプリング周期（Ｍは、１以上の自然数）を１フレーム（１［Ｆ］＝Ｍ［Ｔ］）として被検出体Ｆの検出を行う例を示している。

図８に示す実施形態に係る構成においても、図５に示す比較例と同様に、差動増幅回路ＣＡ（ｎ）の負帰還容量Ｃｆｂは、サンプリング周期１［Ｔ］＿ｍ（ｍは、１～Ｍの自然数）でリセットされる。

具体的に、図１０に示す第１期間ＰＷの動作において、本実施形態に係る検出装置１は、第３スイッチ回路ＳＷ３がオン制御され、第４スイッチ回路ＳＷ４がオフ制御される。

図１０では、電極１２＿ｎ１における信号検出回路４２の出力値ＧＶ（ｎ１）＿１～ＧＶ（ｎ１）＿Ｍ、電極１２＿ｎ２における信号検出回路４２の出力値ＧＶ（ｎ２）＿１～ＧＶ（ｎ２）＿Ｍ、及び電極１２＿ｎ３における信号検出回路４２の出力値ＧＶ（ｎ３）＿１～ＧＶ（ｎ３）＿Ｍを例示している。

図１０に示す第１期間ＰＷの動作例において、電極１２＿ｎ１における信号検出回路４２の出力値ＧＶ（ｎ１）＿１～ＧＶ（ｎ１）＿Ｍ、電極１２＿ｎ２における信号検出回路４２の出力値ＧＶ（ｎ２）＿１～ＧＶ（ｎ２）＿Ｍ、及び電極１２＿ｎ３における信号検出回路４２の出力値ＧＶ（ｎ３）＿１～ＧＶ（ｎ３）＿Ｍは、各電極１２に生じる静電容量Ｃｄｅｔ（ｎ）に対して寄生容量Ｃｐａｒａの影響が大きい状態を例示している。すなわち、第１期間ＰＷでは、検出領域ＡＡ上の空間に被検出体Ｆが存在しないか、又は、検出領域ＡＡ上の空間において相対的に遠い位置に被検出体Ｆが存在することを示している。この第１期間ＰＷにおいて、検出装置１は、図９に示すように、所定のフレームレートで電極１２ごとの信号値Ｓ（ｎ）を取得する。

この第１期間ＰＷの動作例において、本実施形態に係る検出装置１は、被検出体Ｆと各電極１２との距離Ｄに応じた電荷が各電極１２にチャージされる。このとき、各電極１２にチャージされた電荷に応じた検出信号Ｄｅｔ（ｎ）が差動増幅回路ＣＡ（ｎ）の「－」端子に入力される。これにより、差動増幅回路ＣＡ（ｎ）の負帰還容量Ｃｆｂがチャージされる。

信号処理回路４４は、上記（１）式、上記（２）式、及び上記（３）を用いて算出した電極１２ごとの信号値Ｓ（ｎ）の合計値Ｓｓｕｍを算出する。

本実施形態において、信号処理回路４４は、合計値Ｓｓｕｍに対する合計閾値Ｓｓｕｍｔｈが設定されている。信号処理回路４４は、第１期間ＰＷにおいて、合計値Ｓｓｕｍと合計閾値Ｓｓｕｍｔｈとの比較演算処理を実行する。検出装置１は、信号処理回路４４における比較演算処理において、Ｓｓｕｍ≧Ｓｓｕｍｔｈとなった場合に、第２期間ＰＤに移行する。合計閾値Ｓｓｕｍｔｈは、図７に示す信号値Ｓ＿ｏｄｄ（又は信号値Ｓ＿ｅｖｅｎ）の下限階調Ｓ＿ｌｏｗｅｒ＿ｌｉｍよりも大きい値に設定されていることが好ましい。

図１１に示す第２期間ＰＤの動作例において、本実施形態に係る検出装置１は、差動増幅回路ＣＡ（ｎ）の負帰還容量Ｃｆｂのリセット後の基準信号ＲＥＦ＿ＳＩＧの「Ｈ」期間及び「Ｌ」期間において、第３スイッチ回路ＳＷ３がオン制御され、第４スイッチ回路ＳＷ４がオフ制御されることにより、被検出体Ｆと各電極１２との距離Ｄに応じた電荷が各電極１２にチャージされる。このとき、各電極１２にチャージされた電荷に応じた検出信号Ｄｅｔ（ｎ）が差動増幅回路ＣＡ（ｎ）の「－」端子に入力される。これにより、差動増幅回路ＣＡ（ｎ）の負帰還容量Ｃｆｂがチャージされる。

そして、第３スイッチ回路ＳＷ３がオフ制御され、第４スイッチ回路ＳＷ４がオン制御されることにより、負帰還容量Ｃｆｂの電荷が維持された状態で、各電極１２にチャージされた電荷がリセットされた後、再度、第３スイッチ回路ＳＷ３がオン制御され、第４スイッチ回路ＳＷ４がオフ制御されることにより、被検出体Ｆと各電極１２との距離Ｄに応じた電荷が各電極１２にチャージされ、各電極１２にチャージされた電荷に応じた検出信号Ｄｅｔ（ｎ）が差動増幅回路ＣＡ（ｎ）の「－」端子に入力される。これにより、差動増幅回路ＣＡ（ｎ）の負帰還容量Ｃｆｂがチャージされる。

図１１に示す第２期間ＰＤの動作例では、１サンプリング周期内で上述した充放電動作を繰り返すことにより、差動増幅回路ＣＡ（ｎ）の負帰還容量Ｃｆｂにチャージされる電荷が積算される。

図１１では、電極１２＿ｎ１における信号検出回路４２の出力値ＧＶ（ｎ１）＿１～ＧＶ（ｎ１）＿Ｍ、電極１２＿ｎ２における信号検出回路４２の出力値ＧＶ（ｎ２）＿１～ＧＶ（ｎ２）＿Ｍ、及び電極１２＿ｎ３における信号検出回路４２の出力値ＧＶ（ｎ３）＿１～ＧＶ（ｎ３）＿Ｍを例示している。また、図１１では、図５に示す比較例と同様に、電極１２＿ｎ１の被検出体Ｆからの距離をＤ（ｎ１）、電極１２＿ｎ２の被検出体Ｆからの距離をＤ（ｎ２）、電極１２＿ｎ３の被検出体Ｆからの距離をＤ（ｎ３）としたとき、Ｄ（ｎ２）＜Ｄ（ｎ１）＜Ｄ（ｎ３）としている。

図１１に示す第２期間ＰＤの動作例において、検出タイミング制御回路４１は、信号検出回路４２の全ての積算値Ｖｉｎｔ（ｎ）と積算閾値Ｖｉｎｔｔｈとの比較演算処理を実行し、各電極１２に対応する積算値Ｖｉｎｔ（ｎ）のうちの１つがＶｉｎｔ（ｎ）≧Ｖｉｎｔｔｈとなった場合に、第３スイッチ回路ＳＷ３及び第４スイッチ回路ＳＷ４のオンオフ制御を停止し、Ａ／Ｄ変換回路４３のサンプリングタイミングを制御すると共に、当該サンプリングタイミングに同期して、第５スイッチ回路ＳＷ５をオン制御する。これにより、信号検出回路４２の出力値ＧＶ（ｎ）がＡ／Ｄ変換回路４３に出力される。図１１では、電極１２＿ｎ２における信号検出回路４２の出力値ＧＶ（ｎ２）＿１～ＧＶ（ｎ２）＿Ｍにおいて、Ｖｉｎｔ（ｎ）≧Ｖｉｎｔｔｈとなった例を示している。

また、本実施形態において、検出タイミング制御回路４１は、基準信号ＲＥＦ＿ＳＩＧの「Ｈ」期間及び「Ｌ」期間における第３スイッチ回路ＳＷ３及び第４スイッチ回路ＳＷ４のオンオフ制御回数、言い換えると、電極１２の充放電回数（カウント値）ＣＶをカウント及びリセットする機能を有している。検出タイミング制御回路４１は、第１スイッチ回路ＳＷ１及び第２スイッチ回路ＳＷ２のオンオフ制御に同期して、電極１２の充放電回数（カウント値）ＣＶのカウントを開始し、負帰還容量Ｃｆｂのリセット時に電極１２の充放電回数（カウント値）ＣＶをリセットする。すなわち、検出タイミング制御回路４１は、１サンプリング周期ごとに、電極１２の充放電回数（カウント値）ＣＶをリセットしてカウントを開始する。

また、本実施形態において、検出タイミング制御回路４１は、電極１２の充放電回数（カウント値）Ｃｖに対するカウント閾値Ｃｖｔｈが設定されている。具体的に、カウント閾値Ｃｖｔｈは、検出領域ＡＡ上の空間に被検出体Ｆが存在しないと見做せる値に設定されていることが好ましい。

図１１に示す第２期間ＰＤの動作例において、検出タイミング制御回路４１は、電極１２の充放電回数（カウント値）Ｃｖとカウント閾値Ｃｖｔｈとの比較演算処理を実行し、電極１２の充放電回数（カウント値）Ｃｖがカウント閾値Ｃｖｔｈ以上（Ｃｖ≧Ｃｖｔｈ）となった場合に、第１期間ＰＷに移行する。

本実施形態に係る検出装置１の第２期間ＰＤにおける１サンプリング周期１［Ｔ］＿ｍの長さは、信号検出回路４２の全ての積算値Ｖｉｎｔ（ｎ）と積算閾値Ｖｉｎｔｔｈとの比較演算処理結果に応じて決まる。具体的には、各電極１２に対応する積算値Ｖｉｎｔ（ｎ）のうちの１つがＶｉｎｔ（ｎ）≧Ｖｉｎｔｔｈとなった時点でサンプリング処理される。すなわち、この第２期間ＰＤにおいて、検出装置１は、積算値Ｖｉｎｔ（ｎ）と積算閾値Ｖｉｎｔｔｈとの比較演算処理結果に応じて、電極１２ごとの信号値Ｓ（ｎ）を取得するサンプリングタイミングが決まる。

より具体的には、被検出体Ｆと電極１２との距離Ｄが相対的に大きいほど、電極１２の充放電回数（カウント値）Ｃｖが大きくなり、第２期間ＰＤにおける１サンプリング周期１［Ｔ］＿ｍが長くなる。また、被検出体Ｆと電極１２との距離Ｄが相対的に小さいほど、電極１２の充放電回数（カウント値）Ｃｖが小さくなり、第２期間ＰＤにおける１サンプリング周期１［Ｔ］＿ｍが短くなる。これにより、図１２に示すように、１フレーム期間の長さは、検出領域ＡＡ上の被検出体Ｆの位置が検出面から遠いほど長く、検出領域ＡＡ上の被検出体Ｆの位置が検出面に近いほど短くなる。

このように、本実施形態に係る検出装置１の第２期間ＰＤにおいて、検出装置１は、信号検出回路４２の全ての積算値Ｖｉｎｔ（ｎ）と積算閾値Ｖｉｎｔｔｈとの比較演算処理結果に応じて決まるサンプリングタイミングで電極１２ごとの信号値Ｓ（ｎ）を取得する。この結果として、第２期間ＰＤでは、所定のフレームレートで電極１２ごとの信号値Ｓ（ｎ）を取得する第１期間ＰＷとは異なり、図１２に示すように、センサ領域１０と被検出体Ｆとの相対的な距離Ｄに応じて、１フレーム期間の長さが異なっている。

また、本実施形態において、Ｖｉｎｔ（ｎ）≧Ｖｉｎｔｔｈを満たす積算値Ｖｉｎｔ（ｎ）は、電極１２の被検出体Ｆからの距離Ｄ（ｎ）の大きさに依らず積算閾値Ｖｉｎｔｔｈ以上となる。本実施形態では、後段の座標抽出回路４５において、信号処理回路４４から出力される各電極１２の信号値Ｓ（ｎ）に対し、電極１２の充放電回数（カウント値）Ｃｖに応じた重み付け処理を実行し、被検出体Ｆが存在する位置の空間座標抽出処理を行う。これにより、被検出体Ｆの検出面上のＤｚ方向の位置情報が補完される。

なお、図１１に示す第２期間ＰＤの動作例において、電極１２の充放電回数（カウント値）Ｃｖは、１フレームごとに出力される態様であっても良いし、１サンプリング周期１［Ｔ］＿ｍで出力される態様であっても良い。また、１フレームごとに電極１２の充放電回数（カウント値）Ｃｖを出力する場合に、１サンプリング周期１［Ｔ］＿ｍで取得される充放電回数（カウント値）Ｃｖを平均化処理して出力する態様であっても良いし、座標抽出回路４５において、１サンプリング周期１［Ｔ］＿ｍで検出タイミング制御回路４１から出力された充放電回数（カウント値）Ｃｖを平均化処理する態様であっても良い。

ここで、本実施形態に係る検出装置１の第２期間ＰＤにおいて、検出領域ＡＡ上の空間に被検出体Ｆが存在しない場合でも、各電極１２とシールド電位（例えば、ＧＮＤ電位）との間に生じる寄生容量Ｃｐａｒａによって差動増幅回路ＣＡ（ｎ）の負帰還容量Ｃｆｂに電荷が蓄積され、積算値Ｖｉｎｔ（ｎ）が積算閾値Ｖｉｎｔｔｈ以上（Ｖｉｎｔ（ｎ）≧Ｖｉｎｔｔｈ）となる場合がある。

本実施形態に係る検出装置１では、上述したように、第１期間ＰＷにおいて、電極１２ごとの信号値Ｓ（ｎ）の合計値Ｓｓｕｍと合計閾値Ｓｓｕｍｔｈとの比較演算処理を実行し、電極１２ごとの信号値Ｓ（ｎ）の合計値Ｓｓｕｍが合計閾値Ｓｓｕｍｔｈ以上（Ｓｓｕｍ≧Ｓｓｕｍｔｈ）となった場合に、第２期間ＰＤに移行するようにしている。

また、本実施形態に係る検出装置１では、上述したように、第２期間ＰＤにおいて、電極１２の充放電回数（カウント値）Ｃｖとカウント閾値Ｃｖｔｈとの比較演算処理を実行し、電極１２の充放電回数（カウント値）ＣｖがＣｖ≧Ｃｖｔｈとなった場合に、第１期間ＰＷに移行するようにしている。

これにより、第２期間ＰＤにおいて、各電極１２とシールド電位（例えば、ＧＮＤ電位）との間に生じる寄生容量Ｃｐａｒａによって差動増幅回路ＣＡ（ｎ）の負帰還容量Ｃｆｂに電荷が蓄積され、実際には検出領域ＡＡ上の空間に被検出体Ｆが存在しない場合に被検出体Ｆを誤検出することを防ぐことができる。

次に、実施形態に係る検出装置における処理について、図１３を参照して説明する。図１３は、実施形態に係る検出装置における処理の一例を示すフローチャートである。

検出装置１は、第１期間ＰＷにおける検出動作を開始すると（ステップＳ１０１）、信号処理回路４４は、電極１２ごとの信号値Ｓ（ｎ）を取得し（ステップＳ１０２）、電極１２ごとの信号値Ｓ（ｎ）の合計値Ｓｓｕｍを算出する（ステップＳ１０３）。

そして、信号処理回路４４は、ステップＳ１０３において算出した合計値Ｓｓｕｍと合計閾値Ｓｓｕｍｔｈとの比較演算処理を行う（ステップＳ１０４）。

電極１２ごとの信号値Ｓ（ｎ）の合計値Ｓｓｕｍが合計閾値Ｓｓｕｍｔｈ未満である場合（Ｓｓｕｍ＜Ｓｓｕｍｔｈ、ステップＳ１０４；Ｎｏ）、ステップＳ１０２からステップＳ１０４の処理を繰り返し実行する。

電極１２ごとの信号値Ｓ（ｎ）が合計閾値Ｓｓｕｍｔｈ以上となると（Ｓｓｕｍ≧Ｓｓｕｍｔｈ、ステップＳ１０４；Ｙｅｓ）、検出装置１は、第１期間ＰＷから第２期間ＰＤに移行する（ステップＳ１０５）。

第２期間ＰＤに移行すると（ステップＳ１０５）、検出タイミング制御回路４１は、電極１２の充放電回数（カウント値）Ｃｖをリセット（Ｃｖ＝０）する（ステップＳ１０６）。

検出タイミング制御回路４１は、信号検出回路４２の出力値ＧＶ（ｎ）を取得し（ステップＳ１０８）、電極１２ごとの積算値Ｖｉｎｔ（ｎ）を算出する（ステップＳ１０９）。

そして、検出タイミング制御回路４１は、ステップＳ１０９において算出した電極１２ごとの積算値Ｖｉｎｔ（ｎ）と積算閾値Ｖｉｎｔｔｈとの比較演算処理を行う（ステップＳ１１０）。

全ての電極１２の積算値Ｖｉｎｔ（ｎ）が積算閾値Ｖｉｎｔｔｈ未満であれば（Ｖｉｎｔ（ｎ）＜Ｖｉｎｔｔｈ）（ステップＳ１１０；Ｎｏ）、検出タイミング制御回路４１は、電極１２の充放電回数（カウント値）Ｃｖとカウント閾値Ｃｖｔｈとの比較演算処理を行う（ステップＳ１１１）。

電極１２の充放電回数（カウント値）Ｃｖがカウント閾値Ｃｖｔｈ未満である場合（Ｃｖ＜Ｃｖｔｈ、ステップＳ１１１；Ｎｏ）、ステップＳ１０８の処理に戻り、電極１２ごとの積算値Ｖｉｎｔ（ｎ）のうちの１つが積算閾値Ｖｉｎｔｔｈ以上となるか（Ｖｉｎｔ（ｎ）≧Ｖｉｎｔｔｈ）（ステップＳ１１０；Ｙｅｓ）、あるいは、電極１２の充放電回数（カウント値）Ｃｖがカウント閾値Ｃｖｔｈ以上となるまで（Ｃｖ≧Ｃｖｔｈ、ステップＳ１１１；Ｙｅｓ）、上述した処理を繰り返し実行する。

電極１２ごとの積算値Ｖｉｎｔ（ｎ）の１つが積算閾値Ｖｉｎｔｔｈ以上となると（Ｖｉｎｔ（ｎ）≧Ｖｉｎｔｔｈ）（ステップＳ１１０；Ｙｅｓ）、ＡＦＥ回路２２の検出タイミング制御回路４１は、Ａ／Ｄ変換回路４３のサンプリングタイミングを制御し、Ａ／Ｄ変換回路４３は、信号検出回路４２の出力値ＧＶ（ｎ）のサンプリング処理を実行して、検出値Ｒａｗ（ｎ）を取得する。ＡＦＥ回路２２は、そのときの電極１２の充放電回数（カウント値）Ｃｖ及びＡ／Ｄ変換回路４３によって取得された検出値Ｒａｗ（ｎ）を後段の処理回路２３に出力する（ステップＳ１１２）。そして、ステップＳ１０６の処理に戻り、電極１２ごとの積算値Ｖｉｎｔ（ｎ）の１つが積算閾値Ｖｉｎｔｔｈ以上となるか（Ｖｉｎｔ（ｎ）≧Ｖｉｎｔｔｈ）（ステップＳ１１０；Ｙｅｓ）、あるいは、電極１２の充放電回数（カウント値）Ｃｖがカウント閾値Ｃｖｔｈ以上となるまで（Ｃｖ≧Ｃｖｔｈ、ステップＳ１１１；Ｙｅｓ）、上述した処理を繰り返し実行する。

電極１２の充放電回数（カウント値）Ｃｖがカウント閾値Ｃｖｔｈ以上となると（Ｃｖ≧Ｃｖｔｈ、ステップＳ１１１；Ｙｅｓ）、ステップＳ１０１の処理に戻る。これにより、検出装置１は、第２期間ＰＷから第２期間ＰＤに移行する（ステップＳ１０１）。

図１４は、Ａ／Ｄ変換回路の入出力特性の一例を示す図である。図１４において、横軸はＡ／Ｄ変換回路４３に入力される信号検出回路４２の出力値ＧＶを示し、縦軸は信号検出回路４２の出力値ＧＶに対応する検出値Ｒａｗを示している。

Ａ／Ｄ変換回路４３から出力可能な検出値Ｒａｗの階調数を２^ｎとしたとき、最小階調Ｒａｗ＿ｍｉｎは「０」、最大階調Ｒａｗ＿ｍａｘは「２^ｎ－１」となる。具体的に、例えばＡ／Ｄ変換回路４３の分解能が１２ｂｉｔ（ｎ＝１２）である場合、最小階調Ｒａｗ＿ｍｉｎは「０」、最大階調Ｒａｗ＿ｍａｘは「４０９５」となる。図１４では、Ａ／Ｄ変換回路４３の分解能が５ｂｉｔ（ｎ＝５）である例を示している。この場合、最小階調Ｒａｗ＿ｍｉｎは「０」、最大階調Ｒａｗ＿ｍａｘは「３１」となる。

また、図１４では、量子化誤差の影響を考慮した下限階調をＲａｗ＿ｌｏｗｅｒ＿ｌｉｍとし、オーバーフローマージンを考慮した上限階調をＲａｗ＿ｕｐｐｅｒ＿ｌｉｍとしている。

上述した比較例の構成及び動作（図５，６）において、図１４に実線矢示した範囲は、相対的に被検出体Ｆがセンサ領域１０に近い位置に存在する場合の出力値ＧＶ及び検出値Ｒａｗの取得範囲を示し、図１４に破線矢示した範囲は、相対的に被検出体Ｆがセンサ領域１０から遠い位置に存在する場合の出力値ＧＶ及び検出値Ｒａｗの検出範囲を示している。

上述した比較例の構成及び動作（図５，６）において、被検出体Ｆの位置検出に用いられる検出値Ｒａｗの範囲は、下限階調Ｒａｗ＿ｌｏｗｅｒ＿ｌｉｍから、被検出体Ｆから最も近い位置にある電極１２の出力値ＧＶ及び検出値Ｒａｗまでの範囲となる。すなわち、相対的に被検出体Ｆがセンサ領域１０から遠い位置に存在する場合の検出値Ｒａｗの範囲（破線）は、相対的に被検出体Ｆがセンサ領域１０に近い位置にある場合の検出値Ｒａｗの範囲（実線）に対して相対的に狭い範囲となる。

これに対し、本開示に係る構成及び動作では、信号検出回路４２の全ての積算値Ｖｉｎｔ（ｎ）と積算閾値Ｖｉｎｔｔｈとの比較演算処理を実行し、各電極１２に対応する積算値Ｖｉｎｔ（ｎ）のうちの１つが積算閾値Ｖｉｎｔｔｈ以上（Ｖｉｎｔ（ｎ）≧Ｖｉｎｔｔｈ）となった場合に、各電極１２の出力値ＧＶを取得して検出値Ｒａｗに変換する。これにより、図１４に二点鎖線で示すように、相対的に被検出体Ｆがセンサ領域１０から遠い位置に存在する場合の各電極１２の出力値ＧＶ及び検出値Ｒａｗの範囲を拡大することができる。

本実施形態に係る検出装置１は、上述した処理により、検出領域ＡＡ内の複数の電極１２のうち、被検出体Ｆとの距離が最も近い電極１２の積算値Ｖｉｎｔ（ｎ）は、積算閾値Ｖｉｎｔｔｈ以上となる。これにより、相対的に被検出体Ｆとの距離が遠い電極１２の積算値Ｖｉｎｔ（ｎ）も大きな値となり、電極１２ごとに取得される信号値Ｓ（ｎ）の階調範囲が相対的に大きくなるため、検出領域ＡＡ上の被検出体Ｆを高精度に検出可能な範囲を拡大することができる。

また、本実施形態に係る検出装置１は、電極１２ごとの信号値Ｓ（ｎ）に対し、電極１２の充放電回数（カウント値）Ｃｖに応じた重み付けを実行し、被検出体Ｆが存在する位置の空間座標抽出処理を行う。これにより、被検出体Ｆの検出面上のＤｚ方向の位置情報が補完される。

さらに、本実施形態に係る検出装置１は、検出領域ＡＡ上の空間に被検出体Ｆが存在するか否かを判定する第１期間ＰＷと、被検出体Ｆの位置検出を行う第２期間ＰＤとを設定し、第２期間ＰＤにおいて、検出領域ＡＡ内の何れの電極１２の積算値Ｖｉｎｔ（ｎ）も積算閾値Ｖｉｎｔｔｈ以上となることなく、電極１２の充放電回数（カウント値）Ｃｖがカウント閾値Ｃｖｔｈ以上となった場合には、第２期間ＰＤから第１期間ＰＷに移行する。これにより、検出領域ＡＡ上の空間に被検出体Ｆが存在しない場合において、被検出体Ｆを誤検出することを防ぐことができる。

以上、本開示の好適な実施の形態を説明したが、本開示はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本開示の趣旨を逸脱しない範囲で種々の変更が可能である。本開示の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本開示の技術的範囲に属する。

１ 検出装置
１０ センサ領域
１１ センサ基板
１２ 電極
１３ 配線
１４ シールド
１５ カバーガラス
２０ 制御回路
２１ 制御基板
２２ ＡＦＥ回路
２３ 処理回路
２４ 電源回路
２５ インターフェース回路
３１ 配線基板
４０ 検出回路
４２ 信号検出回路
４３ Ａ／Ｄ変換回路
４４ 信号処理回路
４５ 座標抽出回路
２００ 表示パネル
ＡＡ 検出領域
ＡＧ エアギャップ
ＤＡ 表示領域
Ｆ 被検出体
ＯＣ 接着層
Ｒｘ 第１データ
Ｒｙ 第２データ
Ｒｚ 第３データ

Claims (7)

1. 検出領域が設けられたセンサ領域と、
   前記検出領域に設けられた複数の電極と、
   複数の前記電極ごとの検出値に基づき、フレーム単位で前記検出領域上の被検出体を検出する検出回路と、
   を備え、
   前記センサ領域と被検出体との相対的な距離に応じて、前記検出領域上の被検出体を検出する１フレーム期間の長さが異なる、
   検出装置。
2. 前記検出回路は、
   前記電極ごとの検出値を所定間隔で前記電極ごとに積算し、複数の前記電極のうちの１つの積算値が所定値以上となるまでの積算回数に基づき、前記検出領域上の空間における被検出体の位置を検出する、
   請求項１に記載の検出装置。
3. 前記検出回路は、複数の前記電極がそれぞれ電気的に接続される複数の差動増幅回路を備え、
   前記電極の充放電回数に応じた電荷が前記差動増幅回路の負帰還容量に積算される、
   請求項２に記載の検出装置。
4. 前記検出回路は、
   複数の前記電極ごとの検出値の合計値に基づき、前記検出領域上における被検出体の有無を検出する第１期間と、
   前記電極ごとの検出値を所定間隔で前記電極ごとに積算し、複数の前記電極のうちの１つの積算値が所定値以上となるまでの積算回数に基づき、前記検出領域上の空間における被検出体の位置を検出する第２期間と、
   を有する、
   請求項１に記載の検出装置。
5. 前記検出回路は、複数の前記電極がそれぞれ電気的に接続される複数の差動増幅回路を備え、
   前記第２期間において、前記電極の充放電回数に応じた電荷が前記差動増幅回路の負帰還容量に積算される、
   請求項４に記載の検出装置。
6. 前記検出回路は、
   前記第１期間において、複数の前記電極ごとの検出値の合計値が所定値以上となった場合に前記第２期間に移行し、
   前記第２期間において、前記充放電回数が所定値以上となった場合に前記第１期間に移行する、
   請求項５に記載の検出装置。
7. 複数の前記電極は、前記検出領域に第１方向及び前記第１方向とは異なる第２方向に並び設けられ、
   前記第１方向に延びる辺の長さが２０［ｍｍ］以上且つ５０［ｍｍ］以下であり、
   前記第２方向に延びる辺の長さが２０［ｍｍ］以上且つ５０［ｍｍ］以下である、
   請求項１から６の何れか一項に記載の検出装置。

Images