JP2023170769A

JP2023170769A - Semiconductor device

Info

Publication number: JP2023170769A
Application number: JP2022082779A
Authority: JP
Inventors: 啓太福谷; Keita Fukutani
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2022-05-20
Filing date: 2022-05-20
Publication date: 2023-12-01

Abstract

To provide a semiconductor device with which, while heightening the effect of an enlarged active region, it is possible to prevent cracks that adversely affect element characteristics from occurring to a main electrode.SOLUTION: The active region 45 of a semiconductor substrate 41 includes a main region 451 and an extension region 452. The main region is disposed alongside a pad 44 in a direction Y. The extension region is smaller in area than the main region, and is disposed alongside a pad in a direction X, continuously to an end on a pad side of the main region in the direction Y. A protective film 56 has an opening 561 that is provided so as to overlap an emitter electrode 42. The opening is provided continuously from the main region through the extension region. The radius of curvature of an inner corner part 56C2 of the opening that protrudes to the inside of the active region is larger than the radius of curvature of an outer corner part 56C1 that protrudes to the outside of the active region.SELECTED DRAWING: Figure 6

Description

この明細書における開示は、半導体装置に関する。 The disclosure in this specification relates to a semiconductor device.

特許文献１は、半導体基板の両面に主電極が配置された半導体装置を開示している。先行技術文献の記載内容は、この明細書における技術的要素の説明として、参照により援用される。 Patent Document 1 discloses a semiconductor device in which main electrodes are arranged on both sides of a semiconductor substrate. The contents of the prior art documents are incorporated by reference as explanations of technical elements in this specification.

特開２０２１－５６９２号公報JP 2021-5692 Publication

特許文献１では、素子の形成されたアクティブ領域を、ターミナルの下部よりも外側まで延長している。そして、外側に延長した領域内のスイッチング素子とターミナル下部の領域内のスイッチング素子とをオンしたときに、延長領域内の電流密度がターミナル下部の領域内の電流密度よりも低くなるように、素子を設けている。このように、延長領域内の電流密度が低い。上述の観点において、または言及されていない他の観点において、半導体装置にはさらなる改良が求められている。 In Patent Document 1, the active region in which the element is formed extends to the outside of the lower part of the terminal. Then, when the switching element in the region extending outward and the switching element in the region below the terminal are turned on, the current density in the extended region is lower than the current density in the region below the terminal. has been established. Thus, the current density within the extension region is low. Further improvements in semiconductor devices are required from the above-mentioned viewpoints and from other viewpoints not mentioned.

開示されるひとつの目的は、アクティブ領域拡大の効果を高めることができる半導体装置を提供することにある。開示される他のひとつの目的は、アクティブ領域拡大の効果を高めつつ、素子特性に影響を及ぼすクラックが主電極に生じるのを抑制できる半導体装置を提供することにある。 One object of the disclosure is to provide a semiconductor device that can enhance the effect of expanding the active area. Another object of the disclosure is to provide a semiconductor device that can suppress the occurrence of cracks in the main electrode that affect device characteristics while increasing the effect of expanding the active region.

ここに開示された半導体装置は、
縦型素子の形成領域であるアクティブ領域（４５）と、板厚方向の平面視においてアクティブ領域を取り囲む外周領域（４６）と、を有する半導体基板（４１）と、
半導体基板の一面においてアクティブ領域上に配置され、縦型素子に電気的に接続された第１主電極（４２）と、
板厚方向において一面とは反対の裏面上に配置され、縦型素子に電気的に接続された第２主電極（４３）と、
信号用の電極であり、一面において外周領域上に配置されたパッド（４４）と、
一面上に配置され、平面視において第１主電極と重なるように設けられた開口部（５６１）を有する保護膜（５６）と、
を備え、
アクティブ領域は、板厚方向に直交する第１方向においてパッドと並んで配置された主領域（４５１）と、平面視において主領域よりも面積が小さい領域であり、第１方向において主領域におけるパッド側の端部に連なり、板厚方向および第１方向に直交する第２方向においてパッドと並んで配置された拡張領域（４５２）と、を有し、
開口部は、
主領域と拡張領域とにわたって連続的に設けられ、
平面視において、主領域と拡張領域との連結部に位置し、アクティブ領域の内側に凸の角部である内角部（５６Ｃ２）の曲率半径が、主領域または拡張領域に単独で位置し、アクティブ領域の外側に凸の角部である外角部（５６Ｃ１）の曲率半径よりも大きい。 The semiconductor device disclosed herein is
A semiconductor substrate (41) having an active region (45) that is a formation region of a vertical element, and an outer peripheral region (46) surrounding the active region in a plan view in the thickness direction;
a first main electrode (42) disposed on the active region on one surface of the semiconductor substrate and electrically connected to the vertical element;
a second main electrode (43) arranged on the back surface opposite to the one surface in the plate thickness direction and electrically connected to the vertical element;
a pad (44) which is a signal electrode and is arranged on the outer peripheral area on one side;
a protective film (56) arranged on one surface and having an opening (561) provided so as to overlap the first main electrode in plan view;
Equipped with
The active region includes a main region (451) arranged in parallel with the pad in a first direction perpendicular to the plate thickness direction, and a region smaller in area than the main region in plan view, and a pad in the main region in the first direction. an expansion region (452) connected to the side end and arranged in line with the pad in a second direction perpendicular to the plate thickness direction and the first direction;
The opening is
Continuously provided between the main area and the expansion area,
In plan view, the radius of curvature of the inner corner (56C2), which is located at the connection between the main area and the expansion area and is a convex corner inside the active area, is located independently in the main area or the expansion area, and the radius of curvature is The radius of curvature is larger than the radius of curvature of the outer corner (56C1), which is a corner that is convex to the outside of the area.

開示された半導体装置によれば、アクティブ領域の拡大に応じて、保護膜の開口部も拡大している。拡張領域の熱を、開口部を通じて上方に逃がすことができる。よって、アクティブ領域拡大の効果を高めることができる。 According to the disclosed semiconductor device, the opening of the protective film is also enlarged in accordance with the enlargement of the active region. Heat from the expansion region can be dissipated upwardly through the opening. Therefore, the effect of expanding the active area can be enhanced.

開口部の角部には応力が集中するため、角部を起点として第１主電極にクラックが生じることがある。このとき、クラックは、角部の頂点から、凸の外側に進展する。アクティブ領域拡大の効果を高めるために、開示された半導体装置の開口部は、外角部と内角部を有する。外角部の場合、クラックが生じたとしても、凸の外側、つまりアクティブ領域の外側に向けて進展する。内角部の場合、クラックが生じると、凸の外側、つまりアクティブ領域の内側に向けて進展する。しかしながら、開示された半導体装置において、内角部の曲率半径を大きくしているため、クラックが生じるのを抑制することができる。以上より、アクティブ領域拡大の効果を高めつつ、素子特性に影響を及ぼすクラックが第１主電極に生じるのを抑制することができる。 Since stress is concentrated at the corners of the opening, cracks may occur in the first main electrode starting from the corners. At this time, the crack develops from the apex of the corner to the outside of the convexity. In order to enhance the effect of active area enlargement, the opening of the disclosed semiconductor device has an outer corner and an inner corner. In the case of the outer corner, even if a crack occurs, it will propagate toward the outside of the convexity, that is, the outside of the active area. In the case of an internal corner, if a crack occurs, it propagates toward the outside of the convexity, that is, toward the inside of the active region. However, in the disclosed semiconductor device, since the radius of curvature of the inner corner portion is increased, it is possible to suppress the occurrence of cracks. As described above, while increasing the effect of expanding the active region, it is possible to suppress the occurrence of cracks that affect device characteristics in the first main electrode.

この明細書における開示された複数の態様は、それぞれの目的を達成するために、互いに異なる技術的手段を採用する。請求の範囲およびこの項に記載した括弧内の符号は、後述する実施形態の部分との対応関係を例示的に示すものであって、技術的範囲を限定することを意図するものではない。この明細書に開示される目的、特徴、および効果は、後続の詳細な説明、および添付の図面を参照することによってより明確になる。 The multiple aspects disclosed in this specification employ different technical means to achieve their respective objectives. The claims and the reference numerals in parentheses described in this section exemplarily indicate correspondence with parts of the embodiment described later, and are not intended to limit the technical scope. The objects, features, and advantages disclosed in this specification will become more apparent by reference to the subsequent detailed description and accompanying drawings.

第１実施形態に係る半導体装置が適用される車両の駆動システムの概略構成を示す図である。1 is a diagram showing a schematic configuration of a vehicle drive system to which a semiconductor device according to a first embodiment is applied. 第１実施形態に係る半導体装置を示す平面図である。FIG. 1 is a plan view showing a semiconductor device according to a first embodiment. 図２のIII-III線に沿う断面図である。3 is a sectional view taken along line III-III in FIG. 2. FIG. 半導体素子を示す平面図である。FIG. 2 is a plan view showing a semiconductor element. 図４のV-V線に沿う断面図である。FIG. 5 is a cross-sectional view taken along line V-V in FIG. 4. FIG. 保護膜の開口部を示す平面図である。FIG. 3 is a plan view showing an opening of a protective film. 変形例を示す図である。It is a figure showing a modification. 変形例を示す図である。It is a figure showing a modification. 第２実施形態に係る半導体装置において、半導体素子を示す平面図である。FIG. 7 is a plan view showing a semiconductor element in a semiconductor device according to a second embodiment. 内角部の関係を示す図である。It is a figure which shows the relationship of an internal corner part. 第３実施形態に係る半導体装置において、半導体素子を示す平面図である。FIG. 7 is a plan view showing a semiconductor element in a semiconductor device according to a third embodiment. 図１１のXII-XII線に沿う断面図である。12 is a sectional view taken along line XII-XII in FIG. 11. FIG. 第４実施形態に係る半導体装置において、半導体素子を示す平面図である。FIG. 7 is a plan view showing a semiconductor element in a semiconductor device according to a fourth embodiment. 図１３のXIV-XIV線に沿う断面図である。14 is a sectional view taken along the line XIV-XIV in FIG. 13. FIG. 第５実施形態に係る半導体装置において、半導体素子を示す平面図である。FIG. 7 is a plan view showing a semiconductor element in a semiconductor device according to a fifth embodiment.

以下、図面に基づいて複数の実施形態を説明する。なお、各実施形態において対応する構成要素には同一の符号を付すことにより、重複する説明を省略する場合がある。各実施形態において構成の一部分のみを説明している場合、当該構成の他の部分については、先行して説明した他の実施形態の構成を適用することができる。また、各実施形態の説明において明示している構成の組み合わせばかりではなく、特に組み合わせに支障が生じなければ、明示していなくても複数の実施形態の構成同士を部分的に組み合せることができる。 Hereinafter, a plurality of embodiments will be described based on the drawings. Note that redundant explanation may be omitted by assigning the same reference numerals to corresponding components in each embodiment. When only a part of the configuration is described in each embodiment, the configuration of the other embodiments previously described can be applied to other parts of the configuration. Furthermore, in addition to the combinations of configurations specified in the description of each embodiment, it is also possible to partially combine the configurations of multiple embodiments even if the combinations are not explicitly stated. .

本実施形態の半導体装置は、たとえば、回転電機を駆動源とする移動体の電力変換装置に適用される。移動体は、たとえば、電気自動車（ＢＥＶ）、ハイブリッド自動車（ＨＥＶ）、プラグインハイブリッド自動車（ＰＨＥＶ）などの電動車両、電動垂直離着陸機やドローンなどの飛行体、船舶、建設機械、農業機械である。以下では、車両に適用される例について説明する。 The semiconductor device of this embodiment is applied, for example, to a power converter device for a moving object that uses a rotating electric machine as a drive source. Examples of mobile objects include electric vehicles such as electric vehicles (BEV), hybrid vehicles (HEV), and plug-in hybrid vehicles (PHEV), flying vehicles such as electric vertical takeoff and landing aircraft and drones, ships, construction machinery, and agricultural machinery. . An example applied to a vehicle will be described below.

（第１実施形態）
先ず、図１に基づき、車両の駆動システムの概略構成について説明する。 (First embodiment)
First, based on FIG. 1, a schematic configuration of a vehicle drive system will be described.

＜車両の駆動システム＞
図１に示すように、車両の駆動システム１は、直流電源２と、モータジェネレータ３と、電力変換装置４を備えている。 <Vehicle drive system>
As shown in FIG. 1, a vehicle drive system 1 includes a DC power supply 2, a motor generator 3, and a power conversion device 4.

直流電源２は、充放電可能な二次電池で構成された直流電圧源である。二次電池は、たとえばリチウムイオン電池、ニッケル水素電池である。モータジェネレータ３は、三相交流方式の回転電機である。モータジェネレータ３は、車両の走行駆動源、すなわち電動機として機能する。モータジェネレータ３は、回生時に発電機として機能する。電力変換装置４は、直流電源２とモータジェネレータ３との間で電力変換を行う。 The DC power supply 2 is a DC voltage source composed of a rechargeable and dischargeable secondary battery. The secondary battery is, for example, a lithium ion battery or a nickel metal hydride battery. The motor generator 3 is a three-phase AC rotating electric machine. The motor generator 3 functions as a driving source for the vehicle, that is, an electric motor. The motor generator 3 functions as a generator during regeneration. Power conversion device 4 performs power conversion between DC power supply 2 and motor generator 3 .

＜電力変換装置＞
次に、図１に基づき、電力変換装置４の回路構成について説明する。電力変換装置４は、電力変換回路を備えている。図１に示すように、電力変換装置４は、平滑コンデンサ５と、電力変換回路であるインバータ６を備えている。 <Power converter>
Next, the circuit configuration of the power conversion device 4 will be explained based on FIG. 1. The power conversion device 4 includes a power conversion circuit. As shown in FIG. 1, the power conversion device 4 includes a smoothing capacitor 5 and an inverter 6 that is a power conversion circuit.

平滑コンデンサ５は、主として、直流電源２から供給される直流電圧を平滑化する。平滑コンデンサ５は、高電位側の電力ラインであるＰライン７と低電位側の電力ラインであるＮライン８とに接続されている。Ｐライン７は直流電源２の正極に接続され、Ｎライン８は直流電源２の負極に接続されている。平滑コンデンサ５の正極は、直流電源２とインバータ６との間において、Ｐライン７に接続されている。同じく負極は、直流電源２とインバータ６との間において、Ｎライン８に接続されている。平滑コンデンサ５は、直流電源２に並列に接続されている。 The smoothing capacitor 5 mainly smoothes the DC voltage supplied from the DC power supply 2. The smoothing capacitor 5 is connected to a P line 7 which is a power line on the high potential side and an N line 8 which is a power line on the low potential side. The P line 7 is connected to the positive pole of the DC power supply 2, and the N line 8 is connected to the negative pole of the DC power supply 2. A positive terminal of the smoothing capacitor 5 is connected to a P line 7 between the DC power supply 2 and the inverter 6. Similarly, the negative electrode is connected to the N line 8 between the DC power supply 2 and the inverter 6. Smoothing capacitor 5 is connected in parallel to DC power supply 2 .

インバータ６は、ＤＣ－ＡＣ変換回路である。インバータ６は、図示しない制御回路によるスイッチング制御にしたがって、直流電圧を三相交流電圧に変換し、モータジェネレータ３へ出力する。これにより、モータジェネレータ３は、所定のトルクを発生するように駆動する。インバータ６は、車両の回生制動時、車輪からの回転力を受けてモータジェネレータ３が発電した三相交流電圧を、制御回路によるスイッチング制御にしたがって直流電圧に変換し、Ｐライン７へ出力する。このように、インバータ６は、直流電源２とモータジェネレータ３との間で双方向の電力変換を行う。 Inverter 6 is a DC-AC conversion circuit. Inverter 6 converts the DC voltage into three-phase AC voltage and outputs it to motor generator 3 according to switching control by a control circuit (not shown). Thereby, the motor generator 3 is driven to generate a predetermined torque. During regenerative braking of the vehicle, the inverter 6 converts the three-phase AC voltage generated by the motor generator 3 in response to the rotational force from the wheels into a DC voltage under switching control by the control circuit, and outputs the DC voltage to the P line 7. In this way, the inverter 6 performs bidirectional power conversion between the DC power supply 2 and the motor generator 3.

インバータ６は、三相分の上下アーム回路９を備えて構成されている。上下アーム回路９は、レグと称されることがある。上下アーム回路９は、上アーム９Ｈと、下アーム９Ｌをそれぞれ有している。上アーム９Ｈと下アーム９Ｌは、上アーム９ＨをＰライン７側として、Ｐライン７とＮライン８との間で直列接続されている。上アーム９Ｈと下アーム９Ｌとの接続点は、出力ライン１０を介して、モータジェネレータ３における対応する相の巻線３ａに接続されている。インバータ６は、６つのアームを有している。Ｐライン７、Ｎライン８、および出力ライン１０それぞれの少なくとも一部は、たとえばバスバーなどの導電部材により構成されている。 The inverter 6 includes upper and lower arm circuits 9 for three phases. The upper and lower arm circuits 9 are sometimes referred to as legs. The upper and lower arm circuits 9 each have an upper arm 9H and a lower arm 9L. The upper arm 9H and the lower arm 9L are connected in series between the P line 7 and the N line 8, with the upper arm 9H on the P line 7 side. A connection point between upper arm 9H and lower arm 9L is connected to a corresponding phase winding 3a of motor generator 3 via output line 10. Inverter 6 has six arms. At least a portion of each of the P line 7, the N line 8, and the output line 10 is constituted by a conductive member such as a bus bar.

各アームを構成する素子は、スイッチング素子である絶縁ゲートバイポーラトランジスタ１１（以下、ＩＧＢＴ１１と示す）と、還流用のダイオード１２を備えている。本実施形態では、ｎチャネル型のＩＧＢＴ１１を採用している。ダイオード１２は、対応するＩＧＢＴ１１に対して逆並列に接続されている。上アーム９Ｈにおいて、ＩＧＢＴ１１のコレクタが、Ｐライン７に接続されている。下アーム９Ｌにおいて、ＩＧＢＴ１１のエミッタが、Ｎライン８に接続されている。そして、上アーム９ＨにおけるＩＧＢＴ１１のエミッタと、下アーム９ＬにおけるＩＧＢＴ１１のコレクタが相互に接続されている。ダイオード１２のアノードは対応するＩＧＢＴ１１のエミッタに接続され、カソードはコレクタに接続されている。 The elements constituting each arm include an insulated gate bipolar transistor 11 (hereinafter referred to as IGBT 11), which is a switching element, and a diode 12 for freewheeling. In this embodiment, an n-channel type IGBT 11 is used. The diode 12 is connected in antiparallel to the corresponding IGBT 11. In the upper arm 9H, the collector of the IGBT 11 is connected to the P line 7. In the lower arm 9L, the emitter of the IGBT 11 is connected to the N line 8. The emitter of the IGBT 11 in the upper arm 9H and the collector of the IGBT 11 in the lower arm 9L are connected to each other. The anode of the diode 12 is connected to the emitter of the corresponding IGBT 11, and the cathode is connected to the collector.

電力変換装置４は、電力変換回路として、コンバータをさらに備えてもよい。コンバータは、直流電圧を異なる値の直流電圧に変換するＤＣ－ＤＣ変換回路である。コンバータは、直流電源２と平滑コンデンサ５との間に設けられる。コンバータは、たとえばリアクトルと、上記した上下アーム回路９を備えて構成される。この構成によれば、昇降圧が可能である。電力変換装置４は、直流電源２からの電源ノイズを除去するフィルタコンデンサを備えてもよい。フィルタコンデンサは、直流電源２とコンバータとの間に設けられる。 The power conversion device 4 may further include a converter as a power conversion circuit. A converter is a DC-DC conversion circuit that converts DC voltage to DC voltages of different values. A converter is provided between DC power supply 2 and smoothing capacitor 5. The converter includes, for example, a reactor and the above-mentioned upper and lower arm circuits 9. According to this configuration, it is possible to raise and lower the voltage. The power conversion device 4 may include a filter capacitor that removes power supply noise from the DC power supply 2. A filter capacitor is provided between the DC power supply 2 and the converter.

電力変換装置４は、インバータ６などを構成するスイッチング素子の駆動回路を備えてもよい。駆動回路は、制御回路の駆動指令に基づいて、対応するアームのＩＧＢＴ１１のゲートに駆動電圧を供給する。駆動回路は、駆動電圧の印加により、対応するＩＧＢＴ１１を駆動、すなわちオン駆動、オフ駆動させる。駆動回路は、ドライバと称されることがある。 The power conversion device 4 may include a drive circuit for switching elements that constitute the inverter 6 and the like. The drive circuit supplies a drive voltage to the gate of the IGBT 11 of the corresponding arm based on a drive command from the control circuit. The drive circuit drives the corresponding IGBT 11 by applying a drive voltage, that is, turns it on and turns it off. A drive circuit is sometimes referred to as a driver.

電力変換装置４は、スイッチング素子の制御回路を備えてもよい。制御回路は、ＩＧＢＴ１１を動作させるための駆動指令を生成し、駆動回路に出力する。制御回路は、図示しない上位ＥＣＵから入力されるトルク要求、各種センサにて検出された信号に基づいて、駆動指令を生成する。各種センサとして、たとえば電流センサ、回転角センサ、電圧センサがある。電流センサは、各相の巻線３ａに流れる相電流を検出する。回転角センサは、モータジェネレータ３の回転子の回転角を検出する。電圧センサは、平滑コンデンサ５の両端電圧を検出する。制御回路は、駆動指令として、たとえばＰＷＭ信号を出力する。制御回路は、たとえばプロセッサとメモリを備えて構成されている。ＥＣＵは、Electronic Control Unitの略称である。ＰＷＭは、Pulse Width Modulationの略称である。 The power conversion device 4 may include a control circuit for switching elements. The control circuit generates a drive command for operating the IGBT 11 and outputs it to the drive circuit. The control circuit generates a drive command based on a torque request input from a host ECU (not shown) and signals detected by various sensors. Various sensors include, for example, a current sensor, a rotation angle sensor, and a voltage sensor. The current sensor detects the phase current flowing through the winding 3a of each phase. The rotation angle sensor detects the rotation angle of the rotor of the motor generator 3. The voltage sensor detects the voltage across the smoothing capacitor 5. The control circuit outputs, for example, a PWM signal as a drive command. The control circuit includes, for example, a processor and a memory. ECU is an abbreviation for Electronic Control Unit. PWM is an abbreviation for Pulse Width Modulation.

＜半導体装置＞
次に、図２および図３に基づき、半導体素子が適用される半導体装置について説明する。図２は、半導体装置を示す平面図である。図２は、半導体装置の上面視平面図である。図３は、図２のIII-III線に沿う断面図である。図３では、半導体素子の構造を簡素化して図示している。 <Semiconductor device>
Next, a semiconductor device to which the semiconductor element is applied will be described based on FIGS. 2 and 3. FIG. 2 is a plan view showing the semiconductor device. FIG. 2 is a top plan view of the semiconductor device. FIG. 3 is a sectional view taken along line III-III in FIG. 2. In FIG. 3, the structure of the semiconductor element is illustrated in a simplified manner.

以下において、半導体基板の板厚方向をＺ方向とする。Ｚ方向に直交する一方向をＸ方向とする。Ｚ方向およびＸ方向の両方向に直交する方向をＹ方向とする。特に断わりのない限り、Ｚ方向から平面視した形状、換言すればＸ方向およびＹ方向により規定されるＸＹ面に沿う形状を平面形状とする。また、Ｚ方向からの平面視を単に平面視と示す。 In the following, the thickness direction of the semiconductor substrate will be referred to as the Z direction. One direction perpendicular to the Z direction is defined as the X direction. The direction perpendicular to both the Z direction and the X direction is defined as the Y direction. Unless otherwise specified, the planar shape is the shape viewed from the Z direction, in other words, the shape along the XY plane defined by the X direction and the Y direction. Further, a plan view from the Z direction is simply referred to as a plan view.

図２および図３に示すように、半導体装置２０は、封止体３０と、半導体素子４０と、配線部材７０、７０と、導電スペーサ８０と、外部接続端子９０を備えている。半導体装置２０は、上記したアームのひとつを構成する。よって、２つの半導体装置２０により、一相分の上下アーム回路９が構成される。 As shown in FIGS. 2 and 3, the semiconductor device 20 includes a sealing body 30, a semiconductor element 40, wiring members 70, 70, a conductive spacer 80, and an external connection terminal 90. The semiconductor device 20 constitutes one of the arms described above. Therefore, the two semiconductor devices 20 constitute the upper and lower arm circuit 9 for one phase.

封止体３０は、半導体装置２０を構成する他の要素の一部を封止している。他の要素の残りの部分は、封止体３０の外に露出している。封止体３０は、たとえば樹脂を材料とする。樹脂の一例は、エポキシ系樹脂である。封止体３０は、樹脂を材料として、たとえばトランスファモールド法により成形されている。このような封止体３０は、封止樹脂体、モールド樹脂、樹脂成形体と称されることがある。封止体３０は、たとえばゲルを用いて形成されてもよい。ゲルは、たとえば一対の配線部材７０、７０の対向領域に充填（配置）される。 The sealing body 30 seals some of the other elements constituting the semiconductor device 20. The remaining parts of the other elements are exposed outside the sealing body 30. The sealing body 30 is made of resin, for example. An example of the resin is an epoxy resin. The sealing body 30 is molded from resin by, for example, a transfer molding method. Such a sealing body 30 may be referred to as a sealing resin body, a mold resin, or a resin molded body. The sealing body 30 may be formed using gel, for example. The gel is filled (arranged) in opposing regions of the pair of wiring members 70, 70, for example.

図２に示すように、封止体３０は平面略矩形状をなしている。封止体３０は、外郭をなす表面として、一面３０ａおよび裏面３０ｂを有している。裏面３０ｂは、Ｚ方向において一面３０ａとは反対の面である。一面３０ａおよび裏面３０ｂは、たとえば平坦面である。封止体３０は、一面３０ａおよび裏面３０ｂに連なる側面を有している。側面は、外部接続端子９０が突出する２つの側面３０ｃ、３０ｄを含んでいる。側面３０ｄは、Ｘ方向において側面３０ｃとは反対の面である。 As shown in FIG. 2, the sealing body 30 has a substantially rectangular planar shape. The sealing body 30 has one surface 30a and a back surface 30b as outer surfaces. The back surface 30b is a surface opposite to the one surface 30a in the Z direction. One surface 30a and back surface 30b are, for example, flat surfaces. The sealing body 30 has a side surface that is continuous with one surface 30a and a back surface 30b. The side surfaces include two side surfaces 30c and 30d from which external connection terminals 90 protrude. The side surface 30d is a surface opposite to the side surface 30c in the X direction.

半導体素子４０は、半導体基板４１と、エミッタ電極４２と、コレクタ電極４３と、パッド４４を備えている。半導体素子４０は、半導体チップと称されることがある。半導体基板４１は、シリコン（Ｓｉ）、シリコンよりもバンドギャップが広いワイドバンドギャップ半導体などを材料とし、縦型素子が形成されてなる。ワイドバンドギャップ半導体としては、たとえばシリコンカーバイド（ＳｉＣ）、窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ_２Ｏ_３）、ダイヤモンドがある。 The semiconductor element 40 includes a semiconductor substrate 41, an emitter electrode 42, a collector electrode 43, and a pad 44. The semiconductor element 40 is sometimes referred to as a semiconductor chip. The semiconductor substrate 41 is made of a material such as silicon (Si) or a wide bandgap semiconductor having a wider bandgap than silicon, and has a vertical element formed thereon. Examples of wide bandgap semiconductors include silicon carbide (SiC), gallium nitride (GaN), gallium oxide (Ga ₂ O ₃ ), and diamond.

縦型素子は、半導体基板４１（半導体素子４０）の板厚方向、すなわちＺ方向に主電流を流すように構成されている。本実施形態の縦型素子は、ひとつのアームを構成するＩＧＢＴ１１およびダイオード１２である。縦型素子は、ダイオード１２が逆並列に接続されたＩＧＢＴ、つまりＲＣ（Reverse Conducting）－ＩＧＢＴである。縦型素子は、通電により発熱する発熱素子である。半導体基板４１には、図示しないゲート電極が形成されている。ゲート電極は、たとえばトレンチ構造をなしている。 The vertical element is configured to allow a main current to flow in the thickness direction of the semiconductor substrate 41 (semiconductor element 40), that is, in the Z direction. The vertical elements of this embodiment are the IGBT 11 and the diode 12 that constitute one arm. The vertical element is an IGBT in which diodes 12 are connected in antiparallel, that is, an RC (Reverse Conducting)-IGBT. The vertical element is a heating element that generates heat when energized. A gate electrode (not shown) is formed on the semiconductor substrate 41. The gate electrode has, for example, a trench structure.

半導体基板４１は、主電極が設けられる板面として、一面４１ａおよび裏面４１ｂを有している。一面４１ａは、半導体基板４１において封止体３０の一面３０ａ側の面である。裏面４１ｂは、一面４１ａとは板厚方向において反対の面である。主電極のひとつであるエミッタ電極４２は、半導体基板４１の一面４１ａ上に配置されている。主電極の他のひとつであるコレクタ電極４３は、半導体基板４１の裏面４１ｂ上に配置されている。エミッタ電極４２が第１主電極に相当し、コレクタ電極４３が第２主電極に相当する。 The semiconductor substrate 41 has one side 41a and a back side 41b as plate surfaces on which the main electrode is provided. One surface 41a is a surface of the semiconductor substrate 41 on the one surface 30a side of the sealed body 30. The back surface 41b is a surface opposite to the one surface 41a in the thickness direction. The emitter electrode 42, which is one of the main electrodes, is arranged on one surface 41a of the semiconductor substrate 41. A collector electrode 43, which is another one of the main electrodes, is arranged on the back surface 41b of the semiconductor substrate 41. The emitter electrode 42 corresponds to a first main electrode, and the collector electrode 43 corresponds to a second main electrode.

ＩＧＢＴ１１がオンすることで、主電極間、つまりエミッタ電極４２とコレクタ電極４３との間に、電流（主電流）が流れる。エミッタ電極４２は、ダイオード１２のアノード電極を兼ねている。コレクタ電極４３は、ダイオード１２のカソード電極を兼ねている。コレクタ電極４３は、半導体基板４１の裏面４１ｂのほぼ全体に形成されている。エミッタ電極４２は、半導体基板４１の一面４１ａの一部分に形成されている。 When the IGBT 11 is turned on, a current (main current) flows between the main electrodes, that is, between the emitter electrode 42 and the collector electrode 43. The emitter electrode 42 also serves as an anode electrode of the diode 12. The collector electrode 43 also serves as the cathode electrode of the diode 12. The collector electrode 43 is formed on almost the entire back surface 41b of the semiconductor substrate 41. The emitter electrode 42 is formed on a portion of one surface 41a of the semiconductor substrate 41.

パッド４４は、信号用の電極である。パッド４４は、半導体基板４１の一面４１ａにおいて、エミッタ電極４２の形成領域とは異なる領域に形成されている。パッド４４は、Ｙ方向において、エミッタ電極４２の形成領域とは反対側の端部に形成されている。パッド４４は、Ｙ方向においてエミッタ電極４２と並んで設けられている。パッド４４は、ゲート電極用のパッドを少なくとも含む。半導体素子４０の詳細については、後述する。 Pad 44 is a signal electrode. The pad 44 is formed on one surface 41a of the semiconductor substrate 41 in a region different from the region where the emitter electrode 42 is formed. The pad 44 is formed at the end opposite to the region where the emitter electrode 42 is formed in the Y direction. The pad 44 is provided in parallel with the emitter electrode 42 in the Y direction. Pad 44 includes at least a pad for a gate electrode. Details of the semiconductor element 40 will be described later.

配線部材６０は、エミッタ電極４２に電気的に接続され、配線機能を提供する。同様に、配線部材７０は、コレクタ電極４３に電気的に接続され、配線機能を提供する。配線部材６０、７０は、Ｚ方向において、半導体素子４０を挟むように配置されている。配線部材６０、７０は、Ｚ方向において互いに少なくとも一部が対向するように配置されている。配線部材６０、７０は、平面視において半導体素子４０を内包している。配線部材６０が第１配線部材に相当し、配線部材７０が第２配線部材に相当する。 The wiring member 60 is electrically connected to the emitter electrode 42 and provides a wiring function. Similarly, the wiring member 70 is electrically connected to the collector electrode 43 and provides a wiring function. The wiring members 60 and 70 are arranged to sandwich the semiconductor element 40 in the Z direction. The wiring members 60 and 70 are arranged so that at least a portion thereof faces each other in the Z direction. The wiring members 60 and 70 include the semiconductor element 40 in a plan view. The wiring member 60 corresponds to a first wiring member, and the wiring member 70 corresponds to a second wiring member.

配線部材６０、７０は、半導体素子４０の生じた熱を放熱する放熱機能を提供する。配線部材６０、７０は、放熱板、ヒートシンクなどと称されることがある。本実施形態の配線部材６０、７０は、Ｃｕ、Ｃｕ合金などの導電性が良好な金属を材料とする金属板である。金属板は、たとえばリードフレームの一部として提供される。金属板に代えて、絶縁基材の表面に金属体が配置された基板を採用してもよい。配線部材６０、７０は、表面に、ＮｉやＡｕなどのめっき膜を備えてもよい。 The wiring members 60 and 70 provide a heat radiation function of radiating heat generated by the semiconductor element 40. The wiring members 60 and 70 are sometimes called a heat sink, a heat sink, or the like. The wiring members 60 and 70 of this embodiment are metal plates made of a metal with good conductivity such as Cu or Cu alloy. The metal plate is provided, for example, as part of a lead frame. Instead of the metal plate, a substrate having a metal body disposed on the surface of an insulating base material may be used. The wiring members 60 and 70 may be provided with a plating film of Ni, Au, or the like on their surfaces.

配線部材６０は、半導体素子４０側の面である対向面６０ａと、対向面６０ａとは反対の面である裏面６０ｂを有している。同様に、配線部材７０も、対向面７０ａと裏面７０ｂを有している。配線部材６０、７０は、たとえば平面略矩形状をなしている。配線部材６０、７０それぞれの裏面６０ｂ、７０ｂは、封止体３０から露出している。裏面６０ｂ、７０ｂは、放熱面、露出面などと称されることがある。配線部材６０の裏面６０ｂは、封止体３０の一面３０ａと略面一である。配線部材７０の裏面７０ｂは、封止体３０の裏面３０ｂと略面一である。 The wiring member 60 has a facing surface 60a that is a surface on the semiconductor element 40 side, and a back surface 60b that is a surface opposite to the facing surface 60a. Similarly, the wiring member 70 also has a facing surface 70a and a back surface 70b. The wiring members 60 and 70 have, for example, a substantially rectangular planar shape. The back surfaces 60b and 70b of the wiring members 60 and 70 are exposed from the sealing body 30, respectively. The back surfaces 60b and 70b are sometimes referred to as heat radiation surfaces, exposed surfaces, and the like. The back surface 60b of the wiring member 60 is substantially flush with the one surface 30a of the sealing body 30. The back surface 70b of the wiring member 70 is substantially flush with the back surface 30b of the sealing body 30.

導電スペーサ８０は、半導体素子４０と配線部材６０の間に介在している。導電スペーサ８０は、エミッタ電極４２に接続されている。導電スペーサ８０は、配線部材６０に接続されている。導電スペーサ８０は、半導体素子４０と配線部材６０との間に所定の間隔を確保するスペーサ機能を提供する。たとえば導電スペーサ８０は、半導体素子４０のパッド４４に、対応する信号端子９３を電気的に接続するための高さを確保する。導電スペーサ８０は、半導体素子４０のエミッタ電極４２と配線部材６０との電気伝導、熱伝導経路の途中に位置し、配線機能および放熱機能を提供する。 The conductive spacer 80 is interposed between the semiconductor element 40 and the wiring member 60. Conductive spacer 80 is connected to emitter electrode 42 . The conductive spacer 80 is connected to the wiring member 60. The conductive spacer 80 provides a spacer function to ensure a predetermined distance between the semiconductor element 40 and the wiring member 60. For example, the conductive spacer 80 ensures a height for electrically connecting the corresponding signal terminal 93 to the pad 44 of the semiconductor element 40 . The conductive spacer 80 is located in the middle of the electrical and thermal conduction path between the emitter electrode 42 of the semiconductor element 40 and the wiring member 60, and provides a wiring function and a heat dissipation function.

導電スペーサ８０は、Ｃｕなどの導電性、熱伝導性が良好な金属材料を含んでいる。導電スペーサ８０は、表面にめっき膜を備えてもよい。導電スペーサ８０は、ターミナル、ターミナルブロック、金属ブロック体などと称されることがある。半導体装置２０は、半導体素子４０と同数の導電スペーサ８０を備えている。導電スペーサ８０は、半導体素子４０に個別に接続されている。導電スペーサ８０は、たとえば柱状体である。導電スペーサ８０は、平面視において後述する開口部５６１に対応する形状を有している。導電スペーサ８０は、開口部５６１にほぼ一致するか若干小さい大きさを有している。導電スペーサ８０は、後述する主領域４５１の直上および拡張領域４５２の直上に配置されている。 The conductive spacer 80 includes a metal material with good electrical conductivity and thermal conductivity, such as Cu. The conductive spacer 80 may have a plating film on its surface. The conductive spacer 80 is sometimes referred to as a terminal, a terminal block, a metal block, or the like. The semiconductor device 20 includes the same number of conductive spacers 80 as the semiconductor elements 40. Conductive spacers 80 are individually connected to semiconductor elements 40 . The conductive spacer 80 is, for example, a columnar body. The conductive spacer 80 has a shape corresponding to an opening 561 described later in plan view. The conductive spacer 80 has a size that approximately matches or is slightly smaller than the opening 561. The conductive spacer 80 is placed directly above a main region 451 and an extended region 452, which will be described later.

外部接続端子９０は、半導体装置２０を外部機器と電気的に接続するための端子である。外部接続端子９０は、銅などの導電性が良好な金属材料を用いて形成されている。外部接続端子９０は、たとえば板材である。外部接続端子９０は、リードと称されることがある。外部接続端子９０は、主端子９１、９２と、信号端子９３を備えている。主端子９１、９２は、半導体素子４０の主電極に電気的に接続された外部接続端子９０である。 The external connection terminal 90 is a terminal for electrically connecting the semiconductor device 20 to external equipment. The external connection terminal 90 is formed using a metal material with good conductivity, such as copper. The external connection terminal 90 is, for example, a plate material. The external connection terminal 90 is sometimes called a lead. The external connection terminal 90 includes main terminals 91 and 92 and a signal terminal 93. The main terminals 91 and 92 are external connection terminals 90 electrically connected to the main electrodes of the semiconductor element 40.

主端子９１は、エミッタ電極４２に電気的に接続されている。主端子９１は、エミッタ端子と称されることがある。主端子９１は、配線部材６０を介して、エミッタ電極４２に接続されている。主端子９１は、配線部材６０におけるＹ方向の一端に連なっている。主端子９１の厚みは、配線部材６０よりも薄い。主端子９１は、たとえば対向面６０ａと略面一となるように、配線部材６０に連なっている。主端子９１は、配線部材６０に対して一体的に設けられることで連なってもよいし、別部材として設けられ、接合により連なってもよい。 Main terminal 91 is electrically connected to emitter electrode 42 . Main terminal 91 is sometimes called an emitter terminal. The main terminal 91 is connected to the emitter electrode 42 via the wiring member 60. The main terminal 91 is connected to one end of the wiring member 60 in the Y direction. The thickness of the main terminal 91 is thinner than that of the wiring member 60. The main terminal 91 is continuous with the wiring member 60, for example, so as to be substantially flush with the opposing surface 60a. The main terminal 91 may be provided integrally with the wiring member 60 so as to be connected thereto, or may be provided as a separate member and connected to the wiring member 60 by being joined.

本実施形態の主端子９１は、リードフレームの一部として、配線部材６０と一体的に設けられている。主端子９１は、配線部材６０からＹ方向に延設され、封止体３０の側面３０ｃから外部に突出している。主端子９１は、封止体３０により覆われる部分の途中に屈曲部を有し、側面３０ｃにおいてＺ方向の中央付近から突出している。 The main terminal 91 of this embodiment is provided integrally with the wiring member 60 as a part of the lead frame. The main terminal 91 extends from the wiring member 60 in the Y direction and projects outward from the side surface 30c of the sealing body 30. The main terminal 91 has a bent part in the middle of the portion covered by the sealing body 30, and protrudes from near the center in the Z direction on the side surface 30c.

主端子９２は、コレクタ電極４３に電気的に接続されている。主端子９２は、コレクタ端子と称されることがある。主端子９２は、配線部材７０を介して、コレクタ電極４３に接続されている。主端子９２は、配線部材７０におけるＹ方向の一端に連なっている。主端子９２の厚みは、配線部材７０よりも薄い。主端子９２は、たとえば、対向面７０ａと略面一となるように配線部材７０に連なっている。主端子９２は、配線部材７０に対して一体的に設けられることで連なってもよいし、別部材として設けられ、接合により連なってもよい。 Main terminal 92 is electrically connected to collector electrode 43 . Main terminal 92 is sometimes referred to as a collector terminal. The main terminal 92 is connected to the collector electrode 43 via the wiring member 70. The main terminal 92 is connected to one end of the wiring member 70 in the Y direction. The thickness of the main terminal 92 is thinner than the wiring member 70. The main terminal 92 is connected to the wiring member 70, for example, so as to be substantially flush with the opposing surface 70a. The main terminal 92 may be provided integrally with the wiring member 70 so as to be connected thereto, or may be provided as a separate member and connected to the wiring member 70 by being joined.

本実施形態の主端子９２は、主端子９１とは別のリードフレームの一部として、配線部材７０と一体的に設けられている。主端子９２は、配線部材７０からＹ方向に延設され、主端子９１と同じ側面３０ｃから外部に突出している。主端子９２も、封止体３０により覆われる部分の途中に屈曲部を有し、側面３０ｃにおいてＺ方向の中央付近から突出している。２本の主端子９１、９２は、側面が互いに対向するようにＸ方向に並んで配置されている。 The main terminal 92 of this embodiment is provided integrally with the wiring member 70 as a part of a lead frame separate from the main terminal 91. The main terminal 92 extends from the wiring member 70 in the Y direction, and protrudes to the outside from the same side surface 30c as the main terminal 91. The main terminal 92 also has a bent part in the middle of the portion covered by the sealing body 30, and protrudes from near the center in the Z direction on the side surface 30c. The two main terminals 91 and 92 are arranged side by side in the X direction so that their side surfaces face each other.

信号端子９３は、半導体素子４０のパッド４４に電気的に接続されている。本実施形態では、ボンディングワイヤ１００を介して電気的に接続されている。信号端子９３は、Ｙ方向に延設されており、封止体３０の側面３０ｄから外部に突出している。側面３０ｄは、Ｙ方向において側面３０ｃとは反対の面である。本実施形態の半導体装置２０は、パッド４４に対応して、５本の信号端子９３を備えている。信号端子９３は、たとえば配線部材７０および主端子９２と共通のリードフレームに構成されている。複数の信号端子９３は、図示しないタイバーをカットすることで、互いに電気的に分離されている。 The signal terminal 93 is electrically connected to the pad 44 of the semiconductor element 40. In this embodiment, they are electrically connected via bonding wires 100. The signal terminal 93 extends in the Y direction and projects outward from the side surface 30d of the sealing body 30. The side surface 30d is a surface opposite to the side surface 30c in the Y direction. The semiconductor device 20 of this embodiment includes five signal terminals 93 corresponding to the pads 44. The signal terminal 93 is configured, for example, in a common lead frame with the wiring member 70 and the main terminal 92. The plurality of signal terminals 93 are electrically isolated from each other by cutting tie bars (not shown).

半導体素子４０のエミッタ電極４２は、接合材１０１を介して導電スペーサ８０に接合されている。導電スペーサ８０は、接合材１０２を介して配線部材６０に接合されている。半導体素子４０のコレクタ電極４３は、接合材１０３を介して配線部材７０に接合されている。接合材１０１～１０３は、導電性を有する接合材である。たとえば、接合材１０１～１０３として、はんだを採用することができる。はんだの一例は、Ｓｎの他に、Ｃｕ、Ｎｉなどを含む多元系の鉛フリーはんだである。はんだに代えて、焼結銀などのシンター系の接合材を用いてもよい。接合材１０１～１０３として互いに共通の材料を用いてもよいし、互いに異なる材料を用いてもよい。本実施形態では、接合材１０１、１０２、１０３として、はんだを用いている。 The emitter electrode 42 of the semiconductor element 40 is bonded to the conductive spacer 80 via the bonding material 101. The conductive spacer 80 is bonded to the wiring member 60 via a bonding material 102. The collector electrode 43 of the semiconductor element 40 is bonded to the wiring member 70 via the bonding material 103. The bonding materials 101 to 103 are electrically conductive bonding materials. For example, solder can be used as the bonding materials 101 to 103. An example of the solder is a multicomponent lead-free solder containing Cu, Ni, etc. in addition to Sn. Instead of solder, a sinter-based bonding material such as sintered silver may be used. A common material may be used as the bonding materials 101 to 103, or different materials may be used. In this embodiment, solder is used as the bonding materials 101, 102, and 103.

上記したように、半導体装置２０では、封止体３０によってひとつのアームを構成する半導体素子４０が封止されている。封止体３０は、半導体素子４０、配線部材６０の一部、配線部材７０の一部、導電スペーサ８０、および外部接続端子９０それぞれの一部を、一体的に封止している。 As described above, in the semiconductor device 20, the semiconductor element 40 constituting one arm is sealed by the sealing body 30. The sealing body 30 integrally seals the semiconductor element 40, a portion of the wiring member 60, a portion of the wiring member 70, a conductive spacer 80, and a portion of each of the external connection terminals 90.

Ｚ方向において、配線部材６０、７０の間に、半導体素子４０が配置されている。半導体素子４０は、対向配置された配線部材６０、７０によって挟まれている。半導体装置２０は、両面放熱構造をなしている。半導体装置２０は、半導体素子４０の熱を、Ｚ方向において両側に効率よく放熱することができる。配線部材６０の裏面６０ｂは、封止体３０の一面３０ａと略面一となっている。配線部材７０の裏面７０ｂは、封止体３０の裏面３０ｂと略面一となっている。裏面６０ｂ、７０ｂが露出面であるため、放熱性を高めることができる。 The semiconductor element 40 is arranged between the wiring members 60 and 70 in the Z direction. The semiconductor element 40 is sandwiched between wiring members 60 and 70 arranged opposite to each other. The semiconductor device 20 has a double-sided heat dissipation structure. The semiconductor device 20 can efficiently radiate heat from the semiconductor element 40 to both sides in the Z direction. The back surface 60b of the wiring member 60 is substantially flush with one surface 30a of the sealing body 30. The back surface 70b of the wiring member 70 is substantially flush with the back surface 30b of the sealing body 30. Since the back surfaces 60b and 70b are exposed surfaces, heat dissipation can be improved.

＜半導体素子＞
次に、図４および図５に基づき、半導体素子４０について説明する。図４は、半導体素子４０の一面側を示す平面図である。便宜上、図４では、ＩＧＢＴ領域およびダイオード領域を含むアクティブ領域を実線で示している。また、エミッタ電極４２および保護膜を省略している。図５は、図４のV-V線に沿う断面図である。 <Semiconductor element>
Next, the semiconductor element 40 will be explained based on FIGS. 4 and 5. FIG. 4 is a plan view showing one side of the semiconductor element 40. As shown in FIG. For convenience, in FIG. 4, the active region including the IGBT region and the diode region is shown by a solid line. Further, the emitter electrode 42 and the protective film are omitted. FIG. 5 is a sectional view taken along line VV in FIG. 4.

図４に示すように、半導体基板４１は、平面略矩形状をなしている。半導体基板４１は、アクティブ領域４５を有している。アクティブ領域４５は、縦型素子の形成領域である。アクティブ領域４５は、メイン領域、メインセル領域、セル領域、素子領域、素子形成領域などと称されることがある。 As shown in FIG. 4, the semiconductor substrate 41 has a substantially rectangular planar shape. Semiconductor substrate 41 has an active region 45 . The active region 45 is a region where vertical elements are formed. The active region 45 is sometimes referred to as a main region, a main cell region, a cell region, an element region, an element formation region, or the like.

アクティブ領域４５は、主領域４５１と、拡張領域４５２を有している。主領域４５１は、Ｙ方向においてパッド４４と並んでいる。拡張領域４５２は、平面視において主領域４５１よりも面積が小さい領域である。面積とは、ＸＹ面に沿う面積である。拡張領域４５２は、Ｙ方向において主領域４５１におけるパッド４４側の端部に連なっている。拡張領域４５２は、主領域４５１からＹ方向に延設された領域である。拡張領域４５２は、Ｘ方向においてパッド４４と並んでいる。拡張領域４５２は、パッド横の領域である。Ｙ方向が第１方向に相当し、Ｘ方向が第２方向に相当する。 The active area 45 has a main area 451 and an extended area 452. The main area 451 is aligned with the pad 44 in the Y direction. The expanded region 452 is a region smaller in area than the main region 451 in plan view. The area is the area along the XY plane. The expansion region 452 is continuous with the end of the main region 451 on the pad 44 side in the Y direction. The expansion area 452 is an area extending from the main area 451 in the Y direction. The expansion region 452 is aligned with the pad 44 in the X direction. The expansion area 452 is an area next to the pad. The Y direction corresponds to the first direction, and the X direction corresponds to the second direction.

一例として本実施形態では、アクティブ領域４５が、２つの拡張領域４５２を有している。Ｘ方向において、拡張領域４５２のひとつは主領域４５１の一端付近に連なり、拡張領域４５２の他のひとつは主領域４５１の他端付近に連なっている。２つの拡張領域４５２の間に、パッド４４が配置されている。アクティブ領域４５は、平面略コの字状もしくは平面略Ｃ字状をなしている。 As an example, in this embodiment, the active area 45 has two expansion areas 452. In the X direction, one of the expansion areas 452 extends near one end of the main area 451, and the other expansion area 452 continues near the other end of the main area 451. A pad 44 is arranged between the two expansion regions 452. The active region 45 has a substantially U-shaped planar shape or a substantially C-shaped planar shape.

アクティブ領域４５は、ＲＣ－ＩＧＢＴのうち、ＩＧＢＴの形成領域であるＩＧＢＴ領域４５ｉと、ダイオードの形成領域であるダイオード領域４５ｄを有している。ＩＧＢＴ領域４５ｉとダイオード領域４５ｄは、Ｙ方向において交互に設けられている。アクティブ領域４５には、複数のセル（単位構造部）が設けられている。複数のセルが互いに並列接続されて、ＲＣ－ＩＧＢＴが構成されている。一例として、ＩＧＢＴ領域４５ｉおよびダイオード領域４５ｄは、主領域４５１および拡張領域４５２とにわたって、所定のピッチで交互に設けられている。 The active region 45 includes an IGBT region 45i, which is an IGBT formation region of the RC-IGBT, and a diode region 45d, which is a diode formation region. IGBT regions 45i and diode regions 45d are provided alternately in the Y direction. The active region 45 is provided with a plurality of cells (unit structures). A plurality of cells are connected in parallel to form an RC-IGBT. As an example, the IGBT regions 45i and the diode regions 45d are alternately provided at a predetermined pitch across the main region 451 and the extended region 452.

半導体基板４１は、アクティブ領域４５を取り囲む外周領域４６を有している。外周領域４６は、平面視において、アクティブ領域４５の外周端よりも外側の領域である。図示を省略するが、外周領域４６には、たとえばガードリングなどの耐圧構造部が形成されている。 Semiconductor substrate 41 has an outer peripheral region 46 surrounding active region 45 . The outer peripheral region 46 is a region outside the outer peripheral end of the active region 45 in plan view. Although not shown, a pressure-resistant structure such as a guard ring is formed in the outer peripheral region 46 .

図５に示すように、半導体基板４１は、コレクタ領域４７、カソード領域４８、バッファ領域４９、ドリフト領域５０、ベース領域５１、およびエミッタ領域５２を有している。半導体基板４１は、不純物のイオン注入などによって各半導体領域が形成されてなる。半導体領域は、半導体層、拡散層などと称されることがある。 As shown in FIG. 5, the semiconductor substrate 41 has a collector region 47, a cathode region 48, a buffer region 49, a drift region 50, a base region 51, and an emitter region 52. The semiconductor substrate 41 has semiconductor regions formed by ion implantation of impurities or the like. A semiconductor region is sometimes referred to as a semiconductor layer, a diffusion layer, or the like.

コレクタ領域４７は、半導体基板４１の裏面４１ｂ側の表層に形成されている。コレクタ領域４７は、ベース領域５１よりも不純物濃度が高いｐ導電型（ｐ＋）の半導体領域である。カソード領域４８も、裏面４１ｂ側の表層に形成されている。カソード領域４８は、ドリフト領域５０よりも不純物濃度が高いｎ導電型（ｎ＋）の半導体領域である。カソード領域４８は、ＸＹ平面においてコレクタ領域４７と並んで設けられている。コレクタ領域４７はＩＧＢＴ領域４５ｉに設けられ、カソード領域４８はダイオード領域４５ｄに設けられている。カソード領域４８は、Ｙ方向においてコレクタ領域４７と交互に設けられている。 The collector region 47 is formed in the surface layer of the semiconductor substrate 41 on the back surface 41b side. Collector region 47 is a p conductivity type (p+) semiconductor region having a higher impurity concentration than base region 51. The cathode region 48 is also formed in the surface layer on the back surface 41b side. The cathode region 48 is an n conductivity type (n+) semiconductor region having a higher impurity concentration than the drift region 50. The cathode region 48 is provided in parallel with the collector region 47 in the XY plane. The collector region 47 is provided in the IGBT region 45i, and the cathode region 48 is provided in the diode region 45d. The cathode regions 48 are provided alternately with the collector regions 47 in the Y direction.

バッファ領域４９は、コレクタ領域４７およびカソード領域４８において裏面４１ｂとは反対の面上に形成されている。バッファ領域４９は、コレクタ領域４７およびカソード領域４８と、ドリフト領域５０との間に形成されている。バッファ領域４９は、カソード領域４８よりも不純物濃度が低く、ドリフト領域５０よりも不純物濃度が高いｎ導電型の半導体領域（ｎ）である。バッファ領域４９を備えることで、空乏層がコレクタ領域４７側に拡がるのを抑制することができる。 Buffer region 49 is formed on the surface opposite to back surface 41b in collector region 47 and cathode region 48. Buffer region 49 is formed between collector region 47 and cathode region 48 and drift region 50. The buffer region 49 is an n-conductivity type semiconductor region (n) having a lower impurity concentration than the cathode region 48 and a higher impurity concentration than the drift region 50. By providing the buffer region 49, it is possible to suppress the depletion layer from expanding toward the collector region 47 side.

ドリフト領域５０は、バッファ領域４９においてコレクタ領域４７側の面とは反対の面上に形成されている。ドリフト領域５０は、バッファ領域４９よりも不純物濃度が低いｎ導電型（ｎ－）の半導体領域である。 The drift region 50 is formed on the surface of the buffer region 49 that is opposite to the surface on the collector region 47 side. The drift region 50 is an n-conductivity type (n-) semiconductor region having a lower impurity concentration than the buffer region 49.

ベース領域５１は、ドリフト領域５０においてバッファ領域４９側の面とは反対の面上に形成されている。ベース領域５１は、コレクタ領域４７よりも不純物濃度が低いｐ導電型（ｐ）の半導体領域である。ベース領域５１は、主として半導体基板４１のアクティブ領域４５に設けられている。ベース領域５１は、半導体基板４１の一面４１ａ側の表層に形成されている。ベース領域５１は、チャネル領域と称されることがある。ｎ導電型を第１導電型とすると、ｐ導電型は第２導電型である。 Base region 51 is formed on the surface of drift region 50 opposite to the surface on the buffer region 49 side. Base region 51 is a p-conductivity type (p) semiconductor region having a lower impurity concentration than collector region 47 . Base region 51 is mainly provided in active region 45 of semiconductor substrate 41 . The base region 51 is formed in the surface layer of the semiconductor substrate 41 on the one surface 41a side. Base region 51 is sometimes referred to as a channel region. If the n conductivity type is the first conductivity type, the p conductivity type is the second conductivity type.

エミッタ領域５２は、ベース領域５１内において一面４１ａ側の表層に設けられている。エミッタ領域５２は、ドリフト領域５０よりも不純物濃度が高いｎ導電型（ｎ＋）の半導体領域である。エミッタ領域５２は、アクティブ領域４５のうち、ＩＧＢＴ領域４５ｉに形成されている。エミッタ領域５２は、ＩＧＢＴ領域４５ｉ内において、後述するトレンチ５３の側面に接するように設けられている。 The emitter region 52 is provided in the surface layer of the base region 51 on the one surface 41a side. The emitter region 52 is an n conductivity type (n+) semiconductor region having a higher impurity concentration than the drift region 50. The emitter region 52 is formed in the IGBT region 45i of the active region 45. The emitter region 52 is provided in the IGBT region 45i so as to be in contact with the side surface of a trench 53, which will be described later.

上記した構成の半導体基板４１には、トレンチ５３が形成されている。トレンチ５３は、一面４１ａから、所定の深さを有して形成されている。トレンチ５３は、ベース領域５１を貫通している。トレンチ５３の先端は、ドリフト領域５０に達している。半導体基板４１のアクティブ領域４５には、複数本のトレンチ５３が形成されている。各トレンチ５３は、Ｘ方向に延びている。複数本のトレンチ５３は、Ｙ方向において略等間隔で配置され、平面視においてストライプ状をなしている。トレンチ５３は、セルを規定している。セルのそれぞれはひとつのトレンチ５３を含んでおり、複数のセルはＹ方向に並設されている。 A trench 53 is formed in the semiconductor substrate 41 having the above structure. The trench 53 is formed to have a predetermined depth from the one surface 41a. Trench 53 extends through base region 51 . The tip of the trench 53 reaches the drift region 50. A plurality of trenches 53 are formed in the active region 45 of the semiconductor substrate 41 . Each trench 53 extends in the X direction. The plurality of trenches 53 are arranged at approximately equal intervals in the Y direction, and have a striped shape in a plan view. Trench 53 defines a cell. Each cell includes one trench 53, and the plurality of cells are arranged in parallel in the Y direction.

トレンチ５３の壁面には、ゲート絶縁膜５４が形成されている。そして、トレンチ５３を埋めるように、ゲート絶縁膜５４の表面にゲート電極５５が形成されている。ゲート電極５５は、ベース領域５１を貫通し、ドリフト領域５０に達している。半導体基板４１のアクティブ領域４５には、複数本のゲート電極５５が形成されている。各ゲート電極５５は、Ｘ方向に延設されている。複数本のゲート電極５５は、Ｙ方向において略等間隔で配置され、平面視においてストライプ状をなしている。 A gate insulating film 54 is formed on the wall surface of the trench 53. A gate electrode 55 is formed on the surface of the gate insulating film 54 so as to fill the trench 53. Gate electrode 55 penetrates base region 51 and reaches drift region 50 . A plurality of gate electrodes 55 are formed in the active region 45 of the semiconductor substrate 41 . Each gate electrode 55 extends in the X direction. The plurality of gate electrodes 55 are arranged at approximately equal intervals in the Y direction, and have a striped shape in a plan view.

半導体基板４１の一面４１ａ上には、エミッタ電極４２が形成されている。エミッタ電極４２は、主としてアクティブ領域４５上に形成されている。エミッタ電極４２は、エミッタ領域５２およびベース領域５１に電気的に接続されている。エミッタ電極４２は、ゲート電極５５に対して電気的に分離されている。エミッタ電極４２は、ベースコンタクト領域を介してベース領域５１に電気的に接続されてもよい。ベースコンタクト領域は、ベース領域５１内において一面４１ａ側の表層に設けられる。ベースコンタクト領域は、エミッタ領域５２に隣接して設けられる。ベースコンタクト領域は、ベース領域５１よりも不純物濃度が高いｐ導電型（ｐ＋）の半導体領域である。 An emitter electrode 42 is formed on one surface 41a of the semiconductor substrate 41. Emitter electrode 42 is mainly formed on active region 45 . Emitter electrode 42 is electrically connected to emitter region 52 and base region 51. Emitter electrode 42 is electrically isolated from gate electrode 55. Emitter electrode 42 may be electrically connected to base region 51 via a base contact region. The base contact region is provided in the surface layer of the base region 51 on the one surface 41a side. A base contact region is provided adjacent to emitter region 52. The base contact region is a p conductivity type (p+) semiconductor region having a higher impurity concentration than the base region 51.

半導体基板４１の一面４１ａ上には、信号電極であるパッド４４も形成されている。パッド４４は、外周領域４６上に配置されている。本実施形態の半導体素子４０は、５つのパッド４４を有している。具体的には、ゲート電極用、ＩＧＢＴ１１のエミッタ電位を検出するケルビンエミッタ用、電流センス用、半導体素子４０の温度を検出する感温ダイオード（感温素子）のアノード電位用、同じくカソード電位用を有している。ケルビンエミッタ用のパッド４４は、エミッタ電極４２に電気的に接続されている。その他のパッド４４は、エミッタ電極４２と電気的に分離されている。５つのパッド４４は、平面略矩形状の半導体基板４１において、Ｙ方向の一端側にまとめて形成されるとともに、Ｘ方向に並んで形成されている。５つのパッド４４は、半導体基板４１のＸ方向に沿う辺の中央付近に配置されている。 A pad 44, which is a signal electrode, is also formed on one surface 41a of the semiconductor substrate 41. Pad 44 is arranged on outer peripheral region 46 . The semiconductor element 40 of this embodiment has five pads 44. Specifically, for the gate electrode, for the Kelvin emitter that detects the emitter potential of the IGBT 11, for current sensing, for the anode potential of a temperature-sensitive diode (temperature-sensitive element) that detects the temperature of the semiconductor element 40, and also for the cathode potential. have. A Kelvin emitter pad 44 is electrically connected to the emitter electrode 42. The other pads 44 are electrically isolated from the emitter electrode 42. The five pads 44 are formed together on one end side in the Y direction of the semiconductor substrate 41 having a substantially rectangular planar shape, and are also formed side by side in the X direction. The five pads 44 are arranged near the center of the side of the semiconductor substrate 41 along the X direction.

半導体素子４０は、半導体基板４１の一面４１ａ上に配置された保護膜５６を有している。保護膜５６は、エミッタ電極４２の周縁部を覆うように、半導体基板４１の一面４１ａ上に設けられた絶縁膜である。保護膜５６の材料として、たとえばポリイミド、シリコン窒化膜などを採用することができる。保護膜５６は、エミッタ電極４２と接合材１０１との接合領域を規定する開口部５６１を有している。開口部５６１は、保護膜５６をＺ方向に貫通する貫通孔である。開口部５６１は、平面視においてエミッタ電極４２と重なるように設けられている。同様に、保護膜５６は、パッド４４における接合領域を規定する図示しない開口部を有している。 The semiconductor element 40 has a protective film 56 disposed on one surface 41a of the semiconductor substrate 41. The protective film 56 is an insulating film provided on the one surface 41a of the semiconductor substrate 41 so as to cover the peripheral edge of the emitter electrode 42. As the material of the protective film 56, for example, polyimide, silicon nitride film, etc. can be used. The protective film 56 has an opening 561 that defines a bonding area between the emitter electrode 42 and the bonding material 101. The opening 561 is a through hole that penetrates the protective film 56 in the Z direction. The opening 561 is provided so as to overlap the emitter electrode 42 in plan view. Similarly, the protective film 56 has an opening (not shown) that defines a bonding area in the pad 44 .

エミッタ電極４２は、保護膜５６の開口部５６１から露出して接合領域を提供する露出部４２１を有している。露出部４２１は、接合材１０１との間に接合部を形成する。平面視において露出部４２１の外形輪郭は、開口部５６１の外形輪郭に一致している。露出部４２１は、アクティブ領域４５上に配置されている。エミッタ電極４２は、多層構造をなしている。エミッタ電極４２は、下地電極４２２と、接続電極４２３を有している。パッド４４も、エミッタ電極４２と同様の構成を有している。 The emitter electrode 42 has an exposed portion 421 that is exposed from the opening 561 of the protective film 56 and provides a bonding region. The exposed portion 421 forms a bonded portion with the bonding material 101. The external contour of the exposed portion 421 matches the external contour of the opening 561 in a plan view. The exposed portion 421 is arranged on the active region 45. The emitter electrode 42 has a multilayer structure. The emitter electrode 42 has a base electrode 422 and a connection electrode 423. The pad 44 also has the same configuration as the emitter electrode 42.

下地電極４２２は、多層構造のエミッタ電極４２において、半導体基板４１に隣接して形成された金属層である。下地電極４２２は、下部電極、下層電極、配線電極、第１金属層などと称されることがある。下地電極４２２は、半導体基板４１の一面４１ａに接続されている。下地電極４２２は、たとえばＡｌ（アルミニウム）を主成分とする材料を用いて形成されている。本実施形態では、ＡｌＳｉ、ＡｌＳｉＣｕなどのＡｌ合金を材料としている。 The base electrode 422 is a metal layer formed adjacent to the semiconductor substrate 41 in the emitter electrode 42 having a multilayer structure. The base electrode 422 is sometimes referred to as a lower electrode, a lower layer electrode, a wiring electrode, a first metal layer, or the like. Base electrode 422 is connected to one surface 41a of semiconductor substrate 41. The base electrode 422 is formed using, for example, a material whose main component is Al (aluminum). In this embodiment, the material is an Al alloy such as AlSi or AlSiCu.

下地電極４２２は、平面視において、アクティブ領域４５を内包しつつ外周領域４６上まで延設されている。下地電極４２２は、エミッタ領域５２およびベース領域５１に接続されている。下地電極４２２は、平面視において露出部４２１を取り囲む周縁部４２２ａを有している。周縁部４２２ａは、下地電極４２２において保護膜５６と重なる部分である。保護膜５６は、下地電極４２２の周縁部４２２ａを覆うように、半導体基板４１の一面４１ａ上に配置されている。 The base electrode 422 extends above the outer peripheral region 46 while enclosing the active region 45 in plan view. Base electrode 422 is connected to emitter region 52 and base region 51. The base electrode 422 has a peripheral portion 422a surrounding the exposed portion 421 in plan view. The peripheral portion 422a is a portion of the base electrode 422 that overlaps with the protective film 56. The protective film 56 is arranged on the one surface 41a of the semiconductor substrate 41 so as to cover the peripheral edge 422a of the base electrode 422.

接続電極４２３は、接合材１０１との接合強度向上、接合材１０１に対する濡れ性向上などを目的として、下地電極４２２上に積層配置されている。接続電極４２３は、上地電極、上部電極、上層電極、第２金属層とも称される。接続電極４２３は、少なくともひとつの金属層を含む。接続電極４２３を構成する金属層は、たとえばＮｉ、Ｐｄ、Ａｕ、Ｐｔ、Ａｇのいずれかを含む。 The connection electrode 423 is laminated on the base electrode 422 for the purpose of improving the bonding strength with the bonding material 101 and improving the wettability with the bonding material 101. The connection electrode 423 is also referred to as a top electrode, an upper electrode, an upper layer electrode, or a second metal layer. Connection electrode 423 includes at least one metal layer. The metal layer constituting the connection electrode 423 includes, for example, any one of Ni, Pd, Au, Pt, and Ag.

本実施形態の接続電極４２３は、Ｎｉ（ニッケル）層を少なくとも含む。Ｎｉは、下地電極４２２を構成するＡｌ合金よりも硬い。Ｎｉ層上に、さらにＡｕ（金）層を備えてもよい。Ａｕ層は、たとえば、Ｎｉ層の酸化を抑制して接合材１０１であるはんだとの濡れ性を向上する。Ａｕは、はんだ付け時にはんだ中に拡散するため、Ａｕ層は、はんだ接合する前の状態で存在し、はんだ接合した状態で存在しない。 The connection electrode 423 of this embodiment includes at least a Ni (nickel) layer. Ni is harder than the Al alloy that constitutes the base electrode 422. An Au (gold) layer may be further provided on the Ni layer. The Au layer, for example, suppresses oxidation of the Ni layer and improves wettability with solder, which is the bonding material 101. Since Au diffuses into the solder during soldering, the Au layer exists in the state before soldering and does not exist in the soldered state.

接続電極４２３は、下地電極４２２上に積層配置され、開口部５６１から露出している。一例として、本実施形態の接続電極４２３は開口部５６１内において下地電極４２２上に配置されている。そして、接続電極４２３の外周端部は、たとえば開口部５６１を規定する保護膜５６の壁面に接触している。エミッタ電極４２の露出部４２１は、下地電極４２２のうち、平面視において開口部５６１と重なる部分と、接続電極４２３とにより構成されている。 The connection electrode 423 is stacked on the base electrode 422 and exposed through the opening 561. As an example, the connection electrode 423 of this embodiment is arranged on the base electrode 422 within the opening 561. The outer peripheral end of the connection electrode 423 is in contact with, for example, the wall surface of the protective film 56 that defines the opening 561. The exposed portion 421 of the emitter electrode 42 is constituted by a portion of the base electrode 422 that overlaps with the opening 561 in plan view and the connection electrode 423.

半導体基板４１の裏面４１ｂ上には、コレクタ電極４３が形成されている。コレクタ電極４３は、裏面４１ｂのほぼ全域に形成されている。コレクタ電極４３は、コレクタ領域４７およびカソード領域４８に電気的に接続されている。 A collector electrode 43 is formed on the back surface 41b of the semiconductor substrate 41. The collector electrode 43 is formed over almost the entire area of the back surface 41b. Collector electrode 43 is electrically connected to collector region 47 and cathode region 48 .

上記した半導体素子４０において、ＩＧＢＴ領域４５ｉの各セルには、ＩＧＢＴ構造部が形成されている。ＩＧＢＴ構造部は、コレクタ領域４７、バッファ領域４９、ドリフト領域５０、ベース領域５１、エミッタ領域５２、およびゲート電極５５を含んでいる。また、ダイオード領域４５ｄの各セルには、ダイオード構造部が形成されている。ダイオード構造部は、カソード領域４８、バッファ領域４９、ドリフト領域５０、およびアノードとして機能するベース領域５１を含んでいる。 In the semiconductor element 40 described above, an IGBT structure portion is formed in each cell of the IGBT region 45i. The IGBT structure includes a collector region 47, a buffer region 49, a drift region 50, a base region 51, an emitter region 52, and a gate electrode 55. Furthermore, a diode structure is formed in each cell of the diode region 45d. The diode structure includes a cathode region 48, a buffer region 49, a drift region 50, and a base region 51 functioning as an anode.

半導体基板４１の外周領域４６には、ガードリング５７が形成されている。ガードリング５７を備えることで、ＩＧＢＴ領域４５ｉに高電圧が印加されたときに、ベース領域５１から拡がる空乏層を一面４１ａに沿う方向に延伸させ、電界強度を緩和できる。つまり、半導体素子４０の耐圧を高めることができる。ガードリング５７は、アクティブ領域４５を取り囲むように設けられている。ガードリング５７の本数は特に限定されない。少なくとも１本以上であればよい。図６に示す例では、ガードリング５７のひとつが、ベース領域５１の端部に隣接して設けられている。ガードリング５７の他のひとつは、内側のガードリング５７から離れた位置に設けられている。 A guard ring 57 is formed in the outer peripheral region 46 of the semiconductor substrate 41 . By providing the guard ring 57, when a high voltage is applied to the IGBT region 45i, the depletion layer expanding from the base region 51 can be extended in the direction along the one surface 41a, and the electric field strength can be relaxed. In other words, the breakdown voltage of the semiconductor element 40 can be increased. Guard ring 57 is provided to surround active region 45 . The number of guard rings 57 is not particularly limited. It is sufficient if there is at least one or more. In the example shown in FIG. 6, one of the guard rings 57 is provided adjacent to the end of the base region 51. In the example shown in FIG. The other guard ring 57 is provided at a position away from the inner guard ring 57.

＜保護膜の開口部＞
次に、図６に基づき、保護膜５６の開口部５６１について説明する。図６は、半導体素子４０の一面側を示す平面図である。便宜上、図６では、アクティブ領域を破線で示している。図中の一点鎖線は、主領域４５１と拡張領域４５２の境界を示している。また、エミッタ電極４２の露出部４２１の外周端、つまり保護膜５６の開口部５６１の端部（開口端）を実線で示している。 <Protective film opening>
Next, the opening 561 of the protective film 56 will be explained based on FIG. FIG. 6 is a plan view showing one side of the semiconductor element 40. As shown in FIG. For convenience, the active area is shown by a broken line in FIG. The dashed line in the figure indicates the boundary between the main area 451 and the expansion area 452. Further, the outer peripheral end of the exposed portion 421 of the emitter electrode 42, that is, the end of the opening 561 of the protective film 56 (opening end) is shown by a solid line.

図６に示すように、保護膜５６の開口部５６１は、アクティブ領域４５の主領域４５１と拡張領域４５２とにわたって連続的に設けられている。平面視において、開口部５６１は複数の角部を有している。複数の角部は、外角部５６１Ｃ１と、内角部５６１Ｃ２を含んでいる。 As shown in FIG. 6, the opening 561 of the protective film 56 is continuously provided across the main region 451 and the extended region 452 of the active region 45. As shown in FIG. In plan view, the opening 561 has a plurality of corners. The plurality of corners include an outer corner 561C1 and an inner corner 561C2.

外角部５６１Ｃ１は、アクティブ領域４５の外側に凸の角部である。外角部５６１Ｃ１は、主領域４５１および拡張領域４５２のそれぞれに存在する。外角部５６１Ｃ１は、主領域４５１と拡張領域４５２とにわたって連続的に設けられておらず、主領域４５１もしくは拡張領域４５２に単独で位置している。外角部５６１Ｃ１の一部は、主領域４５１に単独で位置している。外角部５６１Ｃ１の他の一部は、拡張領域４５２に単独で位置している。本実施形態の半導体素子４０は、６つの外角部５６１Ｃ１を有している。具体的には、主領域４５１に２つの外角部５６１Ｃ１を有している。拡張領域４５２のそれぞれに、２つの外角部５６１Ｃ１を有している。 The outer corner portion 561C1 is a corner portion of the active region 45 that is convex to the outside. The outer corner portion 561C1 exists in each of the main region 451 and the expansion region 452. The outer corner portion 561C1 is not provided continuously across the main region 451 and the expansion region 452, but is located independently in the main region 451 or the expansion region 452. A portion of the outer corner portion 561C1 is located independently in the main region 451. Another part of the outer corner portion 561C1 is located solely in the expansion region 452. The semiconductor element 40 of this embodiment has six outer corner portions 561C1. Specifically, the main region 451 has two outer corner portions 561C1. Each of the expansion regions 452 has two outer corner portions 561C1.

内角部５６１Ｃ２は、アクティブ領域４５の内側に凸の角部である。内角部５６１Ｃ２は、主領域４５１と拡張領域４５２との連結部に位置している。内角部５６１Ｃ２は、主領域４５１と拡張領域４５２とにわたって連続的に設けられている。半導体素子４０は、２つの内角部５６１Ｃ２を有している。 The inner corner portion 561C2 is a corner portion of the active region 45 that is convex inward. The inner corner portion 561C2 is located at the connecting portion between the main region 451 and the expansion region 452. The inner corner portion 561C2 is continuously provided across the main region 451 and the expansion region 452. The semiconductor element 40 has two inner corner portions 561C2.

外角部５６１Ｃ１の曲率半径は、互いにほぼ等しい。外角部５６１Ｃ１の曲率半径は、アクティブ領域４５の対応する外角部の曲率半径よりも大きい。内角部５６１Ｃ２の曲率半径は、互いにほぼ等しい。内角部５６１Ｃ２の曲率半径は、アクティブ領域４５の対応する内角部の曲率半径よりも大きい。内角部５６１Ｃ２の曲率半径は、外角部５６１Ｃ１の曲率半径よりも大きい。 The radii of curvature of the outer corner portions 561C1 are approximately equal to each other. The radius of curvature of the outer corner 561C1 is larger than the radius of curvature of the corresponding outer corner of the active region 45. The radii of curvature of the inner corner portions 561C2 are approximately equal to each other. The radius of curvature of the inner corner 561C2 is larger than the radius of curvature of the corresponding inner corner of the active region 45. The radius of curvature of the inner corner portion 561C2 is larger than the radius of curvature of the outer corner portion 561C1.

＜第１実施形態のまとめ＞
上記したように本実施形態では、アクティブ領域４５が、主領域４５１と、拡張領域４５２を有している。つまり、アクティブ領域４５を、パッド４４の横の領域まで拡大している。また、アクティブ領域４５の拡大に応じて、保護膜５６の開口部５６１も拡大している。これにより、拡張領域４５２の熱を、開口部５６１を通じて上方に逃がすことができる。具体的には、エミッタ電極４２の露出部４２１における拡張領域４５２の直上部分から、接合材１０１を介して導電スペーサ８０、ひいては配線部材６０へ熱を逃がすことできる。もちろん、エミッタ電極４２の露出部４２１における主領域４５１の直上部分から、接合材１０１を介して導電スペーサ８０、ひいては配線部材６０へ熱を逃がすこともできる。 <Summary of the first embodiment>
As described above, in this embodiment, the active region 45 has a main region 451 and an extended region 452. In other words, the active area 45 is expanded to the area next to the pad 44. Furthermore, in accordance with the expansion of the active region 45, the opening 561 of the protective film 56 is also expanded. This allows the heat in the expansion region 452 to escape upward through the opening 561. Specifically, heat can be released from the exposed portion 421 of the emitter electrode 42 directly above the expansion region 452 through the bonding material 101 to the conductive spacer 80 and eventually to the wiring member 60. Of course, heat can also be released from the exposed portion 421 of the emitter electrode 42 directly above the main region 451 through the bonding material 101 to the conductive spacer 80 and eventually to the wiring member 60.

よって、拡張領域４５２の温度が主領域４５１の温度より高くなるのを抑制することができる。つまり、拡張領域４５２の温度上昇が原因でＩＧＢＴをオフしなければならなくなるのを抑制することができる。主領域４５１がそれほど高温になっていないにもかかわらず、半導体装置２０にそれ以上電流を流すことができなくなるのを抑制し、主領域４５１が高温となるまで半導体装置２０に大電流を流すことができる。以上より、アクティブ領域拡大の効果を高めることができる。上記構成により、ＩＧＢＴを動作させてモータジェネレータ３に対して大電流を供給するタイミング、たとえば登坂や追い越しなどの熱点動作時において、アクティブ領域４５全体の温度上昇を抑制することができる。 Therefore, the temperature of the expansion region 452 can be prevented from becoming higher than the temperature of the main region 451. In other words, it is possible to prevent the IGBT from having to be turned off due to a temperature rise in the expansion region 452. To prevent current from flowing any further through the semiconductor device 20 even though the main region 451 has not reached a very high temperature, and to allow a large current to flow through the semiconductor device 20 until the main region 451 reaches a high temperature. Can be done. As described above, the effect of expanding the active area can be enhanced. With the above configuration, it is possible to suppress the temperature rise in the entire active region 45 at the timing when the IGBT is operated to supply a large current to the motor generator 3, for example, during a hot spot operation such as climbing a hill or overtaking.

開口部５６１の角部には応力が集中するため、角部を起点としてエミッタ電極４２にクラックが生じることがある。このとき、クラックは、角部の頂点から、凸の外側に進展する。上記したように、本実施形態の半導体装置２０では、アクティブ領域拡大の効果を高めるために保護膜５６の開口部５６１を主領域４５１と拡張領域４５２とにわたって連続的に設けている。これにより、開口部５６１は、外角部５６１Ｃ１と内角部５６１Ｃ２を有する。 Since stress is concentrated at the corners of the opening 561, cracks may occur in the emitter electrode 42 starting from the corners. At this time, the crack develops from the apex of the corner to the outside of the convexity. As described above, in the semiconductor device 20 of this embodiment, the opening 561 of the protective film 56 is continuously provided across the main region 451 and the expansion region 452 in order to enhance the effect of expanding the active region. Thereby, the opening 561 has an outer corner 561C1 and an inner corner 561C2.

外角部５６１Ｃ１の場合、クラックが生じたとしても、アクティブ領域４５の外側、つまり外周領域４６に進展する。このため、エミッタ電極４２にクラックが生じたとしても、素子特性に対してほとんど影響しない。内角部５６１Ｃ２の場合、クラックが生じると、凸の外側、つまりアクティブ領域４５の内側に進展する。しかしながら、内角部５６１Ｃ２の曲率半径が外角部５６１Ｃ１の曲率半径より大きいため、内角部５６１Ｃ２に応力が集中し難い。よって、内角部５６１Ｃ２を起点とするクラックが生じるのを抑制することができる。つまり、素子特性に影響を及ぼすクラックがエミッタ電極４２に生じるのを抑制することができる。 In the case of the outer corner portion 561C1, even if a crack occurs, it develops to the outside of the active region 45, that is, to the outer peripheral region 46. Therefore, even if a crack occurs in the emitter electrode 42, it hardly affects the device characteristics. In the case of the inner corner portion 561C2, if a crack occurs, it develops to the outside of the convexity, that is, to the inside of the active region 45. However, since the radius of curvature of the inner corner portion 561C2 is larger than the radius of curvature of the outer corner portion 561C1, stress is difficult to concentrate on the inner corner portion 561C2. Therefore, it is possible to suppress the occurrence of cracks starting from the inner corner portion 561C2. In other words, it is possible to suppress the occurrence of cracks in the emitter electrode 42 that affect device characteristics.

以上より、本実施形態の半導体装置２０によれば、アクティブ領域拡大の効果を高めつつ、素子特性に影響を及ぼすクラックが生じるのを抑制することができる。 As described above, according to the semiconductor device 20 of this embodiment, it is possible to suppress the occurrence of cracks that affect device characteristics while increasing the effect of expanding the active region.

拡張領域４５２は、Ｘ方向においてパッド４４の横に設けられている。これによれば、パッド４４の横の空きスペースを有効活用するため、半導体基板４１の面積、つまりチップ面積を変えずに、アクティブ領域４５を拡大することができる。 The expansion region 452 is provided beside the pad 44 in the X direction. According to this, since the empty space next to the pad 44 is effectively utilized, the active region 45 can be expanded without changing the area of the semiconductor substrate 41, that is, the chip area.

＜変形例＞
パッド４４およびアクティブ領域４５の配置は、上記した例に限定されるものではない。たとえば図７に示すように、パッド４４をＸ方向の一端側にまとめて配置してもよい。図７は、図６に対応している。アクティブ領域４５は、拡張領域４５２をひとつのみ有している。拡張領域４５２は、Ｘ方向においてパッド４４とは反対側に偏って配置されている。 <Modified example>
The arrangement of pads 44 and active regions 45 is not limited to the above example. For example, as shown in FIG. 7, the pads 44 may be arranged together at one end in the X direction. FIG. 7 corresponds to FIG. 6. The active area 45 has only one expansion area 452. The expansion region 452 is biased toward the side opposite to the pad 44 in the X direction.

図７に示す例において、半導体素子４０（開口部５６１）は、５つの外角部５６１Ｃ１と、ひとつの内角部５６１Ｃ２を有している。具体的には、主領域４５１に３つの外角部５６１Ｃ１を有している。拡張領域４５２に、２つの外角部５６１Ｃ１を有している。 In the example shown in FIG. 7, the semiconductor element 40 (opening 561) has five outer corners 561C1 and one inner corner 561C2. Specifically, the main region 451 has three outer corner portions 561C1. The expansion region 452 has two outer corner portions 561C1.

パッド４４の個数は、上記した例に限定されない。半導体素子４０は、少なくともひとつのパッド４４を備える。たとえば図８に示すように、ひとつのパッド４４のみを備えてもよい。パッド４４は、ゲート電極５５用のパッドである。図８は、図６に対応している。図６に示した例に較べて、パッド４４の数が少ない分、拡張領域４５２の面積が大きくなっている。この構成でも、図６同様、半導体素子４０は、６つの外角部５６１Ｃ１と、２つの内角部５６１Ｃ２を有している。 The number of pads 44 is not limited to the above example. The semiconductor device 40 includes at least one pad 44 . For example, as shown in FIG. 8, only one pad 44 may be provided. Pad 44 is a pad for gate electrode 55. FIG. 8 corresponds to FIG. 6. Compared to the example shown in FIG. 6, the area of the expansion region 452 is larger because the number of pads 44 is smaller. Also in this configuration, like FIG. 6, the semiconductor element 40 has six outer corner portions 561C1 and two inner corner portions 561C2.

図７および図８に示した例においても、内角部５６１Ｃ２の曲率半径は、外角部５６１Ｃ１の曲率半径よりも大きい。よって、アクティブ領域拡大の効果を高めつつ、素子特性に影響を及ぼすクラックが生じるのを抑制することができる。 Also in the examples shown in FIGS. 7 and 8, the radius of curvature of the inner corner portion 561C2 is larger than the radius of curvature of the outer corner portion 561C1. Therefore, while increasing the effect of expanding the active region, it is possible to suppress the occurrence of cracks that affect device characteristics.

（第２実施形態）
この実施形態は、先行する実施形態を基礎的形態とする変形例であり、先行実施形態の記載を援用できる。先行実施形態では、導電スペーサ８０の角部については特に言及しなかった。これに代えて、導電スペーサ８０の角部についても、所定の関係を満たすようにしてもよい。 (Second embodiment)
This embodiment is a modification based on the previous embodiment, and the description of the previous embodiment can be used. In the previous embodiment, no particular mention was made of the corners of the conductive spacer 80. Alternatively, the corners of the conductive spacer 80 may also satisfy a predetermined relationship.

図９は、本実施形態に係る半導体装置２０において、半導体素子４０の一例を示している。図９では、エミッタ電極４２に接続された導電部材である導電スペーサ８０についても図示している。図９に示す半導体素子４０は、先行実施形態（図６参照）と同様の構成である。 FIG. 9 shows an example of the semiconductor element 40 in the semiconductor device 20 according to this embodiment. FIG. 9 also illustrates a conductive spacer 80, which is a conductive member connected to the emitter electrode 42. The semiconductor element 40 shown in FIG. 9 has the same configuration as the preceding embodiment (see FIG. 6).

導電スペーサ８０は、エミッタ電極４２側の端面からＺ方向の所定範囲において、開口部５６１に応じた平面形状を有している。所定範囲は、Ｚ方向の全長でもよいし、一部でもよい。本実施形態の導電スペーサ８０は、先行実施形態同様、平面視において開口部５６１に対応する形状を有する柱状体である。導電スペーサ８０は、略コの字状（Ｃ字状）をなす柱状体である。導電スペーサ８０は、開口部５６１に対して若干小さい。 The conductive spacer 80 has a planar shape corresponding to the opening 561 in a predetermined range in the Z direction from the end surface on the emitter electrode 42 side. The predetermined range may be the entire length in the Z direction, or may be a portion thereof. The conductive spacer 80 of this embodiment is a columnar body having a shape corresponding to the opening 561 in plan view, as in the previous embodiment. The conductive spacer 80 is a columnar body having a substantially U-shape (C-shape). The conductive spacer 80 is slightly smaller than the opening 561.

導電スペーサ８０は、アクティブ領域４５の主領域４５１と拡張領域４５２とにわたって連続的に設けられている。平面視において、導電スペーサ８０は複数の角部を有している。複数の角部は、外角部８０Ｃ１と、内角部８０Ｃ２を含んでいる。 The conductive spacer 80 is continuously provided across the main region 451 and the extended region 452 of the active region 45 . In plan view, the conductive spacer 80 has a plurality of corners. The plurality of corners include an outer corner 80C1 and an inner corner 80C2.

外角部８０Ｃ１は、アクティブ領域４５の外側に凸の角部である。外角部８０Ｃ１は、外角部５６１Ｃ１に対応する角部である。外角部８０Ｃ１の一部は、主領域４５１に単独で位置している。外角部８０Ｃ１の他の一部は、拡張領域４５２に単独で位置している。本実施形態の半導体素子４０は、６つの外角部８０Ｃ１を有している。具体的には、主領域４５１に２つの外角部８０Ｃ１を有している。拡張領域４５２のそれぞれに、２つの外角部８０Ｃ１を有している。 The outer corner portion 80C1 is a corner portion of the active region 45 that is convex to the outside. The outer corner 80C1 is a corner corresponding to the outer corner 561C1. A part of the outer corner portion 80C1 is located independently in the main region 451. Another part of the outer corner portion 80C1 is located solely in the expansion region 452. The semiconductor element 40 of this embodiment has six outer corner portions 80C1. Specifically, the main region 451 has two outer corner portions 80C1. Each of the expansion regions 452 has two outer corner portions 80C1.

内角部８０Ｃ２は、アクティブ領域４５の内側に凸の角部である。内角部８０Ｃ２は、主領域４５１と拡張領域４５２との連結部に位置している。内角部８０Ｃ２は、平面視において主領域４５１と拡張領域４５２とにわたって連続的に設けられている。半導体素子４０は、２つの内角部８０Ｃ２を有している。 The inner corner portion 80C2 is a corner portion of the active region 45 that is convex inward. The inner corner portion 80C2 is located at the connecting portion between the main region 451 and the expansion region 452. The inner corner portion 80C2 is continuously provided across the main region 451 and the expansion region 452 in plan view. The semiconductor element 40 has two inner corner portions 80C2.

外角部８０Ｃ１の曲率半径は、互いにほぼ等しい。外角部８０Ｃ１の曲率半径は、アクティブ領域４５の対応する外角部の曲率半径よりも大きく、対応する開口部５６１の外角部５６１Ｃ１の曲率半径以上である。内角部８０Ｃ２の曲率半径は、互いにほぼ等しい。内角部８０Ｃ２の曲率半径は、アクティブ領域４５の対応する内角部の曲率半径よりも大きく、対応する内角部５６１Ｃ２の曲率半径以上である。内角部８０Ｃ２の曲率半径は、対応する内角部５６１Ｃ２の曲率半径より大きくてもよいし、内角部５６１Ｃ２の曲率半径と等しくてもよい。半導体装置２０のその他の構成は、先行実施形態に記載の構成と同様である。 The radii of curvature of the outer corner portions 80C1 are approximately equal to each other. The radius of curvature of the outer corner 80C1 is larger than the radius of curvature of the corresponding outer corner of the active region 45, and is greater than or equal to the radius of curvature of the outer corner 561C1 of the corresponding opening 561. The radii of curvature of the inner corner portions 80C2 are approximately equal to each other. The radius of curvature of the inner corner portion 80C2 is larger than the radius of curvature of the corresponding inner corner portion of the active region 45, and is greater than or equal to the radius of curvature of the corresponding inner corner portion 561C2. The radius of curvature of the inner corner portion 80C2 may be larger than the radius of curvature of the corresponding inner corner portion 561C2, or may be equal to the radius of curvature of the inner corner portion 561C2. The other configurations of the semiconductor device 20 are similar to those described in the preceding embodiments.

＜第２実施形態のまとめ＞
図１０は、アクティブ領域、開口部５６１、および導電スペーサ８０の内角部の関係を示す図である。図１０は、内角部付近を拡大した平面図である。図１０（ａ）では、内角部８０Ｃ２の曲率半径を、内角部５６１Ｃ２の曲率半径よりも小さくしている。このような構成において、アクティブ領域４５の内角部の頂点と内角部８０Ｃ２の頂点との距離はＬ１である。 <Summary of the second embodiment>
FIG. 10 is a diagram showing the relationship between the active region, the opening 561, and the inner corner of the conductive spacer 80. FIG. 10 is an enlarged plan view of the vicinity of the inner corner. In FIG. 10A, the radius of curvature of the inner corner portion 80C2 is made smaller than the radius of curvature of the inner corner portion 561C2. In such a configuration, the distance between the apex of the inner corner of the active region 45 and the apex of the inner corner 80C2 is L1.

図１０（ｂ）では、図９に示すように内角部８０Ｃ２の曲率半径を、内角部５６１Ｃ２の曲率半径以上としている。このような構成において、アクティブ領域４５の内角部の頂点と内角部８０Ｃ２の頂点との距離はＬ２である。距離Ｌ２は、距離Ｌ１よりも短い。 In FIG. 10(b), as shown in FIG. 9, the radius of curvature of the inner corner portion 80C2 is greater than or equal to the radius of curvature of the inner corner portion 561C2. In such a configuration, the distance between the apex of the inner corner of the active region 45 and the apex of the inner corner 80C2 is L2. Distance L2 is shorter than distance L1.

本実施形態では、導電スペーサ８０の内角部８０Ｃ２の曲率半径が、内角部５６１Ｃ２の曲率半径以上である。この関係を満たすことで、関係を満たさない構成に較べて、アクティブ領域４５の内角部の頂点と内角部８０Ｃ２の頂点との距離を短くすることができる。つまり、アクティブ領域４５の露出部４２１のうち、直上に導電スペーサ８０が位置しない領域を小さく（狭く）することができる。よって、先行実施形態に記載の効果に加えて、局所的な発熱を抑制することができる。 In this embodiment, the radius of curvature of the inner corner 80C2 of the conductive spacer 80 is greater than or equal to the radius of curvature of the inner corner 561C2. By satisfying this relationship, the distance between the apex of the inner corner portion of the active region 45 and the apex of the inner corner portion 80C2 can be made shorter than in a configuration that does not satisfy the relationship. In other words, the area of the exposed portion 421 of the active region 45 where the conductive spacer 80 is not located directly above can be made smaller (narrower). Therefore, in addition to the effects described in the preceding embodiments, local heat generation can be suppressed.

本実施形態に記載の構成は、図６に示した構成との組み合わせに限定されない。たとえば図７や図８に示した構成との組み合わせも可能である。 The configuration described in this embodiment is not limited to the combination with the configuration shown in FIG. 6. For example, a combination with the configurations shown in FIGS. 7 and 8 is also possible.

（第３実施形態）
この実施形態は、先行する実施形態を基礎的形態とする変形例であり、先行実施形態の記載を援用できる。先行実施形態では、アクティブ領域４５の構成を、主領域４５１と拡張領域４５２とで共通とした。これに代えて、主領域４５１と拡張領域４５２とを互いに異なる構成としてもよい。 (Third embodiment)
This embodiment is a modification based on the previous embodiment, and the description of the previous embodiment can be used. In the preceding embodiment, the configuration of the active area 45 was made common to the main area 451 and the extended area 452. Alternatively, the main area 451 and the extended area 452 may have different configurations.

図１１は、本実施形態に係る半導体装置２０において、半導体素子４０の一例を示している。図１１では、図４同様、ＩＧＢＴ領域４５ｉおよびダイオード領域４５ｄを含むアクティブ領域４５を実線で示している。また、エミッタ電極４２を省略し、保護膜５６の開口部５６１の端部を破線で示している。図１２は、図１１のXII-XII線に沿う断面図である。 FIG. 11 shows an example of the semiconductor element 40 in the semiconductor device 20 according to this embodiment. In FIG. 11, as in FIG. 4, the active region 45 including the IGBT region 45i and the diode region 45d is shown by a solid line. Further, the emitter electrode 42 is omitted, and the end of the opening 561 of the protective film 56 is shown by a broken line. FIG. 12 is a sectional view taken along line XII-XII in FIG. 11.

図１１および図１２に示すように、主領域４５１には、ＩＧＢＴ構造部（ＩＧＢＴ）とダイオード構造部が形成されている。主領域４５１において、ＩＧＢＴ領域４５ｉとダイオード領域４５ｄとは、トレンチ５３の並び方向であるＹ方向において所定のピッチで交互に設けられている。主領域４５１において、ＩＧＢＴ領域４５ｉそれぞれの面積は、ダイオード領域４５ｄそれぞれの面積よりも大きい。つまり、ＩＧＢＴ領域４５ｉそれぞれのセル数のほうが、ダイオード領域４５ｄそれぞれのセル数よりも多い。 As shown in FIGS. 11 and 12, an IGBT structure (IGBT) and a diode structure are formed in the main region 451. In the main region 451, the IGBT regions 45i and the diode regions 45d are alternately provided at a predetermined pitch in the Y direction, which is the direction in which the trenches 53 are arranged. In the main region 451, the area of each IGBT region 45i is larger than the area of each diode region 45d. In other words, the number of cells in each of the IGBT regions 45i is greater than the number of cells in each of the diode regions 45d.

一方、拡張領域４５２には、ＩＧＢＴ領域４５ｉが設けられていない。拡張領域４５２には、ダイオード構造部（ダイオード）のみが形成されている。拡張領域４５２のすべてがダイオード領域４５ｄである。 On the other hand, the expansion area 452 is not provided with the IGBT area 45i. In the expansion region 452, only a diode structure (diode) is formed. All of the extension region 452 is a diode region 45d.

その他の構成については、先行実施形態（たとえば図４および図６参照）と同様である。たとえば開口部５６１の内角部５６１Ｃ２の曲率半径は、外角部５６１Ｃ１の曲率半径より大きい。 Other configurations are similar to those of the preceding embodiment (see, for example, FIGS. 4 and 6). For example, the radius of curvature of the inner corner 561C2 of the opening 561 is larger than the radius of curvature of the outer corner 561C1.

＜第３実施形態のまとめ＞
本実施形態によれば、先行実施形態同様、アクティブ領域４５の拡大に応じて、保護膜５６の開口部５６１も拡大している。これにより、拡張領域４５２の熱を、開口部５６１を通じて上方に逃がすことができる。加えて、拡張領域４５２におけるダイオード領域４５ｄの比率を、主領域４５１におけるダイオード領域４５ｄの比率よりも高めている。ダイオード構造部の発熱量はＩＧＢＴ構造部よりも小さい。拡張領域４５２におけるダイオード領域４５ｄの比率を高めることで、拡張領域４５２の温度が主領域４５１の温度より高くなるのを抑制することができる。 <Summary of the third embodiment>
According to this embodiment, as in the previous embodiment, as the active region 45 expands, the opening 561 of the protective film 56 also expands. This allows the heat in the expansion region 452 to escape upward through the opening 561. In addition, the ratio of the diode region 45d in the extended region 452 is higher than the ratio of the diode region 45d in the main region 451. The amount of heat generated by the diode structure is smaller than that of the IGBT structure. By increasing the ratio of the diode region 45d in the expansion region 452, it is possible to prevent the temperature of the expansion region 452 from becoming higher than the temperature of the main region 451.

よって、拡張領域４５２の温度上昇が原因でＩＧＢＴをオフしなければならなくなるのを効果的に抑制することができる。つまり、アクティブ領域拡大の効果をさらに高めることができる。先行実施形態同様、内角部５６１Ｃ２の曲率半径が外角部５６１Ｃ１の曲率半径より大きいため、素子特性に影響を及ぼすクラックがエミッタ電極４２に生じるのを抑制することができる。 Therefore, it is possible to effectively prevent the IGBT from having to be turned off due to a temperature rise in the expansion region 452. In other words, the effect of expanding the active area can be further enhanced. As in the previous embodiment, since the radius of curvature of the inner corner portion 561C2 is larger than the radius of curvature of the outer corner portion 561C1, it is possible to suppress the occurrence of cracks in the emitter electrode 42 that would affect the device characteristics.

また、主領域４５１においてＩＧＢＴ領域４５ｉの比率を高めるものの、開口部５６１（露出部４２１）を通じた放熱により温度上昇が抑制される。これにより、温度上昇によるＩＧＢＴの短絡耐量低下を抑制することができる。また、拡張領域４５２においてダイオード領域４５ｄの比率を高めることで、アクティブ領域４５全体におけるダイオード領域４５ｄの面積を確保している。これにより、ダイオード動作時における電流密度を下げ、エレクトロマイグレーションが生じるのを抑制することができる。 Furthermore, although the ratio of the IGBT region 45i is increased in the main region 451, temperature rise is suppressed by heat radiation through the opening 561 (exposed portion 421). Thereby, it is possible to suppress a decrease in the short circuit withstand capability of the IGBT due to a temperature rise. Furthermore, by increasing the ratio of the diode region 45d in the expansion region 452, the area of the diode region 45d in the entire active region 45 is secured. This makes it possible to lower the current density during diode operation and suppress electromigration.

本実施形態では、拡張領域４５２にダイオード領域４５ｄのみを設けている。上記したように、ダイオード構造部の発熱量はＩＧＢＴ構造部よりも小さいため、拡張領域４５２の温度が主領域４５１の温度より高くなるのを、より効果的に抑制することができる。 In this embodiment, only the diode region 45d is provided in the extension region 452. As described above, since the amount of heat generated by the diode structure is smaller than that of the IGBT structure, it is possible to more effectively prevent the temperature of the extended region 452 from becoming higher than the temperature of the main region 451.

本実施形態の構成は、第１実施形態、第２実施形態、変形例のいずれの構成とも組み合わせが可能である。 The configuration of this embodiment can be combined with any of the configurations of the first embodiment, the second embodiment, and the modified example.

（第４実施形態）
この実施形態は、先行する実施形態を基礎的形態とする変形例であり、先行実施形態の記載を援用できる。先行実施形態では、拡張領域４５２にダイオード領域４５ｄのみを設けた。これに代えて、主領域４５１とは異なる構成としつつ、拡張領域４５２にＩＧＢＴ領域４５ｉを設けてもよい。 (Fourth embodiment)
This embodiment is a modification based on the previous embodiment, and the description of the previous embodiment can be used. In the preceding embodiment, only the diode region 45d was provided in the expansion region 452. Alternatively, the IGBT region 45i may be provided in the extended region 452, with a configuration different from that of the main region 451.

拡張領域４５２において、ＩＧＢＴ領域４５ｉの配置は特に限定されない。拡張領域４５２がＩＧＢＴ領域４５ｉを含む構成において、拡張領域４５２におけるダイオード領域４５ｄの比率が、主領域４５１におけるダイオード領域４５ｄの比率よりも高ければよい。拡張領域４５２において、たとえばＩＧＢＴ領域４５ｉとダイオード領域４５ｄを交互に設けてもよい。 In the expansion region 452, the arrangement of the IGBT regions 45i is not particularly limited. In the configuration in which the extension region 452 includes the IGBT region 45i, it is sufficient that the ratio of the diode region 45d in the extension region 452 is higher than the ratio of the diode region 45d in the main region 451. In the expansion region 452, for example, IGBT regions 45i and diode regions 45d may be provided alternately.

図１３は、本実施形態に係る半導体装置２０において、半導体素子４０の一例を示している。図１３は、図１１に対応する平面図である。図１３では、図１１同様、開口部５６１の端部を破線で示し、ＩＧＢＴ領域４５ｉおよびダイオード領域４５ｄを含むアクティブ領域４５を実線で示している。図１４は、図１３のXIV-XIV線に沿う断面図である。 FIG. 13 shows an example of the semiconductor element 40 in the semiconductor device 20 according to this embodiment. FIG. 13 is a plan view corresponding to FIG. 11. In FIG. 13, as in FIG. 11, the end of the opening 561 is shown by a broken line, and the active region 45 including the IGBT region 45i and the diode region 45d is shown by a solid line. FIG. 14 is a sectional view taken along the line XIV-XIV in FIG. 13.

図１３および図１４に示す例では、拡張領域４５２に、ダイオード領域４５ｄとＩＧＢＴ領域４５ｉが設けられている。拡張領域４５２において、ＩＧＢＴ領域４５ｉは、外周領域４６側の端部に設けられている。つまり、ＩＧＢＴ領域４５ｉは、拡張領域４５２において主領域４５１との境界における端部ではなく、外周領域４６に隣接する端部に設けられている。ＩＧＢＴ領域４５ｉは、拡張領域４５２においてガードリング５７に対向する端部に設けられている。図示しないトレンチ５３は、先行実施形態同様、Ｙ方向において並設されている。本実施形態のＩＧＢＴ領域４５ｉは、Ｙ方向において拡張領域４５２の端部、つまりアクティブ領域４５の端部に設けられている。 In the example shown in FIGS. 13 and 14, the extension region 452 is provided with a diode region 45d and an IGBT region 45i. In the expansion region 452, the IGBT region 45i is provided at the end on the outer peripheral region 46 side. That is, the IGBT region 45i is provided not at the end of the expansion region 452 at the boundary with the main region 451 but at the end adjacent to the outer peripheral region 46. The IGBT region 45i is provided at the end of the expansion region 452 facing the guard ring 57. The trenches 53 (not shown) are arranged in parallel in the Y direction, as in the previous embodiment. The IGBT region 45i of this embodiment is provided at the end of the extension region 452, that is, the end of the active region 45 in the Y direction.

その他の構成については、先行実施形態に記載した構成（たとえば図４および図６参照）と同様である。たとえば開口部５６１の内角部５６１Ｃ２の曲率半径は、外角部５６１Ｃ１の曲率半径より大きい。 Other configurations are similar to those described in the preceding embodiment (see, for example, FIGS. 4 and 6). For example, the radius of curvature of the inner corner 561C2 of the opening 561 is larger than the radius of curvature of the outer corner 561C1.

＜第４実施形態のまとめ＞
ダイオードが順方向にバイアスされているとき、ガードリング５７は、ベース領域５１と等しい電位となる。このため、ｐ型半導体であるガードリング５７からもドリフト領域５０にホールが供給される。 <Summary of the fourth embodiment>
When the diode is forward biased, guard ring 57 is at the same potential as base region 51. Therefore, holes are also supplied to the drift region 50 from the guard ring 57 which is a p-type semiconductor.

本実施形態では、拡張領域４５２の端部に、ＩＧＢＴ領域４５ｉを設けている。端部に設けたＩＧＢＴ領域４５ｉの分、ガードリング５７に対して、ダイオード領域４５ｄが遠ざかる。これにより、ダイオード領域４５ｄが順方向にバイアスされたとき、拡張領域４５２と外周領域４６との境界付近のドリフト領域５０に、多量のホールが蓄積するのを抑制することができる。そのため、ダイオード領域４５ｄが逆方向バイアスに切り替わったときに、アノードとして機能するベース領域５１に多量のホールが流れ込むこと、つまり局所的な電流集中の発生を抑制することができる。よって、ダイオードのリカバリ耐量の向上を図ることができる。本実施形態によれば、リカバリ耐量を向上しつつ、アクティブ領域拡大の効果をより高めることができる。また、先行実施形態同様、素子特性に影響を及ぼすクラックが生じるのを抑制することができる。 In this embodiment, the IGBT region 45i is provided at the end of the expansion region 452. The diode region 45d is moved away from the guard ring 57 by the IGBT region 45i provided at the end. Thereby, when the diode region 45d is biased in the forward direction, it is possible to suppress a large amount of holes from accumulating in the drift region 50 near the boundary between the extension region 452 and the outer peripheral region 46. Therefore, when the diode region 45d is switched to reverse bias, it is possible to prevent a large amount of holes from flowing into the base region 51 functioning as an anode, that is, to prevent local current concentration from occurring. Therefore, it is possible to improve the recovery capability of the diode. According to this embodiment, the effect of expanding the active area can be further enhanced while improving the recovery tolerance. Further, as in the previous embodiment, it is possible to suppress the occurrence of cracks that affect device characteristics.

図１３に示すように、本実施形態では、Ｙ方向において、アクティブ領域４５のパッド４４とは反対側の端部にもＩＧＢＴ領域４５ｉが設けられている。これによっても、ダイオードのリカバリ耐量の向上を図ることができる。また、Ｘ方向において、ダイオード領域４５ｄの端部が、ＩＧＢＴ領域４５ｉの端部よりも内側に位置している。これによっても、ダイオードのリカバリ耐量の向上を図ることができる。このように、主領域４５１においてもダイオードのリカバリ耐量の向上を図ることができる。なお、図４などに示したように、先行実施形態も同様の構成を有している。したがって、上記した効果を奏することができる。 As shown in FIG. 13, in this embodiment, an IGBT region 45i is also provided at the end of the active region 45 on the opposite side from the pad 44 in the Y direction. This also makes it possible to improve the recovery capability of the diode. Further, in the X direction, the end of the diode region 45d is located inside the end of the IGBT region 45i. This also makes it possible to improve the recovery capability of the diode. In this way, the recovery withstand capability of the diode can also be improved in the main region 451. Note that, as shown in FIG. 4 and the like, the preceding embodiment also has a similar configuration. Therefore, the above effects can be achieved.

拡張領域４５２において、Ｙ方向の端部にＩＧＢＴ領域４５ｉを設ける例を示したが、これに限定されない。たとえばＸ方向においてパッド４４とは反対側の端部にＩＧＢＴ領域４５ｉを設けてもよい。Ｙ方向の端部とＸ方向の端部の両方にＩＧＢＴ領域４５ｉを設けてもよい。 Although an example has been shown in which the IGBT region 45i is provided at the end in the Y direction in the expansion region 452, the present invention is not limited thereto. For example, the IGBT region 45i may be provided at the end opposite to the pad 44 in the X direction. The IGBT region 45i may be provided at both the end in the Y direction and the end in the X direction.

外周領域４６の耐圧構造は、上記したガードリング５７に限定されない。ダイオードが順方向にバイアスされているとき、ベース領域５１と等しい電位となるｐ型の半導体領域を含む構造であればよい。たとえばＲＥＳＵＲＦ構造を採用してもよい。この場合、ｐ型の半導体領域は、外周領域４６においてドリフト領域５０の表層に形成される。この半導体領域は、ベース領域５１から外側に延びている。このようなＲＥＳＵＲＦ構造においても、拡張領域４５２の端部にＩＧＢＴ領域４５ｉを設けることで、リカバリ耐量を向上しつつ、アクティブ領域拡大の効果を高めることができる。ＲＥＳＵＲＦは、Reduced Surface electric fieldの略称である。 The pressure-resistant structure of the outer peripheral region 46 is not limited to the guard ring 57 described above. Any structure may be used as long as it includes a p-type semiconductor region that has the same potential as the base region 51 when the diode is forward biased. For example, a RESURF structure may be adopted. In this case, the p-type semiconductor region is formed in the surface layer of the drift region 50 in the outer peripheral region 46. This semiconductor region extends outward from base region 51. Even in such a RESURF structure, by providing the IGBT region 45i at the end of the expansion region 452, the effect of expanding the active region can be enhanced while improving the recovery tolerance. RESURF is an abbreviation for Reduced Surface electric field.

（第５実施形態）
この実施形態は、先行する実施形態を基礎的形態とする変形例であり、先行実施形態の記載を援用できる。先行実施形態では、半導体素子４０の温度を検出する感温ダイオードの位置について特に言及しなかった。これに代えて、感温ダイオードを所定の位置に設けてもよい。 (Fifth embodiment)
This embodiment is a modification based on the previous embodiment, and the description of the previous embodiment can be used. In the preceding embodiment, no particular mention was made of the position of the temperature-sensitive diode that detects the temperature of the semiconductor element 40. Alternatively, a temperature sensitive diode may be provided at a predetermined position.

図１５は、本実施形態に係る半導体装置２０において、半導体素子４０の一例を示している。図１５は、図１１に対応する平面図である。図１５では、図１１同様、開口部５６１の端部を破線で示し、ＩＧＢＴ領域４５ｉおよびダイオード領域４５ｄを含むアクティブ領域４５を実線で示している。 FIG. 15 shows an example of the semiconductor element 40 in the semiconductor device 20 according to this embodiment. FIG. 15 is a plan view corresponding to FIG. 11. In FIG. 15, as in FIG. 11, the end of the opening 561 is shown by a broken line, and the active region 45 including the IGBT region 45i and the diode region 45d is shown by a solid line.

図１５に示すように、複数のパッド４４は、図７に示した構成同様、Ｘ方向の一端側にまとめて配置されている。複数のパッド４４は、Ｘ方向において偏って配置されている。拡張領域４５２は、Ｘ方向においてパッド４４の配置領域とは反対側の端部に設けられている。アクティブ領域４５は、拡張領域４５２をひとつのみ含んでいる。拡張領域４５２を含むアクティブ領域４５は、平面略Ｌ字状をなしている。 As shown in FIG. 15, the plurality of pads 44 are arranged together at one end in the X direction, similar to the configuration shown in FIG. The plurality of pads 44 are arranged unevenly in the X direction. The expansion region 452 is provided at the end opposite to the region where the pad 44 is arranged in the X direction. Active area 45 includes only one expansion area 452. The active region 45 including the expanded region 452 has a substantially L-shape in plan view.

半導体素子４０は、感温ダイオード５８を有している。感温ダイオード５８は、たとえば不純物がドープされたポリシリコンとアルミ系の配線材を含んで構成され、半導体基板４１の一面４１ａ上に設けられている。感温ダイオード５８は、平面視においてアクティブ領域４５と重なる位置ではなく、Ｘ方向においてパッド４４と拡張領域４５２との間に設けられている。感温ダイオード５８のアノードはアノード用のパッド４４に電気的に接続され、カソードはカソード用のパッド４４の電気的に接続されている。その他の構成については、先行実施形態に記載した構成（たとえば図４および図７参照）と同様である。 The semiconductor element 40 has a temperature sensitive diode 58. The temperature-sensitive diode 58 includes, for example, impurity-doped polysilicon and aluminum-based wiring material, and is provided on one surface 41a of the semiconductor substrate 41. The temperature-sensitive diode 58 is provided between the pad 44 and the extended region 452 in the X direction, not at a position overlapping the active region 45 in plan view. The anode of the temperature sensitive diode 58 is electrically connected to the anode pad 44, and the cathode is electrically connected to the cathode pad 44. Other configurations are similar to those described in the preceding embodiment (see, for example, FIGS. 4 and 7).

＜第５実施形態のまとめ＞
本実施形態では、感温ダイオード５８を、アクティブ領域４５の外に設けている。これにより、エミッタ電極４２の露出部４２１の面積を拡大し、放熱性を向上することができる。つまり、主領域４５１においてＩＧＢＴ領域４５ｉの比率を高くしても、生じた熱を効率よく逃がすことができる。 <Summary of the fifth embodiment>
In this embodiment, the temperature-sensitive diode 58 is provided outside the active region 45. Thereby, the area of the exposed portion 421 of the emitter electrode 42 can be expanded and heat dissipation can be improved. In other words, even if the ratio of the IGBT regions 45i in the main region 451 is increased, the generated heat can be efficiently dissipated.

本実施形態では、感温ダイオード５８を、パッド４４と拡張領域４５２との間に設けている。つまり、感温ダイオード５８を、拡張領域４５２の近傍に設けている。拡張領域４５２の近傍は、比較的温度が高くなる。よって、感温ダイオード５８を、アクティブ領域４５の外に設けつつも、半導体素子４０の温度を検出することができる。また、感温ダイオード５８とパッド４４とをつなぐ配線を短くすることができる。 In this embodiment, a temperature sensitive diode 58 is provided between the pad 44 and the expansion region 452. That is, the temperature-sensitive diode 58 is provided near the expansion region 452. The temperature near the expansion region 452 is relatively high. Therefore, the temperature of the semiconductor element 40 can be detected even though the temperature-sensitive diode 58 is provided outside the active region 45. Further, the wiring connecting the temperature-sensitive diode 58 and the pad 44 can be shortened.

本実施形態の構成は、第１実施形態、第２実施形態、第３実施形態、第４実施形態、変形例のいずれの構成とも組み合わせが可能である。たとえばパッド４４の辺の中央付近に設ける構成において、パッド４４と拡張領域４５２との間に、感温ダイオード５８を設けてもよい。 The configuration of this embodiment can be combined with any of the configurations of the first embodiment, second embodiment, third embodiment, fourth embodiment, and modified examples. For example, in a configuration in which the temperature-sensitive diode 58 is provided near the center of the side of the pad 44, the temperature-sensitive diode 58 may be provided between the pad 44 and the extended region 452.

感温ダイオード５８の配置は、上記した例に限定されない。感温ダイオード５８をアクティブ領域４５、たとえば主領域４５１と重なる位置に設けてもよい。一例として、Ｘ方向の一端側にパッド４４を偏って配置し、他端側に拡張領域４５２を設ける構成において、感温ダイオード５８を主領域４５１と重なる位置に設けてもよい。 The arrangement of the temperature sensitive diode 58 is not limited to the above example. The temperature-sensitive diode 58 may be provided at a position overlapping the active region 45, for example, the main region 451. As an example, in a configuration in which the pad 44 is biased toward one end in the X direction and the extended region 452 is provided at the other end, the temperature-sensitive diode 58 may be provided at a position overlapping the main region 451.

（他の実施形態）
この明細書および図面等における開示は、例示された実施形態に制限されない。開示は、例示された実施形態と、それらに基づく当業者による変形態様を包含する。たとえば、開示は、実施形態において示された部品および／または要素の組み合わせに限定されない。開示は、多様な組み合わせによって実施可能である。開示は、実施形態に追加可能な追加的な部分をもつことができる。開示は、実施形態の部品および／または要素が省略されたものを包含する。開示は、ひとつの実施形態と他の実施形態との間における部品および／または要素の置き換え、または組み合わせを包含する。開示される技術的範囲は、実施形態の記載に限定されない。開示されるいくつかの技術的範囲は、請求の範囲の記載によって示され、さらに請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものと解されるべきである。 (Other embodiments)
The disclosure in this specification, drawings, etc. is not limited to the illustrated embodiments. The disclosure includes the illustrated embodiments and variations thereon by those skilled in the art. For example, the disclosure is not limited to the combinations of parts and/or elements illustrated in the embodiments. The disclosure can be implemented in various combinations. The disclosure may have additional parts that can be added to the embodiments. The disclosure includes those in which parts and/or elements of the embodiments are omitted. The disclosure encompasses any substitutions or combinations of parts and/or elements between one embodiment and other embodiments. The disclosed technical scope is not limited to the description of the embodiments. The technical scope of some of the disclosed technical scopes is indicated by the description of the claims, and should be understood to include equivalent meanings and all changes within the scope of the claims.

明細書および図面等における開示は、請求の範囲の記載によって限定されない。明細書および図面等における開示は、請求の範囲に記載された技術的思想を包含し、さらに請求の範囲に記載された技術的思想より多様で広範な技術的思想に及んでいる。よって、請求の範囲の記載に拘束されることなく、明細書および図面等の開示から、多様な技術的思想を抽出することができる。 The disclosure in the specification, drawings, etc. is not limited by the scope of the claims. The disclosure in the specification, drawings, etc. includes the technical ideas described in the claims, and further extends to a more diverse and broader range of technical ideas than the technical ideas described in the claims. Therefore, various technical ideas can be extracted from the disclosure of the specification, drawings, etc. without being restricted by the claims.

ある要素または層が「上にある」、「連結されている」、「接続されている」または「結合されている」と言及されている場合、それは、他の要素、または他の層に対して、直接的に上に、連結され、接続され、または結合されていることがあり、さらに、介在要素または介在層が存在していることがある。対照的に、ある要素が別の要素または層に「直接的に上に」、「直接的に連結されている」、「直接的に接続されている」または「直接的に結合されている」と言及されている場合、介在要素または介在層は存在しない。要素間の関係を説明するために使用される他の言葉は、同様のやり方で（例えば、「間に」対「直接的に間に」、「隣接する」対「直接的に隣接する」など）解釈されるべきである。この明細書で使用される場合、用語「および／または」は、関連する列挙されたひとつまたは複数の項目に関する任意の組み合わせ、およびすべての組み合わせを含む。 When an element or layer is referred to as being ``on'', ``coupled'', ``connected'' or ``coupled with'' another element or layer, it is referring to another element or layer. may be connected, connected, or bonded directly thereon, and intervening elements or layers may be present. In contrast, one element is "directly upon", "directly coupled to," "directly connected to," or "directly coupled to" another element or layer. , there are no intervening elements or layers present. Other words used to describe relationships between elements can be used in a similar manner (e.g., "between" vs. "directly between", "adjacent" vs. "directly adjacent", etc.). ) should be interpreted. As used herein, the term "and/or" includes any and all combinations of one or more of the associated listed items.

空間的に相対的な用語「内」、「外」、「裏」、「下」、「低」、「上」、「高」などは、図示されているような、ひとつの要素または特徴の他の要素または特徴に対する関係を説明する記載を容易にするためにここでは利用されている。空間的に相対的な用語は、図面に描かれている向きに加えて、使用または操作中の装置の異なる向きを包含することを意図することができる。例えば、図中の装置をひっくり返すと、他の要素または特徴の「下」または「真下」として説明されている要素は、他の要素または特徴の「上」に向けられる。したがって、用語「下」は、上と下の両方の向きを包含することができる。この装置は、他の方向に向いていてもよく（９０度または他の向きに回転されてもよい）、この明細書で使用される空間的に相対的な記述子はそれに応じて解釈される。 Spatial relative terms such as "in", "out", "behind", "below", "low", "above", "high" etc. refer to a single element or feature as illustrated. It is used herein to facilitate descriptions that describe relationships to other elements or features. Spatially relative terms may be intended to encompass different orientations of the device during use or operation in addition to the orientation depicted in the figures. For example, when the device in the figures is turned over, elements described as being "below" or "beneath" other elements or features are oriented "above" the other elements or features. Thus, the term "bottom" can encompass both orientations, top and bottom. The device may be oriented in other directions (rotated 90 degrees or other orientations) and the spatially relative descriptors used in this specification shall be interpreted accordingly. .

車両の駆動システム１は、上記した構成に限定されない。たとえば、モータジェネレータ３をひとつ備える例を示したが、これに限定されない。複数のモータジェネレータを備えてもよい。電力変換装置４が、電力変換部としてインバータ６を備える例を示したが、これに限定されない。たとえば、複数のインバータを備える構成としてもよい。すくなくともひとつのインバータと、コンバータを備える構成としてもよい。コンバータのみを備えてもよい。 The vehicle drive system 1 is not limited to the above configuration. For example, although an example is shown in which one motor generator 3 is provided, the present invention is not limited to this. A plurality of motor generators may be provided. Although an example has been shown in which the power conversion device 4 includes the inverter 6 as a power conversion section, the present invention is not limited to this. For example, a configuration may include a plurality of inverters. The configuration may include at least one inverter and a converter. It may also include only a converter.

半導体装置２０の構成は、上記した例に限定されない。半導体装置２０は、半導体素子４０を少なくとも備えればよい。 The configuration of the semiconductor device 20 is not limited to the above example. The semiconductor device 20 only needs to include at least the semiconductor element 40.

半導体基板４１のアクティブ領域４５に構成される縦型素子として、ＲＣ－ＩＧＢＴの例を示したが、これに限定されない。ダイオードを外付けとしてもよい。ＩＧＢＴとダイオードとを別チップとしてもよい。 Although the RC-IGBT has been shown as an example of the vertical element configured in the active region 45 of the semiconductor substrate 41, the present invention is not limited thereto. A diode may be attached externally. The IGBT and the diode may be separate chips.

スイッチング素子は、ＩＧＢＴ１１に限定されない。たとえばＭＯＳＦＥＴを採用してもよい。ＭＯＳＦＥＴは、Metal Oxide Semiconductor Field Effect Transistorの略称である。 The switching element is not limited to IGBT11. For example, a MOSFET may be used. MOSFET is an abbreviation for Metal Oxide Semiconductor Field Effect Transistor.

配線部材６０、７０の裏面６０ｂ、７０ｂが、封止体３０から露出する例を示したが、これに限定されない。裏面６０ｂ、７０ｂの少なくとも一方が、封止体３０によって覆われた構成としてもよい。裏面６０ｂ、７０ｂの少なくとも一方が、封止体３０とは別の図示しない絶縁部材によって覆われた構成としてもよい。半導体装置２０が封止体３０を備える例を示したが、これに限定されない。封止体３０を備えない構成としてもよい。 Although an example has been shown in which the back surfaces 60b and 70b of the wiring members 60 and 70 are exposed from the sealing body 30, the present invention is not limited thereto. At least one of the back surfaces 60b and 70b may be covered with the sealing body 30. At least one of the back surfaces 60b and 70b may be covered with an insulating member (not shown) that is separate from the sealing body 30. Although an example has been shown in which the semiconductor device 20 includes the sealing body 30, the present invention is not limited thereto. A configuration without the sealing body 30 may also be used.

導電スペーサ８０に代えて、配線部材６０に凸部を設けてもよい。この場合、配線部材６０が導電部材に相当する。 Instead of the conductive spacer 80, a convex portion may be provided on the wiring member 60. In this case, the wiring member 60 corresponds to a conductive member.

半導体装置２０として、両面放熱構造の例を示したが、これに限定されない。片面放熱構造にも適用することができる。たとえばコレクタ電極４３はヒートシンクまたは基板の金属体に接続され、エミッタ電極４２はリードに接続される。この場合、リードが導電部材に相当する。 Although an example of a double-sided heat dissipation structure is shown as the semiconductor device 20, the present invention is not limited to this. It can also be applied to a single-sided heat dissipation structure. For example, the collector electrode 43 is connected to a heat sink or a metal body of a substrate, and the emitter electrode 42 is connected to a lead. In this case, the lead corresponds to the conductive member.

半導体装置２０が、ひとつのアームを構成する半導体素子４０をひとつのみ備える例を示したが、これに限定されない。半導体装置２０が、ひとつのアームを構成する複数の半導体素子４０を備えてもよい。つまり、複数の半導体素子４０が互いに並列接続されてひとつのアームを構成してもよい。また、半導体装置２０が、一相分の上下アーム回路９を構成する複数の半導体素子４０を備えてもよい。複数相の上下アーム回路９を構成する複数の半導体素子４０を備えてもよい。 Although an example has been shown in which the semiconductor device 20 includes only one semiconductor element 40 constituting one arm, the present invention is not limited to this. The semiconductor device 20 may include a plurality of semiconductor elements 40 forming one arm. That is, a plurality of semiconductor elements 40 may be connected in parallel to each other to form one arm. Furthermore, the semiconductor device 20 may include a plurality of semiconductor elements 40 that constitute the upper and lower arm circuits 9 for one phase. A plurality of semiconductor elements 40 forming a multi-phase upper and lower arm circuit 9 may be provided.

トレンチ５３（ゲート電極５５）の配置は、上記したストライプ状に限定されない。ＩＧＢＴ領域４５ｉとダイオード領域４５ｄとの配置は、上記したＹ方向の交互配置に限定されない。 The arrangement of the trenches 53 (gate electrodes 55) is not limited to the above-described striped arrangement. The arrangement of the IGBT region 45i and the diode region 45d is not limited to the above-described alternating arrangement in the Y direction.

アクティブ領域４５は、複数に分割されてもよい。アクティブ領域４５は、たとえばＸ方向において二分割されてもよい。アクティブ領域４５の間には、図示しないゲートランナー（ゲート配線）が配置される。ゲートランナーは、ゲート電極５５とゲート電極用のパッド４４とを電気的に接続する。 The active area 45 may be divided into a plurality of parts. The active region 45 may be divided into two in the X direction, for example. A gate runner (gate wiring) (not shown) is arranged between the active regions 45 . The gate runner electrically connects the gate electrode 55 and the gate electrode pad 44.

１…駆動システム、２…直流電源、３…モータジェネレータ、４…電力変換装置、５…平滑コンデンサ、６…インバータ、７…Ｐライン、８…Ｎライン、９…上下アーム回路、９Ｈ…上アーム、９Ｌ…下アーム、１０…出力ライン、１１…ＩＧＢＴ、１２…ダイオード、２０…半導体装置、３０…封止体、３０ａ…一面、３０ｂ…裏面、３０ｃ、３０ｄ…側面、４０…半導体素子、１…半導体基板、４１ａ…一面、４１ｂ…裏面、４２…エミッタ電極、４２１…露出部、４２２…下地電極、４２２ａ…周縁部、４２３…接続電極、４３…コレクタ電極、４４…パッド、４５…アクティブ領域、４５ｉ…ＩＧＢＴ領域、４５ｄ…ダイオード領域、４５１…主領域、４５２…拡張領域、４６…外周領域、４７…コレクタ領域、４８…カソード領域、４９…バッファ領域、５０…ドリフト領域、５１…ベース領域、５２…エミッタ領域、５３…トレンチ、５４…ゲート絶縁膜、５５…ゲート電極、５６…保護膜、５６１…開口部、５６Ｃ１…外角部、５６Ｃ２…内角部、５７…ガードリング、５８…感温ダイオード、６０…配線部材、６０ａ…対向面、６０ｂ…裏面、７０…配線部材、７０ａ…対向面、７０ｂ…裏面、８０…導電スペーサ、８０Ｃ１…外角部、８０Ｃ２…内角部、９０…外部接続端子、９１、９２…主端子、９３…信号端子、１００…ボンディングワイヤ、１０１、１０２、１０３…接合材 1... Drive system, 2... DC power supply, 3... Motor generator, 4... Power converter, 5... Smoothing capacitor, 6... Inverter, 7... P line, 8... N line, 9... Upper and lower arm circuit, 9H... Upper arm , 9L... Lower arm, 10... Output line, 11... IGBT, 12... Diode, 20... Semiconductor device, 30... Sealing body, 30a... One side, 30b... Back side, 30c, 30d... Side surface, 40... Semiconductor element, 1 ...Semiconductor substrate, 41a...One side, 41b...Back surface, 42...Emitter electrode, 421...Exposed part, 422...Base electrode, 422a...Peripheral part, 423...Connection electrode, 43...Collector electrode, 44...Pad, 45...Active area , 45i... IGBT region, 45d... Diode region, 451... Main region, 452... Extension region, 46... Outer region, 47... Collector region, 48... Cathode region, 49... Buffer region, 50... Drift region, 51... Base region , 52... Emitter region, 53... Trench, 54... Gate insulating film, 55... Gate electrode, 56... Protective film, 561... Opening, 56C1... Outer corner, 56C2... Inner corner, 57... Guard ring, 58... Temperature sensing Diode, 60... Wiring member, 60a... Opposing surface, 60b... Back surface, 70... Wiring member, 70a... Opposing surface, 70b... Back surface, 80... Conductive spacer, 80C1... Outer corner, 80C2... Inner corner, 90... External connection terminal , 91, 92... Main terminal, 93... Signal terminal, 100... Bonding wire, 101, 102, 103... Bonding material

Claims

a semiconductor substrate (41) having an active region (45) that is a formation region of a vertical element, and an outer peripheral region (46) surrounding the active region in a plan view in the thickness direction;
a first main electrode (42) disposed on the active region on one surface of the semiconductor substrate and electrically connected to the vertical element;
a second main electrode (43) arranged on a back surface opposite to the one surface in the plate thickness direction and electrically connected to the vertical element;
a pad (44) which is a signal electrode and is arranged on the outer peripheral area on the one surface;
a protective film (56) arranged on the one surface and having an opening (561) provided so as to overlap with the first main electrode in the planar view;
Equipped with
The active region includes a main region (451) arranged in parallel with the pad in a first direction perpendicular to the plate thickness direction, and a region smaller in area than the main region in plan view, an extended region (452) that is continuous with the pad-side end of the main region in the direction and arranged in parallel with the pad in a second direction perpendicular to the plate thickness direction and the first direction;
The opening is
provided continuously across the main region and the expansion region,
In the plan view, the radius of curvature of the inner corner (56C2), which is located at the connection between the main region and the expansion region and is a corner convex inward of the active region, is in the main region or the expansion region. A semiconductor device having a radius of curvature larger than that of an external corner (56C1) that is located independently and is a convex corner on the outside of the active region.

comprising a conductive member (80) connected to the first main electrode,
The conductive member has a planar shape corresponding to the opening in a predetermined range in the plate thickness direction from the end face on the first main electrode side,
The semiconductor device according to claim 1, wherein a radius of curvature of a corner (80C2) corresponding to the inner corner in the conductive member is greater than or equal to a radius of curvature of the inner corner.