JP2022510859A - 飛行時間測定用ｃｍｏｓイメージセンサ - Google Patents

Abstract

ダイレクトＴＯＦ光センサは、ＣＭＯＳ画素をベースとしており、画素構造は、直列配置された光検出器ＰＨＤと、非線形抵抗Ｒと、転送ＭＯＳトランジスタとを備え、抵抗器と転送トランジスタとの間にあるセンスノードＳＮに出力信号を供給する。光生成電流は、非線形抵抗に連続的に排出され、センスノードＳＮにおいて、非線形抵抗およびキャパシタンスによって形成されるＲＣ回路によって電圧信号に変換される。電圧信号は、高速アナログ／デジタル変換器を有する読み出し回路３００に連続的に伝送される。画素構造内のＲＣ回路は、ローパスフィルタ機能および高周波積分機能を有し、そのため非線形抵抗に起因したノイズ、特に熱雑音は、光検出器で受信したパルス光信号に対応する主信号成分の高周波範囲とは別に低周波範囲に主にシフトするようになる。主信号成分は、読み出し回路内に実装されたバンドパスまたはハイパスフィルタＦのうちの１つによって回復され、高周波範囲における信号対ノイズ比を増加させる。

Description

本発明は、一般に、飛行時間（ＴＯＦ：time-of-flight）測定のための光センサに関し、より詳細には、ＣＭＯＳ撮像センサをベースとした光センサおよびダイレクト飛行時間測定（Ｄ－ＴＯＦ）に関する。

飛行時間光センサは、３Ｄイメージングおよび測距アプリケーション、例えば、測量または自動運転支援アプリケーションにおいて使用され、観察中の場面での任意の物体／細部の距離マップを提供する。各距離情報は、光センサ内の画素または画素グループによって時間測定値から計算され、これは、検出器に近接する変調光源から場面に向けて放射され、照射された場面内の物体によって後方散乱したパルス光の移動時間ｔ_ｔである。適用可能な式は、ｄ＝（１／２・Ｃ）・ｔ_ｔであり、Ｃは光速度であり、除算係数２は光の往復移動を考慮している。１つの方法では、時間尺度は、位相差から間接的に計算される。この場合、光源は、ＲＦ変調されたものであり、撮像センサは、キャプチャシーケンスにおいて互いにオフセットしたＮ個の積分期間（Ｎ個のフェーズ）の各々においてキャプチャされた光振幅を測定するように動作する。移動時間は、周知の式を用いてＮ個のレベルから導出される。他の方法では、移動時間は、再構成された波形におけるパルス信号の立ち上がりエッジの検出によって直接測定される。光源は、光パルスを放射するものであり、イメージセンサは、後方散乱された短い光パルス信号の立ち上がりエッジを始動させるように動作する。

いずれの場合も、光センサは、場面内の最も近い物体と最も遠い物体、及び／又は最も暗いものと最も明るいものが検出できるように、高いダイナミックレンジおよび良好な信号対ノイズ比（ＳＮＲ）を有する必要があり、このことは、画素構造および動作が、背景光ノイズに対して最も弱い信号の検出を可能にするために最低のノイズレベルにすべきであり、最も強い信号に対して飽和すべきでないことを意味する。制約条件は、意図したアプリケーションに応じて変化してもよい。しかし、例えば、自動車の運転支援アプリケーションでは、光センサは、夜間に使用した場合に、暗いおよび明るい細部（車がトンネルまたは暗い通路に入ったときの昼光も同様）をキャプチャするのが効率的である必要がある。あるいは、太陽光のような強い周囲光が存在する場合もある。ＣＭＯＳイメージセンサは、こうしたアプリケーションにとって良好な候補であり、量子効率、フィルファクタ（充填率）、および高いダイナミックレンジの点で効率的な画素を備える。また、相関二重サンプリング（ＣＤＳ）を用いた読み出し方法は、ＣＭＯＳ画素の容量性センスノード内の電子回路（リセットトランジスタ）によってもたらされる熱雑音（いわゆるｋＴＣノイズ）をキャンセルするのに有効である。しかし、実際には、ＴＯＦシステムにおけるＣＭＯＳイメージセンサは、間接的な方法だけを実装し、そしてそれらの画素は、リセットフェーズ、積分（Ｎ個のフェーズ）シーケンス、および読み出しシーケンスを含む極めて伝統的なタイミングシーケンスで動作する。

しかしながら、直接測定を実施するＤ－ＴＯＦシステムにおける関心が高まりつつある。Ｄ－ＴＯＦシステムの一般的な原理を図１に概略的に示す。それは、パルス光源１０と、互いに近接したイメージセンサ１１と、少なくとも１つのカウンタ（処理システム）を含むタイマー回路１２とを備える。時間カウントが、視野内の３Ｄ場面に向かって光源１０による光パルスＬＰ_Ｅの発光時の開始カウント信号によってタイマー回路内で開始し、そして後方散乱光パルスＬＰの立ち上がりエッジのイメージセンサ１による検出時の停止カウント信号により、時間カウントは停止する。センサの画素マトリクス内の異なる距離及び／又は異なる関心領域における物体に対応して、多くの時間カウントが使用できる。これは、周知の先行技術である。

既知のＤ－ＴＯＦシステムとして、我々は、ＳＰＡＤシステム（「ＳＰＡＤ」はシングルフォトンアバランシェダイオードを意味する）を引用できる。これらのシステムは、極めて効率的かつ正確であるが、多くのパワーを必要とする。理由は、サンプリングされた波形の立ち上がりエッジを見つけるために、統計的解析、ヒストグラムおよび平均化に依存しており、これは多数の光パルスを意味する。効率は、単一光子に対するＳＰＡＤの大きな感度、および読み出しノイズに対する非感受性のためである。しかしながら、そのフィルファクタはかなり小さく、各画素は、クエンチング回路と共に光検出器（アバランシェフォトダイオード）を含む必要があり、デジタル変換器およびヒストグラムモジュールまでの時間、およびその量子効率もまた小さい（光検出器に到達する１つの光子が１つの電子を発生する確率）、フィルファクタと組み合わせると、低い光検出効率（ＰＤＥ）となり、入射光子全体のうち限られた数の光子のみを各画素で検出できるに過ぎず、例えば、２０個の光子またはそれ以上ごとに１つだけしか検出できない。

そして、少ない数の短い光パルスのみの発光に基づいて、例えば、１つから多くて５つまでの光パルスの範囲内、好ましくは１つまたは２つのパルスだけに基づいて、統計的ツールを使用せずに正確な応答を提供することができる高いダイナミックレンジＤ－ＴＯＦシステムについてのニーズがあり、これにより光源パワーおよび回路占有面積の両方を最小化している。これはすべて、ＣＭＯＳイメージセンサをベースとしたＤ－ＴＯＦシステムを設計する際に見られる誘因的傾向であり、画素構造は、光検出器（フォトダイオード、好ましくはピンド（pinned:ピン留め）フォトダイオード、またはフォトゲート）、容量性センスノード（浮遊拡散）、および画素の初期化フェーズ、積分フェーズおよび読み出しフェーズのシーケンスのための複数のトランジスタ（またはトランジスタのゲート）で構成される。

しかしながら、Ｄ－ＴＯＦ動作では、ＣＭＯＳ画素は、従来、別個の積分フェーズで、そして読み出し位相では動作できないが、画素の検知エレメントによって光生成された電流波形信号の連続的な再構成（読み出し）を可能にする方法で動作できる。

これを達成するための基本的アイデアが、パルス持続時間に対して極めて高い周波数（ナイキスト－シャノン定理）で光検知ノードにおいて発生した信号をサンプリングすることであり、そのため単一の信号パルスの波形が再構成でき（オシロスコープのように）、光パワーを最小化し、極めて短い反応時間が可能になる。しかしながら、光検出器から由来する信号は、電流の流れであり、極めて弱い電流の流れを送出して、ノイズによって大きく劣化することなく、電流で直接デジタルに変換することは極めて困難である。

より詳細には、Ｄ－ＴＯＦ動作では、連続読み出し波形で始動する信号情報は、（後方散乱光パルスの時間位置）を測定する時間情報に対応する立ち上がりエッジである。立ち上がりエッジは、画素に入射する後方散乱光パルスの短いパルス持続時間に対して少数の電子の光発生に物理的に対応する。これは、実際、少数の電子、例えば、１０～２０個の電子に達する極めて弱い信号に対応することがあり、このことは、画素レベルの内部ノイズが極めて低くなるべきであることを意味する。時間的に接近し得る連続的な後方散乱光パルスを検出できるという他の要件がある。根本的な問題をよりよく理解するために実際の数値例を考えると、５ナノ秒のパルス持続時間を有する光パルスでは、受信機は、数十ナノ秒、例えば、２０ナノ秒だけ分離した場面内の様々な細部に対応する２つの近接した後方散乱光パルスを区別できることが必要である。これは、容量性であるセンスノードにおいて、情報の損失を意味するパルスの混合を回避するために、立ち上がりエッジのメモリ効果が短いことが必要であることを意味する。

そして、光検出器によって生成される光生成電流を、画素の容量性センスノードにおいて積分し、漏れ抵抗器を用いてキャパシタを放電し、次のパルスを積分する準備ができるようにすることによって、これを達成することが提案される。しかしながら、ＲＣ回路は、パルス信号の形状を変更する高周波積分器として動作する。さらに、弱い信号についてＩ／Ｖ変換の利得を増加させるためには高い抵抗値が望ましいが、強い信号（照明付き場面で明るくて接近した細部に対応する）では、センスノードのキャパシタンスは飽和することがあり、これは情報の損失を意味する。他の制約条件は、ＲＣ時定数に関連しており、電流パルスを受信するＲＣ回路による高周波積分の結果としてセンスノードにおけるステップ電圧の後、このステップは、新たな到来する電流パルスの検出を充分に可能にするために高速に消滅できる。

他の懸念事項は、ＣＭＯＳ画素の容量性センスノード内の抵抗器によって自動的にもたらされる熱雑音（ｋＴＣノイズ）である。ＣＤＳ読み出しが従来の時系列の熱雑音をキャンセルするのに効率的であれば、必要とされる高いサンプリングレートのために、提案された連続的信号再構成シーケンスと互換性のある手法ではない。この熱雑音は、信号レベルに直接に依存するショットノイズに加わり、これは、ノイズが時間的に一定ではないことを意味する。

そして、高いダイナミックレンジのＤ－ＴＯＦ測定のためにＣＭＯＳ画素を動作させることは、少なくともこれらの様々な問題、特に彩度(saturation)およびＳＮＲに関する実際的な制約を備えた高いダイナミックレンジの観点では単純ではなく、信号およびノイズに対するＲおよびＣの個々の影響を理解するには、画素のレベルでのノイズおよび信号解析が必要であると考えられる。この解析は、特にＳＮＲおよび熱雑音の影響に関する重要な点は、熱雑音パワーが、最初に想定されるような抵抗のものではなく、キャパシタ値のみに依存することである。さらに、我々は、熱雑音のＲＭＳ（二乗平均平方根）値が、電圧値に換算して表現した場合、ボルツマン定数ｋ_Ｂと絶対温度Ｔの積と、キャパシタンス値との比率の平方根に等しいことを見出した。そして、ＲＭＳ電圧は、高いキャパシタンス値で減少することになる。

しかしながら、上述したように単一の短い光パルスに対応する少数の電子だけの弱い信号を区別しようとする場合、ノイズに関して、ＲＭＳ値を、電圧換算ではなく、電子の数のＲＭＳ値で表現すべきであることを我々は見出した。そして我々は、熱雑音の影響を低減するために、キャパシタンス値は、実際に可能な限り低減されるべきであることを見出した。図２に示す光電流Ｉ（ｔ）の連続Ｉ／Ｖ変換を実施するＣＭＯＳ撮像画素の小信号における簡略化モデルを参照して、これを簡単に説明する。ＲＣ回路は、電流源Ｉ（ｔ）に並列接続される。信号に依存するノイズ解析では、電流源は、振幅Ｉ_０および持続時間τのパルスを放出すると仮定した（ここで、τは、図１のＤ－ＴＯＦシステムの短い光パルスの持続時間である）。キャパシタは、画素のセンスノードＳＮにおける積分キャパシタンスを表す。並列の抵抗器は、信号情報を一定の時間（ＲＣ時定数）内で消失させ、新たな入力電流パルスを受信する準備を行うことを可能にする。

画素レベル（ショットノイズ、熱雑音）でのＳＮＲに対する影響を評価する目的のために、５ナノ秒（パルス持続時間）の光パルスから生成される、Ｎ_ｅ－＝１６個の電子の弱い信号の現実的な例を考える。

最初に、ショットノイズ：信号に対して固有のショットノイズの平均（ＲＭＳ）値は、下記式１の適用により、４個の電子に達する。

信号とショットノイズの比率は、下記の比率であり、４個の電子に達する。

これは、正しい（最小ＳＮＲが３個の電子であることは一般に認められている）。

第２に、熱雑音：抵抗Ｒによって生ずる熱雑音の平均（ＲＭＳ）値は、下記式から得られる。

ここで、ｋ_Ｂはボルツマン定数であり、Ｔは絶対温度（３００°Ｋ）、Ｃは静電容量値である。

電子換算で表現すると、下記式３のようになる。

ここで、ｑは、１個の電子の電荷である。

これは、上述したように、電子換算の熱雑音は、キャパシタンス値とともに増加することを示す。そして、熱雑音を最小化するために、我々は、センスノードにおけるキャパシタンスを可能な限り減少させる画素構造および動作を検討する必要がある。

しかし、これはまた、低いキャパシタンス値（典型的には、現在の技術で数フェムトファラド（１０^－１５ファラッド）単位よりも低いことを意味する）であっても、熱雑音は、１０個の電子を超えて高すぎたままである。例えば、２ｆＦ程度に低いキャパシタンス値では、熱雑音のＲＭＳ平均値は、１８個の電子に達する（式（３）の適用）。

そして、１６個の電子に上記のように評価された弱い信号では、ショットノイズとｋＴＣノイズの両方を考慮したＳＮＲは、１未満の値に低下する。

これは、弱い信号をノイズから上手く区別するにははるかに小さすぎる。さらに、ここでは説明していないが、更なるノイズ源が存在しており、特に、背景光ノイズ（アプリケーション（光動作条件および検知される場面の種類）に依存する）および画素（増幅器、サンプリング、Ａ／Ｄ変換）の後に来る電子回路からのものであることに留意する。

そして、形状再構成、メモリ効果、Ｉ／Ｖ利得およびＳＮＲに関して様々な制約条件を最適化するためにＲ値およびＣ値を見つけられる場合でも、これは、連続波形再構成をベースとする受信機におけるこうした弱い信号の検出を効率的に可能にするには充分でないであろう。

パルス形状変更および飽和限界に関する他の制約条件とともにこの低いＳＮＲは、効率的なＤ－ＴＯＦ ＣＭＯＳ画素を達成するために解決すべき技術的課題である。

本発明では、この課題に対する技術的解決法を見出し、これは、画素内の非線形抵抗器の使用と、読み出し回路におけるフィルタリング技術との組み合わせである。非線形抵抗器が、強い光信号、強い光背景または長すぎる測定フェーズのために、信号が特定レベルまで増加すると、抵抗値が減少して、更なる偏位を制限するという利点を提供する。即ち、非線形抵抗は、極めて高いダイナミックレンジ内の飽和を回避し、これは望ましいことである。しかし、非線形抵抗は、周波数領域に関してＲＣ機能を考慮すると、興味深い利点を生じることが判明した。

より詳細には、ノイズの態様を無視した場合、画素に到達する後方散乱光パルスが、光パルス持続期間σに渡って複数の電子の光検出器ノードでの発生をもたらし（図３に例として示す電流パルス）、図４に示すように、センスノードにおける電圧波形の高速立ち上がり（急峻なエッジ）において、提案したようなセンスノードのキャパシタンスと組み合わせて非線形抵抗による連続的なセンシングによって生じる。

これは、提案したセンシングＲＣ回路は、全スペクトル範囲に渡ってローパスフィルタとして機能しないが、低周波範囲のみで機能し、高周波範囲内でキャパシタンスノードでの積分器として機能するためであり、これは、関心のあるメイン情報信号（パルス立ち上がりエッジに対応する）のものである。我々は、図２のＲＣ回路の伝達関数の漸近解析によりこれを実証ができる。即ち、
‐ｆ＜＜１／（２πＲＣ）（低い周波数に対応）では、伝達方程式は、Ｖ＝Ｉ・Ｒ。
‐ｆ＞＞１／（２πＲＣ）（高い周波数に対応）では、伝達方程式は、Ｖ＝Ｉ／（ｓ・Ｃ）であり、これは、キャパシタでの強度の積分器を表す。即ち、抵抗器を全く使用しない場合に得られるものと正確に同じ挙動である。

キャパシタンスでのこの高周波積分は、（短い）光パルス持続期間σに対応するメイン信号成分に対して生ずるものである。例えば、Ｓ＝５ｎｓでは、周波数信号は２００ＭＨｚに等しく、有用な信号情報は、それより上で見つかり、例えば、２００ＭＨｚ超の数十ＭＨｚの帯域幅で見つかり、実際の抵抗値およびキャパシタンス値を考慮してＲＣ回路によってフィルタ処理されない。しかしながら、図４に示すように、ＲＣ時定数のために信号の形状は大きく劣化する。

これに対して、図５に示すように、白色雑音（平坦なスペクトル密度）に等価な熱雑音は、ＲＣ回路（ｆ_ｌｐ＝１／（２πＲＣ））で作成されたローパスフィルタのカットオフ周波数ｆ_ｌｐで区切られた低周波帯域に集中している。

実際、ノイズ成分の大部分を集中させる低周波数範囲の上限が、ＲＣ回路のカットオフ周波数に対応し、そして、有用な信号の大部分を集中させる高周波範囲の下限が、パルス持続時間σの関数であり、これは、離間した（分離した）低周波数帯域および高周波数帯域において実際に生じる。

そして、我々は、画素内の提案したＲＣ回路を通じて連続電流センシングから生ずるこのスペクトル分離を巧みに利用して、フィルタリングによる有用な信号の高周波範囲における信号対ノイズ比を増加させ、また初期パルス形状を回復させることが可能になる。そして、パルス位置を効率的な検出は、デジタル化したサンプル（フィルタリング後）上で始動することによって得られる。

そして本発明は、ダイレクト飛行測定時間を達成するためのＣＭＯＳ画素構造に関するものであり、非線形抵抗器を介して画素内で連続的なＩ／Ｖ変換を実施することを提案する。技術的解決法は、センスノードのキャパシタンスと組み合わせた非線形抵抗器によって生成されるＲＣ回路のローパスフィルタ動作および高周波積分機能を利用するものであり、読み出し回路のレベルでバンドパスまたはハイパスの範囲でのフィルタリングにより、高い信号対ノイズ比で信号情報の大部分を回復させる。

他の技術的態様は、技術的解決法を改善し、基本ＣＭＯＳ画素に従来から存在するトランジスタを使用することによって、測定フェーズでのＩ／Ｖ変換を実施する。これは、概念および製造コストの点で最適であり、ＳＮＲ、高いダイナミックレンジおよび動作の簡潔性の点で効率的である。

特に、転送トランジスタが、通常、光検出器ノードとセンスノードとの間のＣＭＯＳ画素に設けられ、光検出器に蓄積された光生成電子をセンスノードに転送し、画素の読み出し動作が開始できる。本発明では、フォトダイオードとセンスノードとの間のこうした転送トランジスタは、測定フェーズに沿って全ての光検知ノードとセンスノードとの間のデカップリング素子として使用するために画素内に設けられ、転送トランジスタがアクティブである間、読み出しを行うことができる。そして、センスノードにおけるキャパシタンスは最小化され、上述したように、熱雑音を減少させるのに役立つ。

権利請求したように、本発明は、所定のパルス持続時間τを有する光パルスの時間発生を検出するためのＣＭＯＳ撮像センサに関し、
・画素であって、各画素が、
‐電流源として動作する光検出器と、
‐センスノードと光検出器との間に直列に接続された転送トランジスタと、
‐画素の電圧供給ノードとセンスノードとの間に接続され、非線形抵抗器と、を少なくとも含む画素構造を有し、センスノードは、容量性のセンスノードである、画素と、
・画素内の光検出器に到達する光パルスの時間発生を測定するための少なくとも選択された画素における測定を制御する制御回路であって、選択された画素において、電圧基準が電圧基準ノードに印加され、転送トランジスタは測定フェーズの全てでオン状態であり、そして転送トランジスタは、光検出器ノードとセンスノードとの間のデカップリング素子として動作し、非線形抵抗器は、センスノードでのキャパシタンスと組み合わせて、ローパスフィルタ機能および高周波積分機能を有するＲＣ回路を形成し、電圧信号を生成し、該電圧信号は、ある高周波範囲内で少なくともパルス位置情報を含むメイン信号成分を有し、前記高周波範囲から離れた低周波範囲内に主に集中するノイズ成分を有する、制御回路と、
・選択された画素のセンスノードからの電圧信号の読み出し回路であって、少なくとも
‐パルス幅持続時間に対して高いサンプリング時間を印加するアナログ／デジタル変換器と、
‐アナログ／デジタル変換の前または後に、バンドパスフィルタまたはハイパスフィルタのうちの１つを適用するように構成され、メイン信号成分付近の少なくともある周波数帯域における信号対ノイズ比を増加させる効果を有する、フィルタリング手段（Ｆ）と含む、読み出し回路と、を備える。

非線形抵抗器をディスクリート抵抗器として実装することは、実際には面積占有の点で高価である。

好都合には、非線形抵抗器は、サブ閾値領域で動作するトランジスタによって実装される。一実施形態では、このトランジスタは、従来のＣＭＯＳ画素に一般に見られるリセットトランジスタである。本発明によれば、このリセットトランジスタは、選択された画素内の非線形抵抗器としてサブ閾値領域で動作し、スイッチとして使用され、非選択画素における電圧基準にセンスノードを維持するためにオンになる。

本発明はまた、こうした光センサを受信機として含むダイレクト飛行時間システムに関するものであり、画素に到達した光パルスに対応する電圧信号波形内のパルス位置を始動することによって、時間の測定のためにＣＭＯＳ画素を動作させる方法に関する。

本発明の他の特徴および利点は、添付図面を参照して、非限定的な例および実施形態によって説明される。

Ｄ－ＴＯＦシステムの一般原理を示す。 本発明に係る抵抗器を介した連続Ｉ／Ｖ変換を積分するＣＭＯＳ画素の小信号における等価回路である。 短い（後方散乱）光パルスに応答したＣＭＯＳ画素の光検出器によって生成される理想的な電流パルスを表す。 図３の電流パルスのセンスノードのキャパシタンスにおけるＲＣ高周波積分機能を示す。 抵抗器によってセンスノードのキャパシタンスに誘起される熱雑音に適用されるＲＣローパスフィルタリング機能を表す。 本発明に係るＣＭＯＳイメージセンサにおいて、画素のセンスノードと読み出し回路の入力との間に増幅器回路を含む関連する回路を備えた基本的な画素構造の概略図である。 本発明に係るセンシングフェーズを達成するための、図６の画素構造の制御信号のクロノグラムである。 図６の画素構造の変形例を示す図である。 図６の増幅器回路の他の実装を示す図である。 光源の光パルス幅に対するハイパスフィルタまたはローパスフィルタによるＳＮＲ改善を強調する。 ハイパスフィルタの最適カットオフ周波数を決定するための掃引方法を示す。 ２つの後方散乱光パルスが時間的に接近して画素に到達する場合、本発明に従って動作する画素の効率を示す。 読み出し回路にハイパスフィルタリングを実装するための差分デジタル方法の効率を示す。

本発明に係るダイレクト飛行時間測定に使用されるＣＭＯＳ撮像センサにおける画素構造の実施形態を図６に示し、画素動作を制御するための対応する信号を図７に示す。

画素構造は、光検出器としてフォトダイオードＰＨＤを含む。それは、好ましくはピンド（pinned:ピン留め）フォトダイオードである。本発明は、光検出器として光ゲートにも同様に適用されることに留意する。

それは、光センサの従来の画素構造のように、電圧供給ノードＶＤＤ－Ｐと光検出器との間に直列に接続されたリセットトランジスタＴＲＳＴおよび転送トランジスタＴＴｘを含む。センスノードＳＮは、リセットトランジスタと転送トランジスタとの間にある。それは、画素構造のトポロジーおよび技術に固有のセンスノードにおける等価な寄生キャパシタンスの少なくとも（１つ）を含むキャパシタンス値Ｃを有する容量性ノードである。従来の画素では、センスノードでのキャパシタンスは浮遊拡散によって主に決定され、読み出しフェーズの前に積分期間中に積分された全電荷量を受信できるように高い値が望ましい。

本発明の画素構造の実施形態では、キャパシタンスは、好ましくは最大限減少しており、このことは、実際、画素構造の固有の寄生キャパシタンスに減少できることを意味する。そして、キャパシタンス値は、５フェムトファラッド（１０^－１５ファラッド）よりも低くでき、例えば、２フェムトファラドに等しい。しかしながら、これは好ましい条件に過ぎず、既に説明したように非線形抵抗としてのリセットトランジスタの動作モードによって、熱雑音レベルを該キャパシタンスに低減できるようにする。より高いキャパシタンス値が適用できる。

センスノードは、画素の出力信号を提供し、これは電圧信号Ｖ_ＳＮであり、読み出し回路３００に連続的に伝送される。

読み出し回路３００は、主として、高速アナログ／デジタル変換器ＡＤＣと、フィルタリング手段Ｆとを備え、少なくとも１つのバンドパスフィルタまたはハイパスフィルタを適用するフィルタリング手段を介して、少なくともある周波数帯域において高い信号対ノイズ比で、センスノードによって出力される信号の波形をデジタル的に再構成する。そして、信号は、トリガー手段ＴＲＧによって始動され、信号内のパルス位置を正確に検出する。ＡＤＣは、高速ＡＤＣであり、これは、１／τの少なくとも２倍であるサンプリングレートＳＭＰで動作することを意味する。τは、検出対象の信号パルスのパルス持続時間である。例えば、τが５ｎｓに等しい場合、最小ＳＭＰレートは４００Ｍｈｚであり、これは２、５ｎｓのサンプリング時間に対応する。しかしながら、このサンプリング時間が低くなるほど、パルス位置を検出する精度が高くなり、よって、測定した距離の精度が高くなる。

フィルタリング手段Ｆについては、図６に示すように、デジタルドメインで実装でき（（ＡＤＣの後）、低周波範囲での更なる信号情報（ノイズ）を抽出可能になる。フィルタリング手段は、アナログドメインでも実装でき、そしてフィルタリング手段Ｆは、サンプルホールド回路Ｓ＆ＨとＡＤＣのデジタル化回路ＤＣＶとの間にある。この場合、低周波数情報は失われる。これについては、後で詳細に説明する。

本発明に係るダイレクト飛行時間測定を行う画素動作は、画素のリセットトランジスタおよび転送トランジスタに印加される制御信号を通じて制御され、画素がＤＴＯＦ測定フェーズのために選択されるか、または非選択状態のままであるかに依存する。

画素が非選択状態である場合（図７のアイドルフェーズに対応する）、動作は、画素の従来のリセットフェーズに対応しており、ある公称電圧値（本例では０．２ボルト）が、信号ＶＤＤ－ＲＳＴを介して画素の電力供給ノードＶＤＤ－Ｐに印加され、リセットトランジスタおよび転送トランジスタの両方がオン状態に切り替わり、ＲＳＴ信号およびＴＸ信号の両方がハイ（論理）電圧に設定される。これによりセンスノードＳＮ（リセットトランジスタを介して）およびフォトダイオードＰＨＤ（転送トランジスタおよびリセットトランジスタを介して）をリセットすることが可能になる。

画素が選択された場合（ＳＥＬ信号はハイ論理レベルに設定。図７）、
・転送トランジスタは、同じオン状態のままであり、そしてフォトダイオードノードＰＮ（比較的高いキャパシタンスを有する）とセンスノードＳＮとの間のデカップリング（減結合）素子として動作し、センスノードにおけるキャパシタンスを最小化する。
・リセットトランジスタは、ＲＳＴ信号を介してそのゲート電圧を低下させることによって、または画素の電力供給ノードＶＤＤ－Ｐに印加される電圧値を介してその電源電圧を増加させることによって、サブ閾値領域で動作する。本例では、電力供給ノードＶＤＤ－Ｐに印加される電圧値は、低い値（例えば、２ボルト）から高い値（例えば、３．３ボルト、所定の技術ではセンサの正の供給電圧に対応する）までになり、一方、ＲＳＴは、オン値（３．３ボルト）のままである。他の例では、低い値（本例では０．２ボルト）が、画素の電力供給ノードＶＤＤ－Ｐに連続的に印加でき、そして非線形抵抗としての動作は、ＲＳＴ信号を介してゲート電圧レベルを低下させることによって制御される。実際には、ＲＳＴ信号およびＶＤＤ－ＲＳＴ信号の一方または両方を介して、非線形抵抗としてリセットトランジスタの動作を極めて広い範囲で実装し制御することが可能である。

選択された画素のこの動作モードの結果、画素のセンスノードで出力される信号Ｖ_ＳＮのスペクトル密度は、有用な信号情報が高周波範囲に主に集中するようになり、ノイズ成分は低周波範囲に主に集中するようになり、これは、始動する前に、高いＳＮＲで有用な信号を集中させる少なくともある周波数範囲の信号を抽出するために、読み出し回路（図６または図８に実装されたポストフィルタリング手段Ｆを介して利用される。

図８に示す変形例では、画素構造は、光検出器（ノードＰＮ）に接続されたブルーミング防止トランジスタＴ_ＢＧを含み、これは、アイドル状態（非選択画素に対応する）で使用可能であり、フォトダイオードから電荷を抽出し、そして、転送トランジスタを介してセンスノードのキャパシタンスからも電荷を抽出する。そして、例えば、リセットトランジスタをアイドル状態に維持でき、測定フェーズで画素が非線形抵抗器として選択された場合にのみ動作できる。

サブ閾値領域で動作するトランジスタを介する以外に、画素内の非線形抵抗を実装できる他の可能性があり、そのため本発明は、一般に、選択された画素内の転送トランジスタと直列配置された非線形抵抗を含む画素構造に適用される。しかしながら、リセットトランジスタの使用により、基本的にこうしたリセットトランジスタおよび転送トランジスタを備える既知のＣＭＯＳ画素技術に適用することが容易になる。即ち、制御回路は、説明したように、測定フェーズを提供するように構成される必要がある。

図１０は、高速アナログ／デジタルサンプリングを適用する読み出し回路の側で適用される本発明のポストフィルタリングの効果を示す。我々は、本例では時間０で開始し、１マイクロ秒を持続する測定フェーズでは、図３に示すような電流パルスが、測定フェーズの中間（図中の時間０．５マイクロ秒）で光検出器（画素に到達する後方散乱光パルスに対する応答として）によって発生したと仮定する。信号Ｖ_ＳＮは、極めてノイズがあり、これは、矢印で示すパルス信号をノイズと区別できないようにする。本発明に係る適切なフィルタリングを用いて、フィルタ処理された信号Ｖ_ＨＦが得られ、信号のピーク（有用な情報を有する）が減少するが、ノイズ成分は大幅に減衰する。そして、ＳＮＲは著しく改善され、トリガー手段を介してパルスの位置を効率的に検出できる。

即ち、信号は、我々のＣＭＯＳ画素構造のＲＣ回路によってローパスフィルタ処理されるが、重要な情報は失われず、ポストフィルタリング手段Ｆを介して有意に回復できる。

これは、場面内のいくつかの物体からのエコーに対応するいくつかのパルスが異なる距離に位置して現れる場合でも真のままである。これは図１２に示す。説明を簡略化するために、ノイズは省略している。上のカーブｌ（ｔ）は、光検出器が２つの光パルスＰ１，Ｐ２を受信したときの光生成信号を示す。選択された画素における画素レベルのＲＣ回路による電圧変換の後、対応するパルスは、信号Ｖ_ＳＮ（ｔ）における２つのステップＳＴ１およびＳＴ２を生じさせ、これらはＲＣのローパスフィルタ機能のために混合される。しかしながら、我々のポストフィルタリングの後は、両方のパルスは、フィルタ処理した信号Ｖ_ＨＦにおいて位置および振幅の点で完全に回復される。実際、我々は、５ｎｓの光パルス持続時間でこれを確認できており、５０ｎｓだけ離れた近接パルスを検出することが可能であった。

そして、本発明は、ハイパスフィルタ処理後に回復された信号中のピークとして現れる複数の固体物体の位置の検出を可能にする。

本発明の他の態様は、画素と読み出し回路との間の信号伝送経路に関する。実際、例えば、説明したように、２００ＭＨＺの範囲内の高周波情報を有するセンスノードに出力される信号を伝送する必要がある。図６に示すような出力ラインＣＬが使用され、いくつかの画素が同じ読み出し回路（１つの選択された画素が一度に読まれる）を共有する場合、これは、選択された画素のセンスノードと読み出し回路との間に高い抵抗およびキャパシタンスを有する伝送経路をもたらす。出力ラインは、並列のキャパシタンスと直列の抵抗との組合せによってモデル化でき、信号情報を大きく劣化させる可能性があるフィルタリング効果を伴う。本発明の改善した実施形態によれば、図６と図８に示すように、電力増幅回路２００が、画素のセンスノードＳＮと、選択された画素を読み出し回路３００に接続する出力ラインＣＬとの間に設けられる。電力増幅器は、典型的には、高い入力インピーダンス（入力信号を弱めないように）および良好に制御された出力インピーダンスを有し、出力ラインのインピーダンスに整合している。

好ましくは、図６に示すように、電力増幅器２００は、マイクロストリップラインＭＳＴのような伝送ラインによる出力ラインＣＬの実装と組み合わさる。そして、出力ラインは、比較的に良好に制御された特性インピーダンスを有し、これは分布型のＲ（抵抗）、Ｌ（インダクタ）、Ｃ（キャパシタ）モデルに対応する。電力増幅器と伝送ラインとの組合せは、全体スペクトル範囲（大きい信号帯域幅伝送）で読み出し回路への信号の高速伝送を改善する。

電力増幅器２００は、本質的には、ノイズ、特にショットノイズおよび熱雑音を発生するが、増幅器での駆動電流を、所望の増幅機能を有するのに厳密に必要なものよりも高く設定することによって、増幅器の入力において低レベルに維持することができる。電流が大きくなるほど、ノイズ、特にショットノイズおよび熱雑音は低くなる。電力増幅器はまた、フリッカーノイズを発生し、これは、読み出し回路に実装されるバンドパスまたはハイパスフィルタリングによって好都合に除去されることに留意する。電力増幅器２００は、当業者に既知であるように任意の適切な構造を有してもよい。

図６の実施形態では、増幅器２００は、センサの公称供給電圧（ＶＤＤ）とグランドとの間に直列に一対のトランジスタＴ_ＦＷ，Ｔ_ＣＳを含むシングルステージで簡単に製作され、いわゆる「ソースフォロワ増幅器」を形成する。トランジスタＴ_ＣＳは、電流源として使用され、適切なゲート電圧Ｖ_ＢＮでバイアスされ、駆動トランジスタＴ_ＦＷのバイアス状態を、強い反転および飽和モードに適切に固定するのに必要な電流Ｉ_Ｄを生成し、ソースフォロワ素子として動作する。上述したように、増幅器の入力においてノイズを低減するために、電流Ｉ_Ｄは、これに厳密に必要とされる電流よりも高く設定される。例えば、約２２×１０^－６アンペアの電流Ｉ_Ｄが、ソースフォロワ動作を有するのに充分であるが、センスノードでの誘導ノイズを許容レベルに低減するために、約９０×１０^－６アンペアに設定される。

増幅器のこうした実施形態の利点は、画素構造の内部で容易に実装され、画素内に極めて低いエリア（２つのトランジスタのみ）を要する点である。そして、画素のフィルファクタ(fill factor)量子効率（ＦＦＱＥ）は影響を受けない。しかしながら、こうした電力増幅器のインピーダンスおよび電力利得特性は、出力ラインの固有抵抗およびキャパシタンスが低い場合にのみ適切であり、これは、１つまたは数個の画素（同じ列(column)に配置される）のみが同じ出力ラインＣＬを介して同じ読み出し回路３００に接続されることを意味する。高い容量性出力ラインの場合、信号特性をさらに改善するために、いくつかの連続した増幅ステージを備えたより複雑な構造を有する電力増幅器２００を設計または選択することが実際には望ましい。そして、更なるノイズ低減及び／又は電力利得が得られる。また、ＳＮＲを向上させることによって、アナログ／デジタル変換器の分解能制約条件を緩和する。図９は、例示のために、こうした改善された増幅器の一実施形態を示す。この例では、電力増幅器２００は、ミラー電流配置を備えたＮ型およびＰ型（ＣＭＯＳ）両方のトランジスタをベースとした第１増幅ステージを含み、続いてソースフォロアステージ（Ｔ_ＦＷ、Ｔ_ＣＳ）を含む。本発明は、電力増幅器２００の特定の実施形態に限定されず、当業者は、異なる応用制約条件（表面、インピーダンスを含む）を考慮して、本発明に係るＤＴＯＦ ＣＭＯＳセンサに適合した増幅器構造を設計または選択してもよい。

ある場合には、電力増幅器２００は必要でないことに留意すべきである。特に、センサ内の全ての画素が連続的に感知する必要がある場合、これらが全て同時に選択されて、図７に示す測定フェーズを適用することを意味し、各画素は、少なくとも高速アナログ／デジタル変換器を備えたそれ自体の読み出し回路３００を有する必要があり、可能性として少なくとものアナログで実装される場合にはポストフィルタリング手段を有する必要がある。この場合、出力センスノードは、画素内で行うことができる個別の読み出し回路に直接に接続でき、あるいはセンサとともに積層された別個の基板上に実装できる（３Ｄスタック法）。

上述したように、フィルタリング手段Ｆに関して、これらはアナログドメイン（図８）またはデジタルドメイン（図６）のいずれかで動作可能である。両方の場合、フィルタリング手段は、高周波範囲帯域を考慮して設計され、これは、本発明に従って信号成分の大部分を含んでおり、一方、ノイズ成分の大部分は、画素のレベルでＲＣ回路動作によってフィルタ除去されている。

一実施形態では、ポストフィルタリング手段は、ローパスフィルタ（画素構造内のＲＣ回路）に対して相補的なハイパスフィルタを実装する。これは、信号の２つの連続サンプル間の差を作る差分手法、即ち、現在のサンプルから前回のサンプルを減算することによって、極めて簡単に達成できる。これは、図１３に示しており、上の第１カーブは、センスノードに出力される連続電圧信号Ｖ_ＳＮ（ｔ）を示す。矢印は、検出対象の信号パルスの時間的位置を示し、これはノイズと区別できない。中間の第２カーブは、フィルタリングの前に、高速アナログ／デジタル変換器３００によって出力される再構成されたデジタル化波形信号Ｖ_ＳＭＰ（ｔ）である。そして第３カーブは、第ｎサンプリング時間におけるフィルタ処理されたサンプル値が、第ｎ－１サンプリング時間におけるサンプル値だけ少ない第ｎサンプリング時間におけるサンプル値に等しい差分手法によって得られた差分サンプル信号である。その結果、ノイズから検出できる信号ピークが生じる。この減算は、デジタルで実装するのが極めて容易であり、アナログでも同様である。

より複雑なフィルタがＳＮＲを改善するために実装できる。特に、バンドパスフィルタが、センスノードで得られる信号のスペクトル特性に基づいて、信号対ノイズ比を最適化するように特別に適合できる。σ＝５ナノ秒の光パルスについて、センスノードでの有用な信号は、２００Ｍｈｚ（＝１／σ）付近の周波数範囲で主に集中することを説明した。所定のトポロジーにおいて、信号が主に集中しているこの周波数範囲、例えば、２００Ｍｈｚ±１０Ｍｈｚを推測して、対応するバンドパスフィルタを実装することが可能である。

また、実装するハイパスフィルタのカットオフ周波数が、周波数を掃引してＳＮＲを最適化するものを見出すことによって、所定のセンサおよび所定のアプリケーションについて評価できる。これを図１１に示す。

そして、我々は、ＡＤＣ（図６）の後であるデジタルドメインで後処理フィルタを実装することを選んでもよく、これは、一般に、センサの外部にある処理デバイス内を意味する。そして、パルス位置情報を回復するハイフィルタリング機能と、背景光信号情報を含む付加的信号情報を抽出するローフィルタリング機能とを組み合わせたフィルタリング処理（計算）を実装できる。こうした背景情報により、測定の信頼性を改善できる。

後処理の実際の実装は、コンテキスト／アプリケーションに依存する。特に、もしアプリケーションが完全に既知であれば、後処理フィルタは、センサ（図８）の中にアナログで設置でき、システム全体はより安価であり、外部コンポーネントが少なくなる。これは可能であり、図１３を参照して説明したように（２つの連続サンプル間の減算）、本発明に従って適用する基本的なフィルタリング動作はとても簡単であり、ハードウェアで実装するのが容易であるためである。フィルタがセンサの中に設置されれば、製品の順応性が失われる。改善されたＳＮＲが望ましい場合には、デジタル実装が好ましい。

Claims (14)

1. 所定のパルス持続時間τを有する光パルスの時間発生を検出するためのＣＭＯＳ撮像センサであって、
   ・画素であって、各画素（Ｐ）が、
   ‐電流源として動作する光検出器（ＰｈＤ）と、
   ‐センスノード（ＳＮ）と光検出器との間に直列に接続された転送トランジスタ（Ｔ_ＴＸ）と、
   ‐転送トランジスタ（Ｔ_ＴＸ）には含まれず、画素の電圧供給ノード（Ｖ_ＤＤ－Ｐ）とセンスノード（ＳＮ）との間に接続され、連続的に動作する非線形抵抗器（Ｒ）と、を少なくとも含む画素構造を有し、
   ‐センスノード（ＳＮ）は、容量性のセンスノードである、画素と、
   ・画素内の光検出器に到達する光パルスの時間発生を測定するための少なくとも選択された画素（Ｐ）における測定フェーズを制御する制御回路（１００）であって、選択された画素において、電圧基準が電圧供給ノードに印加され、転送トランジスタは測定フェーズの全てでオン状態であり、そして転送トランジスタは、光検出器ノード（ＰＮ）とセンスノード（ＳＮ）との間のデカップリング素子として動作し、非線形抵抗器は、センスノードでのキャパシタンス（Ｃ）と組み合わせて、ローパスフィルタ機能および高周波積分機能を有するＲＣ回路を形成し、センスノードにおける電圧信号（Ｖ_ＳＮ）を生成し、該電圧信号は、ある高周波範囲内で少なくともパルス位置情報を含むメイン信号成分を有し、前記高周波範囲から離れた低周波範囲内に主に集中するノイズ成分を有する、制御回路（１００）と、
   ・選択された画素のセンスノードからの電圧信号の読み出し回路であって、少なくとも
   ‐パルス幅持続時間に対して高いサンプリング時間を印加するアナログ／デジタル変換器（３００）と、
   ‐アナログ／デジタル変換の前または後に、バンドパスフィルタまたはハイパスフィルタのうちの少なくとも１つを連続的に適用するように構成され、メイン信号成分付近の少なくともある周波数帯域における信号対ノイズ比を増加させる効果を有する、フィルタリング手段（Ｆ）と含む、読み出し回路と、
   を備えるＣＭＯＳ撮像センサ。
2. 非線形抵抗器は、転送トランジスタ（Ｔ_ＴＸ）とは異なるリセットトランジスタ（Ｔ_ＲＳ）であり、選択された画素内のサブ閾値領域で動作し、該トランジスタは、さらにスイッチとして使用され、非選択画素における電圧基準でセンスノード（ＳＮ）を維持するようにオンになる、請求項１に記載のＣＭＯＳ撮像センサ。
3. 制御回路は、画素の電圧供給ノードに印加されるゲート信号（ＲＳＴ）または電圧基準（ＶＤＤ＿ＲＳＴ）の少なくとも１つを制御することによって、選択された画素における非線形抵抗として前記トランジスタを動作させるように構成される、請求項２に記載のＣＭＯＳ撮像センサ。
4. 転送トランジスタは、非選択画素においてもオンモードに設定される、請求項２または３に記載のＣＭＯＳ撮像センサ。
5. ある画素のセンスノードにおけるキャパシタンスは、５フェムトファラド以下である、請求項１～４のいずれかに記載のＣＭＯＳ撮像センサ。
6. フィルタリング手段（Ｆ）は、アナログ／デジタル変換器の中に、サンプルホールド回路（３０１）の後でデジタル化回路（３０２）の前に実装される、請求項１～５のいずれかに記載のＣＭＯＳ撮像センサ。
7. フィルタリング手段（Ｆ）は、デジタルで実装され、アナログ／デジタル変換器（３００）によって提供されるデジタル化サンプル上で動作する、請求項１～５のいずれかに記載のＣＭＯＳ撮像センサ。
8. 前記デジタル手段は、２つの連続サンプル信号の間の差分を計算することによって、ハイパスフィルタを達成する、請求項７に記載のＣＭＯＳ撮像センサ。
9. フィルタは、高周波範囲における信号情報のパルス位置および振幅、ならびに低周波範囲における少なくとも背景光ノイズを抽出するように構成されたデジタルフィルタである、請求項７に記載のＣＭＯＳ撮像センサ。
10. 選択された画素のセンスノード（ＳＮ）と読み出し回路（３００）との間に少なくとも電力増幅器（２００）をさらに備え、電力増幅器は、ハイインピーダンス入力と、出力ライン（ＣＬ）のインピーダンスを読み出し回路に整合するインピーダンス出力とを有する、請求項１～９のいずれかに記載のＣＭＯＳ撮像センサ。
11. 電力増幅器（２００）は、少なくともソースフォロワ出力ステージ（Ｔ_ＦＷ，Ｔ_ＬＤ）を含む、請求項１０に記載のＣＭＯＳ撮像センサ。
12. 出力ラインは、伝送ライン（ＭＳＴ）である、請求項１０または１１に記載のＣＭＯＳ撮像センサ。
13. 請求項１～１２のいずれかに記載のＣＭＯＳ撮像センサをパルス光受信機として備え、
    パルス光源が、測定フェーズにおいて、５つ以下の数で、１つまたは減少した数の光パルスだけを放射するように動作する、ダイレクト飛行時間システム。
14. 画素に到達した光パルスに対応する、電圧信号波形内のパルス位置を始動することによる時間の測定のために、ＣＭＯＳ撮像センサ内の画素を動作させる方法であって、該画素は、
    ・光に露出され、電流源として動作する光検出器（ＰｈＤ）と、
    ・供給電圧基準源と容量性のセンスノード（ＳＮ）との間に接続された第１リセットトランジスタ（Ｔ_ＲＳＴ）であって、センスノードは、電圧信号を出力する、第１リセットトランジスタ（Ｔ_ＲＳＴ）と、
    ・センスノード（ＳＮ）と光検出器との間に直列に接続された第２転送トランジスタ（Ｔ_ＴＸ）と、
    前記センスノード（ＳＮ）と前記光検出器との間に直列に接続された第２の転送トランジスタ（ＴＴＸ）と、を備える構造を有し、
    該方法は、
    ・第１リセットトランジスタを非線形抵抗として連続的に動作させ、第２転送トランジスタをオンにすることと、
    ・電圧信号をバンドパスフィルタまたはハイパスフィルタのうちの少なくとも１つを介して連続的にフィルタリングし、その結果、フィルタリングの周波数範囲における信号対ノイズ比を増加させることと、
    ・前記連続フィルタリングの前または後に、前記パルス光持続時間（τ）に対応する周波数値よりも高いサンプリング周波数（ＳＭＰ）で、アナログ／デジタル変換することと、
    ・フィルタ処理されたデジタル信号内のパルス位置をレベルトリガリングにより決定することと、を含む測定フェーズを適用する、方法。

Images