[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2022129162A - Semiconductor device and method for manufacturing semiconductor device - Google Patents

Semiconductor device and method for manufacturing semiconductor device Download PDF

Info

Publication number
JP2022129162A
JP2022129162A JP2021027747A JP2021027747A JP2022129162A JP 2022129162 A JP2022129162 A JP 2022129162A JP 2021027747 A JP2021027747 A JP 2021027747A JP 2021027747 A JP2021027747 A JP 2021027747A JP 2022129162 A JP2022129162 A JP 2022129162A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
semiconductor device
electrode
conversion layer
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021027747A
Other languages
Japanese (ja)
Other versions
JP7636907B2 (en
Inventor
綾子 觸澤
Ayako Shokuzawa
隆行 角田
Takayuki Tsunoda
達人 郷田
Tatsuto Goda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2021027747A priority Critical patent/JP7636907B2/en
Publication of JP2022129162A publication Critical patent/JP2022129162A/en
Application granted granted Critical
Publication of JP7636907B2 publication Critical patent/JP7636907B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】クロストークが低減された半導体装置を提供する。【解決手段】基板と、前記基板の上に互いに間隙を隔てて配された複数の第1電極と、前記複数の第1電極の上に配された第1部分と前記間隙の上に配された第2部分とを含む光電変換層と、を有し、前記第2部分における単位体積あたりの酸素のモル基準での含有量は、前記第1部分における単位体積あたりの酸素のモル基準での含有量よりも高い。【選択図】図4A semiconductor device with reduced crosstalk is provided. A substrate, a plurality of first electrodes spaced apart from each other on the substrate, a first portion disposed on the plurality of first electrodes and a space on the space. and a photoelectric conversion layer containing a second portion, wherein the content of oxygen per unit volume in the second portion is based on the molar amount of oxygen per unit volume in the first portion higher than content. [Selection drawing] Fig. 4

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。 The present invention relates to a semiconductor device and a method for manufacturing a semiconductor device.

特許文献1には、光電変換層を用いた光電変換装置が開示されている。特許文献1に記載されている光電変換装置においては、光電変換層の第1の領域と第2の領域の間に絶縁隔壁が設けられている。これにより、第1の領域に対応するフォトダイオードと第2の領域に対応するフォトダイオードの間のクロストークが低減されている。 Patent Document 1 discloses a photoelectric conversion device using a photoelectric conversion layer. In the photoelectric conversion device described in Patent Document 1, an insulating partition is provided between the first region and the second region of the photoelectric conversion layer. This reduces crosstalk between the photodiodes corresponding to the first region and the photodiodes corresponding to the second region.

また、特許文献2には、光電変換層を用いた別の構造の光電変換装置が開示されている。特許文献2に記載されている光電変換装置においては、複数の光電変換素子の間の光電変換層がパターニング等により物理的に分離されている。これにより、複数の光電変換素子の間のクロストークが低減されている。 Further, Patent Document 2 discloses a photoelectric conversion device having another structure using a photoelectric conversion layer. In the photoelectric conversion device described in Patent Document 2, the photoelectric conversion layer between the plurality of photoelectric conversion elements is physically separated by patterning or the like. This reduces crosstalk between the plurality of photoelectric conversion elements.

特開2015-73070号公報JP-A-2015-73070 特開2008-53252号公報JP-A-2008-53252

特許文献1及び特許文献2に記載されているような光電変換層を用いた半導体装置においては、上述のように素子間のクロストークの低減が検討されている。しかしながら、特許文献1及び特許文献2の手法を適用することが難しい場合もあり、これらとは別の手法によるクロストークの低減が求められることもある。 In semiconductor devices using a photoelectric conversion layer as described in Patent Documents 1 and 2, reduction of crosstalk between elements has been studied as described above. However, there are cases where it is difficult to apply the methods of Patent Documents 1 and 2, and there are cases where crosstalk reduction is required by methods other than these methods.

本発明は、クロストークが低減された半導体装置及び半導体装置の製造方法を提供することを目的とする。 An object of the present invention is to provide a semiconductor device with reduced crosstalk and a method of manufacturing the semiconductor device.

本発明の一観点によれば、基板と、前記基板の上に互いに間隙を隔てて配された複数の第1電極と、前記複数の第1電極の上に配された第1部分と前記間隙の上に配された第2部分とを含む光電変換層と、を有し、前記第2部分における単位体積あたりの酸素のモル基準での含有量は、前記第1部分における単位体積あたりの酸素のモル基準での含有量よりも高いことを特徴とする半導体装置が提供される。 According to one aspect of the present invention, a substrate, a plurality of first electrodes spaced apart from each other on the substrate, and a first portion and the space disposed on the plurality of first electrodes and a photoelectric conversion layer including a second portion disposed on the second portion, wherein the content of oxygen per unit volume in the second portion on a molar basis is oxygen per unit volume in the first portion is higher than the molar content of the semiconductor device.

また、本発明の他の一観点によれば、基板を準備するステップと、前記基板の上に互いに間隙を隔てて配された複数の第1電極を形成するステップと、前記複数の第1電極の上に配された第1部分と前記間隙の上に配された第2部分とを含む光電変換層を形成するステップと、酸素を含む雰囲気下で前記光電変換層に光を照射するステップと、を有し、前記第2部分には、前記第1部分よりも多い光量が照射されることを特徴とする半導体装置の製造方法が提供される。 According to another aspect of the present invention, the steps of: preparing a substrate; forming a plurality of first electrodes spaced apart from each other on the substrate; a step of forming a photoelectric conversion layer including a first portion arranged above and a second portion arranged above the gap; and a step of irradiating the photoelectric conversion layer with light in an atmosphere containing oxygen. , wherein the second portion is irradiated with a larger amount of light than the first portion.

本発明によれば、クロストークが低減された半導体装置及び半導体装置の製造方法が提供される。 According to the present invention, a semiconductor device with reduced crosstalk and a method for manufacturing the semiconductor device are provided.

第1実施形態に係る光検出装置の概略構成を示すブロック図である。1 is a block diagram showing a schematic configuration of a photodetector according to a first embodiment; FIG. 第1実施形態に係る画素の一例を示す回路図である。4 is a circuit diagram showing an example of a pixel according to the first embodiment; FIG. 第1実施形態に係る画素の別の例を示す回路図である。4 is a circuit diagram showing another example of a pixel according to the first embodiment; FIG. 第1実施形態に係る光検出装置の模式図である。1 is a schematic diagram of a photodetector according to a first embodiment; FIG. 第1実施形態に係る光検出装置の効果を説明する断面模式図である。It is a cross-sectional schematic diagram explaining the effect of the photodetector based on 1st Embodiment. PbSの量子ドットの酸素含有量の時間依存性を示すグラフである。4 is a graph showing the time dependence of the oxygen content of PbS quantum dots. 第1実施形態に係る光検出装置の製造方法の一例を示す断面模式図である。It is a cross-sectional schematic diagram which shows an example of the manufacturing method of the photodetector based on 1st Embodiment. 第1実施形態に係る光検出装置の製造方法の別の例を示す断面模式図である。4A to 4C are schematic cross-sectional views showing another example of the method for manufacturing the photodetector according to the first embodiment; 第2実施形態に係る光検出装置の断面模式図である。It is a cross-sectional schematic diagram of the photodetector based on 2nd Embodiment. 第3実施形態に係る光検出装置の断面模式図である。It is a cross-sectional schematic diagram of the photodetector based on 3rd Embodiment. 第4実施形態に係る光検出装置の断面模式図である。It is a cross-sectional schematic diagram of the photodetector based on 4th Embodiment. 第4実施形態に係る光検出装置の動作を説明する図である。It is a figure explaining operation|movement of the photodetection apparatus which concerns on 4th Embodiment. 第5実施形態に係る撮像システムの構成例を示す図である。FIG. 12 is a diagram showing a configuration example of an imaging system according to a fifth embodiment; FIG. 第6実施形態に係る撮像システム及び移動体の構成例を示す図である。It is a figure which shows the structural example of the imaging system which concerns on 6th Embodiment, and a mobile body.

以下、図面を参照して、本発明の実施形態を説明する。以下の実施形態は、いずれも本発明の一構成例を示すものであり、数値、形状、材料、構成要素、構成要素の配置、構成要素間の接続関係等は、本発明を限定するものではない。例えば、以下の実施形態では、本発明が適用され得る半導体装置の一例として主に光検出装置が示されているが、本発明は発光装置にも適用可能である。また、以下の実施形態において示されているトランジスタ、半導体領域等の導電型は適宜変更可能である。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. All of the following embodiments show one configuration example of the present invention, and numerical values, shapes, materials, constituent elements, arrangement of constituent elements, connection relationships between constituent elements, etc. do not limit the present invention. do not have. For example, in the following embodiments, a photodetector is mainly shown as an example of a semiconductor device to which the present invention can be applied, but the present invention can also be applied to a light emitting device. Further, the conductivity types of transistors, semiconductor regions, etc. shown in the following embodiments can be changed as appropriate.

また、以下の説明及び図面において、複数の図面に渡って共通の構成については共通の符号が付されている。共通の符号が付された構成については適宜説明を省略又は簡略化することがある。 Further, in the following description and drawings, common reference numerals are assigned to common configurations across a plurality of drawings. The description of the configurations with common reference numerals may be omitted or simplified as appropriate.

[第1実施形態]
図1は、本実施形態に係る光検出装置の概略構成を示すブロック図である。光検出装置は、画素アレイ20、垂直走査回路30、列増幅回路40、水平走査回路50、制御回路60及び出力回路70を備える。これらの回路は1又は2以上の半導体基板上に形成され得る。なお、本実施形態の光検出装置は、画像を取得する撮像装置であるものとするが、これに限定されるものではない。例えば、光検出装置は、焦点検出装置、測距装置、TOF(Time-Of-Flight)カメラ等であってもよい。
[First embodiment]
FIG. 1 is a block diagram showing a schematic configuration of a photodetector according to this embodiment. The photodetector includes a pixel array 20 , vertical scanning circuit 30 , column amplifier circuit 40 , horizontal scanning circuit 50 , control circuit 60 and output circuit 70 . These circuits may be formed on one or more semiconductor substrates. Note that the photodetector of this embodiment is an imaging device that acquires an image, but is not limited to this. For example, the light detection device may be a focus detection device, a distance measurement device, a TOF (Time-Of-Flight) camera, or the like.

画素アレイ20は、XY面内に複数の行及び複数の列をなすように配置された複数の画素10を備える。垂直走査回路30は、画素10に含まれるトランジスタをオン(導通状態)又はオフ(非導通状態)に制御するための制御信号を画素10の各行に設けられた制御信号線6を介して供給する走査回路である。垂直走査回路30は、シフトレジスタ又はアドレスデコーダにより構成され得る。ここで、各画素10に供給される制御信号は複数の種類の制御信号を含み得るため、各行の制御信号線6は複数の駆動配線の組として構成され得る。画素10の各列には列信号線5が設けられており、画素10からの信号が列ごとに列信号線5に読み出される。 The pixel array 20 includes a plurality of pixels 10 arranged in a plurality of rows and a plurality of columns within the XY plane. The vertical scanning circuit 30 supplies control signals for turning on (conducting state) or off (non-conducting state) the transistors included in the pixels 10 via the control signal lines 6 provided in each row of the pixels 10 . A scanning circuit. The vertical scanning circuit 30 can be composed of a shift register or an address decoder. Here, since the control signal supplied to each pixel 10 can include a plurality of types of control signals, the control signal line 6 in each row can be configured as a set of a plurality of drive wirings. A column signal line 5 is provided for each column of the pixels 10, and signals from the pixels 10 are read out to the column signal line 5 for each column.

列増幅回路40は列信号線5に出力された画素信号の増幅、相関二重サンプリング処理等の処理を行う。水平走査回路50は、列増幅回路40の増幅器に接続されたスイッチをオン又はオフに制御するための制御信号を供給する。水平走査回路50は、シフトレジスタ又はアドレスデコーダにより構成され得る。出力回路70はバッファアンプ、差動増幅器等から構成され、列増幅回路40からの画素信号を光検出装置の外部の信号処理部に出力する。なお、光検出装置が、AD変換部を更に有することにより、デジタルの画像信号を出力し得る構成であってもよい。例えば、列増幅回路40はAD変換部を含み得る。制御回路60は、垂直走査回路30、列増幅回路40、水平走査回路50の動作タイミング等を制御する。 The column amplifier circuit 40 performs processing such as amplification of the pixel signal output to the column signal line 5 and correlated double sampling processing. The horizontal scanning circuit 50 provides control signals for turning on or off switches connected to the amplifiers of the column amplifier circuit 40 . The horizontal scanning circuit 50 can be composed of a shift register or an address decoder. The output circuit 70 is composed of a buffer amplifier, a differential amplifier, etc., and outputs the pixel signal from the column amplifier circuit 40 to a signal processing section outside the photodetector. It should be noted that the photodetector may be configured to output a digital image signal by further including an AD converter. For example, column amplifier circuit 40 may include an AD converter. The control circuit 60 controls operation timings of the vertical scanning circuit 30, the column amplifier circuit 40, and the horizontal scanning circuit 50, and the like.

図2は、本実施形態に係る画素10の一例を示す回路図である。画素10は、光電変換部11、フローティングディフュージョン(以下、FD)12、リセットトランジスタ14、ソースフォロアトランジスタ(以下、SFトランジスタ)15、電流源トランジスタ16及び選択回路17を備える。これらのトランジスタは、制御電極としてゲート電極を有するN型のMOSトランジスタにより構成され得る。リセットトランジスタ14及び電流源トランジスタ16のゲートには、垂直走査回路30から制御信号線6を介して、これらのトランジスタを制御するための制御信号PRES、PBIASが入力される。 FIG. 2 is a circuit diagram showing an example of the pixel 10 according to this embodiment. The pixel 10 includes a photoelectric conversion unit 11 , a floating diffusion (hereinafter referred to as FD) 12 , a reset transistor 14 , a source follower transistor (hereinafter referred to as SF transistor) 15 , a current source transistor 16 and a selection circuit 17 . These transistors can be composed of N-type MOS transistors having gate electrodes as control electrodes. Control signals PRES and PBIAS for controlling these transistors are input from the vertical scanning circuit 30 to the gates of the reset transistor 14 and the current source transistor 16 through the control signal line 6 .

光電変換部11は、光電変換により入射光に応じた電荷を生成する光電変換素子である。光電変換部11は、光電変換層を含むフォトダイオードにより構成され得る。光電変換部11を構成するフォトダイオードのアノードは電位VTOPを有する電極に接続されている。 The photoelectric conversion unit 11 is a photoelectric conversion element that generates an electric charge according to incident light by photoelectric conversion. The photoelectric conversion unit 11 can be configured by a photodiode including a photoelectric conversion layer. The anode of the photodiode forming the photoelectric conversion unit 11 is connected to an electrode having a potential VTOP.

光電変換部11を構成するフォトダイオードのカソード、リセットトランジスタ14のソース及びSFトランジスタ15のゲートは、FD12に接続されている。FD12は容量を有しており、この容量により、FD12の電位は光電変換部11で生じた電荷に応じて変化する。 The cathode of the photodiode, the source of the reset transistor 14, and the gate of the SF transistor 15, which constitute the photoelectric conversion unit 11, are connected to the FD12. The FD 12 has a capacitance, and this capacitance causes the potential of the FD 12 to change according to the charge generated in the photoelectric conversion section 11 .

リセットトランジスタ14のドレインは、リセット電位VRESを有する電位線に接続されている。SFトランジスタ15のドレインは、基準電位SVDDを有する電位線に接続されている。SFトランジスタ15のソースは、電流源トランジスタ16のドレイン及び選択回路17の入力端子に接続されている。電流源トランジスタ16のソースはグラウンド電位を有する電位線に接続されている。SFトランジスタ15及び電流源トランジスタ16は、ソースフォロア回路を構成する。このソースフォロア回路は、FD12の電圧に基づく出力信号SFOUTを選択回路17に出力する。選択回路17は、スイッチ、サンプルホールド回路等を含み得る。選択回路17は、出力信号SFOUTに基づく信号を列信号線5に出力するか否かを垂直走査回路30からの制御信号に応じて選択する機能を有する。これにより、選択回路17は、所定のタイミングで出力信号SFOUTを読み出し、所定のタイミングで出力信号SFOUTに応じた信号を列信号線5に出力する。リセットトランジスタ14は、オンとなることによりFD12の電位をリセットする。以上のような構成により、光電変換部11で生じた電荷に応じた信号が列信号線5に出力される。 A drain of the reset transistor 14 is connected to a potential line having a reset potential VRES. A drain of the SF transistor 15 is connected to a potential line having a reference potential SVDD. The source of the SF transistor 15 is connected to the drain of the current source transistor 16 and the input terminal of the selection circuit 17 . The source of current source transistor 16 is connected to a potential line having ground potential. The SF transistor 15 and current source transistor 16 constitute a source follower circuit. This source follower circuit outputs an output signal SFOUT based on the voltage of the FD 12 to the selection circuit 17 . Selection circuit 17 may include switches, sample-and-hold circuits, and the like. The selection circuit 17 has a function of selecting whether or not to output a signal based on the output signal SFOUT to the column signal line 5 according to the control signal from the vertical scanning circuit 30 . Thereby, the selection circuit 17 reads the output signal SFOUT at a predetermined timing, and outputs a signal corresponding to the output signal SFOUT to the column signal line 5 at a predetermined timing. The reset transistor 14 resets the potential of the FD 12 by being turned on. With the configuration described above, a signal corresponding to the charge generated in the photoelectric conversion unit 11 is output to the column signal line 5 .

図2に示す画素10の構成は一例であり、別の回路構成であってもよい。図3は、本実施形態に係る画素10の別の例を示す回路図である。画素10は、図2の構成に加えて更に転送トランジスタ13を有している。本例においては、光電変換部11を構成するフォトダイオードのカソードは転送トランジスタ13のソースに接続されている。転送トランジスタ13のドレインは、FD12に接続されている。転送トランジスタ13のゲートには、垂直走査回路30から制御信号線6を介して、転送トランジスタ13を制御するための制御信号PTXが入力される。転送トランジスタ13は、オンとなることにより光電変換部11の電荷をFD12に転送する。FD12の電位は光電変換部11から転送された電荷に応じて変化する。このように、画素10は、光電変換部11の電荷をFD12に転送する転送トランジスタ13を有していてもよい。 The configuration of the pixel 10 shown in FIG. 2 is an example, and another circuit configuration may be used. FIG. 3 is a circuit diagram showing another example of the pixel 10 according to this embodiment. The pixel 10 further has a transfer transistor 13 in addition to the configuration of FIG. In this example, the cathode of the photodiode forming the photoelectric conversion unit 11 is connected to the source of the transfer transistor 13 . A drain of the transfer transistor 13 is connected to the FD12. A control signal PTX for controlling the transfer transistor 13 is input to the gate of the transfer transistor 13 from the vertical scanning circuit 30 via the control signal line 6 . The transfer transistor 13 transfers the charge of the photoelectric conversion unit 11 to the FD 12 by being turned on. The potential of the FD 12 changes according to the charges transferred from the photoelectric conversion section 11 . Thus, the pixel 10 may have the transfer transistor 13 that transfers the charge of the photoelectric conversion unit 11 to the FD 12 .

図4(a)は、本実施形態に係る光検出装置の断面模式図であり、図4(b)は、本実施形態に係る光検出装置の上面模式図である。図4(a)は、XZ面における光検出装置の断面を2画素分だけ示している。図4(a)には、隣接する2つの画素10a、10bが示されている。図4(b)は、光検出装置のZ方向から見たXY面の透視図を2画素分だけ示している。 FIG. 4A is a schematic cross-sectional view of the photodetector according to this embodiment, and FIG. 4B is a schematic top view of the photodetector according to this embodiment. FIG. 4A shows a cross section of the photodetector on the XZ plane for only two pixels. FIG. 4(a) shows two adjacent pixels 10a and 10b. FIG. 4B shows a perspective view of the XY plane viewed from the Z direction of the photodetector for only two pixels.

図4(a)の各部の構成についてより詳細に説明する。光検出装置は、主面P1を有する基板101を有している。基板101の材料は、半導体、ガラス、セラミック等であり得る。本実施形態では、基板101の材料は、シリコン単結晶からなる半導体であるものとする。基板101は、トランジスタ102及び素子分離部103を有している。トランジスタ102は、例えば、N型のMOSトランジスタ又はP型のMOSトランジスタであり得る。素子分離部103は、例えばSTI構造(Shallow Trench Isolation)であり得る。 The configuration of each part in FIG. 4A will be described in more detail. The photodetector device has a substrate 101 with a main surface P1. The material of the substrate 101 can be semiconductor, glass, ceramic, or the like. In this embodiment, the material of the substrate 101 is assumed to be a semiconductor made of silicon single crystal. A substrate 101 has a transistor 102 and an isolation portion 103 . Transistor 102 can be, for example, an N-type MOS transistor or a P-type MOS transistor. The element isolation portion 103 may be, for example, an STI structure (Shallow Trench Isolation).

トランジスタ102は、図2及び図3に示されている複数のトランジスタのいずれかに対応する。トランジスタ102は、ソース・ドレイン領域104、105と、ゲート絶縁膜106と、ゲート電極107とを有している。ソース・ドレイン領域104、105は、トランジスタ102のソース及びドレインのいずれかであり得る。トランジスタ102がN型のMOSトランジスタである場合には、ソース・ドレイン領域104、105はN型の半導体領域である。ゲート電極107は、主面P1の上に配されている。ゲート絶縁膜106は、ゲート電極107と主面P1との間に配されている。ソース・ドレイン領域104とソース・ドレイン領域105は、基板101の内部に配されている。 Transistor 102 corresponds to any of the transistors shown in FIGS. The transistor 102 has source/drain regions 104 and 105 , a gate insulating film 106 and a gate electrode 107 . Source/drain regions 104 , 105 can be either the source and drain of transistor 102 . If the transistor 102 is an N-type MOS transistor, the source/drain regions 104 and 105 are N-type semiconductor regions. Gate electrode 107 is arranged on main surface P1. Gate insulating film 106 is arranged between gate electrode 107 and main surface P1. The source/drain regions 104 and the source/drain regions 105 are arranged inside the substrate 101 .

基板101の主面P1の上には、配線構造体110が配されている。配線構造体110は、コンタクトプラグ111と、配線層112と、ビアプラグ113と、配線層114と、ビアプラグ115と、絶縁膜116とを有している。絶縁膜116は、図4(a)では詳細に示されていないが複数の層により構成される多層膜であってもよい。 A wiring structure 110 is arranged on the main surface P<b>1 of the substrate 101 . The wiring structure 110 has contact plugs 111 , wiring layers 112 , via plugs 113 , wiring layers 114 , via plugs 115 and insulating films 116 . Although not shown in detail in FIG. 4A, the insulating film 116 may be a multilayer film composed of a plurality of layers.

コンタクトプラグ111及びビアプラグ113、115は、金属材料であり得る。コンタクトプラグ111及びビアプラグ113、115の材料の具体例としては、例えば、アルミニウム、銅、タングステン、チタン、窒化チタン、タンタル、窒化タンタル等が挙げられる。これらの材料は積層されていてもよく、本実施形態では、コンタクトプラグ111にはチタンと窒化チタンとタングステンの積層構造が適用され得る。また、ビアプラグ113はタンタルと銅の積層構造が適用され、ビアプラグ115は窒化チタンと窒化タンタルとタングステンの積層構造が適用され得る。配線層112、114は、金属材料であり得る。配線層112、114の材料の具体例としては、例えば、アルミニウム、銅、タングステン、チタン、窒化チタン、タンタル等が挙げられる。これらの材料は積層されていてもよく、本実施形態では、タンタルと銅の積層構造が適用され得る。 The contact plug 111 and via plugs 113, 115 may be made of metal material. Specific examples of materials for the contact plug 111 and via plugs 113 and 115 include aluminum, copper, tungsten, titanium, titanium nitride, tantalum, and tantalum nitride. These materials may be laminated, and in this embodiment, the contact plug 111 may have a laminated structure of titanium, titanium nitride, and tungsten. Also, the via plug 113 may have a laminated structure of tantalum and copper, and the via plug 115 may have a laminated structure of titanium nitride, tantalum nitride, and tungsten. The wiring layers 112, 114 can be a metal material. Specific examples of materials for the wiring layers 112 and 114 include aluminum, copper, tungsten, titanium, titanium nitride, and tantalum. These materials may be laminated, and a laminated structure of tantalum and copper may be applied in this embodiment.

絶縁膜116は、例えば、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜等の膜を含み得る。シリコン酸化膜は、TEOS(Tetraethyl Orthosilicate)、BPSG(Boron Phosphorus Silicate Glass)、USG(Un-doped Silicate Glass)等を含む。シリコン酸窒化膜は、シリコンと酸素と窒素を含む膜である。 The insulating film 116 can include, for example, a film such as a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or the like. The silicon oxide film includes TEOS (Tetraethyl Orthosilicate), BPSG (Boron Phosphorus Silicate Glass), USG (Un-doped Silicate Glass), and the like. A silicon oxynitride film is a film containing silicon, oxygen, and nitrogen.

配線構造体110の上には、光電変換部11を構成する第1電極121、界面層122、124、光電変換層123及び第2電極125が配されている。配線構造体110の直上には、第1電極121がビアプラグ115と電気的に接続されるように配されている。第1電極121は、配線構造体110を介してトランジスタ102と電気的に接続される。第1電極121は画素ごとに少なくとも1つ含まれる。図4(a)では画素ごとに1つの第1電極121が配された構成を示している。第1電極121の上に界面層122が配されており、界面層122の上には光電変換層123が配されている。光電変換層123の上には界面層124が配されており、界面層124の上には第2電極125が配されている。光電変換層123は、第1電極121の上に配された第1部分123aと、複数の第1電極121の間の間隙127の上に配された第2部分123bとを含む。換言すれば、主面Pに対する垂直投影において、光電変換層123のうち第1電極121と重なる部分が第1部分123aであり、第1電極121と重ならず、隣り合う2つの第1部分123aの間に配された部分が第2部分123bである。 A first electrode 121 , interface layers 122 and 124 , a photoelectric conversion layer 123 , and a second electrode 125 that constitute the photoelectric conversion section 11 are arranged on the wiring structure 110 . A first electrode 121 is arranged directly above the wiring structure 110 so as to be electrically connected to the via plug 115 . The first electrode 121 is electrically connected to the transistor 102 through the wiring structure 110 . At least one first electrode 121 is included in each pixel. FIG. 4A shows a configuration in which one first electrode 121 is arranged for each pixel. An interface layer 122 is arranged on the first electrode 121 , and a photoelectric conversion layer 123 is arranged on the interface layer 122 . An interface layer 124 is arranged on the photoelectric conversion layer 123 , and a second electrode 125 is arranged on the interface layer 124 . The photoelectric conversion layer 123 includes a first portion 123 a arranged on the first electrodes 121 and a second portion 123 b arranged on the gaps 127 between the plurality of first electrodes 121 . In other words, the portion of the photoelectric conversion layer 123 that overlaps the first electrode 121 in vertical projection onto the main surface P is the first portion 123a, and the two adjacent first portions 123a that do not overlap the first electrode 121 is the second portion 123b.

なお、図4(a)における第1電極121は、図2又は図3における光電変換部11のカソードに対応する。図4(a)における第2電極125は、図2又は図3における光電変換部11のアノードに対応する。 Note that the first electrode 121 in FIG. 4A corresponds to the cathode of the photoelectric conversion section 11 in FIG. 2 or 3 . The second electrode 125 in FIG. 4A corresponds to the anode of the photoelectric conversion section 11 in FIG. 2 or 3 .

第1電極121及び第2電極125は、導電性を有する任意の材料により形成することが可能である。第1電極121及び第2電極125の構成材料の具体例としては、白金、金、銀、アルミニウム、クロム、ニッケル、銅、チタン、マグネシウム等の金属及びそれらの合金が挙げられる。また、第1電極121及び第2電極125の構成材料の別の具体例としては、酸化インジウム、酸化錫等の金属酸化物、及びそれらの複合酸化物(例えば、ITO、IZO)も挙げられる。また、第1電極121及び第2電極125の構成材料の更に別の具体例としては、カーボンブラック、フラーレン、カーボンナノチューブ、グラフェン等の導電性粒子も挙げられる。また、第1電極121及び第2電極125の構成材料は、これらの導電性粒子をポリマーバインダー等のマトリクスに分散すること等によって得られる導電性の複合材料であってもよい。電極には、1種の材料を単独で用いてもよく、2種以上の材料を任意の組み合わせ及び比率で併用してもよい。 The first electrode 121 and the second electrode 125 can be made of any conductive material. Specific examples of constituent materials of the first electrode 121 and the second electrode 125 include metals such as platinum, gold, silver, aluminum, chromium, nickel, copper, titanium, magnesium, and alloys thereof. Further, another specific example of the constituent material of the first electrode 121 and the second electrode 125 includes metal oxides such as indium oxide and tin oxide, and composite oxides thereof (eg, ITO and IZO). Still another specific example of the constituent material of the first electrode 121 and the second electrode 125 includes conductive particles such as carbon black, fullerene, carbon nanotube, and graphene. Also, the constituent material of the first electrode 121 and the second electrode 125 may be a conductive composite material obtained by dispersing these conductive particles in a matrix such as a polymer binder. For the electrode, one material may be used alone, or two or more materials may be used together in any combination and ratio.

光検出装置においては、一対(2個)の電極が設けられ得る。この際、一対の電極のうち、少なくとも一方は透明であることが好ましい。これにより、入射光が電極を透過して光電変換層123に吸収され得る。電極は、光電変換層123の内部に生じた電子及び正孔を捕集する機能を有する。したがって、電極の構成材料としては、上述した材料のうち、電子及び正孔の捕集に適した材料を用いることが好ましい。正孔の捕集に適した電極の材料としては、例えば、金、ITO等の高い仕事関数を有する材料が挙げられる。一方、電子の捕集に適した電極の材料としては、例えば、アルミニウムのような低い仕事関数を有する材料が挙げられる。電極の厚さには特に制限はなく、用いられる材料、必要とされる導電性、透明性等を考慮して適宜決定され得るものであるが、通常は、10nmから10μm程度である。 In the photodetector, a pair (two) of electrodes may be provided. At this time, at least one of the pair of electrodes is preferably transparent. This allows incident light to pass through the electrodes and be absorbed by the photoelectric conversion layer 123 . The electrode has a function of collecting electrons and holes generated inside the photoelectric conversion layer 123 . Therefore, among the materials described above, it is preferable to use a material suitable for trapping electrons and holes as a constituent material of the electrode. Electrode materials suitable for collecting holes include, for example, materials having a high work function such as gold and ITO. On the other hand, an electrode material suitable for collecting electrons includes, for example, a material having a low work function, such as aluminum. The thickness of the electrode is not particularly limited, and can be appropriately determined in consideration of the material used, required conductivity, transparency, etc., but is usually about 10 nm to 10 μm.

界面層122、124は、第1電極121と光電変換層123又は第2電極125と光電変換層123との間で一部のキャリア、すなわち正孔及び電子のうちの一方のキャリアに関しては電気的絶縁を確保するための層である。すなわち、界面層122は、第1電極121と光電変換層123との間で他方のキャリアに関しては導通を確保する層であり、界面層124は、第2電極125と光電変換層123との間で他方のキャリアに関しては導通を確保する層である。したがって、界面層122、124は、キャリア注入阻止層であるともいえる。通常は、正孔を捕集する電極(正極)には、電子をブロックして正孔のみを伝導する層(電子ブロック界面層)が配され、電子を捕集する電極(負極)には、正孔をブロックして電子のみを伝導する層(ホールブロック界面層)が配される。界面層122、124の膜厚は、1nmから100nm程度であり得る。界面層122、124の膜厚方向への電界を印加することで電荷の注入が制御できる。 The interface layers 122 and 124 are electrically conductive between the first electrode 121 and the photoelectric conversion layer 123 or between the second electrode 125 and the photoelectric conversion layer 123 for some carriers, that is, carriers of either holes or electrons. This layer is for ensuring insulation. That is, the interface layer 122 is a layer that ensures conduction between the first electrode 121 and the photoelectric conversion layer 123 for the other carriers, and the interface layer 124 is provided between the second electrode 125 and the photoelectric conversion layer 123. It is a layer that secures conduction with respect to the other carrier. Therefore, it can be said that the interface layers 122 and 124 are carrier injection blocking layers. Normally, a layer (electron blocking interface layer) that blocks electrons and conducts only holes is disposed on the electrode (positive electrode) that collects holes, and the electrode (negative electrode) that collects electrons has A layer that blocks holes and conducts only electrons (hole-blocking interface layer) is provided. The thickness of the interfacial layers 122, 124 may be on the order of 1 nm to 100 nm. By applying an electric field in the film thickness direction of the interface layers 122 and 124, charge injection can be controlled.

電子ブロック界面層の材料は、光電変換層123で生成された正孔を効率よく正極に輸送できるものであることが好ましい。より具体的には、正孔移動度が高いこと、電気伝導率が高いこと、電子ブロック界面層と正極との間の正孔注入障壁が小さいこと、光電変換層123から電子ブロック界面層への正孔注入障壁が小さいこと、等の性質を有することが好ましい。更に、電子ブロック界面層を通して光電変換層123に光が入射される構造である場合には、電子ブロック界面層の材料は、透明性の高い材料であることが好ましい。電子ブロック界面層を通して光電変換層123に可視光が入射される場合には、電子ブロック界面層の透過率が、通常60%以上であることが好ましく、80%以上であることがより好ましい。以上のような観点から、電子ブロック界面層として好適な材料の例としては、酸化モリブデン(MoO)、酸化ニッケル(NiO)等の無機半導体又は有機材料のPEDOT:PSSのようなP型半導体材料が挙げられる。 The material of the electron block interface layer is preferably a material capable of efficiently transporting holes generated in the photoelectric conversion layer 123 to the positive electrode. More specifically, high hole mobility, high electrical conductivity, a small hole injection barrier between the electron-blocking interface layer and the positive electrode, It preferably has properties such as a small hole injection barrier. Furthermore, in the case of a structure in which light is incident on the photoelectric conversion layer 123 through the electron block interface layer, the material of the electron block interface layer is preferably a highly transparent material. When visible light is incident on the photoelectric conversion layer 123 through the electron-blocking interface layer, the transmittance of the electron-blocking interface layer is generally preferably 60% or more, more preferably 80% or more. From the above viewpoints, examples of suitable materials for the electron block interface layer include inorganic semiconductors such as molybdenum oxide (MoO 3 ) and nickel oxide (NiO), or P-type semiconductor materials such as organic PEDOT:PSS. are mentioned.

一方、ホールブロック界面層に求められる機能は、光電変換層123から分離された正孔をブロックし、電子を負極に輸送することである。したがって、ホールブロック界面層に好適に用いることができる材料の性質は、上述の電子ブロック界面層についての記載において、正孔を電子に、正極を負極に、P型半導体をN型半導体にそれぞれ置き換えたものである。また、負極側から光が入射される構成、負極側で反射された光を光電変換する構成である場合には、その場合には透過率が高いことも要求され得る。以上のような観点から、ホールブロック界面層として好適な材料の例としては、酸化チタン(TiO)、酸化亜鉛(ZnO)等の無機物のN型ワイドバンドギャップ半導体材料、フラーレン(C60)などのN型半導体材料が挙げられる。 On the other hand, the function required for the hole-blocking interface layer is to block holes separated from the photoelectric conversion layer 123 and transport electrons to the negative electrode. Therefore, the properties of the material that can be suitably used for the hole-blocking interface layer can be obtained by replacing holes with electrons, positive electrodes with negative electrodes, and P-type semiconductors with N-type semiconductors in the above description of the electron-blocking interface layer. It is a thing. In addition, in the case of a configuration in which light is incident from the negative electrode side or a configuration in which light reflected by the negative electrode side is photoelectrically converted, high transmittance may be required in that case. From the above viewpoints, examples of suitable materials for the hole block interface layer include inorganic N-type wide bandgap semiconductor materials such as titanium oxide (TiO 2 ) and zinc oxide (ZnO), fullerene (C 60 ), and the like. of N-type semiconductor materials.

光電変換層123は、無機材料で構成されてもよいし有機材料で構成されてもよい。光電変換層123を構成する無機材料の例としては、半導体材料のナノ粒子であるコロイダル量子ドットが挙げられる。コロイダル量子ドットは、平均粒子径が0.5nm以上100nm未満であるナノ粒子を含む。ナノ粒子の材料は、IV族半導体であってもよく、III-V族又はII-VI族の化合物半導体であってもよく、II族、III族、IV族、V族及びVI族の元素のうちの3つ以上の組み合わせからなる化合物半導体であってもよい。具体的には、PbS、PbSe、PbTe、InN、InAs、InP、InSb、InGaAs、CdS、CdSe、CdTe、Ge、CuInS、CuInSe、CuInGaSe、Si等の半導体材料が挙げられる。これらは、比較的バンドギャップの狭い半導体材料である。これらは、半導体量子ドットとも呼ばれる。コロイダル量子ドットとしては、上述の材料のうちの1種類のナノ粒子のみを含んでいてもよく、2種類以上のナノ粒子を含んでいてもよい。ナノ粒子の構造は、上述の材料を核(コア)とし、核が被覆化合物で覆われたコアシェル構造であってもよい。 The photoelectric conversion layer 123 may be composed of an inorganic material or an organic material. Examples of the inorganic material forming the photoelectric conversion layer 123 include colloidal quantum dots, which are nanoparticles of a semiconductor material. Colloidal quantum dots contain nanoparticles having an average particle size of 0.5 nm or more and less than 100 nm. The material of the nanoparticles may be a Group IV semiconductor, or a Group III-V or Group II-VI compound semiconductor, containing elements of Groups II, III, IV, V and VI elements. A compound semiconductor consisting of a combination of three or more of them may be used. Specific examples include semiconductor materials such as PbS, PbSe, PbTe, InN, InAs, InP, InSb, InGaAs, CdS, CdSe, CdTe, Ge, CuInS, CuInSe, CuInGaSe, and Si. These are relatively narrow bandgap semiconductor materials. These are also called semiconductor quantum dots. The colloidal quantum dots may contain nanoparticles of only one of the above materials, or may contain nanoparticles of two or more kinds. The structure of the nanoparticles may be a core-shell structure in which the above material is used as a nucleus (core) and the nucleus is covered with a coating compound.

ナノ粒子のサイズは、各半導体材料に固有の励起子ボーア半径と同程度のサイズ以下に設定され得る。この場合、量子サイズ効果が発現することにより、サイズに応じた所望のバンドギャップが得られる。すなわち、ナノ粒子のサイズを所定の値に制御して製造することにより、光吸収波長又は発光波長が制御される。 The size of the nanoparticles can be set at or below the size of the exciton Bohr radius specific to each semiconductor material. In this case, a desired bandgap corresponding to the size is obtained due to the quantum size effect. That is, by controlling the size of nanoparticles to a predetermined value during manufacture, the light absorption wavelength or emission wavelength can be controlled.

ナノ粒子に用いられる材料は、合成の容易性の観点から、PbS又はPbSeであることが好ましい。PbSの励起子ボーア半径はおよそ18nmであるため、結晶成長の制御及び量子サイズ効果の発現の観点からナノ粒子の平均粒径は、2nmから15nmの範囲であることが好ましい。ナノ粒子の粒径の測定には、透過型電子顕微鏡を用いられ得る。ナノ粒子の平均粒径を2nm以上とすることで、ナノ粒子の合成において、結晶成長の制御が容易になる。 The material used for the nanoparticles is preferably PbS or PbSe from the viewpoint of ease of synthesis. Since the exciton Bohr radius of PbS is approximately 18 nm, the average particle size of the nanoparticles is preferably in the range of 2 nm to 15 nm from the viewpoint of crystal growth control and quantum size effect. A transmission electron microscope can be used to measure the size of the nanoparticles. By setting the average particle size of the nanoparticles to 2 nm or more, it becomes easier to control the crystal growth in the synthesis of the nanoparticles.

光電変換層123の膜厚は、特に制限されるものではないが、高い光吸収特性を得る観点から、10nm以上であることが好ましく、50nm以上であることがより好ましい。また、製造の容易性の観点から、光電変換層123の膜厚は、800nm以下であることが好ましい。 Although the thickness of the photoelectric conversion layer 123 is not particularly limited, it is preferably 10 nm or more, more preferably 50 nm or more, from the viewpoint of obtaining high light absorption characteristics. Moreover, from the viewpoint of ease of manufacture, the film thickness of the photoelectric conversion layer 123 is preferably 800 nm or less.

光電変換層123を構成する有機材料(有機光電変換材料)の例としては、ドナー性の共役系高分子とアクセプター性のフラーレン誘導体のブレンド物とが形成するバルクヘテロ接合を含むものが挙げられる。ドナー性の共役系高分子の一例としては、ポリ(3-ヘキシルチオフェン-2,5-ジイル)(P3HT)が挙げられる。また、アクセプター性のフラーレン誘導体の一例としては、フェニルC61酪酸メチルエステル(PCBM)が挙げられる。 An example of the organic material (organic photoelectric conversion material) forming the photoelectric conversion layer 123 includes a bulk heterojunction formed by a blend of a donor conjugated polymer and an acceptor fullerene derivative. An example of a donor conjugated polymer is poly(3-hexylthiophene-2,5-diyl) (P3HT). An example of an acceptor fullerene derivative is phenyl C61 butyric acid methyl ester (PCBM).

図4(a)において、第2電極125の上には絶縁層126が配される。更に、絶縁層126の上には、不図示のカラーフィルタ層と、平坦化層と、マイクロレンズ層とがこの順に配され得る。絶縁層126は、保護層及び封止層として機能し得る。カラーフィルタ層は、複数の色のいずれかに対応したカラーフィルタを有する。カラーフィルタは、所定の色の光を選択的に透過する。例えば、1つの画素10は、1つのカラーフィルタを含むことができる。平坦化層は、カラーフィルタ層の上に設けられ、平坦な上面を有する。マイクロレンズ層は、複数のマイクロレンズを有する。マイクロレンズは、入射光を光電変換部11に集光する。例えば、1つの画素は、1つのマイクロレンズを含むことができる。なお、ここで述べた構成は1例であり、隣り合う2つ以上の画素10に1つのカラーフィルタが配されていてもよい。また、隣り合う2つ以上の画素10に1つのマイクロレンズが配されていてもよい。 In FIG. 4A, an insulating layer 126 is arranged on the second electrode 125 . Furthermore, on the insulating layer 126, a color filter layer (not shown), a planarizing layer, and a microlens layer can be arranged in this order. Insulating layer 126 may function as a protective layer and an encapsulating layer. The color filter layer has color filters corresponding to any of a plurality of colors. A color filter selectively transmits light of a predetermined color. For example, one pixel 10 can include one color filter. A planarization layer is provided on the color filter layer and has a planar upper surface. The microlens layer has a plurality of microlenses. The microlens converges incident light onto the photoelectric conversion unit 11 . For example, one pixel can include one microlens. Note that the configuration described here is just an example, and one color filter may be arranged for two or more adjacent pixels 10 . Also, one microlens may be arranged for two or more adjacent pixels 10 .

図4(b)は、第1電極121と第1部分123a、第2部分123bの位置関係を示している。図4(b)において、第1電極121と第1部分123a、第2部分123b以外の要素は図示が省略されている。図4(b)に示されるように、複数の第1電極121は、Y方向に延在する矩形をなしている。複数の第1電極121の間の間隙127の上には、光電変換層123の第2部分123bが配されている。第2部分123bは、平面視において、複数の第1電極121及び複数の第1部分123aの周囲を取り囲むように配されている。なお、図4(a)ではX方向に並ぶ2つの第1電極121のみが図示されているが、Y方向にも複数の第1電極121が並んで配されている。そして、Y方向に隣り合って並ぶ2つの第1電極121の間の間隙127の上にも、第2部分123bが配置されている。 FIG. 4B shows the positional relationship between the first electrode 121, the first portion 123a, and the second portion 123b. In FIG. 4B, elements other than the first electrode 121, the first portion 123a, and the second portion 123b are omitted. As shown in FIG. 4B, the plurality of first electrodes 121 are rectangular extending in the Y direction. A second portion 123 b of the photoelectric conversion layer 123 is arranged on the gap 127 between the plurality of first electrodes 121 . The second portion 123b is arranged to surround the plurality of first electrodes 121 and the plurality of first portions 123a in plan view. Although only two first electrodes 121 aligned in the X direction are shown in FIG. 4A, a plurality of first electrodes 121 are also aligned in the Y direction. The second portion 123b is also arranged above the gap 127 between the two first electrodes 121 arranged side by side in the Y direction.

上述のように、光電変換層123は、第1電極121の上に配された第1部分123aと、複数の第1電極121の間の間隙127の上に配された第2部分123bとを含む。ここで、第2部分123bにおける単位体積あたりの酸素含有量は、第1部分123aにおける単位体積あたりの酸素含有量よりも多い。ここで、含有量の基準は、モル基準での含有率であり得る。すなわち、第2部分123bにおける酸素のモル基準での含有率は、第1部分123aにおける酸素のモル基準での含有率よりも高い。 As described above, the photoelectric conversion layer 123 includes the first portion 123a arranged on the first electrode 121 and the second portion 123b arranged on the gap 127 between the plurality of first electrodes 121. include. Here, the oxygen content per unit volume in the second portion 123b is higher than the oxygen content per unit volume in the first portion 123a. Here, the standard for the content may be the content on a molar basis. That is, the molar content of oxygen in the second portion 123b is higher than the molar content of oxygen in the first portion 123a.

光電変換層123の酸素含有量を上述のようにすることによる効果について説明する。図5(a)及び図5(b)は、本実施形態に係る光検出装置の効果を説明する断面模式図である。図5(a)は第1部分123aと第2部分123bの間の酸素含有量に差がない比較例における断面模式図であり、図5(b)は本実施形態における断面模式図である。 The effect of setting the oxygen content of the photoelectric conversion layer 123 as described above will be described. FIGS. 5A and 5B are schematic cross-sectional views for explaining the effect of the photodetector according to this embodiment. FIG. 5(a) is a schematic cross-sectional view of a comparative example in which there is no difference in oxygen content between the first portion 123a and the second portion 123b, and FIG. 5(b) is a schematic cross-sectional view of this embodiment.

図5(a)には、光電変換層123で生成された、キャリア131、132、133の移動が模式的に示されている。間隙127から横方向(X方向)に離れた位置で生成されたキャリア133は、生成された場所の近くの第1電極121に捕集される。また、間隙127に近い場合であっても、第1電極121のすぐ近くで生成されたキャリア132は近くの第1電極121に捕集される。しかしながら、第1電極121から遠く、かつ間隙127に近い位置で生成されたキャリア131については、キャリア131が発生した画素10aの位置から横方向に移動して、隣接する画素10bの第1電極121に捕集される場合がある。このようなキャリア131は、画素間のクロストークの要因になり得る。 FIG. 5A schematically shows movement of carriers 131 , 132 , and 133 generated in the photoelectric conversion layer 123 . Carriers 133 generated at positions laterally (X-direction) away from the gap 127 are collected by the first electrode 121 near where they are generated. Also, even if it is close to the gap 127 , the carriers 132 generated in the immediate vicinity of the first electrode 121 are collected by the nearby first electrode 121 . However, the carriers 131 generated at a position far from the first electrode 121 and close to the gap 127 move laterally from the position of the pixel 10a where the carriers 131 are generated, and move to the first electrode 121 of the adjacent pixel 10b. may be captured by Such carriers 131 can cause crosstalk between pixels.

これに対し、図5(b)のように、間隙127の上に酸素含有量の多い第2部分123bが配されている構成では、画素10aで発生したキャリア131は、第2部分123bに捕獲されるため、画素10b側に移動しにくくなる。これにより、画素間のクロストークが低減され得る。 In contrast, as shown in FIG. 5B, in the configuration in which the second portion 123b having a high oxygen content is arranged above the gap 127, the carriers 131 generated in the pixel 10a are trapped in the second portion 123b. Therefore, it becomes difficult to move to the pixel 10b side. This may reduce crosstalk between pixels.

酸素含有量の多い第2部分123bがキャリアを捕獲する理由について説明する。以下の説明では、光電変換層123は、一例として、PbSのナノ粒子を主たる材料とするコロイダル量子ドット(以下、PbSの量子ドットと呼ぶ)であるものとする。PbSの量子ドットの量子効率は、量子ドット表面にPbSO、PbSO、PbSO等の酸化物がある場合に低下する。その原因は、PbSO、PbSO、PbSO等の酸化物が、バンドギャップ内にトラップ準位を形成するためと考えられる。したがって、キャリア131が酸化物を多く含む第2部分123bに接近すると、キャリア131が酸化物に起因するトラップ準位に捕獲されるものと考えられる。 The reason why the second portion 123b having a high oxygen content traps carriers will be described. In the following description, as an example, the photoelectric conversion layer 123 is assumed to be a colloidal quantum dot (hereinafter referred to as a PbS quantum dot) mainly made of PbS nanoparticles. The quantum efficiency of PbS quantum dots decreases when there are oxides such as PbSO 2 , PbSO 3 and PbSO 4 on the surface of the quantum dots. The reason for this is thought to be that oxides such as PbSO 2 , PbSO 3 and PbSO 4 form trap levels within the bandgap. Therefore, it is considered that when carriers 131 approach second portion 123b containing a large amount of oxide, carriers 131 are trapped in trap levels caused by oxide.

PbSの量子ドットは、空気中で蛍光灯の近くに放置することで量子効率が低下し、1日間放置することで量子効率が1/8以下まで低下する。これは、蛍光灯の光による光酸化によってPbSの量子ドット表面にPbSO、PbSO、PbSO等の酸化物が形成されたことで、バンドギャップ内にトラップ準位が形成されたためであると推察される。図6は、PbSの量子ドットの酸素含有量の時間依存性を示すグラフである。図6のグラフは、PbSの量子ドットを空気中で蛍光灯の下に放置し、XPS(X-ray Photoelectron Spectroscopy)によって酸素(O)の含有量を測定した結果を示している。縦軸は、O peak[c/s](酸素を示すピークにおける1秒当たりのカウント数)の値を示している。O peak[c/s]が大きいほど試料中の酸素(O)の含有量が多い。横軸は、試料を空気中で蛍光灯の近くに放置した日数を示しており、初期値(0日後)・7日後・14日後の結果がプロットされている。 The quantum efficiency of PbS quantum dots decreases when left in the air near a fluorescent lamp, and the quantum efficiency decreases to ⅛ or less after being left for one day. This is because oxides such as PbSO 2 , PbSO 3 and PbSO 4 are formed on the surface of the PbS quantum dots by photo-oxidation by the light of the fluorescent lamp, and trap levels are formed in the bandgap. guessed. FIG. 6 is a graph showing the time dependence of the oxygen content of PbS quantum dots. The graph of FIG. 6 shows the results of measuring the oxygen (O) content by XPS (X-ray Photoelectron Spectroscopy) after leaving the PbS quantum dots in the air under a fluorescent lamp. The vertical axis indicates the value of O peak [c/s] (the number of counts per second at the peak indicating oxygen). The higher the O peak [c/s], the higher the oxygen (O) content in the sample. The horizontal axis indicates the number of days the sample was left in the air near the fluorescent lamp, and the initial value (after 0 days), after 7 days, and after 14 days are plotted.

これらのデータから得られる近似式から1日後の酸素含有量を算出すると、1日後の酸素含有量は初期の酸素含有量よりも1.5倍となる。クロストークをより効果的に低減するためには、量子効率を1/8以下とすることが好ましく、これは、1日間、空気中で蛍光灯の近くに放置することにより生じる酸化に相当する。したがって、第2部分123bの酸素含有量は、第1部分123aの酸素含有量よりも1.5倍以上多いことが好ましい。 When the oxygen content after one day is calculated from the approximation formula obtained from these data, the oxygen content after one day is 1.5 times the initial oxygen content. In order to reduce crosstalk more effectively, the quantum efficiency is preferably ⅛ or less, which corresponds to oxidation caused by being left in the air near a fluorescent lamp for one day. Therefore, it is preferable that the oxygen content of the second portion 123b is at least 1.5 times higher than the oxygen content of the first portion 123a.

なお、光電変換層123の有機材料として前述したP3HT及びPCBMは、PbSの量子ドットと同様に、光酸化によって量子効率が低下することが知られている。このように、光電変換層123の材料は、PbSの量子ドットに限定されるものではなく、第2部分123bの酸素含有量を多くすることによりクロストークを低減できるものであればよい。 It is known that P3HT and PCBM described above as the organic materials of the photoelectric conversion layer 123 are reduced in quantum efficiency by photo-oxidation, similarly to the quantum dots of PbS. As described above, the material of the photoelectric conversion layer 123 is not limited to PbS quantum dots, and may be any material that can reduce crosstalk by increasing the oxygen content of the second portion 123b.

次に、本実施形態に係る光検出装置の製造方法の例を説明する。図7(a)、図7(b)及び図7(c)は、本実施形態に係る光検出装置の製造方法の一例を示す断面模式図である。 Next, an example of a method for manufacturing the photodetector according to this embodiment will be described. 7A, 7B, and 7C are schematic cross-sectional views showing an example of the method for manufacturing the photodetector according to this embodiment.

まず、図7(a)を参照して、光電変換層123の形成までのプロセスを説明する。まず、基板101を準備する。その後、一般的な半導体装置の作製プロセスにより、基板101の上にトランジスタが形成され、その上に配線構造体110が形成される。次に、配線構造体110の上に、第1電極121が形成され、その上に界面層122が形成される。界面層122の形成には、蒸着法又はスパッタ法が用いられ得る。その後、界面層122の上に光電変換層123が形成されることにより、図7(a)の構造が得られる。 First, the process up to the formation of the photoelectric conversion layer 123 will be described with reference to FIG. First, the substrate 101 is prepared. After that, a transistor is formed on the substrate 101 and a wiring structure 110 is formed thereon by a general semiconductor device manufacturing process. Next, a first electrode 121 is formed on the wiring structure 110, and an interface layer 122 is formed thereon. A vapor deposition method or a sputtering method can be used to form the interface layer 122 . After that, a photoelectric conversion layer 123 is formed on the interface layer 122 to obtain the structure shown in FIG.

次に、図7(b)を参照して、光電変換層123の光酸化プロセスについて説明する。図7(b)に示されるように、フォトリソグラフィー用の露光装置等の光源を有する装置に基板101を搬入し、光電変換層123の上にマスク141を配する。マスク141には、第1部分123aに対応する箇所においては入射光が遮蔽され、第2部分123bに対応する箇所においては入射光が透過するようなパターンが形成されている。その後、酸素を含む雰囲気下で露光装置の光源から光電変換層123に向けて光を照射する。マスク141により、第1部分123aに入射される光は遮蔽される。第2部分123bには、第1部分123aよりも多くの光量が入射され、光酸化がより促進される。そのため、第2部分123bにおける酸素含有量は、第1部分123aにおける酸素含有量よりも多くなる。 Next, the photo-oxidation process of the photoelectric conversion layer 123 will be described with reference to FIG. 7(b). As shown in FIG. 7B, the substrate 101 is loaded into an apparatus having a light source such as an exposure apparatus for photolithography, and a mask 141 is placed on the photoelectric conversion layer 123 . The mask 141 is formed with a pattern such that incident light is blocked at a portion corresponding to the first portion 123a and incident light is transmitted at a portion corresponding to the second portion 123b. After that, the photoelectric conversion layer 123 is irradiated with light from a light source of an exposure apparatus in an atmosphere containing oxygen. Light entering the first portion 123a is blocked by the mask 141 . A larger amount of light is incident on the second portion 123b than on the first portion 123a, further promoting photo-oxidation. Therefore, the oxygen content in the second portion 123b is higher than the oxygen content in the first portion 123a.

なお、光源には、フォトリソグラフィー用の露光装置に一般的に用いられているものを用いることができる。具体的には、光源には、超高圧水銀ランプのg線(波長436nm)、超高圧水銀ランプのi線(波長365nm)、KrFエキシマレーザ(波長248nm)、ArFエキシマレーザ(波長193nm)等が用いられ得る。 As the light source, a light source generally used in an exposure apparatus for photolithography can be used. Specifically, the light source includes g-line (wavelength 436 nm) of an ultra-high pressure mercury lamp, i-line (wavelength 365 nm) of an ultra-high pressure mercury lamp, KrF excimer laser (wavelength 248 nm), ArF excimer laser (wavelength 193 nm), and the like. can be used.

次に、図7(c)を参照して、光酸化プロセスの後のプロセスについて説明する。光酸化プロセスの後、光電変換層123の上に界面層124及び第2電極125が形成される。界面層124の形成には、蒸着法又はスパッタ法が用いられ得る。その後、絶縁層126、カラーフィルタ層(不図示)、平坦化層(不図示)及びマイクロレンズ層(不図示)が順次形成される。これらの各層の製造方法には、一般的な半導体装置の作製プロセスが適用され得る。 Next, with reference to FIG. 7(c), the process after the photo-oxidation process will be described. After the photo-oxidation process, an interface layer 124 and a second electrode 125 are formed on the photoelectric conversion layer 123 . A vapor deposition method or a sputtering method can be used to form the interface layer 124 . After that, an insulating layer 126, a color filter layer (not shown), a planarization layer (not shown) and a microlens layer (not shown) are sequentially formed. A general manufacturing process of a semiconductor device can be applied to the manufacturing method of each of these layers.

なお、光電変換層123の形成の後のいずれかの時点において、光電変換効率の向上及びキャリア注入の改善のためにアニール処理が行われる。アニール処理の温度は、各層に用いられている材料の耐熱性を考慮して決定される。この温度は、光検出装置に有機材料が用いられている場合には、それらの有機材料のうちの最も低いガラス転移温度よりも低い温度に設定される。また、それらの有機材料は、光検出装置の各プロセスで印加され得る温度に十分な耐久性を有する必要がある。そのため、それらの有機材料のガラス転移温度は、100℃以上であることが望ましい。 At some point after the formation of the photoelectric conversion layer 123, annealing is performed to improve photoelectric conversion efficiency and carrier injection. The annealing temperature is determined in consideration of the heat resistance of the material used for each layer. If organic materials are used in the photodetector, this temperature is set below the lowest glass transition temperature of the organic materials. Also, these organic materials must be durable enough to the temperatures that can be applied in each process of the photodetector. Therefore, the glass transition temperature of those organic materials is preferably 100° C. or higher.

次に、本実施形態に係る光検出装置の製造方法の別の例を説明する。図8(a)、図8(b)、図8(c)及び図8(d)は、本実施形態に係る光検出装置の製造方法の別の例を示す断面模式図である。図8(a)に示されている光電変換層123の形成までのプロセスについては、図7(a)と同様であるため説明を省略する。 Next, another example of the method for manufacturing the photodetector according to this embodiment will be described. 8(a), 8(b), 8(c) and 8(d) are schematic cross-sectional views showing another example of the method for manufacturing the photodetector according to the present embodiment. The processes up to the formation of the photoelectric conversion layer 123 shown in FIG. 8A are the same as those in FIG.

図8(b)を参照して、光電変換層123の形成後の犠牲膜142の形成プロセスを説明する。光電変換層123の形成後、光電変換層123の上に界面層124、第2電極125a及び犠牲膜142が形成される。ここで、犠牲膜142には、光酸化に用いられる光源の波長の光を吸収する材料が用いられる。より具体的には、犠牲膜142には、フォトリソグラフィー用のフォトレジストが用いられ得る。これにより、犠牲膜142のパターンを容易に形成することができる。以下では、犠牲膜142はフォトレジストであるものとする。 A process of forming the sacrificial film 142 after forming the photoelectric conversion layer 123 will be described with reference to FIG. After forming the photoelectric conversion layer 123 , an interface layer 124 , a second electrode 125 a and a sacrificial film 142 are formed on the photoelectric conversion layer 123 . Here, for the sacrificial film 142, a material that absorbs the light of the wavelength of the light source used for photo-oxidation is used. More specifically, a photoresist for photolithography can be used for the sacrificial film 142 . Thereby, the pattern of the sacrificial film 142 can be easily formed. It is assumed below that the sacrificial film 142 is a photoresist.

次に、図8(c)を参照して、光電変換層123の光酸化プロセスについて説明する。まず、犠牲膜142をフォトリソグラフィーにより加工することにより、犠牲膜142の第2部分123bに対応する箇所を除去する。その後、犠牲膜142をマスクとして、界面層124及び第2電極125aをドライエッチング又はウェットエッチングによりエッチングすることにより、犠牲膜142のパターンを界面層124及び第2電極125aに転写する。これにより、第2部分123bに対応する位置において界面層124及び第2電極125aが開口される。その後、酸素を含む雰囲気下でUV照射装置等の光源から光電変換層123に向けて光を照射する。犠牲膜142により、第1部分123aに入射される光は遮蔽される。したがって、第2部分123bには、第1部分123aよりも多くの光量が入射され、光酸化がより促進される。そのため、第2部分123bにおける酸素含有量は、第1部分123aにおける酸素含有量よりも多くなる。 Next, the photo-oxidation process of the photoelectric conversion layer 123 will be described with reference to FIG. 8(c). First, a portion of the sacrificial film 142 corresponding to the second portion 123b is removed by processing the sacrificial film 142 by photolithography. Thereafter, using the sacrificial film 142 as a mask, the interface layer 124 and the second electrode 125a are etched by dry etching or wet etching, thereby transferring the pattern of the sacrificial film 142 to the interface layer 124 and the second electrode 125a. As a result, the interface layer 124 and the second electrode 125a are opened at positions corresponding to the second portions 123b. After that, the photoelectric conversion layer 123 is irradiated with light from a light source such as a UV irradiation device in an atmosphere containing oxygen. The sacrificial film 142 shields light incident on the first portion 123a. Therefore, a larger amount of light is incident on the second portion 123b than on the first portion 123a, further promoting photo-oxidation. Therefore, the oxygen content in the second portion 123b is higher than the oxygen content in the first portion 123a.

次に、図8(d)を参照して、光酸化プロセスの後のプロセスについて説明する。光酸化プロセスの後、犠牲膜142が除去され、第2電極125bが形成される。第2電極125bは、第2電極125aと同じ材料であってもよい。第2電極125bを形成してエッチングにより分離された複数の第2電極125aを短絡することにより、図2又は図3における電位VTOPが複数の画素間で同電位になる。その後、絶縁層126、カラーフィルタ層(不図示)、平坦化層(不図示)及びマイクロレンズ層(不図示)が順次形成される。 Next, with reference to FIG. 8(d), processes after the photo-oxidation process will be described. After the photo-oxidation process, the sacrificial film 142 is removed to form the second electrode 125b. The second electrode 125b may be of the same material as the second electrode 125a. By forming the second electrode 125b and short-circuiting the plurality of second electrodes 125a separated by etching, the potential VTOP in FIG. 2 or 3 becomes the same potential among the plurality of pixels. After that, an insulating layer 126, a color filter layer (not shown), a planarization layer (not shown) and a microlens layer (not shown) are sequentially formed.

以上のように、本実施形態においては、光電変換層123が第1電極121の上に配された第1部分123aと、複数の第1電極121の間の間隙127の上に配された第2部分123bとを含む。光酸化のプロセスにおいて、第2部分123bには、第1部分123aよりも多くの光量が入射される。これにより、第2部分123bにおける酸素のモル基準での含有率は、第1部分123aにおける酸素のモル基準での含有率よりも高くなる。このような構成とすることにより、本実施形態の光検出装置においては、画素間のクロストークが低減されている。したがって、本実施形態によれば、クロストークが低減された半導体装置及び半導体装置の製造方法が提供される。 As described above, in the present embodiment, the photoelectric conversion layer 123 is arranged on the first portion 123 a arranged on the first electrode 121 and the first portion 123 a arranged on the gap 127 between the plurality of first electrodes 121 . and two portions 123b. In the process of photo-oxidation, a larger amount of light is incident on the second portion 123b than on the first portion 123a. As a result, the molar content of oxygen in the second portion 123b is higher than the molar content of oxygen in the first portion 123a. With such a configuration, crosstalk between pixels is reduced in the photodetector of this embodiment. Therefore, according to this embodiment, a semiconductor device with reduced crosstalk and a method for manufacturing the semiconductor device are provided.

[第2実施形態]
第2実施形態に係る光検出装置について説明する。本実施形態の光検出装置の第1実施形態の光検出装置に対する相違点は、第2部分123bにおける酸素含有量の深さ方向分布である。
[Second embodiment]
A photodetector according to the second embodiment will be described. The difference of the photodetector of this embodiment from the photodetector of the first embodiment is the depth direction distribution of the oxygen content in the second portion 123b.

図9は、本実施形態に係る光検出装置の断面模式図である。図9の図4(a)に対する相違点は、第2部分123bである。第1実施形態では、図4(a)に示すように、第2部分123b全体が光酸化されており、第2部分123bにおける酸素含有量は、深さ方向(基板101の主面P1に垂直な方向)において一定としていた。すなわち、第1実施形態では、第2部分123b全体が、第1部分123aよりも酸素のモル基準での含有率の高い高酸化部分であった。一方、本実施形態は、高酸化部分が第2部分123bの中に部分的に配されている点で、第1実施形態と異なる。より具体的には、本実施形態では、図9に示すように、第2部分123bが、第1部分123aよりも酸素のモル基準での含有率の高い高酸化部分123b1と、高酸化部分123b1よりも酸素のモル基準での含有率の低い低酸化部分123b2と、を有する。なお、低酸化部分123b2における酸素のモル基準での含有率は、第1部分123aにおける酸素のモル基準での含有率と同じであってもよい。そして、本実施形態では、第2部分123bにおける高酸化部分123b1の存在比が、第2電極125の側に近いほど高く、第1電極121の側に近いほど低くなっている。これにより、本実施形態では、第2部分123bにおける酸素含有量が、深さ方向において第2電極125の側に近いほど多く、深さ方向において第1電極121の側に近いほど少なく構成されている。 FIG. 9 is a schematic cross-sectional view of the photodetector according to this embodiment. The difference of FIG. 9 with respect to FIG. 4(a) is the second portion 123b. In the first embodiment, as shown in FIG. 4A, the entire second portion 123b is photo-oxidized, and the oxygen content in the second portion 123b varies in the depth direction (perpendicular to the main surface P1 of the substrate 101). direction). That is, in the first embodiment, the entire second portion 123b is a highly oxidized portion having a higher molar oxygen content than the first portion 123a. On the other hand, this embodiment differs from the first embodiment in that the highly oxidized portion is partially arranged in the second portion 123b. More specifically, in the present embodiment, as shown in FIG. 9, the second portion 123b includes a highly oxidized portion 123b1 having a higher molar oxygen content than the first portion 123a and a highly oxidized portion 123b1. and a low oxidation portion 123b2 having a lower content of oxygen on a molar basis than the lower oxidation portion 123b2. The molar content of oxygen in the low oxidation portion 123b2 may be the same as the molar content of oxygen in the first portion 123a. In this embodiment, the existence ratio of the highly oxidized portion 123b1 in the second portion 123b is higher toward the second electrode 125 side and lower toward the first electrode 121 side. Thus, in the present embodiment, the oxygen content in the second portion 123b is higher in the depth direction closer to the second electrode 125 side, and is lower in the depth direction closer to the first electrode 121 side. there is

なお、ここでは図9に示すように第2部分123bにおける高酸化部分123b1の存在比が、第2電極125の側に近づくにつれて徐々に高くなる例について説明したが、これに限定はされない。例えば、第2部分123bにおける高酸化部分123b1の存在比が、第2電極125の側に近づくにつれて段階的に高くなるようにしてもよい。 Here, as shown in FIG. 9, the existence ratio of the highly oxidized portion 123b1 in the second portion 123b has been described as gradually increasing toward the second electrode 125 side, but the present invention is not limited to this. For example, the existence ratio of the highly oxidized portion 123b1 in the second portion 123b may increase stepwise toward the second electrode 125 side.

図5(a)及び図5(b)に示されているように、第2電極125に近い位置で生成されたキャリア131は、横方向に移動しやすいため、第2電極125の近い位置では高酸化部分123b1の存在比を高くしてキャリアの捕集効果を高めることが望ましい。これに対し、第1電極121のすぐ近くで生成されたキャリア132は近くの第1電極121に捕集されやすいため、クロストークの要因となる可能性が低い。そのため、第1電極121に近い位置では高酸化部分123b1の存在比が比較的低くてもよい。むしろ、第1電極121に近い位置において低酸化部分123b2の存在比を比較的高くすることで、光電変換に寄与する光電変換層123の量を増加させることができ、光電変換効率を向上させることができる。上述の性質を考慮して、第2部分123bにおいて、高酸化部分123b1の存在比が第2電極125の側に近いほど高く、第1電極121の側に近いほど低い状態とすることで、光電変換効率の低下を抑制しつつ、クロストークを低減することができる。したがって、本実施形態によれば、光電変換効率の低下を抑制しつつ、クロストークがより低減された半導体装置及び半導体装置の製造方法が提供される。 As shown in FIGS. 5(a) and 5(b), the carriers 131 generated near the second electrode 125 tend to move in the lateral direction. It is desirable to increase the existence ratio of the highly oxidized portion 123b1 to enhance the carrier collection effect. On the other hand, the carriers 132 generated in the immediate vicinity of the first electrode 121 are likely to be collected by the nearby first electrode 121, and are less likely to cause crosstalk. Therefore, the existence ratio of the highly oxidized portion 123b1 may be relatively low at a position close to the first electrode 121. FIG. Rather, by increasing the existence ratio of the low-oxidized portion 123b2 at a position close to the first electrode 121, the amount of the photoelectric conversion layer 123 that contributes to photoelectric conversion can be increased, and the photoelectric conversion efficiency can be improved. can be done. Considering the above properties, in the second portion 123b, the presence ratio of the highly oxidized portion 123b1 is higher toward the second electrode 125 side and lower toward the first electrode 121 side. Crosstalk can be reduced while suppressing a decrease in conversion efficiency. Therefore, according to the present embodiment, a semiconductor device and a method for manufacturing a semiconductor device are provided in which crosstalk is further reduced while suppressing a decrease in photoelectric conversion efficiency.

[第3実施形態]
第3実施形態に係る光検出装置について説明する。本実施形態の光検出装置の第1実施形態の光検出装置に対する相違点は、第2部分123bにおける酸素含有率の深さ方向分布である。
[Third Embodiment]
A photodetector according to the third embodiment will be described. The difference of the photodetector of this embodiment from the photodetector of the first embodiment is the depth direction distribution of the oxygen content in the second portion 123b.

図10は、本実施形態に係る光検出装置の断面模式図である。図10の図4(a)に対する相違点は、第2部分123bである。図10に示されている第2部分123bのグラデーションは、第2部分123bにおいて、酸素のモル基準での含有率が、第2電極125に近いほど高く、第1電極121に近いほど低いことを模式的に示している。そのため、本実施形態においても、第2部分123bにおける酸素含有量が、深さ方向において第2電極125の側に近いほど多く、深さ方向において第1電極121の側に近いほど少なく構成されている。 FIG. 10 is a schematic cross-sectional view of the photodetector according to this embodiment. The difference of FIG. 10 with respect to FIG. 4(a) is the second portion 123b. The gradation of the second portion 123b shown in FIG. 10 indicates that the molar content of oxygen in the second portion 123b is higher the closer to the second electrode 125 and lower the closer to the first electrode 121. Schematically. Therefore, in the present embodiment as well, the oxygen content in the second portion 123b is higher as it is closer to the second electrode 125 side in the depth direction, and is lower as it is closer to the first electrode 121 side in the depth direction. there is

本実施形態の構成においても第2実施形態と同様の理由により、キャリアの捕集効率が向上するため、より効率よくクロストークを低減することができる。したがって、本実施形態によれば、クロストークがより低減された半導体装置及び半導体装置の製造方法が提供される。 Also in the configuration of this embodiment, for the same reason as in the second embodiment, the carrier collection efficiency is improved, so crosstalk can be reduced more efficiently. Therefore, according to the present embodiment, a semiconductor device and a method for manufacturing a semiconductor device with reduced crosstalk are provided.

第2実施形態のように第2部分123bに高酸化部分123b1と低酸化部分123b2を配し、この高酸化部分123b1における酸素含有率を、本実施形態のように第1電極121に近いほど低くなるようにしてもよい。 As in the second embodiment, a highly oxidized portion 123b1 and a lowly oxidized portion 123b2 are arranged in the second portion 123b, and the oxygen content in the highly oxidized portion 123b1 is decreased as it is closer to the first electrode 121 as in the present embodiment. You may make it

なお、第2実施形態及び第3実施形態に示されているような第2部分123bにおける酸素の分布は、第1実施形態で述べた光酸化のための光照射工程において、照射光の焦点を光電変換層123の上面よりも上に設定することで実現される。 It should be noted that the distribution of oxygen in the second portion 123b as shown in the second and third embodiments is such that the focal point of the irradiation light is changed in the light irradiation step for photo-oxidation described in the first embodiment. It is realized by setting above the upper surface of the photoelectric conversion layer 123 .

[第4実施形態]
第4実施形態に係る光検出装置について説明する。本実施形態の光検出装置の第1実施形態の光検出装置に対する相違点は、複数の第1電極121の間に、第2部分123bに蓄積されたキャリアを排出する第3電極128が配されている点である。
[Fourth Embodiment]
A photodetector according to the fourth embodiment will be described. The difference of the photodetector of this embodiment from the photodetector of the first embodiment is that a third electrode 128 for discharging carriers accumulated in the second portion 123b is arranged between the plurality of first electrodes 121. The point is that

図11は、本実施形態に係る光検出装置の断面模式図である。図11の図4(a)に対する相違点は、複数の第1電極121の間に第3電極128が配されている点である。第3電極128の上には、界面層122が配されており、界面層122の上には光電変換層123が配されている。第3電極128の上の光電変換層123は、概ね第2部分123bに相当する。なお、図11においては、基板101及び配線構造体110の図示は省略されている。 FIG. 11 is a schematic cross-sectional view of the photodetector according to this embodiment. The difference of FIG. 11 from FIG. 4A is that third electrodes 128 are arranged between the plurality of first electrodes 121 . The interface layer 122 is arranged on the third electrode 128 , and the photoelectric conversion layer 123 is arranged on the interface layer 122 . The photoelectric conversion layer 123 on the third electrode 128 generally corresponds to the second portion 123b. 11, illustration of the substrate 101 and the wiring structure 110 is omitted.

図12(a)及び図12(b)は、本実施形態に係る光検出装置の動作を説明する図である。図12(a)及び図12(b)を相互に参照して光検出装置の動作を説明する。図12(a)は、本実施形態に係る画素の一例を示す回路図である。 12A and 12B are diagrams for explaining the operation of the photodetector according to this embodiment. The operation of the photodetector will be described with mutual reference to FIGS. 12(a) and 12(b). FIG. 12A is a circuit diagram showing an example of a pixel according to this embodiment.

図12(a)の回路は、図2の回路に加えて光電変換部18とリセットトランジスタ19を更に備えている。光電変換部18は、光電変換層123の第2部分123bに相当するフォトダイオードを等価的に示したものである。リセットトランジスタ19は、第3電極128からキャリアを排出して、第3電極128の電位をリセットするトランジスタである。 The circuit of FIG. 12A further includes a photoelectric conversion section 18 and a reset transistor 19 in addition to the circuit of FIG. The photoelectric conversion section 18 is equivalent to a photodiode corresponding to the second portion 123 b of the photoelectric conversion layer 123 . The reset transistor 19 is a transistor that discharges carriers from the third electrode 128 and resets the potential of the third electrode 128 .

光電変換部18を構成するフォトダイオードのアノードは電位VTOPを有する電極に接続されている。このアノードは第2電極125に対応する。光電変換部18を構成するフォトダイオードのカソードは、第3電極128に対応するノードであり、リセットトランジスタ19のソースに接続されている。リセットトランジスタ19のドレインはリセット電位VRESを有する電位線に接続されている。リセットトランジスタ19のゲートには、垂直走査回路30から制御信号線6を介して、これらのトランジスタを制御するための制御信号PRES2が入力される。なお、リセットトランジスタ14のゲートに入力される制御信号は、本実施形態においては制御信号PRES1と表記する。 The anode of the photodiode forming the photoelectric conversion section 18 is connected to an electrode having the potential VTOP. This anode corresponds to the second electrode 125 . The cathode of the photodiode that constitutes the photoelectric conversion unit 18 is a node corresponding to the third electrode 128 and is connected to the source of the reset transistor 19 . A drain of the reset transistor 19 is connected to a potential line having a reset potential VRES. A control signal PRES<b>2 for controlling these transistors is input to the gate of the reset transistor 19 from the vertical scanning circuit 30 via the control signal line 6 . The control signal input to the gate of the reset transistor 14 is denoted as control signal PRES1 in this embodiment.

図12(b)は、本実施形態に係る画素の動作の概略を示すタイミング図である。図12(b)のPBIAS、PRES1、PRES2は、対応する制御信号のレベルを示している。図12(b)のFDは、FD12の電位を示しており、SFOUTは、SFトランジスタ15及び電流源トランジスタ16により構成されるソースフォロア回路の出力信号の電位を示している。出力信号SFOUTの電位は、FD12の電位よりもSFトランジスタ15のゲートソース間電圧の分だけ低い電位である。 FIG. 12(b) is a timing chart showing the outline of the operation of the pixel according to this embodiment. PBIAS, PRES1, and PRES2 in FIG. 12(b) indicate the levels of the corresponding control signals. FD in FIG. 12B indicates the potential of the FD 12, and SFOUT indicates the potential of the output signal of the source follower circuit composed of the SF transistor 15 and the current source transistor 16. FIG. The potential of the output signal SFOUT is lower than the potential of the FD 12 by the gate-source voltage of the SF transistor 15 .

時刻t0は、既に光電変換部11における電荷蓄積の開始後の任意の時刻である。時刻t1において、制御信号PBIASがローレベルからハイレベルになり、電流源トランジスタ16がオンになる。制御信号PBIASのハイレベルは、電流源トランジスタ16が所望の電流を出力する電流源として動作するように設定される。 The time t0 is an arbitrary time after the start of charge accumulation in the photoelectric conversion unit 11 already. At time t1, the control signal PBIAS changes from low level to high level, and the current source transistor 16 is turned on. The high level of control signal PBIAS is set so that current source transistor 16 operates as a current source that outputs a desired current.

時刻t1から時刻t2の間の任意のタイミングにおいて、出力信号SFOUTの電位が読み出されるように選択回路17が制御される。次に、時刻t2において、制御信号PRES1、PRES2がローレベルからハイレベルになり、リセットトランジスタ14、19がオンになる。これにより、FD12の電位がリセット電位VRESになり、出力信号SFOUTの電位もリセット電位VRESに応じた電位に変化する。また、光電変換層123の第2部分123bにあるキャリアが排出される。 The selection circuit 17 is controlled such that the potential of the output signal SFOUT is read out at an arbitrary timing between time t1 and time t2. Next, at time t2, the control signals PRES1 and PRES2 change from low level to high level, and the reset transistors 14 and 19 are turned on. As a result, the potential of the FD12 becomes the reset potential VRES, and the potential of the output signal SFOUT also changes to a potential corresponding to the reset potential VRES. Further, carriers in the second portion 123b of the photoelectric conversion layer 123 are discharged.

なお、図12(b)においては、制御信号PRES1、PRES2がハイレベルになる期間が重複している例が示されている。すなわち、リセットトランジスタ19(第1トランジスタ)がオンになる期間とリセットトランジスタ14(第2トランジスタ)がオンになる期間とが重複している。これらの期間を少なくとも一部重複させることにより、FD12のリセット期間に光電変換層123の第2部分123bにあるキャリアを排出することができる。これにより、第3電極128から第2部分123bに捕獲されたキャリアを排出することに起因する出力信号への影響を低減することができる。しかしながら、これは必須ではなく、制御信号PRES1、PRES2のタイミングは異なっていてもよい。 Note that FIG. 12B shows an example in which the periods during which the control signals PRES1 and PRES2 are high level overlap. That is, the period during which the reset transistor 19 (first transistor) is turned on and the period during which the reset transistor 14 (second transistor) is turned on overlap. By at least partially overlapping these periods, carriers in the second portion 123b of the photoelectric conversion layer 123 can be discharged during the reset period of the FD 12 . This can reduce the influence on the output signal caused by the discharge of carriers trapped in the second portion 123 b from the third electrode 128 . However, this is not essential and the timing of the control signals PRES1, PRES2 may be different.

次に、時刻t3において、制御信号PRES1、PRES2がハイレベルからローレベルになり、リセットトランジスタ14、19がオフになる。これにより、電荷蓄積が再開される。また、リセットトランジスタ14、19がオフになるタイミングでは、ゲートソース間の寄生容量によるカップリングにより、FD12の電位及び出力信号SFOUTの電位が変化する。次に、時刻t4において、制御信号PBIASがハイレベルからローレベルになり、電流源トランジスタ16がオフになる。 Next, at time t3, the control signals PRES1 and PRES2 change from high level to low level, and the reset transistors 14 and 19 are turned off. This restarts the charge accumulation. Also, at the timing when the reset transistors 14 and 19 are turned off, the potential of the FD 12 and the potential of the output signal SFOUT change due to coupling due to parasitic capacitance between the gate and source. Next, at time t4, the control signal PBIAS changes from high level to low level, and the current source transistor 16 is turned off.

なお、任意のタイミングで光電変換部11のノイズレベルに相当する信号を読み出す構成であってもよい。また、図3のように、光電変換部11のカソード側が転送トランジスタ13を介して、FD12に接続される構成であってもよい。 It should be noted that the configuration may be such that a signal corresponding to the noise level of the photoelectric conversion unit 11 is read at arbitrary timing. Alternatively, as shown in FIG. 3, the cathode side of the photoelectric conversion unit 11 may be connected to the FD 12 via the transfer transistor 13. FIG.

酸素含有量の多い第2部分123bに捕獲されたキャリアは、一定時間が経過した後に再放出される場合があると考えられる。再放出されたキャリアは光検出装置の出力画像に残像として現れ得る。このように、第2部分123bに捕獲されたキャリアはノイズの原因となり得る。本実施形態では、第3電極128から第2部分123bに捕獲されたキャリアを排出できる構成を有している。したがって、本実施形態によれば、第1実施形態の効果に加えて、第2部分123bに捕獲されたキャリアに起因するノイズを低減する効果が得られる。 It is considered that the carriers trapped in the second portion 123b having a high oxygen content may be re-released after a certain period of time. Re-emitted carriers can appear as a residual image in the output image of the photodetector. Thus, carriers trapped in the second portion 123b can cause noise. In this embodiment, the configuration is such that the carriers trapped in the second portion 123b can be discharged from the third electrode 128. FIG. Therefore, according to the present embodiment, in addition to the effects of the first embodiment, an effect of reducing noise caused by carriers captured by the second portion 123b can be obtained.

なお、制御信号PRES2がハイレベルになるタイミングは、第2部分123bで捕獲されたキャリアの再放出にかかる時間、第1部分123aで生成された電荷に基づく信号が読み出されるタイミング等を考慮して適宜設定され得る。これにより、残像等のノイズが効果的に低減される。 The timing at which the control signal PRES2 goes high takes into consideration the time required for the re-emission of the carriers captured by the second portion 123b, the timing for reading out the signal based on the charges generated by the first portion 123a, and the like. It can be set as appropriate. This effectively reduces noise such as afterimages.

[第5実施形態]
上述の第1乃至第4実施形態において述べた半導体装置(光検出装置)は、光電変換により入射光に応じた信号を出力する光電変換素子として用いられ得る。光電変換素子は、例えば、光を検出する受光素子に用いられ得る。受光素子は、上述の第1乃至第4実施形態に係る半導体装置を含む光電変換素子と、光電変換素子によって生成された信号を処理する信号処理回路とを有する。
[Fifth embodiment]
The semiconductor device (photodetector) described in the above first to fourth embodiments can be used as a photoelectric conversion element that outputs a signal corresponding to incident light through photoelectric conversion. A photoelectric conversion element can be used, for example, as a light receiving element that detects light. The light receiving element has a photoelectric conversion element including the semiconductor device according to the above-described first to fourth embodiments, and a signal processing circuit that processes a signal generated by the photoelectric conversion element.

また、上述の光電変換素子は、入射光に応じた画像を生成する撮像システムに用いられてもよい。撮像システムは、複数のレンズを有する光学系と、光学系を通過した光を受光する撮像装置と、を有する。撮像装置は、上述の光電変換素子を含む。撮像システムは、具体的には、デジタルスチルカメラ、デジタルビデオカメラであり得る。以上の受光素子、撮像システム等のような光電変換素子を含む装置は、総称として、光電変換装置と呼ばれることもある。 Moreover, the photoelectric conversion element described above may be used in an imaging system that generates an image according to incident light. An imaging system has an optical system having a plurality of lenses and an imaging device that receives light that has passed through the optical system. An imaging device includes the photoelectric conversion element described above. The imaging system can be specifically a digital still camera, a digital video camera. A device including a photoelectric conversion device such as the light receiving device and imaging system described above may be generically called a photoelectric conversion device.

以下、本発明の第5実施形態として撮像システムの構成例を説明する。図13は、本実施形態に係る撮像システム500の構成例を示す図である。撮像システム500は、撮像装置530、撮像光学系502、CPU510、レンズ制御部512、撮像装置制御部514、画像処理部516、絞りシャッタ制御部518、表示部520、操作スイッチ522及び記録媒体524を備える。 A configuration example of an imaging system will be described below as a fifth embodiment of the present invention. FIG. 13 is a diagram showing a configuration example of an imaging system 500 according to this embodiment. The imaging system 500 includes an imaging device 530 , an imaging optical system 502 , a CPU 510 , a lens control unit 512 , an imaging device control unit 514 , an image processing unit 516 , an aperture shutter control unit 518 , a display unit 520 , an operation switch 522 and a recording medium 524 . Prepare.

撮像光学系502は、入射光を撮像装置530に導くことにより、被写体の光学像を形成するための光学系であり、レンズ群、絞り504等を含む。絞り504は、その開口径を調節することで撮影時の光量調節を行う機能を備えるほか、静止画撮影時には露光秒時調節用シャッタとしての機能も備える。レンズ群及び絞り504は、光軸方向に沿って進退可能に保持されており、これらの連動した動作によって変倍機能(ズーム機能)及び焦点調節機能を実現する。撮像光学系502は、撮像システム500に一体化されていてもよいし、撮像システム500への装着が可能な撮像レンズでもよい。 The imaging optical system 502 is an optical system for forming an optical image of a subject by guiding incident light to an imaging device 530, and includes a lens group, a diaphragm 504, and the like. The diaphragm 504 has a function of adjusting the amount of light at the time of shooting by adjusting its aperture diameter, and also has a function of a shutter for adjusting the exposure time when shooting a still image. The lens group and the diaphragm 504 are held so as to move forward and backward along the optical axis direction, and their interlocking operation realizes a variable power function (zoom function) and a focus adjustment function. The imaging optical system 502 may be integrated with the imaging system 500 or may be an imaging lens attachable to the imaging system 500 .

撮像光学系502の像空間には、撮像装置530が配置されている。撮像装置530は、上述の第1乃至第4実施形態に係る半導体装置を含むCMOSセンサ(画素部)と、その周辺回路(周辺回路領域)とを含んで構成される。撮像装置530は、複数の単位セルが2次元状に配置された構造を有する。複数の単位セルの各々は所定の色のカラーフィルタを有している。これにより、撮像装置530は、2次元単板カラーセンサを構成している。撮像装置530は、撮像光学系502により結像された被写体像を光電変換し、画像信号又は焦点検出信号として出力する。 An imaging device 530 is arranged in the image space of the imaging optical system 502 . The imaging device 530 includes a CMOS sensor (pixel portion) including the semiconductor device according to the above-described first to fourth embodiments, and its peripheral circuit (peripheral circuit region). The imaging device 530 has a structure in which a plurality of unit cells are arranged two-dimensionally. Each of the plurality of unit cells has a color filter of a predetermined color. Thus, the imaging device 530 constitutes a two-dimensional single-plate color sensor. The imaging device 530 photoelectrically converts the subject image formed by the imaging optical system 502 and outputs it as an image signal or a focus detection signal.

レンズ制御部512は、撮像光学系502のレンズ群の進退駆動を制御して変倍動作及び焦点調節を行う。レンズ制御部512は、これらの機能を実現するように構成された回路及び処理装置により構成されている。絞りシャッタ制御部518は、絞り504の開口径(絞り値)を変化させて撮影光量を調節する。レンズ制御部512及び絞りシャッタ制御部518は、それらの機能を実現するように構成された回路又は処理装置により構成される。 A lens control unit 512 controls the forward/backward drive of the lens group of the imaging optical system 502 to perform zooming and focus adjustment. The lens control unit 512 is composed of circuits and processing devices configured to realize these functions. A diaphragm/shutter control unit 518 changes the aperture diameter (aperture value) of the diaphragm 504 to adjust the amount of photographing light. The lens control unit 512 and the aperture/shutter control unit 518 are configured by circuits or processing devices configured to realize their functions.

CPU510は、カメラ本体の種々の制御を司るカメラ内の制御装置であり、演算部、ROM、RAM、A/Dコンバータ、D/Aコンバータ、通信インターフェイス回路等を含む。CPU510は、ROM等に記憶されたコンピュータプログラムに従ってカメラ内の各部の動作を制御し、AF、撮像、画像処理、記録等の一連の撮影動作を実行する。CPU510が実行し得るAF動作は、撮像光学系502の焦点状態の検出(焦点検出)を含む。CPU510は、信号処理部としての機能も有し得る。 A CPU 510 is an in-camera control device that controls various aspects of the camera body, and includes an arithmetic unit, ROM, RAM, A/D converter, D/A converter, communication interface circuit, and the like. The CPU 510 controls the operation of each unit in the camera according to a computer program stored in the ROM or the like, and executes a series of photographing operations such as AF, imaging, image processing, and recording. AF operations that can be executed by the CPU 510 include detection of the focus state of the imaging optical system 502 (focus detection). The CPU 510 can also function as a signal processing section.

撮像装置制御部514は、撮像装置530の動作を制御するとともに、撮像装置530から出力された信号をA/D変換してCPU510に送信するためのものである。撮像装置制御部514は、それらの機能を実現するように構成された回路又は制御装置により構成される。なお、A/D変換機能は、撮像装置制御部514ではなく、撮像装置530に備えられていてもよい。画像処理部516は、A/D変換された信号に対してγ変換、カラー補間等の画像処理を行って画像信号を生成するためのものである。 The imaging device control unit 514 controls the operation of the imaging device 530 , A/D-converts a signal output from the imaging device 530 , and transmits the signal to the CPU 510 . The imaging device control unit 514 is configured by a circuit or control device configured to realize those functions. Note that the A/D conversion function may be provided in the imaging device 530 instead of the imaging device control section 514 . An image processing unit 516 performs image processing such as γ conversion and color interpolation on the A/D converted signal to generate an image signal.

画像処理部516は、それらの機能を実現するように構成された回路又は制御装置により構成される。表示部520は、液晶表示装置(LCD)等の表示装置であり、カメラの撮影モードに関する情報、撮影前のプレビュー画像、撮影後の確認用画像、焦点検出時の合焦状態等を表示する。操作スイッチ522は、電源スイッチ、レリーズ(撮影トリガ)スイッチ、ズーム操作スイッチ、撮影モード選択スイッチ等を含む。記録媒体524は、撮影済み画像等を記録するためのものである。記録媒体524は、撮像システム500に内蔵されたものであってもよく、メモリカード等の着脱可能なものであってもよい。 The image processing unit 516 is configured by a circuit or control device configured to realize those functions. A display unit 520 is a display device such as a liquid crystal display (LCD), and displays information regarding the photographing mode of the camera, a preview image before photographing, a confirmation image after photographing, an in-focus state during focus detection, and the like. The operation switch 522 includes a power switch, a release (shooting trigger) switch, a zoom operation switch, a shooting mode selection switch, and the like. A recording medium 524 is for recording captured images and the like. The recording medium 524 may be built in the imaging system 500, or may be removable such as a memory card.

以上のように、本実施形態によれば、第1乃至第4実施形態に係る半導体装置を適用することにより、高性能な撮像システム500を実現することができる。 As described above, according to this embodiment, the high-performance imaging system 500 can be realized by applying the semiconductor devices according to the first to fourth embodiments.

[第6実施形態]
上述の第1乃至第4実施形態に係る半導体装置は、移動体に用いられ得る。移動体は上述の第1乃至第4実施形態に係る半導体装置を含む光電変換素子が設けられた本体と、本体を移動させるための移動手段を有する。移動体の具体例としては、自動車、航空機、船舶、ドローン等があげられる。光電変換素子は、本体の周囲の状況を撮像することができる。撮影された画像は、移動体の操作のサポートに用いられ得る。本体は、金属、炭素繊維等の材料により構成され得る。炭素繊維は、例えばポリカーボネート等であり得る。移動手段の具体例としては、タイヤ、磁気による浮遊装置、燃料を気化させ噴射する機構等が挙げられる。
[Sixth Embodiment]
The semiconductor devices according to the above-described first to fourth embodiments can be used in mobile objects. The moving body has a main body provided with photoelectric conversion elements including the semiconductor devices according to the above-described first to fourth embodiments, and moving means for moving the main body. Specific examples of mobile objects include automobiles, aircraft, ships, and drones. The photoelectric conversion element can image the surroundings of the main body. The captured images may be used in support of mobile operation. The body may be constructed of materials such as metal, carbon fiber, and the like. Carbon fibers can be, for example, polycarbonate or the like. Specific examples of moving means include tires, magnetic floating devices, and mechanisms for vaporizing and injecting fuel.

図14(a)及び図14(b)は、本実施形態に係る撮像システム及び移動体の構成例を示す図である。図14(a)は、車載カメラに関する撮像システム400の一例を示したものである。撮像システム400は、撮像装置410、画像処理部412、視差取得部414、距離取得部416及び衝突判定部418を有する。撮像装置410は、上述の第1乃至第4実施形態に係る半導体装置を含み、入射光に応じた画像データを生成する。画像処理部412は、撮像装置410により取得された複数の画像データに対して、画像処理を行う処理装置である。視差取得部414は、撮像装置410により取得された複数の画像データから視差(視差画像の位相差)の算出を行う処理装置である。また、距離取得部416は、算出された視差に基づいて対象物までの距離を算出する処理装置である。衝突判定部418は、算出された距離に基づいて衝突可能性があるか否かを判定する処理装置である。ここで、視差取得部414及び距離取得部416は、対象物までの距離情報等の情報を取得する情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。 FIGS. 14A and 14B are diagrams showing configuration examples of an imaging system and a moving body according to this embodiment. FIG. 14(a) shows an example of an imaging system 400 for an in-vehicle camera. The imaging system 400 has an imaging device 410 , an image processing section 412 , a parallax acquisition section 414 , a distance acquisition section 416 and a collision determination section 418 . The imaging device 410 includes the semiconductor device according to the first to fourth embodiments described above, and generates image data according to incident light. The image processing unit 412 is a processing device that performs image processing on a plurality of image data acquired by the imaging device 410 . The parallax acquisition unit 414 is a processing device that calculates parallax (phase difference of parallax images) from a plurality of image data acquired by the imaging device 410 . Further, the distance acquisition unit 416 is a processing device that calculates the distance to the object based on the calculated parallax. The collision determination unit 418 is a processing device that determines whether there is a possibility of collision based on the calculated distance. Here, the parallax acquisition unit 414 and the distance acquisition unit 416 are examples of information acquisition means for acquiring information such as distance information to the object. That is, the distance information is information related to parallax, defocus amount, distance to the object, and the like.

衝突判定部418は、これらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。上述した各種の処理装置は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールに基づいて演算を行う汎用のハードウェアによって実現されてもよい。また、処理装置は、FPGA(Field Programmable Gate Array)、ASIC(Application Specific Integrated Circuit)等によって実現されてもよい。また、処理装置は、これらの組合せによって実現されてもよい。 Collision determination unit 418 may determine the possibility of collision using any of these distance information. The various processing devices described above may be realized by specially designed hardware, or may be realized by general-purpose hardware that performs calculations based on software modules. Also, the processing device may be realized by FPGA (Field Programmable Gate Array), ASIC (Application Specific Integrated Circuit), or the like. Also, the processing device may be realized by a combination of these.

撮像システム400は、車両情報取得装置420と接続されており、車速、ヨーレート、舵角等の車両情報を取得することができる。また、撮像システム400には、衝突判定部418での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ECU430が接続されている。すなわち、制御ECU430は、距離情報に基づいて移動体を制御する移動体制御手段の一例である。また、撮像システム400は、衝突判定部418での判定結果に基づいて、ドライバーに警報を発する警報装置440とも接続されている。例えば、衝突可能性が高いことを示す判定結果を衝突判定部418が出力している場合には、制御ECU430はブレーキをかける、アクセルを戻す、エンジン出力を抑制する等により衝突を回避、被害を軽減する車両制御を行う。警報装置440は音等の警報を鳴らす、カーナビゲーションシステム等の画面に警報情報を表示する、シートベルト、ステアリング等に振動を与える等によりユーザに警告を行う。 The imaging system 400 is connected to a vehicle information acquisition device 420, and can acquire vehicle information such as vehicle speed, yaw rate, and steering angle. Further, the imaging system 400 is connected to a control ECU 430 which is a control device that outputs a control signal for generating a braking force to the vehicle based on the determination result of the collision determination section 418 . In other words, the control ECU 430 is an example of mobile body control means for controlling the mobile body based on the distance information. The imaging system 400 is also connected to an alarm device 440 that issues an alarm to the driver based on the determination result of the collision determination section 418 . For example, when the collision determination unit 418 outputs a determination result indicating that there is a high possibility of collision, the control ECU 430 applies the brake, releases the accelerator, suppresses the engine output, etc. to avoid the collision and prevent damage. Vehicle control to mitigate. The alarm device 440 warns the user by sounding an alarm such as sound, displaying alarm information on a screen of a car navigation system or the like, or vibrating a seat belt, a steering wheel, or the like.

本実施形態では、車両の周囲、例えば前方又は後方を撮像システム400で撮像する。図14(b)は、車両前方(撮像範囲450)を撮像する場合の撮像システム400の構成を示している。車両情報取得装置420は、撮像を実行させるように撮像システム400に指示を送る。 In this embodiment, the imaging system 400 images the surroundings of the vehicle, for example, the front or the rear. FIG. 14(b) shows the configuration of the imaging system 400 when imaging the front of the vehicle (imaging range 450). Vehicle information acquisition device 420 sends an instruction to imaging system 400 to perform imaging.

以上のように、本実施形態によれば、第1乃至第4実施形態に係る半導体装置を適用することにより、測距の精度がより向上された撮像システム及び移動体を実現することができる。 As described above, according to the present embodiment, by applying the semiconductor devices according to the first to fourth embodiments, it is possible to realize an imaging system and a moving object with further improved distance measurement accuracy.

以上の説明では、他の車両と衝突しないように制御する例を述べたが、本実施形態の構成は、他の車両に追従して自動運転する制御、車線からはみ出さないように自動運転する制御等にも適用可能である。更に、撮像システム400は、自動車等の車両に限らず、例えば、船舶、航空機、産業用ロボット等の移動体(輸送機器)にも適用することができる。移動体(輸送機器)における移動装置は、エンジン、モーター、車輪、プロペラ等の各種の移動手段である。また、本実施形態の撮像システム400は、移動体に限らず、高度道路交通システム(ITS)等、広く物体認識を利用する機器に適用することもできる。 In the above description, an example of controlling the vehicle so as not to collide with another vehicle has been described. It can also be applied to control and the like. Furthermore, the imaging system 400 can be applied not only to vehicles such as automobiles, but also to moving bodies (transportation equipment) such as ships, aircraft, and industrial robots. Moving devices in moving bodies (transportation equipment) are various moving means such as engines, motors, wheels, and propellers. In addition, the imaging system 400 of the present embodiment can be applied not only to mobile objects but also to devices that widely use object recognition, such as intelligent transportation systems (ITS).

[変形実施形態]
本発明は、上述の実施形態に限らず種々の変形が可能である。例えば、いずれかの実施形態の一部の構成を、他の実施形態に追加した形態、あるいは他の実施形態の一部の構成と置換した形態も本発明の実施形態である。
[Modified embodiment]
The present invention is not limited to the above-described embodiment, and various modifications are possible. For example, a form in which a part of the configuration of any one of the embodiments is added to another embodiment, or a form in which a part of the configuration of another embodiment is replaced is also an embodiment of the present invention.

また、上述の実施形態に示した撮像システムは、本発明の半導体装置を適用しうる撮像システムの例を示したものであり、本発明の半導体装置を適用可能な撮像システムは、図13、図14(a)及び図14(b)に示した構成に限定されるものではない。 Further, the imaging systems shown in the above-described embodiments are examples of imaging systems to which the semiconductor device of the present invention can be applied. 14(a) and 14(b).

なお、上述の実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。 It should be noted that the above-described embodiments are merely examples of specific implementations of the present invention, and the technical scope of the present invention should not be construed to be limited by these. That is, the present invention can be embodied in various forms without departing from its technical concept or main features.

本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサがプログラムを読み出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。 The present invention supplies a program that implements one or more functions of the above-described embodiments to a system or apparatus via a network or a storage medium, and one or more processors in the computer of the system or apparatus reads and executes the program. It can also be realized by processing to It can also be implemented by a circuit (for example, ASIC) that implements one or more functions.

101 基板
121 第1電極
123 光電変換層
123a 第1部分
123b 第2部分
101 Substrate 121 First Electrode 123 Photoelectric Conversion Layer 123a First Part 123b Second Part

Claims (21)

基板と、
前記基板の上に互いに間隙を隔てて配された複数の第1電極と、
前記複数の第1電極の上に配された第1部分と前記間隙の上に配された第2部分とを含む光電変換層と、
を有し、
前記第2部分における単位体積あたりの酸素のモル基準での含有量は、前記第1部分における単位体積あたりの酸素のモル基準での含有量よりも高い
ことを特徴とする半導体装置。
a substrate;
a plurality of first electrodes spaced apart from each other on the substrate;
a photoelectric conversion layer including a first portion disposed on the plurality of first electrodes and a second portion disposed on the gap;
has
A semiconductor device, wherein a molar content of oxygen per unit volume in the second portion is higher than a molar content of oxygen per unit volume in the first portion.
前記光電変換層は、量子ドットを含む
ことを特徴とする請求項1に記載の半導体装置。
The semiconductor device according to claim 1, wherein the photoelectric conversion layer includes quantum dots.
前記量子ドットは、PbSを含む
ことを特徴とする請求項2に記載の半導体装置。
3. The semiconductor device according to claim 2, wherein the quantum dots contain PbS.
前記第2部分は、PbSO、PbSO及びPbSOの少なくとも1つを含む
ことを特徴とする請求項3に記載の半導体装置。
4. The semiconductor device according to claim 3, wherein said second portion includes at least one of PbSO2 , PbSO3 and PbSO4.
前記光電変換層は、有機光電変換材料を含む
ことを特徴とする請求項1に記載の半導体装置。
The semiconductor device according to claim 1, wherein the photoelectric conversion layer contains an organic photoelectric conversion material.
前記第2部分における単位体積あたりの酸素のモル基準での含有量は、前記第1部分における単位体積あたりの酸素のモル基準での含有量の1.5倍以上である
ことを特徴とする請求項1乃至5のいずれか1項に記載の半導体装置。
The molar content of oxygen per unit volume in the second portion is at least 1.5 times the molar content of oxygen per unit volume in the first portion. 6. The semiconductor device according to any one of Items 1 to 5.
前記光電変換層の上に配された第2電極を更に有し、
前記複数の第1電極は前記基板の主面に沿って配されており、
前記第2部分において、酸素含有量は、前記基板の前記主面に垂直な方向において前記第2電極に近いほど多く、前記基板の前記主面に垂直な方向において前記複数の第1電極に近いほど少ない
ことを特徴とする請求項1乃至6のいずれか1項に記載の半導体装置。
further comprising a second electrode disposed on the photoelectric conversion layer;
The plurality of first electrodes are arranged along the main surface of the substrate,
In the second portion, the oxygen content is higher the closer to the second electrode in the direction perpendicular to the main surface of the substrate, and closer to the plurality of first electrodes in the direction perpendicular to the main surface of the substrate. 7. The semiconductor device according to any one of claims 1 to 6, wherein:
前記第2部分は、高酸化部分と、低酸化部分と、を有し、
前記高酸化部分における単位体積あたりの酸素のモル基準での含有量は前記第1部分における単位体積あたりの酸素のモル基準での含有量よりも高く、
前記低酸化部分における単位体積あたりの酸素のモル基準での含有量は前記高酸化部分における単位体積あたりの酸素のモル基準での含有量よりも低く、
前記第2部分における前記高酸化部分の存在比は、前記基板の前記主面に垂直な方向において、前記第2電極に近いほど高く、前記複数の第1電極に近いほど低い
ことを特徴とする請求項7に記載の半導体装置。
the second portion has a highly oxidized portion and a less oxidized portion;
the content of oxygen per unit volume in the highly oxidized portion on a molar basis is higher than the content of oxygen per unit volume in the first portion on a molar basis;
the oxygen content on a molar basis per unit volume in the low oxidation portion is lower than the oxygen content on a molar basis per unit volume in the high oxidation portion;
The existence ratio of the highly oxidized portion in the second portion is higher in a direction perpendicular to the main surface of the substrate as it approaches the second electrode and lower as it approaches the plurality of first electrodes. 8. The semiconductor device according to claim 7.
前記高酸化部分における単位体積あたりの酸素のモル基準での含有率は、前記基板の前記主面に垂直な方向において、前記第2電極に近いほど高く、前記複数の第1電極に近いほど低い
ことを特徴とする請求項8に記載の半導体装置。
The molar content of oxygen per unit volume in the highly oxidized portion is higher in the direction perpendicular to the main surface of the substrate as it approaches the second electrode and lower as it approaches the plurality of first electrodes. 9. The semiconductor device according to claim 8, wherein:
前記第2部分は、単位体積あたりの酸素のモル基準での含有量が前記第1部分における単位体積あたりの酸素のモル基準での含有量よりも高い高酸化部分を有し、
前記高酸化部分における単位体積あたりの酸素のモル基準での含有率は、前記基板の前記主面に垂直な方向において、前記第2電極に近いほど高く、前記複数の第1電極に近いほど低い
ことを特徴とする請求項7に記載の半導体装置。
the second portion has a highly oxidized portion in which the content of oxygen per unit volume on a molar basis is higher than the content of oxygen per unit volume in the first portion on a molar basis;
The molar content of oxygen per unit volume in the highly oxidized portion is higher in the direction perpendicular to the main surface of the substrate as it approaches the second electrode and lower as it approaches the plurality of first electrodes. 8. The semiconductor device according to claim 7, wherein:
前記複数の第1電極の各々の間に配された第3電極と、
前記第3電極に接続された第1トランジスタと、
を更に有し、
前記第1トランジスタがオンになることにより、前記光電変換層に蓄積されたキャリアが前記第3電極から排出される
ことを特徴とする請求項1乃至10のいずれか1項に記載の半導体装置。
a third electrode disposed between each of the plurality of first electrodes;
a first transistor connected to the third electrode;
further having
The semiconductor device according to any one of claims 1 to 10, wherein carriers accumulated in the photoelectric conversion layer are discharged from the third electrode by turning on the first transistor.
前記複数の第1電極の1つに接続された第2トランジスタを更に有し、
前記第1トランジスタがオンになる期間と前記第2トランジスタがオンになる期間とは、少なくとも一部が重複している
ことを特徴とする請求項11に記載の半導体装置。
further comprising a second transistor connected to one of the plurality of first electrodes;
12. The semiconductor device according to claim 11, wherein a period during which said first transistor is turned on and a period during which said second transistor is turned on overlap at least partially.
請求項1乃至12のいずれか1項に記載の半導体装置と、
前記半導体装置に入射光を導く光学系と、
を有することを特徴とする光電変換装置。
A semiconductor device according to any one of claims 1 to 12;
an optical system for guiding incident light to the semiconductor device;
A photoelectric conversion device comprising:
本体と、
請求項1乃至12のいずれか1項に記載の半導体装置であって、前記本体に設けられている半導体装置と、
前記本体を移動させるための移動手段と、
を有することを特徴とする移動体。
the main body;
13. The semiconductor device according to any one of claims 1 to 12, wherein the semiconductor device is provided in the body;
moving means for moving the body;
A moving body characterized by having
基板を準備するステップと、
前記基板の上に互いに間隙を隔てて配された複数の第1電極を形成するステップと、
前記複数の第1電極の上に配された第1部分と前記間隙の上に配された第2部分とを含む光電変換層を形成するステップと、
酸素を含む雰囲気下で前記光電変換層に光を照射するステップと、
を有し、
前記第2部分には、前記第1部分よりも多い光量が照射される
ことを特徴とする半導体装置の製造方法。
preparing a substrate;
forming a plurality of spaced-apart first electrodes on the substrate;
forming a photoelectric conversion layer including a first portion overlying the plurality of first electrodes and a second portion overlying the gap;
irradiating the photoelectric conversion layer with light in an atmosphere containing oxygen;
has
A method of manufacturing a semiconductor device, wherein the second portion is irradiated with a larger amount of light than the first portion.
前記光を照射するステップの前に、前記第1部分に照射される光を遮蔽するマスクを配するステップを更に有する
ことを特徴とする請求項15に記載の半導体装置の製造方法。
16. The method of manufacturing a semiconductor device according to claim 15, further comprising, before the step of irradiating the light, placing a mask for shielding the light irradiated onto the first portion.
前記光を照射するステップの前に、前記光電変換層に照射される光を吸収する犠牲膜を前記第1部分の上に形成するステップを更に有する
ことを特徴とする請求項15に記載の半導体装置の製造方法。
16. The semiconductor according to claim 15, further comprising, before the step of irradiating the light, forming a sacrificial film on the first portion for absorbing the light with which the photoelectric conversion layer is irradiated. Method of manufacturing the device.
前記犠牲膜は、フォトレジストを含む
ことを特徴とする請求項17に記載の半導体装置の製造方法。
18. The method of manufacturing a semiconductor device according to claim 17, wherein the sacrificial film contains photoresist.
前記光を照射するステップの前に、前記光電変換層の上に第2電極を形成するステップと、前記犠牲膜をマスクとして前記第2電極をエッチングするステップとを更に有する
ことを特徴とする請求項17又は18に記載の半導体装置の製造方法。
The method further comprises forming a second electrode on the photoelectric conversion layer and etching the second electrode using the sacrificial film as a mask before the step of irradiating light. 19. A method of manufacturing a semiconductor device according to Item 17 or 18.
前記光を照射するステップにおいて、前記光電変換層に照射される光の焦点は、前記光電変換層の上面よりも上である
ことを特徴とする請求項15乃至19のいずれか1項に記載の半導体装置の製造方法。
20. The method according to any one of claims 15 to 19, wherein in the step of irradiating light, the focus of the light irradiated onto the photoelectric conversion layer is above the upper surface of the photoelectric conversion layer. A method of manufacturing a semiconductor device.
前記第2部分における酸素のモル基準での含有率は、前記第1部分における酸素のモル基準での含有率よりも高い
ことを特徴とする請求項15乃至20のいずれか1項に記載の半導体装置の製造方法。
21. The semiconductor according to any one of claims 15 to 20, wherein the molar content of oxygen in the second portion is higher than the molar content of oxygen in the first portion. Method of manufacturing the device.
JP2021027747A 2021-02-24 2021-02-24 Semiconductor device and method for manufacturing the same Active JP7636907B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021027747A JP7636907B2 (en) 2021-02-24 2021-02-24 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021027747A JP7636907B2 (en) 2021-02-24 2021-02-24 Semiconductor device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
JP2022129162A true JP2022129162A (en) 2022-09-05
JP7636907B2 JP7636907B2 (en) 2025-02-27

Family

ID=83150249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021027747A Active JP7636907B2 (en) 2021-02-24 2021-02-24 Semiconductor device and method for manufacturing the same

Country Status (1)

Country Link
JP (1) JP7636907B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024237002A1 (en) * 2023-05-15 2024-11-21 ソニーセミコンダクタソリューションズ株式会社 Light detection apparatus and electronic device
WO2025094350A1 (en) * 2023-11-02 2025-05-08 ソニーセミコンダクタソリューションズ株式会社 Light detection device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150091115A1 (en) 2013-10-02 2015-04-02 Visera Technologies Company Limited Imaging devices with partitions in photoelectric conversion layer
JP7005331B2 (en) 2017-12-21 2022-01-21 キヤノン株式会社 Imaging device and imaging system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024237002A1 (en) * 2023-05-15 2024-11-21 ソニーセミコンダクタソリューションズ株式会社 Light detection apparatus and electronic device
WO2025094350A1 (en) * 2023-11-02 2025-05-08 ソニーセミコンダクタソリューションズ株式会社 Light detection device

Also Published As

Publication number Publication date
JP7636907B2 (en) 2025-02-27

Similar Documents

Publication Publication Date Title
US10468451B2 (en) Imaging element, stacked-type imaging element, solid-state imaging device, and driving method for solid-state imaging device
KR102653049B1 (en) imaging device
TWI756207B (en) Imaging element, stacked-type imaging element, solid-state imaging device, and driving method for solid-state imaging device
US20150295007A1 (en) Image sensor with dielectric charge trapping device
KR102656300B1 (en) Imaging devices, stacked imaging devices, and solid-state imaging devices
US12295179B2 (en) Light detecting element and photoelectric conversion device
TW201944590A (en) Imaging element, multilayer imaging element, and solid-state imaging device
JP7636907B2 (en) Semiconductor device and method for manufacturing the same
TWI835844B (en) Imaging elements, multilayer imaging elements and solid-state imaging devices
CN104835825A (en) High-speed CMOS image sensor
TW202006937A (en) Imaging element and solid-state imaging device
TW202101747A (en) Color and infrared image sensor
JP2024069319A (en) Semiconductor device, light detection system, light emitting system, and mobile object
TW202335276A (en) Imaging element, multilayer imaging element, and solid-state imaging device
TWI856062B (en) Imaging element, multilayer imaging element, solid-state imaging device, and imaging element manufacturing method
TWI833771B (en) solid camera device
CN117751454A (en) Solid-state imaging apparatus, electronic device and method
KR102717893B1 (en) solid state imaging device
CN116097444A (en) Solid imaging device and identification system
US20240038811A1 (en) Photoelectric conversion apparatus and equipment
JP2020088291A (en) Photoelectric conversion device, photoelectric conversion system, moving body
JP2023174170A (en) Photoelectric conversion element
JP2020096147A (en) Photoelectric conversion device, photoelectric conversion system and moving body
JP2015056518A (en) Back-illuminated CMOS image sensor and method for manufacturing back-illuminated CMOS image sensor

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20220630

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20241016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20241029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250214

R150 Certificate of patent or registration of utility model

Ref document number: 7636907

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150