[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2022158612A - 電子部品の実装方法、表示装置、及び、回路基板 - Google Patents

電子部品の実装方法、表示装置、及び、回路基板 Download PDF

Info

Publication number
JP2022158612A
JP2022158612A JP2021063629A JP2021063629A JP2022158612A JP 2022158612 A JP2022158612 A JP 2022158612A JP 2021063629 A JP2021063629 A JP 2021063629A JP 2021063629 A JP2021063629 A JP 2021063629A JP 2022158612 A JP2022158612 A JP 2022158612A
Authority
JP
Japan
Prior art keywords
spacer
circuit board
sapphire substrate
hole
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021063629A
Other languages
English (en)
Inventor
健一 武政
Kenichi Takemasa
一幸 山田
Kazuyuki Yamada
圭介 浅田
Keisuke Asada
大樹 磯野
Daiki ISONO
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2021063629A priority Critical patent/JP2022158612A/ja
Priority to US17/706,612 priority patent/US20220320041A1/en
Priority to CN202210347325.1A priority patent/CN115207171A/zh
Publication of JP2022158612A publication Critical patent/JP2022158612A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00
    • H01L25/0753—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00 the devices being arranged next to each other
    • H01L33/0093—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L27/156—
    • H01L33/0095—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】歩留まりを向上することが可能な電子部品の実装方法、表示装置、及び、回路基板を提供する。【解決手段】第１面１０Ａを有する絶縁基板１０、及び、前記第１面側に位置する端子部１１及びスペーサＳＰを備えた回路基板ＣＢと、第２面２０Ａを有するサファイア基板２０、及び、前記第２面側に位置する電子部品ＬＥＤを備えたウエハＷＦと、を備えるワークＷＫを、前記第１面及び前記第２面が対向するようにステージＳＴと加圧ジグ４１との間に載置し、前記加圧ジグを前記サファイア基板の一部に当接させ、前記スペーサの上面の一部と前記第２面との間の当接部分に荷重を加え、前記加圧ジグで前記サファイア基板を前記回路基板側に加圧し、前記スペーサの前記上面の他の部分と前記第２面とを当接させ、前記サファイア基板を平坦化する、電子部品の実装方法。【選択図】図５

Description

本発明の実施形態は、電子部品の実装方法、表示装置、及び、回路基板に関する。
一般に、自発光素子である発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を用いたＬＥＤ表示装置が知られているが、近年では、より高精細化した表示装置として、マイクロＬＥＤと称される微小なダイオード素子を用いた表示装置が開発されている。このマイクロＬＥＤ表示装置は、従来の液晶表示装置や有機ＥＬ表示装置とは異なり、表示領域にチップ状の多数のマイクロＬＥＤが実装されて形成されるため、高精細化と大型化の両立が容易であり、次世代の表示装置として注目されている。
チップ状の多数のマイクロＬＥＤを表示領域に実装する方法としては、レーザーリフトオフ（ＬＬＯ：Ｌａｓｅｒ Ｌｉｆｔ Ｏｆｆ）を利用した方法が知られている。複数のマイクロＬＥＤは、表示領域に実装される前にはサファイア基板上に形成されている。しかしながら、ＬＬＯによってマイクロＬＥＤをサファイア基板から剥離する際に、サファイア基板に反りが生じている場合、レーザー光が所望の位置に照射されない恐れがある。これを解消するために、サファイア基板の全面を押し付けて、サファイア基板の反りを平坦化する方法が知られている。
特開２０１９－８３２８０号公報 米国特許第１０７７０４２６号明細書
本実施形態の目的は、歩留まりを向上することが可能な電子部品の実装方法、表示装置、及び、回路基板を提供することにある。
本実施形態によれば、第１面を有する絶縁基板、及び、前記第１面側に位置する端子部及びスペーサを備えた回路基板と、第２面を有するサファイア基板、及び、前記第２面側に位置する電子部品を備えたウエハと、を備えるワークを、前記第１面及び前記第２面が対向するようにステージと加圧ジグとの間に載置し、前記加圧ジグを前記サファイア基板の一部に当接させ、前記スペーサの上面の一部と前記第２面との間の当接部分に荷重を加え、前記加圧ジグで前記サファイア基板を前記回路基板側に加圧し、前記スペーサの前記上面の他の部分と前記第２面とを当接させ、前記サファイア基板を平坦化し、前記加圧ジグの窓部を通して第１レーザー光を前記ワークに照射し、前記電子部品を前記回路基板に接合し、前記窓部を通して前記第１レーザー光とは異なる波長帯を有する第２レーザー光を前記ワークに照射し、前記サファイア基板から前記電子部品を剥離し、前記加圧ジグを前記サファイア基板から離間させる、電子部品の実装方法が提供される。
本実施形態によれば、第１面を有する絶縁基板と、前記第１面側に位置し、複数の孔部を有するスペーサと、前記第１面側に位置し、前記孔部内に位置する複数の電子部品と、を備え、前記スペーサは、酸化アルミニウムで形成されている、表示装置が提供される。
本実施形態によれば、第１面を有する絶縁基板と、前記第１面側に位置し、複数の孔部を有するスペーサと、前記第１面側に位置し、前記孔部内に位置する複数の端子部と、を備え、前記スペーサは、酸化アルミニウムで形成されている、回路基板が提供される。
図１は、表示装置の構成を概略的に示す斜視図である。 図２は、回路基板の構成を概略的に示す断面図である。 図３は、ウエハの構成を概略的に示す断面図である。 図４は、本実施形態に係る実装方法の第１工程を示す図である。 図５は、本実施形態に係る実装方法の第２工程を示す図である。 図６は、本実施形態に係る実装方法の第３工程を示す図である。 図７は、本実施形態に係る実装方法の第４工程を示す図である。 図８は、本実施形態に係る実装方法の第５工程を示す図である。 図９は、本実施形態に係る実装方法の第６工程を示す図である。 図１０は、表示パネルの構成を概略的に示す断面図である。 図１１は、本実施形態に係る回路基板及びウエハを示す平面図である。 図１２は、本実施形態に係る表示パネルを示す平面図である。 図１３は、第１変形例に係る回路基板及びウエハを示す平面図である。 図１４は、第１変形例に係る表示パネルを示す平面図である。 図１５は、第２変形例に係る回路基板及びウエハを示す平面図である。 図１６は、第２変形例に係る表示パネルを示す平面図である。
以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
図１は、表示装置ＤＳＰの構成を概略的に示す斜視図である。
本明細書においては、図示したように第１方向Ｘ、第２方向Ｙ、第３方向Ｚを定義する。第２方向Ｙは、第１方向Ｘに対して垂直な方向であり、第３方向Ｚは、第１方向Ｘ、第２方向Ｙに対して垂直な方向である。第１方向Ｘと第２方向Ｙは、垂直に交わっているが、垂直以外の角度で交わってもよい。本明細書において、第３方向Ｚを示す矢印の先端に向かう方向を「上」と称し、矢印の先端から逆に向かう方向を「下」と称する。また、第３方向Ｚを示す矢印の先端側に表示装置ＤＳＰや製造装置などを観察する観察位置があるものとし、この観察位置から、第１方向Ｘ及び第２方向Ｙで規定されるＸ－Ｙ平面に向かって見ることを平面視という。
本明細書においては、電子部品として、表示装置ＤＳＰに用いるＬＥＤチップ（発光素子）を一例として説明する。
以下、本明細書においては、表示装置ＤＳＰが自発光素子であるマイクロＬＥＤを用いたマイクロＬＥＤ表示装置である場合について説明する。
図１に示すように、表示装置ＤＳＰは、表示パネルＰＮＬ、プリント回路基板ＰＣＢ１及びＰＣＢ２、及び、駆動ＩＣチップ２を備えている。
表示パネルＰＮＬは、一例では矩形状である。図示した例では、表示パネルＰＮＬの短辺ＥＸは第１方向Ｘと平行であり、表示パネルＰＮＬの長辺ＥＹは第２方向Ｙと平行である。第３方向Ｚは、表示パネルＰＮＬの厚さ方向に相当する。表示パネルＰＮＬの主面は、第１方向Ｘと第２方向Ｙとにより規定されるＸ－Ｙ平面に平行である。表示パネルＰＮＬは、表示領域ＤＡと、表示領域ＤＡの外側の非表示領域ＮＤＡと、を有している。図示した例では、非表示領域ＮＤＡは、表示領域ＤＡを囲んでいる。表示パネルＰＮＬは、非表示領域ＮＤＡに端子領域ＭＴを有している。端子領域ＭＴは、表示パネルＰＮＬの短辺ＥＸに沿って設けられ、表示パネルＰＮＬを外部装置などと電気的に接続するための端子を含んでいる。
表示領域ＤＡは、画像を表示する領域であり、例えばマトリクス状に配置された複数の画素ＰＸを備えている。画素ＰＸは、発光素子（マイクロＬＥＤ）及び発光素子を駆動するためのスイッチング素子などを含んでいる。
プリント回路基板ＰＣＢ１は、端子領域ＭＴの上に実装され、表示パネルＰＮＬと電気的に接続されている。プリント回路基板ＰＣＢ１は、例えばフレキシブルプリント回路基板である。プリント回路基板ＰＣＢ２は、例えばプリント回路基板ＰＣＢ１の下方においてプリント回路基板ＰＣＢ１と接続されている。プリント回路基板ＰＣＢ２は、例えばリジットなプリント回路基板である。
駆動ＩＣチップ２は、プリント回路基板ＰＣＢ１上に実装されている。なお、駆動ＩＣチップ２は、プリント回路基板ＰＣＢ１の下に実装されてもよいし、表示パネルＰＮＬの非表示領域ＮＤＡに実装されてもよいし、プリント回路基板ＰＣＢ２に実装されてもよい。駆動ＩＣチップ２は、例えばプリント回路基板ＰＣＢ１及びＰＣＢ２を介して図示しない制御基板と接続されている。駆動ＩＣチップ２は、制御基板から出力される映像信号に基づいて、複数の画素ＰＸを駆動し表示パネルＰＮＬに画像を表示する制御を実行する。
以下では、上記した表示パネルＰＮＬのベース基板となる回路基板ＣＢに対して発光素子ＬＥＤを実装する方法を説明する。より詳しくは、図３に示すウエハＷＦから発光素子ＬＥＤをレーザーリフトオフ（ＬＬＯ）により剥離して、図２に示す回路基板ＣＢに実装する方法について説明する。
まず、図２及び図３を参照して、回路基板ＣＢ及びウエハＷＦの構成について説明する。
図２は、回路基板ＣＢの構成を概略的に示す断面図である。
回路基板ＣＢは、絶縁基板１０、複数の端子部１１、複数の接合部材１２、及び、スペーサＳＰを備えている。
絶縁基板１０は、例えばガラス基板もしくは可撓性を有する樹脂基板であり、面（第１面）１０Ａと、面１０Ａの反対側の面１０Ｂと、を有している。図示を省略しているが、絶縁基板１０上には、発光素子ＬＥＤを駆動するためのスイッチング素子や各種配線パターンが形成されている。スイッチング素子は薄膜トランジスタであり、回路基板ＣＢはアレイ基板やバックプレーン基板などと称されることもある。
複数の端子部１１は、絶縁基板１０の面１０Ａ側に位置している。１つの端子部１１は、１組の第１電極１１Ａ及び第２電極１１Ｂによって構成されている。端子部１１は、例えば、表示装置ＤＳＰに実装される発光素子ＬＥＤと同数だけ形成されている。端子部１１は、例えば、Ａｌ（アルミニウム）、Ｔｉ（チタン）、Ｍｏ（モリブデン）、Ｗ（タングステン）などの金属材料、及び、これらの金属材料の積層体で形成されている。
複数の接合部材１２は、それぞれ端子部１１の上に配置されている。１つの接合部材１２は、１組の第１接合部材１２Ａ及び第２接合部材１２Ｂによって構成されている。第１接合部材１２Ａは、第１電極１１Ａの上に位置している。第２接合部材１２Ｂは、第２電極１１Ｂの上に位置している。接合部材１２は、端子部１１と、後述する発光素子ＬＥＤの端子部２２とを接合するための部材である。詳細については後述するが、接合部材１２は、４００ｎｍ～３０００ｎｍの波長帯のレーザー光が照射されると、レーザーアブレーションにより加熱・溶融する金属材料で形成されており、例えばＳｎ（スズ）、Ａｇ（銀）などの金属材料で形成されている。接合部材１２は、半田部材と称されてもよい。また、図示した例では、接合部材１２は端子部１１に設けられているが、後述する発光素子ＬＥＤの端子部２２に設けられていてもよい。
スペーサＳＰは、絶縁基板１０の面１０Ａ側に位置している。スペーサＳＰは、図１１で後述するように一体で形成されており、複数の孔部ＨＬを有している。スペーサＳＰは、例えば、Ａｌ２Ｏ３（酸化アルミニウム）で形成されている。複数の端子部１１は、それぞれ孔部ＨＬ内に位置している。
図３は、ウエハＷＦの構成を概略的に示す断面図である。
ウエハＷＦは、サファイア基板２０、及び、複数の発光素子（電子部品）ＬＥＤを備えている。サファイア基板２０は、面（第２面）２０Ａと、面２０Ａの反対側の面２０Ｂと、を有している。サファイア基板２０は、Ａｌ２Ｏ３で形成されている。
複数の発光素子ＬＥＤは、サファイア基板２０の面２０Ａ側に位置している。発光素子ＬＥＤは、発光層２１及び端子部２２を備えている。
発光層２１は、図示しない剥離層を介してサファイア基板２０の面２０Ａに固着されている。端子部２２は、発光層２１の上に配置されている。１つの端子部２２は、１組の第１電極２２Ａ及び第２電極２２Ｂによって構成されている。第１電極２２Ａ及び第２電極２２Ｂは、一方がアノード電極に相当し、もう一方がカソード電極に相当する。端子部２２は、回路基板ＣＢ側に配置された接合部材１２により端子部１１に接合され、端子部１１と電気的に接続される。端子部２２は、バンプと称されてもよい。
次に、図４乃至図９を参照して、発光素子ＬＥＤを回路基板ＣＢに実装する実装方法について説明する。以下、本明細書では、上述した回路基板ＣＢ及びウエハＷＦを積層したものをワークＷＫと称することとする。
図４は、本実施形態に係る実装方法の第１工程を示す図である。第１工程は、ステージＳＴ上にワークＷＫを載置する工程を示している。なお、回路基板ＣＢの端子部１１及び接合部材１２と、ウエハＷＦの発光素子ＬＥＤとはそれぞれ簡略化した一層として図示している。
まず、実装装置１００の構成について説明する。実装装置１００は、ウエハＷＦ上の発光素子ＬＥＤを回路基板ＣＢに実装するための装置である。
実装装置１００は、ワークが載置されるステージＳＴ、加圧ジグ４１、レーザー装置６０、及び、駆動部ＤＲを備えている。
ステージＳＴは、ワークを支持する支持面ＳＴＡを有している。
加圧ジグ４１は、ステージＳＴと第３方向Ｚに対向している。加圧ジグ４１は、ステージＳＴとの間でワークＷＫを加圧するように構成されている。加圧ジグ４１は、支持面ＳＴＡと第３方向Ｚに対向する窓部４１Ａを有している。窓部４１Ａは、例えば透明な材料で形成され、レーザー光を透過する。
レーザー装置６０は、第１レーザー光源ＬＳ１、第２レーザー光源ＬＳ２、光学系ＯＳ、及び、レーザーヘッド６０Ａを備えている。第１レーザー光源ＬＳ１は、第１レーザー光ＬＺ１を出射する。第２レーザー光源ＬＳ２は、第２レーザー光ＬＺ２を出射する（図７及び図８参照）。光学系ＯＳは、例えば、第１レーザー光ＬＺ１及び第２レーザー光ＬＺ２の光路を調整するミラーなどを有している。レーザー装置６０は、レーザーヘッド６０Ａから第１レーザー光ＬＺ１及び第２レーザー光ＬＺ２を出射する。
駆動部ＤＲは、加圧ジグ４１の駆動を制御する第１駆動部ＤＲ１、及び、レーザー装置６０の駆動を制御する第２駆動部ＤＲ２を備えている。第１駆動部ＤＲ１は、加圧ジグ４１を支持面ＳＴＡに対して垂直方向Ｖに移動させる。ここで垂直方向Ｖは、第３方向Ｚと平行な方向である。第２駆動部ＤＲ２は、レーザー装置６０から第１レーザー光ＬＺ１及び第２レーザー光ＬＺ２を出射させる。また、第２駆動部ＤＲ２は、例えば、レーザーヘッド６０Ａを移動させる。
ここで、第１工程について説明する。回路基板ＣＢ及びウエハＷＦが重なって構成されたワークＷＫをステージＳＴと加圧ジグ４１との間に載置する。なお、ワークＷＫをステージＳＴ上に載置した後に加圧ジグ４１をワークＷＫ上に配置してもよい。回路基板ＣＢ及びウエハＷＦは、絶縁基板１０の面１０Ａと、サファイア基板２０の面２０Ａとが対向するように重ねられている。絶縁基板１０の面１０Ｂは、支持面ＳＴＡに接している。サファイア基板２０の面２０Ｂは、加圧ジグ４１と対向している。また、ワークＷＫをステージＳＴ上に載置する際には、回路基板ＣＢとウエハＷＦとの位置合わせが行われる。
本実施形態では、ウエハＷＦに反りが生じた場合を想定している。すなわち、回路基板ＣＢとウエハＷＦとの間には、部分的に隙間ＧＰが生じている。図示した例では、隙間ＧＰは、ワークＷＫの周縁部ＣＡに行くほど増大している。一方、ワークＷＫの中央部ＭＡにおいては、回路基板ＣＢとウエハＷＦとは接している。
図５は、本実施形態に係る実装方法の第２工程を示す図である。第２工程は、ステージＳＴ上のワークＷＫに加圧ジグ４１を当接させる工程を示している。
第１駆動部ＤＲ１は、加圧ジグ４１をステージＳＴ側へ垂直方向Ｖに移動させサファイア基板２０の一部に当接させる。第１駆動部ＤＲ１は、さらに加圧ジグ４１でサファイア基板２０を回路基板ＣＢ側に加圧していき、スペーサＳＰの上面ＵＳの一部と面２０Ａとの間の当接部分に荷重を加える。このとき、スペーサＳＰの上面ＵＳの他の部分は、面２０Ａから離間している。また、ワークＷＫの中央部ＭＡにおいては、発光素子ＬＥＤの端子部２２は、接合部材１２に接触している、もしくは、接合部材１２を若干押し潰している。
スペーサＳＰの高さＨＳは、端子部１１、接合部材１２、端子部２２、及び、発光層２１の厚さの合計と同等もしくはそれより小さくなるように形成されている。高さＨＳが上記した各部材の厚さの合計より小さい場合、加圧ジグ４１でサファイア基板２０を加圧した際に接合部材１２は元の形状より若干押し潰される。
図６は、本実施形態に係る実装方法の第３工程を示す図である。第３工程は、加圧ジグ４１によって、ワークＷＫをステージＳＴ側に加圧する工程を示している。
第１駆動部ＤＲ１は、加圧ジグ４１をステージＳＴ側へ垂直方向Ｖに移動させる。すなわち、第１駆動部ＤＲ１は、図５に示した状態からさらに加圧ジグ４１でサファイア基板２０を回路基板ＣＢ側に加圧していく。これにより、サファイア基板２０が平坦化される。このとき、発光素子ＬＥＤを孔部ＨＬ内に収める。また、図５において離間していたスペーサＳＰの上面ＵＳの他の部分と面２０Ａとを当接させる。例えば、スペーサＳＰの上面ＵＳの全面と面２０Ａとが当接している。加圧ジグ４１は、ステージＳＴとの間でワークＷＫを固定している。回路基板ＣＢの端子部１１とウエハＷＦの端子部２２とが重畳した状態でワークＷＫが固定されている。窓部４１Ａは、サファイア基板２０の面２０Ｂに接している。
このように、サファイア基板２０の反りを矯正し回路基板ＣＢとウエハＷＦとを密着させることで、発光素子ＬＥＤを回路基板ＣＢに接合可能な状態にすることができる。
例えば、サファイア基板２０を平坦化する過程において、図５に示したように回路基板ＣＢとウエハＷＦとが最初に当接している位置には、最も大きな荷重がかかり端子部１１、接合部材１２、端子部２２が過剰に潰れる恐れがある。また、これによりショートが発生する恐れがある。
本実施形態によれば、スペーサＳＰの上面ＵＳと面２０Ａとが当接する。そのため、スペーサＳＰの上面ＵＳと面２０Ａとの当接部分が荷重を受け、端子部１１、接合部材１２、端子部２２に加えられる荷重を軽減することができる。つまり、荷重によって端子部１１、接合部材１２、端子部２２が過剰に潰れるのを抑制し、ショートの発生を抑制することができる。よって、製造歩留まりを向上することが可能である。
また、スペーサＳＰの剛性は、サファイア基板２０の剛性と同等以上である。これにより、スペーサＳＰは、サファイア基板２０の反りを矯正するための荷重を加えられても変形などを生じない。
図７は、本実施形態に係る実装方法の第４工程を示す図である。第４工程は、第１レーザー光ＬＺ１をワークＷＫに照射する工程を示している。
第２駆動部ＤＲ２は、レーザー装置６０を駆動してレーザーヘッド６０Ａから第１レーザー光ＬＺ１を出射させる。レーザー装置６０は、加圧ジグ４１の窓部４１Ａを通して第１レーザー光ＬＺ１をワークＷＫに照射し、発光素子ＬＥＤを回路基板ＣＢに接合する。すなわち、レーザーアブレーションにより接合部材１２を加熱・溶融させることで、回路基板ＣＢの端子部１１と、ウエハＷＦの端子部２２とが接合される。より具体的には、第１電極２２Ａは、第１接合部材１２Ａによって、第１電極１１Ａに接合される。また、第２電極２２Ｂは、第２接合部材１２Ｂによって、第２電極１１Ｂに接合される。第１レーザー光ＬＺ１の波長帯は、４００ｎｍ～３０００ｎｍである。
図８は、本実施形態に係る実装方法の第５工程を示す図である。第５工程は、第２レーザー光ＬＺ２をワークＷＫに照射する工程を示している。
第２駆動部ＤＲ２は、レーザー装置６０を駆動してレーザーヘッド６０Ａから第２レーザー光ＬＺ２を出射させる。レーザー装置６０は、加圧ジグ４１の窓部４１Ａを通して第２レーザー光ＬＺ２をワークＷＫに照射し、サファイア基板２０から発光素子ＬＥＤを剥離する。すなわち、発光素子ＬＥＤをサファイア基板２０に固着している図示しない剥離層はレーザーアブレーションにより昇華しサファイア基板２０から剥離される。第２レーザー光ＬＺ２は、第１レーザー光ＬＺ１とは異なる波長帯を有している。第２レーザー光ＬＺ２の波長帯は、２００ｎｍ～３６６ｎｍである。
図９は、本実施形態に係る実装方法の第６工程を示す図である。第６工程は、加圧ジグ４１を移動させる工程を示している。
第１駆動部ＤＲ１は、加圧ジグ４１を垂直方向Ｖに移動させてサファイア基板２０から離間させる。つまり、加圧ジグ４１は、ステージＳＴから離間する側に、垂直方向Ｖに移動する。加圧ジグ４１がワークＷＫから離間したことで、サファイア基板２０の反りの状態が図４に示した状態に戻る。図に示すように、発光素子ＬＥＤは、サファイア基板２０から離間している。
図１０は、表示パネルＰＮＬの構成を概略的に示す断面図である。図１０は、図３に示したウエハＷＦを用いて図２に示した回路基板ＣＢに発光素子ＬＥＤを実装することで製造された表示パネルＰＮＬを示している。
表示パネルＰＮＬは、面１０Ａを有する絶縁基板１０と、面１０Ａ側に位置し複数の孔部ＨＬを有するスペーサＳＰと、面１０Ａ側に位置し孔部ＨＬ内に位置する複数の発光素子ＬＥＤなどを備えている。また、表示パネルＰＮＬは、上述した第１電極１１Ａ及び第２電極１１Ｂ、第１接合部材１２Ａ及び第２接合部材１２Ｂを備えている。
スペーサＳＰの上面ＵＳと発光素子ＬＥＤの上面ＬＵとは、同一平面上に位置している。発光素子ＬＥＤの上面ＬＵは、例えば、光が出射される発光面に相当する。発光素子ＬＥＤの第１電極２２Ａは、第１接合部材１２Ａを介して第１電極１１Ａに接続されている。発光素子ＬＥＤの第２電極２２Ｂは、第２接合部材１２Ｂを介して第２電極１１Ｂに接続されている。
なお、表示パネルＰＮＬは、スペーサＳＰ、発光素子ＬＥＤなどを覆う接着層と、接着層を覆う絶縁基板と、を備えていてもよい。接着層は、例えば、ＯＣＡ（Ｏｐｔｉｃａｌ Ｃｌｅａｒ Ａｄｈｅｓｉｖｅ）、ＯＣＲ（Ｏｐｔｉｃａｌ Ｃｌｅａｒ Ｒｅｓｉｎ）によって形成される。また、表示パネルＰＮＬは、スペーサＳＰ、発光素子ＬＥＤなどを覆う樹脂層を備えていてもよい。
図１１は、本実施形態に係る回路基板ＣＢ及びウエハＷＦを示す平面図である。図１１（ａ）は、回路基板ＣＢを示している。図１１（ｂ）は、ウエハＷＦを示している。図１１（ｂ）に示すウエハＷＦを用いて図１１（ａ）に示す回路基板ＣＢに発光素子ＬＥＤが実装される。
図１１（ａ）に示すように、回路基板ＣＢの外形は、矩形状である。つまり、絶縁基板１０の外形は、矩形状である。スペーサＳＰは、平面視で格子状である。スペーサＳＰは、第１方向Ｘに延出し第２方向Ｙに並んだ複数の第１部分ＳＰ１と、第２方向Ｙに延出し第１方向Ｘに並んだ複数の第２部分ＳＰ２と、を備えている。１つの孔部ＨＬは、隣り合う２本の第１部分ＳＰ１と、隣り合う２本の第２部分ＳＰ２とによって囲まれた空間に相当する。複数の孔部ＨＬは、第１方向Ｘ及び第２方向Ｙにマトリクス状に並んでいる。複数の孔部ＨＬは、ピッチＰＴ１で第１方向Ｘに並び、ピッチＰＴ２で第２方向Ｙに並んでいる。図示した例では、１つの端子部１１が１つの孔部ＨＬに位置している。上述したように、１つの端子部１１は、１組の第１電極１１Ａ及び第２電極１１Ｂによって構成されている。
図１１（ｂ）に示すように、ウエハＷＦの外形は、円状である。つまり、サファイア基板２０の外形は、円状である。複数の発光素子ＬＥＤは、第１方向Ｘ及び第２方向Ｙにマトリクス状に並んでいる。複数の発光素子ＬＥＤは、ピッチＰＴ３で第１方向Ｘに並び、ピッチＰＴ４で第２方向Ｙに並んでいる。ピッチＰＴ３は、孔部ＨＬのピッチＰＴ１と等しい。ピッチＰＴ４は、孔部ＨＬのピッチＰＴ２と等しい。
図６に示したように、サファイア基板２０を平坦化した際に、１つの発光素子ＬＥＤが１つの孔部ＨＬ内に収められる。そして、略全ての孔部ＨＬに１つずつの発光素子ＬＥＤが実装される。なお、回路基板ＣＢ及びウエハＷＦの平面的な形状は上記した例に限らない。
図１２は、本実施形態に係る表示パネルＰＮＬを示す平面図である。図１２は、図１１（ｂ）に示したウエハＷＦを用いて図１１（ａ）に示した回路基板ＣＢに発光素子ＬＥＤを実装することで製造された表示パネルＰＮＬを示している。
それぞれの孔部ＨＬに１つずつの発光素子ＬＥＤが実装されている。１つの発光素子ＬＥＤは、隣り合う２本の第１部分ＳＰ１と、隣り合う２本の第２部分ＳＰ２とによって囲まれている。
なお、上述した例では、一枚の回路基板ＣＢに対して一枚のウエハＷＦを用いているが、例えば、回路基板ＣＢの面積がウエハＷＦの複数枚分の面積に相当する場合、ウエハＷＦを交換しながら発光素子ＬＥＤの実装が行われる。また、赤色、緑色、青色などの異なる発光色の発光素子ＬＥＤを実装する場合、各色の発光素子ＬＥＤを備えるそれぞれのウエハＷＦから実装を行う場合がある。
図１３は、第１変形例に係る回路基板ＣＢ及びウエハＷＦを示す平面図である。図１３（ａ）は、回路基板ＣＢを示している。図１３（ｂ）は、ウエハＷＦを示している。図１３（ｂ）に示すウエハＷＦを用いて図１３（ａ）に示す回路基板ＣＢに発光素子ＬＥＤが実装される。図１３（ｂ）に示すウエハＷＦの構成は、図１１（ｂ）に示したウエハＷＦの構成と同一である。
図１３（ａ）に示す回路基板ＣＢは、図１１（ａ）に示した回路基板ＣＢと比較して、端子部１１が配置されない孔部ＨＬが設けられている点で相違している。複数の孔部ＨＬは、第１孔部ＨＬ１及び第２孔部ＨＬ２を含んでいる。端子部１１は、第１孔部ＨＬ１に位置し、第２孔部ＨＬ２に位置しない。図示した例では、端子部１１は、第１方向Ｘに１つおきの孔部ＨＬに設けられ、第２方向Ｙに１つおきの孔部ＨＬに設けられている。
図６に示したように、サファイア基板２０を平坦化した際に、１つの発光素子ＬＥＤが１つの孔部ＨＬ内に収められる。そして、端子部１１が位置している孔部ＨＬのみに１つずつの発光素子ＬＥＤが実装される。実装に用いられない発光素子ＬＥＤはウエハＷＦから剥離されない。このように、実装されない発光素子ＬＥＤに対応する位置にも孔部ＨＬを設けることで、発光素子ＬＥＤがスペーサＳＰと突き当たるのを抑制することができる。
図１４は、第１変形例に係る表示パネルＰＮＬを示す平面図である。図１４は、図１３（ｂ）に示したウエハＷＦを用いて図１３（ａ）に示した回路基板ＣＢに発光素子ＬＥＤを実装することで製造された表示パネルＰＮＬを示している。
発光素子ＬＥＤは、第１孔部ＨＬ１に位置し、第２孔部ＨＬ２に位置しない。図示した例では、発光素子ＬＥＤは、第１方向Ｘに１つおきの孔部ＨＬに設けられ、第２方向Ｙに１つおきの孔部ＨＬに設けられている。なお、発光素子ＬＥＤが配置される孔部ＨＬと、発光素子ＬＥＤが配置されない孔部ＨＬのレイアウトはこの例に限らない。また、発光素子ＬＥＤが配置されない孔部ＨＬには、光センサなどの他の電子部品を配置してもよい。
図１５は、第２変形例に係る回路基板ＣＢ及びウエハＷＦを示す平面図である。図１５（ａ）は、回路基板ＣＢを示している。図１５（ｂ）は、ウエハＷＦを示している。図１５（ｂ）に示すウエハＷＦを用いて図１５（ａ）に示す回路基板ＣＢに発光素子ＬＥＤが実装される。図１５（ｂ）に示すウエハＷＦの構成は、図１１（ｂ）に示したウエハＷＦの構成と同一である。
図１５（ａ）に示す回路基板ＣＢは、図１１（ａ）に示した回路基板ＣＢと比較して、スペーサＳＰの第２部分ＳＰ２が形成されていない点で相違している。すなわち、スペーサＳＰは、第１方向Ｘに延出し第２方向Ｙに並んだ複数の第１部分ＳＰ１を有している。複数の孔部ＨＬは、第１方向Ｘに延出し第２方向Ｙに並んでいる。また、１つの孔部ＨＬに複数の端子部１１が位置している。
図６に示したように、サファイア基板２０を平坦化した際に、複数の発光素子ＬＥＤが１つの孔部ＨＬ内に収められる。そして、１つの孔部ＨＬに複数の発光素子ＬＥＤが実装される。
図１６は、第２変形例に係る表示パネルＰＮＬを示す平面図である。図１６は、図１５（ｂ）に示したウエハＷＦを用いて図１５（ａ）に示した回路基板ＣＢに発光素子ＬＥＤを実装することで製造された表示パネルＰＮＬを示している。
１つの孔部ＨＬ内に複数の発光素子ＬＥＤが位置している。なお、図示した例では、孔部ＨＬは、第１方向Ｘに延出しているが、第２方向Ｙに延出していてもよい。つまり、スペーサＳＰの第１部分ＳＰ１が形成されずに第２部分ＳＰ２のみが形成されていてもよい。
以上説明したように、本実施形態によれば、歩留まりを向上することが可能な電子部品の実装方法、表示装置、及び、回路基板を得ることができる。
なお、本明細書においては、電子部品として発光素子を例に説明したが、本実施形態は発光素子以外の電子部品に対しても適用可能である。
また、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
ＤＳＰ…表示装置、ＣＢ…回路基板、ＷＦ…ウエハ、
１０…絶縁基板、２０…サファイア基板、
１０Ａ、１０Ｂ、２０Ａ、２０Ｂ…面、ＬＥＤ…発光素子、
１１…端子部、ＳＰ…スペーサ、ＨＬ…孔部、
ＷＫ…ワーク、ＳＴ…ステージ、４１…加圧ジグ、
ＵＳ、ＬＵ…上面、４１Ａ…窓部、ＬＺ１…第１レーザー光、ＬＺ２…第２レーザー光。

Claims (14)

  1. 第１面を有する絶縁基板、及び、前記第１面側に位置する端子部及びスペーサを備えた回路基板と、第２面を有するサファイア基板、及び、前記第２面側に位置する電子部品を備えたウエハと、を備えるワークを、前記第１面及び前記第２面が対向するようにステージと加圧ジグとの間に載置し、
    前記加圧ジグを前記サファイア基板の一部に当接させ、前記スペーサの上面の一部と前記第２面との間の当接部分に荷重を加え、
    前記加圧ジグで前記サファイア基板を前記回路基板側に加圧し、前記スペーサの前記上面の他の部分と前記第２面とを当接させ、前記サファイア基板を平坦化し、
    前記加圧ジグの窓部を通して第１レーザー光を前記ワークに照射し、前記電子部品を前記回路基板に接合し、
    前記窓部を通して前記第１レーザー光とは異なる波長帯を有する第２レーザー光を前記ワークに照射し、前記サファイア基板から前記電子部品を剥離し、
    前記加圧ジグを前記サファイア基板から離間させる、電子部品の実装方法。
  2. 前記加圧ジグを前記サファイア基板の一部に当接させ、前記スペーサの前記上面の一部と前記第２面との間の当接部分に荷重を加える際に、前記スペーサの前記上面の他の部分は、前記第２面から離間している、請求項１に記載の電子部品の実装方法。
  3. 前記サファイア基板を平坦化した際に、前記スペーサの前記上面の全面と前記第２面とが当接する、請求項１又は２に記載の電子部品の実装方法。
  4. 前記スペーサは、複数の孔部を有し、
    前記加圧ジグで前記サファイア基板を前記回路基板側に加圧した際に、前記電子部品を前記孔部内に収める、請求項１乃至３の何れか１項に記載の電子部品の実装方法。
  5. 前記スペーサの剛性は、前記サファイア基板の剛性と同等以上である、請求項１乃至４の何れか１項に記載の電子部品の実装方法。
  6. 第１面を有する絶縁基板と、
    前記第１面側に位置し、複数の孔部を有するスペーサと、
    前記第１面側に位置し、前記孔部内に位置する複数の電子部品と、を備え、
    前記スペーサは、酸化アルミニウムで形成されている、表示装置。
  7. 前記スペーサの上面と前記電子部品の上面とは、同一平面上に位置する、請求項６に記載の表示装置。
  8. 前記スペーサは、平面視で格子状である、請求項６又は７に記載の表示装置。
  9. 複数の前記孔部は、第１孔部及び第２孔部を含み、
    前記電子部品は、前記第１孔部に位置し、前記第２孔部に位置しない、請求項６乃至８の何れか１項に記載の表示装置。
  10. １つの前記孔部内に複数の前記電子部品が位置している、請求項６乃至９の何れか１項に記載の表示装置。
  11. 第１面を有する絶縁基板と、
    前記第１面側に位置し、複数の孔部を有するスペーサと、
    前記第１面側に位置し、前記孔部内に位置する複数の端子部と、を備え、
    前記スペーサは、酸化アルミニウムで形成されている、回路基板。
  12. 前記スペーサは、平面視で格子状である、請求項１１に記載の回路基板。
  13. 複数の前記孔部は、第１孔部及び第２孔部を含み、
    前記端子部は、前記第１孔部に位置し、前記第２孔部に位置しない、請求項１１又は１２に記載の回路基板。
  14. １つの前記孔部内に複数の前記端子部が位置している、請求項１１乃至１３の何れか１項に記載の回路基板。
JP2021063629A 2021-04-02 2021-04-02 電子部品の実装方法、表示装置、及び、回路基板 Pending JP2022158612A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021063629A JP2022158612A (ja) 2021-04-02 2021-04-02 電子部品の実装方法、表示装置、及び、回路基板
US17/706,612 US20220320041A1 (en) 2021-04-02 2022-03-29 Method of mounting electronic component, display device and circuit board
CN202210347325.1A CN115207171A (zh) 2021-04-02 2022-04-01 电子部件的安装方法、显示装置及电路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021063629A JP2022158612A (ja) 2021-04-02 2021-04-02 電子部品の実装方法、表示装置、及び、回路基板

Publications (1)

Publication Number Publication Date
JP2022158612A true JP2022158612A (ja) 2022-10-17

Family

ID=83450114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021063629A Pending JP2022158612A (ja) 2021-04-02 2021-04-02 電子部品の実装方法、表示装置、及び、回路基板

Country Status (3)

Country Link
US (1) US20220320041A1 (ja)
JP (1) JP2022158612A (ja)
CN (1) CN115207171A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117012783A (zh) * 2022-04-29 2023-11-07 成都辰显光电有限公司 一种显示面板及显示面板的制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10304813B2 (en) * 2015-11-05 2019-05-28 Innolux Corporation Display device having a plurality of bank structures
TWI739931B (zh) * 2017-10-18 2021-09-21 優顯科技股份有限公司 顯示裝置
CN109273459B (zh) * 2018-09-27 2021-01-08 京东方科技集团股份有限公司 一种转移基板、制作方法及转移方法

Also Published As

Publication number Publication date
CN115207171A (zh) 2022-10-18
US20220320041A1 (en) 2022-10-06

Similar Documents

Publication Publication Date Title
US20210296394A1 (en) Array substrate and preparation method therefor, and display panel and display device
CN111684510A (zh) Led显示器的制造方法
US11444120B2 (en) Display apparatus and method of fabricating the same
WO2015151797A1 (ja) 実装基板および電子機器
TWI732551B (zh) 顯示裝置及其製造方法
US20220320056A1 (en) Light-emitting substrate, method of manufacturing light-emitting substrate, and display device
TWI836205B (zh) 發光元件之安裝方法及顯示裝置
JP2017219848A (ja) 表示装置及びその製造方法
US10367048B2 (en) Display device and method of manufacturing the same
KR20140141480A (ko) 표시 장치 및 그 제조 방법
JP2018026540A (ja) Ｌｅｄチップグループのアレイを含むディスプレイモジュール
JP2022158612A (ja) 電子部品の実装方法、表示装置、及び、回路基板
WO2021010079A1 (ja) 電子部品実装構造、電子部品実装方法及びｌｅｄ表示パネル
JP3968519B2 (ja) 表示装置の製造方法
WO2020262034A1 (ja) 電子部品実装構造、その実装方法及びｌｅｄチップ実装方法
CN216054768U (zh) 电子部件的安装装置
JP2022163949A (ja) 電子部品のウエハ
JP4078830B2 (ja) 表示装置及び表示装置の製造方法
JP2003150075A (ja) パネルモジュールのタイリング構造、パネルモジュールの接続方法、画像表示装置及びその製造方法
KR20200121714A (ko) Led 전사 방법 및 이에 의해 제조된 디스플레이 모듈
JP2020194089A (ja) 転写部材、転写部材の製造方法及び発光基板の製造方法
WO2022149418A1 (ja) 表示装置の製造方法および表示装置
JP7554852B2 (ja) デバイスおよびそれを製造するための方法
CN214203726U (zh) 显示面板以及发光元件平坦接合装置
TWI817633B (zh) 顯示面板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20241023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20241105