[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2022071353A - 半導体装置の検査方法および検査装置 - Google Patents

半導体装置の検査方法および検査装置 Download PDF

Info

Publication number
JP2022071353A
JP2022071353A JP2020180258A JP2020180258A JP2022071353A JP 2022071353 A JP2022071353 A JP 2022071353A JP 2020180258 A JP2020180258 A JP 2020180258A JP 2020180258 A JP2020180258 A JP 2020180258A JP 2022071353 A JP2022071353 A JP 2022071353A
Authority
JP
Japan
Prior art keywords
voltage
semiconductor device
terminal
leak current
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020180258A
Other languages
English (en)
Inventor
幸一 高山
Koichi Takayama
慶治 別府
Keiji Beppu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2020180258A priority Critical patent/JP2022071353A/ja
Publication of JP2022071353A publication Critical patent/JP2022071353A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

【課題】潜在的に故障リスクのある半導体装置を高精度にスクリーニングする。【解決手段】制御部70は、基準時間の間、予め定められた電気特性検査の最大電圧以下であって、かつ、制御端子Gの定格電圧以上である電圧を制御端子Gに印加して、第1端子Dから第2端子Sに特定電流IDSを流した後、制御端子Gのしきい値電圧未満の電圧を制御端子Gに印加するとともに、第1端子Dに特定電圧VDを印加した状態で、第1端子Dから第2端子Sに流れる第1リーク電流ID1を測定する。制御部70は、第1リーク電流ID1を用いて、半導体装置10に異常があるか否かを判別する。【選択図】図1

Description

本開示は、半導体装置の検査方法および検査装置に関する。
MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、あるいはIGBT(Insulated Gate Bipolar Transistor)などのMOS構造を有する半導体装置は、通常、電気特性検査によって、所望の特性が得られる正常な製品であるか否かの判定が行われる。しかし、電気特性検査の段階では規格値の範囲内の特性が得られる製品であるにも関わらず、当該製品の実際の使用時などに当該規格値の範囲を外れるまで当該製品の特性が劣化する場合がある。このような潜在的な故障リスクを有する製品は電気特性検査以外の検査によって選別(スクリーニング)される必要がある。
たとえば、特開2014-70895号公報(特許文献1)には、予め定められた電圧を半導体装置に印加して半導体装置を予め定められた期間だけ駆動し、潜在的に故障リスクのある少数セルのみを発熱させる検査方法が開示されている。当該検査方法においては、半導体装置の駆動前後で測定された、定電流印加時の電圧の測定値の差分に良否判定基準が設けられている。
特開2014-70895号公報
特許文献1に開示されている半導体装置の検査方法は、ストレスの印加によって異常発熱するセルがあるか否かによって潜在的な故障リスクを有する製品であるか否かを判定する検査方法である。しかし、潜在的な故障リスクを有する半導体装置においては、ストレスの印加によっても半導体装置のセルが異常発熱しない場合があることが知られている。そのため、特許文献1に開示されている半導体装置の検査方法によると、潜在的な故障リスクを有する半導体装置をスクリーニングすることができない場合が想定される。
本開示は、上記のような課題を解決するためになされたものであり、その目的は、潜在的に故障リスクのある半導体装置を高精度にスクリーニングすることである。
本開示の一局面に係る検査方法は、制御端子と、第1端子と、第2端子とを有する半導体装置の検査方法である。検査方法は、半導体駆動工程と、第1リーク電流測定工程と、異常判別工程とを含む。半導体駆動工程は、基準時間の間、予め定められた電気特性検査の最大電圧以下であって、かつ、制御端子の定格電圧以上である電圧を制御端子に印加して、第1端子から第2端子に特定電流を流す。第1リーク電流測定工程は、特定電流を流す工程の後に、制御端子のしきい値電圧未満の電圧を制御端子に印加するとともに、第1端子に特定電圧を印加した状態で、第1端子から第2端子に流れる第1リーク電流を測定する。異常判別工程は、第1リーク電流を用いて、半導体装置に異常があるか否かを判別する。
本開示の他の局面に係る検査装置は、制御端子と、第1端子と、第2端子とを有する半導体装置を検査する検査装置である。検査装置は、第1電源部と、第2電源部と、制御部とを備える。第1電源部は、制御端子と第2端子との間に接続されている。第2電源部は、第1端子と第2端子との間に接続されている。制御部は、第1電源部と第2電源部とを制御する。制御部は、基準時間の間、予め定められた電気特性検査の最大電圧以下であって、かつ、制御端子の定格電圧以上である電圧を制御端子に印加して、第1端子から第2端子に特定電流を流した後、制御端子のしきい値電圧未満の電圧を制御端子に印加するとともに、第1端子に特定電圧を印加した状態で、第1端子から第2端子に流れる第1リーク電流を測定する。制御部は、第1リーク電流を用いて、半導体装置に異常があるか否かを判別する。
本開示に係る半導体装置の検査方法および検査装置によれば、第1リーク電流を用いて半導体装置に異常があるか否かが判別されることにより、潜在的に故障リスクのある半導体装置を高精度にスクリーニングすることができる。
実施の形態1に係る半導体装置を検査する検査装置を示すブロック図である。 検査対象となる半導体装置10ごとに、図1の検査装置によって行われる半導体装置の検査方法の処理の流れを示すフローチャートである。 図2の検査方法における半導体装置のゲートおよびドレインの各々の変化と、ドレイン電流の変化とを併せて示すタイミングチャートである。 実施の形態1に係る半導体装置の検査方法において測定される、正常品のドレインリーク電流に対する異常品のドレインリーク電流の相対値を示す図である。 実施の形態2に係る半導体装置の検査方法の処理の流れを示すフローチャートである。 図5の検査方法における半導体装置のゲートおよびドレインの各々の変化と、ドレイン電流の変化とを併せて示すタイミングチャートである。 実施の形態4に係る半導体装置を検査する検査装置を示すブロック図である。 検査対象となる半導体装置ごとに、図7の検査装置によって行われる半導体装置の検査方法の処理の流れを示すフローチャートである。 図8の検査方法における半導体装置のゲートおよびドレインの各々の変化と、ドレイン電流の変化とを併せて示すタイミングチャートである。 半導体装置の検査方法において測定されるドレインリーク電流に関して、実施の形態1におけるドレインリーク電流に対する、実施の形態4におけるドレインリーク電流の相対値を示す図である。 実施の形態6に係る半導体装置を検査する検査装置を示すブロック図である。 検査対象となる半導体装置ごとに、図11の検査装置によって行われる半導体装置の検査方法の処理の流れを示すフローチャートである。 図12の検査方法における半導体装置のゲートおよびドレインの各々の変化と、ドレイン電流の変化とを併せて示すタイミングチャートである。 ゲート電圧、ゲート電圧上昇時のドレインリーク電流、およびゲート電流下降時のドレインリーク電流の対応を示す図である。
以下、本開示の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は原則として繰り返さない。
連続符号は記号「~」を用いて表す。たとえば「S101~S103」は「S101,S102,S103」を意味する。
実施の形態1.
実施の形態1について、図1~図4を参照しながら説明する。図1は、実施の形態1に係る半導体装置10を検査する検査装置1を示すブロック図である。検査対象(被検体)である半導体装置10は、ゲートG(制御端子)と、ドレインD(第1端子)と、ソースS(第3端子)とを有する。半導体装置10には、半導体チップ上に形成された多数のセルによって回路が形成されている。半導体装置10は、ゲートGの電圧(ゲート電圧)に従ってオンおよびオフを切り替える動作を行うスイッチングデバイスである。半導体装置10としては、たとえば、パワーMOSFET、あるいはIGBTなどのMOS構造を有するトランジスタが挙げられる。図1には、半導体装置10の一例として、ゲートGとドレインDとソースSとの3端子を有するnチャネル型のパワーMOSFETが示されている。パワーMOSFETに逆並列に接続された内蔵ダイオードは、パワーMOSFETの構造上、ソースSとドレインDとの間に構造上寄生するPnダイオード、あるいは意図的にショットキー接合を形成したダイオードを含む。パワーMOSFETおよび内蔵ダイオードが半導体装置10と総称される。
なお、半導体装置10は、ゲートG(制御端子)とコレクタC(第1端子)とエミッタE(第2端子)との3端子を有するIGBTであってもよいし、IGBTとダイオードとが1チップ化された、ゲートG(制御端子)とコレクタC(第1端子)とエミッタE(第2端子)との3端子を有するRC-IGBT(Reverse Conducting-IGBT)であってもよい。半導体装置10は、チップ状態であっても良く、ダイシング前のウエハ状態であってもよい。半導体装置10は、チップテストにもウエハテストにも使用できるものとする。また、半導体装置10は、パワーMOSFETやIGBTあるいはRC-IGBTを内蔵した半導体モジュールまたは半導体パッケージであってもよい。検査装置1はモジュールテストにもパッケージテストにも使用できるものとする。
検査装置1は、制御部70と、電源部80(第1電源部)と、電源部90(第2電源部)と、電流計40とを備える。電源部80は、ゲートGとソースSとの間に接続されている。電源部90は、ドレインDとソースSとの間に接続されている。制御部70は、電源部80と90とを制御する。制御部70は、たとえばCPU(Central Processing Unit)等のプロセッサ、および記憶部を有するコンピュータを含む。当該記憶部には、たとえば、OS(Operating System)のプログラム、および半導体装置10に対する検査処理を行う検査プログラムが保存されている。
電源部80は、定電圧電源20と、スイッチ21と、定電圧電源30とを含む。定電圧電源20は、予め定められた電圧Vを出力する。電圧Vは、ゲートGの予め定められたゲートしきい値電圧未満の電圧(ゲート非駆動電圧)である。定電圧電源50は、予め定められたゲート電圧VGSを出力する。ゲート電圧VGSは、半導体装置10に対して行われる、予め定められた電気特性検査の最大電圧以下であって、かつ、ゲートGの定格電圧以上の電圧である。
定電圧電源20の負極は、ソースSに接続されている。定電圧電源50の負極は、ソースSに接続されている。スイッチ21は、ゲートGと定電圧電源20の正極との間に接続され、ゲートGとソースSとの間に接続され、ゲートGと定電圧電源50の正極との間に接続されている。スイッチ21は、制御部70から出力された切換信号Sg1に応じて、ゲートGの接続先を、定電圧電源20の正極とソースSと定電圧電源50の正極との間で切り換える。
電源部90は、定電圧電源30と、スイッチ31と、定電流電源60と、スイッチ61とを含む。定電圧電源30は、予め定められた電圧V(特定電圧)を出力する。定電流電源60は、予め定められたドレイン電流IDS(特定電流)を出力する。スイッチ61は、ドレインDと定電流電源60との間に接続されている。定電流電源60は、ソースSに接続されている。スイッチ31は、ドレインDと定電圧電源30の正極との間に接続されている。電流計40は、定電圧電源30の負極とソースSとの間に接続されている。
スイッチ31は、制御部70から出力された、ON/OFF信号である切換信号Sg2aに応じて、ドレインDと定電圧電源30の正極との接続状態を導通状態(オン)と非導通状態(オフ)との間で切り換える。スイッチ61は、切換信号Sg2bに応じて、ドレインDと定電流電源60との接続状態を導通状態と非導通状態との間で切り換える。
制御部70は、ドレインリーク電流測定手段71と、半導体駆動手段72と、ドレインリーク電流測定手段73と、異常判別手段74とを含む。半導体駆動手段72は、制御部70からの切換信号Sg1に応じてスイッチ21を切り換えて、ゲート駆動電圧であるゲート電圧VGSを定電圧電源50からゲートGに印加する。半導体駆動手段72は、制御部70からの切換信号Sg2bに応じてスイッチ61をオンにして、基準時間の間、定電流電源60から予め定められたドレイン電流IDSをドレインDに流して半導体装置10を駆動する。なお、予め定められたドレイン電流IDSは、半導体装置10の定格電流以下であればよく、基準時間と合わせて、半導体装置10全体の温度が変化しなければ任意の値に設定可能である。また、予め定められたゲート電圧VGSは、半導体装置10に対して行われる、予め定められた電気特性検査の最大電圧以下であって、かつ、ゲートGの定格電圧以上の電圧であれば任意の値に設定可能である。電気特性検査の最大電圧とは、半導体装置10の性能を保証するために行う電気特性検査全てにおいて、ゲートGに印加される最大の電圧の事を意味する。
一般的に半導体装置10の性能検査においては、静特性検査として、たとえば、ゲートリーク電流、ドレインリーク電流、オン抵抗、ゲートしきい値電圧、およびゲート過電圧スクリーニングなどが行われる。このうち、ゲート過電圧スクリーニングは、ゲート酸化膜の不具合(結晶欠陥、あるいは酸化膜厚の不足など)を顕著化させるため、電圧および温度の変化が加速された試験となる。このため、半導体装置10の性能検査においてゲートGには、半導体装置10の定格電圧を超える電圧が印加される。
ドレインリーク電流測定手段71と73とは、いずれも制御部70からの切換信号Sg1に基づき、スイッチ21を切換えて、定電圧電源20からゲート電圧VをゲートGに印加するとともに、制御部70からの切換信号Sg2aに基づき、スイッチ31をオンにして、定電圧電源30から予め定められた定電圧であるドレイン電圧VをドレインDに印加して、半導体装置10のドレインリーク電流ID2,ID1を電流計40を用いてそれぞれ測定する。ドレインリーク電流測定手段71は、半導体駆動手段72による半導体装置10の駆動前にドレインリーク電流ID2(第2ドレインリーク電流)を測定する。ドレインリーク電流測定手段73は、半導体駆動手段72による半導体装置10の駆動後にドレインリーク電流ID1(第1ドレインリーク電流)を測定する。
異常判別手段74は、ドレインリーク電流測定手段71,73によってそれぞれ測定されたドレインリーク電流ID1,ID2のうち、一方または双方のドレインリーク電流に基づいて、半導体装置10に異常があるか否かを判別する。たとえば、正常な半導体装置10(正常品)のドレインリーク電流を予め測定しておき、当該ドレインリーク電流を基準に異常の有無が明確になる基準電流Iaを予め決定しておく。異常判別手段74は、ドレインリーク電流ID1が基準電流Ia以上であるか否かで半導体装置10に異常があるか否かを判別する。また、ドレインリーク電流ID1,ID2の差(ID1-ID2)が、異常の有無が明確になる基準電流Id以上であるか否かで半導体装置10に異常があるか否かを判別してもよい。なお、図示はされないが、実際には判別結果に基づき半導体装置10の振り分け、および異常の報知(表示,音,振動等)なども行われる。
定電圧電源20は、ゲートGのゲートしきい値電圧未満の電圧を出力する。定電圧電源20は、スイッチ21を介して、半導体装置10のゲートGに接続されている。定電圧電源20は、半導体装置10のゲートGとソースSとの間にゲート非駆動電圧であるゲート電圧Vを印加して、半導体装置10を非駆動状態とする。すなわち、定電圧電源20は、半導体装置10をオフ状態にするための電源である。定電圧電源20が出力する電圧は、ゲートGのゲートしきい値電圧未満であれば、任意の値でよく、0V、あるいは負電圧(マイナス電圧)であってもよい。
スイッチ21は、ゲートGを定電圧電源20に接続するか、定電圧電源50に接続するか、ソースSに接続するか切り替えるための切換えスイッチである。
定電圧電源30は、スイッチ31を介して、半導体装置10のドレインDに接続され、半導体装置10のドレインDとソースSとの間にドレイン電圧Vを印加するための電源である。ドレイン電圧Vは、半導体装置10の定格電圧未満であれば、任意の値でよい。
定電圧電源50は、半導体装置10の電気特性検査で印加する最大電圧以下で、かつ、半導体装置10の定格電圧以上のゲート電圧VGSを出力する。定電圧電源50は、スイッチ21を介して、半導体装置10のゲートGに接続されている。定電圧電源50は、半導体装置10のゲートGとソースSとの間に駆動電圧であるゲート電圧Vを印加して、半導体装置10を駆動状態にする。すなわち、定電圧電源50は、半導体装置10をオン状態にするための電源である。
スイッチ31は、定電圧電源30を半導体装置10のドレインDに接続するための切換えスイッチである。
電流計40は、定電圧電源30と直列に接続され、半導体装置10のドレインDからソースSに流れるドレインリーク電流を測定するための電流計である。図1において、電流計40は、半導体装置10のソースSと定電圧電源30の負極との間に接続されているが、電流計40を設ける位置は、半導体装置10のソースSと定電圧電源30の負極側との間に限定されない。電流計40は、ドレインDからソースSに流れるドレインリーク電流を測定可能な位置であればどのような位置に設けられてもよい。
定電流電源60は、スイッチ61を介して、半導体装置10のドレインDに接続されている。定電流電源60は、半導体装置10のドレインDからソースSにドレイン電流IDSを流すための電源である。
スイッチ61は、定電流電源60を半導体装置10のドレインDに接続するための切換えスイッチである。なお、切換えスイッチ21、31、および61には、機械的なリレー、あるいは半導体スイッチ(IGBT、またMOSFET)などが該当する。
図2は、検査対象となる半導体装置10ごとに、図1の検査装置1によって行われる半導体装置の検査方法の処理の流れを示すフローチャートである。検査装置1は、図2に示される検査方法を実行して半導体装置10が正常品であるか、あるいは異常品であるかを判別する。以下では、ステップを単にSと記載する。
図2に示されるS101~S103は半導体駆動手段72および半導体駆動工程に相当する。S104~S106はドレインリーク電流測定手段73および第1ドレインリーク電流測定工程に相当する。S107~S109は異常判別手段74および異常判別工程に相当する。
制御部70は、まず半導体装置10の駆動を行う。具体的には、切換信号Sg1に基づきスイッチ21を切換えて定電圧電源50から予め定められたゲート電圧VGSを半導体装置10のゲートGに印加するとともに、切換信号Sg2bに基づきスイッチ61をオンにして、定電流電源60から予め定められたドレイン電流IDSを半導体装置10のドレインDに流して、基準時間の間、半導体装置10を駆動する(S101)。半導体装置10は、半導体装置10の全体が発熱しない基準時間を経過するまで行われる(S102においてNO)。基準時間を経過すると(S102においてYES)、制御部70は、切換信号Sg1に基づきスイッチ21を切換えて半導体装置10のゲートGをソースSに接続するとともに、切換信号Sg2bに基づきスイッチ61をオフにし、半導体装置10の駆動を停止する(S103)。
制御部70は、半導体装置10を駆動後において駆動による半導体装置10の状態を把握する。具体的には、制御部70は、切換信号Sg1に基づきスイッチ21を切換えて定電圧電源20から予め定められた電圧Vを半導体装置10のゲートGに印加するとともに、切換信号Sg2aに基づきスイッチ31をオンにして、定電圧電源30から予め定められた定電圧Vを半導体装置10のドレインDに印加する(S104)。この時、制御部70は、半導体装置10のドレインリーク電流ID1を電流計40で測定する(S105)。ドレインリーク電流ID1の測定後において、制御部70は、切換信号Sg1に基づき、スイッチ21を切換えて半導体装置10のゲートGとソースSを接続するとともに、切換信号Sg2aに基づいてスイッチ31をオフにする(S106)。
その後、制御部70は、半導体装置10に異常が有るか無いかを判別する。具体的には、制御部70は、S105で測定されてドレインリーク電流ID1が、予め定められた基準電流Ia以上であるか否かによって、半導体装置10に異常が有るか無いかが判別される(S107)。ID1≧Iaならば(S107においてYES)、制御部70は、半導体装置10に異常が有ると判別して(S108)、検査方法を終了する。一方、ID1<Iaである場合(S107においてNO)、制御部70は、半導体装置10に異常が無く半導体装置10は正常と判別して(S109)、検査方法を終了する。
図3は、図2の検査方法における半導体装置10のゲートGおよびドレインDの各々の変化と、ドレイン電流IDSの変化とを併せて示すタイミングチャートである。図3において、電圧Vmは、予め定められた電気特性検査で印加する最大電圧である。電圧Vr(<Vm)は、ゲートGの定格電圧である。電圧Vth(<Vr)は、ゲートGのゲートしきい値電圧である。後に説明する図6,図9,図13においても同様である。
まず、半導体装置10のゲートGに、電気特性検査で印加する最大電圧Vm以下で、かつ、ゲートGの定格電圧Vr以上のゲート電圧VGSが印加されて半導体装置10が駆動状態にされて、基準時間(通電時間)Tr1の間、ドレインDからソースSにドレイン電流IDSが流れて半導体装置10にストレスが印加される。その後、ゲートGが0Vにされるとともに、ドレイン電流IDSがオフにされる。その後、半導体装置10のゲートGにゲートしきい値電圧Vth未満の予め定められた電圧Vが印加されるとともに、ドレインDに予め定められた電圧Vが印加されて、ドレインリーク電流ID1が測定される。ドレインリーク電流ID1の測定後にゲートGとドレインDとにそれぞれ印加された電源がオフにされる。
MOSFETなどMOS構造を持つ半導体装置のゲート電極とソース電極との間のパターン欠陥による異常品の解析結果から、HTRB(High Temperature Reverse Bias)あるいはΔV/Δt試験などによるストレス印加直後において、ゲート電圧がゲートしきい値電圧より低い時の異常品のドレインリーク電流は、正常品のドレインリーク電流よりも大きいことが判明した。また、ドレインリーク電流は、正常品および異常品ともにストレス印加直後から時間の経過とともに減衰していき、最終的に正常品と判断される数nAオーダになることが判明した。これらにより、あらかじめ別の方法で選別されたTDDB(Time Dependent Dielectric Breakdown)寿命の短い半導体装置のゲートGに定格電圧(たとえば±20V)を超える電圧(たとえば33V)を印加しながら、ドレインDとソースSとの間に電流を流すことで再びドレインリーク電流が増加することが明らかになった。
図4は、実施の形態1に係る半導体装置の検査方法において測定される、正常品のドレインリーク電流に対する異常品のドレインリーク電流の相対値(比)を示す図である。図4においては、正常品へのストレス印加後のドレインリーク電流に対する、TDDB寿命が短い異常品へのストレス印加後のドレインリーク電流の比が示されている。検査条件において、被検査対象の半導体装置10のゲート定格電圧は±20Vであるのに対して、ストレス印加条件において、ゲート電圧VGSは33Vであり、ドレイン電流IDSは100mAであり、通電時間は500m秒である。ストレス印加後のドレインリーク電流の測定条件は、電圧Vは0Vであり、ドレイン電圧Vは10Vである。また、被検査対象の半導体装置10の製品定格は3300Vおよび47Aである。図4に示されるように、正常品のドレインリーク電流に比べ、異常品のドレインリーク電流は約2.4倍となっている。
このように、実施の形態1に係る半導体装置の検査方法は、半導体装置10のゲートGに電気特性検査で印加する最大電圧以下で、かつ、定格電圧以上のゲート電圧VGSを印加し、半導体装置10のドレインDからソースSに予め定められたドレイン電流IDSを通電し、半導体装置10の全体が発熱しない基準時間だけ半導体装置10を駆動させてストレスを印加する半導体駆動工程(図2のS101~S103)と、半導体駆動工程の後に、半導体装置10のゲートGにゲートしきい値電圧未満の電圧Vを印加するとともに、半導体装置10のドレインDとソースSとの間に予め定められたドレイン電圧Vを印加し、ドレインリーク電流ID1を測定する第1ドレインリーク電流測定工程(図2のS104~S106)と、第1ドレインリーク電流測定工程によって測定されたドレインリーク電流ID1に基づいて、半導体装置10に異常があるか否かを判別する異常判別工程(図2のS107~S109)とを有する(図2を参照)。当該構成によれば、短時間の通電で半導体装置10の異常を顕在化することができる。その結果、半導体装置10にダメージを与えず、潜在的に故障リスクのある半導体装置10を高精度にスクリーニングすることができる。また、TDDB寿命が短くなる半導体装置10の不具合要因を探る物理解析および電気特性検査などが実施可能となる。
実施の形態2.
実施の形態2について、図5,図6を参照しながら説明する。図5は、実施の形態2に係る半導体装置の検査方法の処理の流れを示すフローチャートである。図5に示す半導体装置の検査方法が実行されることにより、正常品と異常品とが判別される。図5に示されるS201~S203はドレインリーク電流測定手段71および第2ドレインリーク電流測定工程に相当する。S204~S206は半導体駆動手段72および半導体駆動工程に相当する。S207~S209はドレインリーク電流測定手段73および第1ドレインリーク電流測定工程に相当する。S210~S212は異常判別手段74および異常判別工程に相当する。
図5に示される検査方法は、半導体駆動工程よりも前に、半導体装置10のゲートGにゲートしきい値電圧未満の電圧Vを印加するとともに、半導体装置10のドレインDとソースSとの間に予め定められたドレイン電圧Vを印加し、ドレインリーク電流ID2を測定する第2ドレインリーク電流測定工程(図5のS201~S203)を有する。異常判別工程(図5のS210~S212)は、第1ドレインリーク電流測定工程と第2ドレインリーク電流測定工程とによってそれぞれ測定されたドレインリーク電流ID1,ID2の差(ID1-ID2)が基準電流Id以上であるか否かを判別する。第2ドレインリーク電流測定工程において印加される電圧Vおよびドレイン電圧Vは、第1ドレインリーク電流測定工程において印加される電圧Vおよびドレイン電圧Vとそれぞれ同じである。
図6は、図5の検査方法における半導体装置10のゲートGおよびドレインDの各々の変化と、ドレイン電流IDSの変化とを併せて示すタイミングチャートである。図5および図6を併せて参照しながら、実施の形態2に係る半導体装置の検査方法の処理の流れについて説明する。図5に示されるS201およびS202において、半導体装置のゲートGにゲートしきい値電圧Vth未満の予め定められた電圧Vが印加されるとともに、ドレインDに予め定められたドレイン電圧Vが印加されて、ドレインリーク電流ID2が測定される。その後、S203においてゲートGとドレインDとにそれぞれ印加された電源がオフにされる。S204およびS205において、半導体装置10のゲートGに、電気特性検査で印加する最大電圧Vm以下で、かつ、定格電圧Vr以上の電圧VGSが印加されて半導体装置10が駆動状態にされて、基準時間Tr2の間、ドレインDからソースSにドレイン電流IDSが流れて半導体装置10にストレスが印加される。その後、S206においてゲートGの電圧が0Vにされるとともに、ドレイン電流IDSがオフにされる。S207およびS208において、半導体装置10のゲートGにゲートしきい値電圧Vth未満の予め定められた電圧Vが印加されるとともに、ドレインDに予め定められたドレイン電圧Vが印加されて、ドレインリーク電流ID1が測定される。S209において、ゲートGとドレインDとにそれぞれ印加された電源がオフとされる。
その後、半導体装置10に異常が有るか無いかが判別される。具体的には、第1ドレインリーク電流測定工程と第2ドレインリーク電流測定工程とによってそれぞれ測定されたドレインリーク電流ID1,ID2の差(ID1-ID2)が基準電流Id以上であるか否かで半導体装置10に異常が有るか無いかが判別される(S210)。ID1-ID2≧Idである場合(S210においてYES)、半導体装置10に異常が有ると判別され(S211)、検査方法が終了する。一方、ID1-ID2<Idである場合(S210においてNO)、半導体装置10に異常が無く半導体装置10は正常と判別されて(S212)、検査方法が終了する。S210は、ストレス印加前後のドレインリーク電流ID2,ID1に基づいて、半導体装置10が正常品か異常品かを判別してもよい。
当該構成によれば、短時間の通電で異常を顕在化することができるので、半導体装置10にダメージを与えず、潜在的に故障リスクのある半導体装置10を高精度にスクリーニングすることができる。また、ストレス印加前後のドレインリーク電流ID2,ID1を用いた判別が行われるため、半導体装置10の製造ばらつきによるドレインリーク電流の変動を抑制した状態で当該判別を行うことができ、異常な半導体装置10をスクリーニングする精度を向上させることができる。たとえば、ドレインリーク電流の比(ID1:ID2)に基づいて、正常品と異常品とが判別されてもよい。
実施の形態3.
図1~図3に示されるように、半導体装置10の検査を行う検査装置1は、ドレインリーク電流測定手段71と、半導体駆動手段72と、ドレインリーク電流測定手段73と、異常判別手段74とを備える。半導体駆動手段72は、予め定められた電気特性検査で印加する最大電圧Vm以下で、かつ、定格電圧Vr以上のゲート電圧VGSを印加し、基準期間Tr1の間、半導体装置10を駆動させて予め定められたドレイン電流IDSを通電する。ドレインリーク電流測定手段71は、半導体駆動手段72によって半導体装置10が駆動される前に、半導体装置10に予め定められたゲートしきい値電圧Vth未満の電圧VをゲートGに印加するとともに、予め定められた電圧VをドレインDに印加して、半導体装置10のドレインリーク電流ID2を測定する。ドレインリーク電流測定手段73は、半導体駆動手段72によって半導体装置10が駆動された後に、半導体装置10に予め定められたゲートしきい値電圧Vth未満の電圧VをゲートGに印加するとともに、予め定められた電圧VをドレインDに印加して、半導体装置10のドレインリーク電流ID1を測定する。異常判別手段74は、測定されたドレインリーク電流ID1,ID2を用いて、半導体装置10に異常があるか否かを判別する。当該構成によれば、短時間の通電で異常を顕在化することができるので、半導体装置10にダメージを与えず、潜在的に故障リスクのある半導体装置10を高精度にスクリーニングすることができる。
実施の形態4.
実施の形態4に係る半導体装置の検査方法について、図7~図10を参照しながら説明する。図7は、実施の形態4に係る半導体装置10を検査する検査装置4を示すブロック図である。検査装置4の構成は、図1の検査装置1の制御部70、電源部80、電源部90が、制御部70a、電圧可変電源81(第1電源部)、およびCVCC(Constant Voltage Constant Current)電源91(第2電源部)にそれぞれ置き換えられた構成である。これら以外は同様であるため、説明を繰り返さない。
制御部70aの構成は、図2のドレインリーク電流測定手段71、半導体駆動手段72、およびドレインリーク電流測定手段73が、ドレインリーク電流測定手段71a、半導体駆動手段72a、およびドレインリーク電流測定手段73aにそれぞれ置き換えられた構成である。これら以外は同様であるため、説明を繰り返さない。
半導体駆動手段72aは、制御部70aからの電圧設定信号Sg21に基づき、電圧可変電源81から予め定められたゲート電圧VGSを半導体装置10のゲートGに印加するとともに、制御部70aからの電圧/電流設定信号Sg22に基づき、CVCC電源91から予め定められたドレイン電流IDSを半導体装置10のドレインDに流して、半導体装置10を駆動する。
ドレインリーク電流測定手段71a,73aは、いずれも制御部70aからの電圧設定信号Sg21に基づき、電圧可変電源81から予め定められたゲート非駆動電圧Vを半導体装置10のゲートGに印加するとともに、制御部70aからの電圧/電流設定信号Sg22に基づき、CVCC電源91から予め定められたドレイン電圧Vを半導体装置10のドレインDに印加して、半導体装置10のドレインリーク電流ID2,ID1を電流計40を用いてそれぞれ測定する。ドレインリーク電流測定手段71aは、半導体駆動手段72aによる半導体装置10の駆動前にドレインリーク電流ID2を測定する。ドレインリーク電流測定手段73aは、半導体駆動手段72による半導体装置10の駆動後にドレインリーク電流ID1を測定する。
電圧可変電源81は、半導体装置10のゲートGに接続され、制御部70aからの電圧設定信号Sg21に基づき、半導体装置10のゲートGとソースSとの間にゲート電圧を印加して、半導体装置10の状態を駆動状態(オン状態)あるいは非駆動状態(オフ状態)とするゲート用の電源である。半導体装置10を駆動状態にするための電圧は、半導体装置10の電気特性検査で印加する最大電圧以下で、かつ、定格電圧以上の電圧であれば任意の値でよい。半導体装置10を非駆動状態にするための電圧は、ゲートしきい値電圧未満であれば、任意の値でよく、0Vあるいは負電圧(マイナス電圧)であってもよい。
CVCC電源91は、半導体装置10のドレインDに接続され、半導体装置10のドレインDとソースSとの間にドレイン電圧Vを印加するとともに、ドレインDからソースSに定電流であるドレイン電流IDSを流すための電源である。CVCC電源91は、設定電流未満の負荷状態の時は、定電圧電源として動作し、設定電流を上回る負荷状態の時は、定電流電源として動作する電源である。制御部70aからの電圧/電流設定信号Sg22に基づき、ドレイン電圧Vとドレイン電流IDSとを出力する。CVCC電源91は、半導体装置10がオン状態であるか、あるいはオフ状態であるかに応じて、ドレイン電流IDSを出力するモード(定電流モード)と、ドレイン電圧Vを出力するモード(定電圧モード)との間でCVCC電源91の動作モードを自動的に切り換えることができる。すなわち、CVCC電源91は、半導体装置10がオン状態である場合には定電流モードで動作し、半導体装置10がオフ状態である場合には定電圧モードで動作する。
図8は、検査対象となる半導体装置10ごとに、図7の検査装置4によって行われる半導体装置の検査方法の処理の流れを示すフローチャートである。検査装置4は、図8に示される検査方法を実行して半導体装置10が正常品であるか、あるいは異常品であるかを判別する。図8に示されるS401,S402はドレインリーク電流測定手段71aおよび第2ドレインリーク電流測定工程に相当する。S403,S404は半導体駆動手段72aおよび半導体駆動工程に相当する。S405~S407はドレインリーク電流測定手段73aおよび第1ドレイン電流測定工程に相当する。S408~S410は異常判別手段74および異常判別手段工程に相当する。
制御部70aは、電圧設定信号Sg21に基づき、電圧可変電源81から半導体装置10のゲートGにゲートしきい値電圧未満のゲート非駆動電圧であるゲート電圧Vを印加するとともに、電圧/電流設定信号Sg22に基づき、CVCC電源91から半導体装置10のドレインDに予め定められたドレイン電圧Vを印加する(S401)。この時、制御部70aは、半導体装置10のドレインリーク電流ID2を電流計40を用いて測定する(S402)。その後、制御部70aは、電圧設定信号Sg21に基づき、基準時間の間(S404においてNO)、半導体装置10の電気特性検査で印加する最大電圧以下で、かつ、定格電圧以上のゲート電圧VGSを電圧可変電源81から出力し、半導体装置10のゲートGとソースSとの間に駆動電圧を印加して、半導体装置10をオン状態にする(S403)。その結果、CVCC電源91の動作モードが自動的に定電流モードに切り替わり、半導体装置10のドレインDからソースSに定電流のドレイン電流IDSが流れて、半導体装置10にストレスが印加される。
基準時間を経過すると(S404においてYES)、制御部70aは、電圧設定信号Sg21に基づき、半導体装置10のゲートGにゲートしきい値電圧未満のゲート非駆動電圧であるゲート電圧Vを電圧可変電源81から印加して、半導体装置10をオフ状態にする(S405)。その結果、CVCC電源91の動作モードが自動的に定電圧モードに切替り、半導体装置10のドレインDに予め定められたドレイン電圧Vが印加される(S405)。すなわち、S405は、ドレイン電流IDSが流れている時間が基準時間を経過した後、半導体装置10の停止を経ずに開始される。この時、制御部70aは、半導体装置10のドレインリーク電流ID1を電流計40を用いて測定する(S406)。ドレインリーク電流ID1の測定後、制御部70aは、電圧設定信号Sg21に基づき、電圧可変電源81の電圧を0Vにするとともに、電圧/電流設定信号Sg22に基づき、CVCC電源91の電圧を0Vにして、半導体装置10のゲートGおよびドレインDへの電圧の印加を停止する(S407)。第2ドレインリーク電流測定工程において印加される電圧Vおよびドレイン電圧Vは、第1ドレインリーク電流測定工程において印加される電圧Vおよびドレイン電圧Vとそれぞれ同じである。
その後、制御部70aは、半導体装置10に異常が有るか無いかを判別する。具体的には、制御部70aは、S402において測定したドレインリーク電流ID2と、S406において測定したされたドレインリーク電流ID1の差(ID1-ID2)が、予め定められた基準電流Id以上であるか否かによって半導体装置10に異常が有るか無いかを判別する(S408)。ID1-ID2≧Idである場合(S408においてYES)、制御部70aは、半導体装置10に異常が有ると判別して(S409)、検査方法を終了する。一方、ID1-ID2<Idである場合(S408においてNO)、制御部70aは、半導体装置10は正常であると判別して(S410)、検査方法を終了する。S408においては、ストレス印加前後のドレインリーク電流ID2,ID1に基づいて半導体装置10の正常と異常とが判別されてもよい。
図9は、図8の検査方法における半導体装置10のゲートGおよびドレインDの各々の変化と、ドレイン電流IDSの変化とを併せて示すタイミングチャートである。まず、半導体装置10のゲートGにゲートしきい値電圧Vth未満のゲート非駆動電圧であるゲート電圧Vが印加されるとともに、半導体装置10のドレインDとソースSとの間に予め定められたドレイン電圧Vが印加されて、電流計40によってドレインリーク電流ID2が測定される。ドレインリーク電流ID2の測定終了後もゲートGおよびドレインDへの電圧の印加が継続される。その後、半導体装置10の電気特性検査において印加される最大電圧Vm以下で、かつ、定格電圧Vr以上のゲート電圧VGSが、基準時間Tr4の間、ゲートGに印加され、半導体装置10がオン状態になる。その結果、基準時間Tr4の間、半導体装置10のドレインDからソースSに、定電流のドレイン電流IDSが流れて、半導体装置10にストレスが印加される。基準時間Tr4が経過した時点から半導体装置10のゲートGにゲートしきい値電圧Vth未満のゲート電圧Vが印加されるとともに、半導体装置10のドレインDとソースSとの間に予め定められたドレイン電圧Vが印加されて、電流計40によってドレインリーク電流ID1が測定される。その後、半導体装置10のゲートGおよびドレインDへの電圧の印加が停止される。
図10は、半導体装置の検査方法において測定されるドレインリーク電流に関して、実施の形態1におけるドレインリーク電流に対する、実施の形態4におけるドレインリーク電流の相対値を示す図である。図10においては、予め別のスクリーニング方法によって選別されたTDDB寿命が短い異常な半導体装置が被検査対象とされている。図10に示されるドレインリーク電流は、実施の形態1,4のいずれの場合においても半導体装置にストレスが印加された後に測定されたドレインリーク電流(第1ドレインリーク電流)である。検査条件において、被検査対象の半導体装置のゲート定格電圧は±20Vであるのに対して、ストレス印加条件において、ゲート電圧VGSは33Vであり、ドレイン電流IDSは100mAであり、通電時間は500m秒である。ストレス印加後のドレインリーク電流の測定条件において、ゲート非駆動電圧Vは0Vであり、ドレイン電圧Vは10Vである。また、被検査対象の半導体装置の製品定格は、3300Vおよび47Aである。
図10に示されるように、実施の形態1に係る半導体装置の検査方法によって測定されるドレインリーク電流に比べ、実施の形態4に係る半導体装置の検査方法によって測定されるドレインリーク電流は約1.2倍となっている。すなわち、実施の形態1よりも実施の形態4に係る半導体装置の検査方法の方がスクリーニングの感度が高い。
以上、実施の形態4に係る検査方法によれば、短時間の通電で異常を顕在化することができるので、半導体装置にダメージを与えず、潜在的に故障リスクのある半導体装置10を高精度にスクリーニングすることができる。また、ストレス印加前後のドレインリーク電流により判別を行うため、半導体装置10の製造ばらつきによるドレインリーク電流の変動を抑制した状態で判別でき、スクリーニング精度が向上する。
なお、図8,図9においては、S402のドレインリーク電流ID2を測定後、すぐにS403で半導体装置10のゲートGとソースSとの間に駆動電圧を印加してドレインDからソースSに定電流のドレイン電流IDSを流して半導体装置10にストレスを印加しているが、S402におけるドレインリーク電流ID2の測定終了時点から、すぐに半導体装置10にストレスを印加する必要はない。
実施の形態5.
図7~図9に示されるように、半導体装置10の検査を行う検査装置4は、ドレインリーク電流測定手段71aと、半導体駆動手段72aと、ドレインリーク電流測定手段73aと、異常判別手段74とを備える。半導体駆動手段72aは、予め定められた電気特性検査で印加する最大電圧Vm以下で、かつ、定格電圧Vr以上のゲート電圧VGSを印加し、基準期間Tr4の間、半導体装置10を駆動させて予め定められたドレイン電流IDSを通電する。ドレインリーク電流測定手段71aは、半導体駆動手段72aによって半導体装置10が駆動される前に、半導体装置10に予め定められたゲートしきい値電圧Vth未満の電圧VをゲートGに印加するとともに、予め定められた電圧VをドレインDに印加して、半導体装置10のドレインリーク電流ID2を測定する。ドレインリーク電流測定手段73aは、半導体駆動手段72aによって半導体装置10が駆動された後に、半導体装置10に予め定められたゲートしきい値電圧Vth未満の電圧VをゲートGに印加するとともに、予め定められた電圧VをドレインDに印加して、半導体装置10のドレインリーク電流ID1を測定する。異常判別手段74は、測定されたドレインリーク電流ID1,ID2の差(ID1-ID2)が、基準電流Id以上であるか否かによって半導体装置10に異常があるか否かを判別する。当該構成によれば、短時間の通電で異常を顕在化することができるので、半導体装置10にダメージを与えず、潜在的に故障リスクのある半導体装置10を高精度にスクリーニングすることができる。
実施の形態6.
実施の形態6に係る半導体装置の検査方法について、図11~図14を参照しながら説明する。図11は、実施の形態6に係る半導体装置10を検査する検査装置6を示すブロック図である。検査装置6の構成は、図7の制御部70aが70bに置き換えられた構成である。これら以外は同様であるため説明を繰り返さない。
制御部70bの構成は、図7のドレインリーク電流測定手段71a、半導体駆動手段72a、ドレインリーク電流測定手段73a、および異常判別手段74が、ドレインリーク電流測定手段76、半導体駆動手段72b、ドレインリーク電流測定手段77、および異常判別手段74bにそれぞれ置き換えられた構成である。これら以外は同様であるため、説明を繰り返さない。
ドレインリーク電流測定手段76は、制御部70bからの電圧/電流設定信号Sg62に基づき、CVCC電源91から予め定められたドレイン電圧Vを半導体装置10のドレインDに印加するとともに、制御部70bからの電圧設定信号Sg61に基づき、予め定められた初期ゲート電圧VG1(第1電圧)から最終ゲート電圧VGn(第n電圧:nは2以上の整数)まで、予め定められた電圧値ずつゲート電圧を段階的に上昇させて、電圧可変電源81から当該ゲート電圧を出力する。ドレインリーク電流測定手段76は、ゲートGの電圧が初期ゲート電圧VG1から最終ゲート電圧VGnの各電圧(第x電圧:xは1以上n以下の整数)である場合のドレインリーク電流IDUx(第2ドレインリーク電流)を電流計40を用いて測定する。すなわち、ドレインリーク電流測定手段76は、ゲートGの電圧を電圧VG1,VG2,…,VGx,…,VG(n-1),VGnの順に段階的に上昇させる。たとえば、ゲートGの電圧が電圧VGxである場合にドレインリーク電流測定手段76によって測定されるドレインリーク電流は、ドレインリーク電流IDUxである。
半導体駆動手段72bは、制御部70bからの電圧設定信号Sg61に基づき、電圧可変電源81から予め定められたゲート電圧VGSを半導体装置10のゲートGに印加するとともに、制御部70bからの電圧/電流設定信号Sg62に基づき、CVCC電源91から予め定められたドレイン電流IDSを半導体装置10のドレインDに流して、半導体装置10を駆動する。
ドレインリーク電流測定手段77は、制御部70bからの電圧/電流設定信号Sg62に基づき、CVCC電源91から予め定められたドレイン電圧Vを半導体装置10のドレインDに印加するとともに、制御部70bからの電圧設定信号Sg61に基づき、予め定められた最終ゲート電圧VGnから初期ゲート電圧VG1まで、予め定められた電圧値ずつゲート電圧を段階的に下降させて、電圧可変電源81から当該ゲート電圧を出力する。ドレインリーク電流測定手段77は、ゲートGの電圧が最終ゲート電圧VGnから初期ゲート電圧VG1の各電圧(第x電圧)である場合のドレインリーク電流IDDx(第1ドレインリーク電流)を電流計40を用いて測定する。すなわち、ドレインリーク電流測定手段77は、ゲートGの電圧を電圧VGn,VG(n-1),…,VGx,…,VG2,VG1の順に段階的に下降させる。たとえば、ゲートGの電圧が電圧VGxである場合にドレインリーク電流測定手段77によって測定されるドレインリーク電流は、ドレインリーク電流IDDxである。
異常判別手段74bは、ドレインリーク電流測定手段76と77とによってそれぞれ測定されたドレインリーク電流IDUxとIDDxに基づいて、半導体装置10に異常あるか否かを判別する。たとえば、異常判別手段74bは、ゲート電圧が同一の電圧VGx(第x電圧)である場合のドレインリーク電流の差(たとえばIDD1-IDU1またはIDD2-IDU2など)が異常の有無が明確になる予め定められた基準電流Id以上であるか否かによって半導体装置10に異常あるか否かを判別する。
図12は、検査対象となる半導体装置10ごとに、図11の検査装置6によって行われる半導体装置の検査方法の処理の流れを示すフローチャートである。検査装置6は、図12に示される検査方法を実行して半導体装置10が正常品であるか、あるいは異常品であるかを判別する。S601~S605はドレインリーク電流測定手段76および第2ドレインリーク電流測定工程に相当する。S606,S607は半導体駆動手段72bおよび半導体駆動工程に相当する。S608~S613はドレインリーク電流測定手段77および第1ドレインリーク電流測定工程に相当する。S614~S616は異常判別手段74bおよび異常判別工程に相当する。
制御部70bは、まず、電圧設定信号Sg61に基づき、電圧可変電源81から半導体装置10のゲートGにゲートしきい値電圧未満の初期ゲート電圧VG1を印加するとともに、電圧/電流設定信号Sg62に基づき、CVCC電源91から半導体装置10のドレインDに予め定められたドレイン電圧Vを印加する(S601)。この時、制御部70bは、半導体装置10のドレインリーク電流IDU1を電流計40を用いて測定する(S602)。
その後、制御部70bは、電圧設定信号Sg61に基づき、ゲート電圧VG1よりも予め定められた電圧値だけ増加させたゲート電圧VG2を電圧可変電源81からゲートGに出力し、ゲートGの電圧をゲート電圧VG2まで上昇させる(S603)。制御部70bは、この時の半導体装置10のドレインリーク電流IDU2を電流計40を用いて測定する(S604)。制御部70bは、ドレインリーク電流を測定後、ゲートGに印加している電圧値が最終ゲート電圧VGnになるまで(S605においてYES)、S603~S605の処理を繰り返し行い、ゲート電圧VGxを予め定められた電圧値ずつ増加させながら、ドレインリーク電流IDUxの測定を行う。
制御部70bは、ゲート電圧が最終ゲート電圧VGnに到達すると(S605においてYES)、制御部70bからの電圧設定信号Sg61に基づき、電圧可変電源81から半導体装置10の電気特性検査で印加する最大電圧以下で、かつ、定格電圧以上のゲート電圧VGSを出力し、半導体装置10のゲートGとソースSとの間に駆動電圧を印加して、基準時間の間、半導体装置10を駆動状態にする。その結果、CVCC電源91の動作モードは、自動的に定電流モードに切替り、半導体装置10のドレインDからソースSにドレイン電流IDSが流れて、半導体装置10にストレスが印加される(S606)。基準時間を経過すると(S607においてYES)、制御部70bは、電圧設定信号Sg61に基づき、電圧可変電源81から半導体装置10のゲートGにゲートしきい値電圧未満の最終ゲート電圧VGnを印加して、半導体装置10を非駆動状態にする。その結果、CVCC電源91の動作モードは、自動的に定電圧モードに切替り、半導体装置10のドレインDに予め定められたドレイン電圧Vが印加される(S608)。すなわち、S608は、ドレイン電流IDSが流れている時間が基準時間を経過した後、半導体装置10の停止を経ずに開始される。
この時、制御部70bは、半導体装置10のドレインリーク電流IDDnを電流計40を用いて測定する(S609)。その後、制御部70bは、電圧設定信号Sg61に基づき、半導体装置10のゲートGに印加しているゲート電圧VGnよりも予め定められた電圧値を減少させたゲート電圧VGxを電圧可変電源81から出力し、ゲート電圧を下降させる(S610)。この時、制御部70bは、半導体装置10のドレインリーク電流IDDxを電流計40を用いて測定する(S611)。制御部70bは、ドレインリーク電流を測定後、ゲートGに印加している電圧値が初期ゲート電圧VG1になるまで、S610~S612の処理を繰り返し行い、ゲート電圧VGxを予め定められた電圧値ずつ減少させながら、ドレインリーク電流IDDxの測定を行う。
ゲート電圧が初期ゲート電圧VG1に到達すると(S612においてYES)、制御部70bは、電圧設定信号Sg61に基づき、電圧可変電源81から出力される電圧を0Vにするとともに、制御部70bからの電圧/電流設定信号Sg62に基づき、CVCC電源91から出力される電圧を0Vにして、半導体装置10のゲートGおよびドレインDへの電圧の印加を停止する(S613)。
その後、制御部70bは、半導体装置10に異常が有るか無いかを判別する。具体的には、S602,S604で測定されたドレインリーク電流IDUxとS609,S611で測定されたドレインリーク電流IDDxの同一のゲート電圧時の差(たとえばIDD1-IDU1、またはIDD2-IDU2)が、予め定められた基準電流Id以上であるか否かによって半導体装置10に異常が有るか無いかを判別する(S614)。すなわち、1以上n以下の整数xの各々について、S614の判定が行われる。
DDx-IDUx≧Idである場合(S614においてYES)、制御部70bは、半導体装置10に異常が有ると判別して(S615)、検査方法を終了する。一方、IDDx-IDUx<Idである場合(S614においてNO)、制御部70bは、半導体装置10に異常が無く半導体装置10は正常であると判別して(S616)、検査方法を終了する。
S614においては、ゲート電圧上昇時のドレインリーク電流IDUxとゲート電圧下降時のドレインリーク電流IDDxとに基づいて、正常品と異常品とが判別されてもよい。たとえば、ゲート電圧が同一である場合のドレインリーク電流の比(IDDx:IDUx)に基づいて、正常品と異常品とが判別されてもよい。
図13は、図12の検査方法における半導体装置10のゲートGおよびドレインDの各々の変化と、ドレイン電流IDSの変化とを併せて示すタイミングチャートである。図14は、ゲート電圧、ゲート電圧上昇時のドレインリーク電流、およびゲート電流下降時のドレインリーク電流の対応を示す図である。図13,図14においては、nが5の場合が示されている。
まず、半導体装置10のゲートGにゲートしきい値電圧Vth未満の初期ゲート電圧VG1が印加されるとともに、半導体装置10のドレインDに予め定められたドレイン電圧Vが印加され、ドレインリーク電流IDU1が測定される。その後、ゲート電圧VG1よりも予め定められた電圧値が増加されたゲート電圧VG2が出力され、ゲート電圧が上昇し、半導体装置10のドレインリーク電流IDU2が電流計40によって測定される。ドレインリーク電流IDU2の測定後、最終ゲート電圧VG5まで、ゲート電圧VGxが予め定められた電圧値ずつ段階的に増加されながら、ドレインリーク電流の測定が繰り返し行われる。その後、電気特性検査で印加する最大電圧Vm以下で、かつ、定格電圧Vr以上のゲート電圧VGSが出力され、半導体装置10のゲートGとソースSとの間に駆動電圧が印加され、半導体装置10が駆動状態にされる。基準時間Tr6の間、半導体装置10のドレインDからソースSに定電流のドレイン電流IDSが流れて、ストレスが半導体装置10に印加される。半導体装置10へのストレスの印加後、半導体装置10のゲートGにゲートしきい値電圧Vth未満の最終ゲート電圧VG5が印加されて、半導体装置10が非駆動状態にされる。半導体装置10のドレインDに予め定められたドレイン電圧Vが印加されて、半導体装置10のドレインリーク電流IDD5が測定される。その後、半導体装置10のゲートGに印加されているゲート電圧VG5よりも、予め定められた電圧値が減少されたゲート電圧VG4がゲートGに出力され、ゲート電圧が下降されて、半導体装置10のドレインリーク電流IDD4が電流計40によって測定される。ドレインリーク電流IDD4の測定後、初期ゲート電圧VG1まで、ゲート電圧VGxが予め定められた電圧値ずつ減少されながら、ドレインリーク電流の測定が繰り返し行われる。その後、半導体装置10のゲートGとドレインDへの電圧の印加が停止される。
以上、実施の形態6に係る検査方法によれば、短時間の通電で異常を顕在化することができるので、半導体装置10にダメージを与えず、潜在的に故障リスクのある半導体装置10を高精度にスクリーニングすることができる。また、ストレス印加前後の複数のドレインリーク電流IDUx,IDDxにより判別を行うため、異常を検出する感度が高くなり、スクリーニング精度が向上する。
実施の形態7.
図11~図14に示されるように、半導体装置10の検査を行う検査装置6は、ドレインリーク電流測定手段76と、半導体駆動手段と72bと、ドレインリーク電流測定手段77と、異常判別手段74bとを備える。ドレインリーク電流測定手段76は、半導体装置10のドレインDに予め定められたドレイン電圧Vを印加するとともに、ゲートGに予め定められたゲートしきい値電圧Vth未満の初期ゲート電圧VG1から最終ゲート電圧VGnまで、ゲートGに印加する電圧を段階的に上昇させながら半導体装置のドレインリーク電流IDUxを測定する。半導体駆動手段72bは、予め定められた電気特性検査で印加する最大電圧Vm以下で、かつ、定格電圧Vr以上のゲート電圧VGSを印加し、基準期間Tr6の間、半導体装置10を駆動させて予め定められたドレイン電流IDSを通電する。ドレインリーク電流測定手段77は、半導体装置10のドレインDに予め定められたドレイン電圧Vを印加するとともに、ゲートGに予め定められたゲートしきい値電圧Vth未満の最終ゲート電圧VGnから初期ゲート電圧VG1まで印加する電圧を段階的に下降させながら半導体装置10のドレインリーク電流IDDxを測定する。異常判別手段74bは、ドレインリーク電流測定手段76およびドレインリーク電流測定手段77によってそれぞれ測定された同一ゲート電圧時のドレインリーク電流IDUx,IDDxの差(IDDx-IDUx)が、基準電流Id以上であるか否かによって半導体装置10の異常を判別する。
当該構成によれば、短時間の通電で異常を顕在化することができるので、半導体装置にダメージを与えず、潜在的に故障リスクのある半導体装置を高精度にスクリーニングすることができる。
なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜変形したり、省略したりすることが可能である。たとえば、本開示では半導体装置の異常をストレス印加後、またはストレス印加前後のドレインリーク電流を測定して判別しているが、数十nA~数十μA程度の微小電流によるゲートしきい値を測定して判別してもよい。
今回開示された各実施の形態は、矛盾しない範囲で適宜組み合わせて実施することも予定されている。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
1,4,6 検査装置、10 半導体装置、20,30,50 定電圧電源、21,31,61 スイッチ、40 電流計、60 定電流電源、70,70a,70b 制御部、71,71a,73,73a,76,77 ドレインリーク電流測定手段、72,72a,72b 半導体駆動手段、74,74b 異常判別手段、80,90 電源部、81 電圧可変電源、91 CVCC電源、D ドレイン、G ゲート、S ソース。

Claims (9)

  1. 制御端子と、第1端子と、第2端子とを有する半導体装置の検査方法であって、
    基準時間の間、予め定められた電気特性検査の最大電圧以下であって、かつ、前記制御端子の定格電圧以上である電圧を前記制御端子に印加して、前記第1端子から前記第2端子に特定電流を流す半導体駆動工程と、
    前記特定電流を流す工程の後に、前記制御端子のしきい値電圧未満の電圧を前記制御端子に印加するとともに、前記第1端子に特定電圧を印加した状態で、前記第1端子から前記第2端子に流れる第1リーク電流を測定する第1リーク電流測定工程と、
    前記第1リーク電流を用いて、前記半導体装置に異常があるか否かを判別する異常判別工程とを含む、半導体装置の検査方法。
  2. 前記半導体駆動工程より前に、前記しきい値電圧未満の電圧を前記制御端子に印加するとともに、前記第1端子に前記特定電圧を印加した状態で、前記第1端子から前記第2端子に流れる第2リーク電流を測定する第2リーク電流測定工程をさらに含み、
    前記異常判別工程は、前記第1リーク電流と前記第2リーク電流とを用いて、前記異常があるか否かを判別する、請求項1に記載の半導体装置の検査方法。
  3. 前記異常判別工程は、前記第1リーク電流から前記第2リーク電流を引いた差が基準電流より大きい場合に前記異常があると判別する、請求項2に記載の半導体装置の検査方法。
  4. 前記第2リーク電流測定工程は、前記制御端子の電圧を第1電圧から第n電圧(nは2以上の整数)まで段階的に上昇させて、前記制御端子の電圧が前記第1電圧から前記第n電圧の各々である場合の前記第2リーク電流を測定し、
    前記第1リーク電流測定工程は、前記制御端子の電圧を前記第n電圧から前記第1電圧まで段階的に下降させて、前記制御端子の電圧が前記第n電圧から前記第1電圧の各々である場合の前記第1リーク電流を測定する、請求項2に記載の半導体装置の検査方法。
  5. 前記異常判別工程は、第x電圧(xは1以上n以下の整数)に対応する前記第1リーク電流から前記第x電圧に対応する前記第2リーク電流を引いた差が、基準電流より大きい場合に前記異常があると判別する、請求項4に記載の半導体装置の検査方法。
  6. 前記第1リーク電流測定工程は、前記第1端子から前記第2端子に前記特定電流が流れている時間が前記基準時間を経過した後、前記半導体装置の停止を経ずに開始される、請求項1~5のいずれか1項に記載の半導体装置の検査方法。
  7. 制御端子と、第1端子と、第2端子とを有する半導体装置を検査する検査装置であって、
    前記制御端子と前記第2端子との間に接続された第1電源部と、
    前記第1端子と前記第2端子との間に接続された第2電源部と、
    前記第1電源部と前記第2電源部とを制御する制御部とを備え、
    前記制御部は、
    基準時間の間、予め定められた電気特性検査の最大電圧以下であって、かつ、前記制御端子の定格電圧以上である電圧を前記制御端子に印加して、前記第1端子から前記第2端子に特定電流を流した後、前記制御端子のしきい値電圧未満の電圧を前記制御端子に印加するとともに、前記第1端子に特定電圧を印加した状態で、前記第1端子から前記第2端子に流れる第1リーク電流を測定し、前記第1リーク電流を用いて、前記半導体装置に異常があるか否かを判別する、半導体装置の検査装置。
  8. 前記制御部は、前記特定電流を流す前に、前記しきい値電圧未満の電圧を前記制御端子に印加するとともに、前記第1端子に前記特定電圧を印加した状態で、前記第1端子から前記第2端子に流れる第2リーク電流を測定し、前記第1リーク電流から前記第2リーク電流を引いた差が基準電流より大きい場合に前記異常があると判別する、請求項7に記載の半導体装置の検査装置。
  9. 前記制御部は、前記特定電流を流す前に、前記制御端子の電圧を第1電圧から第n電圧(nは2以上の整数)まで段階的に上昇させて、前記制御端子の電圧が前記第1電圧から前記第n電圧の各々である場合の前記第2リーク電流を測定し、前記特定電流を流した後に、前記制御端子の電圧を前記第n電圧から前記第1電圧まで段階的に下降させて、前記制御端子の電圧が前記第n電圧から前記第1電圧の各々である場合の前記第1リーク電流を測定し、第x電圧(xは1以上n以下の整数)に対応する前記第1リーク電流から前記第x電圧に対応する前記第2リーク電流を引いた差が、前記基準電流より大きい場合に前記異常があると判別する、請求項8に記載の半導体装置の検査装置。
JP2020180258A 2020-10-28 2020-10-28 半導体装置の検査方法および検査装置 Pending JP2022071353A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020180258A JP2022071353A (ja) 2020-10-28 2020-10-28 半導体装置の検査方法および検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020180258A JP2022071353A (ja) 2020-10-28 2020-10-28 半導体装置の検査方法および検査装置

Publications (1)

Publication Number Publication Date
JP2022071353A true JP2022071353A (ja) 2022-05-16

Family

ID=81593959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020180258A Pending JP2022071353A (ja) 2020-10-28 2020-10-28 半導体装置の検査方法および検査装置

Country Status (1)

Country Link
JP (1) JP2022071353A (ja)

Similar Documents

Publication Publication Date Title
Brown et al. Turn-off time as an early indicator of insulated gate bipolar transistor latch-up
JP5267053B2 (ja) 半導体試験装置
EP2933646B1 (en) Precision measurement of voltage drop across a semiconductor switching element
US20200256912A1 (en) Diagnostic device and method to establish degradation state of electrical connection in power semiconductor device
JP2018093684A (ja) 半導体装置および電力変換装置
CN111722072B (zh) 高耐压的功率半导体器件导通压降在线测量电路及系统
JP4821601B2 (ja) 半導体素子評価装置及び半導体素子評価方法
Weckbrodt et al. Monitoring of gate leakage current on SiC power MOSFETs: An estimation method for smart gate drivers
JP4867639B2 (ja) 半導体素子評価装置及び半導体素子評価方法
CN114217202A (zh) 一种基于多个电参数的igbt模块键合线状态监测评估方法
CN112582290B (zh) 半导体测试装置、半导体装置的测试方法及半导体装置的制造方法
Yu et al. Degradation analysis of planar, symmetrical and asymmetrical trench SiC MOSFETs under repetitive short circuit impulses
CN111919129A (zh) 用于监测多晶片功率的装置及方法
CN112305393A (zh) 电子测试设备装置及其操作方法
JP2019004558A (ja) 電力変換ユニットの駆動回路および駆動方法、電力変換ユニット、並びに電力変換装置
JP2022071353A (ja) 半導体装置の検査方法および検査装置
JP2019120505A (ja) 半導体装置及び測定方法
JP7034041B2 (ja) 半導体装置の検査装置および半導体装置の検査方法
JP2017020811A (ja) 半導体素子の検査回路および検査方法
US11585844B1 (en) Systems, circuits, and methods to detect gate-open failures in MOS based insulated gate transistors
JP2016118399A (ja) 試験装置
NL2020745A (en) Switching element control circuit and power module
JP2014070895A (ja) 半導体装置の検査方法および検査装置
US11275105B2 (en) Reliability test device for coil
JP6517024B2 (ja) 試験装置及び試験方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240910