JP2022049533A - Power converter - Google Patents
Power converter Download PDFInfo
- Publication number
- JP2022049533A JP2022049533A JP2020155776A JP2020155776A JP2022049533A JP 2022049533 A JP2022049533 A JP 2022049533A JP 2020155776 A JP2020155776 A JP 2020155776A JP 2020155776 A JP2020155776 A JP 2020155776A JP 2022049533 A JP2022049533 A JP 2022049533A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- pattern
- period
- switching
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002955 isolation Methods 0.000 claims abstract description 73
- 238000004804 winding Methods 0.000 claims abstract description 73
- 238000006243 chemical reaction Methods 0.000 claims description 81
- 238000011084 recovery Methods 0.000 abstract description 17
- 230000009977 dual effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 22
- 230000001360 synchronised effect Effects 0.000 description 21
- 239000003990 capacitor Substances 0.000 description 16
- 230000000052 comparative effect Effects 0.000 description 16
- 230000004048 modification Effects 0.000 description 15
- 238000012986 modification Methods 0.000 description 15
- 238000000034 method Methods 0.000 description 11
- 230000007704 transition Effects 0.000 description 11
- 230000005540 biological transmission Effects 0.000 description 9
- 230000005347 demagnetization Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 241000156302 Porcine hemagglutinating encephalomyelitis virus Species 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000010363 phase shift Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000010248 power generation Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 235000019800 disodium phosphate Nutrition 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/56—Power conversion systems, e.g. maximum power point trackers
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、直流電力を別の電圧の直流電力に変換する電力変換装置に関する。 The present invention relates to a power conversion device that converts DC power into DC power of another voltage.
太陽光発電システムやV2H(Vehicle to Home)システムに使用されるパワーコンディショナは、高効率な電力変換が求められる。V2Hシステムは、EV/PHEVに搭載された蓄電池と、家庭内の電源/負荷との間で充放電することができる。例えば、家庭用の太陽光発電システムで発電した電力をEV/PHEVに充電することができる。また、EV/PHEVに搭載された蓄電池を、家庭内の負荷のピークシフトやバックアップ用途に利用することができる。V2Hシステムで使用されるDC/DCコンバータには高効率であることに加え、広範囲の電圧レンジと絶縁型であることが求められる。これらの要求を満たすDC/DCコンバータの一つに、DAB(Dual Active Bridge)コンバータがある。 Power conditioners used in photovoltaic power generation systems and V2H (Vehicle to Home) systems are required to have highly efficient power conversion. The V2H system can be charged and discharged between the storage battery mounted on the EV / PHEV and the power source / load in the home. For example, the electric power generated by a household photovoltaic power generation system can be charged into an EV / PHEV. Further, the storage battery mounted on the EV / PHEV can be used for peak shift of the load in the home and backup application. In addition to high efficiency, DC / DC converters used in V2H systems are required to have a wide voltage range and isolation. One of the DC / DC converters satisfying these requirements is a DAB (Dual Active Bridge) converter.
DABコンバータは一般的に、低出力時のハードスイッチングによる損失の増加、電力伝送には関係ない無効電流が流れることによる損失の増加が課題としてあげられる。当該課題の対策として、4つのスイッチング素子で構成されるブリッジ回路のどちらか一方のレグに入力されるPWM信号を全オフし、位相シフトを用いた方式が提案されている(例えば、特許文献1参照)。当該方式ではこれらの課題を解決することが可能であるが、デッドタイム中に発生する共振電流によるリカバリ損失については、十分な対策がされていない。 DAB converters generally have problems of increasing loss due to hard switching at low output and increasing loss due to the flow of reactive current unrelated to power transmission. As a countermeasure to this problem, a method has been proposed in which a PWM signal input to one of the legs of a bridge circuit composed of four switching elements is completely turned off and a phase shift is used (for example, Patent Document 1). reference). Although it is possible to solve these problems with this method, sufficient measures have not been taken for the recovery loss due to the resonance current generated during the dead time.
本開示はこうした状況に鑑みなされたものであり、その目的は、リカバリ損失が低減された高効率な絶縁型のDC/DCコンバータを提供することにある。 The present disclosure has been made in view of these circumstances, an object of which is to provide a highly efficient isolated DC / DC converter with reduced recovery loss.
上記課題を解決するために、本開示のある態様の電力変換装置は、第1スイッチング素子と第2スイッチング素子が直列接続された第1レグと、第3スイッチング素子と第4スイッチング素子が直列接続された第2レグを有し、前記第1レグと前記第2レグが第1直流部に並列接続される第1ブリッジ回路と、第5スイッチング素子と第6スイッチング素子が直列接続された第3レグと、第7スイッチング素子と第8スイッチング素子が直列接続された第4レグを有し、前記第3レグと前記第4レグが第2直流部に並列接続される第2ブリッジ回路と、前記第1ブリッジ回路と前記第2ブリッジ回路の間に接続された絶縁トランスと、前記第1ブリッジ回路と前記絶縁トランスの一次巻線の間に直列に接続または形成された第1インダクタンスと、前記第2ブリッジ回路と前記絶縁トランスの二次巻線の間に直列に接続または形成された第2インダクタンスと、前記第1スイッチング素子-前記第8スイッチング素子を制御する制御回路と、を備える。前記第1スイッチング素子-前記第8スイッチング素子のそれぞれに、逆並列にダイオードが接続または形成されており、前記第1スイッチング素子-前記第8スイッチング素子のそれぞれに、並列に容量が接続または形成されており、前記第1直流部から前記第2直流部へ降圧して電力を伝送する場合、前記第1ブリッジ回路は、前記第1直流部と前記絶縁トランスの一次巻線が導通する第1の期間と、前記絶縁トランスの一次巻線の両端が前記第1ブリッジ回路内で短絡する第2の期間を含む。前記第2ブリッジ回路は、整流期間を含む。前記制御回路は、前記第2の期間から前記第1の期間に切り替わる間に、前記第1スイッチング素子-前記第8スイッチング素子をオフ状態にするデッドタイムを挿入する。 In order to solve the above problems, in the power conversion device of the present disclosure, the first leg in which the first switching element and the second switching element are connected in series, and the third switching element and the fourth switching element are connected in series. A first bridge circuit having the second leg and the first leg and the second leg connected in parallel to the first DC unit, and a third switching element and a sixth switching element connected in series. A second bridge circuit having a leg, a fourth leg in which a seventh switching element and an eighth switching element are connected in series, and the third leg and the fourth leg connected in parallel to a second DC unit, and the above-mentioned An isolation transformer connected between the first bridge circuit and the second bridge circuit, a first inductance connected or formed in series between the first bridge circuit and the primary winding of the isolation transformer, and the first. It includes a second inductance connected or formed in series between a two-bridge circuit and a secondary winding of the isolation transformer, and a control circuit for controlling the first switching element-the eighth switching element. A diode is connected or formed in antiparallel to each of the first switching element and the eighth switching element, and a capacitance is connected or formed in parallel to each of the first switching element and the eighth switching element. When power is transmitted by stepping down from the first DC section to the second DC section, the first bridge circuit has a first one in which the first DC section and the primary winding of the isolated transformer are conductive. It includes a period and a second period in which both ends of the primary winding of the isolated transformer are short-circuited in the first bridge circuit. The second bridge circuit includes a rectification period. The control circuit inserts a dead time for turning off the first switching element-the eighth switching element while switching from the second period to the first period.
本開示によれば、リカバリ損失が低減された高効率な絶縁型のDC/DCコンバータを実現できる。 According to the present disclosure, it is possible to realize a highly efficient isolated DC / DC converter with reduced recovery loss.
図1は、実施の形態に係る電力変換装置1の構成を説明するための図である。電力変換装置1は絶縁型の双方向DC/DCコンバータ(DABコンバータ)であり、第1直流電源E1から供給される直流電力を変換して第2直流電源E2に伝送する。また電力変換装置1は、第2直流電源E2から供給される直流電力を変換して第1直流電源E1に伝送する。電力変換装置1は降圧して電力伝送することも、昇圧して電力伝送することも可能である。 FIG. 1 is a diagram for explaining the configuration of the power conversion device 1 according to the embodiment. The power conversion device 1 is an isolated bidirectional DC / DC converter (DAB converter), and converts the DC power supplied from the first DC power supply E1 and transmits it to the second DC power supply E2. Further, the power conversion device 1 converts the DC power supplied from the second DC power supply E2 and transmits it to the first DC power supply E1. The power conversion device 1 can be stepped down for power transmission or stepped up for power transmission.
第1直流電源E1は例えば、EVに搭載された蓄電池や電気二重層コンデンサ、又は定置型の蓄電池や電気二重層コンデンサが該当する。第2直流電源E2は例えば、インバータを介して商用電力系統に接続された直流バスが該当する。当該直流バスには、他のDC/DCコンバータを介して他の蓄電池、太陽電池、燃料電池等が接続されていてもよい。 The first DC power supply E1 corresponds to, for example, a storage battery or an electric double layer capacitor mounted on an EV, or a stationary storage battery or an electric double layer capacitor. The second DC power supply E2 corresponds to, for example, a DC bus connected to a commercial power system via an inverter. Other storage batteries, solar cells, fuel cells, and the like may be connected to the DC bus via another DC / DC converter.
電力変換装置1は、一次側コンデンサCa、第1ブリッジ回路11、第1インダクタンスL1、絶縁トランスTR1、第2インダクタンスL2、第2ブリッジ回路12、二次側コンデンサCb及び制御回路13を備える。
The power conversion device 1 includes a primary side capacitor Ca, a
第1直流電源E1と並列に一次側コンデンサCaが接続される。第2直流電源E2と並列に二次側コンデンサCbが接続される。一次側コンデンサCa及び二次側コンデンサCbには例えば、電解コンデンサが使用される。本明細書では、第1直流電源E1と一次側コンデンサCaを総称して第1直流部と呼び、第2直流電源E2と二次側コンデンサCbを総称して第2直流部と呼ぶ。 The primary side capacitor Ca is connected in parallel with the first DC power supply E1. The secondary side capacitor Cb is connected in parallel with the second DC power supply E2. For example, an electrolytic capacitor is used for the primary side capacitor Ca and the secondary side capacitor Cb. In the present specification, the first DC power supply E1 and the primary side capacitor Ca are collectively referred to as a first DC unit, and the second DC power supply E2 and the secondary side capacitor Cb are collectively referred to as a second DC unit.
第1ブリッジ回路11は、第1スイッチング素子Q1と第2スイッチング素子Q2が直列接続された第1レグと、第3スイッチング素子Q3と第4スイッチング素子Q4が直列接続された第2レグが並列接続されて構成されるフルブリッジ回路である。第1ブリッジ回路11は第1直流部と並列接続され、第1レグの中点と第2レグの中点が、絶縁トランスTR1の一次巻線n1の両端にそれぞれ接続される。第1ブリッジ回路11は、第1直流部から供給される一次側の直流電圧を交流電圧に変換して、絶縁トランスTR1の一次巻線n1に出力することができる。また第1ブリッジ回路11は、絶縁トランスTR1の一次巻線n1から供給される交流電圧を直流電圧に変換して、第1直流部に出力することができる。
In the
第2ブリッジ回路12は、第5スイッチング素子Q5と第6スイッチング素子Q6が直列接続された第3レグと、第7スイッチング素子Q7と第8スイッチング素子Q8が直列接続された第4レグが並列接続されて構成されるフルブリッジ回路である。第2ブリッジ回路12は第2直流部と並列接続され、第3レグの中点と第4レグの中点が、絶縁トランスTR1の二次巻線n2の両端にそれぞれ接続される。第2ブリッジ回路12は、第2直流部から供給される二次側の直流電圧を交流電圧に変換して、絶縁トランスTR1の二次巻線n2に出力することができる。また第2ブリッジ回路12は、絶縁トランスTR1の二次巻線n2から供給される交流電圧を直流電圧に変換して、第2直流部に出力することができる。
In the
第1スイッチング素子Q1-第8スイッチング素子Q8にはそれぞれ、第1ダイオードD1-第8ダイオードD8が逆並列に接続または形成される。また、第1スイッチング素子Q1-第8スイッチング素子Q8にはそれぞれ、第1容量C1-第8容量C8が並列に接続または形成される。 A first diode D1 to an eighth diode D8 are connected or formed in antiparallel to each of the first switching element Q1 and the eighth switching element Q8, respectively. Further, the first capacitance C1 to the eighth capacitance C8 are connected or formed in parallel to the first switching element Q1 to the eighth switching element Q8, respectively.
第1スイッチング素子Q1-第8スイッチング素子Q8には例えば、IGBT(Insulated Gate Bipolar Transistor)やMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)を使用できる。IGBTが使用される場合、第1スイッチング素子Q1-第8スイッチング素子Q8のエミッタ・コレクタ間に外付けのダイオード素子を第1ダイオードD1-第8ダイオードD8としてそれぞれ接続する。また、第1スイッチング素子Q1-第8スイッチング素子Q8のコレクタ・エミッタ間に外付けのコンデンサを第1容量C1-第8容量C8としてそれぞれ接続するか、第1スイッチング素子Q1-第8スイッチング素子Q8のコレクタ・エミッタ間にそれぞれ形成される寄生容量を第1容量C1-第8容量C8として使用する。MOSFETが使用される場合、第1スイッチング素子Q1-第8スイッチング素子Q8のソース・ドレイン間にそれぞれ形成される寄生ダイオードを第1ダイオードD1-第8ダイオードD8として使用するか、外付けのダイオード素子を第1ダイオードD1-第8ダイオードD8としてそれぞれ接続する。また、第1スイッチング素子Q1-第8スイッチング素子Q8のソース・ドレイン間にそれぞれ形成される寄生容量を第1容量C1-第8容量C8として使用するか、第1スイッチング素子Q1-第8スイッチング素子Q8のソース・ドレイン間に外付けのコンデンサを第1容量C1-第8容量C8としてそれぞれ接続する。 For the first switching element Q1 to the eighth switching element Q8, for example, an IGBT (Insulated Gate Bipolar Transistor) or a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) can be used. When an IGBT is used, an external diode element is connected between the emitter and collector of the first switching element Q1 to the eighth switching element Q8 as the first diode D1 to the eighth diode D8, respectively. Further, an external capacitor may be connected between the collector and the emitter of the first switching element Q1-eighth switching element Q8 as the first capacitance C1-8th capacitance C8, or the first switching element Q1-eighth switching element Q8. The parasitic capacitance formed between the collector and the emitter of the above is used as the first capacitance C1 to the eighth capacitance C8. When a MOSFET is used, the parasitic diode formed between the source and drain of the 1st switching element Q1-8th switching element Q8 is used as the 1st diode D1-8th diode D8, or an external diode element is used. Are connected as the first diode D1-the eighth diode D8, respectively. Further, the parasitic capacitance formed between the source and drain of the first switching element Q1-8th switching element Q8 is used as the first capacitance C1-eighth capacitance C8, or the first switching element Q1-eighth switching element. An external capacitor is connected between the source and drain of Q8 as the first capacitance C1 and the eighth capacitance C8, respectively.
第1スイッチング素子Q1-第8スイッチング素子Q8にそれぞれ並列に接続または形成される第1容量C1-第8容量C8の容量値は全て対応している。即ち、第1スイッチング素子Q1-第8スイッチング素子Q8のエミッタ・コレクタ間またはソース・ドレイン間の容量値は実質的に等しい。同様に、第1スイッチング素子Q1-第8スイッチング素子Q8にそれぞれ逆並列に接続または形成される第1ダイオードD1-第8ダイオードD8の抵抗値も全て対応している。このように、第1レグ-第4レグの構成は全て対応しており、製造コストと回路面積の低減に寄与している。また、どのようなスイッチングパターンにも柔軟に対応することができる。 The capacitance values of the first capacitance C1 and the eighth capacitance C8 connected or formed in parallel to the first switching element Q1- and the eighth switching element Q8 correspond to each other. That is, the capacitance values between the emitter and collector of the first switching element Q1 and the eighth switching element Q8 or between the source and drain are substantially the same. Similarly, all the resistance values of the first diode D1-8th diode D8 connected or formed in antiparallel to the first switching element Q1-8th switching element Q8 are also supported. As described above, all the configurations of the first leg to the fourth leg correspond to each other, which contributes to the reduction of the manufacturing cost and the circuit area. Moreover, it is possible to flexibly correspond to any switching pattern.
絶縁トランスTR1は、第1ブリッジ回路11の交流端子と第2ブリッジ回路12の交流端子との間に接続される。絶縁トランスTR1は、一次巻線n1に接続される第1ブリッジ回路11の出力電圧を、一次巻線n1と二次巻線n2の巻数比に応じて変換し、二次巻線n2に接続される第2ブリッジ回路12に出力する。また絶縁トランスTR1は、二次巻線n2に接続される第2ブリッジ回路12の出力電圧を、二次巻線n2と一次巻線n1の巻数比に応じて変換し、一次巻線n1に接続される第1ブリッジ回路11に出力する。
The isolation transformer TR1 is connected between the AC terminal of the
第1インダクタンスL1は、第1ブリッジ回路11の交流端子と絶縁トランスTR1の一次巻線n1の間に、直列に接続または形成される。第2インダクタンスL2は、第2ブリッジ回路12の交流端子と絶縁トランスTR1の二次巻線n2の間に、直列に接続または形成される。図1に示す例では、第1インダクタンスL1は、第1ブリッジ回路11の第1レグの中点と絶縁トランスTR1の一次巻線n1との間に接続されたリアクトル素子で構成されている。第2インダクタンスL2は、第2ブリッジ回路12の第3レグの中点と絶縁トランスTR1の二次巻線n2との間に接続されたリアクトル素子で構成されている。
The first inductance L1 is connected or formed in series between the AC terminal of the
なお、第1インダクタンスL1は、第1ブリッジ回路11の第1レグの中点と、絶縁トランスTR1の一次巻線n1との間に形成される一次巻線n1の漏れインダクタンスで構成されてもよい。第2インダクタンスL2は、第2ブリッジ回路12の第3レグの中点と、絶縁トランスTR1の二次巻線n2との間に形成される二次巻線n2の漏れインダクタンスで構成されてもよい。
The first inductance L1 may be composed of the leakage inductance of the primary winding n1 formed between the midpoint of the first leg of the
図1には示していないが、第1直流部の両端電圧を検出する第1電圧センサ、第1直流部に流れる電流を検出する第1電流センサ、第2直流部の両端電圧を検出する第2電圧センサ、及び第2直流部に流れる電流を検出する第2電流センサが設けられ、それぞれの検出値が制御回路13に出力される。
Although not shown in FIG. 1, a first voltage sensor that detects the voltage across the first DC section, a first current sensor that detects the current flowing through the first DC section, and a second voltage sensor that detects the voltage across the second DC section. A second voltage sensor and a second current sensor for detecting the current flowing through the second DC unit are provided, and their respective detection values are output to the
制御回路13は、第1スイッチング素子Q1-第8スイッチング素子Q8のゲート端子に駆動信号(PWM(Pulse Width Modulation)信号)を供給することにより、第1スイッチング素子Q1-第8スイッチング素子Q8を制御する。制御回路13の構成は、ハードウェア資源とソフトウェア資源の協働、又はハードウェア資源のみにより実現できる。ハードウェア資源としてアナログ素子、マイクロコンピュータ、DSP、ROM、RAM、ASIC、FPGA、その他のLSIを利用できる。ソフトウェア資源としてファームウェア等のプログラムを利用できる。
The
制御回路13は基本制御として以下の制御を実行する。制御回路13は、第1直流部から第2直流部へ電力伝送する際(第1直流電源E1から放電する際)、第1電流センサにより検出される電流値(放電電流値)が電流指令値を維持するように、又は第1電圧センサにより検出される電圧値(放電電圧値)が電圧指令値を維持するように第1スイッチング素子Q1-第8スイッチング素子Q8を制御する。なお、第2電流センサにより検出される二次側の電流値を制御してもよいし、第2電圧センサにより検出される二次側の電圧値を制御してもよい。また制御回路13は、第2直流部から第1直流部へ電力伝送する際(第1直流電源E1に充電する際)、第1電流センサにより検出される電流値(充電電流値)が電流指令値を維持するように、又は第1電圧センサにより検出される電圧値(充電電圧値)が電圧指令値を維持するように第1スイッチング素子Q1-第8スイッチング素子Q8を制御する。なお、第2電流センサにより検出される二次側の電流値を制御してもよいし、第2電圧センサにより検出される二次側の電圧値を制御してもよい。
The
このようにDABコンバータは、一次側と二次側が対称な構成であり、双方向に電力伝送することができる。以下、電力変換装置1の動作を説明する。 As described above, the DAB converter has a symmetrical configuration on the primary side and the secondary side, and can transmit power in both directions. Hereinafter, the operation of the power conversion device 1 will be described.
(比較例)
図2(a)-(c)は、電力変換装置1の比較例に係る動作を説明するための図である。図2(a)に示す第1状態では、制御回路13は、第1スイッチング素子Q1、第4スイッチング素子Q4、第6スイッチング素子Q6及び第7スイッチング素子Q7をオン状態、第2スイッチング素子Q2、第3スイッチング素子Q3、第5スイッチング素子Q5及び第8スイッチング素子Q8をオフ状態に制御する。この状態では第1直流電源E1から第1インダクタンスL1に電力が充電され、第2直流電源E2から第2インダクタンスL2に電力が充電される。
(Comparative example)
2 (a)-(c) are diagrams for explaining the operation according to the comparative example of the power conversion device 1. In the first state shown in FIG. 2A, the
図2(b)に示す第2状態では、制御回路13は、第1スイッチング素子Q1、第4スイッチング素子Q4、第5スイッチング素子Q5及び第8スイッチング素子Q8をオン状態、第2スイッチング素子Q2、第3スイッチング素子Q3、第6スイッチング素子Q6及び第7スイッチング素子Q7をオフ状態に制御する。この状態では第1直流電源E1の電力と、第1インダクタンスL1に蓄積された電力と、第2インダクタンスL2に蓄積された電力が第2直流電源E2に伝送される。
In the second state shown in FIG. 2B, the
第3状態(不図示)では、制御回路13は、第2スイッチング素子Q2、第3スイッチング素子Q3、第5スイッチング素子Q5及び第8スイッチング素子Q8をオン状態、第1スイッチング素子Q1、第4スイッチング素子Q4、第6スイッチング素子Q6及び第7スイッチング素子Q7をオフ状態に制御する。この状態では第1直流電源E1から第1インダクタンスL1に電力が充電され、第2直流電源E2から第2インダクタンスL2に電力が充電される。
In the third state (not shown), the
第4状態(不図示)では、制御回路13は、第2スイッチング素子Q2、第3スイッチング素子Q3、第6スイッチング素子Q6及び第7スイッチング素子Q7をオン状態、第1スイッチング素子Q1、第4スイッチング素子Q4、第5スイッチング素子Q5及び第8スイッチング素子Q8をオフ状態に制御する。この状態では第1直流電源E1の電力と、第1インダクタンスL1に蓄積された電力と、第2インダクタンスL2に蓄積された電力が第2直流電源E2に伝送される。
In the fourth state (not shown), the
当該比較例に係る制御では、第1状態(図2(a)参照)と第3状態(不図示)で、第2直流電源E2の電力が第2インダクタンスL2に充電されている。その後の第2状態(図2(b)参照)と第4状態(不図示)で、第2インダクタンスL2に蓄積された電力が第2直流電源E2に放電されている。即ち、二次側において電力伝送に関係ない無効電流が流れている。この無効電流が流れることにより無駄な損失が発生している。 In the control according to the comparative example, the power of the second DC power supply E2 is charged to the second inductance L2 in the first state (see FIG. 2A) and the third state (not shown). In the subsequent second state (see FIG. 2B) and the fourth state (not shown), the electric power stored in the second inductance L2 is discharged to the second DC power supply E2. That is, a reactive current that is not related to power transmission is flowing on the secondary side. Wasteful loss is generated by the flow of this reactive current.
図2(c)は、図2(b)に示した第2状態において、第1直流電源E1の電圧が第2直流電源E2の電圧に対して大きく低下した場合の電流の流れを示している。第1直流電源E1の電圧が第2直流電源E2の電圧に対して大きく低下すると、電流の向きが逆になり、第2直流電源E2から第1直流電源E1に電流が逆流する。この状態において、次の状態に遷移するために第1スイッチング素子Q1及び第4スイッチング素子Q4がターンオフされ、第2スイッチング素子Q2及び第3スイッチング素子Q3がターンオンされると、第2スイッチング素子Q2及び第3スイッチング素子Q3がハードスイッチングになり、また、第1スイッチング素子Q1の第1ダイオードD1及び第4スイッチング素子Q4の第4ダイオードD4はリカバリ動作となり、損失が増加する。 FIG. 2C shows the current flow when the voltage of the first DC power supply E1 drops significantly with respect to the voltage of the second DC power supply E2 in the second state shown in FIG. 2B. .. When the voltage of the first DC power supply E1 drops significantly with respect to the voltage of the second DC power supply E2, the direction of the current is reversed, and the current flows back from the second DC power supply E2 to the first DC power supply E1. In this state, when the first switching element Q1 and the fourth switching element Q4 are turned off and the second switching element Q2 and the third switching element Q3 are turned on in order to transition to the next state, the second switching element Q2 and the second switching element Q2 and The third switching element Q3 becomes hard switching, and the first diode D1 of the first switching element Q1 and the fourth diode D4 of the fourth switching element Q4 perform recovery operation, and the loss increases.
(実施例(降圧モード))
図3は、実施例(降圧モード)に係る、第1スイッチング素子Q1-第8スイッチング素子Q8のスイッチングタイミング1を示す図である。図4(a)-(d)は、電力変換装置1の実施例(降圧モード)に係る動作を説明するための図である(その1)。図5(a)-(d)は、電力変換装置1の実施例(降圧モード)に係る動作を説明するための図である(その2)。
(Example (step-down mode))
FIG. 3 is a diagram showing switching timing 1 of the first switching element Q1 to the eighth switching element Q8 according to the embodiment (step-down mode). 4 (a)-(d) are diagrams for explaining the operation according to the embodiment (step-down mode) of the power conversion device 1 (No. 1). 5 (a)-(d) are diagrams for explaining the operation according to the embodiment (step-down mode) of the power conversion device 1 (No. 2).
図4(a)に示す第1状態では、制御回路13は、第1スイッチング素子Q1及び第4スイッチング素子Q4をオン状態、残りのスイッチング素子(第2スイッチング素子Q2、第3スイッチング素子Q3、第5スイッチング素子Q5、第6スイッチング素子Q6、第7スイッチング素子Q7及び第8スイッチング素子Q8)をオフ状態に制御する(第1スイッチングパターンP1(図3参照))。
In the first state shown in FIG. 4A, the
第1状態では、第1直流電源E1と絶縁トランスTR1の一次巻線n1が導通している。また、二次側の第5スイッチング素子Q5-第8スイッチング素子Q8が全てオフ状態であるため、第2ブリッジ回路12はダイオードブリッジ回路になっており、第5ダイオードD5及び第8ダイオードD8を介して整流している。第1状態では、第1直流電源E1は、第1インダクタンスL1及び第2インダクタンスL2に電力を充電しながら、第5ダイオードD5及び第8ダイオードD8を介して第2直流電源E2に電力を伝送する。
In the first state, the first DC power supply E1 and the primary winding n1 of the isolation transformer TR1 are conducting. Further, since the fifth switching element Q5- and the eighth switching element Q8 on the secondary side are all in the off state, the
図4(b)に示す第2状態では、制御回路13は、第4スイッチング素子Q4及び第8スイッチング素子Q8をオン状態、残りのスイッチング素子(第1スイッチング素子Q1、第2スイッチング素子Q2、第3スイッチング素子Q3、第5スイッチング素子Q5、第6スイッチング素子Q6及び第7スイッチング素子Q7)をオフ状態に制御する(第2スイッチングパターンP2(図3参照))。
In the second state shown in FIG. 4B, the
第2状態では、絶縁トランスTR1の一次巻線n1の両端が第1ブリッジ回路11内で短絡し、第1インダクタンスL1、絶縁トランスTR1及び第2インダクタンスL2が第1直流電源E1から電気的に遮断される。また、二次側の第8スイッチング素子Q8がオン状態であり、第5ダイオードD5及び第8スイッチング素子Q8を介して整流している。第8スイッチング素子Q8はダイオード整流又は同期整流している。同期整流はダイオード整流より損失が少ないため、第8スイッチング素子Q8がオフ状態で第8ダイオードD8を電流が通過する場合と比較して、二次側の損失が低減される。また、第5スイッチング素子Q5がオフ状態で第5ダイオードD5を電流が通過することにより、二次側に流れる電流の向きが反転することを防止することができる。第2状態では、第1インダクタンスL1に蓄積された電力と、第2インダクタンスL2に蓄積された電力が、第2直流電源E2に伝送される。
In the second state, both ends of the primary winding n1 of the isolation transformer TR1 are short-circuited in the
図4(c)に示す第3状態では、制御回路13は、第1スイッチング素子Q1-第8スイッチング素子Q8を全てオフ状態に制御する(デッドタイムTd(図3参照))。デッドタイムTdにおいて、第1インダクタンスL1に電力が残留している場合、第1インダクタンスL1から、第3ダイオードD3及び第2ダイオードD2を介して第1直流電源E1に電流が流れる。同様に、第2インダクタンスL2に電力が残留している場合、第2インダクタンスL2から、第5ダイオードD5及び第8ダイオードD8を介して第2直流電源E2に電流が流れる。
In the third state shown in FIG. 4 (c), the
図4(d)に示す第4状態は、デッドタイムTdにおいて、第1インダクタンスL1と第2インダクタンスL2の残留電力がなくなった以降の状態を示している。第1インダクタンスL1と第2インダクタンスL2の残留電力がなくなると、理想状態では電流が流れなくなるが、実際にはそれまでと反対向きに共振電流が流れる。二次側では、第2インダクタンスL2と第5容量C5-第8容量C8との間で共振が発生し、共振電流が流れる。具体的には、第2インダクタンスL2、第7容量C7、第5容量C5のハイサイド経路と、第2インダクタンスL2、第8容量C8、第6容量C6のローサイド経路の両方に共振電流が流れる。一次側でも同様に、第1インダクタンスL1と第1容量C1-第4容量C4との間で共振が発生し、共振電流が流れる。具体的には、第1インダクタンスL1、第1容量C1、第3容量C3のハイサイド経路と、第1インダクタンスL1、第2容量C2、第4容量C4のローサイド経路の両方に共振電流が流れる。 The fourth state shown in FIG. 4D shows the state after the residual power of the first inductance L1 and the second inductance L2 is exhausted in the dead time Td. When the residual power of the first inductance L1 and the second inductance L2 disappears, the current does not flow in the ideal state, but in reality, the resonance current flows in the opposite direction to the previous one. On the secondary side, resonance occurs between the second inductance L2 and the fifth capacitance C5 to the eighth capacitance C8, and a resonance current flows. Specifically, resonance current flows through both the high-side path of the second inductance L2, the seventh capacitance C7, and the fifth capacitance C5 and the low-side path of the second inductance L2, the eighth capacitance C8, and the sixth capacitance C6. Similarly, on the primary side, resonance occurs between the first inductance L1 and the first capacitance C1 to the fourth capacitance C4, and a resonance current flows. Specifically, resonance current flows through both the high-side path of the first inductance L1, the first capacitance C1, and the third capacitance C3 and the low-side path of the first inductance L1, the second capacitance C2, and the fourth capacitance C4.
図5(a)に示す第5状態では、制御回路13は、第2スイッチング素子Q2及び第3スイッチング素子Q3をオン状態、残りのスイッチング素子(第1スイッチング素子Q1、第4スイッチング素子Q4、第5スイッチング素子Q5、第6スイッチング素子Q6、第7スイッチング素子Q7及び第8スイッチング素子Q8)をオフ状態に制御する(第3スイッチングパターンP3(図3参照))。
In the fifth state shown in FIG. 5A, the
第5状態では、第1直流電源E1と絶縁トランスTR1の一次巻線n1が導通している。また、第5状態では、第5スイッチング素子Q5-第8スイッチング素子Q8が全てオフ状態であるため、第2ブリッジ回路12はダイオードブリッジ回路になっており、第7ダイオードD7及び第6ダイオードD6を介して整流している。第5状態では、第1直流電源E1は、第1インダクタンスL1及び第2インダクタンスL2に電力を充電しながら、第7ダイオードD7及び第6ダイオードD6を介して第2直流電源E2に電力を伝送する。
In the fifth state, the first DC power supply E1 and the primary winding n1 of the isolation transformer TR1 are conducting. Further, in the fifth state, since all the fifth switching elements Q5- and the eighth switching elements Q8 are in the off state, the
図5(b)に示す第6状態では、制御回路13は、第3スイッチング素子Q3及び第7スイッチング素子Q7をオン状態、残りのスイッチング素子(第1スイッチング素子Q1、第2スイッチング素子Q2、第4スイッチング素子Q4、第5スイッチング素子Q5、第6スイッチング素子Q6及び第8スイッチング素子Q8)をオフ状態に制御する(第4スイッチングパターンP4(図3参照))。
In the sixth state shown in FIG. 5B, the
第6状態では、絶縁トランスTR1の一次巻線n1の両端が第1ブリッジ回路11内で短絡し、第1インダクタンスL1、絶縁トランスTR1及び第2インダクタンスL2が第1直流電源E1から電気的に遮断される。また、二次側の第7スイッチング素子Q7がオン状態であり、第6ダイオードD6及び第7スイッチング素子Q7を介して整流している。第7スイッチング素子Q7はダイオード整流又は同期整流している。同期整流はダイオード整流より損失が少ないため、第7スイッチング素子Q7がオフ状態で第7ダイオードD7を電流が通過する場合と比較して、二次側の損失が低減される。また、第6スイッチング素子Q6がオフ状態で第6ダイオードD6を電流が通過することにより、二次側に流れる電流の向きが反転することを防止することができる。第6状態では、第1インダクタンスL1に蓄積された電力と、第2インダクタンスL2に蓄積された電力が、第2直流電源E2に伝送される。
In the sixth state, both ends of the primary winding n1 of the isolation transformer TR1 are short-circuited in the
図5(c)に示す第7状態では、制御回路13は、第1スイッチング素子Q1-第8スイッチング素子Q8を全てオフ状態に制御する(デッドタイムTd(図3参照))。デッドタイムTdにおいて、第1インダクタンスL1に電力が残留している場合、第1インダクタンスL1から、第1ダイオードD1及び第4ダイオードD4を介して第1直流電源E1に電流が流れる。同様に、第2インダクタンスL2に電力が残留している場合、第2インダクタンスL2から、第7ダイオードD7及び第6ダイオードD6を介して第2直流電源E2に電流が流れる。
In the seventh state shown in FIG. 5 (c), the
図5(d)に示す第8状態は、デッドタイムTdにおいて、第1インダクタンスL1と第2インダクタンスL2の残留電力がなくなった以降の状態を示している。第1インダクタンスL1と第2インダクタンスL2の残留電力がなくなると、理想状態では電流が流れなくなるが、実際にはそれまでと反対向きに共振電流が流れる。二次側では、第2インダクタンスL2と第5容量C5-第8容量C8との間で共振が発生し、共振電流が流れる。具体的には、第2インダクタンスL2、第5容量C5、第7容量C7のハイサイド経路と、第2インダクタンスL2、第6容量C6、第8容量C8のローサイド経路の両方に共振電流が流れる。一次側でも同様に、第1インダクタンスL1と第1容量C1-第4容量C4との間で共振が発生し、共振電流が流れる。具体的には、第1インダクタンスL1、第3容量C3、第1容量C1のハイサイド経路と、第1インダクタンスL1、第4容量C4、第2容量C2のローサイド経路の両方に共振電流が流れる。 The eighth state shown in FIG. 5D shows the state after the residual power of the first inductance L1 and the second inductance L2 is exhausted in the dead time Td. When the residual power of the first inductance L1 and the second inductance L2 disappears, the current does not flow in the ideal state, but in reality, the resonance current flows in the opposite direction to the previous one. On the secondary side, resonance occurs between the second inductance L2 and the fifth capacitance C5 to the eighth capacitance C8, and a resonance current flows. Specifically, resonance current flows through both the high-side path of the second inductance L2, the fifth capacitance C5, and the seventh capacitance C7 and the low-side path of the second inductance L2, the sixth capacitance C6, and the eighth capacitance C8. Similarly, on the primary side, resonance occurs between the first inductance L1 and the first capacitance C1 to the fourth capacitance C4, and a resonance current flows. Specifically, a resonance current flows through both the high-side path of the first inductance L1, the third capacitance C3, and the first capacitance C1 and the low-side path of the first inductance L1, the fourth capacitance C4, and the second capacitance C2.
ここで、第1スイッチングパターンP1と第3スイッチングパターンP3の期間を第1の期間とし、第2スイッチングパターンP2と第4スイッチングパターンP4の期間を第2の期間とする。図3、図4(a)-(d)、図5(a)-(d)に示すように本実施例(降圧モード)では、制御回路13は、第2の期間から第1の期間に切り替わる間に、第1スイッチング素子Q1-第8スイッチング素子Q8を全てオフ状態にするデッドタイムTdを挿入している。これに対して、第1スイッチング素子Q1-第8スイッチング素子Q8を全てオフ状態にするデッドタイムTdを挿入しない場合、ダイオードのリカバリ損失が発生する。
Here, the period of the first switching pattern P1 and the third switching pattern P3 is defined as the first period, and the period of the second switching pattern P2 and the fourth switching pattern P4 is defined as the second period. As shown in FIGS. 3, 4 (a)-(d) and 5 (a)-(d), in the present embodiment (step-down mode), the
図6(a)-(b)は、ダイオードのリカバリ損失発生のメカニズムを説明するための図である。図6(a)は、第2スイッチングパターンP2と第3スイッチングパターンP3との間のデッドタイムTdの別のスイッチングパターンを示している。 6 (a)-(b) are diagrams for explaining the mechanism of diode recovery loss generation. FIG. 6A shows another switching pattern of the dead time Td between the second switching pattern P2 and the third switching pattern P3.
この状態において、第1インダクタンスL1及び第2インダクタンスL2の残留電力がなくなると、理想状態では電流が流れなくなるが、実際にはそれまでと反対向きに共振電流が流れる。二次側では、第2インダクタンスL2と第5容量C5-第8容量C8との間で共振が発生し、共振電流が流れる。具体的には、第2インダクタンスL2、第7容量C7、第5容量C5のハイサイド経路と、第2インダクタンスL2、第8容量C8、第6容量C6のローサイド経路の両方に共振電流が流れる。二次側の共振電流に対応して一次側では、第1インダクタンスL1、第2スイッチング素子Q2、第4ダイオードD4のローサイド経路に電流が流れる。 In this state, when the residual power of the first inductance L1 and the second inductance L2 disappears, the current does not flow in the ideal state, but in reality, the resonance current flows in the opposite direction to the previous one. On the secondary side, resonance occurs between the second inductance L2 and the fifth capacitance C5 to the eighth capacitance C8, and a resonance current flows. Specifically, resonance current flows through both the high-side path of the second inductance L2, the seventh capacitance C7, and the fifth capacitance C5 and the low-side path of the second inductance L2, the eighth capacitance C8, and the sixth capacitance C6. On the primary side corresponding to the resonance current on the secondary side, a current flows in the low side path of the first inductance L1, the second switching element Q2, and the fourth diode D4.
この状態から図5(a)に示した第3スイッチングパターンP3に遷移すると、一次側の第3スイッチング素子Q3がターンオンする。第3スイッチング素子Q3がターンオンすると、第4スイッチング素子Q4に接続された第4ダイオードD4に逆バイアス電圧が印加され、逆方向にリカバリ電流が流れる。これにより、第3スイッチング素子Q3と第4ダイオードD4に貫通電流が流れ、損失が増加する。 When the transition from this state to the third switching pattern P3 shown in FIG. 5A, the third switching element Q3 on the primary side turns on. When the third switching element Q3 is turned on, a reverse bias voltage is applied to the fourth diode D4 connected to the fourth switching element Q4, and a recovery current flows in the reverse direction. As a result, a through current flows through the third switching element Q3 and the fourth diode D4, and the loss increases.
図6(b)は、第4スイッチングパターンP4と第1スイッチングパターンP1との間のデッドタイムTdの別のスイッチングパターンを示している。この状態において、第1インダクタンスL1及び第2インダクタンスL2の残留電力がなくなると、理想状態では電流が流れなくなるが、実際にはそれまでと反対向きに共振電流が流れる。二次側では、第2インダクタンスL2と第5容量C5-第8容量C8との間で共振が発生し、共振電流が流れる。具体的には、第2インダクタンスL2、第5容量C5、第7容量C7のハイサイド経路と、第2インダクタンスL2、第6容量C6、第8容量C8のローサイド経路の両方に共振電流が流れる。二次側の共振電流に対応して一次側では、第1インダクタンスL1、第3ダイオードD3、第1スイッチング素子Q1のハイサイド経路に電流が流れる。 FIG. 6B shows another switching pattern of the dead time Td between the fourth switching pattern P4 and the first switching pattern P1. In this state, when the residual power of the first inductance L1 and the second inductance L2 disappears, the current does not flow in the ideal state, but in reality, the resonance current flows in the opposite direction to the previous one. On the secondary side, resonance occurs between the second inductance L2 and the fifth capacitance C5 to the eighth capacitance C8, and a resonance current flows. Specifically, resonance current flows through both the high-side path of the second inductance L2, the fifth capacitance C5, and the seventh capacitance C7 and the low-side path of the second inductance L2, the sixth capacitance C6, and the eighth capacitance C8. On the primary side corresponding to the resonance current on the secondary side, a current flows in the high side path of the first inductance L1, the third diode D3, and the first switching element Q1.
この状態から図4(a)に示した第1スイッチングパターンP1に遷移すると、一次側の第4スイッチング素子Q4がターンオンする。第4スイッチング素子Q4がターンオンすると、第3ダイオードD3に逆バイアス電圧が印加され、逆方向にリカバリ電流が流れる。これにより、第3ダイオードD3と第4スイッチング素子Q4に貫通電流が流れ、損失が増加する。 When transitioning from this state to the first switching pattern P1 shown in FIG. 4A, the fourth switching element Q4 on the primary side turns on. When the fourth switching element Q4 is turned on, a reverse bias voltage is applied to the third diode D3, and a recovery current flows in the reverse direction. As a result, a through current flows through the third diode D3 and the fourth switching element Q4, and the loss increases.
これに対して本実施例では、第2スイッチングパターンP2から第3スイッチングパターンP3に遷移する間と、第4スイッチングパターンP4から第1スイッチングパターンP1に遷移する間に、第1スイッチング素子Q1-第8スイッチング素子Q8が全てオフ状態になるデッドタイムTdが挿入される。これにより、第4ダイオードD4又は第3ダイオードD3に流れる電流を抑制することができ、第4ダイオードD4又は第3ダイオードD3のリカバリ損失を低減することができる。 On the other hand, in this embodiment, the first switching element Q1-first during the transition from the second switching pattern P2 to the third switching pattern P3 and during the transition from the fourth switching pattern P4 to the first switching pattern P1. 8 A dead time Td in which all switching elements Q8 are turned off is inserted. As a result, the current flowing through the 4th diode D4 or the 3rd diode D3 can be suppressed, and the recovery loss of the 4th diode D4 or the 3rd diode D3 can be reduced.
本実施例(降圧モード)では、制御回路13は、第1スイッチング素子Q1及び第2スイッチング素子Q2に供給する駆動信号のデューティ比を調整することで、第1直流部から第2直流部へ供給する電力の電圧または電流を制御する。第1スイッチング素子Q1及び第2スイッチング素子Q2に供給する駆動信号のオン時間が長くなるほど(デューティ比が大きくなるほど)、第1直流部から第2直流部へ伝送する電力量が増加する。制御回路13は、第3スイッチング素子Q3と第4スイッチング素子Q4を交互に、スイッチング周期fswの半分の時間(デッドタイムTdを除く)、オン状態に制御する。
In this embodiment (step-down mode), the
このように本実施例(降圧モード)では、PWM方式で第1直流部から第2直流部へ電力伝送する。これに対して、位相シフト方式で電力伝送する場合、一次側の第1スイッチング素子Q1-第4スイッチング素子Q4が全てオフ状態になる期間を設けることができず、上述したダイオードのリカバリ損失の発生を防止することができない。 As described above, in this embodiment (step-down mode), power is transmitted from the first DC unit to the second DC unit by the PWM method. On the other hand, in the case of power transmission by the phase shift method, it is not possible to provide a period in which all the first switching elements Q1 to the fourth switching elements Q4 on the primary side are in the off state, and the above-mentioned diode recovery loss occurs. Cannot be prevented.
制御回路13は、デッドタイムTdから第1スイッチングパターンP1に遷移する際、第1スイッチング素子Q1のターンオンに同期して、第4スイッチング素子Q4をターンオンさせる。即ち、第1スイッチング素子Q1と第4スイッチング素子Q4を実質的に同時にターンオンする。
When the
制御回路13は、第1スイッチングパターンP1から第2スイッチングパターンP2に遷移する際、第1スイッチング素子Q1のターンオフに同期して、第8スイッチング素子Q8をターンオンさせる。即ち、第1スイッチング素子Q1のターンオフと第8スイッチング素子Q8のターンオンを実質的に同時に行う。これにより、第8スイッチング素子Q8の同期整流期間を最大化することができ、第8スイッチング素子Q8の同期整流による損失低減効果を最大化することができる。
When the
制御回路13は、第2スイッチングパターンP2からデッドタイムTdに遷移する際、第4スイッチング素子Q4のターンオフに同期して、第8スイッチング素子Q8をターンオフさせる。即ち、第4スイッチング素子Q4と第8スイッチング素子Q8を実質的に同時にターンオフする。
When the
制御回路13は、第1スイッチング素子Q1のオン時間と、第8スイッチング素子Q8のオン時間と、デッドタイムTdの合計時間が、スイッチング周期fswの半分の時間になるように、第1スイッチング素子Q1と第8スイッチング素子Q8を制御する。第8スイッチング素子Q8のオン時間は、第1スイッチング素子Q1のオン時間に応じて適応的に変化する。
The
制御回路13は、デッドタイムTdから第3スイッチングパターンP3に遷移する際、第2スイッチング素子Q2のターンオンに同期して、第3スイッチング素子Q3をターンオンさせる。即ち、第2スイッチング素子Q2と第3スイッチング素子Q3を実質的に同時にターンオンする。
When the
制御回路13は、第3スイッチングパターンP3から第4スイッチングパターンP4に遷移する際、第2スイッチング素子Q2のターンオフに同期して、第7スイッチング素子Q7をターンオンさせる。即ち、第2スイッチング素子Q2のターンオフと第7スイッチング素子Q7のターンオンを実質的に同時に行う。これにより、第7スイッチング素子Q7の同期整流期間を最大化することができ、第7スイッチング素子Q7の同期整流による損失低減効果を最大化することができる。
When the
制御回路13は、第4スイッチングパターンP4からデッドタイムTdに遷移する際、第3スイッチング素子Q3のターンオフに同期して、第7スイッチング素子Q7をターンオフさせる。即ち、第3スイッチング素子Q3と第7スイッチング素子Q7を実質的に同時にターンオフする。
When the
制御回路13は、第2スイッチング素子Q2のオン時間と、第7スイッチング素子Q7のオン時間と、デッドタイムTdの合計時間が、スイッチング周期fswの半分の時間になるように、第2スイッチング素子Q2と第7スイッチング素子Q7を制御する。第7スイッチング素子Q7のオン時間は、第2スイッチング素子Q2のオン時間に応じて適応的に変化する。
In the
このように、位相シフト方式ではなく、PWM方式で第1スイッチング素子Q1-第8スイッチング素子Q8を制御することにより、第1スイッチング素子Q1-第8スイッチング素子Q8が全てオフ状態になる期間を容易に生成することができる。 In this way, by controlling the first switching element Q1-eighth switching element Q8 by the PWM method instead of the phase shift method, it is easy to set the period in which all the first switching elements Q1-eighth switching elements Q8 are off. Can be generated in.
制御回路13は、第1スイッチングパターンP1の期間と第3スイッチングパターンP3の期間を同期させる。即ち、第1スイッチングパターンP1の期間と第3スイッチングパターンP3の期間を実質的に同じ時間に制御する。また制御回路13は、第2スイッチングパターンP2の期間と第4スイッチングパターンP4の期間を同期させる。即ち、第2スイッチングパターンP2の期間と第4スイッチングパターンP4の期間を実質的に同じ時間に制御する。これにより、正負対称な動作となり、トランスに直流偏磁が発生することを抑制することができる。
The
図3、図4(a)-(d)、図5(a)-(d)に示した降圧モードの制御例では、制御回路13は、第5スイッチング素子Q5及び第6スイッチング素子Q6を常時オフ状態に制御した。この点、制御回路13は、第7スイッチング素子Q7及び第8スイッチング素子Q8を常時オフ状態に制御してもよい。この場合、第2スイッチングパターンP2では、第8スイッチング素子Q8ではなく、第5スイッチング素子Q5で同期整流する。第4スイッチングパターンP4では、第7スイッチング素子Q7ではなく、第6スイッチング素子Q6で同期整流する。
In the control example of the step-down mode shown in FIGS. 3, 4 (a)-(d) and 5 (a)-(d), the
図7は、実施例(降圧モード)に係る、第1スイッチング素子Q1-第8スイッチング素子Q8のスイッチングタイミング2を示す図である。図3に示した第1スイッチング素子Q1-第8スイッチング素子Q8のスイッチングタイミング1では、第1直流部から第2直流部へ降圧して電力を供給する例を説明した。この点、第2直流部から第1直流部へ降圧して電力を供給することも可能である。この場合、図7に示すように、制御回路13は、第1スイッチング素子Q1-第4スイッチング素子Q4に供給する駆動信号と、第5スイッチング素子Q5-第8スイッチング素子Q8に供給する駆動信号を入れ替えればよい。
FIG. 7 is a diagram showing switching timing 2 of the first switching element Q1 to the eighth switching element Q8 according to the embodiment (step-down mode). In the switching timing 1 of the first switching element Q1 to the eighth switching element Q8 shown in FIG. 3, an example of stepping down from the first DC unit to the second DC unit to supply electric power has been described. In this respect, it is also possible to step down the voltage from the second DC unit to the first DC unit to supply electric power. In this case, as shown in FIG. 7, the
以上説明したように本実施例(降圧モード)によれば、比較例(図2(a)参照)のように第2直流電源E2から第2インダクタンスL2を充電する状態が発生しないため無効電力を抑制することができる。また、デッドタイム中に共振電流が、スイッチング素子の逆並列ダイオードに流れることを抑制できるため、ダイオードのリカバリ損失を低減することができる。また、状態2及び状態5において二次側の第8スイッチング素子Q8又は第7スイッチング素子Q7で同期整流することにより、ダイオードの導通損失を低減することができる。これらにより、DABコンバータの降圧動作時の変換効率を向上させることができる。 As described above, according to the present embodiment (step-down mode), the state of charging the second inductance L2 from the second DC power supply E2 does not occur as in the comparative example (see FIG. 2A), so that the reactive power is generated. It can be suppressed. Further, since the resonance current can be suppressed from flowing to the antiparallel diode of the switching element during the dead time, the recovery loss of the diode can be reduced. Further, the conduction loss of the diode can be reduced by performing synchronous rectification with the eighth switching element Q8 or the seventh switching element Q7 on the secondary side in the state 2 and the state 5. As a result, the conversion efficiency of the DAB converter during the step-down operation can be improved.
また本実施例(降圧モード)によれば、第1直流電源E1と第2直流電源E2がダイオードを介さずに導通する状態が発生しないため、第1直流電源E1の電圧が第2直流電源E2の電圧に対して大きく低下しても、電流の向きが逆になることはなく、第2直流電源E2から第1直流電源E1に電流が逆流することはない。これにより、ハードスイッチングの発生を防止することができる。 Further, according to the present embodiment (step-down mode), the voltage of the first DC power supply E1 is the voltage of the second DC power supply E2 because the state in which the first DC power supply E1 and the second DC power supply E2 are conductive without passing through the diode does not occur. Even if the voltage drops significantly with respect to the voltage of, the direction of the current does not reverse, and the current does not flow back from the second DC power supply E2 to the first DC power supply E1. This makes it possible to prevent the occurrence of hard switching.
(変形例1(降圧モード))
図8は、変形例1に係る電力変換装置1の構成を説明するための図である。変形例1に係る電力変換装置1では第2ブリッジ回路12は、第5スイッチング素子Q5-第8スイッチング素子Q8の代わりに、ブリッジ接続された4つのダイオード素子(第5ダイオードD5-第8ダイオードD8)で構成される。変形例1に係る電力変換装置1は、第2直流部から第1直流部へ電力を伝送できない絶縁型の単方向DC/DCコンバータである。
(Modification 1 (step-down mode))
FIG. 8 is a diagram for explaining the configuration of the power conversion device 1 according to the modification 1. In the power conversion device 1 according to the first modification, the
図9は、変形例1(降圧モード)に係る、第1スイッチング素子Q1-第4スイッチング素子Q4のスイッチングタイミングを示す図である。変形例1(降圧モード)において、第1スイッチングパターンP1では、制御回路13は、第1スイッチング素子Q1及び第4スイッチング素子Q4をオン状態、第2スイッチング素子Q2及び第3スイッチング素子Q3をオフ状態に制御する。第2スイッチングパターンP2では、制御回路13は、第4スイッチング素子Q4をオン状態、第1スイッチング素子Q1、第2スイッチング素子Q2及び第3スイッチング素子Q3をオフ状態に制御する。第2スイッチングパターンP2と第3スイッチングパターンP3の間のデッドタイムTdでは、制御回路13は、第1スイッチング素子Q1-第4スイッチング素子Q4を全てオフ状態に制御する。
FIG. 9 is a diagram showing the switching timing of the first switching element Q1 to the fourth switching element Q4 according to the modification 1 (step-down mode). In the first modification (step-down mode), in the first switching pattern P1, the
第3スイッチングパターンP3では、制御回路13は、第2スイッチング素子Q2及び第3スイッチング素子Q3をオン状態、第1スイッチング素子Q1及び第4スイッチング素子Q4をオフ状態に制御する。第4スイッチングパターンP4では、制御回路13は、第3スイッチング素子Q3をオン状態、第1スイッチング素子Q1、第2スイッチング素子Q2及び第4スイッチング素子Q4をオフ状態に制御する。第4スイッチングパターンP4と第1スイッチングパターンP1の間のデッドタイムTdでは、制御回路13は、第1スイッチング素子Q1-第4スイッチング素子Q4を全てオフ状態に制御する。
In the third switching pattern P3, the
変形例1(降圧モード)によれば、二次側から一次側へ電力伝送できない点、及び二次側の第8スイッチング素子Q8又は第7スイッチング素子Q7を使用した同期整流ができない点を除き、上記実施例(降圧モード)と同様の効果を奏する。 According to the first modification (step-down mode), except that power cannot be transmitted from the secondary side to the primary side and synchronous rectification cannot be performed using the 8th switching element Q8 or the 7th switching element Q7 on the secondary side. It has the same effect as that of the above embodiment (step-down mode).
(変形例2(降圧モード))
変形例2では、図1に示した電力変換装置1の構成を前提として、制御回路13は、第5スイッチング素子Q5-第8スイッチング素子Q8を常時、オフ状態に制御する。
(Modification 2 (step-down mode))
In the second modification, on the premise of the configuration of the power conversion device 1 shown in FIG. 1, the
具体的には変形例2(降圧モード)において、第1スイッチングパターンP1では、制御回路13は、第1スイッチング素子Q1及び第4スイッチング素子Q4をオン状態、残りのスイッチング素子(第2スイッチング素子Q2、第3スイッチング素子Q3、第5スイッチング素子Q5、第6スイッチング素子Q6、第7スイッチング素子Q7及び第8スイッチング素子Q8)をオフ状態に制御する。第2スイッチングパターンP2では、制御回路13は、第4スイッチング素子Q4をオン状態、残りのスイッチング素子(第1スイッチング素子Q1、第2スイッチング素子Q2、第3スイッチング素子Q3、第5スイッチング素子Q5、第6スイッチング素子Q6、第7スイッチング素子Q7及び第8スイッチング素子Q8)をオフ状態に制御する。第2スイッチングパターンP2と第3スイッチングパターンP3の間のデッドタイムTdでは、制御回路13は、第1スイッチング素子Q1-第8スイッチング素子Q8を全てオフ状態に制御する。
Specifically, in the second modification (step-down mode), in the first switching pattern P1, the
第3スイッチングパターンP3では、制御回路13は、第2スイッチング素子Q2及び第3スイッチング素子Q3をオン状態、残りのスイッチング素子(第1スイッチング素子Q1、第4スイッチング素子Q4、第5スイッチング素子Q5、第6スイッチング素子Q6、第7スイッチング素子Q7及び第8スイッチング素子Q8)をオフ状態に制御する。第4スイッチングパターンP4では、制御回路13は、第3スイッチング素子Q3をオン状態、残りのスイッチング素子(第1スイッチング素子Q1、第2スイッチング素子Q2、第4スイッチング素子Q4、第5スイッチング素子Q5、第6スイッチング素子Q6、第7スイッチング素子Q7及び第8スイッチング素子Q8)をオフ状態に制御する。第4スイッチングパターンP4と第1スイッチングパターンP1の間のデッドタイムTdでは、制御回路13は、第1スイッチング素子Q1-第8スイッチング素子Q8を全てオフ状態に制御する。
In the third switching pattern P3, the
変形例2(降圧モード)によれば、変形例1(降圧モード)と同様の効果を奏する。なお、変形例2(降圧モード)では、第2直流部から第1直流部へ電力伝送することもできる。 According to the modified example 2 (step-down mode), the same effect as that of the modified example 1 (step-down mode) is obtained. In the second modification (step-down mode), power can be transmitted from the second DC unit to the first DC unit.
(実施例(昇圧モード))
図10は、実施例(昇圧モード)に係る、第1スイッチング素子Q1-第8スイッチング素子Q8のスイッチングタイミング1を示す図である。図11(a)-(c)は、電力変換装置1の実施例(昇圧モード)に係る動作を説明するための図である(その1)。図12(a)-(c)は、電力変換装置1の実施例(昇圧モード)に係る動作を説明するための図である(その2)。
(Example (boost mode))
FIG. 10 is a diagram showing switching timing 1 of the first switching element Q1 to the eighth switching element Q8 according to the embodiment (boost mode). 11 (a)-(c) are diagrams for explaining the operation according to the embodiment (boost mode) of the power conversion device 1 (No. 1). 12 (a)-(c) are diagrams for explaining the operation according to the embodiment (boost mode) of the power conversion device 1 (No. 2).
図11(a)に示す第1状態では、制御回路13は、第1スイッチング素子Q1、第4スイッチング素子Q4及び第6スイッチング素子Q6をオン状態、第2スイッチング素子Q2、第3スイッチング素子Q3、第5スイッチング素子Q5、第7スイッチング素子Q7及び第8スイッチング素子Q8をオフ状態に制御する(第5スイッチングパターンP5(図10参照))。
In the first state shown in FIG. 11A, the
第1状態では、第1直流電源E1と絶縁トランスTR1の一次巻線n1が導通している。また、絶縁トランスTR1の二次巻線n2の両端が第2ブリッジ回路12内で短絡し、第1インダクタンスL1、絶縁トランスTR1及び第2インダクタンスL2が第2直流電源E2から電気的に遮断される。第1状態では、第1直流電源E1は、第1インダクタンスL1及び第2インダクタンスL2に電力を充電する。
In the first state, the first DC power supply E1 and the primary winding n1 of the isolation transformer TR1 are conducting. Further, both ends of the secondary winding n2 of the isolation transformer TR1 are short-circuited in the
図11(b)に示す第2状態では、制御回路13は、第1スイッチング素子Q1、第4スイッチング素子Q4及び第8スイッチング素子Q8をオン状態、第2スイッチング素子Q2、第3スイッチング素子Q3、第5スイッチング素子Q5、第6スイッチング素子Q6及び第7スイッチング素子Q7をオフ状態に制御する(第6スイッチングパターンP6(図10参照))。
In the second state shown in FIG. 11B, the
第2状態では、第1直流電源E1と絶縁トランスTR1の一次巻線n1が導通している。また、二次側の第8スイッチング素子Q8がオン状態であり、第5ダイオードD5及び第8スイッチング素子Q8を介して整流している。第8スイッチング素子Q8はダイオード整流又は同期整流している。整流状態では絶縁トランスTR1の二次巻線n2と第2直流電源E2が導通する。同期整流はダイオード整流より損失が少ないため、第8スイッチング素子Q8がオフ状態で第8ダイオードD8を電流が通過する場合と比較して、二次側の損失が低減される。また、第5スイッチング素子Q5がオフ状態で第5ダイオードD5を電流が通過することにより、二次側に流れる電流の向きが反転することを防止することができる。第2状態では、第1直流電源E1の電力と、第1インダクタンスL1に蓄積された電力と、第2インダクタンスL2に蓄積された電力が、第2直流電源E2に伝送される。 In the second state, the first DC power supply E1 and the primary winding n1 of the isolation transformer TR1 are conducting. Further, the eighth switching element Q8 on the secondary side is in the ON state, and rectification is performed via the fifth diode D5 and the eighth switching element Q8. The eighth switching element Q8 is diode rectified or synchronously rectified. In the rectified state, the secondary winding n2 of the isolation transformer TR1 and the second DC power supply E2 are conductive. Since synchronous rectification has less loss than diode rectification, the loss on the secondary side is reduced as compared with the case where the current passes through the eighth diode D8 in the off state of the eighth switching element Q8. Further, when the current passes through the fifth diode D5 in the off state of the fifth switching element Q5, it is possible to prevent the direction of the current flowing to the secondary side from being reversed. In the second state, the power of the first DC power supply E1, the power stored in the first inductance L1, and the power stored in the second inductance L2 are transmitted to the second DC power supply E2.
図11(c)に示す第3状態では、制御回路13は、第5スイッチング素子Q5をオン状態、第1スイッチング素子Q1、第2スイッチング素子Q2、第3スイッチング素子Q3、第4スイッチング素子Q4、第6スイッチング素子Q6、第7スイッチング素子Q7及び第8スイッチング素子Q8をオフ状態に制御する(第1の一次側デッドタイムTd’(図10参照))。
In the third state shown in FIG. 11C, the
第1の一次側デッドタイムTd’において、第1インダクタンスL1に電力が残留している場合、第1インダクタンスL1から、第3ダイオードD3及び第2ダイオードD2を介して第1直流電源E1に電流が流れる。また、二次側の第5スイッチング素子Q5がオン状態であり、第5スイッチング素子Q5及び第8ダイオードD8を介して整流している。第5スイッチング素子Q5はダイオード整流又は同期整流している。同期整流はダイオード整流より損失が少ないため、第5スイッチング素子Q5がオフ状態で第5ダイオードD5を電流が通過する場合と比較して、二次側の損失が低減される。また、第2インダクタンスL2に電力が残留している場合、第5スイッチング素子Q5をオン状態にすることで、ZVS(ゼロ電圧スイッチング)動作となり、スイッチング損失を低減できる。また、第8スイッチング素子Q8がオフ状態で第8ダイオードD8を電流が通過することにより、二次側に流れる電流の向きが反転することを防止することができる。 In the first primary side dead time Td', when power remains in the first inductance L1, current flows from the first inductance L1 to the first DC power supply E1 via the third diode D3 and the second diode D2. It flows. Further, the fifth switching element Q5 on the secondary side is in the ON state, and rectification is performed via the fifth switching element Q5 and the eighth diode D8. The fifth switching element Q5 is diode rectified or synchronously rectified. Since synchronous rectification has less loss than diode rectification, the loss on the secondary side is reduced as compared with the case where the current passes through the fifth diode D5 in the off state of the fifth switching element Q5. Further, when the electric power remains in the second inductance L2, the ZVS (zero voltage switching) operation is performed by turning on the fifth switching element Q5, and the switching loss can be reduced. Further, when the current passes through the eighth diode D8 in the off state of the eighth switching element Q8, it is possible to prevent the direction of the current flowing to the secondary side from being reversed.
図12(a)に示す第4状態では、制御回路13は、第2スイッチング素子Q2、第3スイッチング素子Q3及び第5スイッチング素子Q5をオン状態、第1スイッチング素子Q1、第4スイッチング素子Q4、第6スイッチング素子Q6、第7スイッチング素子Q7及び第8スイッチング素子Q8をオフ状態に制御する(第7スイッチングパターンP7(図10参照))。
In the fourth state shown in FIG. 12A, the
第4状態では、第1直流電源E1と絶縁トランスTR1の一次巻線n1が導通している。また、絶縁トランスTR1の二次巻線n2の両端が第2ブリッジ回路12内で短絡し、第1インダクタンスL1、絶縁トランスTR1及び第2インダクタンスL2が第2直流電源E2から電気的に遮断される。第4状態では、第1直流電源E1は、第1インダクタンスL1及び第2インダクタンスL2に電力を充電する。
In the fourth state, the first DC power supply E1 and the primary winding n1 of the isolation transformer TR1 are conducting. Further, both ends of the secondary winding n2 of the isolation transformer TR1 are short-circuited in the
図12(b)に示す第5状態では、制御回路13は、第2スイッチング素子Q2、第3スイッチング素子Q3及び第7スイッチング素子Q7をオン状態、第1スイッチング素子Q1、第4スイッチング素子Q4、第5スイッチング素子Q5、第6スイッチング素子Q6及び第8スイッチング素子Q8をオフ状態に制御する(第8スイッチングパターンP8(図10参照))。
In the fifth state shown in FIG. 12B, the
第5状態では、第1直流電源E1と絶縁トランスTR1の一次巻線n1が導通している。また、二次側の第7スイッチング素子Q7がオン状態であり、第7スイッチング素子Q7及び第6ダイオードD6を介して整流している。整流状態では絶縁トランスTR1の二次巻線n2と第2直流電源E2が導通する。整流状態では絶縁トランスTR1の二次巻線n2と第2直流電源E2が導通する。第7スイッチング素子Q7はダイオード整流又は同期整流している。同期整流はダイオード整流より損失が少ないため、第7スイッチング素子Q7がオフ状態で第7ダイオードD7を電流が通過する場合と比較して、二次側の損失が低減される。また、第6スイッチング素子Q6がオフ状態で第6ダイオードD6を電流が通過することにより、二次側に流れる電流の向きが反転することを防止することができる。第5状態では、第1直流電源E1の電力と、第1インダクタンスL1に蓄積された電力と、第2インダクタンスL2に蓄積された電力が、第2直流電源E2に伝送される。 In the fifth state, the first DC power supply E1 and the primary winding n1 of the isolation transformer TR1 are conducting. Further, the seventh switching element Q7 on the secondary side is in the ON state, and rectification is performed via the seventh switching element Q7 and the sixth diode D6. In the rectified state, the secondary winding n2 of the isolation transformer TR1 and the second DC power supply E2 are conductive. In the rectified state, the secondary winding n2 of the isolation transformer TR1 and the second DC power supply E2 are conductive. The seventh switching element Q7 is diode rectified or synchronously rectified. Since the synchronous rectification has a smaller loss than the diode rectification, the loss on the secondary side is reduced as compared with the case where the current passes through the 7th diode D7 in the off state of the 7th switching element Q7. Further, when the current passes through the sixth diode D6 in the off state of the sixth switching element Q6, it is possible to prevent the direction of the current flowing to the secondary side from being reversed. In the fifth state, the power of the first DC power supply E1, the power stored in the first inductance L1, and the power stored in the second inductance L2 are transmitted to the second DC power supply E2.
図12(c)に示す第6状態では、制御回路13は、第6スイッチング素子Q6をオン状態、第1スイッチング素子Q1、第2スイッチング素子Q2、第3スイッチング素子Q3、第4スイッチング素子Q4、第5スイッチング素子Q5、第7スイッチング素子Q7及び第8スイッチング素子Q8をオフ状態に制御する(第2の一次側デッドタイムTd’(図10参照))。
In the sixth state shown in FIG. 12 (c), the
第2の一次側デッドタイムTd’において、第1インダクタンスL1に電力が残留している場合、第1インダクタンスL1から、第1ダイオードD1及び第4ダイオードD4を介して第1直流電源E1に電流が流れる。また、二次側の第6スイッチング素子Q6がオン状態であり、第7ダイオードD7及び第6スイッチング素子Q6を介して整流している。第6スイッチング素子Q6はダイオード整流又は同期整流している。同期整流はダイオード整流より損失が少ないため、第6スイッチング素子Q6がオフ状態で第6ダイオードD6を電流が通過する場合と比較して、二次側の損失が低減される。また、第2インダクタンスL2に電力が残留している場合、第6スイッチング素子Q6をオン状態にすることで、ZVS(ゼロ電圧スイッチング)動作となり、スイッチング損失を低減できる。また、第7スイッチング素子Q7がオフ状態で第7ダイオードD7を電流が通過することにより、二次側に流れる電流の向きが反転することを防止することができる。 In the second primary side dead time Td', when power remains in the first inductance L1, current flows from the first inductance L1 to the first DC power supply E1 via the first diode D1 and the fourth diode D4. It flows. Further, the sixth switching element Q6 on the secondary side is in the ON state, and rectification is performed via the seventh diode D7 and the sixth switching element Q6. The sixth switching element Q6 is diode rectified or synchronously rectified. Since synchronous rectification has less loss than diode rectification, the loss on the secondary side is reduced as compared with the case where the current passes through the sixth diode D6 in the off state of the sixth switching element Q6. Further, when the electric power remains in the second inductance L2, the ZVS (zero voltage switching) operation is performed by turning on the sixth switching element Q6, and the switching loss can be reduced. Further, when the current passes through the seventh diode D7 in the off state of the seventh switching element Q7, it is possible to prevent the direction of the current flowing to the secondary side from being reversed.
ここで、第5スイッチングパターンP5と第6スイッチングパターンP6の期間を第3の期間とし、第7スイッチングパターンP7と第8スイッチングパターンP8の期間を第4の期間とする。図10、図11(a)-(c)、図12(a)-(c)に示すように本実施例(昇圧モード)では、制御回路13は、第4の期間から第3の期間に切り替わる間に、第1スイッチング素子Q1-第4スイッチング素子Q4を全てオフ状態にする一次側デッドタイムTd’を挿入している。制御回路13は、一次側デッドタイムTd’を除き、第1直流電源E1と絶縁トランスTR1の一次巻線n1が導通するように第1スイッチング素子Q1-第4スイッチング素子Q4を制御している。
Here, the period of the fifth switching pattern P5 and the sixth switching pattern P6 is defined as the third period, and the period of the seventh switching pattern P7 and the eighth switching pattern P8 is defined as the fourth period. As shown in FIGS. 10, 11 (a)-(c), and 12 (a)-(c), in the present embodiment (boost mode), the
これに対して、制御回路13は、第4の期間から第3の期間に切り替わる間に、第5スイッチング素子Q5-第8スイッチング素子Q8を全てオフ状態にする二次側デッドタイムを挿入していない。即ち、制御回路13は、第1直流部から第2直流部へ昇圧して電力を伝送する期間において、第5スイッチング素子Q5-第8スイッチング素子Q8の少なくとも一つをオン状態に制御している。
On the other hand, the
(比較例(昇圧モード))
図13は、比較例(昇圧モード)に係る、第1スイッチング素子Q1-第8スイッチング素子Q8のスイッチングタイミングを示す図である。比較例(昇圧モード)では、制御回路13は二次側において、第7スイッチング素子Q7及び第8スイッチング素子Q8を常時オフ状態に制御し、第5スイッチング素子Q5と第6スイッチング素子Q6を交互にオン状態に制御する。比較例(昇圧モード)では、第5スイッチング素子Q5と第6スイッチング素子Q6を用いてダイオード整流又は同期整流を行っている。制御回路13は、第5スイッチング素子Q5と第6スイッチング素子Q6のオン/オフを切り替える際、第5スイッチング素子Q5と第6スイッチング素子Q6に貫通電流が流れることを防止するために、二次側デッドタイムTd’’を挿入している。
(Comparative example (boost mode))
FIG. 13 is a diagram showing the switching timing of the first switching element Q1 to the eighth switching element Q8 according to the comparative example (boost mode). In the comparative example (boost mode), the
図14(a)-(b)は、電力変換装置1の比較例(昇圧モード)に係る、二次側デッドタイムTd’’の状態を説明するための図である。図14(a)は、第5スイッチング素子Q5のターンオフと第6スイッチング素子Q6のターンオンの間に挿入される第1の二次側デッドタイムTd’’の状態を示している。この状態において二次側は、第5ダイオードD5及び第8ダイオードD8の2つのダイオードを介して整流している。ダイオード整流は同期整流より損失が多いため、第5スイッチング素子Q5がオン状態で第5スイッチング素子Q5を電流が通過する場合と比較して、二次側の損失が増加する。 14 (a)-(b) are diagrams for explaining the state of the secondary side dead time Td ″ according to the comparative example (boost mode) of the power conversion device 1. FIG. 14A shows a state of the first secondary side dead time Td ″ inserted between the turn-off of the fifth switching element Q5 and the turn-on of the sixth switching element Q6. In this state, the secondary side is rectified via two diodes, the fifth diode D5 and the eighth diode D8. Since diode rectification has a larger loss than synchronous rectification, the loss on the secondary side increases as compared with the case where the current passes through the fifth switching element Q5 in the on state of the fifth switching element Q5.
図14(b)は、第6スイッチング素子Q6のターンオフと第5スイッチング素子Q5のターンオンの間に挿入される第2の二次側デッドタイムTd’’の状態を示している。この状態において二次側は、第7ダイオードD7及び第6ダイオードD6の2つのダイオードを介して整流している。ダイオード整流は同期整流より損失が多いため、第6スイッチング素子Q6がオン状態で第6スイッチング素子Q6を電流が通過する場合と比較して、二次側の損失が増加する。 FIG. 14B shows a state of the second secondary side dead time Td ″ inserted between the turn-off of the sixth switching element Q6 and the turn-on of the fifth switching element Q5. In this state, the secondary side is rectified via two diodes, the 7th diode D7 and the 6th diode D6. Since diode rectification has a larger loss than synchronous rectification, the loss on the secondary side increases as compared with the case where the current passes through the sixth switching element Q6 in the on state of the sixth switching element Q6.
これに対して、図10、図11(a)-(c)、図12(a)-(c)に示した実施例(昇圧モード)では、二次側デッドタイムが挿入されていないため、二次側において2つのダイオードを介して整流する状態が発生しない。したがって、比較例(昇圧モード)より変換効率が高い。 On the other hand, in the embodiment (boosting mode) shown in FIGS. 10, 11 (a)-(c), and 12 (a)-(c), the secondary side dead time is not inserted. The state of rectifying via the two diodes does not occur on the secondary side. Therefore, the conversion efficiency is higher than that of the comparative example (boost mode).
また比較例(昇圧モード)では、絶縁トランスTR1の一次巻線n1に流れる電流が小さい場合、二次側デッドタイムTd’’の期間中に、二次側に流れる電流がゼロになる可能性がある。その場合、二次側デッドタイムTd’’後の第5スイッチング素子Q5又は第6スイッチング素子Q6のターンオンがゼロ電流スイッチング(ZCS)となる。 Further, in the comparative example (boost mode), if the current flowing through the primary winding n1 of the isolation transformer TR1 is small, the current flowing through the secondary side may become zero during the period of the secondary side dead time Td''. be. In that case, the turn-on of the fifth switching element Q5 or the sixth switching element Q6 after the secondary side dead time Td ″ becomes zero current switching (ZCS).
これに対して実施例(昇圧モード)では、絶縁トランスTR1の一次巻線n1に流れる電流が小さい場合でも、二次側デッドタイムTd’’が存在しないため、第7スイッチング素子Q7及び第8スイッチング素子Q8のターンオンのタイミングで、二次側に流れる電流がゼロになることはない。したがって、第7スイッチング素子Q7又は第8スイッチング素子Q8のターンオンがゼロ電流スイッチング(ZCS)になる確率は低く、概ね、ゼロ電圧スイッチング(ZVS)となる。一般的に、ゼロ電圧スイッチング(ZVS)の方がゼロ電流スイッチング(ZCS)より損失が少ないため、実施例(昇圧モード)の方がスイッチング損失を低減することができる。 On the other hand, in the embodiment (boost mode), even when the current flowing through the primary winding n1 of the isolation transformer TR1 is small, the secondary side dead time Td'' does not exist, so that the seventh switching element Q7 and the eighth switching The current flowing to the secondary side does not become zero at the turn-on timing of the element Q8. Therefore, the probability that the turn-on of the 7th switching element Q7 or the 8th switching element Q8 will be zero current switching (ZCS) is low, and it will be approximately zero voltage switching (ZVS). In general, zero voltage switching (ZVS) has less loss than zero current switching (ZCS), so the embodiment (boosting mode) can reduce the switching loss.
本実施例(昇圧モード)では、制御回路13は、第5スイッチングパターンP5で第6スイッチング素子Q6をオン状態に制御したとき、第7スイッチングパターンP7で第5スイッチング素子Q5をオン状態に制御する。絶縁トランスTR1の二次巻線n2の両端を第2ブリッジ回路12内で短絡させる際、ハイサイドの第5スイッチング素子Q5とローサイドの第6スイッチング素子Q6を交互に使用することにより、第2ブリッジ回路12において、ハイサイド又はローサイドに熱が集中することを防止することができる。
In the present embodiment (boost mode), the
制御回路13は、第6スイッチングパターンP6において第8スイッチング素子Q8をオン状態に制御し、第8スイッチングパターンP8において第7スイッチング素子Q7をオン状態に制御する。二次側が整流動作する際、第7スイッチング素子Q7又は第8スイッチング素子Q8が同期整流することにより、二次側の損失を低減することができる。
The
制御回路13は、第1レグと第2レグ間の位相差を固定する。具体的には制御回路13は、第1レグの第1スイッチング素子Q1と第2レグの第4スイッチング素子Q4の位相差と、第1レグの第2スイッチング素子Q2と第2レグの第3スイッチング素子Q3の位相差を固定する。制御回路13は、例えば、第1レグと第2レグ間の位相差を0°に設定する。この場合、第1スイッチング素子Q1と第2スイッチング素子Q2間、及び第3スイッチング素子Q3と第4スイッチング素子Q4間に貫通電流が流れることを防止しつつ、第1直流部から第2直流部への電力伝送期間を最大限に確保することができる。
The
これに対して、図13に示した比較例(昇圧モード)に係るスイッチングタイミングでは、第1レグと第2レグ間の位相差が0°に固定されないため、第1直流部から第2直流部への電力伝送期間が、実施例(昇圧モード)より短くなっている。特に、スイッチング周波数を高周波化した場合、電力伝送効率が大きく低下する。 On the other hand, in the switching timing according to the comparative example (boost mode) shown in FIG. 13, the phase difference between the first leg and the second leg is not fixed at 0 °, so that the first DC section to the second DC section are not fixed. The power transmission period to is shorter than that of the embodiment (boost mode). In particular, when the switching frequency is increased to a high frequency, the power transmission efficiency is greatly reduced.
制御回路13は、第5スイッチング素子Q5又は第6スイッチング素子Q6に供給する駆動信号のオン時間とオフ時間の比率で、第1直流部から第2直流部へ供給する電力の電圧または電流を制御する。このように、本実施例(昇圧モード)では、PWM方式で第1直流部から第2直流部へ電力伝送する。
The
制御回路13は、第5スイッチング素子Q5のオン時間と第7スイッチング素子Q7のオン時間の合計時間(デッドタイムを含まず)が、スイッチング周期fswの半分の時間になるように、第5スイッチング素子Q5と第7スイッチング素子Q7を制御する。又は、第5スイッチング素子Q5のオン時間と第8スイッチング素子Q8のオン時間の合計時間(デッドタイムを含まず)が、スイッチング周期fswの半分の時間になるように、第5スイッチング素子Q5と第8スイッチング素子Q8を制御する。また制御回路13は、第6スイッチング素子Q6のオン時間と第8スイッチング素子Q8のオン時間の合計時間(デッドタイムを含まず)が、スイッチング周期fswの半分の時間になるように、第6スイッチング素子Q6と第8スイッチング素子Q8を制御する。又は、第6スイッチング素子Q6のオン時間と第7スイッチング素子Q7のオン時間の合計時間(デッドタイムを含まず)が、スイッチング周期fswの半分の時間になるように、第6スイッチング素子Q6と第7スイッチング素子Q7を制御する。
The
制御回路13は、第6スイッチングパターンP6から第1の一次側デッドタイムTd’に遷移する際、第1スイッチング素子Q1及び第4スイッチング素子Q4のターンオフに同期して、第5スイッチング素子Q5をターンオンさせる。即ち、第1スイッチング素子Q1及び第4スイッチング素子Q4のターンオフと第5スイッチング素子Q5のターンオンを実質的に同時に行う。第5スイッチング素子Q5のターンオンを、第2スイッチング素子Q2及び第3スイッチング素子Q3のターンオンより早めることにより、第5スイッチング素子Q5がゼロ電圧スイッチング(ZVS)になりやすくなり、効率が改善される。
When the
制御回路13は、第8スイッチングパターンP8から第2の一次側デッドタイムTd’に遷移する際、第2スイッチング素子Q2及び第3スイッチング素子Q3のターンオフに同期して、第6スイッチング素子Q6をターンオンさせる。即ち、第2スイッチング素子Q2及び第3スイッチング素子Q3のターンオフと第6スイッチング素子Q6のターンオンを実質的に同時に行う。第6スイッチング素子Q6のターンオンを、第1スイッチング素子Q1及び第4スイッチング素子Q4のターンオンより早めることにより、第6スイッチング素子Q6がゼロ電圧スイッチング(ZVS)になりやすくなり、効率が改善される。
The
制御回路13は、第5スイッチングパターンP5の期間と第7スイッチングパターンP7の期間を同期させる。即ち、第5スイッチングパターンP5の期間と第7スイッチングパターンP7の期間を実質的に同じ時間に制御する。また制御回路13は、第6スイッチングパターンP6の期間と第8スイッチングパターンP8の期間を同期させる。即ち、第6スイッチングパターンP6の期間と第8スイッチングパターンP8の期間を実質的に同じ時間に制御する。これにより、正負対称な動作となり、トランスに直流偏磁が発生することを抑制することができる。
The
図10、図11(a)-(c)、図12(a)-(c)に示した昇圧モードの制御例では、制御回路13は、第5スイッチング素子Q5及び第6スイッチング素子Q6を用いて第2ブリッジ回路12内で短絡させ、第7スイッチング素子Q7及び第8スイッチング素子Q8を用いてダイオード整流又は同期整流した。この点、第5スイッチング素子Q5及び第6スイッチング素子Q6と、第7スイッチング素子Q7及び第8スイッチング素子Q8の役割を入れ替えてもよい。その場合、第5スイッチング素子Q5と第8スイッチング素子Q8のスイッチングパターンが入れ替わり、第6スイッチング素子Q6と第7スイッチング素子Q7のスイッチングパターンが入れ替わる。
In the boost mode control example shown in FIGS. 10, 11 (a)-(c), and 12 (a)-(c), the
図15は、実施例(昇圧モード)に係る、第1スイッチング素子Q1-第8スイッチング素子Q8のスイッチングタイミング2を示す図である。図10に示した第1スイッチング素子Q1-第8スイッチング素子Q8のスイッチングタイミング1では、第1直流部から第2直流部へ昇圧して電力を供給する例を説明した。この点、第2直流部から第1直流部へ昇圧して電力を供給することも可能である。この場合、図15に示すように、制御回路13は、第1スイッチング素子Q1-第4スイッチング素子Q4に供給する駆動信号と、第5スイッチング素子Q5-第8スイッチング素子Q8に供給する駆動信号を入れ替えればよい。
FIG. 15 is a diagram showing switching timing 2 of the first switching element Q1 to the eighth switching element Q8 according to the embodiment (boost mode). In the switching timing 1 of the first switching element Q1 to the eighth switching element Q8 shown in FIG. 10, an example of boosting the voltage from the first DC unit to the second DC unit to supply electric power has been described. In this respect, it is also possible to boost power from the second DC section to the first DC section. In this case, as shown in FIG. 15, the
以上説明したように本実施例(昇圧モード)によれば、比較例(図2(a)参照)のように第2直流電源E2から第2インダクタンスL2を充電する状態が発生しないため無効電力を抑制することができる。また、第6スイッチングパターンP6及び第8スイッチングパターンP8において二次側の第8スイッチング素子Q8又は第7スイッチング素子Q7で同期整流することにより、ダイオードの導通損失を低減することができる。また、二次側にデッドタイムを設けないことにより、第5スイッチング素子Q5-第8スイッチング素子Q8がゼロ電流スイッチング(ZCS)になることを抑制することができ、第5スイッチング素子Q5-第8スイッチング素子Q8のスイッチング損失を低減することができる。これらにより、DABコンバータの昇圧動作時の変換効率を向上させることができる。 As described above, according to the present embodiment (boost mode), the state of charging the second inductance L2 from the second DC power supply E2 does not occur as in the comparative example (see FIG. 2A), so that the reactive power is generated. It can be suppressed. Further, in the sixth switching pattern P6 and the eighth switching pattern P8, the conduction loss of the diode can be reduced by performing synchronous rectification with the eighth switching element Q8 or the seventh switching element Q7 on the secondary side. Further, by not providing a dead time on the secondary side, it is possible to suppress the fifth switching element Q5-the eighth switching element Q8 from becoming zero current switching (ZCS), and the fifth switching element Q5-eighth. The switching loss of the switching element Q8 can be reduced. As a result, the conversion efficiency of the DAB converter during the step-up operation can be improved.
また本実施例(昇圧モード)によれば、第1直流電源E1と第2直流電源E2がダイオードを介さずに導通する状態が発生しないため、第1直流電源E1の電圧が第2直流電源E2の電圧に対して大きく低下しても、電流の向きが逆になることはなく、第2直流電源E2から第1直流電源E1に電流が逆流することはない。これにより、ハードスイッチングの発生を防止することができる。 Further, according to the present embodiment (boost mode), the voltage of the first DC power supply E1 is the voltage of the second DC power supply E2 because the state in which the first DC power supply E1 and the second DC power supply E2 are conductive without passing through the diode does not occur. Even if the voltage drops significantly with respect to the voltage of, the direction of the current does not reverse, and the current does not flow back from the second DC power supply E2 to the first DC power supply E1. This makes it possible to prevent the occurrence of hard switching.
以上、本開示を実施の形態をもとに説明した。実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本開示の範囲にあることは当業者に理解されるところである。 The present disclosure has been described above based on the embodiments. It is understood by those skilled in the art that the embodiments are exemplary and that various modifications are possible for each of these components and combinations of processing processes, and that such modifications are also within the scope of the present disclosure. ..
上記実施の形態では、第1スイッチング素子Q1-第8スイッチング素子Q8にIGBTまたはMOSFETを使用する例を想定した。この点、第1スイッチング素子Q1-第8スイッチング素子Q8に、炭化ケイ素(SiC)、窒化ガリウム(GaN)、酸化ガリウム(Ga2O3)、ダイヤモンド(C)等を使用したワイドバンドギャップ半導体で構成されたスイッチング素子を使用してもよい。 In the above embodiment, an example in which an IGBT or MOSFET is used for the first switching element Q1 to the eighth switching element Q8 is assumed. In this regard, the first switching element Q1 to the eighth switching element Q8 are composed of a wide bandgap semiconductor using silicon carbide (SiC), gallium nitride (GaN), gallium oxide (Ga2O3), diamond (C), or the like. Switching elements may be used.
なお、実施の形態は、以下の項目によって特定されてもよい。 The embodiment may be specified by the following items.
[項目1]
第1スイッチング素子(Q1)と第2スイッチング素子(Q2)が直列接続された第1レグと、第3スイッチング素子(Q3)と第4スイッチング素子(Q4)が直列接続された第2レグを有し、前記第1レグと前記第2レグが第1直流部(E1、Ca)に並列接続される第1ブリッジ回路(11)と、
第5スイッチング素子(Q5)と第6スイッチング素子(Q6)が直列接続された第3レグと、第7スイッチング素子(Q7)と第8スイッチング素子(Q8)が直列接続された第4レグを有し、前記第3レグと前記第4レグが第2直流部(E2、Cb)に並列接続される第2ブリッジ回路(12)と、
前記第1ブリッジ回路(11)と前記第2ブリッジ回路(12)の間に接続された絶縁トランス(TR1)と、
前記第1ブリッジ回路(11)と前記絶縁トランス(TR1)の一次巻線(n1)の間に直列に接続または形成された第1インダクタンス(L1)と、
前記第2ブリッジ回路(12)と前記絶縁トランス(TR1)の二次巻線(n2)の間に直列に接続または形成された第2インダクタンス(L2)と、
前記第1スイッチング素子(Q1)-前記第8スイッチング素子(Q8)を制御する制御回路(13)と、を備え、
前記第1スイッチング素子(Q1)-前記第8スイッチング素子(Q8)のそれぞれに、逆並列にダイオード(D1-D8)が接続または形成されており、
前記第1スイッチング素子(Q1)-前記第8スイッチング素子(Q8)のそれぞれに、並列に容量(C1-C8)が接続または形成されており、
前記第1直流部(E1、Ca)から前記第2直流部(E2、Cb)へ降圧して電力を伝送する場合、
前記第1ブリッジ回路(11)は、前記第1直流部(E1、Ca)と前記絶縁トランス(TR1)の一次巻線(n1)が導通する第1の期間と、前記絶縁トランス(TR1)の一次巻線(n1)の両端が前記第1ブリッジ回路(11)内で短絡する第2の期間を含み、
前記第2ブリッジ回路(12)は、整流期間を含み、
前記制御回路(13)は、
前記第2の期間から前記第1の期間に切り替わる間に、前記第1スイッチング素子(Q1)-前記第8スイッチング素子(Q8)をオフ状態にするデッドタイムを挿入する、
ことを特徴とする電力変換装置(1)。
これによれば、全オフ状態のデッドタイムを挿入することで、ダイオードのリカバリ損失の発生を抑制することができる。
[項目2]
前記制御回路(13)は、
前記第1直流部(E1、Ca)から前記第2直流部(E2、Cb)へ降圧して電力を伝送する場合、
前記第1スイッチング素子(Q1)と前記第4スイッチング素子(Q4)がオン状態で、残りのスイッチング素子がオフ状態の第1パターン、
前記第4スイッチング素子(Q4)または前記第1スイッチング素子(Q1)と、前記第5スイッチング素子(Q5)または前記第8スイッチング素子(Q8)がオン状態で、残りのスイッチング素子がオフ状態の第2パターン、
前記第2スイッチング素子(Q2)と前記第3スイッチング素子(Q3)がオン状態で、残りのスイッチング素子がオフ状態の第3パターン、
前記第3スイッチング素子(Q3)または前記第2スイッチング素子(Q2)と、前記第6スイッチング素子(Q6)または前記第7スイッチング素子(Q7)がオン状態で、残りのスイッチング素子がオフ状態の第4パターン、を含んで制御し、
前記第1パターンと前記第3パターンで動作する期間が前記第1の期間に対応し、
前記第2パターンと前記第4パターンで動作する期間が前記第2の期間に対応する、
ことを特徴とする項目1に記載の電力変換装置(1)。
これによれば、全オフ状態のデッドタイムを挿入することで、ダイオードのリカバリ損失の発生を抑制することができる。
[項目3]
前記制御回路(13)は、
前記第1スイッチング素子(Q1)または前記第3スイッチング素子(Q3)と、前記第2スイッチング素子(Q2)または前記第4スイッチング素子(Q4)に供給する駆動信号のオン時間とオフ時間の比率で、前記第1直流部(E1、Ca)から前記第2直流部(E2、Cb)へ供給する電力の電圧または電流を制御する、
ことを特徴とする項目1または2に記載の電力変換装置(1)。
これによれば、PWM方式で制御することで、全オフ状態のデッドタイムを挿入することができる。
[項目4]
前記制御回路(13)は、
前記第1スイッチング素子(Q1)のターンオンに同期して、前記第4スイッチング素子(Q4)をターンオンさせ、
前記第1スイッチング素子(Q1)または前記第4スイッチング素子(Q4)のターンオフに同期して、前記第5スイッチング素子(Q5)または前記第8スイッチング素子(Q8)をターンオンさせ、
前記第2スイッチング素子(Q2)のターンオンに同期して、前記第3スイッチング素子(Q3)をターンオンさせ、
前記第2スイッチング素子(Q2)または前記第3スイッチング素子(Q3)のターンオフに同期して、前記第6スイッチング素子(Q6)または前記第7スイッチング素子(Q7)をターンオンさせ、
前記第4スイッチング素子(Q4)または前記第1スイッチング素子(Q1)のターンオフに同期して、前記第5スイッチング素子(Q5)または前記第8スイッチング素子(Q8)をターンオフさせ、
前記第3スイッチング素子(Q3)または前記第2スイッチング素子(Q2)のターンオフに同期して、前記第6スイッチング素子(Q6)または前記第7スイッチング素子(Q7)をターンオフさせる、
ことを特徴とする項目1から3のいずれか1項に記載の電力変換装置(1)。
これによれば、PWM方式で制御することで、全オフ状態のデッドタイムを容易に生成することができる。
[項目5]
前記制御回路(13)は、
前記第1パターンの期間と前記第3パターンの期間を同期させ、
前記第2パターンの期間と前記第4パターンの期間を同期させる、
ことを特徴とする項目2に記載の電力変換装置(1)。
これによれば、正負対称な動作となり、直流偏磁の発生を抑制することができる。
[項目6]
前記制御回路(13)は、
前記第2直流部(E2、Cb)から前記第1直流部(E1、Ca)へ降圧して電力を伝送する場合、
前記第1スイッチング素子(Q1)-前記第4スイッチング素子(Q4)に供給する駆動信号と、前記第5スイッチング素子(Q5)-前記第8スイッチング素子(Q8)に供給する駆動信号を入れ替える、
ことを特徴とする項目1から5のいずれか1項に記載の電力変換装置(1)。
これによれば、双方向動作が可能となる。
[項目7]
前記制御回路(13)は、
前記第5スイッチング素子(Q5)-前記第8スイッチング素子(Q8)を常時、オフ状態に制御する、
ことを特徴とする項目1に記載の電力変換装置(1)。
これによれば、二次側のスイッチング動作を簡易化することができる。
[項目8]
前記制御回路(13)は、
前記第1直流部(E1、Ca)から前記第2直流部(E2、Cb)へ降圧して電力を伝送する場合、
前記第1スイッチング素子(Q1)と前記第4スイッチング素子(Q4)がオン状態で、残りのスイッチング素子がオフ状態の第1パターン、
前記第1スイッチング素子(Q1)または前記第4スイッチング素子(Q4)がオン状態で、残りのスイッチング素子がオフ状態の第2パターン、
前記第2スイッチング素子(Q2)と前記第3スイッチング素子(Q3)がオン状態で、残りのスイッチング素子がオフ状態の第3パターン、
前記第2スイッチング素子(Q2)または前記第3スイッチング素子(Q3)がオン状態で、残りのスイッチング素子がオフ状態の第4パターン、を含んで制御し、
前記第1パターンと前記第3パターンで動作する期間が前記第1の期間に対応し、
前記第2パターンと前記第4パターンで動作する期間が前記第2の期間に対応する、
ことを特徴とする項目7に記載の電力変換装置(1)。
これによれば、二次側のスイッチング動作を簡易化することができる。
[項目9]
前記第1スイッチング素子(Q1)-前記第8スイッチング素子(Q8)のそれぞれの両端間の容量値が全て対応している、
ことを特徴とする項目1から8のいずれか1項に記載の電力変換装置(1)。
これによれば、第1レグ-第4レグを同じ構成にすることができ、製造コストと回路面積を低減することができる。また、どのようなスイッチングパターンにも柔軟に対応することができる。
[項目10]
前記制御回路(13)は、
前記第1直流部(E1、Ca)から前記第2直流部(E2、Cb)へ昇圧して電力を伝送する場合、
前記第1ブリッジ回路(11)は、デッドタイムを除き、前記第1直流部(E1、Ca)と前記絶縁トランス(TR1)の一次巻線(n1)が導通し、
前記第2ブリッジ回路(12)は、前記絶縁トランス(TR1)の二次巻線(n2)の両端が前記第2ブリッジ回路(12)内で短絡する第3の期間と、前記絶縁トランス(TR1)の二次巻線(n2)と前記第2直流部(E2、Cb)が導通する第4の期間を含み、
前記制御回路(13)は、
前記第1直流部(E1、Ca)から前記第2直流部(E2、Cb)へ昇圧して電力を伝送する期間において、前記第5スイッチング素子(Q5)-前記第8スイッチング素子(Q8)の少なくとも一つをオン状態に制御する、
ことを特徴とする項目1から9のいずれか1項に記載の電力変換装置(1)。
これによれば、昇圧動作と降圧動作を組み合わせることで、広範囲の電圧レンジに対応することができる。
[項目11]
前記制御回路(13)は、
前記第1直流部(E1、Ca)から前記第2直流部(E2、Cb)へ昇圧して電力を伝送する場合、
前記第1スイッチング素子(Q1)と前記第4スイッチング素子(Q4)がオン状態、及び前記第2スイッチング素子(Q2)と前記第3スイッチング素子(Q3)がオフ状態で、前記絶縁トランス(TR1)の二次巻線(n2)の両端が前記第2ブリッジ回路(12)内で短絡状態の第5パターン、
前記第1スイッチング素子(Q1)と前記第4スイッチング素子(Q4)がオン状態、及び前記第2スイッチング素子(Q2)と前記第3スイッチング素子(Q3)がオフ状態で、前記第2ブリッジ回路(12)が整流状態の第6パターン、
前記第2スイッチング素子(Q2)と前記第3スイッチング素子(Q3)がオン状態、及び前記第1スイッチング素子(Q1)と前記第4スイッチング素子(Q4)がオフ状態で、前記絶縁トランス(TR1)の二次巻線(n2)の両端が前記第2ブリッジ回路(12)内で短絡状態の第7パターン、
前記第2スイッチング素子(Q2)と前記第3スイッチング素子(Q3)がオン状態、及び前記第1スイッチング素子(Q1)と前記第4スイッチング素子(Q4)がオフ状態で、前記第2ブリッジ回路(12)が整流状態の第8パターン、を含んで制御し、
前記第5パターンと前記第7パターンで動作する期間が前記第3の期間に対応し、
前記第6パターンと前記第8パターンで動作する期間が前記第4の期間に対応する、
ことを特徴とする項目10に記載の電力変換装置(1)。
これによれば、第5パターンから第6パターンに遷移する際と、第7パターンから第8パターンに遷移する際にデッドタイムを設けないことで、二次側で即座に同期整流することができ、効率向上を図ることができる。また、低出力時でも、二次側でゼロ電流スイッチングではなくゼロ電圧スイッチングで動作でき、低損失化が可能となる。
[項目12]
前記制御回路(13)は、
前記第5パターンで前記第6スイッチング素子(Q6)をオン状態に制御したとき、前記第7パターンで前記第5スイッチング素子(Q5)をオン状態に制御し、
前記第5パターンで前記第7スイッチング素子(Q7)をオン状態に制御したとき、前記第7パターンで前記第8スイッチング素子(Q8)をオン状態に制御する、
ことを特徴とする項目11に記載の電力変換装置(1)。
これによれば、二次側を短絡させる際、上側のスイッチング素子(Q5、Q7)と下側のスイッチング素子(Q6、Q8)を交互に使用することができ、上側または下側のスイッチング素子に熱が集中することを防止することができる。
[項目13]
前記制御回路(13)は、
前記第6パターンにおいて前記第8スイッチング素子(Q8)または前記第5スイッチング素子(Q5)をオン状態に制御し、
前記第8パターンにおいて前記第7スイッチング素子(Q7)または前記第6スイッチング素子(Q6)をオン状態に制御する、
ことを特徴とする項目11または12に記載の電力変換装置(1)。
これによれば、同期整流を行うことで、ダイオードの導通損失を低減することができる。
[項目14]
前記制御回路(13)は、
前記第1レグと前記第2レグ間の位相差を固定し、
前記第5スイッチング素子(Q5)または前記第7スイッチング素子(Q7)と、前記第6スイッチング素子(Q6)または前記第8スイッチング素子(Q8)に供給する駆動信号のオン時間とオフ時間の比率で、前記第1直流部(E1、Ca)から前記第2直流部(E2、Cb)へ供給する電力の電圧または電流を制御する、
ことを特徴とする項目13に記載の電力変換装置(1)。
これによれば、PWM方式で電力制御を行うことができる。
[項目15]
前記制御回路(13)は、
前記第1レグと前記第2レグ間の位相差を0°に設定する、
ことを特徴とする項目14に記載の電力変換装置(1)。
これによれば、電力伝送期間を十分に確保することができる。
[項目16]
前記制御回路(13)は、
前記第1スイッチング素子(Q1)及び前記第4スイッチング素子(Q4)のターンオフに同期して、前記第5スイッチング素子(Q5)または前記第8スイッチング素子(Q8)をターンオンさせ、
前記第2スイッチング素子(Q2)及び前記第3スイッチング素子(Q3)のターンオフに同期して、前記第6スイッチング素子(Q6)または前記第7スイッチング素子(Q7)をターンオンさせる、
ことを特徴とする項目10から15のいずれか1項に記載の電力変換装置(1)。
これによれば、第2スイッチング素子(Q2)及び第3スイッチング素子(Q3)のターンオンより、第5スイッチング素子(Q5)または第8スイッチング素子(Q8)のターンオンを早めることにより、第5スイッチング素子(Q5)または第8スイッチング素子(Q8)がゼロ電圧スイッチングになりやすくなり、高効率化を図ることができる。また、第1スイッチング素子(Q1)及び第4スイッチング素子(Q4)のターンオンより、第6スイッチング素子(Q6)または第7スイッチング素子(Q7)のターンオンを早めることにより、第6スイッチング素子(Q6)または第7スイッチング素子(Q7)がゼロ電圧スイッチングになりやすくなり、高効率化を図ることができる。
[項目17]
前記制御回路(13)は、
前記第5パターンの期間と前記第7パターンの期間を同期させ、
前記第6パターンの期間と前記第8パターンの期間を同期させる、
ことを特徴とする項目11から13のいずれか1項に記載の電力変換装置(1)。
これによれば、正負対称な動作となり、直流偏磁の発生を抑制することができる。
[項目18]
前記制御回路(13)は、
前記第2直流部(E2、Cb)から前記第1直流部(E1、Ca)へ昇圧して電力を伝送する場合、
前記第1スイッチング素子(Q1)-前記第4スイッチング素子(Q4)に供給する駆動信号と、前記第5スイッチング素子(Q5)-前記第8スイッチング素子(Q8)に供給する駆動信号を入れ替える、
ことを特徴とする項目10から17のいずれか1項に記載の電力変換装置(1)。
これにより、双方向に昇降圧動作が可能な高効率なDC/DCコンバータを実現できる。
[項目19]
第1スイッチング素子(Q1)と第2スイッチング素子(Q2)が直列接続された第1レグと、第3スイッチング素子(Q3)と第4スイッチング素子(Q4)が直列接続された第2レグを有し、前記第1レグと前記第2レグが第1直流部(E1、Ca)に並列接続される第1ブリッジ回路(11)と、
第5ダイオード(D5)と第6ダイオード(D6)が直列接続された第3レグと、第7ダイオード(D7)と第8ダイオード(D8)が直列接続された第4レグを有し、前記第3レグと前記第4レグが第2直流部(E2、Cb)に並列接続される第2ブリッジ回路(12)と、
前記第1ブリッジ回路(11)と前記第2ブリッジ回路(12)の間に接続された絶縁トランス(TR1)と、
前記第1ブリッジ回路(11)と前記絶縁トランス(TR1)の一次巻線(n1)の間に直列に接続または形成された第1インダクタンス(L1)と、
前記第2ブリッジ回路(12)と前記絶縁トランス(TR1)の二次巻線(n2)の間に直列に接続または形成された第2インダクタンス(L2)と、
前記第1スイッチング素子(Q1)-前記第4スイッチング素子(Q4)を制御する制御回路(13)と、を備え、
前記第1スイッチング素子(Q1)-前記第4スイッチング素子(Q4)のそれぞれに、逆並列に第1ダイオード(D1)-第4ダイオード(D4)が接続または形成されており、
前記第1スイッチング素子(Q1)-前記第4スイッチング素子(Q4)のそれぞれに、並列に容量(C1-C4)が接続または形成されており、
前記第5ダイオード(D5)-前記第8ダイオード(D8)は、前記第2直流部(E2、Cb)に対して逆向きに接続されており、
前記第1直流部(E1、Ca)から前記第2直流部(E2、Cb)へ降圧して電力を伝送する場合、
前記第1ブリッジ回路(11)は、前記第1直流部(E1、Ca)と前記絶縁トランス(TR1)の一次巻線(n1)が導通する第1の期間と、前記絶縁トランス(TR1)の一次巻線(n1)の両端が前記第1ブリッジ回路(11)内で短絡する第2の期間を含み、
前記制御回路(13)は、
前記第2の期間から前記第1の期間に切り替わる間に、前記第1スイッチング素子(Q1)-前記第4スイッチング素子(Q4)をオフ状態にするデッドタイムを挿入する、
ことを特徴とする電力変換装置(1)。
これによれば、単方向の絶縁型DC/DCコンバータの降圧動作時において、第1スイッチング素子(Q1)-第4スイッチング素子(Q4)が全オフ状態のデッドタイムを挿入することで、ダイオードのリカバリ損失の発生を抑制することができる。
[項目20]
前記制御回路(13)は、
前記第1直流部(E1、Ca)から前記第2直流部(E2、Cb)へ降圧して電力を伝送する場合、
前記第1スイッチング素子(Q1)と前記第4スイッチング素子(Q4)がオン状態で、前記第2スイッチング素子(Q2)と前記第3スイッチング素子(Q3)がオフ状態の第1パターン、
前記第4スイッチング素子(Q4)または前記第1スイッチング素子(Q1)がオン状態で、前記第1スイッチング素子(Q1)または前記第4スイッチング素子(Q4)と、前記第2スイッチング素子(Q2)と、前記第3スイッチング素子(Q3)がオフ状態の第2パターン、
前記第2スイッチング素子(Q2)と前記第3スイッチング素子(Q3)がオン状態で、前記第1スイッチング素子(Q1)と前記第4スイッチング素子(Q4)がオフ状態の第3パターン、
前記第3スイッチング素子(Q3)または前記第2スイッチング素子(Q2)がオン状態で、前記第1スイッチング素子(Q1)と、前記第2スイッチング素子(Q2)または前記第3スイッチング素子(Q3)と、前記第4スイッチング素子(Q4)がオフ状態の第4パターン、を含んで制御し、
前記第1パターンと前記第3パターンで動作する期間が前記第1の期間に対応し、
前記第2パターンと前記第4パターンで動作する期間が前記第2の期間に対応する、
ことを特徴とする項目19に記載の電力変換装置(1)。
これによれば、第1スイッチング素子(Q1)-第4スイッチング素子(Q4)が全オフ状態のデッドタイムを挿入することで、ダイオードのリカバリ損失の発生を抑制することができる。
[項目21]
前記第1スイッチング素子(Q1)-前記第4スイッチング素子(Q4)のそれぞれの両端間の容量値が全て対応している、
ことを特徴とする項目19または20に記載の電力変換装置(1)。
これによれば、第1レグと第2レグを同じ構成にすることができ、製造コストと回路面積を低減することができる。
[Item 1]
It has a first leg in which a first switching element (Q1) and a second switching element (Q2) are connected in series, and a second leg in which a third switching element (Q3) and a fourth switching element (Q4) are connected in series. Then, the first bridge circuit (11) in which the first leg and the second leg are connected in parallel to the first DC unit (E1, Ca),
It has a third leg in which the fifth switching element (Q5) and the sixth switching element (Q6) are connected in series, and a fourth leg in which the seventh switching element (Q7) and the eighth switching element (Q8) are connected in series. Then, the second bridge circuit (12) in which the third leg and the fourth leg are connected in parallel to the second DC unit (E2, Cb),
An isolation transformer (TR1) connected between the first bridge circuit (11) and the second bridge circuit (12),
A first inductance (L1) connected or formed in series between the first bridge circuit (11) and the primary winding (n1) of the isolation transformer (TR1).
A second inductance (L2) connected or formed in series between the second bridge circuit (12) and the secondary winding (n2) of the isolation transformer (TR1),
A control circuit (13) for controlling the first switching element (Q1) -the eighth switching element (Q8) is provided.
A diode (D1-D8) is connected or formed in antiparallel to each of the first switching element (Q1) and the eighth switching element (Q8).
A capacitance (C1-C8) is connected or formed in parallel to each of the first switching element (Q1) and the eighth switching element (Q8).
When the power is transmitted by stepping down from the first DC unit (E1, Ca) to the second DC unit (E2, Cb).
The first bridge circuit (11) includes a first period in which the first DC unit (E1, Ca) and the primary winding (n1) of the isolation transformer (TR1) are conducted, and the isolation transformer (TR1). A second period in which both ends of the primary winding (n1) are short-circuited in the first bridge circuit (11) is included.
The second bridge circuit (12) includes a rectification period.
The control circuit (13) is
During the switching from the second period to the first period, a dead time for turning off the first switching element (Q1) -the eighth switching element (Q8) is inserted.
A power conversion device (1).
According to this, the occurrence of the recovery loss of the diode can be suppressed by inserting the dead time in the all off state.
[Item 2]
The control circuit (13) is
When the power is transmitted by stepping down from the first DC unit (E1, Ca) to the second DC unit (E2, Cb).
The first pattern, in which the first switching element (Q1) and the fourth switching element (Q4) are in the on state and the remaining switching elements are in the off state.
The fourth switching element (Q4) or the first switching element (Q1) and the fifth switching element (Q5) or the eighth switching element (Q8) are in the ON state, and the remaining switching elements are in the OFF state. 2 patterns,
A third pattern in which the second switching element (Q2) and the third switching element (Q3) are in the on state, and the remaining switching elements are in the off state.
The third switching element (Q3) or the second switching element (Q2) and the sixth switching element (Q6) or the seventh switching element (Q7) are in the ON state, and the remaining switching elements are in the OFF state. Control including 4 patterns,
The period in which the first pattern and the third pattern operate correspond to the first period.
The period in which the second pattern and the fourth pattern operate correspond to the second period.
The power conversion device (1) according to item 1, characterized in that.
According to this, the occurrence of the recovery loss of the diode can be suppressed by inserting the dead time in the all off state.
[Item 3]
The control circuit (13) is
The ratio of the on-time and off-time of the drive signal supplied to the first switching element (Q1) or the third switching element (Q3) and the second switching element (Q2) or the fourth switching element (Q4). Controls the voltage or current of the electric power supplied from the first DC unit (E1, Ca) to the second DC unit (E2, Cb).
The power conversion device (1) according to item 1 or 2, characterized in that.
According to this, the dead time in the all off state can be inserted by controlling by the PWM method.
[Item 4]
The control circuit (13) is
The fourth switching element (Q4) is turned on in synchronization with the turn-on of the first switching element (Q1).
The fifth switching element (Q5) or the eighth switching element (Q8) is turned on in synchronization with the turn-off of the first switching element (Q1) or the fourth switching element (Q4).
The third switching element (Q3) is turned on in synchronization with the turn-on of the second switching element (Q2).
The sixth switching element (Q6) or the seventh switching element (Q7) is turned on in synchronization with the turn-off of the second switching element (Q2) or the third switching element (Q3).
The fifth switching element (Q5) or the eighth switching element (Q8) is turned off in synchronization with the turn-off of the fourth switching element (Q4) or the first switching element (Q1).
The sixth switching element (Q6) or the seventh switching element (Q7) is turned off in synchronization with the turn-off of the third switching element (Q3) or the second switching element (Q2).
The power conversion device (1) according to any one of items 1 to 3, wherein the power conversion device (1) is characterized in that.
According to this, by controlling by the PWM method, the dead time in the all off state can be easily generated.
[Item 5]
The control circuit (13) is
Synchronize the period of the first pattern with the period of the third pattern,
Synchronize the period of the second pattern with the period of the fourth pattern.
The power conversion device (1) according to item 2, characterized in that.
According to this, the operation becomes positive and negative symmetrical, and the generation of DC demagnetization can be suppressed.
[Item 6]
The control circuit (13) is
When the power is transmitted by stepping down from the second DC unit (E2, Cb) to the first DC unit (E1, Ca).
The drive signal supplied to the first switching element (Q1) -the fourth switching element (Q4) and the drive signal supplied to the fifth switching element (Q5) -the eighth switching element (Q8) are exchanged.
The power conversion device (1) according to any one of items 1 to 5, wherein the power conversion device (1) is characterized in that.
According to this, bidirectional operation becomes possible.
[Item 7]
The control circuit (13) is
The fifth switching element (Q5) -the eighth switching element (Q8) is constantly controlled to be in an off state.
The power conversion device (1) according to item 1, characterized in that.
According to this, the switching operation on the secondary side can be simplified.
[Item 8]
The control circuit (13) is
When the power is transmitted by stepping down from the first DC unit (E1, Ca) to the second DC unit (E2, Cb).
The first pattern, in which the first switching element (Q1) and the fourth switching element (Q4) are in the on state and the remaining switching elements are in the off state.
A second pattern in which the first switching element (Q1) or the fourth switching element (Q4) is on and the remaining switching elements are off.
A third pattern in which the second switching element (Q2) and the third switching element (Q3) are in the on state, and the remaining switching elements are in the off state.
A fourth pattern in which the second switching element (Q2) or the third switching element (Q3) is in the on state and the remaining switching elements are in the off state is included and controlled.
The period in which the first pattern and the third pattern operate correspond to the first period.
The period in which the second pattern and the fourth pattern operate correspond to the second period.
The power conversion device (1) according to
According to this, the switching operation on the secondary side can be simplified.
[Item 9]
The capacitance values between both ends of the first switching element (Q1) and the eighth switching element (Q8) all correspond to each other.
The power conversion device (1) according to any one of items 1 to 8, wherein the power conversion device (1) is characterized in that.
According to this, the first leg to the fourth leg can have the same configuration, and the manufacturing cost and the circuit area can be reduced. Moreover, it is possible to flexibly correspond to any switching pattern.
[Item 10]
The control circuit (13) is
When boosting the voltage from the first DC unit (E1, Ca) to the second DC unit (E2, Cb) to transmit power.
In the first bridge circuit (11), the primary winding (n1) of the isolation transformer (TR1) is electrically connected to the first DC unit (E1, Ca) except for the dead time.
The second bridge circuit (12) has a third period in which both ends of the secondary winding (n2) of the isolation transformer (TR1) are short-circuited in the second bridge circuit (12), and the isolation transformer (TR1). ) Includes a fourth period in which the secondary winding (n2) and the second DC section (E2, Cb) are conductive.
The control circuit (13) is
During the period of boosting the voltage from the first DC unit (E1, Ca) to the second DC unit (E2, Cb) and transmitting power, the fifth switching element (Q5) -the eighth switching element (Q8). Control at least one on,
The power conversion device (1) according to any one of items 1 to 9, wherein the power conversion device (1) is characterized in that.
According to this, by combining the step-up operation and the step-down operation, it is possible to correspond to a wide voltage range.
[Item 11]
The control circuit (13) is
When boosting the voltage from the first DC unit (E1, Ca) to the second DC unit (E2, Cb) to transmit power.
The isolation transformer (TR1) with the first switching element (Q1) and the fourth switching element (Q4) turned on, and the second switching element (Q2) and the third switching element (Q3) turned off. The fifth pattern in which both ends of the secondary winding (n2) are short-circuited in the second bridge circuit (12).
The second bridge circuit (Q1) with the first switching element (Q1) and the fourth switching element (Q4) turned on, and the second switching element (Q2) and the third switching element (Q3) turned off. 12) is the sixth pattern in the rectified state,
The isolation transformer (TR1) with the second switching element (Q2) and the third switching element (Q3) on, and the first switching element (Q1) and the fourth switching element (Q4) off. 7th pattern in which both ends of the secondary winding (n2) are short-circuited in the second bridge circuit (12).
The second bridge circuit (Q2) with the second switching element (Q2) and the third switching element (Q3) turned on, and the first switching element (Q1) and the fourth switching element (Q4) turned off. 12) is controlled including the eighth pattern of the rectified state.
The period in which the fifth pattern and the seventh pattern operate correspond to the third period.
The period in which the sixth pattern and the eighth pattern operate correspond to the fourth period.
The power conversion device (1) according to item 10, characterized in that.
According to this, by not providing a dead time when transitioning from the 5th pattern to the 6th pattern and when transitioning from the 7th pattern to the 8th pattern, synchronous rectification can be performed immediately on the secondary side. , Efficiency can be improved. Further, even at a low output, it is possible to operate with zero voltage switching instead of zero current switching on the secondary side, and it is possible to reduce the loss.
[Item 12]
The control circuit (13) is
When the sixth switching element (Q6) is controlled to be in the ON state in the fifth pattern, the fifth switching element (Q5) is controlled to be in the ON state in the seventh pattern.
When the 7th switching element (Q7) is controlled to be in the ON state in the 5th pattern, the 8th switching element (Q8) is controlled to be in the ON state in the 7th pattern.
The power conversion device (1) according to
According to this, when short-circuiting the secondary side, the upper switching element (Q5, Q7) and the lower switching element (Q6, Q8) can be used alternately, and the upper or lower switching element can be used. It is possible to prevent heat from concentrating.
[Item 13]
The control circuit (13) is
In the sixth pattern, the eighth switching element (Q8) or the fifth switching element (Q5) is controlled to be in the ON state.
In the eighth pattern, the seventh switching element (Q7) or the sixth switching element (Q6) is controlled to be in the ON state.
The power conversion device (1) according to
According to this, the conduction loss of the diode can be reduced by performing synchronous rectification.
[Item 14]
The control circuit (13) is
The phase difference between the first leg and the second leg is fixed.
The ratio of the on-time to the off-time of the drive signal supplied to the fifth switching element (Q5) or the seventh switching element (Q7) and the sixth switching element (Q6) or the eighth switching element (Q8). Controls the voltage or current of the electric power supplied from the first DC unit (E1, Ca) to the second DC unit (E2, Cb).
The power conversion device (1) according to
According to this, power control can be performed by the PWM method.
[Item 15]
The control circuit (13) is
The phase difference between the first leg and the second leg is set to 0 °.
The power conversion device (1) according to item 14, characterized in that.
According to this, a sufficient power transmission period can be secured.
[Item 16]
The control circuit (13) is
The fifth switching element (Q5) or the eighth switching element (Q8) is turned on in synchronization with the turn-off of the first switching element (Q1) and the fourth switching element (Q4).
The sixth switching element (Q6) or the seventh switching element (Q7) is turned on in synchronization with the turn-off of the second switching element (Q2) and the third switching element (Q3).
The power conversion device (1) according to any one of items 10 to 15, characterized in that.
According to this, the turn-on of the fifth switching element (Q5) or the eighth switching element (Q8) is accelerated from the turn-on of the second switching element (Q2) and the third switching element (Q3), so that the fifth switching element is turned on. (Q5) or the eighth switching element (Q8) is likely to be subjected to zero voltage switching, and high efficiency can be achieved. Further, by accelerating the turn-on of the 6th switching element (Q6) or the 7th switching element (Q7) from the turn-on of the 1st switching element (Q1) and the 4th switching element (Q4), the 6th switching element (Q6) Alternatively, the 7th switching element (Q7) is likely to be subjected to zero voltage switching, and high efficiency can be achieved.
[Item 17]
The control circuit (13) is
Synchronize the period of the 5th pattern with the period of the 7th pattern.
Synchronize the period of the sixth pattern with the period of the eighth pattern.
The power conversion device (1) according to any one of
According to this, the operation becomes positive and negative symmetrical, and the generation of DC demagnetization can be suppressed.
[Item 18]
The control circuit (13) is
When boosting the voltage from the second DC unit (E2, Cb) to the first DC unit (E1, Ca) to transmit power.
The drive signal supplied to the first switching element (Q1) -the fourth switching element (Q4) and the drive signal supplied to the fifth switching element (Q5) -the eighth switching element (Q8) are exchanged.
The power conversion device (1) according to any one of items 10 to 17, characterized in that.
This makes it possible to realize a highly efficient DC / DC converter capable of buck-boost operation in both directions.
[Item 19]
It has a first leg in which a first switching element (Q1) and a second switching element (Q2) are connected in series, and a second leg in which a third switching element (Q3) and a fourth switching element (Q4) are connected in series. Then, the first bridge circuit (11) in which the first leg and the second leg are connected in parallel to the first DC unit (E1, Ca),
It has a third leg in which a fifth diode (D5) and a sixth diode (D6) are connected in series, and a fourth leg in which a seventh diode (D7) and an eighth diode (D8) are connected in series. A second bridge circuit (12) in which the third leg and the fourth leg are connected in parallel to the second DC unit (E2, Cb), and
An isolation transformer (TR1) connected between the first bridge circuit (11) and the second bridge circuit (12),
A first inductance (L1) connected or formed in series between the first bridge circuit (11) and the primary winding (n1) of the isolation transformer (TR1).
A second inductance (L2) connected or formed in series between the second bridge circuit (12) and the secondary winding (n2) of the isolation transformer (TR1).
A control circuit (13) for controlling the first switching element (Q1) -the fourth switching element (Q4) is provided.
A first diode (D1) -4th diode (D4) is connected or formed in antiparallel to each of the first switching element (Q1) and the fourth switching element (Q4).
Capacities (C1-C4) are connected or formed in parallel to each of the first switching element (Q1) and the fourth switching element (Q4).
The fifth diode (D5) -the eighth diode (D8) is connected in the opposite direction to the second DC unit (E2, Cb).
When the power is transmitted by stepping down from the first DC unit (E1, Ca) to the second DC unit (E2, Cb).
The first bridge circuit (11) includes a first period in which the first DC unit (E1, Ca) and the primary winding (n1) of the isolation transformer (TR1) are conducted, and the isolation transformer (TR1). A second period in which both ends of the primary winding (n1) are short-circuited in the first bridge circuit (11) is included.
The control circuit (13) is
During the switching from the second period to the first period, a dead time for turning off the first switching element (Q1) -the fourth switching element (Q4) is inserted.
A power conversion device (1).
According to this, during the step-down operation of the unidirectional isolated DC / DC converter, the dead time of the first switching element (Q1) -4th switching element (Q4) in the fully off state is inserted, so that the diode It is possible to suppress the occurrence of recovery loss.
[Item 20]
The control circuit (13) is
When the power is transmitted by stepping down from the first DC unit (E1, Ca) to the second DC unit (E2, Cb).
The first pattern, in which the first switching element (Q1) and the fourth switching element (Q4) are on, and the second switching element (Q2) and the third switching element (Q3) are off.
With the fourth switching element (Q4) or the first switching element (Q1) on, the first switching element (Q1) or the fourth switching element (Q4) and the second switching element (Q2) , The second pattern in which the third switching element (Q3) is off,
A third pattern in which the second switching element (Q2) and the third switching element (Q3) are on, and the first switching element (Q1) and the fourth switching element (Q4) are off.
With the third switching element (Q3) or the second switching element (Q2) on, the first switching element (Q1) and the second switching element (Q2) or the third switching element (Q3) , The fourth pattern in which the fourth switching element (Q4) is off is included and controlled.
The period in which the first pattern and the third pattern operate correspond to the first period.
The period in which the second pattern and the fourth pattern operate correspond to the second period.
The power conversion device (1) according to item 19, characterized in that.
According to this, the occurrence of the recovery loss of the diode can be suppressed by inserting the dead time in the completely off state of the first switching element (Q1) -4th switching element (Q4).
[Item 21]
The capacitance values between both ends of the first switching element (Q1) and the fourth switching element (Q4) all correspond to each other.
The power conversion device (1) according to item 19 or 20, characterized in that.
According to this, the first leg and the second leg can have the same configuration, and the manufacturing cost and the circuit area can be reduced.
E1 第1直流電源、 E2 第2直流電源、 1 電力変換装置、 11 第1ブリッジ回路、 12 第2ブリッジ回路、 13 制御回路、 Q1-Q8 スイッチング素子、 D1-D8 ダイオード、 C1-C8 容量、 L1 第1インダクタンス、 L2 第2インダクタンス、 TR1 絶縁トランス、 n1 一次巻線、 n2 二次巻線、 Ca 一次側コンデンサ、 Cb 二次側コンデンサ。 E1 1st DC power supply, E2 2nd DC power supply, 1 Power converter, 11 1st bridge circuit, 12 2nd bridge circuit, 13 Control circuit, Q1-Q8 switching element, D1-D8 diode, C1-C8 capacitor, L1 1st inductance, L2 2nd inductance, TR1 isolated transformer, n1 primary winding, n2 secondary winding, Ca primary side capacitor, Cb secondary side capacitor.
Claims (21)
第5スイッチング素子と第6スイッチング素子が直列接続された第3レグと、第7スイッチング素子と第8スイッチング素子が直列接続された第4レグを有し、前記第3レグと前記第4レグが第2直流部に並列接続される第2ブリッジ回路と、
前記第1ブリッジ回路と前記第2ブリッジ回路の間に接続された絶縁トランスと、
前記第1ブリッジ回路と前記絶縁トランスの一次巻線の間に直列に接続または形成された第1インダクタンスと、
前記第2ブリッジ回路と前記絶縁トランスの二次巻線の間に直列に接続または形成された第2インダクタンスと、
前記第1スイッチング素子-前記第8スイッチング素子を制御する制御回路と、を備え、
前記第1スイッチング素子-前記第8スイッチング素子のそれぞれに、逆並列にダイオードが接続または形成されており、
前記第1スイッチング素子-前記第8スイッチング素子のそれぞれに、並列に容量が接続または形成されており、
前記第1直流部から前記第2直流部へ降圧して電力を伝送する場合、
前記第1ブリッジ回路は、前記第1直流部と前記絶縁トランスの一次巻線が導通する第1の期間と、前記絶縁トランスの一次巻線の両端が前記第1ブリッジ回路内で短絡する第2の期間を含み、
前記第2ブリッジ回路は、整流期間を含み、
前記制御回路は、
前記第2の期間から前記第1の期間に切り替わる間に、前記第1スイッチング素子-前記第8スイッチング素子をオフ状態にするデッドタイムを挿入する、
ことを特徴とする電力変換装置。 It has a first leg in which a first switching element and a second switching element are connected in series, and a second leg in which a third switching element and a fourth switching element are connected in series, and the first leg and the second leg are connected. The first bridge circuit connected in parallel to the first DC section,
It has a third leg in which a fifth switching element and a sixth switching element are connected in series, and a fourth leg in which a seventh switching element and an eighth switching element are connected in series, and the third leg and the fourth leg are connected. The second bridge circuit connected in parallel to the second DC section,
An isolation transformer connected between the first bridge circuit and the second bridge circuit,
A first inductance connected or formed in series between the first bridge circuit and the primary winding of the isolation transformer,
A second inductance connected or formed in series between the second bridge circuit and the secondary winding of the isolation transformer,
The first switching element-a control circuit for controlling the eighth switching element is provided.
A diode is connected or formed in antiparallel to each of the first switching element and the eighth switching element.
Capacities are connected or formed in parallel to each of the first switching element and the eighth switching element.
When the power is transmitted by stepping down from the first DC section to the second DC section.
In the first bridge circuit, a first period in which the first DC portion and the primary winding of the isolation transformer are conducted, and a second period in which both ends of the primary winding of the isolation transformer are short-circuited in the first bridge circuit. Including the period of
The second bridge circuit includes a rectification period.
The control circuit is
While switching from the second period to the first period, a dead time for turning off the first switching element-the eighth switching element is inserted.
A power conversion device characterized by that.
前記第1直流部から前記第2直流部へ降圧して電力を伝送する場合、
前記第1スイッチング素子と前記第4スイッチング素子がオン状態で、残りのスイッチング素子がオフ状態の第1パターン、
前記第4スイッチング素子または前記第1スイッチング素子と、前記第5スイッチング素子または前記第8スイッチング素子がオン状態で、残りのスイッチング素子がオフ状態の第2パターン、
前記第2スイッチング素子と前記第3スイッチング素子がオン状態で、残りのスイッチング素子がオフ状態の第3パターン、
前記第3スイッチング素子または前記第2スイッチング素子と、前記第6スイッチング素子または前記第7スイッチング素子がオン状態で、残りのスイッチング素子がオフ状態の第4パターン、を含んで制御し、
前記第1パターンと前記第3パターンで動作する期間が前記第1の期間に対応し、
前記第2パターンと前記第4パターンで動作する期間が前記第2の期間に対応する、
ことを特徴とする請求項1に記載の電力変換装置。 The control circuit is
When the power is transmitted by stepping down from the first DC section to the second DC section.
The first pattern, in which the first switching element and the fourth switching element are in the on state and the remaining switching elements are in the off state.
A second pattern in which the fourth switching element or the first switching element, the fifth switching element or the eighth switching element is on, and the remaining switching elements are off.
A third pattern in which the second switching element and the third switching element are on, and the remaining switching elements are off.
The third pattern or the second switching element and the fourth pattern in which the sixth switching element or the seventh switching element is on and the remaining switching elements are off are included and controlled.
The period in which the first pattern and the third pattern operate correspond to the first period.
The period in which the second pattern and the fourth pattern operate correspond to the second period.
The power conversion device according to claim 1.
前記第1スイッチング素子または前記第3スイッチング素子と、前記第2スイッチング素子または前記第4スイッチング素子に供給する駆動信号のオン時間とオフ時間の比率で、前記第1直流部から前記第2直流部へ供給する電力の電圧または電流を制御する、
ことを特徴とする請求項1または2に記載の電力変換装置。 The control circuit is
The ratio of the on time to the off time of the drive signal supplied to the first switching element or the third switching element and the second switching element or the fourth switching element, from the first DC unit to the second DC unit. Controls the voltage or current of the power supplied to
The power conversion device according to claim 1 or 2.
前記第1スイッチング素子のターンオンに同期して、前記第4スイッチング素子をターンオンさせ、
前記第1スイッチング素子または前記第4スイッチング素子のターンオフに同期して、前記第5スイッチング素子または前記第8スイッチング素子をターンオンさせ、
前記第2スイッチング素子のターンオンに同期して、前記第3スイッチング素子をターンオンさせ、
前記第2スイッチング素子または前記第3スイッチング素子のターンオフに同期して、前記第6スイッチング素子または前記第7スイッチング素子をターンオンさせ、
前記第4スイッチング素子または前記第1スイッチング素子のターンオフに同期して、前記第5スイッチング素子または前記第8スイッチング素子をターンオフさせ、
前記第3スイッチング素子または前記第2スイッチング素子のターンオフに同期して、前記第6スイッチング素子または前記第7スイッチング素子をターンオフさせる、
ことを特徴とする請求項1から3のいずれか1項に記載の電力変換装置。 The control circuit is
In synchronization with the turn-on of the first switching element, the fourth switching element is turned on.
The fifth switching element or the eighth switching element is turned on in synchronization with the turn-off of the first switching element or the fourth switching element.
In synchronization with the turn-on of the second switching element, the third switching element is turned on.
In synchronization with the turn-off of the second switching element or the third switching element, the sixth switching element or the seventh switching element is turned on.
The fifth switching element or the eighth switching element is turned off in synchronization with the turn-off of the fourth switching element or the first switching element.
The sixth switching element or the seventh switching element is turned off in synchronization with the turn-off of the third switching element or the second switching element.
The power conversion device according to any one of claims 1 to 3, wherein the power conversion device is characterized by the above.
前記第1パターンの期間と前記第3パターンの期間を同期させ、
前記第2パターンの期間と前記第4パターンの期間を同期させる、
ことを特徴とする請求項2に記載の電力変換装置。 The control circuit is
Synchronize the period of the first pattern with the period of the third pattern,
Synchronize the period of the second pattern with the period of the fourth pattern.
The power conversion device according to claim 2.
前記第2直流部から前記第1直流部へ降圧して電力を伝送する場合、
前記第1スイッチング素子-前記第4スイッチング素子に供給する駆動信号と、前記第5スイッチング素子-前記第8スイッチング素子に供給する駆動信号を入れ替える、
ことを特徴とする請求項1から5のいずれか1項に記載の電力変換装置。 The control circuit is
When the power is transmitted by stepping down from the second DC section to the first DC section.
The drive signal supplied to the first switching element-the fourth switching element and the drive signal supplied to the fifth switching element-the eighth switching element are exchanged.
The power conversion device according to any one of claims 1 to 5, wherein the power conversion device is characterized by the above.
前記第5スイッチング素子-前記第8スイッチング素子を常時、オフ状態に制御する、
ことを特徴とする請求項1に記載の電力変換装置。 The control circuit is
The fifth switching element-controlling the eighth switching element to be in an off state at all times.
The power conversion device according to claim 1.
前記第1直流部から前記第2直流部へ降圧して電力を伝送する場合、
前記第1スイッチング素子と前記第4スイッチング素子がオン状態で、残りのスイッチング素子がオフ状態の第1パターン、
前記第1スイッチング素子または前記第4スイッチング素子がオン状態で、残りのスイッチング素子がオフ状態の第2パターン、
前記第2スイッチング素子と前記第3スイッチング素子がオン状態で、残りのスイッチング素子がオフ状態の第3パターン、
前記第2スイッチング素子または前記第3スイッチング素子がオン状態で、残りのスイッチング素子がオフ状態の第4パターン、を含んで制御し、
前記第1パターンと前記第3パターンで動作する期間が前記第1の期間に対応し、
前記第2パターンと前記第4パターンで動作する期間が前記第2の期間に対応する、
ことを特徴とする請求項7に記載の電力変換装置。 The control circuit is
When the power is transmitted by stepping down from the first DC section to the second DC section.
The first pattern, in which the first switching element and the fourth switching element are in the on state and the remaining switching elements are in the off state.
A second pattern in which the first switching element or the fourth switching element is on and the remaining switching elements are off.
A third pattern in which the second switching element and the third switching element are on, and the remaining switching elements are off.
A fourth pattern in which the second switching element or the third switching element is in the on state and the remaining switching elements are in the off state is included and controlled.
The period in which the first pattern and the third pattern operate correspond to the first period.
The period in which the second pattern and the fourth pattern operate correspond to the second period.
The power conversion device according to claim 7.
ことを特徴とする請求項1から8のいずれか1項に記載の電力変換装置。 The capacitance values between both ends of the first switching element and the eighth switching element all correspond to each other.
The power conversion device according to any one of claims 1 to 8, wherein the power conversion device is characterized by the above.
前記第1直流部から前記第2直流部へ昇圧して電力を伝送する場合、
前記第1ブリッジ回路は、デッドタイムを除き、前記第1直流部と前記絶縁トランスの一次巻線が導通し、
前記第2ブリッジ回路は、前記絶縁トランスの二次巻線の両端が前記第2ブリッジ回路内で短絡する第3の期間と、前記絶縁トランスの二次巻線と前記第2直流部が導通する第4の期間を含み、
前記制御回路は、
前記第1直流部から前記第2直流部へ昇圧して電力を伝送する期間において、前記第5スイッチング素子-前記第8スイッチング素子の少なくとも一つをオン状態に制御する、
ことを特徴とする請求項1から9のいずれか1項に記載の電力変換装置。 The control circuit is
When boosting the voltage from the first DC section to the second DC section to transmit power
In the first bridge circuit, except for the dead time, the first DC portion and the primary winding of the isolation transformer are conductive.
In the second bridge circuit, both ends of the secondary winding of the isolation transformer are short-circuited in the second bridge circuit, and the secondary winding of the isolation transformer and the second DC portion are conductive. Including the fourth period
The control circuit is
During the period in which the voltage is boosted from the first DC unit to the second DC unit and power is transmitted, at least one of the fifth switching element and the eighth switching element is controlled to be in the ON state.
The power conversion device according to any one of claims 1 to 9, wherein the power conversion device is characterized by the above.
前記第1直流部から前記第2直流部へ昇圧して電力を伝送する場合、
前記第1スイッチング素子と前記第4スイッチング素子がオン状態、及び前記第2スイッチング素子と前記第3スイッチング素子がオフ状態で、前記絶縁トランスの二次巻線の両端が前記第2ブリッジ回路内で短絡状態の第5パターン、
前記第1スイッチング素子と前記第4スイッチング素子がオン状態、及び前記第2スイッチング素子と前記第3スイッチング素子がオフ状態で、前記第2ブリッジ回路が整流状態の第6パターン、
前記第2スイッチング素子と前記第3スイッチング素子がオン状態、及び前記第1スイッチング素子と前記第4スイッチング素子がオフ状態で、前記絶縁トランスの二次巻線の両端が前記第2ブリッジ回路内で短絡状態の第7パターン、
前記第2スイッチング素子と前記第3スイッチング素子がオン状態、及び前記第1スイッチング素子と前記第4スイッチング素子がオフ状態で、前記第2ブリッジ回路が整流状態の第8パターン、を含んで制御し、
前記第5パターンと前記第7パターンで動作する期間が前記第3の期間に対応し、
前記第6パターンと前記第8パターンで動作する期間が前記第4の期間に対応する、
ことを特徴とする請求項10に記載の電力変換装置。 The control circuit is
When boosting the voltage from the first DC section to the second DC section to transmit power
When the first switching element and the fourth switching element are on, and the second switching element and the third switching element are off, both ends of the secondary winding of the isolation transformer are in the second bridge circuit. Fifth pattern in short circuit state,
A sixth pattern in which the first switching element and the fourth switching element are on, the second switching element and the third switching element are off, and the second bridge circuit is in a rectified state.
When the second switching element and the third switching element are on, and the first switching element and the fourth switching element are off, both ends of the secondary winding of the isolation transformer are in the second bridge circuit. 7th pattern in short circuit state,
The second bridge circuit controls including the eighth pattern in which the second switching element and the third switching element are on, the first switching element and the fourth switching element are off, and the second bridge circuit is in a rectified state. ,
The period in which the fifth pattern and the seventh pattern operate correspond to the third period.
The period in which the sixth pattern and the eighth pattern operate correspond to the fourth period.
The power conversion device according to claim 10.
前記第5パターンで前記第6スイッチング素子をオン状態に制御したとき、前記第7パターンで前記第5スイッチング素子をオン状態に制御し、
前記第5パターンで前記第7スイッチング素子をオン状態に制御したとき、前記第7パターンで前記第8スイッチング素子をオン状態に制御する、
ことを特徴とする請求項11に記載の電力変換装置。 The control circuit is
When the sixth switching element is controlled to be in the ON state in the fifth pattern, the fifth switching element is controlled to be in the ON state in the seventh pattern.
When the 7th switching element is controlled to be in the ON state by the 5th pattern, the 8th switching element is controlled to be in the ON state by the 7th pattern.
The power conversion device according to claim 11.
前記第6パターンにおいて前記第8スイッチング素子または前記第5スイッチング素子をオン状態に制御し、
前記第8パターンにおいて前記第7スイッチング素子または前記第6スイッチング素子をオン状態に制御する、
ことを特徴とする請求項11または12に記載の電力変換装置。 The control circuit is
In the sixth pattern, the eighth switching element or the fifth switching element is controlled to be in the ON state.
In the eighth pattern, the seventh switching element or the sixth switching element is controlled to be in the ON state.
The power conversion device according to claim 11 or 12.
前記第1レグと前記第2レグ間の位相差を固定し、
前記第5スイッチング素子または前記第7スイッチング素子と、前記第6スイッチング素子または前記第8スイッチング素子に供給する駆動信号のオン時間とオフ時間の比率で、前記第1直流部から前記第2直流部へ供給する電力の電圧または電流を制御する、
ことを特徴とする請求項13に記載の電力変換装置。 The control circuit is
The phase difference between the first leg and the second leg is fixed.
The ratio of the on-time to the off-time of the drive signal supplied to the fifth switching element or the seventh switching element and the sixth switching element or the eighth switching element, from the first DC unit to the second DC unit. Controls the voltage or current of the power supplied to
The power conversion device according to claim 13.
前記第1レグと前記第2レグ間の位相差を0°に設定する、
ことを特徴とする請求項14に記載の電力変換装置。 The control circuit is
The phase difference between the first leg and the second leg is set to 0 °.
The power conversion device according to claim 14.
前記第1スイッチング素子及び前記第4スイッチング素子のターンオフに同期して、前記第5スイッチング素子または前記第8スイッチング素子をターンオンさせ、
前記第2スイッチング素子及び前記第3スイッチング素子のターンオフに同期して、前記第6スイッチング素子または前記第7スイッチング素子をターンオンさせる、
ことを特徴とする請求項10から15のいずれか1項に記載の電力変換装置。 The control circuit is
The fifth switching element or the eighth switching element is turned on in synchronization with the turn-off of the first switching element and the fourth switching element.
The sixth switching element or the seventh switching element is turned on in synchronization with the turn-off of the second switching element and the third switching element.
The power conversion device according to any one of claims 10 to 15, characterized in that.
前記第5パターンの期間と前記第7パターンの期間を同期させ、
前記第6パターンの期間と前記第8パターンの期間を同期させる、
ことを特徴とする請求項11から13のいずれか1項に記載の電力変換装置。 The control circuit is
Synchronize the period of the 5th pattern with the period of the 7th pattern.
Synchronize the period of the sixth pattern with the period of the eighth pattern.
The power conversion device according to any one of claims 11 to 13.
前記第2直流部から前記第1直流部へ昇圧して電力を伝送する場合、
前記第1スイッチング素子-前記第4スイッチング素子に供給する駆動信号と、前記第5スイッチング素子-前記第8スイッチング素子に供給する駆動信号を入れ替える、
ことを特徴とする請求項10から17のいずれか1項に記載の電力変換装置。 The control circuit is
When boosting the voltage from the second DC section to the first DC section to transmit power
The drive signal supplied to the first switching element-the fourth switching element and the drive signal supplied to the fifth switching element-the eighth switching element are exchanged.
The power conversion device according to any one of claims 10 to 17, wherein the power conversion device is characterized.
第5ダイオードと第6ダイオードが直列接続された第3レグと、第7ダイオードと第8ダイオードが直列接続された第4レグを有し、前記第3レグと前記第4レグが第2直流部に並列接続される第2ブリッジ回路と、
前記第1ブリッジ回路と前記第2ブリッジ回路の間に接続された絶縁トランスと、
前記第1ブリッジ回路と前記絶縁トランスの一次巻線の間に直列に接続または形成された第1インダクタンスと、
前記第2ブリッジ回路と前記絶縁トランスの二次巻線の間に直列に接続または形成された第2インダクタンスと、
前記第1スイッチング素子-前記第4スイッチング素子を制御する制御回路と、を備え、
前記第1スイッチング素子-前記第4スイッチング素子のそれぞれに、逆並列に第1ダイオード-第4ダイオードが接続または形成されており、
前記第1スイッチング素子-前記第4スイッチング素子のそれぞれに、並列に容量が接続または形成されており、
前記第5ダイオード-前記第8ダイオードは、前記第2直流部に対して逆向きに接続されており、
前記第1直流部から前記第2直流部へ降圧して電力を伝送する場合、
前記第1ブリッジ回路は、前記第1直流部と前記絶縁トランスの一次巻線が導通する第1の期間と、前記絶縁トランスの一次巻線の両端が前記第1ブリッジ回路内で短絡する第2の期間を含み、
前記制御回路は、
前記第2の期間から前記第1の期間に切り替わる間に、前記第1スイッチング素子-前記第4スイッチング素子をオフ状態にするデッドタイムを挿入する、
ことを特徴とする電力変換装置。 It has a first leg in which a first switching element and a second switching element are connected in series, and a second leg in which a third switching element and a fourth switching element are connected in series, and the first leg and the second leg are connected. The first bridge circuit connected in parallel to the first DC section,
It has a third leg in which a fifth diode and a sixth diode are connected in series, and a fourth leg in which a seventh diode and an eighth diode are connected in series. The second bridge circuit connected in parallel to
An isolation transformer connected between the first bridge circuit and the second bridge circuit,
A first inductance connected or formed in series between the first bridge circuit and the primary winding of the isolation transformer,
A second inductance connected or formed in series between the second bridge circuit and the secondary winding of the isolation transformer,
The first switching element-a control circuit for controlling the fourth switching element is provided.
A first diode-a fourth diode is connected or formed in antiparallel to each of the first switching element and the fourth switching element.
Capacities are connected or formed in parallel to each of the first switching element and the fourth switching element.
The fifth diode-the eighth diode is connected in the opposite direction to the second DC portion.
When the power is transmitted by stepping down from the first DC section to the second DC section.
In the first bridge circuit, a first period in which the first DC portion and the primary winding of the isolation transformer are conducted, and a second period in which both ends of the primary winding of the isolation transformer are short-circuited in the first bridge circuit. Including the period of
The control circuit is
While switching from the second period to the first period, a dead time for turning off the first switching element-the fourth switching element is inserted.
A power conversion device characterized by that.
前記第1直流部から前記第2直流部へ降圧して電力を伝送する場合、
前記第1スイッチング素子と前記第4スイッチング素子がオン状態で、前記第2スイッチング素子と前記第3スイッチング素子がオフ状態の第1パターン、
前記第4スイッチング素子または前記第1スイッチング素子がオン状態で、前記第1スイッチング素子または前記第4スイッチング素子と、前記第2スイッチング素子と、前記第3スイッチング素子がオフ状態の第2パターン、
前記第2スイッチング素子と前記第3スイッチング素子がオン状態で、前記第1スイッチング素子と前記第4スイッチング素子がオフ状態の第3パターン、
前記第3スイッチング素子または前記第2スイッチング素子がオン状態で、前記第1スイッチング素子と、前記第2スイッチング素子または前記第3スイッチング素子と、前記第4スイッチング素子がオフ状態の第4パターン、を含んで制御し、
前記第1パターンと前記第3パターンで動作する期間が前記第1の期間に対応し、
前記第2パターンと前記第4パターンで動作する期間が前記第2の期間に対応する、
ことを特徴とする請求項19に記載の電力変換装置。 The control circuit is
When the power is transmitted by stepping down from the first DC section to the second DC section.
A first pattern in which the first switching element and the fourth switching element are on, and the second switching element and the third switching element are off.
A second pattern in which the fourth switching element or the first switching element is on, the first switching element or the fourth switching element, the second switching element, and the third switching element are off.
A third pattern in which the second switching element and the third switching element are on, and the first switching element and the fourth switching element are off.
A fourth pattern in which the third switching element or the second switching element is on, the first switching element, the second switching element or the third switching element, and the fourth switching element are off. Including and controlling,
The period in which the first pattern and the third pattern operate correspond to the first period.
The period in which the second pattern and the fourth pattern operate correspond to the second period.
The power conversion device according to claim 19.
ことを特徴とする請求項19または20に記載の電力変換装置。 The capacitance values between both ends of the first switching element and the fourth switching element all correspond to each other.
The power conversion device according to claim 19 or 20.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020155776A JP7432894B2 (en) | 2020-09-16 | 2020-09-16 | power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020155776A JP7432894B2 (en) | 2020-09-16 | 2020-09-16 | power converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022049533A true JP2022049533A (en) | 2022-03-29 |
JP7432894B2 JP7432894B2 (en) | 2024-02-19 |
Family
ID=80853928
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020155776A Active JP7432894B2 (en) | 2020-09-16 | 2020-09-16 | power converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7432894B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024045363A1 (en) * | 2022-08-31 | 2024-03-07 | 广东美的制冷设备有限公司 | Rectifier circuit control method and apparatus, and energy storage device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014087134A (en) * | 2012-10-22 | 2014-05-12 | Mitsubishi Electric Corp | Dc/dc converter |
US20200136521A1 (en) * | 2018-10-24 | 2020-04-30 | Jing-Yuan Lin | High frequency time-division multi-phase power converter |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4096085A1 (en) | 2015-03-24 | 2022-11-30 | Mitsubishi Electric Corporation | Power conversion device |
-
2020
- 2020-09-16 JP JP2020155776A patent/JP7432894B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014087134A (en) * | 2012-10-22 | 2014-05-12 | Mitsubishi Electric Corp | Dc/dc converter |
US20200136521A1 (en) * | 2018-10-24 | 2020-04-30 | Jing-Yuan Lin | High frequency time-division multi-phase power converter |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024045363A1 (en) * | 2022-08-31 | 2024-03-07 | 广东美的制冷设备有限公司 | Rectifier circuit control method and apparatus, and energy storage device |
Also Published As
Publication number | Publication date |
---|---|
JP7432894B2 (en) | 2024-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9490709B2 (en) | Hybrid DC-DC converter with LLC converter and full-bridge converter | |
WO2018141092A1 (en) | Dc-dc converter and control method | |
US9667159B2 (en) | Power conversion apparatus including a transformer, an invertor circuit and a plurality of switching devices controlled by a controller | |
US9543823B2 (en) | Power conversion apparatus having a switching circuit unit that includes a switching device and an auxiliary switching device | |
CN114301301A (en) | Wide-range resonant soft-switching bidirectional direct-current converter and control method thereof | |
Karshenas et al. | Basic families of medium-power soft-switched isolated bidirectional dc-dc converters | |
JP2018166389A (en) | Electric power conversion system | |
CN114303311B (en) | Power conversion device | |
US12136886B2 (en) | Power conversion device | |
CN114301300A (en) | Wide-range bidirectional resonant soft-switching direct-current converter and control method thereof | |
Song et al. | A three-switch-based single-input dual-output converter with simultaneous boost & buck voltage conversion | |
KR101350323B1 (en) | Bidirectional DC/DC Converter | |
WO2022059294A1 (en) | Power conversion device | |
Blinov et al. | Bidirectional soft switching current source DC-DC converter for residential DC microgrids | |
JP7432894B2 (en) | power converter | |
US9548676B2 (en) | Power conversion apparatus | |
WO2023105968A1 (en) | Power conversion device | |
JP7262054B2 (en) | power converter | |
JP7422347B2 (en) | power converter | |
JP7262055B2 (en) | power converter | |
Sun et al. | New no-isolated interleaved bidirectional soft-switching dc-dc converter with a novel auxiliary ZVT cell | |
CN111262440B (en) | Full-bridge direct-current converter suitable for electric direct-current operation power supply system of transformer substation | |
Xia et al. | A soft-switching isolated Buck-Boost converter with semi-active rectifier for wide output range application | |
JP2024008097A (en) | Power conversion device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230203 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231003 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240116 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240129 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7432894 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |