JP2022041874A - プラズマ処理装置及びプラズマ処理方法 - Google Patents

Abstract

【課題】３つの電力パルス信号を用いてプロセス性能を向上させる。【解決手段】少なくとも３つのパワーレベルのソースＲＦパルス信号を生成するソースＲＦ生成部、ソースＲＦパルス信号の周波数よりも低い周波数の、少なくとも２つのパワーレベルの第１及び第２バイアスＲＦパルス信号を生成する第１及び第２バイアスＲＦ生成部、ソースＲＦ生成部、第１及び第２バイアスＲＦ生成部を互いに同期させるための同期信号を生成する同期信号生成部、ソースＲＦ生成部及びアンテナに接続され、ソースＲＦパルス信号がソースＲＦ生成部から第１整合回路を介してアンテナに供給可能にする第１整合回路、第１及び第２バイアスＲＦ生成部及び基板支持部に接続され、第１及び第２バイアスＲＦパルス信号が第１及び第２バイアスＲＦ生成部から第２整合回路を介して基板支持部に供給可能にする第２整合回路を有するプラズマ処理装置。【選択図】図３

Description

本開示は、プラズマ処理装置及びプラズマ処理方法に関する。

例えば、特許文献１は、２つの高周波電源を有し、チャンバ上部のアンテナ及び下部電極（サセプタ）に２周波の高周波電力を供給するＩＣＰ（Inductively Coupled Plasma）装置を提案する。２つの高周波電源のうち、一方の高周波電源から下部電極に、例えば１３ＭＨｚの周波数のバイアス用の高周波電力が供給される。チャンバの上方にはアンテナが設けられ、他方の高周波電源からアンテナの外側コイルを構成する線路の中点またはその近傍に、例えば２７ＭＨｚのプラズマ励起用の高周波電力が供給される。

特開２０１９－６７５０３号公報

本開示は、３つの高周波（ＲＦ；Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）電力パルスを用いてプロセスの性能を向上させることができる技術を提供する。

本開示の一の態様によれば、チャンバと、前記チャンバ内に設けられた基板支持部と、前記チャンバの上部に設けられたアンテナと、ソースＲＦパルス信号を生成するように構成されたソースＲＦ生成部であり、前記ソースＲＦパルス信号は、少なくとも３つのパワーレベルを有し、各パワーレベルは、０以上である、ソースＲＦ生成部と、第１バイアスＲＦパルス信号を生成するように構成された第１バイアスＲＦ生成部であり、前記第１バイアスＲＦパルス信号の周波数は、前記ソースＲＦパルス信号の周波数よりも低く、前記第１バイアスＲＦパルス信号は、少なくとも２つのパワーレベルを有し、各パワーレベルは、０以上である、第１バイアスＲＦ生成部と、第２バイアスＲＦパルス信号を生成するように構成された第２バイアスＲＦ生成部であり、前記第２バイアスＲＦパルス信号は、少なくとも２つのパワーレベルを有し、各パワーレベルは、０以上である、第２バイアスＲＦ生成部と、前記ソースＲＦ生成部、前記第１バイアスＲＦ生成部及び前記第２バイアスＲＦ生成部を互いに同期させるための同期信号を生成するように構成された同期信号生成部と、前記ソースＲＦ生成部及び前記アンテナに接続される第１整合回路であり、前記ソースＲＦパルス信号が前記ソースＲＦ生成部から前記第１整合回路を介して前記アンテナに供給されるのを可能にする、第１整合回路と、前記第１バイアスＲＦ生成部、前記第２バイアスＲＦ生成部及び前記基板支持部に接続される第２整合回路であり、前記第１バイアスＲＦパルス信号が前記第１バイアスＲＦ生成部から前記第２整合回路を介して前記基板支持部に供給されるのを可能にし、前記第２バイアスＲＦパルス信号が前記第２バイアスＲＦ生成部から前記第２整合回路を介して前記基板支持部に供給されるのを可能にする、第２整合回路と、を有する、プラズマ処理装置が提供される。

一の側面によれば、３つの高周波電力パルス信号を用いてプロセスの性能を向上させることができる。

実施形態に係るプラズマ処理システムの一例を示す断面模式図。 実施形態に係るプラズマ処理装置の一例を示す図。 実施形態に係る２つのバイアスＲＦパルス信号の整合回路の一例を示す図。 ラジカル、イオン、電子温度、イオンエネルギー、副生成物の一例を示す図。 実施形態に係る２周波の高周波電力パルスのパルスパターンを示す図。 実施形態に係る３周波の高周波電力パルスのパルスパターンを示す図。 実施形態に係る３周波の高周波電力パルスのパルスパターンを示す図。 実施形態に係る３周波の高周波電力パルスのパルスパターンを示す図。 実施形態の変形例に係るプラズマ処理装置の一例を示す図。 変形例１に係るＤＣパルスと高周波電力パルスのパルスパターンを示す図。 変形例２に係るＤＣパルスと高周波電力パルスのパルスパターンを示す図。 変形例３に係るＤＣパルスと高周波電力パルスのパルスパターンを示す図。

以下、図面を参照して本開示を実施するための形態について説明する。各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。

［プラズマ処理システム］
初めに、図１及び図２を参照しながら、実施形態に係るプラズマ処理システムについて説明する。図１は、実施形態に係るプラズマ処理システムの一例を示す断面模式図である。図２は、実施形態に係るプラズマ処理装置１の一例を示す図である。

実施形態において、プラズマ処理システムは、プラズマ処理装置１及び制御部２を含む。プラズマ処理装置１は、３つの高周波電力パルス（３つのＲＦパルス信号）をチャンバ１０内に供給することによりチャンバ１０内の処理ガスからプラズマを生成するように構成されている。そして、プラズマ処理装置１は、生成されたプラズマを基板に曝すことにより基板を処理する。

プラズマ処理装置１は、チャンバ（プラズマ処理チャンバ）１０、基板支持部１１及びプラズマ生成部を含む。チャンバ１０は、プラズマ処理空間１０ｓを規定する。また、チャンバ１０は、少なくとも１つの処理ガスをプラズマ処理空間１０ｓに供給するためのガス入口１０ａと、プラズマ処理空間からガスを排出するためのガス出口１０ｂとを有する。ガス入口１０ａは、少なくとも１つのガス供給部２０に接続される。

ガス出口１０ｂは、例えばチャンバ１０の底部に設けられた排気口であり、排気システム４０に接続される。排気システム４０は、ガス出口に接続され得る。排気システム４０は、圧力弁及び真空ポンプを含んでもよい。真空ポンプは、ターボ分子ポンプ、粗引きポンプ又はこれらの組み合わせを含んでもよい。

基板支持部１１は、プラズマ処理空間１０ｓ内に配置され、基板Ｗを支持する。プラズマ生成部は、プラズマ処理空間１０ｓ内に供給された少なくとも１つの処理ガスからプラズマを生成するように構成される。

制御部２は、本開示において述べられる種々の工程をプラズマ処理装置１に実行させるコンピュータ実行可能な命令を処理する。制御部２は、ここで述べられる種々の工程を実行するようにプラズマ処理装置１の各要素を制御するように構成され得る。実施形態において、図１に示すように、制御部２の一部又は全てがプラズマ処理装置１に含まれてもよい。制御部２は、例えばコンピュータ２１を含んでもよい。コンピュータ２１は、例えば、処理部（ＣＰＵ：Central Processing Unit）２１ａ、記憶部２１ｂ、及び通信インターフェース２１ｃを含んでもよい。処理部２１ａは、記憶部２１ｂに格納されたプログラムに基づいて種々の制御動作を行うように構成され得る。記憶部２１ｂは、ＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）、ＨＤＤ（Hard Disk Drive）、ＳＳＤ（Solid State Drive）、又はこれらの組み合わせを含んでもよい。通信インターフェース２１ｃは、ＬＡＮ（Local Area Network）等の通信回線を介してプラズマ処理装置１との間で通信してもよい。

以下に、図２の誘導結合プラズマ処理装置を一例として、プラズマ処理装置１の構成例について更に説明する。プラズマ処理装置１は、チャンバ１０を含む。チャンバ１０は、誘電体窓１０ｃ及び側壁１０ｄを含む。誘電体窓１０ｃ及び側壁１０ｄは、チャンバ１０内のプラズマ処理空間１０ｓを規定する。また、プラズマ処理装置１は、基板支持部１１、ガス導入部１３、ガス供給部２０、電力供給部及びアンテナ１４を含む。

基板支持部１１は、チャンバ１０内のプラズマ処理空間１０ｓに配置される。アンテナ１４は、チャンバ１０（誘電体窓１０ｃ）の上部又は上方に配置される。

基板支持部１１は、本体部及び環状部材（エッジリング）１２を含む。本体部は、基板（ウェハ）Ｗを支持するための中央領域（基板支持面）１１ａと、環状部材１２を支持するための環状領域（エッジリング支持面）１１ｂを有する。本体部の環状領域１１ｂは、本体部の中央領域１１ａを囲んでいる。基板Ｗは、本体部の中央領域１１ａ上に配置され、環状部材１２は、本体部の中央領域１１ａ上の基板Ｗを囲むように本体部の環状領域１１ｂ上に配置される。実施形態において、本体部は、静電チャック１１１及び導電部材１１２を含む。静電チャック１１１は、導電部材１１２の上に配置される。導電部材１１２は、ＲＦ電極として機能し、静電チャック１１１の上面は、基板支持面（中央領域１１ａ）として機能する。また、図示は省略するが、実施形態において、基板支持部１１は、静電チャック１１１及び基板Ｗのうち少なくとも１つをターゲット温度に調節するように構成される温調モジュールを含んでもよい。温調モジュールは、ヒータ、流路、又はこれらの組み合わせを含んでもよい。流路には、冷媒、伝熱ガスのような温調流体が流れる。なお、チャンバ１０、基板支持部１１、及び環状部材１２は、軸Ｚを中心軸として軸Ｚが一致するように配置される。

ガス導入部１３は、ガス供給部２０からの少なくとも１つの処理ガスをプラズマ処理空間１０ｓに供給するように構成される。実施形態において、ガス導入部１３は、基板支持部１１の上方に配置され、誘電体窓１０ｃに形成された中央開口部に取り付けられる。

ガス供給部２０は、少なくとも１つのガスソース２３及び少なくとも１つの流量制御器２２を含んでもよい。実施形態において、ガス供給部２０は、１又はそれ以上の処理ガスを、それぞれに対応のガスソース２３からそれぞれに対応の流量制御器２２を介してガス導入部１３に供給するように構成される。各流量制御器２２は、例えばマスフローコントローラ又は圧力制御式の流量制御器を含んでもよい。さらに、ガス供給部２０は、１又はそれ以上の処理ガスの流量を変調又はパルス化する１又はそれ以上の流量変調デバイスを含んでもよい。

電力供給部は、チャンバ１０に結合されるＲＦ電力供給部３１を含む。ＲＦ電力供給部３１は、３つのＲＦ信号（ＲＦ電力）を、基板支持部１１の導電部材１１２又はアンテナ１４に供給するように構成される。これにより、プラズマ処理空間１０ｓに供給された少なくとも１つの処理ガスからプラズマが形成される。なお、プラズマ生成部は、プラズマ処理空間１０ｓ内に少なくとも１つの処理ガスを供給するガス供給部２０と、ＲＦ電力供給部３１とを含み、処理ガスからプラズマを生成するように構成されてもよい。

アンテナ１４は、１又は複数のコイルを含む。実施形態において、アンテナ１４は、同軸上に配置された外側コイル及び内側コイルを含んでもよい。この場合、ＲＦ電力供給部３１は、外側コイル及び内側コイルの双方に接続されてもよく、外側コイル及び内側コイルのうちいずれか一方に接続されてもよい。前者の場合、同一のＲＦ生成部が外側コイル及び内側コイルの双方に接続されてもよく、別個のＲＦ生成部が外側コイル及び内側コイルに別々に接続されてもよい。

実施形態において、ＲＦ電力供給部３１は、ソースＲＦ生成部３１ａ、第１バイアスＲＦ生成部３１ｂ及び第２バイアスＲＦ生成部３１ｃを含む。ソースＲＦ生成部３１ａは、アンテナ１４に結合され、第１バイアスＲＦ生成部３１ｂ及び第２バイアスＲＦ生成部３１ｃは、導電部材１１２に結合される。ソースＲＦ生成部３１ａは、第１整合回路３３を介してアンテナ１４に接続され、プラズマ生成用のソースＲＦパルス信号（以下、ＨＦ電力ともいう。）を生成するように構成される。実施形態において、ソースＲＦパルス信号は、１０ＭＨｚ～１００ＭＨｚの範囲内の周波数を有する。実施形態において、ソースＲＦパルス信号は、２０ＭＨｚ～６０ＭＨｚの範囲内の周波数を有する。実施形態において、ソースＲＦパルス信号は、１００ＭＨｚ以上の周波数を有する。生成されたソースＲＦパルス信号は、アンテナ１４に供給される。ソースＲＦパルス信号は、少なくとも３つのパワーレベルを有し、各パワーレベルは、０以上である。従って、ソースＲＦパルス信号は、Ｈｉｇｈ／Ｍｉｄｄｌｅ／Ｌｏｗパワーレベルを有してもよく、これらは０よりも大きい。また、ソースＲＦパルス信号は、Ｈｉｇｈ／Ｌｏｗパワーレベル及びゼロパワーレベル（Ｏｆｆ）を有してもよい。

また、第１バイアスＲＦ生成部３１ｂは、第２整合回路３４及び給電ライン３７を介して基板支持部１１の導電部材１１２に接続され、第１バイアスＲＦパルス信号（以下、ＬＦ１電力ともいう。）を生成するように構成される。生成された第１バイアスＲＦパルス信号は、基板支持部１１の導電部材１１２に供給される。実施形態において、第１バイアスＲＦパルス信号は、ソースＲＦパルス信号の周波数とは異なる周波数を有する。実施形態において、第１バイアスＲＦパルス信号は、ソースＲＦパルス信号の周波数よりも低い周波数を有する。実施形態において、第１バイアスＲＦパルス信号は、ソースＲＦパルス信号の周波数と同じ周波数を有する。実施形態において、第１バイアスＲＦパルス信号は、１ＭＨｚ～４０ＭＨｚの範囲内の周波数を有する。実施形態において、第１バイアスＲＦパルス信号は、１．２ＭＨｚ～１５ＭＨｚの範囲内の周波数を有する。第１バイアスＲＦパルス信号は、少なくとも２つのパワーレベルを有し、各パワーレベルは、０以上である。従って、第１バイアスＲＦパルス信号は、Ｈｉｇｈ／Ｌｏｗパワーレベルを有してもよく、これらは０よりも大きい。また、第１バイアスＲＦパルス信号は、０よりも大きいパワーレベル及びゼロパワーレベル、すなわちオン／オフ信号を有してもよい。

また、第２バイアスＲＦ生成部３１ｃは、第２整合回路３４及び給電ライン３７を介して基板支持部１１の導電部材１１２に接続され、第２バイアスＲＦパルス信号（以下、ＬＦ２電力ともいう。）を生成するように構成される。生成された第２バイアスＲＦパルス信号は、基板支持部１１の導電部材１１２に供給される。実施形態において、第２バイアスＲＦパルス信号は、第１バイアスＲＦパルス信号の周波数よりも低い周波数を有する。実施形態において、第２バイアスＲＦパルス信号は、１００ｋＨｚ～５ＭＨｚの範囲内の周波数を有する。実施形態において、第２バイアスＲＦパルス信号は、２００ｋＨｚ～４ＭＨｚの範囲内の周波数を有する。実施形態において、第２バイアスＲＦパルス信号は、４００ｋＨｚ～２ＭＨｚの範囲内の周波数を有する。第１バイアスＲＦパルス信号は、少なくとも２つのパワーレベルを有し、各パワーレベルは、０以上である。従って、第２バイアスＲＦパルス信号は、Ｈｉｇｈ／Ｌｏｗパワーレベルを有してもよく、これらは０よりも大きい。また、第２バイアスＲＦパルス信号は、０よりも大きいパワーレベル及びゼロパワーレベル、すなわちオン／オフ信号を有してもよい。

このように、ソースＲＦパルス信号、第１バイアスＲＦパルス信号及び第２バイアスＲＦパルス信号はパルス化される。第１バイアスＲＦパルス信号及び第２バイアスＲＦパルス信号はオン状態とオフ状態との間、或いは２以上の異なるオン状態（Ｈｉｇｈ／Ｌｏｗ）の間でパルス化される。ソースＲＦパルス信号は２以上の異なるオン状態（Ｈｉｇｈ／Ｌｏｗ）とオフ状態との間、或いは３以上の異なるオン状態（Ｈｉｇｈ／Ｍｉｄｄｌｅ／Ｌｏｗ）の間でパルス化される。

第１整合回路３３は、ソースＲＦ生成部３１ａ及びアンテナ１４に接続される。第１整合回路３３は、ソースＲＦパルス信号がソースＲＦ生成部３１ａから第１整合回路３３を介してアンテナ１４に供給されるのを可能にする。

第２整合回路３４は、第１バイアスＲＦ生成部３１ｂ、第２バイアスＲＦ生成部３１ｃ及び基板支持部１１（導電部材１１２）に接続される。第２整合回路３４は、第１バイアスＲＦパルス信号が第１バイアスＲＦ生成部３１ｂから第２整合回路３４を介して基板支持部１１に供給されるのを可能にする。また、第２整合回路３４は、第２バイアスＲＦパルス信号が第２バイアスＲＦ生成部３１ｃから第２整合回路３４を介して基板支持部１１に供給されるのを可能にする。

ＲＦ電力供給部３１は、同期信号生成部３１ｄをさらに含む。同期信号生成部３１ｄは、ソースＲＦ生成部３１ａ、第１バイアスＲＦ生成部３１ｂ、第２バイアスＲＦ生成部３１ｃ、第１整合回路３３及び第２整合回路３４を互いに同期させるための同期信号３１ｓを生成するように構成される。同期信号生成部は３１ｄ、ソースＲＦ生成部３１ａ、第１バイアスＲＦ生成部３１ｂ及び第２バイアスＲＦ生成部３１ｃのうちいずれか１つに配置される。そして、同期信号生成部３１ｄは、残りの２つのＲＦ生成部、第１整合回路３３及び第２整合回路３４に同期信号３１ｓを供給するように構成される。一実施形態において、同期信号生成部３１ｄは、ソースＲＦ生成部３１ａに配置され、第１バイアスＲＦ生成部３１ｂ、第２バイアスＲＦ生成部３１ｃ、第１整合回路３３及び第２整合回路３４に同期信号３１ｓを生成するように構成される。なお、同期信号生成部３１ｄは別個に配置されてもよく、この場合、同期信号３１ｓは、ソースＲＦ生成部３１ａ、第１バイアスＲＦ生成部３１ｂ、第２バイアスＲＦ生成部３１ｃ、第１整合回路３３及び第２整合回路３４に供給される。

制御部２は、ソースＲＦ生成部３１ａ、第１バイアスＲＦ生成部３１ｂ及び第２バイアスＲＦ生成部３１ｃのそれぞれに各パルス信号の供給を指示する制御信号を出力する。これにより、予め定められたタイミングにソースＲＦパルス信号、第１バイアスＲＦパルス信号、及び第２バイアスＲＦパルス信号が供給され、チャンバ１０内の処理ガスからプラズマが生成される。そして、生成されたプラズマを基板に曝すことにより基板処理が行われる。これにより、プロセスの効能を向上させ、高精度の基板処理を可能にする。制御部２によるソースＲＦパルス信号、第１バイアスＲＦパルス信号、及び第２バイアスＲＦパルス信号のオン・オフ状態又は０以上のパワーレベルの制御タイミングについては後述する。

[第２整合回路の内部構成の一例]
次に、第２整合回路３４の構成の一例について、図３を参照しながら説明する。図３は、実施形態に係る第２整合回路３４の内部構成の一例を示す図である。

第１バイアスＲＦ生成部３１ｂ及び第２バイアスＲＦ生成部３１ｃは、第２整合回路３４及び給電ライン３７を介して、基板支持部１１（導電部材１１２）に接続される。第１バイアスＲＦ生成部３１ｂから供給される第１バイアスＲＦパルス信号を、以下の説明ではＬＦ１電力（ＬＦ１ Ｐｏｗｅｒ）とも表記する。また、第２バイアスＲＦ生成部３１ｃから供給される第２バイアスＲＦパルス信号を、以下の説明ではＬＦ２電力（ＬＦ２ Ｐｏｗｅｒ）とも表記する。

第１バイアスＲＦ生成部３１ｂから供給される第１バイアスＲＦパルス信号（ＬＦ１電力）が第２整合回路３４内の給電ライン３６を介して反対側（第２バイアスＲＦ生成部３１ｃ側）に結合すると、チャンバ１０へ供給されるＬＦ１電力の供給効率が低下する。同様に、第２バイアスＲＦ生成部３１ｃから供給される第２バイアスＲＦパルス信号（ＬＦ２電力）が給電ライン３６を介して反対側（第１バイアスＲＦ生成部３１ｂ側）に結合すると、チャンバ１０へ供給されるＬＦ２電力の供給効率が低下する。そうすると、チャンバ１０へのバイアス電力の供給が低下するために、イオンエネルギーの制御等が難しくなり、プロセスの性能が悪化する。

そこで、本実施形態に係る第２整合回路３４は、第１調整回路３４ｂ１、第１分離回路３４ｂ２、第２調整回路３４ｃ１、第２分離回路３４ｃ２を有する。第１調整回路３４ｂ１及び第１分離回路３４ｂ２は、第１バイアスＲＦ生成部３１ｂと給電ライン３７との間に接続される。第２調整回路３４ｃ１及び第２分離回路３４ｃ２は、第２バイアスＲＦ生成部３１ｃと給電ライン３７との間に接続される。係る構成により、第１バイアスＲＦ生成部３１ｂにおいて生成された第１バイアスＲＦパルス信号（ＬＦ１電力）が、第２バイアスＲＦ生成部３１ｃへの結合を抑制しつつ、基板支持部１１（導電部材１１２）に供給される。また、第２バイアスＲＦ生成部３１ｃにおいて生成された第２バイアスＲＦパルス信号（ＬＦ２電力）が、第１バイアスＲＦ生成部３１ｂへの結合を抑制しつつ、基板支持部１１（導電部材１１２）に供給される。

第１調整回路３４ｂ１は、可変素子を有し、第１バイアスＲＦ生成部３１ｂの負荷側（基板支持部１１側）のインピーダンスを、第１バイアスＲＦ生成部３１ｂの出力インピーダンスに整合させるよう構成されている。一実施形態において、第１調整回路３４ｂ１の可変素子は、可変コンデンサである。

第２分離回路３４ｃ２は、第２バイアスＲＦ生成部３１ｃと基板支持部１１との間に接続され、第１バイアスＲＦ生成部３１ｂからのＬＦ１電力である第１バイアスＲＦパルス信号の結合を防止する。

第２調整回路３４ｃ１は、可変素子を有し、第２バイアスＲＦ生成部３１ｃの負荷側（基板支持部１１側）のインピーダンスを、第２バイアスＲＦ生成部３１ｃの出力インピーダンスに整合させるよう構成されている。一実施形態において、第２調整回路３４ｃ１の可変素子は、可変インダクタである。

第１分離回路３４ｂ２は、第１バイアスＲＦ生成部３１ｂと基板支持部１１との間に接続され、第２バイアスＲＦ生成部３１ｃからのＬＦ２電力である第２バイアスＲＦパルス信号の結合を防止する。

第２分離回路３４ｃ２は、インダクタＬ２を含むＲＦチョーク回路である。第１分離回路３４ｂ２は、コンデンサＣ１とインダクタＬ１とを含む共振回路である。第１分離回路３４ｂ２は、コンデンサＣ１とインダクタＬ１により構成される。第２分離回路３４ｃ２は、インダクタＬ２により構成される。

第１分離回路３４ｂ２は、第１バイアスＲＦパルス信号からはインピーダンスが０または０近くに見え、第２バイアスＲＦパルス信号からはインピーダンスが高く、第１バイアスＲＦ生成部３１ｂ側が壁に見えるようにＣ１とＬ１の回路定数を設定する。これにより、第１分離回路３４ｂ２において第２バイアスＲＦパルス信号から見たインピーダンスをＺ_ＬＦ２とし、プラズマの負荷インピーダンスをＺ_chamberと表記すると、Ｚ_ＬＦ２＞＞Ｚ_{ｃｈａｍｂｅｒ}が成立する。

また、第２分離回路３４ｃ２は、第２バイアスＲＦパルス信号からはインピーダンスが０又は０近くに見え、第１バイアスＲＦパルス信号からはインピーダンスが高く、第２バイアスＲＦ生成部３１ｃ側が壁に見えるようにＬ２の回路定数を設定する。これにより、第２分離回路３４ｃ２において第１バイアスＲＦパルス信号から見たインピーダンスをＺ_ＬＦ１とすると、Ｚ_ＬＦ１＞＞Ｚ_{ｃｈａｍｂｅｒ}が成立する。

このように、第１分離回路３４ｂ２の回路定数を上記のように設定することで、第１分離回路３４ｂ２では、インピーダンスＺ_ＬＦ２がプラズマの負荷インピーダンスＺ_chamberよりもはるかに大きくなる。これにより、第１分離回路３４ｂ２は、第２バイアスＲＦ生成部３１ｃからの第２バイアスＲＦパルス信号の結合を防止する（図３の「ＬＦ２ Ｐｏｗｅｒ→×」）。この結果、ＬＦ２電力は、給電ライン３７を介してチャンバ１０内に供給され、これにより、ＬＦ２電力の供給効率の低下を抑制できる。

同様に、第２分離回路３４ｃ２の回路定数を上記のように設定することで、第２分離回路３４ｃ２では、インピーダンスＺ_ＬＦ１がプラズマの負荷インピーダンスＺ_chamberよりもはるかに大きくなる。これにより、第２分離回路３４ｃ２は、第１バイアスＲＦ生成部３１ｂからの第１バイアスＲＦパルス信号の結合を防止する（図３の「ＬＦ１ Ｐｏｗｅｒ→×」）。この結果、ＬＦ１電力は、給電ライン３７を介してチャンバ１０内に供給され、これにより、ＬＦ１電力の供給効率の低下を抑制できる。

係る構成により、異なる周波数を有する２つのバイアス電力（ＬＦ１電力及びＬＦ２電力）のパルス信号を基板支持部１１に効率良く供給することができる。

[パルス信号]
例えば、アスペクト比が高い深穴をエッチングするプロセスの場合、ＨＦ電力、ＬＦ１電力及びＬＦ２電力のパルス信号を用いて、イオンの入射角を垂直にしたり、マスク選択比を高めたりすることができる。

図４は、ラジカル、イオン、電子温度、イオンエネルギー、副生成物の一例を示す図である。図４の横軸は、ＲＦ電力の供給を停止（オフ）した後の経過時間（１周期）を示す。図４の縦軸は、オフ時間におけるラジカル（Ｒａｄｉｃａｌ）、イオン（Ｉｏｎｓ）、電子温度（Ｔｅ）、イオンエネルギー(ε_ｌ)、副生成物（Ｂｙ－ｐｒｏｄｕｃｔｓ）の各時間における状態を示す。

これによれば、ラジカル（Ｒａｄｉｃａｌ）は、ＲＦ電力をオフ状態にしてからの変化が緩やかであるのに対して、イオン（Ｉｏｎｓ）及びプラズマ温度（Ｔｅ）はＲＦ電力をオフ状態にしてからの変化がラジカルよりも早い。このようなプラズマ中のラジカルやイオンの減衰やエネルギーの変化等を考慮してＨＦ電力及びＬＦ電力（例えばＬＦ１電力及びＬＦ２電力）のパルス信号を制御する。ＨＦ電力をオフ状態にした後に供給するＬＦ電力のパルス信号の一例としては、プラズマ温度（Ｔｅ）が高い初期時間は、ＬＦ電力をオフ状態にし、プラズマ温度（Ｔｅ）が低下した後にＬＦ電力をオン状態にする制御が考えられる。これによれば、イオンはまだ残っているが、プラズマ温度（Ｔｅ）が低い時間にＬＦ電力を用いて、イオンの基板への引き込みを効率的に行うことができる。

ＨＦ電力をオフ状態にした後に供給するＬＦ電力のパルス信号の他の例としては、プラズマパラメータとしてイオンエネルギーを示すε_ｌを用い、プラズマ電子温度Ｔｅがほぼ変化しない時間にＬＦ２電力を制御する。これにより、イオンエネルギーε_ｌをコントロールしてイオンの入射角をより垂直に制御することができる。

このように、ＨＦ電力及びＬＦ電力をオン・オフ状態にするタイミングを、ラジカル、イオン、プラズマ電子温度、イオンエネルギー、副生成物等のプラズマパラメータの動きに応じて細かく制御する。これにより、プロセスの性能を向上させることができる。以下、高周波電力のパルス信号の供給タイミングについて、図５～図８を参照しながら説明する。なお、高周波電力のパルス信号の供給タイミングは、制御部２により制御される。

（２周波のパルス信号）
図５は、実施形態に係る２周波の高周波電力パルスのパルスパターンを示す図である。まず、図５に示す２周波の高周波電力であるＨＦ電力（Source Power）と、ＬＦ１電力（Bias Power）のパルス信号の供給タイミングについて説明する。図５の横軸は、１周期の時間を示し、縦軸は、ＨＦ電力及びＬＦ１電力のオン・オフ状態を示す。期間（１）～（４）を１周期として、ＨＦ電力及びＬＦ１電力の各パルス信号の制御が繰り返される。

２周波の高周波電力パルスの制御では、ＨＦ電力のオン状態とＬＦ１電力のオン状態とは時間的にオーバーラップせず、ＨＦ電力をオン状態にしている間、ＬＦ１電力をオフ状態にし、ＨＦ電力をオフ状態にしている間、ＬＦ１電力をオン状態にする。ソースＲＦ生成部３１ａは、ソースＲＦパルス信号（ＨＦ電力）を生成するように構成され、本実施形態では、ソースＲＦパルス信号は、２つのパワーレベル（Ｏｎ／Ｏｆｆ）を有する。例えばソースＲＦパルス信号は、２７ＭＨｚの周波数を有してもよい。

第１バイアスＲＦ生成部３１ｂは、第１バイアスＲＦパルス信号（ＬＦ１電力）を生成するように構成され、本実施形態では、第１バイアスＲＦパルス信号は、２つのパワーレベル（Ｏｎ／Ｏｆｆ）を有する。第１バイアスＲＦパルス信号の周波数は、ソースＲＦパルス信号の周波数よりも低い。例えば第１バイアスＲＦパルス信号は、１３ＭＨｚの周波数を有する。

図５の期間（１）では、ＨＦ電力をオン状態にし、ＬＦ１電力をオフ状態にする。つまり、時刻ｔ_０から時刻ｔ_１までの時間Ｔ_ｓは、ＨＦ電力の供給により、ラジカルとイオンを含むプラズマが生成される。

時間Ｔ_ｓ経過後の時刻ｔ_１にＨＦ電力をオフ状態に制御すると、図４に一例を示すように、ラジカル、イオン、プラズマ温度はそれぞれの時定数をもって減衰する。これらのプラズマパラメータの減衰状態に応じて、ＨＦ電力がオフ状態に制御されている期間（２）及び期間（３）にＬＦ１電力をオンするタイミングを制御する。期間（２）では、ＬＦ１電力の供給タイミングを制御することで、主にイオンの挙動を制御する。期間（３）では、副生成物の排気を制御する。

例えば、プラズマ温度が高いときにＬＦ１電力をオン状態にすると、副生成物が多く発生し、これにより、エッチングが阻害される場合がある。よって、プラズマ温度が高いときを避けてＬＦ１電力をオン状態にすることが好ましい場合がある。つまり、ＨＦ電力をオフ状態にした時刻ｔ_１から予め定められたディレイ時間Ｔ_delayだけシフトした時刻ｔ_２にＬＦ１電力をオン状態に制御することで、エッチング時の副生成物の量を抑制でき、エッチングを促進できる。

ディレイ時間Ｔ_delayでは、ＨＦ電力及びＬＦ１電力の双方が一時的にオフ状態になっている。これにより、ＬＦ１電力を供給する時刻ｔ_２よりも前に一時的にラジカルとイオンの生成が停止される。この結果、ＬＦ１電力を供給している時間Ｔ_ｂにおいてエッチングする凹部の底部に到達させるイオンフラックス（イオン量）を制御でき、エッチングを促進できる。

また、ディレイ時間Ｔ_delayを設けることで、プラズマ温度が低下してからＬＦ１電力をオン状態に制御できる。これにより、イオンエネルギーε_ｌを大きくでき、また、ＬＦ１電力のＶｐｐ（ピーク・ツー・ピーク電圧）が大きくなり、エッチングした凹部へのイオン入射角をより垂直に制御できる。ただし、ディレイ時間Ｔ_delayを長くしすぎると、図４に示すイオンの減衰によりイオンが消失するため、ディレイ時間Ｔ_delayは予め適切な値に設定されている。

時刻ｔ_３にＬＦ1電力をオフ状態に制御する。期間（３）では、時刻ｔ_３から時刻ｔ_４の排気期間Ｔ_ｏｆｆには、ＨＦ電力及びＬＦ１電力の双方をオフ状態に制御し、副生成物を排気する。排気期間Ｔ_ｏｆｆは、副生成物が基板Ｗ上に付着しない時間に予め設定されている。

排気期間Ｔ_ｏｆｆが経過した時刻ｔ_４に、ＨＦ電力が再びオン状態に制御され、期間（４）から期間（１）に戻る。このようにして、ＨＦ電力のオン・オフ状態、及びＬＦ１電力のオン・オフ状態の制御を互いのオン状態が時間的にオーバーラップしないように行い、時間Ｔ_ｓ、時間Ｔ_ｂ、ディレイ時間Ｔ_delay、時間Ｔ_offを別々に制御する。特に、第１バイアスＲＦ生成部３１ｂは、第１バイアスＲＦパルス信号のパワーレベルの変化のタイミングを、ソースＲＦパルス信号のパワーレベルの変化のタイミングに対してシフトさせるように構成される。これにより、ＬＦ１電力を供給するタイミングよりも前にディレイ時間Ｔ_delayだけＨＦ電力及びＬＦ１電力の供給が停止する。この結果、ＬＦ１電力をオン状態にしている時間Ｔ_ｂにおいてエッチングされた凹部の底部に到達させるイオンフラックスを制御できる。ただし、ＨＦ電力及びＬＦ１電力の供給タイミングは、これに限らない。例えば、ディレイ時間Ｔ_delayは設けなくてもよい。

（３周波のパルス信号）
図６～図８は、実施形態に係る３周波の高周波電力パルスのパルスパターンを示す図である。まず、図６～図８に示す３周波の高周波電力パルスであるＨＦ電力（Source Power）と、ＬＦ１電力（Bias1 Power）と、ＬＦ２電力（Bias2 Power）のパルス信号の供給タイミングについて説明する。図６～図８の横軸は、１周期の時間を示し、縦軸は、ＨＦ電力、ＬＦ１電力及びＬＦ２電力のオン・オフ状態を示す。期間（１）～（４）を１周期として、ＨＦ電力、ＬＦ１電力及びＬＦ２電力の各パルス信号の制御が繰り返される。

３周波の高周波電力パルスの制御では、ＬＦ１電力のオン状態とＬＦ２電力のオン状態とは時間的にオーバーラップせず、ＬＦ１電力をオン状態にしている間、ＬＦ２電力をオフ状態にし、ＬＦ１電力をオフ状態にしている間、ＬＦ２電力をオン状態にする。ＨＦ電力のオン状態とＬＦ１電力のオン状態、及びＨＦ電力のオン状態とＬＦ２電力のオン状態は時間的にオーバーラップしてもよいし、しなくてもよい。

ソースＲＦ生成部３１ａは、ソースＲＦパルス信号（ＨＦ電力）を生成するように構成され、本実施形態では、ソースＲＦパルス信号は、４つのパワーレベル（Ｈｉｇｈ／Ｍｉｄｄｌｅ／Ｌｏｗ／Ｏｆｆ）を有する。これらのパワーレベルは対象プロセスに応じて任意に設定及び変更可能である。例えばソースＲＦパルス信号は、２７ＭＨｚの周波数を有する。

第１バイアスＲＦ生成部３１ｂは、第１バイアスＲＦパルス信号（ＬＦ１電力）を生成するように構成され、本実施形態では、第１バイアスＲＦパルス信号は、２つのパワーレベル（Ｏｎ／Ｏｆｆ）を有する。つまり、第１バイアスＲＦパルス信号は、ゼロパワーレベルを含む２つまたはそれ以上のパワーレベルを有する。第１バイアスＲＦパルス信号の周波数は、ソースＲＦパルス信号の周波数よりも低い。例えば第１バイアスＲＦパルス信号は、１３ＭＨｚの周波数を有する。

第２バイアスＲＦ生成部３１ｃは、第２バイアスＲＦパルス信号（ＬＦ２電力）を生成するように構成され、本実施形態では、第２バイアスＲＦパルス信号は、２つのパワーレベル（Ｏｎ／Ｏｆｆ）を有する。つまり、第２バイアスＲＦパルス信号は、ゼロパワーレベルを含む２つまたはそれ以上のパワーレベルを有する。第２バイアスＲＦパルス信号の周波数は、第１バイアスＲＦパルス信号の周波数よりも低い。例えば第２バイアスＲＦパルス信号は、１．２ＭＨｚの周波数を有する。

図６～図８では、Ｓｏｕｒｃｅ Ｐｏｗｅｒ（ＨＦ電力）がソースＲＦパルス信号、Ｂｉａｓ Ｐｏｗｅｒ１（ＬＦ１電力）が第１バイアスＲＦパルス信号、Ｂｉａｓ Ｐｏｗｅｒ２（ＬＦ２電力）が第２バイアスＲＦパルス信号の状態を示す。

図６の期間（１）では、ＨＦ電力は、Ｈｉｇｈパワーレベルを有し、ＬＦ１電力及びＬＦ２電力は、オフ状態である。つまり、時刻ｔ_０から時刻ｔ_１１までの時間Ｔ_ｓは、ＨＦ電力の供給により、ラジカルとイオンを含むプラズマが生成される。これにより、図６（ａ）に示すように、マスク１０１を介してエッチング対象膜１００がエッチングされ、エッチング対象膜１００に形成されたホールＨＬの内壁に、主にラジカルＲが付着する。

時間Ｔ_ｓ経過後の時刻ｔ_１１にＨＦ電力がオフ状態に遷移すると、図４に一例を示すように、ラジカル、イオン、プラズマ温度はそれぞれの時定数をもって減衰する。これらのプラズマパラメータの減衰状態に応じて、ＨＦ電力のパワーレベルを下げる又はオフ状態に制御されている期間（２）、（３）及び副生成物を排気する期間（４）にＬＦ１電力及びＬＦ２電力をそれぞれオンするタイミングを制御する。

本実施形態では、ＨＦ電力をＨｉｇｈパワーレベルからＭｉｄｄｌｅパワーレベル（又はオフ状態）に下げた時刻ｔ_１１からディレイ時間Ｔ_delay１だけシフトした時刻ｔ_１２にＬＦ１電力がオン状態に遷移する。これにより、図６（ｂ）に示すように、エッチングされた凹部の底部に到達させるイオンフラックスを制御できる。また、エッチング時の副生成物の量を抑制できる。

また、ディレイ時間Ｔ_delay１を設けてプラズマ温度が低下してからＬＦ１電力をオン状態にすることで、イオンエネルギーε_ｌを大きくでき、イオン入射角をより垂直に制御できる。ただし、図４に示すように、ディレイ時間Ｔ_delay１を長くしすぎるとイオンが消失するため、ディレイ時間Ｔ_delay１は予め適切な値に設定されている。

期間（２）では、ＨＦ電力は、Ｍｉｄｄｌｅパワーレベルを有し、ＬＦ１電力はオン状態であり、ＬＦ２電力は、オフ状態に維持される。時刻ｔ_１３において、ＨＦ電力は、Ｌｏｗパワーレベル（又はオフ状態）に遷移し、ＬＦ１電力は、オフ状態に遷移する。そして、時刻ｔ_１３からディレイ時間Ｔ_delay２だけシフト（遅延）した時刻ｔ_１４にＬＦ２電力がオン状態に遷移する。時刻ｔ_１３において、ＨＦ電力は、Ｌｏｗパワーレベル（又はオフ状態）を維持し、ＬＦ１電力は、オフ状態を維持する。期間（３）では、ＨＦ電力は、Ｌｏｗパワーレベル（又はオフ状態）であり、ＬＦ２電力は、オン状態であり、ＬＦ１電力は、オフ状態である。

本実施形態では、期間（２）で供給したＬＦ１電力の周波数よりも低い周波数のＬＦ２電力を期間（３）で供給する。ＬＦ２電力のＶｐｐはＬＦ１電力のＶｐｐよりも大きい。これにより、期間（３）では、期間（２）よりもバイアス電圧のＶｐｐをより大きくでき、イオンエネルギーε_ｌをより大きくし、イオン入射角をより垂直に制御できる。これにより、ＬＦ２電力を供給している時間Ｔ_ｂ２においてエッチングされた凹部の底部に到達させるイオンフラックスを制御できる。これにより図６（ｃ）に示すように、ホールＨＬの底部の角部等に残った副生成物Ｂ等がエッチングされ、エッチングを促進できる。ただし、図４に示すように、ディレイ時間Ｔ_delay２を長くしすぎるとイオンが消失するため、ディレイ時間Ｔ_delay２は予め適切な値に設定されている。

このようにして、アスペクト比が高い深穴をエッチングするプロセスにおいて、ＨＦ電力、ＬＦ１電力及びＬＦ２電力のパルス信号を用いて、マスク選択比を高め、イオンの入射角を垂直にすることができる。これにより、エッチング形状を垂直にしたり、エッチングを促進したりすることができる。ただし、アスペクト比が高い深穴をエッチングするプロセスは基板処理の一例であり、プロセスの種類はこれに限らない。

期間（４）では、副生成物の排気を制御する。つまり、期間（４）には、ＨＦ電力、ＬＦ１電力及びＬＦ２電力をオフ状態に制御する。これにより、図６（ｄ）に示すように、ホールＨＬ内に付着した副生成物Ｂを排気する。これにより、次のサイクルのエッチングを促進できる。期間（４）は、副生成物Ｂが基板Ｗ上に再付着しない時間に予め設定されている。

図６の例では、ＨＦ電力のパワーレベルを４レベルに制御し、ＬＦ１電力及びＬＦ２電力のパワーレベルをオン・オフ状態の２レベルに制御したが、これに限らない。例えば、ＨＦ電力のパワーレベルを３レベル又はそれ以上に制御してもよい。

図７は、３周波の高周波電力パルスのパルスパターンの他例を示す。本例では、期間（１）～（４）を１周期として、ＨＦ電力、ＬＦ１電力及びＬＦ２電力の各パルス信号の制御が繰り返される。

期間（１）では、時刻ｔ_０から時刻ｔ_１までの時間Ｔ_ｓ１に、ＨＦ電力は、Ｈｉｇｈパワーレベルを有する。これにより、ラジカルとイオンを含むプラズマが生成される。

ＨＦ電力がＨｉｇｈパワーレベルを有する時間Ｔ_ｓ１内の時間Ｔ_ｂ１にＬＦ１電力はオン状態に遷移する。これにより、生成されたイオンを基板Ｗに引き込み、エッチングを促進する。

時刻ｔ_１にＬＦ１電力がオフ状態に遷移し、その後、ＨＦ電力は、Ｍｉｄｄｌｅパワーレベルに遷移する。つまり、時間Ｔ_ｓ２は、パワーが弱められたＨＦ電力の供給により、ラジカル及びイオンの生成が低下する。次の期間（３）にＨＦ電力は、オフ状態に遷移する。期間（３）にＨＦ電力は、期間（２）におけるパワーレベルよりも低いパワーレベルを有してもよい。この場合、ＨＦ電力は、期間（２）においてＭｉｄｄｌｅパワーレベルを有し、期間（３）においてＬｏｗパワーレベルを有する。図４に一例を示すように、ラジカル、イオン、プラズマ温度はそれぞれの時定数をもって減衰する。かかるプラズマパラメータの減衰状態に応じて、ＨＦ電力のパワーレベルに応じてＬＦ１電力及びＬＦ２電力をオン・オフ状態にするタイミングを制御する。

例えば、プラズマ温度が高いときにＬＦ１電力又はＬＦ２電力をオン状態にすると、副生成物が多く発生し、これにより、エッチングが阻害される場合がある。よって、プラズマ温度が高いときを避けてＬＦ２電力をオン状態にすることが考えられる。つまり、時刻ｔ_１から予め定められたディレイ時間Ｔ_delayの時間が経過した後の時刻ｔ_２にはプラズマ温度が低下している。このタイミングにＬＦ２電力はオン状態に遷移する。つまり、ＬＦ１電力がオフ状態に遷移した時刻ｔ_１からディレイ時間Ｔ_delayだけシフト（遅延）してからＬＦ２電力がオン状態に遷移する。これにより、エッチング時の副生成物の量を抑制でき、エッチングを促進できる。なお、本実施形態では、期間（２）のＨＦ電力のパワーレベルは期間（１）のＨＦ電力のパワーレベルよりも低い。しかしながら、期間（２）においてＨＦ電力はオフ状態であってもよい。

本実施形態では、ディレイ時間Ｔ_delayは、ＬＦ１電力がオフ状態になり、ＨＦ電力のパワーレベルが低くなる。これにより、ＬＦ２電力を供給する時刻ｔ_２のタイミングよりも前のディレイ時間Ｔ_delayにラジカルとイオンの生成を減らすことができる。この結果、ＬＦ２電力を供給している時間Ｔ_ｂ２においてエッチング対象膜に形成された凹部の底部に到達させるイオンフラックスを制御できる。

また、期間（１）ではＬＦ２電力はオフ状態であり、プラズマ温度が低下してからＬＦ２電力がオン状態に遷移することでイオン入射角をより垂直に制御できる。ただし、図４に示すように、ディレイ時間Ｔ_delayを長くしすぎるとイオンが消失するため、ディレイ時間Ｔ_delayは予め適切な値に設定されている。

係る制御により、ＬＦ１電力のオン・オフ状態とＬＦ２電力のオン・オフ状態とを互いに異なる時間帯にオン状態に遷移させることで、主にイオンの挙動を制御する。ＬＦ１電力は、時間Ｔ_ｂ１において０よりも大きいパワーレベルを有し、ＬＦ２電力は、時間Ｔ_ｂ１においてゼロパワーレベルを有する。ＬＦ２電力は、時間Ｔ_ｂ２において０よりも大きいパワーレベルを有し、ＬＦ１電力は、時間Ｔ_ｂ２においてゼロパワーレベルを有する。つまり、ＬＦ１電力とＬＦ２電力は、０よりも大きいパワーレベルを有する時間が重ならない。

ＬＦ２電力は、ＬＦ１電力よりもマスク選択比が高く、垂直なエッチングが可能である。ＨＦ電力のパワーレベルが期間（２）よりも高い期間（１）では、ラジカルとイオンが大量に生成されており、その期間（１）にＬＦ２電力を供給しても上記効果は発揮しにくい。一方、ＨＦ電力のパワーレベルが期間（１）よりも低い期間（２）では、ラジカルとイオンの生成が低下し、その期間（２）にＬＦ２電力を供給することで上記効果を発揮しやすい。よって、期間（２）にＬＦ２電力を供給することで、イオンエネルギーを高め、イオン入射角を垂直にできる。これにより、期間（２）では、期間（１）よりもマスク選択比が高く、垂直なエッチングが可能になる。

なお、ＬＦ１電力とＬＦ２電力はオン状態とオフ状態の２つのパワーレベルを有するパルス信号を生成可能である。ただし、ＬＦ１電力とＬＦ２電力をオン状態とオフ状態とその中間のパワーレベルというように、２つ以上のパワーレベルを有するパルス信号が生成されてもよい。ＬＦ１電力とＬＦ２電力は２つの異なるオン状態を有してもよい。

時刻ｔ_３において、ＨＦ電力は、オフ状態に遷移する。期間（３）では、副生成物の排気を制御する。つまり、時刻ｔ_３から時刻ｔ_４の排気期間Ｔ_ｏｆｆには、ＨＦ電力、ＬＦ１電力及びＬＦ２電力は、オフ状態であり、これにより、副生成物を排気する。排気期間Ｔ_ｏｆｆは、副生成物が基板Ｗ上に付着しない時間に予め設定されている。

排気期間Ｔ_ｏｆｆが経過した時刻ｔ_４に、ＨＦ電力は、Ｈｉｇｈパワーレベルに遷移し、時刻ｔ_５に期間（４）から期間（１）に戻る。このようにして、ＨＦ電力、ＬＦ１電力、ＬＦ２電力のパワーレベルの制御を別々に行う。

図６及び図７に示すパルス信号の制御では、第２バイアスＲＦパルス信号のパワーレベルの変化のタイミングを、ソースＲＦパルス信号のパワーレベル及び／又は第１バイアスＲＦパルス信号のパワーレベルの変化のタイミングに対してシフトさせた。しかし、これに限らず、ディレイ時間は設けなくてもよい。

図８は、３周波の高周波電力パルスのパルスパターンの他の例を示す。本例においても、期間（１）～（４）を１周期として、ＨＦ電力、ＬＦ１電力及びＬＦ２電力の各パルス信号の制御が繰り返される。

本例と、図７のパルス信号のパターンとの違いについて説明する。図７の例では、ＨＦ電力のパワーレベルは、０パワーレベル（オフ状態）を含む３レベルを有していた。これに対して、本例のようにＨＦ電力のパワーレベルが４レベルを有してもよい。また、ＨＦ電力のパワーレベルは、０パワーレベルを含んでもよいし、含まなくてもよい。例えば本例のように、副生成物を排気する期間（３）において、ＨＦ電力をオフ状態にせず、ＨＦ電力のパワーレベルを下げてオン状態を維持してもよい。

また、図７では、ＬＦ1電力は、オン・オフの２レベルを有していた。これに対して、本例のように、ＬＦ1電力が、時間Ｔ_ｂ１－１、時間Ｔ_ｂ１－２におけるオン状態の２レベル、及び０パワーレベルを含む３レベルを有してもよい。なお、本例の場合にも、ＬＦ１電力のパワーレベルが最も高いオン状態（Ｈｉｇｈパワーレベル）と、ＬＦ２電力のオン状態とは時間的にオーバーラップしない。

[プラズマ処理装置の変形例]
プラズマ処理装置１の変形例について、図９を参照して説明する。図９は、実施形態の変形例に係るプラズマ処理装置１の一例を示す図である。変形例に係るプラズマ処理装置１では、図２に示すプラズマ処理装置１の構成に加えて、電力供給部がＤＣ電力供給部３２を含んでいる点のみ異なる。

ＤＣ電力供給部３２は、基板支持部１１に結合されたＤＣパルス生成部３２ａを含む。ＤＣパルス生成部３２ａは、第２整合回路３４を介して基板支持部１１の導電部材１１２に接続され、バイアスＤＣパルス信号（電圧）を生成するように構成される。生成されたバイアスＤＣパルス信号は、基板支持部１１の導電部材１１２に印加される。ＤＣパルス生成部３２ａは、ＲＦ電力供給部３１に加えて設けられてもよく、第２バイアスＲＦ生成部３１ｃに代えて設けられてもよい。変形例に係るプラズマ処理装置１の他の構成については、図２に示すプラズマ処理装置１と同様であるため、説明を省略する。

次に、変形例１～変形例３に係るＤＣパルス及び高周波電力パルスのパルスパターンの一例について図１０～図１２を参照しながら説明する。図１０～図１２は、変形例１～変形例３に係るＤＣパルス及び高周波電力パルスのパルスパターンを示す図である。

図１０の変形例１は、ＤＣパルス生成部３２ａが、第２バイアスＲＦ生成部３１ｃに代えて設けられている場合の、ＨＦ電力、ＬＦ１電力及びＤＣパルス電圧（ＤＣパルス信号）のパルスパターンを示す。変形例１では、期間（１）～期間（３）及び期間（３）の後の図示しない排気期間を１周期として、ＨＦ電力、ＬＦ１電力及びＤＣパルス電圧の各パルス信号の制御が繰り返される。

時刻ｔ_０から時刻ｔ_２１までの期間（１）では、ＨＦ電力は、Ｈｉｇｈパワーレベルを有し、ＬＦ１電力は、Ｈｉｇｈパワーレベルを有し、ＤＣパルス電圧は、オフ状態である。時刻ｔ_２１において、ＨＦ電力は、Ｌｏｗパワーレベルに遷移し、ＬＦ１電力は、Ｌｏｗパワーレベルに遷移し、ＤＣパルス電圧は、オフ状態を維持する。時刻ｔ_２１から時刻ｔ_２２までの期間（２）では、ＨＦ電力は、Ｌｏｗパワーレベルを有し、ＬＦ１電力は、Ｌｏｗパワーレベルを有し、ＤＣパルス電圧は、オフ状態である。時刻ｔ_２２において、ＨＦ電力は、オフ状態に遷移し、ＬＦ１電力は、オフ状態に遷移し、ＤＣパルス電圧は、オフ状態を維持する。時刻ｔ_２２からディレイ時間Ｔ_{ｄｅｌａｙ}経過後、ＤＣパルス電圧はオン状態に遷移する。時刻ｔ_２２からディレイ時間Ｔ_{ｄｅｌａｙ}経過後、時刻ｔ_２３までの期間（３）では、ＨＦ電力及びＬＦ１電力はオフ状態であり、ＤＣパルス電圧はオン状態である。ＤＣパルス生成部３２ａは、ＤＣパルス電圧のオン状態において、パルスシーケンスを生成する。

以上のように、変形例１では、ＬＦ１電力は、期間（３）のＤＣパルス電圧のオン時間において、ゼロパワーレベルを有する。ＤＣパルス生成部３２ａは、ＤＣオン時間において、ＤＣパルス信号を生成し、ＤＣオン時間とは異なるＤＣオフ時間において、ＤＣパルスの生成を停止するように構成される。

図１１の変形例２は、ＤＣパルス生成部３２ａが、第２バイアスＲＦ生成部３１ｃに加えて設けられている場合の、ＨＦ電力、ＬＦ１電力、ＬＦ２電力及びＤＣパルス電圧のパルスパターンを示す。変形例２では、期間（１）～（４）及び期間（４）の後の図示しない排気期間を１周期として、ＨＦ電力、ＬＦ１電力、ＬＦ２電力及びＤＣパルス電圧の各パルス信号の制御が繰り返される。

時刻ｔ_０から時刻ｔ_２４までの期間（１）では、ＨＦ電力及びＬＦ１電力はオン状態であり、ＬＦ２電力及びＤＣパルス電圧はオフ状態である。時刻ｔ_２４において、ＨＦ電力はオン状態を維持し、ＬＦ１電力は、オフ状態に遷移し、ＬＦ２電力は、オフ状態を維持し、ＤＣパルス電圧はオン状態に遷移する。時刻ｔ_２４から時刻ｔ_２５までの期間（２）では、ＨＦ電力はオン状態であり、ＬＦ１電力及びＬＦ２電力は、オフ状態であり、ＤＣパルス電圧はオン状態である。ＤＣパルス生成部３２ａは、ＤＣパルス電圧のオン状態において、パルスシーケンスを生成する。時刻ｔ_２５において、ＨＦ電力は、オン状態を維持し、ＬＦ１電力は、オフ状態を維持し、ＬＦ２電力は、オン状態に遷移し、ＤＣパルス電圧は、オフ状態に遷移する。時刻ｔ_２５から時刻ｔ_２６までの期間（３）では、ＨＦ電力は、オン状態であり、ＬＦ１電力は、オフ状態であり、ＬＦ２電力は、オン状態であり、ＤＣパルス電圧は、オフ状態である。時刻ｔ_２６において、ＨＦ電力は、オフ状態に遷移し、ＬＦ１電力は、オフ状態を維持し、ＬＦ２電力は、オン状態を維持し、ＤＣパルス電圧は、オフ状態を維持する。時刻ｔ_２６から時刻ｔ_２７までの期間（４）では、ＨＦ電力は、オフ状態であり、ＬＦ１電力は、オフ状態であり、ＬＦ２電力は、オン状態であり、ＤＣパルス電圧は、オフ状態である。

以上のように、変形例２では、ＬＦ２電力は、期間（２）のＤＣパルス電圧のオン時間において、ゼロパワーレベルを有する。ＤＣパルス生成部３２ａは、ＤＣオン時間において、ＤＣパルス信号を生成し、ＤＣオン時間とは異なるＤＣオフ時間において、ＤＣパルスの生成を停止するように構成される。

図１２の変形例３は、ＤＣパルス生成部３２ａが、第２バイアスＲＦ生成部３１ｃに加えて設けられている場合の、ＨＦ電力、ＬＦ１電力、ＬＦ２電力及びＤＣパルス電圧のパルスパターンの他の例を示す。変形例３では、期間（１）～期間（３）及び期間（３）の後の図示しない排気期間を１周期として、ＨＦ電力、ＬＦ１電力、ＬＦ２電力及びＤＣパルス電圧の各パルス信号の制御が繰り返される。

時刻ｔ_０から時刻ｔ_２８までの期間（１）では、ＨＦ電力は、Ｈｉｇｈパワーレベルを有し、ＬＦ１電力は、Ｈｉｇｈパワーレベルを有し、ＬＦ２電力は、オフ状態であり、ＤＣパルス電圧は、オン状態である。ＤＣパルス電圧は、ＨＦ電力のＨｉｇｈパワーレベルへの遷移及びＬＦ１電力のＨｉｇｈパワーレベルへの遷移に対して遅延してオン状態に遷移される。ＤＣパルス生成部３２ａは、ＤＣパルス電圧のオン状態において、パルスシーケンスを生成する。時刻ｔ_２８において、ＨＦ電力は、Ｌｏｗパワーレベルに遷移し、ＬＦ１電力は、Ｌｏｗパワーレベルに遷移し、ＬＦ２電力は、オフ状態を維持し、ＤＣパルス電圧はオン状態を維持する。時刻ｔ_２８から時刻ｔ_２９までの期間（２）では、ＨＦ電力は、Ｌｏｗパワーレベルを有し、ＬＦ１電力は、Ｌｏｗパワーレベルを有し、ＬＦ２電力は、オフ状態であり、ＤＣパルス電圧は、オン状態である。時刻ｔ_２９において、ＨＦ電力は、オフ状態に遷移し、ＬＦ１電力は、オフ状態に遷移し、ＬＦ２電力は、オフ状態を維持し、ＤＣパルス電圧は、オフ状態に遷移する。時刻ｔ_２９からディレイ時間Ｔ_{ｄｅｌａｙ}経過後、ＬＦ２電力は、オン状態に遷移する。時刻ｔ_２９からディレイ時間Ｔ_{ｄｅｌａｙ}経過後、時刻ｔ_３０までの期間（３）では、ＨＦ電力及びＬＦ１電力は、オフ状態であり、ＬＦ２電力は、オン状態であり、ＤＣパルス電圧は、オフ状態である。

以上のように、変形例３では、ＬＦ２電力は、期間（１）及び期間（２）のＤＣパルス電圧のオン時間において、ゼロパワーレベルを有する。ＤＣパルス生成部３２ａは、ＤＣオン時間において、ＤＣパルス信号を生成し、ＤＣオン時間とは異なるＤＣオフ時間において、ＤＣパルスの生成を停止するように構成される。

以上に示したように、ＤＣパルス電圧のオン状態とＬＦ２電力のオン状態とは時間的にオーバーラップしない。なお、ＤＣパルス電圧のオン状態とＬＦ１電力のオン状態とは時間的にオーバーラップしてもよいし、しなくてもよい。

以上に説明したように、本実施形態のプラズマ処理装置及びプラズマ処理方法によれば、３つの高周波電力パルス信号を用いてプロセスの性能を向上させることができる。

今回開示された実施形態に係るプラズマ処理装置及びプラズマ処理方法は、すべての点において例示であって制限的なものではないと考えられるべきである。実施形態は、添付の請求の範囲及びその主旨を逸脱することなく、様々な形態で変形及び改良が可能である。上記複数の実施形態に記載された事項は、矛盾しない範囲で他の構成も取り得ることができ、また、矛盾しない範囲で組み合わせることができる。

例えば、上記実施形態では、誘導結合型プラズマ装置を例に説明したが、これに限定されるものではなく、他のプラズマ装置に適用されてもよい。例えば、誘導結合型プラズマ装置に代えて、容量結合型プラズマ（Capacitively-coupled plasma：ＣＣＰ）装置が用いられてもよい。この場合、容量結合型プラズマ装置は、上部電極及び下部電極を含む。下部電極は、基板支持部内に配置され、上部電極は、基板支持部の上方に配置される。そして、第１整合回路３３は、上部電極に結合され、第２整合回路３４は、下部電極に結合される。従って、第１整合回路３３は、誘導結合型プラズマ装置のアンテナ１４、又は、容量結合型プラズマ装置の上部電極に結合される。即ち、第１整合回路３３は、チャンバ１０に結合される。

１ プラズマ処理装置
２ 制御部
１０ チャンバ
１０ｓ プラズマ処理空間
１１ 基板支持部
１２ 環状部材
１３ ガス導入部
１４ アンテナ
２０ ガス供給部
２１ コンピュータ
２１ａ 処理部
２１ｂ 記憶部
２１ｃ 通信インターフェース
３１ ＲＦ電力供給部
３１ａ ソースＲＦ生成部
３１ｂ 第１バイアスＲＦ生成部
３１ｃ 第２バイアスＲＦ生成部
３１ｄ 同期信号生成部
３２ａ ＤＣパルス生成部
３４ｂ１ 第１調整回路
３４ｂ２ 第１分離回路
３４ｃ１ 第２調整回路
３４ｃ２ 第２分離回路
３３ 第１整合回路
３４ 第２整合回路
３７ 給電ライン

Claims (14)

1. プラズマ処理チャンバと、
   前記プラズマ処理チャンバ内に設けられた基板支持部と、
   前記プラズマ処理チャンバの上部に設けられたアンテナと、
   ソースＲＦパルス信号を生成するように構成されたソースＲＦ生成部であり、前記ソースＲＦパルス信号は、少なくとも３つのパワーレベルを有し、各パワーレベルは、０以上である、ソースＲＦ生成部と、
   第１バイアスＲＦパルス信号を生成するように構成された第１バイアスＲＦ生成部であり、前記第１バイアスＲＦパルス信号の周波数は、前記ソースＲＦパルス信号の周波数よりも低く、前記第１バイアスＲＦパルス信号は、少なくとも２つのパワーレベルを有し、各パワーレベルは、０以上である、第１バイアスＲＦ生成部と、
   第２バイアスＲＦパルス信号を生成するように構成された第２バイアスＲＦ生成部であり、前記第２バイアスＲＦパルス信号は、少なくとも２つのパワーレベルを有し、各パワーレベルは、０以上である、第２バイアスＲＦ生成部と、
   前記ソースＲＦ生成部、前記第１バイアスＲＦ生成部及び前記第２バイアスＲＦ生成部を互いに同期させるための同期信号を生成するように構成された同期信号生成部と、
   前記ソースＲＦ生成部及び前記アンテナに接続される第１整合回路であり、前記ソースＲＦパルス信号が前記ソースＲＦ生成部から前記第１整合回路を介して前記アンテナに供給されるのを可能にする、第１整合回路と、
   前記第１バイアスＲＦ生成部、前記第２バイアスＲＦ生成部及び前記基板支持部に接続される第２整合回路であり、前記第１バイアスＲＦパルス信号が前記第１バイアスＲＦ生成部から前記第２整合回路を介して前記基板支持部に供給されるのを可能にし、前記第２バイアスＲＦパルス信号が前記第２バイアスＲＦ生成部から前記第２整合回路を介して前記基板支持部に供給されるのを可能にする、第２整合回路と、を有する、
   プラズマ処理装置。
2. 前記第２バイアスＲＦパルス信号の周波数は、前記第１バイアスＲＦパルス信号の周波数とは異なる、
   請求項１に記載のプラズマ処理装置。
3. 前記第２バイアスＲＦパルス信号の周波数は、前記第１バイアスＲＦパルス信号の周波数よりも低い、
   請求項１又は２に記載のプラズマ処理装置。
4. 前記同期信号生成部は、前記ソースＲＦ生成部、前記第１バイアスＲＦ生成部及び前記第２バイアスＲＦ生成部のうちいずれか１つに配置される、
   請求項１～３のいずれか一項に記載のプラズマ処理装置。
5. 前記第１バイアスＲＦ生成部は、前記第１バイアスＲＦパルス信号のパワーレベルの変化のタイミングを、前記ソースＲＦパルス信号のパワーレベルの変化のタイミングに対してシフトさせるように構成される、
   請求項１～４のいずれか一項に記載のプラズマ処理装置。
6. 前記第２バイアスＲＦ生成部は、前記第２バイアスＲＦパルス信号のパワーレベルの変化のタイミングを、前記ソースＲＦパルス信号のパワーレベルの変化のタイミング、及び／又は前記第１バイアスＲＦパルス信号のパワーレベルの変化のタイミングに対してシフトさせるように構成される、
   請求項１～５のいずれか一項に記載のプラズマ処理装置。
7. 前記第２バイアスＲＦパルス信号は、ゼロパワーレベルを含む２つのパワーレベルを有する、
   請求項１～６のいずれか一項に記載のプラズマ処理装置。
8. 前記第１バイアスＲＦパルス信号は、第１時間において、０よりも大きいパワーレベルを有し、
   前記第２バイアスＲＦパルス信号は、前記第１時間において、ゼロパワーレベルを有する、
   請求項７に記載のプラズマ処理装置。
9. 前記第２整合回路は、
   前記第１バイアスＲＦ生成部と前記基板支持部との間に接続され、前記第２バイアスＲＦ生成部からの第２バイアスＲＦパルス信号の結合を防止する第１分離回路と、
   前記第２バイアスＲＦ生成部と前記基板支持部との間に接続され、前記第１バイアスＲＦ生成部からの第１バイアスＲＦパルス信号の結合を防止する第２分離回路と、を有する、
   請求項１～８のいずれか一項に記載のプラズマ処理装置。
10. 前記第１分離回路は、コンデンサとインダクタとを含む共振回路であり、
    前記第２分離回路は、インダクタを含むＲＦチョーク回路である、
    請求項９に記載のプラズマ処理装置。
11. 前記基板支持部に電気的に接続され、バイアスＤＣパルス信号を生成するように構成されたＤＣパルス生成部を有する、
    請求項１～１０のいずれか一項に記載のプラズマ処理装置。
12. 前記第２バイアスＲＦパルス信号は、ＤＣオン時間において、ゼロパワーレベルを有し、
    前記ＤＣパルス生成部は、前記ＤＣオン時間において、バイアスＤＣパルス信号を生成し、前記ＤＣオン時間とは異なるＤＣオフ時間において、ＤＣパルスの生成を停止するように構成される、
    請求項１１に記載のプラズマ処理装置。
13. プラズマ処理チャンバと、前記プラズマ処理チャンバ内に設けられた基板支持部と、前記プラズマ処理チャンバの上部に設けられたアンテナとを有するプラズマ処理装置で使用するプラズマ処理方法であって、
    ソースＲＦパルス信号を生成する工程であり、前記ソースＲＦパルス信号は、少なくとも３つのパワーレベルを有し、各パワーレベルは、０以上である、工程と、
    前記ソースＲＦパルス信号を第１整合回路を介して前記アンテナに供給する工程と、
    第１バイアスＲＦパルス信号を生成する工程であり、前記第１バイアスＲＦパルス信号の周波数は、前記ソースＲＦパルス信号の周波数よりも低く、前記第１バイアスＲＦパルス信号は、少なくとも２つのパワーレベルを有し、各パワーレベルは、０以上である、工程と、
    前記第１バイアスＲＦパルス信号を第２整合回路を介して前記基板支持部に供給する工程と、
    第２バイアスＲＦパルス信号を生成する工程であり、前記第２バイアスＲＦパルス信号の周波数は、前記第１バイアスＲＦパルス信号の周波数よりも低く、前記第２バイアスＲＦパルス信号は、少なくとも２つのパワーレベルを有し、各パワーレベルは、０以上である、工程と、
    前記第２バイアスＲＦパルス信号を前記第２整合回路を介して前記基板支持部に供給する工程と、
    を有する、
    プラズマ処理方法。
14. プラズマ処理チャンバと、
    前記プラズマ処理チャンバ内に設けられた基板支持部と、
    前記プラズマ処理チャンバに結合される第１整合回路と、
    前記基板支持部に結合される第２整合回路と、
    前記第１整合回路に結合され、第１ソースＲＦパルス信号を生成するように構成されたソースＲＦ生成部であり、前記ソースＲＦパルス信号は、少なくとも３つのパワーレベルを有し、各パワーレベルは、０以上である、ソースＲＦ生成部と、
    前記第２整合回路に結合され、第１バイアスＲＦパルス信号を生成するように構成された第１バイアスＲＦ生成部であり、前記第１バイアスＲＦパルス信号の周波数は、前記ソースＲＦパルス信号の周波数よりも低く、前記第１バイアスＲＦパルス信号は、少なくとも２つのパワーレベルを有し、各パワーレベルは、０以上である、第１バイアスＲＦ生成部と、
    前記第２整合回路に結合され、第２バイアスＲＦパルス信号を生成するように構成された第２バイアスＲＦ生成部であり、前記第２バイアスＲＦパルス信号は、少なくとも２つのパワーレベルを有し、各パワーレベルは、０以上である、第２バイアスＲＦ生成部と、
    前記ソースＲＦ生成部、前記第１バイアスＲＦ生成部及び前記第２バイアスＲＦ生成部を互いに同期させるための同期信号を生成するように構成された同期信号生成部と、
    を有する、
    プラズマ処理装置。

Images