[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2021119608A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2021119608A
JP2021119608A JP2021066239A JP2021066239A JP2021119608A JP 2021119608 A JP2021119608 A JP 2021119608A JP 2021066239 A JP2021066239 A JP 2021066239A JP 2021066239 A JP2021066239 A JP 2021066239A JP 2021119608 A JP2021119608 A JP 2021119608A
Authority
JP
Japan
Prior art keywords
film
insulating film
oxide semiconductor
conductive film
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021066239A
Other languages
English (en)
Other versions
JP7275189B2 (ja
Inventor
雅博 片山
Masahiro Katayama
雅博 片山
安孝 中澤
Yasutaka Nakazawa
安孝 中澤
雅俊 横山
Masatoshi Yokoyama
雅俊 横山
昌彦 早川
Masahiko Hayakawa
昌彦 早川
健一 岡崎
Kenichi Okazaki
健一 岡崎
俊介 越岡
Shunsuke Koshioka
俊介 越岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2021119608A publication Critical patent/JP2021119608A/ja
Application granted granted Critical
Publication of JP7275189B2 publication Critical patent/JP7275189B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L29/78606—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02384—Group 14 semiconducting materials including tin
    • H01L27/1225—
    • H01L27/1248—
    • H01L29/7869—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Human Computer Interaction (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】トランジスタ及び該トランジスタに電気的に接続される配線上の構造を特定の構造とすることで、電気特性の優れたトランジスタ及び電気特性の優れた配線を有する半導体装置を提供する。【解決手段】第１の導電膜と、第１の導電膜上の第１の絶縁膜と、第１の絶縁膜上の第２の導電膜と、第２の導電膜上の第２の絶縁膜と、第１の絶縁膜及び第２の絶縁膜に設けられる開口部を介して、第１の導電膜と電気的に接続される第３の導電膜と、第３の導電膜上の第３の絶縁膜と、を有し、第３の導電膜は、インジウムと、錫と、酸素と、を有し、第３の絶縁膜は、シリコンと、窒素と、を有し、且つ昇温脱離ガス分析法において、アンモニア分子の放出量が１×１０１５分子／ｃｍ３以下である。【選択図】図１

Description

本発明の一態様は、酸化物半導体膜を用いた半導体装置及び該半導体装置を用いた表示
装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明
の一態様の技術分野は、物、方法、または、製造方法に関する。または、本発明は、プロ
セス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に
関する。特に、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装
置、それらの駆動方法、またはそれらの製造方法に関する。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる
装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶
装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電
気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、
半導体装置を有している場合がある。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（電界効果トラ
ンジスタ（ＦＥＴ）、または薄膜トランジスタ（ＴＦＴ）ともいう）を構成する技術が注
目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような
電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコ
ンを代表とする半導体材料が広く知られているが、その他の材料として酸化物半導体が注
目されている（特許文献１参照）。
例えば、酸化物半導体膜を有するトランジスタとして、該トランジスタ上に設けられる
窒化物絶縁膜における、水素分子の放出量と、アンモニア分子の放出量とを低減し、電気
特性の変動を抑制させたトランジスタが開示されている（特許文献２参照）。
また、近年では電子機器の高性能化、小型化、または軽量化に伴い、微細化されたトラ
ンジスタまたは接続配線等を高密度に集積して駆動回路を形成し、該駆動回路と表示装置
を同一基板上に設ける駆動回路一体型の表示装置の要求が高まっている。
特開２００６−１６５５２９号公報 特開２０１４−０３０００２号公報
トランジスタに接続する配線（引き回し配線ともいう）としては、単層構造よりも、多
層構造の方が、配線を高密度に集積することができる。配線を多層構造とする場合、トラ
ンジスタを構成するゲート電極、ソース電極、もしくはドレイン電極、または該トランジ
スタと電気的に接続される画素電極と同一の導電膜を加工する工程を経て形成される導電
膜を用いる方が、工程数（マスク枚数）を減らせるため製造コストを抑制できるため好ま
しい。
例えば、トランジスタに接続する配線（引き回し配線など）に画素電極として機能する
透明導電膜を用いる場合、配線を高密度に集積することができる。しかしながら、透明導
電膜を引き回し配線等に用いる場合、高温高湿動作（例えば、温度６０℃、湿度９５％動
作）時に、透明導電膜が腐食する場合がある。このような配線を有する半導体装置を、表
示装置に適用した場合、該配線の腐食により表示装置の歩留まりが低下する。
また、トランジスタの半導体層に酸化物半導体膜を有する場合、配線の腐食防止のため
、配線上に保護膜を形成すると、該保護膜から放出される水分等が酸化物半導体膜に入り
込みトランジスタの電気特性が変動する場合がある。
上記課題に鑑み、本発明の一態様では、トランジスタ及び該トランジスタに電気的に接
続される配線上の構造を特定の構造とすることで、電気特性の優れたトランジスタ及び電
気特性の優れた配線を有する半導体装置を提供することを課題の一つとする。
または、本発明の一態様では、生産性の優れた半導体装置を提供することを課題の一つ
とする。または、本発明の一態様では、微細化に適した半導体装置を提供することを課題
の一つとする。または、本発明の一態様では、酸化物半導体を有する半導体装置に良好な
電気特性を付与することを課題の一つとする。または、本発明の一態様では、酸化物半導
体を有する半導体装置の電気特性の変動を抑制し、信頼性の高い半導体装置を提供するこ
とを課題の一つとする。または、本発明の一態様では、新規な半導体装置を提供すること
を課題の一つとする。または、本発明の一態様では、新規な表示装置を提供することを課
題の一つとする。
なお、上記の課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、必ずしも、これらの課題の全てを解決する必要はない。上記以外の課題は、明細
書等の記載から自ずと明らかになるものであり、明細書等の記載から上記以外の課題を抽
出することが可能である。
本発明の一態様は、第１の導電膜と、第１の導電膜上の第１の絶縁膜と、第１の絶縁膜
上の第２の導電膜と、第２の導電膜上の第２の絶縁膜と、第１の絶縁膜及び第２の絶縁膜
に設けられる開口部を介して、第１の導電膜と電気的に接続される第３の導電膜と、第３
の導電膜上の第３の絶縁膜と、を有し、第３の導電膜は、インジウムと、酸素と、を有し
、第３の絶縁膜は、シリコンと、窒素と、を有し、且つ昇温脱離ガス分析法において、ア
ンモニア分子の放出量が１×１０１５分子／ｃｍ３以下であることを特徴とする半導体装
置である。
また、本発明の他の一態様は、第１の導電膜と、第１の導電膜上の第１の絶縁膜と、第
１の絶縁膜上の酸化物半導体膜と、酸化物半導体膜に電気的に接続される一対の第２の導
電膜と、酸化物半導体膜及び一対の第２の導電膜上の第２の絶縁膜と、第１の絶縁膜及び
第２の絶縁膜に設けられる開口部を介して、第１の導電膜と電気的に接続される第３の導
電膜と、第３の導電膜上の第３の絶縁膜と、を有し、第３の導電膜は、インジウムと、酸
素と、を有し、第３の絶縁膜は、シリコンと、窒素と、を有し、且つ昇温脱離ガス分析法
において、アンモニア分子の放出量が１×１０１５分子／ｃｍ３以下であることを特徴と
する半導体装置である。
また、上記各態様において、第３の導電膜は、さらに、錫と、シリコンとを有すると好
ましい。
また、上記各態様において、酸化物半導体膜は、酸素と、Ｉｎと、Ｚｎと、Ｍ（Ｍは、
Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆ）とを有すると好ましい。また、
上記各態様において、酸化物半導体膜は、結晶部を有し、結晶部は、ｃ軸配向性を有する
と好ましい。
また、本発明の他の一態様は、上記各態様のいずれか一つに記載の半導体装置と表示素
子とを有する表示装置である。また、本発明の他の一態様は、該表示装置とタッチセンサ
とを有する表示モジュールである。また、本発明の他の一態様は、上記各態様のいずれか
一つに記載の半導体装置、上記表示装置、または上記表示モジュールと、操作キーまたは
バッテリとを有する電子機器である。
本発明の一態様により、トランジスタ及び該トランジスタに電気的に接続される配線上
の構造を特定の構造とすることで、電気特性の優れたトランジスタ及び電気特性の優れた
配線を有する半導体装置を提供することができる。または、本発明の一態様により、生産
性の優れた半導体装置を提供することができる。または、本発明の一態様により、微細化
に適した半導体装置を提供することができる。または、本発明の一態様により、酸化物半
導体を有する半導体装置に良好な電気特性を付与することができる。または、本発明の一
態様により、酸化物半導体を有する半導体装置の電気特性の変動を抑制し、信頼性の高い
半導体装置を提供することができる。または、本発明の一態様により、新規な半導体装置
を提供することができる。または、本発明の一態様により、新規な表示装置を提供するこ
とができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の
一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の効果を抽出することが可能である。
半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す断面図。 バンド構造を説明する図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 ＣＡＡＣ−ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ−ＯＳの断面模式図。 ＣＡＡＣ−ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。 ＣＡＡＣ−ＯＳの電子回折パターンを示す図。 表示装置の一態様を示す上面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 表示装置を説明するブロック図及び回路図。 表示モジュールを説明する図。 電子機器を説明する図。 抵抗率の温度依存性を説明する図。 実施例におけるアンモニア分子の放出量を説明する図。 実施例における試料を説明する上面図。 実施例における光学顕微鏡の観察結果を説明する図。 実施例における光学顕微鏡の観察結果を説明する図。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異
なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態
及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は
、以下の実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて
発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる
。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合が
ある。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている
場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を
模式的に示したものであり、図面に示す形状又は値などに限定されない。
また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の
混同を避けるために付したものであり、数的に限定するものではないことを付記する。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位
置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関
係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明し
た語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含
む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイ
ン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間
にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すこ
とができるものである。なお、本明細書等において、チャネル領域とは、電流が主として
流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路
動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明
細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとす
る。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するも
の」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するも
の」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない
。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジス
タなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有
する素子などが含まれる。
なお、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸
素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素
の含有量が多い膜を指す。
なお、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角
度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、
「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう
。従って、８５°以上９５°以下の場合も含まれる。
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置について、図１乃至図１７を参照して
説明する。
＜半導体装置の構成例１＞
図１（Ａ）は、本発明の一態様の半導体装置の上面図であり、図１（Ｂ）は、図１（Ａ
）に示す一点鎖線Ａ１−Ａ２間における切断面の断面図に相当する。なお、図１（Ａ）に
おいて、煩雑になることを避けるため、半導体装置の構成要素の一部（絶縁膜等）を省略
して図示している。なお、半導体装置の上面図においては、以降の図面においても図１（
Ａ）と同様に、構成要素の一部を省略して図示する場合がある。
図１（Ａ）（Ｂ）に示す半導体装置は、基板１０２上の導電膜１０４（第１の導電膜と
もいう）と、基板１０２及び導電膜１０４上の絶縁膜１０６（第１の絶縁膜ともいう）と
、絶縁膜１０６上の導電膜１１２（第２の導電膜ともいう）と、導電膜１１２上の絶縁膜
１１４、１１６、１１８（絶縁膜１１４、１１６、１１８を第２の絶縁膜ともいう）と、
絶縁膜１０６、及び絶縁膜１１４、１１６、１１８に設けられる開口部１４２を介して、
導電膜１０４と電気的に接続される導電膜１２０（第３の導電膜ともいう）と、導電膜１
２０上の絶縁膜１２２（第３の絶縁膜ともいう）と、を有する。
なお、絶縁膜１０６は、絶縁膜１０６ａと、絶縁膜１０６ｂとを有する積層構造である
。ただし、絶縁膜１０６の構成はこれに限定されず、単層構造、または３層以上の積層構
造としてもよい。
導電膜１０４は、トランジスタのゲート電極と同一の導電膜を加工する工程を経て形成
されると好ましい。また、導電膜１１２は、トランジスタのソース電極及びドレイン電極
と同一の導電膜を加工する工程を経て形成されると好ましい。また、導電膜１２０は、ト
ランジスタに電気的に接続される画素電極と同一の導電膜を加工する工程を経て形成され
ると好ましい。このように、導電膜１０４、１１２、１２０をトランジスタまたは該トラ
ンジスタに電気的に接続される導電膜と同一の導電膜を加工する工程を経て形成すること
で、製造コストを抑制することができる。
また、図１（Ａ）（Ｂ）に示すように、導電膜１０４、１１２、１２０をトランジスタ
または該トランジスタに電気的に接続される導電膜と同一の導電膜を加工する工程を経て
形成し、絶縁膜を介して多層構造とすることで、導電膜を高密度に集積することが可能と
なる。
また、導電膜１２０は、インジウムと、酸素と、を有する。または、導電膜１２０は、
インジウムと、錫と、酸素と、シリコンと、を有する。導電膜１２０に用いることのでき
る材料としては、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化
タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チ
タンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジ
ウム錫酸化物等の透光性を有する導電性材料を用いることができる。
また、絶縁膜１２２は、シリコンと、窒素と、を有し、昇温脱離ガス分析法（ＴＤＳ（
Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ））において、アン
モニア分子の放出量が１×１０１５分子／ｃｍ３以下である。
絶縁膜１２２は、外部からの水分の入り込みを抑制する機能を有する。また、絶縁膜１
２２は、ＴＤＳ分析においてアンモニア分子の放出量が少ない領域を有する。このような
絶縁膜１２２を用いることで、高温高湿動作（例えば、温度６０℃、湿度９５％）時に外
部からの水分の入り込みを抑制し、且つ絶縁膜１２２からの水分またはアンモニア分子の
放出量が少ないため、導電膜１２０の腐食を抑制することができる。また、絶縁膜１２２
は、外部からの水分の入り込みを抑制できるため、導電膜１０４及び導電膜１１２の腐食
も抑制することができる。なお、絶縁膜１２２としては、単層構造、または２層以上の積
層構造としてもよい。
次に、本実施の形態の半導体装置に含まれるその他の構成要素について、以下詳細に説
明する。
＜基板＞
基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度
の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サ
ファイア基板等を、基板１０２として用いてもよい。また、シリコンや炭化シリコンを材
料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体
基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けら
れたものを、基板１０２として用いてもよい。なお、基板１０２として、ガラス基板を用
いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２０
０ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８０
０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、
大型の表示装置を作製することができる。
また、本明細書等において、様々な基板を用いて、半導体装置を形成することが出来る
。基板の種類は、特定のものに限定されることはない。その基板の一例としては、半導体
基板（例えば単結晶基板又はシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、プラ
スチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有す
る基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わ
せフィルム、繊維状の材料を含む紙、又は基材フィルムなどがある。ガラス基板の一例と
しては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラ
スなどがある。可撓性基板、貼り合わせフィルム、基材フィルムなどの一例としては、以
下のものがあげられる。例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレン
ナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチック
がある。または、一例としては、アクリル等の合成樹脂などがある。または、一例として
は、ポリプロピレン、ポリエステル、ポリフッ化ビニル、又はポリ塩化ビニルなどがある
。または、一例としては、ポリアミド、ポリイミド、アラミド、エポキシ、無機蒸着フィ
ルム、又は紙類などがある。
また、基板として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形成して
もよい。または、基板とトランジスタの間に剥離層を設けてもよい。剥離層は、その上に
半導体装置を一部あるいは全部完成させた後、基板より分離し、他の基板に転載するため
に用いることができる。その際、トランジスタは耐熱性の劣る基板や可撓性の基板にも転
載できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シリコン膜との無機
膜の積層構造の構成や、基板上にポリイミド等の有機樹脂膜が形成された構成等を用いる
ことができる。
つまり、ある基板を用いて半導体装置を形成し、その後、別の基板に半導体装置を転置
し、別の基板上に半導体装置を配置してもよい。半導体装置が転置される基板の一例とし
ては、上述した半導体装置を形成することが可能な基板に加え、紙基板、セロファン基板
、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、布基板（天然
繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生
繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、
又はゴム基板などがある。これらの基板を用いることにより、特性のよい半導体装置の形
成、消費電力の小さい半導体装置の形成、壊れにくい半導体装置の製造、耐熱性の付与、
軽量化、又は薄型化を図ることができる。
＜第１の導電膜＞
導電膜１０４としては、スパッタリング法等により、クロム（Ｃｒ）、銅（Ｃｕ）、ア
ルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、タ
ンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニッケル（
Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）から選ばれた金属元素、または上述した金属元素
を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成する
ことができる。
また、導電膜１０４は、単層構造でも、二層以上の積層構造としてもよい。例えば、シ
リコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構
造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を
積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層
する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上に
チタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タン
グステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数を組
み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、導電膜１０４には、インジウム錫酸化物、酸化タングステンを含むインジウム酸
化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化
物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加
したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。
また、導電膜１０４には、Ｃｕ−Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍ
ｏ、Ｔａ、またはＴｉ）を適用してもよい。Ｃｕ−Ｘ合金膜を用いることで、ウエットエ
ッチングプロセスで加工できるため、製造コストを抑制することが可能となる。
＜第１の絶縁膜＞
絶縁膜１０６としては、プラズマ化学気相堆積（ＰＥＣＶＤ：（Ｐｌａｓｍａ Ｅｎｈ
ａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ））法、スパッタリ
ング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリ
コン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウ
ム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セ
リウム膜および酸化ネオジム膜を一種以上含む絶縁層を、用いることができる。なお、絶
縁膜１０６ａ、１０６ｂの積層構造とせずに、上述の材料から選択された単層の絶縁膜、
または３層以上の絶縁膜を用いてもよい。
なお、本実施の形態では、絶縁膜１０６ａとして窒化シリコン膜を形成し、絶縁膜１０
６ｂとして酸化シリコン膜を形成する。
＜第２の導電膜＞
導電膜１１２としては、導電膜１０４と同様の材料、及び同様の成膜方法により形成す
ることができる。
＜第２の絶縁膜＞
絶縁膜１１４、１１６、１１８は、保護絶縁膜としての機能を有する。絶縁膜１１４、
１１６は、酸素を有する。また、絶縁膜１１４は、酸素を透過することのできる絶縁膜で
ある。
絶縁膜１１４としては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０
ｎｍ以下の酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜１１６は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶
縁膜を用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁
膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素
を含む酸化物絶縁膜は、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×
１０１９ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上
である酸化物絶縁膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１０
０℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
絶縁膜１１６としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上
４００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜１１４、１１６は、同種の材料の絶縁膜を用いることができるため、絶縁
膜１１４と絶縁膜１１６の界面が明確に確認できない場合がある。したがって、本実施の
形態においては、絶縁膜１１４と絶縁膜１１６の界面は、破線で図示している。なお、本
実施の形態においては、絶縁膜１１４と絶縁膜１１６の２層構造について説明したが、こ
れに限定されず、例えば、絶縁膜１１４の単層構造としてもよい。
絶縁膜１１８は、窒素を有する。また、絶縁膜１１８は、窒素及びシリコンを有する。
また、絶縁膜１１８は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキ
ングできる機能を有する。絶縁膜１１８としては、例えば、窒化物絶縁膜を用いることが
できる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム
、窒化酸化アルミニウム等がある。なお、酸素、水素、水、アルカリ金属、アルカリ土類
金属等のブロッキング効果を有する窒化物絶縁膜の代わりに、酸素、水素、水等のブロッ
キング効果を有する酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果
を有する酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウ
ム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸
化窒化ハフニウム等がある。
＜第３の導電膜＞
導電膜１２０は、インジウムと、酸素と、を有する。または、導電膜１２０は、インジ
ウムと、錫と、酸素と、を有する。または、導電膜１２０は、インジウムと、錫と、酸素
と、シリコンと、を有する。導電膜１２０としては、インジウム錫酸化物、酸化タングス
テンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタ
ンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化
物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用す
ることができる。なお、導電膜１２０としては、スパッタリング法等により形成すること
ができる。
＜第３の絶縁膜＞
絶縁膜１２２としては、先に記載の絶縁膜１２２の材料を用いることができる。絶縁膜
１２２としては、例えば、ＰＥＣＶＤ装置により、窒化シリコン膜、窒化酸化シリコン膜
、酸化シリコン膜、酸化窒化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜
、酸化アルミニウム膜、酸化窒化アルミニウム膜を形成することができる。また、ＰＥＣ
ＶＤ装置を用いて形成される窒化シリコン膜は、成膜ガスにアンモニアガスを用いなくて
もよい。成膜ガスにアンモニアガスを用いないことで、膜中に取り込まれるアンモニアを
低減することが可能となる。したがって、アンモニア分子の放出量が少ない絶縁膜１２２
とすることができる。
＜半導体装置の構成例２＞
次に、先に示す半導体装置と異なる態様の半導体装置の構成例について、図２を用いて
説明を行う。図２（Ａ）は、本発明の一態様の半導体装置の上面図であり、図２（Ｂ）は
、図２（Ａ）に示す一点鎖線Ａ１−Ａ２間における切断面の断面図に相当する。
図２（Ａ）（Ｂ）に示す半導体装置は、基板１０２上の導電膜１０４と、基板１０２及
び導電膜１０４上の絶縁膜１０６と、絶縁膜１０６上の導電膜１１２と、導電膜１１２上
の絶縁膜１１４、１１６、１１８と、絶縁膜１１４、１１６、１１８に設けられる開口部
１４３及び絶縁膜１０６に設けられる開口部１４２を介して、導電膜１０４と電気的に接
続される導電膜１２０と、導電膜１２０上の絶縁膜１２２と、を有する。
図２（Ａ）（Ｂ）に示す半導体装置は、開口部１４３を有する点において、図１（Ａ）
（Ｂ）に示す半導体装置と異なる。図２（Ａ）（Ｂ）に示すように、絶縁膜１１４、１１
６、１１８に設けられる開口部１４３を、絶縁膜１０６に設けられる開口部１４２よりも
外側に設ける構成とすることで、導電膜１２０及び絶縁膜１２２の被覆性を向上させるこ
とができる。
＜半導体装置の構成例３＞
次に、先に示す半導体装置と異なる態様の半導体装置の構成例について、図３を用いて
説明を行う。図３（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１００の上
面図であり、図３（Ｂ）は、図３（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断
面図に相当し、図３（Ｃ）は、図３（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の
断面図に相当する。また、一点鎖線Ｘ１−Ｘ２方向をチャネル長方向、一点鎖線Ｙ１−Ｙ
２方向をチャネル幅方向と呼称する場合がある。
トランジスタ１００は、基板１０２上のゲート電極として機能する導電膜１０４ａと、
基板１０２及び導電膜１０４ａ上の絶縁膜１０６と、絶縁膜１０６上の酸化物半導体膜１
０８と、酸化物半導体膜１０８に電気的に接続されるソース電極及びドレイン電極として
機能する導電膜１１２ａ、１１２ｂと、を有する。また、トランジスタ１００上、より詳
しくは、導電膜１１２ａ、１１２ｂ及び酸化物半導体膜１０８上には絶縁膜１１４、１１
６、１１８が設けられる。また、絶縁膜１１４、１１６、１１８には、導電膜１１２ｂに
達する開口部１４２ａが設けられ、開口部１４２ａを介して導電膜１１２ｂと電気的に接
続される導電膜１２０ａが設けられる。また、絶縁膜１１８及び導電膜１２０ａ上には、
絶縁膜１２２が設けられる。なお、絶縁膜１２２は、導電膜１２０ａの端部を覆うように
形成される。また、導電膜１２０ａは、絶縁膜１２２から露出する領域を有する。
絶縁膜１１４、１１６、１１８は、トランジスタ１００の保護絶縁膜としての機能を有
する。また、絶縁膜１２２は、トランジスタ１００の保護絶縁膜としての機能と、導電膜
１２０ａの保護絶縁膜としての機能を有する。また、導電膜１２０ａは、表示装置に用い
る画素電極としての機能を有する。また、絶縁膜１０６は、トランジスタ１００のゲート
絶縁膜としての機能を有する。
トランジスタ１００が有する酸化物半導体膜１０８は、酸素欠損が形成されるとキャリ
アである電子が生じ、ノーマリーオン特性になりやすい。したがって、酸化物半導体膜１
０８中の酸素欠損を減らすことが、安定したトランジスタ特性を得る上でも重要となる。
本発明の一態様のトランジスタの構成においては、酸化物半導体膜１０８上の絶縁膜、こ
こでは、酸化物半導体膜１０８上の絶縁膜１１４に過剰な酸素を導入することで、絶縁膜
１１４から酸化物半導体膜１０８中に酸素を移動させ、酸化物半導体膜１０８中の酸素欠
損を補填することを特徴とする。または、酸化物半導体膜１０８上の絶縁膜１１６に過剰
な酸素を導入することで、絶縁膜１１６から絶縁膜１１４を介し、酸化物半導体膜１０８
中に酸素を移動させ、酸化物半導体膜１０８中の酸素欠損を補填することを特徴とする。
または、酸化物半導体膜１０８上の絶縁膜１１４及び絶縁膜１１６に過剰な酸素を導入す
ることで、絶縁膜１１４及び絶縁膜１１６の双方から酸化物半導体膜１０８中に酸素を移
動させ、酸化物半導体膜１０８中の酸素欠損を補填することを特徴とする。
したがって、絶縁膜１１４、１１６は、酸素を有する。また、絶縁膜１１４、１１６と
しては、化学量論的組成よりも過剰に酸素を含有する領域（酸素過剰領域）を有すること
がより好ましい。別言すると、絶縁膜１１４、１１６は、酸素を放出することが可能な絶
縁膜である。なお、絶縁膜１１４、１１６に酸素過剰領域を設けるには、例えば、成膜後
の絶縁膜１１４、１１６に酸素を導入して、酸素過剰領域を形成する。酸素の導入方法と
しては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラ
ズマ処理等を用いることができる。
また、トランジスタ１００上に設けられる保護絶縁膜として機能する絶縁膜１２２は、
先に記載のＴＤＳ分析においてアンモニア分子の放出量の少ない領域を有する絶縁膜であ
る。したがって、トランジスタ１００が有する酸化物半導体膜１０８に入り込む水素また
はアンモニアを抑制することができるため、酸化物半導体膜１０８中の酸素欠損に結合し
うる不純物（ここでは、水素またはアンモニア）が低減される。したがって、信頼性の高
い半導体装置を提供することができる。
次に、本実施の形態のトランジスタに含まれるその他の構成要素について、以下詳細に
説明する。なお、図１、図２に示す半導体装置と同様の構成要素については、ここでの説
明は省略する。
＜ゲート電極＞
トランジスタ１００のゲート電極として機能する導電膜１０４ａとしては、先に記載の
導電膜１０４と同様の材料、及び同様の成膜方法を用いて形成できる。
＜ゲート絶縁膜＞
トランジスタ１００のゲート絶縁膜として機能する絶縁膜１０６としては、先に記載の
絶縁膜１０６と同様の材料、及び同様の成膜方法を用いて形成できる。また、絶縁膜１０
６は、酸素の透過を抑制するブロッキング膜としての機能を有する。例えば、絶縁膜１０
６ｂ、１１４、１１６及び／または酸化物半導体膜１０８中に過剰の酸素を供給する場合
において、絶縁膜１０６は酸素の透過を抑制することができる。
なお、トランジスタ１００のチャネル領域として機能する酸化物半導体膜１０８と接す
る絶縁膜１０６ｂは、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に
酸素を含有する領域（酸素過剰領域）を有することがより好ましい。別言すると、絶縁膜
１０６ｂは、酸素を放出することが可能な絶縁膜である。なお、絶縁膜１０６ｂに酸素過
剰領域を設けるには、例えば、酸素雰囲気下にて絶縁膜１０６ｂを形成すればよい。また
は、成膜後の絶縁膜１０６ｂに酸素を導入して、酸素過剰領域を形成してもよい。酸素の
導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注
入法、プラズマ処理等を用いることができる。
また、絶縁膜１０６ｂとして、酸化ハフニウムを用いる場合、以下の効果を奏する。酸
化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって
、等価酸化膜厚に対して物理的な膜厚を大きくできるため、等価酸化膜厚を１０ｎｍ以下
または５ｎｍ以下とした場合でも、トンネル電流によるリーク電流を小さくすることがで
きる。すなわち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶
構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電
率を備える。したがって、オフ電流の小さいトランジスタとするためには、結晶構造を有
する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶
系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。
また、窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、酸化シリコン膜
と同等の静電容量を得るのに必要な膜厚が大きいため、トランジスタ１００のゲート絶縁
膜として、窒化シリコン膜を含むことで絶縁膜を物理的に厚膜化することができる。よっ
て、トランジスタ１００の絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、トラ
ンジスタ１００の静電破壊を抑制することができる。
＜酸化物半導体膜＞
酸化物半導体膜１０８は、酸素と、Ｉｎと、Ｚｎと、Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ
、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆ）とを有する。代表的には、酸化物半導体膜１０８は、
Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物を用いることができる。と
くに、酸化物半導体膜１０８としては、Ｉｎ−Ｍ−Ｚｎ酸化物を用いると好ましい。
酸化物半導体膜１０８がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜す
るために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍ
を満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比と
して、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ
＝３：１：２が好ましい。なお、成膜される酸化物半導体膜１０８の原子数比はそれぞれ
、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマ
イナス４０％の変動を含む。
なお、酸化物半導体膜１０８がＩｎ−Ｍ−Ｚｎ酸化物膜であるとき、Ｚｎ及びＯを除い
てのＩｎとＭの原子数比率は、好ましくはＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔ
ｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉ
ｃ％未満とする。
また、酸化物半導体膜１０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５
ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸
化物半導体を用いることで、トランジスタ１００のオフ電流を低減することができる。
また、酸化物半導体膜１０８の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ
以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
また、酸化物半導体膜１０８としては、キャリア密度の低い酸化物半導体膜を用いる。
例えば、酸化物半導体膜１０８は、キャリア密度が８×１０１１／ｃｍ３未満、好ましく
は１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×
１０−９／ｃｍ３以上とする。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効
果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とす
るトランジスタの半導体特性を得るために、酸化物半導体膜１０８のキャリア密度や不純
物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとする
ことが好ましい。
なお、酸化物半導体膜１０８として、不純物濃度が低く、欠陥準位密度の低い酸化物半
導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することがで
き好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）こ
とを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性
である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることが
できる。従って、該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい
値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。ま
た、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低い
ため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度
真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が１×１０６μｍで
チャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイ
ン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの
測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。
したがって、上記高純度真性、または実質的に高純度真性の酸化物半導体膜にチャネル
領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタ
とすることができる。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失す
るまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、
トラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電
気特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、または
アルカリ土類金属等がある。
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に
、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損
に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が
金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って
、水素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となり
やすい。このため、酸化物半導体膜１０８は水素ができる限り低減されていることが好ま
しい。具体的には、酸化物半導体膜１０８において、二次イオン質量分析法（ＳＩＭＳ：
Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水
素濃度を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／
ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏ
ｍｓ／ｃｍ３以下、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５
×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３
以下とする。
酸化物半導体膜１０８において、第１４族元素の一つであるシリコンや炭素が含まれる
と、酸化物半導体膜１０８において酸素欠損が増加し、ｎ型化してしまう。このため、酸
化物半導体膜１０８におけるシリコンや炭素の濃度と、酸化物半導体膜１０８との界面近
傍のシリコンや炭素の濃度（ＳＩＭＳ分析により得られる濃度）を、２×１０１８ａｔｏ
ｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜１０８において、ＳＩＭＳ分析により得られるアルカリ金属また
はアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１
０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半
導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してし
まうことがある。このため、酸化物半導体膜１０８のアルカリ金属またはアルカリ土類金
属の濃度を低減することが好ましい。
また、酸化物半導体膜１０８に窒素が含まれていると、キャリアである電子が生じ、キ
ャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体膜を
用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体膜にお
いて、窒素はできる限り低減されていることが好ましい、例えば、ＳＩＭＳ分析により得
られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
また、酸化物半導体膜１０８は、例えば非単結晶構造でもよい。非単結晶構造は、例え
ば、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ
Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非晶質
構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−
ＯＳは最も欠陥準位密度が低い。
酸化物半導体膜１０８は、例えば非晶質構造でもよい。非晶質構造の酸化物半導体膜は
、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物
膜は、例えば、完全な非晶質構造であり、結晶部を有さない。
なお、酸化物半導体膜１０８が、非晶質構造の領域、微結晶構造の領域、多結晶構造の
領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域の二種以上を有する混合膜であってもよ
い。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡ
ＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域を有する単層構造の場合
がある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の
領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域を有する積層
構造を有する場合がある。
＜保護絶縁膜＞
絶縁膜１１４、１１６、１１８は、保護絶縁膜としての機能を有する。なお、絶縁膜１
１４は、後に形成する絶縁膜１１６を形成する際の、酸化物半導体膜１０８へのダメージ
緩和膜としても機能する。
また、絶縁膜１１４は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定によ
り、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度
が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、絶縁膜１１４に
含まれる欠陥密度が多いと、該欠陥に酸素が結合してしまい、絶縁膜１１４における酸素
の透過量が減少してしまう。
なお、絶縁膜１１４においては、外部から絶縁膜１１４に入った酸素が全て絶縁膜１１
４の外部に移動せず、絶縁膜１１４にとどまる酸素もある。また、絶縁膜１１４に酸素が
入ると共に、絶縁膜１１４に含まれる酸素が絶縁膜１１４の外部へ移動することで、絶縁
膜１１４において酸素の移動が生じる場合もある。絶縁膜１１４として酸素を透過するこ
とができる酸化物絶縁膜を形成すると、絶縁膜１１４上に設けられる、絶縁膜１１６から
脱離する酸素を、絶縁膜１１４を介して酸化物半導体膜１０８に移動させることができる
。
また、絶縁膜１１４は、酸化物半導体膜の価電子帯の上端のエネルギー（Ｅｖ＿ｏｓ）
と伝導帯の下端のエネルギー準位（Ｅｃ＿ｏｓ）の間に窒素酸化物の準位密度が低い酸化
物絶縁膜を用いて形成することができる。Ｅｖ＿ｏｓとＥｃ＿ｏｓの間に窒素酸化物の準
位密度が低い酸化物絶縁膜として、窒素酸化物の放出量が少ない酸化窒化シリコン膜、ま
たは窒素酸化物の放出量が少ない酸化窒化アルミニウム膜等を用いることができる。
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法におい
て、窒素酸化物の放出量よりアンモニア分子の放出量が多い膜であり、代表的にはアンモ
ニア分子の放出量が１×１０１８分子／ｃｍ３以上５×１０１９分子／ｃｍ３以下である
。なお、アンモニア分子の放出量は、膜の表面温度が５０℃以上６５０℃以下、好ましく
は５０℃以上５５０℃以下の加熱処理による放出量とする。
窒素酸化物（ＮＯｘ、ｘは０以上２以下、好ましくは１以上２以下）、代表的にはＮＯ
２またはＮＯは、絶縁膜１１４などに準位を形成する。当該準位は、酸化物半導体膜１０
８のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁膜１１４及び酸化
物半導体膜１０８の界面に拡散すると、当該準位が絶縁膜１１４側において電子をトラッ
プする場合がある。この結果、トラップされた電子が、絶縁膜１１４及び酸化物半導体膜
１０８界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせて
しまう。
また、窒素酸化物は、加熱処理においてアンモニア及び酸素と反応する。絶縁膜１１４
に含まれる窒素酸化物は、加熱処理において、絶縁膜１１６に含まれるアンモニアと反応
するため、絶縁膜１１４に含まれる窒素酸化物が低減される。このため、絶縁膜１１４及
び酸化物半導体膜１０８の界面において、電子がトラップされにくい。
絶縁膜１１４として、Ｅｖ＿ｏｓとＥｃ＿ｏｓの間に窒素酸化物の準位密度が低い酸化
物絶縁膜を用いることで、トランジスタのしきい値電圧のシフトを低減することが可能で
あり、トランジスタの電気特性の変動を低減することができる。
なお、トランジスタの作製工程の加熱処理、代表的には３００℃以上基板歪み点未満の
加熱処理により、絶縁膜１１４は、１００Ｋ以下のＥＳＲで測定して得られたスペクトル
においてｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上
２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシ
グナルが観測される。なお、第１のシグナル及び第２のシグナルのスプリット幅、並びに
第２のシグナル及び第３のシグナルのスプリット幅は、ＸバンドのＥＳＲ測定において約
５ｍＴである。また、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２
．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以
下の第３のシグナルのスピンの密度の合計が１×１０１８ｓｐｉｎｓ／ｃｍ３未満であり
、代表的には１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満
である。
なお、１００Ｋ以下のＥＳＲスペクトルにおいてｇ値が２．０３７以上２．０３９以下
の第１シグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１
．９６４以上１．９６６以下の第３のシグナルは、窒素酸化物（ＮＯｘ、ｘは０以上２以
下、好ましくは１以上２以下）起因のシグナルに相当する。窒素酸化物の代表例としては
、一酸化窒素、二酸化窒素等がある。即ち、ｇ値が２．０３７以上２．０３９以下の第１
のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９
６４以上１．９６６以下の第３のシグナルのスピンの密度の合計が少ないほど、酸化物絶
縁膜に含まれる窒素酸化物の含有量が少ないといえる。
また、Ｅｖ＿ｏｓとＥｃ＿ｏｓの間に窒素酸化物の準位密度が低い酸化物絶縁膜は、Ｓ
ＩＭＳで測定される窒素濃度が６×１０２０ａｔｏｍｓ／ｃｍ３以下である。
基板温度が２２０℃以上、または２８０℃以上、または３５０℃以上であり、シラン及
び一酸化二窒素を用いたＰＥＣＶＤ法を用いて、Ｅｖ＿ｏｓとＥｃ＿ｏｓの間に窒素酸化
物の準位密度が低い酸化物絶縁膜を形成することで、緻密であり、且つ硬度の高い膜を形
成することができる。
また、絶縁膜１１６は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定によ
り、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度
が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、さらには１×１０１８ｓｐｉｎｓ／ｃｍ３
以下であることが好ましい。なお、絶縁膜１１６は、絶縁膜１１４と比較して酸化物半導
体膜１０８から離れているため、絶縁膜１１４より、欠陥密度が多くともよい。
＜画素電極として機能する導電膜＞
導電膜１２０ａとしては、先に記載の導電膜１２０と同様の材料、及び同様の成膜方法
を用いて形成することができる。
なお、上記記載の、導電膜、絶縁膜、酸化物半導体膜などの様々な膜は、スパッタリン
グ法やＰＥＣＶＤ法により形成することができるが、他の方法、例えば、熱ＣＶＤ（Ｃｈ
ｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、またはＡＬＤ（Ａｔｏｍｉｃ
Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成してもよい。熱ＣＶＤ法の例としてＭ
ＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉ
ｔｉｏｎ）法が挙げられる。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生
成されることが無いという利点を有する。
熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧
または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を
行ってもよい。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが
順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい
。例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以
上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の
原料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、
第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスは
キャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入しても
よい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した
後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層
を成膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層さ
れて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り
返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入
順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、
微細なＦＥＴを作製する場合に適している。
ＭＯＣＶＤ法などの熱ＣＶＤ法は、上記実施形態の導電膜、絶縁膜、酸化物半導体膜、
金属酸化膜などの様々な膜を形成することができ、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成
膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜鉛を用い
る。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ３）３である。また、トリメチ
ルガリウムの化学式は、Ｇａ（ＣＨ３）３である。また、ジメチル亜鉛の化学式は、Ｚｎ
（ＣＨ３）２である。また、これらの組み合わせに限定されず、トリメチルガリウムに代
えてトリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜
鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒
とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシドや、テトラキスジメチル
アミドハフニウム（ＴＤＭＡＨ）などのハフニウムアミド）を気化させた原料ガスと、酸
化剤としてオゾン（Ｏ３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハ
フニウムの化学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料液としては、テト
ラキス（エチルメチルアミド）ハフニウムなどがある。
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶
媒とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウム（ＴＭＡ）など）を
気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチル
アルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（
ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２
，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサ
クロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ
２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６
ガスとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ
６ガスとＨ２ガスを順次繰り返し導入してタングステン膜を形成する。なお、Ｂ２Ｈ６ガ
スに代えてＳｉＨ４ガスを用いてもよい。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−Ｚｎ−
Ｏ膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎ
−Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＧａ
Ｏ層を形成し、更にその後Ｚｎ（ＣＨ３）２とＯ３ガスを順次繰り返し導入してＺｎＯ層
を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを用いて
Ｉｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成して
も良い。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたＨ２Ｏガ
スを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３
）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガ
スにかえて、Ｇａ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｚｎ（ＣＨ３）２ガスを用
いても良い。
＜半導体装置の構成例４＞
次に、先に示す半導体装置と異なる態様の半導体装置の構成例について、図４を用いて
説明を行う。図４（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１５０の上
面図であり、図４（Ｂ）は、図４（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断
面図に相当し、図４（Ｃ）は、図４（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の
断面図に相当する。
トランジスタ１５０は、基板１０２上の導電膜１０４ａと、基板１０２及び導電膜１０
４ａ上の絶縁膜１０６と、絶縁膜１０６上の酸化物半導体膜１０８と、酸化物半導体膜１
０８上の絶縁膜１１４と、絶縁膜１１４上の絶縁膜１１６と、絶縁膜１１４及び絶縁膜１
１６に設けられる開口部１４１ａ、１４１ｂを介して酸化物半導体膜１０８に電気的に接
続されるソース電極及びドレイン電極として機能する導電膜１１２ａ、１１２ｂと、を有
する。また、トランジスタ１５０上、より詳しくは、導電膜１１２ａ、１１２ｂ、及び絶
縁膜１１６上には絶縁膜１１８が設けられる。また、絶縁膜１１８には、導電膜１１２ｂ
に達する開口部１４２ｂが設けられ、開口部１４２ｂを介して導電膜１１２ｂと電気的に
接続される導電膜１２０ａが設けられる。また、絶縁膜１１８及び導電膜１２０ａ上には
、絶縁膜１２２が設けられる。なお、絶縁膜１２２は、導電膜１２０ａの端部を覆うよう
に形成される。また、導電膜１２０ａは、絶縁膜１２２から露出する領域を有する。
絶縁膜１１４及び絶縁膜１１６は、酸化物半導体膜１０８の保護絶縁膜としての機能を
有する。絶縁膜１１８は、トランジスタ１５０の保護絶縁膜としての機能を有する。また
、絶縁膜１２２は、トランジスタ１５０の保護絶縁膜としての機能と、導電膜１２０ａの
保護絶縁膜としての機能を有する。また、導電膜１２０ａは、表示装置に用いる画素電極
としての機能を有する。また、絶縁膜１０６は、トランジスタ１５０のゲート絶縁膜とし
ての機能を有する。
先に示すトランジスタ１００においては、チャネルエッチ型の構造であったのに対し、
図４（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１５０は、チャネル保護型の構造である。こ
のように、本発明の一態様の半導体装置は、チャネルエッチ型及びチャネル保護型の双方
のトランジスタ構造に適用することができる。
トランジスタ１５０としては、先に示すトランジスタ１００と同様に、酸化物半導体膜
１０８上に、絶縁膜１１４が設けられる構成のため、絶縁膜１１４に含まれる酸素、また
は絶縁膜１１６中に含まれる酸素が酸化物半導体膜１０８中の酸素欠損を補填することが
できる。また、トランジスタ１５０上には、保護絶縁膜として機能する絶縁膜１２２が設
けられる構成のため、酸化物半導体膜１０８中の酸素欠損に結合されうる不純物が低減さ
れている。
また、トランジスタ１５０上には、絶縁膜１２２が設けられる構成のため、外部からの
水分の入り込みを抑制することができる。
＜半導体装置の構成例５＞
次に、先に示す半導体装置と異なる態様の半導体装置の構成例について、図５を用いて
説明を行う。図５（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１６０の上
面図であり、図５（Ｂ）は、図５（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断
面図に相当し、図５（Ｃ）は、図５（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の
断面図に相当する。
トランジスタ１６０は、基板１０２上の導電膜１０４ａと、基板１０２及び導電膜１０
４ａ上の絶縁膜１０６と、絶縁膜１０６上の酸化物半導体膜１０８と、酸化物半導体膜１
０８上の絶縁膜１１４と、絶縁膜１１４上の絶縁膜１１６と、酸化物半導体膜１０８に電
気的に接続されるソース電極及びドレイン電極として機能する導電膜１１２ａ、１１２ｂ
と、を有する。また、トランジスタ１６０上、より詳しくは、導電膜１１２ａ、１１２ｂ
、及び絶縁膜１１６上には絶縁膜１１８が設けられる。また、絶縁膜１１８には、導電膜
１１２ｂに達する開口部１４２ｂが設けられ、開口部１４２ｂを介して導電膜１１２ｂと
電気的に接続される導電膜１２０ａが設けられる。また、絶縁膜１１８及び導電膜１２０
ａ上には、絶縁膜１２２が設けられる。なお、絶縁膜１２２は、導電膜１２０ａの端部を
覆うように形成される。また、導電膜１２０ａは、絶縁膜１２２から露出する領域を有す
る。
絶縁膜１１４及び絶縁膜１１６は、酸化物半導体膜１０８の保護絶縁膜としての機能を
有する。絶縁膜１１８は、トランジスタ１６０の保護絶縁膜としての機能を有する。また
、絶縁膜１２２は、トランジスタ１６０の保護絶縁膜としての機能と、導電膜１２０ａの
保護絶縁膜としての機能を有する。また、導電膜１２０ａは、表示装置に用いる画素電極
としての機能を有する。また、絶縁膜１０６は、トランジスタ１６０のゲート絶縁膜とし
ての機能を有する。
トランジスタ１６０は、先に示すトランジスタ１５０と絶縁膜１１４、１１６の形状が
相違する。具体的には、トランジスタ１６０の絶縁膜１１４、１１６は、酸化物半導体膜
１０８のチャネル領域上に島状に設けられる。その他の構成は、トランジスタ１５０と同
様であり、同様の効果を奏する。
＜半導体装置の構成例６＞
次に、先に示す半導体装置と異なる態様の半導体装置の構成例について、図６を用いて
説明を行う。図６（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１７０の上
面図であり、図６（Ｂ）は、図６（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断
面図に相当し、図６（Ｃ）は、図６（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の
断面図に相当する。
トランジスタ１７０は、基板１０２上の導電膜１０４ａと、基板１０２及び導電膜１０
４ａ上の絶縁膜１０６と、絶縁膜１０６上の酸化物半導体膜１０８と、酸化物半導体膜１
０８上の絶縁膜１１４と、絶縁膜１１４上の絶縁膜１１６と、酸化物半導体膜１０８に電
気的に接続されるソース電極及びドレイン電極として機能する導電膜１１２ａ、１１２ｂ
と、を有する。また、トランジスタ１７０上、より詳しくは、導電膜１１２ａ、１１２ｂ
、及び絶縁膜１１６上には絶縁膜１１８が設けられる。また、絶縁膜１１４、１１６、１
１８には、導電膜１１２ｂに達する開口部１４２ａが設けられ、開口部１４２ａを介して
導電膜１１２ｂと電気的に接続される導電膜１２０ａが設けられる。また、絶縁膜１１８
上の酸化物半導体膜１０８と重なる位置に導電膜１２０ｂが設けられる。また、絶縁膜１
１８及び導電膜１２０ａ、１２０ｂ上には、絶縁膜１２２が設けられる。なお、絶縁膜１
２２は、導電膜１２０ａの端部を覆うように形成される。また、導電膜１２０ａは、絶縁
膜１２２から露出する領域を有する。
絶縁膜１１４及び絶縁膜１１６は、酸化物半導体膜１０８の保護絶縁膜としての機能を
有する。絶縁膜１１８は、トランジスタ１７０の保護絶縁膜としての機能を有する。また
、絶縁膜１２２は、トランジスタ１７０の保護絶縁膜としての機能と、導電膜１２０ａ、
１２０ｂの保護絶縁膜としての機能を有する。また、導電膜１２０ａは、表示装置に用い
る画素電極としての機能を有する。また、絶縁膜１０６は、トランジスタ１７０のゲート
絶縁膜としての機能を有する。
また、トランジスタ１７０において、導電膜１０４ａは、第１のゲート電極として機能
する。また、トランジスタ１７０において、絶縁膜１０６は、ゲート絶縁膜としての機能
を有する。また、絶縁膜１１４、１１６、１１８は、トランジスタ１７０の第２のゲート
絶縁膜としての機能を有する。また、トランジスタ１７０において、導電膜１２０ｂは、
第２のゲート電極（バックゲート電極ともいう）として機能する。
また、図６（Ｃ）に示すように導電膜１２０ｂは、絶縁膜１０６、１１４、１１６、１
１８に設けられる開口部１４２ｃ、１４２ｄにおいて、第１のゲート電極として機能する
導電膜１０４ａに接続される。よって、導電膜１２０ｂと導電膜１０４ａとは、同じ電位
が与えられる。
なお、本実施の形態においては、開口部１４２ｃ、１４２ｄを設け、導電膜１２０ｂと
導電膜１０４ａを接続する構成について例示したが、これに限定されない。例えば、開口
部１４２ｃまたは開口部１４２ｄのいずれか一方の開口部のみを形成し、導電膜１２０ｂ
と導電膜１０４ａを接続する構成、または開口部１４２ｃ及び開口部１４２ｄを設けずに
、導電膜１２０ｂと導電膜１０４ａを接続しない構成としてもよい。なお、導電膜１２０
ｂと導電膜１０４ａを接続しない構成の場合、導電膜１２０ｂと導電膜１０４ａには、そ
れぞれ異なる電位を与えることができる。
また、図６（Ｂ）に示すように、酸化物半導体膜１０８は、第１のゲート電極として機
能する導電膜１０４ａと、第２のゲート電極として機能する導電膜１２０ｂのそれぞれと
対向するように位置し、２つのゲート電極として機能する導電膜に挟まれている。第２の
ゲート電極として機能する導電膜１２０ｂのチャネル長方向の長さ及びチャネル幅方向の
長さは、酸化物半導体膜１０８のチャネル長方向の長さ及びチャネル幅方向の長さよりも
それぞれ長く、酸化物半導体膜１０８の全体は、絶縁膜１１４、１１６、１１８を介して
導電膜１２０ｂに覆われている。また、第２のゲート電極として機能する導電膜１２０ｂ
と第１のゲート電極として機能する導電膜１０４ａとは、絶縁膜１０６、１１４、１１６
、１１８に設けられる開口部１４２ｃ、１４２ｄにおいて接続されるため、酸化物半導体
膜１０８のチャネル幅方向の側面は、絶縁膜１１４、１１６、１１８を介して第２のゲー
ト電極として機能する導電膜１２０ｂと対向している。
別言すると、トランジスタ１７０のチャネル幅方向において、第１のゲート電極として
機能する導電膜１０４ａ及び第２のゲート電極として機能する導電膜１２０ｂは、第１の
ゲート絶縁膜として機能する絶縁膜１０６及び第２のゲート絶縁膜として機能する絶縁膜
１１４、１１６、１１８に設けられる開口部において接続すると共に、第１のゲート絶縁
膜として機能する絶縁膜１０６及び第２のゲート絶縁膜として機能する絶縁膜１１４、１
１６、１１８を介して酸化物半導体膜１０８を囲む構成である。
このような構成を有することで、トランジスタ１７０に含まれる酸化物半導体膜１０８
を、第１のゲート電極として機能する導電膜１０４ａ及び第２のゲート電極として機能す
る導電膜１２０ｂの電界によって電気的に囲むことができる。トランジスタ１７０のよう
に、第１のゲート電極及び第２のゲート電極の電界によって、チャネル領域が形成される
酸化物半導体膜を電気的に囲むトランジスタのデバイス構造をｓｕｒｒｏｕｎｄｅｄ ｃ
ｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。
トランジスタ１７０は、ｓ−ｃｈａｎｎｅｌ構造を有するため、第１のゲート電極とし
て機能する導電膜１０４ａによってチャネルを誘起させるための電界を効果的に酸化物半
導体膜１０８に印加することができるため、トランジスタ１７０の電流駆動能力が向上し
、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であ
るため、トランジスタ１７０を微細化することが可能となる。また、トランジスタ１７０
は、第１のゲート電極として機能する導電膜１０４ａ及び第２のゲート電極として機能す
る導電膜１２０ｂによって囲まれた構造を有するため、トランジスタ１７０の機械的強度
を高めることができる。
＜半導体装置の構成例７＞
次に、先に示す半導体装置と異なる態様の半導体装置の構成例について、図７を用いて
説明を行う。図７（Ａ）（Ｂ）は、図３（Ｂ）（Ｃ）に示すトランジスタ１００の変形例
の断面図である。また、図７（Ｃ）（Ｄ）は、図３（Ｂ）（Ｃ）に示すトランジスタ１０
０の変形例の断面図である。なお、図７（Ａ）（Ｂ）（Ｃ）（Ｄ）に示すトランジスタの
上面図としては、図３（Ａ）に示す上面図と同様のため、ここでの説明は省略する。
図７（Ａ）（Ｂ）に示すトランジスタ１００Ａは、図３（Ｂ）（Ｃ）に示すトランジス
タ１００が有する酸化物半導体膜１０８を３層の積層構造としている。より具体的には、
トランジスタ１００Ａが有する酸化物半導体膜１０８は、酸化物半導体膜１０８ａと、酸
化物半導体膜１０８ｂと、酸化物半導体膜１０８ｃと、を有する。
図７（Ｃ）（Ｄ）に示すトランジスタ１００Ｂは、図３（Ｂ）（Ｃ）に示すトランジス
タ１００が有する酸化物半導体膜１０８を２層の積層構造としている。より具体的には、
トランジスタ１００Ｂが有する酸化物半導体膜１０８は、酸化物半導体膜１０８ａと、酸
化物半導体膜１０８ｂと、を有する。
ここで、酸化物半導体膜１０８ａ、１０８ｂ、１０８ｃ、及び酸化物半導体膜１０８に
接する絶縁膜のバンド構造について、図８を用いて説明する。
図８（Ａ）は、絶縁膜１０６ｂ、酸化物半導体膜１０８ａ、１０８ｂ、１０８ｃ、及び
絶縁膜１１４を有する積層構造の膜厚方向のバンド構造の一例である。また、図８（Ｂ）
は、絶縁膜１０６ｂ、酸化物半導体膜１０８ａ、１０８ｂ、及び絶縁膜１１４を有する積
層構造の膜厚方向のバンド構造の一例である。なお、バンド構造は、理解を容易にするた
め絶縁膜１０６ｂ、酸化物半導体膜１０８ａ、１０８ｂ、１０８ｃ、及び絶縁膜１１４の
伝導帯下端のエネルギー準位（Ｅｃ）を示す。
また、図８（Ａ）は、絶縁膜１０６ｂ、１１４として酸化シリコン膜を用い、酸化物半
導体膜１０８ａとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１の金属酸化物
ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８ｂとして金
属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：４：５の金属酸化物ターゲットを用いて形成
される酸化物半導体膜を用い、酸化物半導体膜１０８ｃとして金属元素の原子数比をＩｎ
：Ｇａ：Ｚｎ＝１：３：６の金属酸化物ターゲットを用いて形成される酸化物半導体膜を
用いる構成のバンド図である。
また、図８（Ｂ）は、絶縁膜１０６ｂ、１１４として酸化シリコン膜を用い、酸化物半
導体膜１０８ａとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１の金属酸化物
ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８ｂとして金
属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：６の金属酸化物ターゲットを用いて形成
される金属酸化膜を用いる構成のバンド図である。
図８（Ａ）（Ｂ）に示すように、酸化物半導体膜１０８ａ、１０８ｂにおいて、伝導帯
下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合
するともいうことができる。このようなバンド構造を有するためには、酸化物半導体膜１
０８ａと酸化物半導体膜１０８ｂとの界面において、酸化物半導体にとってトラップ中心
や再結合中心のような欠陥準位を形成するような不純物が存在しないとする。
酸化物半導体膜１０８ａ及び酸化物半導体膜１０８ｂに連続接合を形成するためには、
ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用い
て各膜を大気に触れさせることなく連続して積層することが必要となる。
図８（Ａ）（Ｂ）に示す構成とすることで酸化物半導体膜１０８ａがウェル（井戸）と
なり、上記積層構造を用いたトランジスタにおいて、チャネル領域が酸化物半導体膜１０
８ａに形成されることがわかる。
なお、酸化物半導体膜１０８ｂ、１０８ｃを設けることにより、酸化物半導体膜１０８
ａに形成されうるトラップ準位を遠ざけることができる。
また、トラップ準位がチャネル領域として機能する酸化物半導体膜１０８ａの伝導帯下
端のエネルギー準位（Ｅｃ）より真空準位に遠くなることがあり、トラップ準位に電子が
蓄積しやすくなってしまう。トラップ準位に電子が蓄積されることで、マイナスの固定電
荷となり、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、
トラップ準位が酸化物半導体膜１０８ａの伝導帯下端のエネルギー準位（Ｅｃ）より真空
準位に近くなるような構成すると好ましい。このようにすることで、トラップ準位に電子
が蓄積しにくくなり、トランジスタのオン電流を増大させることが可能であると共に、電
界効果移動度を高めることができる。
また、図８（Ａ）（Ｂ）において、酸化物半導体膜１０８ｂ、１０８ｃは、酸化物半導
体膜１０８ａよりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、酸化物
半導体膜１０８ａの伝導帯下端のエネルギー準位と、酸化物半導体膜１０８ｂ、１０８ｃ
の伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、か
つ２ｅＶ以下、または１ｅＶ以下である。すなわち、酸化物半導体膜１０８ｂ、１０８ｃ
の電子親和力と、酸化物半導体膜１０８ａの電子親和力との差が、０．１５ｅＶ以上、ま
たは０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下である。
このような構成を有することで、酸化物半導体膜１０８ａが電流の主な経路となり、チ
ャネル領域として機能する。また、酸化物半導体膜１０８ｂ、１０８ｃは、チャネル領域
が形成される酸化物半導体膜１０８ａを構成する金属元素の一種以上から構成される酸化
物半導体膜であるため、酸化物半導体膜１０８ａと酸化物半導体膜１０８ｂとの界面にお
いて、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されな
いため、トランジスタの電界効果移動度が高くなる。
また、酸化物半導体膜１０８ｂ、１０８ｃは、チャネル領域の一部として機能すること
を防止するため、導電率が十分に低い材料を用いるものとする。または、酸化物半導体膜
１０８ｂ、１０８ｃには、電子親和力（真空準位と伝導帯下端のエネルギー準位との差）
が酸化物半導体膜１０８ａよりも小さく、伝導帯下端のエネルギー準位が酸化物半導体膜
１０８ａの伝導帯下端エネルギー準位と差分（バンドオフセット）を有する材料を用いる
ものとする。また、ドレイン電圧の大きさに依存したしきい値電圧の差が生じることを抑
制するためには、酸化物半導体膜１０８ｂ、１０８ｃの伝導帯下端のエネルギー準位が、
酸化物半導体膜１０８ａの伝導帯下端のエネルギー準位よりも０．２ｅＶ以上真空準位に
近い材料、好ましくは０．５ｅＶ以上真空準位に近い材料を適用することが好ましい。
また、酸化物半導体膜１０８ｂ、１０８ｃは、膜中にスピネル型の結晶構造が含まれな
いことが好ましい。酸化物半導体膜１０８ｂ、１０８ｃの膜中にスピネル型の結晶構造を
含む場合、該スピネル型の結晶構造と他の領域との界面において、導電膜１１２ａ、１１
２ｂの構成元素が酸化物半導体膜１０８ａへ拡散してしまう場合がある。なお、酸化物半
導体膜１０８ｂ、１０８ｃが後述するＣＡＡＣ−ＯＳである場合、導電膜１１２ａ、１１
２ｂの構成元素、例えば、銅元素のブロッキング性が高くなり好ましい。
酸化物半導体膜１０８ｂ、１０８ｃの膜厚は、導電膜１１２ａ、１１２ｂの構成元素が
酸化物半導体膜１０８ａに拡散することを抑制することのできる膜厚以上であって、絶縁
膜１１４から酸化物半導体膜１０８ａへの酸素の供給を抑制する膜厚未満とする。例えば
、酸化物半導体膜１０８ｂ、１０８ｃの膜厚が１０ｎｍ以上であると、導電膜１１２ａ、
１１２ｂの構成元素が酸化物半導体膜１０８ａへ拡散するのを抑制することができる。ま
た、酸化物半導体膜１０８ｂ、１０８ｃの膜厚を１００ｎｍ以下とすると、絶縁膜１１４
、１１６から酸化物半導体膜１０８ａへ効果的に酸素を供給することができる。
酸化物半導体膜１０８ｂ、１０８ｃがＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＭとしてＴｉ
、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆをＩｎより高い原子数比で有する
ことで、酸化物半導体膜１０８ｂ、１０８ｃのエネルギーギャップを大きく、電子親和力
を小さくしうる。よって、酸化物半導体膜１０８ａとの電子親和力の差を元素Ｍの組成に
よって制御することが可能となる場合がある。また、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ
、Ｎｄ、ＳｎまたはＨｆは、酸素との結合力が強い金属元素であるため、これらの元素を
Ｉｎより高い原子数比で有することで、酸素欠損が生じにくくなる。
また、酸化物半導体膜１０８ｂ、１０８ｃがＩｎ−Ｍ−Ｚｎ酸化物であるとき、Ｚｎお
よびＯを除いてのＩｎおよびＭの原子数比率は、好ましくは、Ｉｎが５０ａｔｏｍｉｃ％
未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％未満
、Ｍが７５ａｔｏｍｉｃ％以上とする。また、酸化物半導体膜１０８ｂ、１０８ｃとして
、酸化ガリウム膜を用いてもよい。
また、酸化物半導体膜１０８ａ、１０８ｂ、１０８ｃが、Ｉｎ−Ｍ−Ｚｎ酸化物の場合
、酸化物半導体膜１０８ａと比較して、酸化物半導体膜１０８ｂ、１０８ｃに含まれるＭ
の原子数比が大きく、代表的には、酸化物半導体膜１０８ａに含まれる上記原子と比較し
て、１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比である
。
また、酸化物半導体膜１０８ａ、１０８ｂ、１０８ｃが、Ｉｎ−Ｍ−Ｚｎ酸化物の場合
、酸化物半導体膜１０８ａをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半
導体膜１０８ｂ、１０８ｃをＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、
ｙ２／ｘ２がｙ１／ｘ１よりも大きく、好ましくは、ｙ２／ｘ２がｙ１／ｘ１よりも１．
５倍以上である。より好ましくは、ｙ２／ｘ２がｙ１／ｘ１よりも２倍以上大きく、さら
に好ましくは、ｙ２／ｘ２がｙ１／ｘ１よりも３倍以上または４倍以上大きい。このとき
、酸化物半導体膜１０８ａにおいて、ｙ１がｘ１以上であると、酸化物半導体膜１０８ａ
を用いるトランジスタに安定した電気特性を付与できるため好ましい。ただし、ｙ１がｘ
１の３倍以上になると、酸化物半導体膜１０８ａを用いるトランジスタの電界効果移動度
が低下してしまうため、ｙ１はｘ１の３倍未満であると好ましい。
酸化物半導体膜１０８ａがＩｎ−Ｍ−Ｚｎ酸化物の場合、酸化物半導体膜１０８ａを成
膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ１：
ｙ１：ｚ１とすると、ｘ１／ｙ１は、１／３以上６以下、さらには１以上６以下であって
、ｚ１／ｙ１は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお
、ｚ１／ｙ１を１以上６以下とすることで、酸化物半導体膜１０８ａとして後述のＣＡＡ
Ｃ−ＯＳが形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉ
ｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１
：２等がある。
また、酸化物半導体膜１０８ｂ、１０８ｃがＩｎ−Ｍ−Ｚｎ酸化物の場合、酸化物半導
体膜１０８ｂ、１０８ｃを成膜するために用いるターゲットにおいて、金属元素の原子数
比をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２とすると、ｘ２／ｙ２＜ｘ１／ｙ１であって、ｚ
２／ｙ２は、１／３以上６以下、さらには１以上６以下であることが好ましい。また、イ
ンジウムに対するＭの原子数比率を大きくすることで、酸化物半導体膜１０８ｂ、１０８
ｃのエネルギーギャップを大きく、電子親和力を小さくすることが可能であるため、ｙ２
／ｘ２を３以上、または４以上とすることが好ましい。ターゲットの金属元素の原子数比
の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：
Ｍ：Ｚｎ＝１：３：５、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：４：２、Ｉ
ｎ：Ｍ：Ｚｎ＝１：４：４、Ｉｎ：Ｍ：Ｚｎ＝１：４：５、Ｉｎ：Ｍ：Ｚｎ＝１：５：５
等がある。
また、酸化物半導体膜１０８ｂ、１０８ｃがＩｎ−Ｍ酸化物の場合、Ｍとして２価の金
属原子（例えば、亜鉛など）を含まない構成とすることで、スピネル型の結晶構造を含有
しない酸化物半導体膜１０８ｂ、１０８ｃを形成することができる。また、酸化物半導体
膜１０８ｂ、１０８ｃとしては、例えば、Ｉｎ−Ｇａ酸化物膜を用いることができる。該
Ｉｎ−Ｇａ酸化物としては、例えば、Ｉｎ−Ｇａ金属酸化物ターゲット（Ｉｎ：Ｇａ＝７
：９３）を用いて、スパッタリング法により形成することができる。また、酸化物半導体
膜１０８ｂ、１０８ｃを、ＤＣ放電を用いたスパッタリング法で成膜するためには、Ｉｎ
：Ｍ＝ｘ：ｙ［原子数比］としたときに、ｙ／（ｘ＋ｙ）を０．９６以下、好ましくは０
．９５以下、例えば０．９３とするとよい。
なお、酸化物半導体膜１０８ａ、１０８ｂ、１０８ｃの原子数比はそれぞれ、誤差とし
て上記の原子数比のプラスマイナス４０％の変動を含む。
また、本実施の形態に係るトランジスタは、上記の構造のそれぞれを自由に組み合わせ
ることが可能である。
＜半導体装置の作製方法１＞
次に、本発明の一態様の半導体装置の作製方法について、図９乃至図１２を用いて詳細
に説明する。
なお、本発明の一態様の半導体装置としては、図１に示す半導体装置と、図３に示すト
ランジスタ１００と、を同じ工程で形成することができるため、図９乃至図１２に示す作
製方法においては、図１に示す半導体装置と、図３に示すトランジスタ１００との作製方
法を合わせて例示する。
なお、半導体装置を構成する膜（絶縁膜、酸化物半導体膜、導電膜等）は、スパッタリ
ング法、化学気相堆積（ＣＶＤ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法を用
いて形成することができる。あるいは、塗布法や印刷法で形成することができる。成膜方
法としては、スパッタリング法、プラズマ化学気相堆積（ＰＥＣＶＤ）法が代表的である
が、熱ＣＶＤ法でもよい。熱ＣＶＤ法の例として、ＭＯＣＶＤ（有機金属化学堆積）法や
ＡＬＤ（原子層成膜）法を使ってもよい。
熱ＣＶＤ法は、チャンバー内を大気圧または減圧下とし、原料ガスと酸化剤を同時にチ
ャンバー内に送り、基板近傍または基板上で反応させて基板上に堆積させることで成膜を
行う。このように、熱ＣＶＤ法は、プラズマを発生させない成膜方法であるため、プラズ
マダメージにより欠陥が生成されることが無いという利点を有する。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが
順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行う。例えば
、それぞれのスイッチングバルブ（高速バルブともよぶ。）を切り替えて２種類以上の原
料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガ
スと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の
原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリ
アガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。
また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第
２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の単原子層
を成膜し、後から導入される第２の原料ガスと反応して、第２の単原子層が第１の単原子
層上に積層されて薄膜が形成される。
このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆
性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数に
よって調節することができるため、精密な膜厚調節が可能であり、微細なトランジスタを
作製する場合に適している。
まず、基板１０２上に導電膜を形成し、該導電膜をリソグラフィ工程及びエッチング工
程を行い加工して、導電膜１０４と、トランジスタ１００のゲート電極として機能する導
電膜１０４ａを形成する。次に、導電膜１０４、１０４ａ上に絶縁膜１０６ａ、１０６ｂ
を形成する（図９（Ａ）参照）。
導電膜１０４、及びゲート電極として機能する導電膜１０４ａは、スパッタリング法、
化学気相堆積（ＣＶＤ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法、を用いて形
成することができる。または、塗布法や印刷法で形成することができる。成膜方法として
は、スパッタリング法、プラズマ化学気相堆積（ＰＥＣＶＤ）法が代表的であるが、先に
説明した有機金属化学気相堆積（ＭＯＣＶＤ）法等の熱ＣＶＤ法、又は原子層堆積（ＡＬ
Ｄ）法を用いてもよい。
本実施の形態では、基板１０２としてガラス基板を用い、導電膜１０４、１０４ａとし
て厚さ１００ｎｍのタングステン膜をスパッタリング法で形成する。
絶縁膜１０６ａ、１０６ｂは、スパッタリング法、ＰＥＣＶＤ法、熱ＣＶＤ法、真空蒸
着法、ＰＬＤ法等を用いて形成することができる。本実施の形態では、ＰＥＣＶＤ法によ
り、絶縁膜１０６ａとして厚さ４００ｎｍの窒化シリコン膜を形成し、絶縁膜１０６ｂと
して厚さ５０ｎｍの酸化窒化シリコン膜を形成する。
なお、絶縁膜１０６ａとしては、窒化シリコン膜の積層構造とすることができる。具体
的には、絶縁膜１０６ａを、第１の窒化シリコン膜と、第２の窒化シリコン膜と、第３の
窒化シリコン膜との３層積層構造とすることができる。該３層積層構造の一例としては、
以下のように形成することができる。
第１の窒化シリコン膜としては、例えば、流量２００ｓｃｃｍのシラン、流量２０００
ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥ−ＣＶ
Ｄ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高
周波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成すれば
よい。
第２の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍ
の窒素、及び流量２０００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥＣＶＤ装置の
反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源
を用いて２０００Ｗの電力を供給して、厚さが３００ｎｍとなるように形成すればよい。
第３の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、及び流量５０００ｓｃ
ｃｍの窒素を原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を１００
Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚
さが５０ｎｍとなるように形成すればよい。
なお、上記第１の窒化シリコン膜、第２の窒化シリコン膜、及び第３の窒化シリコン膜
形成時の基板温度は３５０℃とすることができる。
絶縁膜１０６ａを、窒化シリコン膜の３層の積層構造とすることで、例えば、導電膜１
０４、１０４ａに銅（Ｃｕ）を含む導電膜を用いる場合において、以下の効果を奏する。
第１の窒化シリコン膜は、導電膜１０４、１０４ａからの銅（Ｃｕ）元素の拡散を抑制
することができる。第２の窒化シリコン膜は、水素を放出する機能を有し、ゲート絶縁膜
として機能する絶縁膜の耐圧を向上させることができる。第３の窒化シリコン膜は、第３
の窒化シリコン膜からの水素放出が少なく、且つ第２の窒化シリコン膜からの放出される
水素の拡散を抑制することができる。
絶縁膜１０６ｂとしては、後に形成される酸化物半導体膜１０８との界面特性を向上さ
せるため、酸素を含む絶縁膜で形成されると好ましい。
次に、絶縁膜１０６ｂ上に酸化物半導体膜１０８を形成する（図９（Ｂ）参照）。
本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：
１：１．２（原子数比））を用いて、スパッタリング法により酸化物半導体膜を成膜し、
該酸化物半導体膜上にリソグラフィ工程によりマスクを形成し、該酸化物半導体膜を所望
の形状に加工することで島状の酸化物半導体膜１０８を形成する。
酸化物半導体膜１０８の形成後、１５０℃以上基板の歪み点未満、好ましくは２００℃
以上４５０℃以下、さらに好ましくは３００℃以上４５０℃以下の加熱処理を行ってもよ
い。ここでの加熱処理は、酸化物半導体膜の高純度化処理の一つであり、酸化物半導体膜
１０８に含まれる水素、水等を低減することができる。なお、水素、水等の低減を目的と
した加熱処理は、酸化物半導体膜１０８を島状に加工する前に行ってもよい。
酸化物半導体膜１０８への加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。
ＲＴＡ装置を用いることで、短時間に限り基板の歪み点以上の温度で熱処理を行うことが
できる。そのため、加熱時間を短縮することが可能となる。
なお、酸化物半導体膜１０８への加熱処理は、窒素、酸素、超乾燥空気（水の含有量が
２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または
希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾
燥空気、または希ガスに水素、水等が含まれないことが好ましい。また、窒素または希ガ
ス雰囲気で加熱処理した後、酸素または超乾燥空気雰囲気で加熱してもよい。この結果、
酸化物半導体膜中に含まれる水素、水等を脱離させると共に、酸化物半導体膜中に酸素を
供給することができる。この結果、酸化物半導体膜中に含まれる酸素欠損量を低減するこ
とができる。
なお、スパッタリング法で酸化物半導体膜１０８を形成する場合、スパッタリングガス
は、希ガス（代表的にはアルゴン）、酸素、希ガス及び酸素の混合ガスを適宜用いる。な
お、混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。また、スパ
ッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素
ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは
−１００℃以下、より好ましくは−１２０℃以下にまで高純度化したガスを用いることで
酸化物半導体膜１０８に水分等が取り込まれることを可能な限り防ぐことができる。
また、スパッタリング法で酸化物半導体膜１０８を形成する場合、スパッタリング装置
におけるチャンバーは、酸化物半導体膜１０８にとって不純物となる水等を可能な限り除
去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空（５×１０−７
Ｐａから１×１０−４Ｐａ程度まで）排気することが好ましい。または、ターボ分子ポン
プとコールドトラップを組み合わせて排気系からチャンバー内に気体、特に炭素または水
素を含む気体が逆流しないようにしておくことが好ましい。
次に、絶縁膜１０６ｂ上に導電膜１１２、並びに絶縁膜１０６ｂ及び酸化物半導体膜１
０８上にソース電極及びドレイン電極として機能する導電膜１１２ａ、１１２ｂを形成す
る（図９（Ｃ）参照）。
本実施の形態では、導電膜１１２、１１２ａ、１１２ｂとして、厚さ５０ｎｍのタング
ステン膜と、厚さ４００ｎｍのアルミニウム膜との積層膜をスパッタリング法により成膜
し、該積層膜上にリソグラフィ工程によりマスクを形成し、該積層膜を所望の形状に加工
することで、導電膜１１２、１１２ａ、１１２ｂを形成する。なお、本実施の形態におい
ては、導電膜１１２、１１２ａ、１１２ｂの２層の積層構造としたが、これに限定されな
い。例えば、導電膜１１２、１１２ａ、１１２ｂとして、厚さ５０ｎｍのタングステン膜
と、厚さ４００ｎｍのアルミニウム膜と、厚さ１００ｎｍのチタン膜との３層の積層構造
としてもよい。
また、導電膜１１２、１１２ａ、１１２ｂを形成後に、酸化物半導体膜１０８の表面（
バックチャネル側）を洗浄してもよい。該洗浄方法としては、例えば、リン酸等の薬液を
用いた洗浄が挙げられる。リン酸等の薬液を用いた洗浄を行うことで、酸化物半導体膜１
０８の表面に付着した不純物（例えば、導電膜１１２、１１２ａ、１１２ｂに含まれる元
素等）を除去することができる。
なお、導電膜１１２、１１２ａ、１１２ｂの形成時、及び／または上記洗浄工程におい
て、酸化物半導体膜１０８の一部に凹部が形成される場合がある。
以上の工程でトランジスタ１００が形成される。
次に、絶縁膜１０６ｂ及び導電膜１１２上、並びに酸化物半導体膜１０８及び導電膜１
１２ａ、１１２ｂ上に絶縁膜１１４、１１６を形成する（図１０（Ａ）参照）。
なお、絶縁膜１１４を形成した後、大気に曝すことなく、連続的に絶縁膜１１６を形成
することが好ましい。絶縁膜１１４を形成後、大気開放せず、原料ガスの流量、圧力、高
周波電力及び基板温度の一以上を調整して、絶縁膜１１６を連続的に形成することで、絶
縁膜１１４と絶縁膜１１６の界面において大気成分由来の不純物濃度を低減することがで
きるとともに、絶縁膜１１４、１１６に含まれる酸素を酸化物半導体膜１０８に移動させ
ることが可能となり、酸化物半導体膜１０８の酸素欠損量を低減することが可能となる。
例えば、絶縁膜１１４として、ＰＥＣＶＤ法を用いて、酸化窒化シリコン膜を形成する
ことができる。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体
を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラ
ン、トリシラン、フッ化シラン等がある。酸化性気体としては、一酸化二窒素、二酸化窒
素等がある。また、上記の堆積性気体に対する酸化性気体を２０倍より大きく１００倍未
満、好ましくは４０倍以上８０倍以下とし、処理室内の圧力を１００Ｐａ未満、好ましく
は５０Ｐａ以下とするＰＥＣＶＤ法を用いることで、絶縁膜１１４が、窒素を含み、且つ
欠陥量の少ない絶縁膜となる。
本実施の形態においては、絶縁膜１１４として、基板１０２を保持する温度を２２０℃
とし、流量５０ｓｃｃｍのシラン及び流量２０００ｓｃｃｍの一酸化二窒素を原料ガスと
し、処理室内の圧力を２０Ｐａとし、平行平板電極に供給する高周波電力を１３．５６Ｍ
Ｈｚ、１００Ｗ（電力密度としては１．６×１０−２Ｗ／ｃｍ２）とするＰＥＣＶＤ法を
用いて、酸化窒化シリコン膜を形成する。
絶縁膜１１６としては、ＰＥＣＶＤ装置の真空排気された処理室内に載置された基板を
１８０℃以上２８０℃以下、さらに好ましくは２００℃以上２４０℃以下に保持し、処理
室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに
好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ
／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０．３５
Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリ
コン膜を形成する。
絶縁膜１１６の成膜条件として、上記圧力の反応室において上記パワー密度の高周波電
力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し
、原料ガスの酸化が進むため、絶縁膜１１６中における酸素含有量が化学量論的組成より
も多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の結合力
が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果、化学量
論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物
絶縁膜を形成することができる。
なお、絶縁膜１１６の形成工程において、絶縁膜１１４が酸化物半導体膜１０８の保護
膜となる。したがって、酸化物半導体膜１０８へのダメージを低減しつつ、パワー密度の
高い高周波電力を用いて絶縁膜１１６を形成することができる。
なお、絶縁膜１１６の成膜条件において、酸化性気体に対するシリコンを含む堆積性気
体の流量を増加することで、絶縁膜１１６の欠陥量を低減することが可能である。代表的
には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現
れる信号のスピン密度が６×１０１７ｓｐｉｎｓ／ｃｍ３未満、好ましくは３×１０１７
ｓｐｉｎｓ／ｃｍ３以下、好ましくは１．５×１０１７ｓｐｉｎｓ／ｃｍ３以下である欠
陥量の少ない酸化物絶縁層を形成することができる。この結果トランジスタの信頼性を高
めることができる。
絶縁膜１１４、１１６を形成した後、加熱処理を行ってもよい。該加熱処理により、絶
縁膜１１４、１１６に含まれる窒素酸化物を低減することができる。また、上記加熱処理
により、絶縁膜１１４、１１６に含まれる酸素の一部を酸化物半導体膜１０８に移動させ
、酸化物半導体膜１０８に含まれる酸素欠損量を低減することができる。
絶縁膜１１４、１１６への加熱処理の温度は、代表的には、１５０℃以上４００℃以下
、好ましくは３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下とする。
加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐ
ｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の
雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等
が含まれないことが好ましい該加熱処理には、電気炉、ＲＴＡ装置等を用いることができ
る。
本実施の形態では、窒素及び酸素雰囲気で、３５０℃、１時間の加熱処理を行う。
次に、絶縁膜１１６上に酸素の脱離を抑制する保護膜１３０を形成する。その後、保護
膜１３０を介して絶縁膜１１４、１１６及び酸化物半導体膜１０８に酸素１４１を添加す
る（図１０（Ｂ）参照）。
酸素の脱離を抑制する保護膜１３０は、インジウム、亜鉛、チタン、アルミニウム、タ
ングステン、タンタル、またはモリブデンの中から選ばれる少なくとも１以上を有する。
例えば、上述した金属元素を成分とする合金、上述した金属元素を組み合わせた合金、上
述した金属元素を有する金属酸化物、上述した金属元素を有する金属窒化物、または上述
した金属元素を有する金属窒化酸化物等の導電性を有する材料を用いて形成する。
酸素の脱離を抑制する保護膜１３０としては、例えば、窒化タンタル膜、チタン膜、イ
ンジウム錫酸化物（以下ＩＴＯともいう）膜、アルミニウム膜、酸化物半導体膜（例えば
、ＩＧＺＯ膜（Ｉｎ：Ｇａ：Ｚｎ＝１：４：５（原子数比））等）を用いることができる
。
酸素の脱離を抑制する保護膜１３０の厚さは、１ｎｍ以上２０ｎｍ以下、または２ｎｍ
以上１０ｎｍ以下とすることができる。本実施の形態では、保護膜１３０としては、厚さ
５ｎｍの窒化タンタル膜を用いる。
保護膜１３０を介して絶縁膜１１４、１１６及び酸化物半導体膜１０８に酸素１４１を
添加する方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等がある。
絶縁膜１１６上に保護膜１３０を設けて酸素を添加することで、保護膜１３０が絶縁膜１
１６から酸素が脱離することを抑制する保護膜として機能する。このため、絶縁膜１１４
、１１６及び酸化物半導体膜１０８により多くの酸素を添加することができる。なお、成
膜後の絶縁膜１１４、１１６、及び酸化物半導体膜１０８が化学量論的組成よりも多い酸
素を含有する場合においては、絶縁膜１１４、１１６、及び酸化物半導体膜１０８に酸素
１４１の添加を行わなくてもよい。
また、プラズマ処理で酸素の導入を行う場合、マイクロ波で酸素を励起し、高密度な酸
素プラズマを発生させることで、絶縁膜１１６への酸素導入量を増加させることができる
。
次に、保護膜１３０を除去し、絶縁膜１１６上に絶縁膜１１８を形成する（図１１（Ａ
）参照）。
なお、保護膜１３０は、酸素１４１が添加されることにより、金属（インジウム、亜鉛
、チタン、アルミニウム、タングステン、タンタル、またはモリブデン）の酸化物または
窒化物の絶縁膜となる。また、本実施の形態においては、保護膜１３０を除去したのち、
絶縁膜１１８を形成する方法を例示したが、これに限定されず、保護膜１３０を除去せず
に、保護膜１３０上に絶縁膜１１８を形成してもよい。
なお、絶縁膜１１８の形成前、または絶縁膜１１８の形成後に加熱処理を行って、絶縁
膜１１４、１１６に含まれる過剰酸素を酸化物半導体膜１０８中に拡散させ、酸化物半導
体膜１０８中の酸素欠損を補填することができる。あるいは、絶縁膜１１８を加熱成膜と
することで、絶縁膜１１４、１１６に含まれる過剰酸素を酸化物半導体膜１０８中に拡散
させ、酸化物半導体膜１０８中の酸素欠損を補填することができる。
絶縁膜１１８をＰＥＣＶＤ法で形成する場合、基板温度は３００℃以上４００℃以下に
、好ましくは３２０℃以上３７０℃以下にすることで、緻密な膜を形成できるため好まし
い。
例えば、絶縁膜１１８としてＰＥＣＶＤ法により窒化シリコン膜を形成する場合、シリ
コンを含む堆積性気体、窒素、及びアンモニアを原料ガスとして用いることが好ましい。
窒素と比較して少量のアンモニアを用いることで、プラズマ中でアンモニアが解離し、活
性種が発生する。該活性種が、シリコンを含む堆積性気体に含まれるシリコン及び水素の
結合、及び窒素の三重結合を切断する。この結果、シリコン及び窒素の結合が促進され、
シリコン及び水素の結合が少なく、欠陥が少なく、緻密な窒化シリコン膜を形成すること
ができる。一方、窒素に対するアンモニアの量が多いと、シリコンを含む堆積性気体及び
窒素の分解が進まず、シリコン及び水素結合が残存してしまい、欠陥が増大した、且つ粗
な窒化シリコン膜が形成されてしまう。これらのため、原料ガスにおいて、アンモニアに
対する窒素の流量比を５以上５０以下、１０以上５０以下とすることが好ましい。
本実施の形態においては、絶縁膜１１８として、ＰＥＣＶＤ装置を用いて、シラン、窒
素、及びアンモニアの原料ガスから、厚さ５０ｎｍの窒化シリコン膜を形成する。流量は
、シランが５０ｓｃｃｍ、窒素が５０００ｓｃｃｍであり、アンモニアが１００ｓｃｃｍ
である。処理室の圧力を１００Ｐａ、基板温度を３５０℃とし、２７．１２ＭＨｚの高周
波電源を用いて１０００Ｗの高周波電力を平行平板電極に供給する。ＰＥＣＶＤ装置は電
極面積が６０００ｃｍ２である平行平板型のＰＥＣＶＤ装置であり、供給した電力を単位
面積あたりの電力（電力密度）に換算すると１．７×１０−１Ｗ／ｃｍ２である。
また、絶縁膜１１８の形成後に、加熱処理を行ってもよい。該加熱処理の温度は、代表
的には、１５０℃以上４００℃以下、好ましくは３００℃以上４００℃以下、好ましくは
３２０℃以上３７０℃以下とする。上記加熱処理を行う際には、絶縁膜１１４、１１６の
水素および水が低減されているため、上述したような酸化物半導体膜１０８の欠陥の発生
は抑えられている。
次に、絶縁膜１０６ａ、１０６ｂ、１１４、１１６、１１８の一部を除去して導電膜１
０４に達する開口部１４２を形成する。また、絶縁膜１１４、１１６、１１８の一部を除
去して導電膜１１２ｂに達する開口部１４２ａを形成する（図１１（Ｂ）参照）。
開口部１４２、１４２ａの形成方法としては、絶縁膜１１８上にリソグラフィ工程によ
りマスクを形成し、絶縁膜１０６ａ、１０６ｂ、１１４、１１６、１１８の所望の領域を
加工することで形成できる。なお、開口部１４２、１４２ａとしては、例えば、グレート
ーンマスクまたはハーフトーンマスクを用いて形成することができる。また、本実施の形
態においては、開口部１４２と開口部１４２ａを同一の工程で形成する方法について例示
したが、これに限定されず、例えば、開口部１４２と開口部１４２ａとを異なる工程で形
成してもよい。
次に、開口部１４２、１４２ａを覆うように、絶縁膜１１８、導電膜１０４、１１２ｂ
上に導電膜を形成し、該導電膜を所望の形状に加工することで、導電膜１２０、及び導電
膜１２０ａを形成する（図１２（Ａ）参照）。
導電膜１２０、１２０ａとしては、酸化タングステンを含むインジウム酸化物、酸化タ
ングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタ
ンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコ
ンを添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる
。また、導電膜１２０、１２０ａとしては、例えば、スパッタリング法を用いて形成する
ことができる。本実施の形態においては、膜厚１１０ｎｍの酸化シリコンを添加したイン
ジウム錫酸化物膜を、スパッタリング装置を用いてする。
次に、導電膜１２０、及び導電膜１２０ａ上に絶縁膜を形成し、該絶縁膜を所望の形状
に加工することで、絶縁膜１２２を形成する（図１２（Ｂ）参照）。
本実施の形態では、絶縁膜１２２として、ＰＥＣＶＤ装置を用いて、シラン及び窒素の
原料ガスから、厚さ１００ｎｍの窒化シリコン膜を形成する。流量は、シランが２００ｓ
ｃｃｍ、窒素が５０００ｓｃｃｍである。処理室の圧力を１００Ｐａ、基板温度を３５０
℃とし、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの高周波電力を平行平板電極
に供給する。
絶縁膜１２２の形成条件として、上述のように原料ガスにアンモニアガスを用いないこ
とで、絶縁膜１２２から放出されるアンモニアガスを抑制することができる。
以上の工程により、図１及び図３に示す半導体装置を作製することができる。
＜半導体装置の作製方法２＞
次に、本発明の一態様の半導体装置である図４に示すトランジスタ１５０の作製方法に
ついて、図１３乃至図１５を用いて、以下詳細に説明する。なお、図１３乃至図１５は、
トランジスタ１５０の作製方法を示す断面図である。
まず、図９（Ｂ）に示す工程と同様の工程を行い、その後、酸化物半導体膜１０８上に
絶縁膜１１４、１１６、及び酸素の脱離を抑制する保護膜１３０を形成する（図１３（Ａ
）参照）。
次に、保護膜１３０を介して絶縁膜１１４、１１６、及び酸化物半導体膜１０８に酸素
１４１を添加する（図１３（Ｂ）参照）。
次に、保護膜１３０を除去し、絶縁膜１１６を露出させる（図１３（Ｃ）参照）。
次に、絶縁膜１１６上にリソグラフィ工程によりマスクを形成し、絶縁膜１１４及び絶
縁膜１１６の所望の領域に開口部１４１ａ、１４１ｂを形成する。なお、開口部１４１ａ
、１４１ｂは、酸化物半導体膜１０８に達する（図１３（Ｄ）参照）。
次に、開口部１４１ａ、１４１ｂを覆うように、酸化物半導体膜１０８及び絶縁膜１１
６上に導電膜を成膜し、該導電膜上にリソグラフィ工程によりマスクを形成し、該導電膜
を所望の形状に加工することで、導電膜１１２ａ、１１２ｂを形成する（図１４（Ａ）参
照）。
次に、絶縁膜１１６、及び導電膜１１２ａ、１１２ｂ上に絶縁膜１１８を形成する（図
１４（Ｂ）参照）。
次に、絶縁膜１１８上にリソグラフィ工程によりマスクを形成し、絶縁膜１１８の所望
の領域に開口部１４２ｂを形成する。なお、開口部１４２ｂは、導電膜１１２ｂに達する
（図１４（Ｃ）参照）。
次に、開口部１４２ｂを覆うように、絶縁膜１１８及び導電膜１１２ｂ上に導電膜を形
成し、該導電膜を所望の形状に加工することで、導電膜１２０ａを形成する（図１５（Ａ
）参照）。
次に、絶縁膜１１８及び導電膜１２０ａ上に絶縁膜を形成し、該絶縁膜を所望の形状に
加工することで、絶縁膜１２２を形成する。なお、絶縁膜１２２は、導電膜１２０ａの端
部を覆う（図１５（Ｂ）参照）。
以上の工程で図４に示すトランジスタ１５０を作製することができる。
なお、図５に示すトランジスタ１６０としては、図１３（Ｄ）に示す開口部１４１ａ、
１４１ｂの形成の際に、酸化物半導体膜１０８のチャネル領域上に、絶縁膜１１４、１１
６を島状に加工し、その後、図４に示すトランジスタ１５０と同様の工程を経ることで作
製することができる。
＜半導体装置の作製方法３＞
次に、本発明の一態様の半導体装置であるトランジスタ１７０の作製方法について、図
１６及び図１７を用いて、以下詳細に説明する。
なお、図１６（Ａ）（Ｃ）及び図１７（Ａ）（Ｃ）は、トランジスタ１７０のチャネル
長方向の作製方法の断面図を表し、図１６（Ｂ）（Ｄ）及び図１７（Ｂ）（Ｄ）は、トラ
ンジスタ１７０のチャネル幅方向の作製方法の断面図を表す。
まず、図１１（Ａ）に示す工程と同様の工程を経て、絶縁膜１１６上に絶縁膜１１８を
形成する（図１６（Ａ）（Ｂ）参照）。
次に、絶縁膜１１８上にリソグラフィ工程によりマスクを形成し、絶縁膜１１４、１１
６、１１８の所望の領域に開口部１４２ａを形成する。また、絶縁膜１１８上にリソグラ
フィ工程によりマスクを形成し、絶縁膜１０６ａ、１０６ｂ、１１４、１１６、１１８の
所望の領域に開口部１４２ｃ、１４２ｄを形成する。なお、開口部１４２ａは、導電膜１
１２ｂに達するように形成される。また、開口部１４２ｃ、１４２ｄは、それぞれ導電膜
１０４ａに達するように形成される（図１６（Ｃ）（Ｄ）参照）
なお、開口部１４２ａと開口部１４２ｃ、１４２ｄは、同時に形成してもよく、異なる
工程で形成してもよい。開口部１４２ａと開口部１４２ｃ、１４２ｄを同時に形成する場
合、例えば、グレートーンマスクまたはハーフトーンマスクを用いて形成することができ
る。
次に、開口部１４２ａ、１４２ｃ、１４２ｄを覆うように絶縁膜１１８上に導電膜を形
成し、該導電膜を所望の形状に加工することで、導電膜１２０ａ、１２０ｂを形成する（
図１７（Ａ）（Ｂ）参照）。
次に、絶縁膜１１８、及び導電膜１２０ａ、１２０ｂ上に絶縁膜を形成し、該絶縁膜を
所望の形状に加工することで、絶縁膜１２２を形成する（図１７（Ｃ）（Ｄ）参照）。
以上の工程で図６に示すトランジスタ１７０を作製することができる。
（実施の形態２）
本実施の形態では、本発明の一態様の半導体装置が有する酸化物半導体膜の構成につい
て以下詳細に説明を行う。
＜酸化物半導体の構造＞
まず、酸化物半導体の構造について説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けら
れる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ
Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物
半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ ｌ
ｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物
半導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−
ＯＳ、多結晶酸化物半導体、ｎｃ−ＯＳなどがある。
非晶質構造の定義としては、一般に、準安定状態で固定化していないこと、等方的であ
って不均質構造を持たないことなどが知られている。また、結合角度が柔軟であり、短距
離秩序性は有するが、長距離秩序性を有さない構造と言い換えることもできる。
逆の見方をすると、本質的に安定な酸化物半導体の場合、完全な非晶質（ｃｏｍｐｌｅ
ｔｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体と呼ぶことはできない。また、等方的でな
い（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化
物半導体と呼ぶことはできない。ただし、ａ−ｌｉｋｅ ＯＳは、微小な領域において周
期構造を有するものの、鬆（ボイドともいう。）を有し、不安定な構造である。そのため
、物性的には非晶質酸化物半導体に近いといえる。
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物
半導体の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒ
ｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高
分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一
方、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーと
もいう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に
起因する電子移動度の低下が起こりにくいといえる。
以下では、ＴＥＭによって観察したＣＡＡＣ−ＯＳについて説明する。図１８（Ａ）に
、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。
高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏ
ｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を
、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、
日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行う
ことができる。
図１８（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図１８（Ｂ）に示す
。図１８（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認でき
る。金属原子の各層の配列は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）
または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
図１８（Ｂ）に示すように、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図１８（Ｃ
）は、特徴的な原子配列を、補助線で示したものである。図１８（Ｂ）および図１８（Ｃ
）より、ペレット一つの大きさは１ｎｍ以上３ｎｍ以下程度であり、ペレットとペレット
との傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。したがって、
ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、Ｃ
ＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ
）を有する酸化物半導体と呼ぶこともできる。
ここで、Ｃｓ補正高分解能ＴＥＭ像をもとに、基板５１２０上のＣＡＡＣ−ＯＳのペレ
ット５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造
となる（図１８（Ｄ）参照）。図１８（Ｃ）で観察されたペレットとペレットとの間で傾
きが生じている箇所は、図１８（Ｄ）に示す領域５１６１に相当する。
また、図１９（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣ
ｓ補正高分解能ＴＥＭ像を示す。図１９（Ａ）の領域（１）、領域（２）および領域（３
）を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図１９（Ｂ）、図１９（Ｃ）および
図１９（Ｄ）に示す。図１９（Ｂ）、図１９（Ｃ）および図１９（Ｄ）より、ペレットは
、金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しか
しながら、異なるペレット間で、金属原子の配列に規則性は見られない。
次に、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣ
ＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−Ｏ
Ｓに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図２０（Ａ）に示すよ
うに回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａ
ＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向
性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
なお、ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１
°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°
近傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれること
を示している。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造
解析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａ
ｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、Ｉ
ｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５
６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析
（φスキャン）を行っても、図２０（Ｂ）に示すように明瞭なピークは現れない。これに
対し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφ
スキャンした場合、図２０（Ｃ）に示すように（１１０）面と等価な結晶面に帰属される
ピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは
、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａ
ＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍ
の電子線を入射させると、図２１（Ａ）に示すような回折パターン（制限視野透過電子回
折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４
の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても
、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に
略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプロー
ブ径が３００ｎｍの電子線を入射させたときの回折パターンを図２１（Ｂ）に示す。図２
１（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても
、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる
。なお、図２１（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面お
よび（１００）面などに起因すると考えられる。また、図２１（Ｂ）における第２リング
は（１１０）面などに起因すると考えられる。
上述したように、ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の
結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、逆の見方をす
るとＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金
属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸
素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、
二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合が
ある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャ
リア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップと
なる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
不純物および酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体で
ある。具体的には、キャリア密度を８×１０１１／ｃｍ３未満、好ましくは１×１０１１
／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ
３以上とすることができる。そのような酸化物半導体を、高純度真性または実質的に高純
度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低
い。即ち、安定な特性を有する酸化物半導体であるといえる。
＜ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。
ｎｃ−ＯＳは、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明
確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は
、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の大きさであることが多い。な
お、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸
化物半導体と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界
を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレット
と起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと
呼ぶ場合がある。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上
３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペ
レット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。し
たがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導
体と区別が付かない場合がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径の
Ｘ線を用いた場合、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークは
検出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（例えば５０
ｎｍ以上）の電子線を用いる電子回折を行うと、ハローパターンのような回折パターンが
観測される。一方、ｎｃ−ＯＳに対し、ペレットの大きさと近いかペレットより小さいプ
ローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、
ｎｃ−ＯＳに対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高
い領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測され
る場合がある。
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ
−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有
する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌ
ｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため
、ｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くな
る。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのた
め、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
＜ａ−ｌｉｋｅ ＯＳ＞
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物
半導体である。
ａ−ｌｉｋｅ ＯＳは、高分解能ＴＥＭ像において鬆が観察される場合がある。また、
高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認
することのできない領域と、を有する。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋ
ｅ ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すた
め、電子照射による構造の変化を示す。
電子照射を行う試料として、ａ−ｌｉｋｅ ＯＳ（試料Ａと表記する。）、ｎｃ−ＯＳ
（試料Ｂと表記する。）およびＣＡＡＣ−ＯＳ（試料Ｃと表記する。）を準備する。いず
れの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試
料は、いずれも結晶部を有することがわかる。
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば
、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層
を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。こ
れらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度
であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞
の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と
見なすことができる。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図３３は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例であ
る。ただし、上述した格子縞の長さを結晶部の大きさとしている。図３３より、ａ−ｌｉ
ｋｅ ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体
的には、図３３中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程
度の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０８ｅ−／ｎ
ｍ２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−Ｏ
ＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−
／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、
図３３中の（２）および（３）で示すように、電子の累積照射量によらず、ｎｃ−ＯＳお
よびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度および２．１ｎｍ程度
であることがわかる。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合が
ある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとん
ど見られないことがわかる。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−
ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比
べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結
晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡ
Ｃ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結
晶の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、
菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よ
って、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体におい
て、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。ま
た、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において
、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ
３未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異な
る単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積も
ることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わ
せる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少な
い種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。
なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ
、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み
合わせて用いることができる。
（実施の形態３）
本実施の形態においては、先の実施の形態で例示したトランジスタを有する表示装置の
一例について、図２２乃至図２４を用いて以下説明を行う。
図２２は、表示装置の一例を示す上面図である。図２２示す表示装置７００は、第１の
基板７０１上に設けられた画素部７０２と、第１の基板７０１に設けられたソースドライ
バ回路部７０４及びゲートドライバ回路部７０６と、画素部７０２、ソースドライバ回路
部７０４、及びゲートドライバ回路部７０６を囲むように配置されるシール材７１２と、
第１の基板７０１に対向するように設けられる第２の基板７０５と、を有する。なお、第
１の基板７０１と第２の基板７０５は、シール材７１２によって封止されている。すなわ
ち、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６は、
第１の基板７０１とシール材７１２と第２の基板７０５によって封止されている。なお、
図２２には図示しないが、第１の基板７０１と第２の基板７０５の間には表示素子が設け
られる。
また、表示装置７００は、第１の基板７０１上のシール材７１２によって囲まれている
領域とは異なる領域に、画素部７０２、ソースドライバ回路部７０４、及びゲートドライ
バ回路部７０６と電気的に接続されるＦＰＣ端子部７０８（ＦＰＣ：Ｆｌｅｘｉｂｌｅ
ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）が設けられる。また、ＦＰＣ端子部７０８には、ＦＰ
Ｃ７１６が接続され、ＦＰＣ７１６によって画素部７０２、ソースドライバ回路部７０４
、及びゲートドライバ回路部７０６に各種信号等が供給される。また、画素部７０２、ソ
ースドライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部７０８には
、信号線７１０が各々接続されている。ＦＰＣ７１６により供給される各種信号等は、信
号線７１０を介して、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回路
部７０６、及びＦＰＣ端子部７０８に与えられる。
また、表示装置７００にゲートドライバ回路部７０６を複数設けてもよい。また、表示
装置７００としては、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を
画素部７０２と同じ第１の基板７０１に形成している例を示しているが、この構成に限定
されない。例えば、ゲートドライバ回路部７０６のみを第１の基板７０１に形成しても良
い、またはソースドライバ回路部７０４のみを第１の基板７０１に形成しても良い。この
場合、ソースドライバ回路またはゲートドライバ回路等が形成された基板（例えば、単結
晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を、第１の基板７０１に実装す
る構成としても良い。なお、別途形成した駆動回路基板の接続方法は、特に限定されるも
のではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法など
を用いることができる。
また、表示装置７００が有する画素部７０２、ソースドライバ回路部７０４及びゲート
ドライバ回路部７０６は、配線部、または複数のトランジスタを有しており、本発明の一
態様の半導体装置を適用することができる。
また、表示装置７００は、様々な素子を有することが出来る。該素子の一例としては、
液晶素子、ＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、
有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色Ｌ
ＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、電子
インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ
（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素
子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッ
ター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェアレンス・モジュレーシ
ョン）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレ
クトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブ、など
、電気的磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒
体を有するものがある。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイな
どがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディ
スプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏ
ｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。
液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ
、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射
型液晶ディスプレイ）などがある。電子インク又は電気泳動素子を用いた表示装置の一例
としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディ
スプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能
を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、
銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなど
の記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することが
できる。
なお、表示装置７００における表示方式は、プログレッシブ方式やインターレース方式
等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、Ｒ
ＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの
画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配
列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素によって、異なる２
色を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以
上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよ
い。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ
表示の表示装置に適用することもできる。
また、バックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色光（
Ｗ）を用いて表示装置をフルカラー表示させるために、着色層（カラーフィルタともいう
。）を用いてもよい。着色層は、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）
、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで、
着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層を
有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない領
域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配置
することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２割
から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発光
素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、ホワイト（Ｗ）を、それぞれの
発光色を有する素子から発光させても構わない。自発光素子を用いることで、着色層を用
いた場合よりも、さらに消費電力を低減できる場合がある。
本実施の形態においては、表示素子として液晶素子及びＥＬ素子を用いる構成について
、図２３及び図２４を用いて説明する。なお、図２３は、図２２に示す一点鎖線Ｑ−Ｒに
おける断面図であり、表示素子として液晶素子を用いた構成である。また、図２４は、図
２２に示す一点鎖線Ｑ−Ｒにおける断面図であり、表示素子としてＥＬ素子を用いた構成
である。
まず、図２３及び図２４に示す共通部分について最初に説明し、次に異なる部分につい
て以下説明する。
＜表示装置の共通部分に関する説明＞
図２３及び図２４に示す表示装置７００は、引き回し配線部７１１と、画素部７０２と
、ソースドライバ回路部７０４と、ＦＰＣ端子部７０８と、を有する。また、引き回し配
線部７１１は、信号線７１０を有する。また、画素部７０２は、トランジスタ７５０及び
容量素子７９０（容量素子７９０ａまたは容量素子７９０ｂ）を有する。また、ソースド
ライバ回路部７０４は、トランジスタ７５２を有する。
引き回し配線部７１１には、図１または図２に示す半導体装置を用いることができる。
なお、図２３及び図２４については、煩雑になることを避けるため、信号線７１０のみを
図示している。
また、信号線７１０は、トランジスタ７５０、７５２のソース電極及びドレイン電極と
して機能する導電膜と同じ工程で形成される。なお、信号線７１０は、トランジスタ７５
０、７５２のソース電極及びドレイン電極と異なる工程で形成された導電膜、例えばゲー
ト電極として機能する導電膜としてもよい。信号線７１０として、例えば、銅元素を含む
材料を用いた場合、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可能とな
る。
トランジスタ７５０及びトランジスタ７５２は、先に示すトランジスタを用いることが
できる。
本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物
半導体膜を有する。該トランジスタは、オフ状態における電流値（オフ電流値）を低くす
ることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源
オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なく
することができるため、消費電力を抑制する効果を奏する。
また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるた
め、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表
示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するド
ライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路とし
て、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置
の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトラン
ジスタを用いることで、高画質な画像を提供することができる。
また、ＦＰＣ端子部７０８は、接続電極７６０、異方性導電膜７８０、及びＦＰＣ７１
６を有する。なお、接続電極７６０は、トランジスタ７５０、７５２のソース電極及びド
レイン電極として機能する導電膜と同じ工程で形成される。また、接続電極７６０は、Ｆ
ＰＣ７１６が有する端子と異方性導電膜７８０を介して、電気的に接続される。
また、第１の基板７０１及び第２の基板７０５としては、例えばガラス基板を用いるこ
とができる。また、第１の基板７０１及び第２の基板７０５として、可撓性を有する基板
を用いてもよい。該可撓性を有する基板としては、例えばプラスチック基板等が挙げられ
る。
また、第２の基板７０５側には、ブラックマトリクスとして機能する遮光膜７３８と、
カラーフィルタとして機能する着色膜７３６と、遮光膜７３８及び着色膜７３６に接する
絶縁膜７３４が設けられる。
また、第１の基板７０１と第２の基板７０５の間には、構造体７７８が設けられる。構
造体７７８は、絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
第１の基板７０１と第２の基板７０５の間の距離（セルギャップ）を制御するために設け
られる。なお、構造体７７８として、球状のスペーサを用いていても良い。また、図２３
においては、構造体７７８を第２の基板７０５側に設ける構成について例示したが、これ
に限定されない。例えば、図２４に示すように第１の基板７０１側に構造体７７８を設け
る構成、または第１の基板７０１及び第２の基板７０５双方に構造体７７８を設ける構成
としてもよい。
また、図２３及び図２４において、トランジスタ７５０、トランジスタ７５２、及び容
量素子７９０上に、絶縁膜７６４、７６６、７６８、７６９が設けられている。
絶縁膜７６４、７６６、７６８、７６９としては、それぞれ先の実施の形態に示す絶縁
膜１１４、１１６、１１８、１２２と、同様の材料及び作製方法により形成することがで
きる。
＜表示素子として液晶素子を用いる表示装置の構成例＞
図２３に示す表示装置７００は、容量素子７９０ａを有する。容量素子７９０ａは、一
対の電極間に誘電体を有する構造である。より詳しくは、容量素子７９０ａの一方の電極
としては、トランジスタ７５０の半導体層として機能する酸化物半導体膜と同一の酸化物
半導体膜を成膜する工程を経て形成された導電性の高い酸化物半導体膜を用い、容量素子
７９０ａの他方の電極としては、トランジスタ７５０と電気的に接続される導電膜７７２
を用いる。
ここで、容量素子７９０ａの一対の電極の一方として機能する導電性の高い酸化物半導
体膜について、以下説明を行う。
＜導電性の高い酸化物半導体膜について＞
酸素欠損が形成された酸化物半導体に水素を添加すると、酸素欠損サイトに水素が入り
伝導帯近傍にドナー準位が形成される。この結果、酸化物半導体は、導電性が高くなり、
導電体化する。導電体化された酸化物半導体を酸化物導電体ということができる。一般に
、酸化物半導体は、エネルギーギャップが大きいため、可視光に対して透光性を有する。
一方、酸化物導電体は、伝導帯近傍にドナー準位を有する酸化物半導体である。したがっ
て、該ドナー準位による吸収の影響は小さく、可視光に対して酸化物半導体と同程度の透
光性を有する。
ここで、酸化物半導体で形成される膜（以下、酸化物半導体膜（ＯＳ）という。）及び
酸化物導電体で形成される膜（以下、酸化物導電体膜（ＯＣ）という。）それぞれにおけ
る、抵抗率の温度依存性について、図２８を用いて説明する。図２８において、横軸に測
定温度を示し、縦軸に抵抗率を示す。また、酸化物半導体膜（ＯＳ）の測定結果を丸印で
示し、酸化物導電体膜（ＯＣ）の測定結果を四角印で示す。
なお、酸化物半導体膜（ＯＳ）を含む試料は、ガラス基板上に、原子数比がＩｎ：Ｇａ
：Ｚｎ＝１：１：１．２のスパッタリングターゲットを用いたスパッタリング法により厚
さ３５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成し、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：４
：５のスパッタリングターゲットを用いたスパッタリング法により厚さ２０ｎｍのＩｎ−
Ｇａ−Ｚｎ酸化物膜を形成し、４５０℃の窒素雰囲気で加熱処理した後、４５０℃の窒素
及び酸素の混合ガス雰囲気で加熱処理し、さらにプラズマＣＶＤ法で厚さ２０ｎｍのＩｎ
−Ｇａ−Ｚｎ酸化物膜上に酸化窒化シリコン膜を形成して、作製された。
また、酸化物導電体膜（ＯＣ）を含む試料は、ガラス基板上に、原子数比がＩｎ：Ｇａ
：Ｚｎ＝１：１：１のスパッタリングターゲットを用いたスパッタリング法により厚さ１
００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成し、４５０℃の窒素雰囲気で加熱処理した後
、４５０℃の窒素及び酸素の混合ガス雰囲気で加熱処理し、プラズマＣＶＤ法で厚さ１０
０ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜上に窒化シリコン膜を形成して、作製された。
図２８からわかるように、酸化物導電体膜（ＯＣ）における抵抗率の温度依存性は、酸
化物半導体膜（ＯＳ）における抵抗率の温度依存性より小さい。代表的には、８０Ｋ以上
２９０Ｋ以下における酸化物導電体膜（ＯＣ）の抵抗率の変化率は、±２０％未満である
。または、１５０Ｋ以上２５０Ｋ以下における抵抗率の変化率は、±１０％未満である。
即ち、酸化物導電体は、縮退半導体であり、伝導帯端とフェルミ準位とが一致または略一
致していると推定される。このため、酸化物導電体膜を、容量素子７９０ａの一方の電極
に用いることが可能である。
また、図２３に示す表示装置７００は、液晶素子７７５を有する。液晶素子７７５は、
導電膜７７２、導電膜７７４、及び液晶層７７６を有する。導電膜７７４は、第２の基板
７０５側に設けられ、対向電極としての機能を有する。図２３に示す表示装置７００は、
導電膜７７２と導電膜７７４に印加される電圧によって、液晶層７７６の配向状態が変わ
ることによって光の透過、非透過が制御され画像を表示することができる。
また、導電膜７７２は、トランジスタ７５０が有するソース電極及びドレイン電極とし
て機能する導電膜に接続される。導電膜７７２は、絶縁膜７６８上に形成され画素電極、
すなわち表示素子の一方の電極として機能する。
導電膜７７２としては、先の実施の形態に示す導電膜１２０、１２０ａ、１２０ｂと同
様の材料及び、同様の作製方法を用いて形成することができる。
なお、図２３において図示しないが、導電膜７７２、７７４の液晶層７７６と接する側
に、それぞれ配向膜を設ける構成としてもよい。また、図２３において図示しないが、偏
光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設けてもよい
。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバッ
クライト、サイドライトなどを用いてもよい。
表示素子として液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これら
の液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイ
ラルネマチック相、等方相等を示す。
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよ
い。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリ
ック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発
現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組
成物を用いて液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、
応答速度が短く、光学的等方性であるため配向処理が不要である。また、ブルー相を示す
液晶とカイラル剤とを含む液晶組成物は、視野角依存性が小さい。また配向膜を設けなく
てもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電
破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することがで
きる。
また、表示素子として液晶素子を用いる場合、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ
）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎ
ｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅ
ｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ
Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅ
ｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒ
ｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる
。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用し
た透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが
、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ
）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モー
ド、ＡＳＶモードなどを用いることができる。
＜表示素子として発光素子を用いる表示装置＞
図２４に示す表示装置７００は、容量素子７９０ｂを有する。容量素子７９０ｂは、一
対の電極間に誘電体を有する構造である。より詳しくは、容量素子７９０ｂの一方の電極
としては、トランジスタ７５０のゲート電極として機能する導電膜と同一の導電膜を成膜
する工程を経て形成された導電膜を用い、容量素子７９０ｂの他方の電極としては、トラ
ンジスタ７５０のソース電極及びドレイン電極として機能する導電膜を用いる。また、一
対の電極間に挟持される誘電体としては、トランジスタ７５０のゲート絶縁膜として機能
する絶縁膜を用いる。
また、図２４において、絶縁膜７６９上に平坦化絶縁膜７７０が設けられている。
平坦化絶縁膜７７０としては、ポリイミド樹脂、アクリル樹脂、ポリイミドアミド樹脂
、ベンゾシクロブテン樹脂、ポリアミド樹脂、エポキシ樹脂等の耐熱性を有する有機材料
を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで
、平坦化絶縁膜７７０を形成してもよい。また、図２３に示すように、平坦化絶縁膜７７
０を設けない構成としてもよい。
また、図２４に示す表示装置７００は、発光素子７８２を有する。発光素子７８２は、
導電膜７８４、ＥＬ層７８６、及び導電膜７８８を有する。図２４に示す表示装置７００
は、発光素子７８２が有するＥＬ層７８６が発光することによって、画像を表示すること
ができる。
また、導電膜７８４は、トランジスタ７５０が有するソース電極及びドレイン電極とし
て機能する導電膜に接続される。導電膜７８４は、平坦化絶縁膜７７０上に形成され画素
電極、すなわち表示素子の一方の電極として機能する。導電膜７８４としては、可視光に
おいて透光性のある導電膜、または可視光において反射性のある導電膜を用いることがで
きる。可視光において透光性のある導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛
（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。可視光において
反射性のある導電膜としては、例えば、アルミニウム、または銀を含む材料を用いるとよ
い。
また、図２４に示す表示装置７００には、平坦化絶縁膜７７０及び導電膜７８４上に絶
縁膜７３０が設けられる。絶縁膜７３０は、導電膜７８４の一部を覆う。なお、発光素子
７８２はトップエミッション構造である。したがって、導電膜７８８は透光性を有し、Ｅ
Ｌ層７８６が発する光を透過する。なお、本実施の形態においては、トップエミッション
構造について、例示するが、これに限定されない。例えば、導電膜７８４側に光を射出す
るボトムエミッション構造や、導電膜７８４及び導電膜７８８の双方に光を射出するデュ
アルエミッション構造にも適用することができる。
また、発光素子７８２と重なる位置に、着色膜７３６が設けられ、絶縁膜７３０と重な
る位置、引き回し配線部７１１、及びソースドライバ回路部７０４に遮光膜７３８が設け
られている。また、着色膜７３６及び遮光膜７３８は、絶縁膜７３４で覆われている。ま
た、発光素子７８２と絶縁膜７３４の間は封止膜７３２で充填されている。なお、図２４
に示す表示装置７００においては、着色膜７３６を設ける構成について例示したが、これ
に限定されない。例えば、画素ごとに射出する光の色を変える方式を利用してＥＬ層７８
６を形成する場合においては、着色膜７３６を設けない構成としてもよい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。
（実施の形態４）
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図２５を
用いて説明を行う。
図２５（Ａ）に示す表示装置は、表示素子の画素を有する領域（以下、画素部５０２と
いう）と、画素部５０２の外側に配置され、画素を駆動するための回路を有する回路部（
以下、駆動回路部５０４という）と、素子の保護機能を有する回路（以下、保護回路５０
６という）と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成とし
てもよい。
駆動回路部５０４の一部、または全部は、画素部５０２と同一基板上に形成されている
ことが望ましい。これにより、部品数や端子数を減らすことが出来る。駆動回路部５０４
の一部、または全部が、画素部５０２と同一基板上に形成されていない場合には、駆動回
路部５０４の一部、または全部は、ＣＯＧやＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂ
ｏｎｄｉｎｇ）によって、実装することができる。
画素部５０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置され
た複数の表示素子を駆動するための回路（以下、画素回路５０１という）を有し、駆動回
路部５０４は、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライバ
５０４ａという）、画素の表示素子を駆動するための信号（データ信号）を供給するため
の回路（以下、ソースドライバ５０４ｂ）などの駆動回路を有する。
ゲートドライバ５０４ａは、シフトレジスタ等を有する。ゲートドライバ５０４ａは、
端子部５０７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力す
る。例えば、ゲートドライバ５０４ａは、スタートパルス信号、クロック信号等が入力さ
れ、パルス信号を出力する。ゲートドライバ５０４ａは、走査信号が与えられる配線（以
下、走査線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲート
ドライバ５０４ａを複数設け、複数のゲートドライバ５０４ａにより、走査線ＧＬ＿１乃
至ＧＬ＿Ｘを分割して制御してもよい。または、ゲートドライバ５０４ａは、初期化信号
を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ５０
４ａは、別の信号を供給することも可能である。
ソースドライバ５０４ｂは、シフトレジスタ等を有する。ソースドライバ５０４ｂは、
端子部５０７を介して、シフトレジスタを駆動するための信号の他、データ信号の元とな
る信号（画像信号）が入力される。ソースドライバ５０４ｂは、画像信号を元に画素回路
５０１に書き込むデータ信号を生成する機能を有する。また、ソースドライバ５０４ｂは
、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信
号の出力を制御する機能を有する。また、ソースドライバ５０４ｂは、データ信号が与え
られる配線（以下、データ線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を有す
る。または、ソースドライバ５０４ｂは、初期化信号を供給することができる機能を有す
る。ただし、これに限定されず、ソースドライバ５０４ｂは、別の信号を供給することも
可能である。
ソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。
ソースドライバ５０４ｂは、複数のアナログスイッチを順次オン状態にすることにより、
画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを
用いてソースドライバ５０４ｂを構成してもよい。
複数の画素回路５０１のそれぞれは、走査信号が与えられる複数の走査線ＧＬの一つを
介してパルス信号が入力され、データ信号が与えられる複数のデータ線ＤＬの一つを介し
てデータ信号が入力される。また、複数の画素回路５０１のそれぞれは、ゲートドライバ
５０４ａによりデータ信号のデータの書き込み及び保持が制御される。例えば、ｍ行ｎ列
目の画素回路５０１は、走査線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲートドライバ
５０４ａからパルス信号が入力され、走査線ＧＬ＿ｍの電位に応じてデータ線ＤＬ＿ｎ（
ｎはＹ以下の自然数）を介してソースドライバ５０４ｂからデータ信号が入力される。
図２５（Ａ）に示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５
０１の間の配線である走査線ＧＬに接続される。または、保護回路５０６は、ソースドラ
イバ５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬに接続される。または、保
護回路５０６は、ゲートドライバ５０４ａと端子部５０７との間の配線に接続することが
できる。または、保護回路５０６は、ソースドライバ５０４ｂと端子部５０７との間の配
線に接続することができる。なお、端子部５０７は、外部の回路から表示装置に電源及び
制御信号、及び画像信号を入力するための端子が設けられた部分をいう。
保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該
配線と別の配線とを導通状態にする回路である。
図２５（Ａ）に示すように、画素部５０２と駆動回路部５０４にそれぞれ保護回路５０
６を設けることにより、ＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：
静電気放電）などにより発生する過電流に対する表示装置の耐性を高めることができる。
ただし、保護回路５０６の構成はこれに限定されず、例えば、ゲートドライバ５０４ａに
保護回路５０６を接続した構成、またはソースドライバ５０４ｂに保護回路５０６を接続
した構成とすることもできる。あるいは、端子部５０７に保護回路５０６を接続した構成
とすることもできる。
また、図２５（Ａ）においては、ゲートドライバ５０４ａとソースドライバ５０４ｂに
よって駆動回路部５０４を形成している例を示しているが、この構成に限定されない。例
えば、ゲートドライバ５０４ａのみを形成し、別途用意されたソースドライバ回路が形成
された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を実
装する構成としても良い。
また、図２５（Ａ）に示す複数の画素回路５０１は、例えば、図２５（Ｂ）に示す構成
とすることができる。
図２５（Ｂ）に示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容
量素子５６０と、を有する。トランジスタ５５０に先の実施の形態に示すトランジスタを
適用することができる。
液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定
される。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複
数の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位
（コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の
電極の一方に異なる電位を与えてもよい。
例えば、液晶素子５７０を備える表示装置の駆動方法としては、ＴＮモード、ＳＴＮモ
ード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍ
ｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉ
ｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ
Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕ
ｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔ
ｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、又はＴＢＡ（Ｔ
ｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。また
、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌ
ｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏｌ
ｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐ
ｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホスト
モードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様々な
ものを用いることができる。
ｍ行ｎ列目の画素回路５０１において、トランジスタ５５０のソース電極またはドレイ
ン電極の一方は、データ線ＤＬ＿ｎに電気的に接続され、他方は液晶素子５７０の一対の
電極の他方に電気的に接続される。また、トランジスタ５５０のゲート電極は、走査線Ｇ
Ｌ＿ｍに電気的に接続される。トランジスタ５５０は、オン状態またはオフ状態になるこ
とにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子５６０の一対の電極の一方は、電位が供給される配線（以下、電位供給線ＶＬ
）に電気的に接続され、他方は、液晶素子５７０の一対の電極の他方に電気的に接続され
る。なお、電位供給線ＶＬの電位の値は、画素回路５０１の仕様に応じて適宜設定される
。容量素子５６０は、書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図２５（Ｂ）の画素回路５０１を有する表示装置では、例えば、図２５（Ａ）
に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ
５５０をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５０がオフ状態になることで
保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図２５（Ａ）に示す複数の画素回路５０１は、例えば、図２５（Ｃ）に示す構成
とすることができる。
また、図２５（Ｃ）に示す画素回路５０１は、トランジスタ５５２、５５４と、容量素
子５６２と、発光素子５７２と、を有する。トランジスタ５５２及びトランジスタ５５４
のいずれか一方または双方に先の実施の形態に示すトランジスタを適用することができる
。
トランジスタ５５２のソース電極及びドレイン電極の一方は、データ信号が与えられる
配線（以下、信号線ＤＬ＿ｎという）に電気的に接続される。さらに、トランジスタ５５
２のゲート電極は、ゲート信号が与えられる配線（以下、走査線ＧＬ＿ｍという）に電気
的に接続される。
トランジスタ５５２は、オン状態またはオフ状態になることにより、データ信号のデー
タの書き込みを制御する機能を有する。
容量素子５６２の一対の電極の一方は、電位が与えられる配線（以下、電位供給線ＶＬ
＿ａという）に電気的に接続され、他方は、トランジスタ５５２のソース電極及びドレイ
ン電極の他方に電気的に接続される。
容量素子５６２は、書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタ５５４のソース電極及びドレイン電極の一方は、電位供給線ＶＬ＿ａに電
気的に接続される。さらに、トランジスタ５５４のゲート電極は、トランジスタ５５２の
ソース電極及びドレイン電極の他方に電気的に接続される。
発光素子５７２のアノード及びカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続
され、他方は、トランジスタ５５４のソース電極及びドレイン電極の他方に電気的に接続
される。
発光素子５７２としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子とも
いう）などを用いることができる。ただし、発光素子５７２としては、これに限定されず
、無機材料からなる無機ＥＬ素子を用いても良い。
なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与
えられ、他方には、低電源電位ＶＳＳが与えられる。
図２５（Ｃ）の画素回路５０１を有する表示装置では、例えば、図２５（Ａ）に示すゲ
ートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５２を
オン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５２がオフ状態になることで
保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ５５４の
ソース電極とドレイン電極の間に流れる電流量が制御され、発光素子５７２は、流れる電
流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。
（実施の形態５）
本実施の形態では、本発明の一態様の半導体装置を有する表示モジュール及び電子機器
について、図２６及び図２７を用いて説明を行う。
図２６に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２と
の間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続され
た表示パネル８００６、バックライト８００７、フレーム８００９、プリント基板８０１
０、バッテリ８０１１を有する。
本発明の一態様の半導体装置は、例えば、表示パネル８００６に用いることができる。
上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル
８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル
８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基
板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル８
００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
バックライト８００７は、光源８００８を有する。なお、図２６において、バックライ
ト８００７上に光源８００８を配置する構成について例示したが、これに限定さない。例
えば、バックライト８００７の端部に光源８００８を配置し、さらに光拡散板を用いる構
成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射
型パネル等の場合においては、バックライト８００７を設けない構成としてもよい。
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動
作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレ
ーム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信
号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であって
も良いし、別途設けたバッテリ８０１１による電源であってもよい。バッテリ８０１１は
、商用電源を用いる場合には、省略可能である。
また、表示モジュール８０００は、偏光板、位相差板、プリズムシートなどの部材を追
加して設けてもよい。
図２７（Ａ）乃至図２７（Ｈ）は、電子機器を示す図である。これらの電子機器は、筐
体９０００、表示部９００１、スピーカ９００３、ＬＥＤランプ９００４、操作キー９０
０５（電源スイッチ、又は操作スイッチを含む）、接続端子９００６、センサ９００７（
力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質
、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、にお
い又は赤外線を測定する機能を含むもの）、マイクロフォン９００８、等を有することが
できる。
図２７（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ９００９
、赤外線ポート９０１０、等を有することができる。図２７（Ｂ）は記録媒体を備えた携
帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表
示部９００２、記録媒体読込部９０１１、等を有することができる。図２７（Ｃ）はゴー
グル型ディスプレイであり、上述したものの他に、第２表示部９００２、支持部９０１２
、イヤホン９０１３、等を有することができる。図２７（Ｄ）は携帯型遊技機であり、上
述したものの他に、記録媒体読込部９０１１、等を有することができる。図２７（Ｅ）は
テレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ９０１４、シ
ャッターボタン９０１５、受像部９０１６、等を有することができる。図２７（Ｆ）は携
帯型遊技機であり、上述したものの他に、第２表示部９００２、記録媒体読込部９０１１
、等を有することができる。図２７（Ｇ）はテレビ受像器であり、上述したものの他に、
チューナ、画像処理部、等を有することができる。図２７（Ｈ）は持ち運び型テレビ受像
器であり、上述したものの他に、信号の送受信が可能な充電器９０１７、等を有すること
ができる。
図２７（Ａ）乃至図２７（Ｈ）に示す電子機器は、様々な機能を有することができる。
例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッ
チパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プ
ログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコ
ンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は
受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に
表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器におい
ては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報
を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な
画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器におい
ては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補
正する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影し
た画像を表示部に表示する機能、等を有することができる。なお、図２７（Ａ）乃至図２
７（Ｈ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を
有することができる。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有す
ることを特徴とする。なお、本発明の一態様の半導体装置は、表示部を有さない電子機器
にも適用することができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。
本実施例では、本発明の一態様の半導体装置に適用できる、絶縁膜を評価した結果につ
いて説明する。詳細には、加熱によるアンモニア分子の放出量を評価した結果について説
明する。
はじめに、評価した試料の作製方法を説明する。作製した試料は、試料Ａ１乃至試料Ａ
３である。なお、試料Ａ１は、比較用の試料であり、試料Ａ２及び試料Ａ３は、本発明の
一態様の試料である。
＜試料Ａ１＞
試料Ａ１としては、ガラス基板上に、ＰＥＣＶＤ装置を用いて、厚さが１００ｎｍの窒
化シリコン膜を形成した。該窒化シリコン膜の形成条件としては、基板温度を３５０℃と
し、流量５０ｓｃｃｍのシランと、流量５０００ｓｃｃｍの窒素と、流量１００ｓｃｃｍ
のアンモニアとを、原料ガスとし、処理室内の圧力を１００Ｐａとし、平行平板電極に供
給する高周波電力を２７．１２ＭＨｚ、１０００Ｗ（電力密度としては１．６×１０−１
Ｗ／ｃｍ２）とした。
＜試料Ａ２＞
試料Ａ２としては、ガラス基板上に、ＰＥＣＶＤ装置を用いて、厚さが１００ｎｍの窒
化シリコン膜を形成した。該窒化シリコン膜の形成条件としては、基板温度を３５０℃と
し、流量２００ｓｃｃｍのシランと、流量２０００ｓｃｃｍの窒素と、流量１００ｓｃｃ
ｍのアンモニアとを、原料ガスとし、処理室内の圧力を１００Ｐａとし、平行平板電極に
供給する高周波電力を２７．１２ＭＨｚ、２０００Ｗ（電力密度としては３．２×１０−
１Ｗ／ｃｍ２）とした。
＜試料Ａ３＞
試料Ａ３としては、ガラス基板上に、ＰＥＣＶＤ装置を用いて、厚さが１００ｎｍの窒
化シリコン膜を形成した。該窒化シリコン膜の形成条件としては、基板温度を３５０℃と
し、流量２００ｓｃｃｍのシランと、流量５０００ｓｃｃｍの窒素とを、原料ガスとし、
処理室内の圧力を１００Ｐａとし、平行平板電極に供給する高周波電力を２７．１２ＭＨ
ｚ、２０００Ｗ（電力密度としては３．２×１０−１Ｗ／ｃｍ２）とした。
次に、上記作製した試料Ａ１乃至試料Ａ３について、ＴＤＳ分析（昇温脱離ガス分析）
を行った。なお、各試料において、ガラス基板を、６５℃以上６１０℃以下で加熱した。
ＴＤＳ分析の結果を示す曲線におけるピークは、分析した試料（本実施例では試料Ａ１
乃至試料Ａ３）に含まれる原子または分子が外部に放出されることで現れるピークである
。なお、外部に放出される原子または分子の総量は、該ピークの積分値に相当する。それ
ゆえ、該ピーク強度の高低によって窒化シリコン膜に含まれる原子または分子の総量を評
価できる。
試料Ａ１乃至試料Ａ３についてのＴＤＳ分析結果を図２９に示す。なお、図２９は、Ｔ
ＤＳ分析において、確認されたＭ／ｚ＝１７である気体、代表的にはアンモニア分子の放
出量を示す曲線のピークの積分値から算出したアンモニア分子の放出量を示したグラフで
ある。
図２９より、試料Ａ１のアンモニア分子の放出量は、３．８×１０１５分子／ｃｍ３で
あることが確認された。また、試料Ａ２のアンモニア分子の放出量は、５．２×１０１３
分子／ｃｍ３であることが確認された。また、試料Ａ３のアンモニア分子の放出量は、７
．６×１０１３分子／ｃｍ３であることが確認された。
本実施例に示す構成は他の実施の形態、または他の実施例と適宜組み合わせて用いる事
ができる。
本実施例では、本発明の一態様の半導体装置に適用できる、導電膜及び絶縁膜を評価し
た結果について説明する。詳細には、導電膜及び絶縁膜の光学顕微鏡による観察結果につ
いて説明する。
はじめに、評価した試料の作製方法を説明する。作製した試料は、試料Ｂ１乃至試料Ｂ
３である。なお、試料Ｂ１は比較用の試料であり、試料Ｂ２は、本発明の一態様の試料で
あり、試料Ｂ３は比較用の試料である。また、試料Ｂ１乃至Ｂ３を説明する試料の上面図
を図３０に示す。以下では、図３０を用いて説明する。
＜試料Ｂ１＞
試料Ｂ１としては、ガラス基板上に、第１の導電膜８０２を形成した。第１の導電膜８
０２としては、膜厚５０ｎｍのタングステン膜と、膜厚４００ｎｍのアルミニウム膜と、
膜厚１００ｎｍのチタン膜との３層の積層構造とした。なお、第１の導電膜８０２として
は、スパッタリング装置を用いて形成した。次に、第１の導電膜８０２上にリソグラフィ
工程によりマスクを形成し、その後、ドライエッチング装置を用いて加工し、第１の導電
膜８０２を所望の形状（図３０においては、第１の導電膜８０２ａ、８０２ｂ）に加工し
た。
次に、第１の導電膜８０２上に、第１の絶縁膜を形成した。第１の絶縁膜としては、膜
厚５０ｎｍの第１の酸化窒化シリコン膜と、膜厚４００ｎｍの第２の酸化窒化シリコン膜
との２層の積層構造とした。なお、第１の酸化窒化シリコン膜の形成条件としては、基板
温度を２２０℃とし、流量５０ｓｃｃｍのシランと、流量２０００ｓｃｃｍの一酸化二窒
素とを原料ガスとし、処理室内の圧力を２０Ｐａとし、平行平板電極に供給する高周波電
力を１３．５６ＭＨｚ、１００Ｗ（電力密度としては１．６×１０−２Ｗ／ｃｍ２）とし
た。また、第２の酸化窒化シリコン膜の形成条件としては、基板温度を２２０℃とし、流
量１６０ｓｃｃｍのシランと、流量２０００ｓｃｃｍの一酸化二窒素とを原料ガスとし、
処理室内の圧力を２００Ｐａとし、平行平板電極に供給する高周波電力を１３．５６ＭＨ
ｚ、１５００Ｗ（電力密度としては２．４×１０−１Ｗ／ｃｍ２）とした。
次に、窒素ガスと酸素ガスとの混合ガス雰囲気下で３５０℃ １時間の熱処理を行った
。
次に、第１の絶縁膜に開口部８０６を形成した。開口部８０６としては、第１の導電膜
８０２ａ、８０２ｂに達するように形成した。なお、開口部８０６としては、複数（図３
０においては４個）形成した。
次に、第１の絶縁膜上に、開口部８０６を覆うように、第２の導電膜８０４を形成した
。第２の導電膜８０４としては、厚さが１００ｎｍの酸化シリコンが添加されたインジウ
ム錫酸化物膜を形成した。該酸化シリコンが添加されたインジウム錫酸化物膜の形成条件
としては、基板温度を室温とし、流量７２ｓｃｃｍのアルゴンと、流量５ｓｃｃｍの酸素
とを、成膜ガスとし、処理室内の圧力を０．１５Ｐａとし、スパッタリングターゲット（
Ｉｎ２Ｏ３：ＳｎＯ２：ＳｉＯ２＝８５：１０：５［ｗｔ％］）に供給するＤＣ電力を３
２００Ｗとした。次に、第２の導電膜８０４上にリソグラフィ工程によりマスクを形成し
、その後、ウエットエッチング装置を用いて加工し、第２の導電膜８０４を所望の形状に
加工した。なお、第２の導電膜８０４としては、図３０に示すように櫛歯状の電極形状と
した。また、櫛歯状の電極のサイズとしては、Ｌ／Ｗを２４４３６．５５ｍｍ／５μｍと
した。なお、図３０において示す二点鎖線としては、第２の導電膜８０４のＬ長方向を省
略するために図示している。また、櫛歯状の電極の一端は、第１の導電膜８０２ａに電気
的に接続させ、櫛歯状の電極の他端は、第１の導電膜８０２ｂに電気的に接続させた。
次に、第２の導電膜８０４上に、第３の絶縁膜を形成した。第３の絶縁膜としては、先
の実施例に示す試料Ａ１の窒化シリコン膜と同様の条件を用いた。
＜試料Ｂ２＞
試料Ｂ２としては、ガラス基板上に、第１の導電膜８０２（第１の導電膜８０２ａ、８
０２ｂ）と、第１の導電膜８０２（第１の導電膜８０２ａ、８０２ｂ）上の第１の絶縁膜
と、第１の絶縁膜上の第２の導電膜８０４が形成された基板を用いた。なお、第１の導電
膜８０２（第１の導電膜８０２ａ、８０２ｂ）、第１の絶縁膜、及び第２の導電膜８０４
としては、先に記載の試料Ｂ１と同一の材料及び同一の成膜条件とした。
次に、第２の導電膜上に、第３の絶縁膜を形成した。第３の絶縁膜としては、先の実施
例に示す試料Ａ３の窒化シリコン膜と同様の条件を用いた。
＜試料Ｂ３＞
試料Ｂ３としては、ガラス基板上に、第１の導電膜８０２（第１の導電膜８０２ａ、８
０２ｂ）と、第１の導電膜８０２（第１の導電膜８０２ａ、８０２ｂ）上の第１の絶縁膜
と、第１の絶縁膜上の第２の導電膜８０４が形成された基板を用いた。なお、第１の導電
膜８０２（第１の導電膜８０２ａ、８０２ｂ）、第１の絶縁膜、及び第２の導電膜８０４
としては、先に記載の試料Ｂ１と同一の材料及び同一の成膜条件とした。なお、試料Ｂ３
としては、第２の導電膜８０４上に第３の絶縁膜を形成しない試料である。
次に、上記作製した試料Ｂ１及び試料Ｂ２について、光学顕微鏡による外観観察を行っ
た。
試料Ｂ１及び試料Ｂ２についての光学顕微鏡による外観観察結果を図３１（Ａ）（Ｂ）
に示す。なお、図３１（Ａ）が試料Ｂ１の結果であり、図３１（Ｂ）が試料Ｂ２の結果で
ある。
図３１（Ａ）（Ｂ）に示す結果より、試料Ｂ１については、外観不良が多く観察され、
試料Ｂ２については、外観不良が観察されなかった。なお、外観不良の多くは、第２の導
電膜８０４が変質している状態が確認された。これは、試料Ｂ１と試料Ｂ２で用いた第３
の絶縁膜として用いた窒化シリコン膜の成膜条件が異なるためだと示唆される。試料Ｂ１
に用いた第３の絶縁膜として用いた窒化シリコン膜としては、実施例１で示すようにアン
モニア分子の放出量が１×１０１５分子／ｃｍ３を超える絶縁膜であり、試料Ｂ２に用い
た第３の絶縁膜として用いた窒化シリコン膜としては、実施例１で示すようにアンモニア
分子の放出量が１×１０１５分子／ｃｍ３以下の絶縁膜である。なお、図３１において図
示しないが、試料Ｂ３については、第３の絶縁膜を形成していないため、光学顕微鏡によ
る外観不良は発生しなかった。したがって、第３の絶縁膜から放出されるアンモニア分子
の放出量が多いと、第２導電膜８０４が変質している結果と示唆される。
次に、上記作製した試料Ｂ２及び試料Ｂ３について、高温高湿ストレス試験を行った。
該高温高湿ストレス試験条件としては、評価環境の温度を６０℃とし、湿度を９５％とし
た。また、第１の導電膜８０２ａ、８０２ｂと、第２の導電膜８０４に印加する電圧とし
ては、１５Ｖを印加し、印加する時間を１２時間とした。なお、第２の導電膜８０４に印
加する方法としては、図３０に示す第１の導電膜８０２ａに１５Ｖを印加し、第１の導電
膜８０２ｂに０Ｖを固定として外部から印加した。
次に、上記高温高湿ストレス試験を行った後の試料Ｂ２及び試料Ｂ３についての光学顕
微鏡による外観観察を行った。
試料Ｂ２及び試料Ｂ３についての光学顕微鏡による外観観察結果を図３２（Ａ）（Ｂ）
に示す。なお、図３２（Ａ）が試料Ｂ２の結果であり、図３２（Ｂ）が試料Ｂ３の結果で
ある。
図３２（Ａ）（Ｂ）に示す結果より、第２の導電膜上に第３の絶縁膜を形成した試料Ｂ
２においては、外観異常が少ないのが確認された。一方で、第２の導電膜上に第３の絶縁
膜を形成していない試料Ｂ３においては、第１の導電膜及び第２の導電膜が腐食している
様子が確認された。
以上のように、第２の導電膜、ここでは、酸化シリコンが添加されたインジウム錫酸化
物膜上に第３の絶縁膜としてＴＤＳ分析におけるアンモニア分子の放出量が１×１０１５
分子／ｃｍ３以下の窒化シリコン膜を形成することで、高温高湿ストレス試験後の第１の
導電膜８０２及び第２の導電膜８０４の腐食を抑制できることを確認できた。
本実施例に示す構成は他の実施の形態、または他の実施例と適宜組み合わせて用いる事
ができる。
１００ トランジスタ
１００Ａ トランジスタ
１００Ｂ トランジスタ
１０２ 基板
１０４ 導電膜
１０４ａ 導電膜
１０６ 絶縁膜
１０６ａ 絶縁膜
１０６ｂ 絶縁膜
１０８ 酸化物半導体膜
１０８ａ 酸化物半導体膜
１０８ｂ 酸化物半導体膜
１０８ｃ 酸化物半導体膜
１１２ 導電膜
１１２ａ 導電膜
１１２ｂ 導電膜
１１４ 絶縁膜
１１６ 絶縁膜
１１８ 絶縁膜
１２０ 導電膜
１２０ａ 導電膜
１２０ｂ 導電膜
１２２ 絶縁膜
１３０ 保護膜
１４１ 酸素
１４１ａ 開口部
１４１ｂ 開口部
１４２ 開口部
１４２ａ 開口部
１４２ｂ 開口部
１４２ｃ 開口部
１４２ｄ 開口部
１４３ 開口部
１５０ トランジスタ
１６０ トランジスタ
１７０ トランジスタ
５０１ 画素回路
５０２ 画素部
５０４ 駆動回路部
５０４ａ ゲートドライバ
５０４ｂ ソースドライバ
５０６ 保護回路
５０７ 端子部
５５０ トランジスタ
５５２ トランジスタ
５５４ トランジスタ
５６０ 容量素子
５６２ 容量素子
５７０ 液晶素子
５７２ 発光素子
７００ 表示装置
７０１ 基板
７０２ 画素部
７０４ ソースドライバ回路部
７０５ 基板
７０６ ゲートドライバ回路部
７０８ ＦＰＣ端子部
７１０ 信号線
７１１ 配線部
７１２ シール材
７１６ ＦＰＣ
７３０ 絶縁膜
７３２ 封止膜
７３４ 絶縁膜
７３６ 着色膜
７３８ 遮光膜
７５０ トランジスタ
７５２ トランジスタ
７６０ 接続電極
７６４ 絶縁膜
７６６ 絶縁膜
７６８ 絶縁膜
７６９ 絶縁膜
７７０ 平坦化絶縁膜
７７２ 導電膜
７７４ 導電膜
７７５ 液晶素子
７７６ 液晶層
７７８ 構造体
７８０ 異方性導電膜
７８２ 発光素子
７８４ 導電膜
７８６ ＥＬ層
７８８ 導電膜
７９０ 容量素子
７９０ａ 容量素子
７９０ｂ 容量素子
８０２ 導電膜
８０２ａ 導電膜
８０２ｂ 導電膜
８０４ 導電膜
８０６ 開口部
５１００ ペレット
５１２０ 基板
５１６１ 領域
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ ＦＰＣ
８００６ 表示パネル
８００７ バックライト
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリ
９０００ 筐体
９００１ 表示部
９００２ 表示部
９００３ スピーカ
９００４ ＬＥＤランプ
９００５ 操作キー
９００６ 接続端子
９００７ センサ
９００８ マイクロフォン
９００９ スイッチ
９０１０ 赤外線ポート
９０１１ 記録媒体読込部
９０１２ 支持部
９０１３ イヤホン
９０１４ アンテナ
９０１５ シャッターボタン
９０１６ 受像部
９０１７ 充電器

Claims (3)

  1. 第１の導電膜と、
    前記第１の導電膜上の第１の絶縁膜と、
    前記第１の絶縁膜上の第２の絶縁膜と、
    前記第２の絶縁膜上の第２の導電膜と、
    前記第２の導電膜上の第３の絶縁膜と、
    前記第３の絶縁膜上の第４の絶縁膜と、
    前記第１の絶縁膜、前記第２の絶縁膜、前記第３の絶縁膜及び前記第４の絶縁膜に設けられた開口部を介して、前記第１の導電膜と電気的に接続された第３の導電膜と、を有し、
    前記第３の導電膜は、インジウムと、酸素と、を有する、半導体装置。
  2. 第１の導電膜と、
    前記第１の導電膜上の第１の絶縁膜と、
    前記第１の絶縁膜上の第２の絶縁膜と、
    前記第２の絶縁膜上の第２の導電膜と、
    前記第２の導電膜上の第３の絶縁膜と、
    前記第３の絶縁膜上の第４の絶縁膜と、
    前記第１の絶縁膜、前記第２の絶縁膜、前記第３の絶縁膜及び前記第４の絶縁膜に設けられた開口部を介して、前記第１の導電膜と電気的に接続された第３の導電膜と、
    前記第３の導電膜上の第５の絶縁膜と、を有し、
    前記第３の導電膜は、インジウムと、酸素と、を有し、
    前記第５の絶縁膜は、シリコンと、窒素と、を有し、且つ、昇温脱離ガス分析法において、アンモニア分子の放出量が１×１０１５分子／ｃｍ３以下である、半導体装置。
  3. 請求項１または２において、
    前記第３の導電膜は、前記第２の絶縁膜の上面と接する領域を有する、半導体装置。
JP2021066239A 2014-03-20 2021-04-09 半導体装置 Active JP7275189B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014057528 2014-03-20
JP2014057528 2014-03-20
JP2019113574A JP6868059B2 (ja) 2014-03-20 2019-06-19 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019113574A Division JP6868059B2 (ja) 2014-03-20 2019-06-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2021119608A true JP2021119608A (ja) 2021-08-12
JP7275189B2 JP7275189B2 (ja) 2023-05-17

Family

ID=54142905

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2015055584A Active JP6545491B2 (ja) 2014-03-20 2015-03-19 半導体装置
JP2019113574A Active JP6868059B2 (ja) 2014-03-20 2019-06-19 半導体装置
JP2021066239A Active JP7275189B2 (ja) 2014-03-20 2021-04-09 半導体装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2015055584A Active JP6545491B2 (ja) 2014-03-20 2015-03-19 半導体装置
JP2019113574A Active JP6868059B2 (ja) 2014-03-20 2019-06-19 半導体装置

Country Status (4)

Country Link
US (2) US20150270403A1 (ja)
JP (3) JP6545491B2 (ja)
KR (1) KR102303878B1 (ja)
TW (1) TWI657488B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI657488B (zh) * 2014-03-20 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置
CN107004722A (zh) 2014-12-10 2017-08-01 株式会社半导体能源研究所 半导体装置及其制造方法
US9653613B2 (en) * 2015-02-27 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN108292684B (zh) * 2015-11-20 2022-06-21 株式会社半导体能源研究所 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
US10283065B2 (en) * 2015-11-25 2019-05-07 Lg Display Co., Ltd. Display device and driving method thereof
KR20170065060A (ko) * 2015-12-02 2017-06-13 삼성디스플레이 주식회사 전원 공급부, 이를 포함하는 표시 장치 및 그 구동 방법
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
KR20240115930A (ko) * 2015-12-28 2024-07-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 포함하는 표시 장치
US10411003B2 (en) 2016-10-14 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20240204058A1 (en) * 2022-01-18 2024-06-20 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based bidirectional switching device for battery management and method for manufacturing the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000199917A (ja) * 1998-10-26 2000-07-18 Sharp Corp 液晶表示装置の製造方法および液晶表示装置
WO2012011258A1 (ja) * 2010-07-21 2012-01-26 シャープ株式会社 基板及びその製造方法、表示装置
WO2012060362A1 (ja) * 2010-11-04 2012-05-10 シャープ株式会社 半導体装置、表示装置、ならびに半導体装置および表示装置の製造方法
JP2013080261A (ja) * 2005-12-26 2013-05-02 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013167871A (ja) * 2012-01-20 2013-08-29 Semiconductor Energy Lab Co Ltd 発光装置、表示装置、半導体装置
JP2014030014A (ja) * 2012-07-06 2014-02-13 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法

Family Cites Families (133)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2899052B2 (ja) * 1990-03-27 1999-06-02 キヤノン株式会社 薄膜半導体装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6580475B2 (en) 2000-04-27 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
KR100939998B1 (ko) 2004-11-10 2010-02-03 캐논 가부시끼가이샤 비정질 산화물 및 전계 효과 트랜지스터
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5118812B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5118811B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 発光装置及び表示装置
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI481024B (zh) 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577231B (zh) 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP4752925B2 (ja) * 2009-02-04 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
KR101707159B1 (ko) * 2009-11-06 2017-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101403409B1 (ko) 2010-04-28 2014-06-03 한국전자통신연구원 반도체 장치 및 그 제조 방법
JP5284544B2 (ja) 2010-12-20 2013-09-11 シャープ株式会社 半導体装置および表示装置
TW202414842A (zh) 2011-05-05 2024-04-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
WO2013054823A1 (en) * 2011-10-14 2013-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102099445B1 (ko) 2012-06-29 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN104380444A (zh) 2012-06-29 2015-02-25 株式会社半导体能源研究所 半导体装置
US20140001467A1 (en) 2012-06-29 2014-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014042004A (ja) * 2012-07-26 2014-03-06 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20140027762A1 (en) * 2012-07-27 2014-01-30 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
CN108054175A (zh) * 2012-08-03 2018-05-18 株式会社半导体能源研究所 半导体装置
JP2014199899A (ja) * 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
US9245958B2 (en) * 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9929276B2 (en) * 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI657539B (zh) * 2012-08-31 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置
US9018624B2 (en) * 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
KR102691397B1 (ko) * 2012-09-13 2024-08-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US9905585B2 (en) * 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
TWI607510B (zh) * 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US9564535B2 (en) * 2014-02-28 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
TWI657488B (zh) * 2014-03-20 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置
US10043913B2 (en) * 2014-04-30 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device, display device, module, and electronic device
DE112016000607T5 (de) * 2015-02-04 2017-11-16 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Verfahren zum Herstellen der Halbleitervorrichtung oder Anzeigevorrichtung, die die Halbleitervorrichtung umfasst
US10439068B2 (en) * 2015-02-12 2019-10-08 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US9851839B2 (en) * 2015-03-03 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Display system
CN107406966B (zh) * 2015-03-03 2020-11-20 株式会社半导体能源研究所 氧化物半导体膜、包括该氧化物半导体膜的半导体装置以及包括该半导体装置的显示装置
JP2018032839A (ja) * 2015-12-11 2018-03-01 株式会社半導体エネルギー研究所 トランジスタ、回路、半導体装置、表示装置および電子機器
US10957237B2 (en) * 2015-12-28 2021-03-23 Semiconductor Energy Laboratory Co., Ltd. Circuit, semiconductor device, display device, electronic device, and driving method of circuit
KR102480052B1 (ko) * 2016-06-09 2022-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000199917A (ja) * 1998-10-26 2000-07-18 Sharp Corp 液晶表示装置の製造方法および液晶表示装置
JP2013080261A (ja) * 2005-12-26 2013-05-02 Semiconductor Energy Lab Co Ltd 半導体装置
WO2012011258A1 (ja) * 2010-07-21 2012-01-26 シャープ株式会社 基板及びその製造方法、表示装置
WO2012060362A1 (ja) * 2010-11-04 2012-05-10 シャープ株式会社 半導体装置、表示装置、ならびに半導体装置および表示装置の製造方法
JP2013167871A (ja) * 2012-01-20 2013-08-29 Semiconductor Energy Lab Co Ltd 発光装置、表示装置、半導体装置
JP2014030014A (ja) * 2012-07-06 2014-02-13 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法

Also Published As

Publication number Publication date
KR20150110340A (ko) 2015-10-02
TWI657488B (zh) 2019-04-21
JP6868059B2 (ja) 2021-05-12
JP2019197897A (ja) 2019-11-14
US10861980B2 (en) 2020-12-08
US20180374957A1 (en) 2018-12-27
US20150270403A1 (en) 2015-09-24
JP6545491B2 (ja) 2019-07-17
JP7275189B2 (ja) 2023-05-17
JP2015195372A (ja) 2015-11-05
TW201539559A (zh) 2015-10-16
KR102303878B1 (ko) 2021-09-24

Similar Documents

Publication Publication Date Title
JP6866432B2 (ja) 半導体装置
JP6868059B2 (ja) 半導体装置
JP6770209B2 (ja) 半導体装置
JP6905575B2 (ja) 半導体装置の作製方法
JP6818097B2 (ja) トランジスタの作製方法
JP6827585B1 (ja) 表示装置
JP2021077901A (ja) 半導体装置
JP2022084598A (ja) 表示装置
JP2022009544A (ja) 半導体装置
JP2023080358A (ja) 半導体装置
JP7023114B2 (ja) 半導体装置、表示装置、表示モジュール、電子機器
JP2016006867A (ja) 半導体装置、該半導体装置を有する表示装置
JP6840828B2 (ja) 半導体装置の作製方法
JP6942486B2 (ja) 半導体装置および表示装置
JP2015119175A (ja) 半導体装置及び表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230502

R150 Certificate of patent or registration of utility model

Ref document number: 7275189

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150