[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2021190526A - 基板、電子部品、及び電子機器 - Google Patents

基板、電子部品、及び電子機器 Download PDF

Info

Publication number
JP2021190526A
JP2021190526A JP2020093334A JP2020093334A JP2021190526A JP 2021190526 A JP2021190526 A JP 2021190526A JP 2020093334 A JP2020093334 A JP 2020093334A JP 2020093334 A JP2020093334 A JP 2020093334A JP 2021190526 A JP2021190526 A JP 2021190526A
Authority
JP
Japan
Prior art keywords
pad
terminal
electronic component
solder
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020093334A
Other languages
English (en)
Inventor
成和 竹居
Narikazu Takei
徹 岡田
Toru Okada
敬一 山本
Keiichi Yamamoto
久美 柴垣
Kumi Shibagaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2020093334A priority Critical patent/JP2021190526A/ja
Publication of JP2021190526A publication Critical patent/JP2021190526A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312Aligning
    • H01L2224/83136Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314Guiding structures outside the body

Landscapes

  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】接続信頼性の低下を抑制すること。【解決手段】電子部品の第1面の中央部に密着した第1端子に接続される第1パッドと、前記第1端子の周りで前記電子部品の前記第1面に密着した複数の第2端子に接続され、前記第1パッドから離れて前記第1パッドの周りに配置された複数の第2パッドと、を備え、前記第1パッドは、平面視において矩形状の矩形部分と、前記矩形部分の角から前記複数の第2パッドに向かって突出する突出部分と、を含む、基板。【選択図】図1

Description

本発明は、基板、電子部品、及び電子機器に関する。
半導体パッケージ等の電子部品をはんだによって基板上に表面実装することが行われている。はんだの外観検査を良好に行うために、基板のパッドを、電子部品の底面端子の外形形状と略一致させた第1部分と、第1部分から電子部品の角の外方へ突出させた第2部分と、で構成することが知られている(例えば特許文献1)。また、電子部品の底面中央部の端子に接続されるパッドと、電子部品の底面周辺部の複数の端子に接続される複数のパッドと、を備えた基板が知られている(例えば特許文献2、3)。
特開2011−91144号公報 特開2014−116555号公報 特開2010−171441号公報
第1面の中央部に密着した第1端子と、第1端子の周りで第1面に密着した複数の第2端子と、を備える表面実装型の電子部品が知られている。このような電子部品は、電子部品の第1端子が接続する第1パッドと、電子部品の複数の第2端子が接続し、第1パッドの周りに配置された複数の第2パッドと、を備える基板に実装される。電子部品がはんだによって基板に実装される場合に、電子部品の第2端子と基板の第2パッドとを接続するはんだにクラックが発生して接続信頼性が低下することがある。
1つの側面では、接続信頼性の低下を抑制することを目的とする。
1つの態様では、電子部品の第1面の中央部に密着した第1端子に接続される第1パッドと、前記第1端子の周りで前記電子部品の前記第1面に密着した複数の第2端子に接続され、前記第1パッドから離れて前記第1パッドの周りに配置された複数の第2パッドと、を備え、前記第1パッドは、平面視において矩形状の矩形部分と、前記矩形部分の角から前記複数の第2パッドに向かって突出する突出部分と、を含む、基板である。
1つの態様では、第1面の中央部に密着した第1端子と、前記第1端子の周りで前記第1面に密着し、前記第1端子から離れて設けられた複数の第2端子と、を備え、前記第1端子は、平面視において矩形状の矩形部分と、前記矩形部分の角から前記複数の第2端子に向かって突出する突出部分と、を含む、電子部品である。
1つの態様では、第1面の中央部に密着した第1端子と、前記第1端子の周りで前記第1面に密着し、前記第1端子から離れて設けられた複数の第2端子と、を備える電子部品と、前記電子部品の前記第1端子が接続される第1パッドと、前記電子部品の前記複数の第2端子が接続され、前記第1パッドから離れて前記第1パッドの周りに配置された複数の第2パッドと、を備える基板と、前記電子部品の前記第1端子と前記基板の前記第1パッドとを接続させ、前記電子部品の前記複数の第2端子と前記基板の前記複数の第2パッドとを接続させるはんだと、を備え、前記基板の前記第1パッドは、平面視において矩形状の矩形部分と、前記矩形部分の角から前記複数の第2パッドに向かって突出する突出部分と、を含む、電子機器である。
1つの態様では、第1面の中央部に密着した第1端子と、前記第1端子の周りで前記第1面に密着し、前記第1端子から離れて設けられた複数の第2端子と、を備える電子部品と、前記電子部品の前記第1端子が接続される第1パッドと、前記電子部品の前記複数の第2端子が接続され、前記第1パッドから離れて前記第1パッドの周りに配置された複数の第2パッドと、を備える基板と、前記電子部品の前記第1端子と前記基板の前記第1パッドとを接続させ、前記電子部品の前記複数の第2端子と前記基板の前記複数の第2パッドとを接続させるはんだと、を備え、前記電子部品の前記第1端子は、平面視において矩形状の矩形部分と、前記矩形部分の角から前記複数の第2端子に向かって突出する突出部分と、を含む、電子機器である。
1つの側面として、接続信頼性の低下を抑制することができる。
図1(a)は、実施例1に係る電子機器を構成する電子部品の平面図、図1(b)は、実施例1に係る電子機器を構成する基板の平面図、図1(c)は、図1(b)の第1パッドの角近傍を拡大した平面図、図1(d)は、実施例1に係る電子機器の断面図である。 図2(a)は、比較例に係る電子機器を構成する電子部品の平面図、図2(b)は、比較例に係る電子機器を構成する基板の平面図、図2(c)は、図2(b)の第1パッドの角近傍を拡大した平面図、図2(d)は、比較例に係る電子機器の断面図である。 図3(a)及び図3(b)は、比較例に係る電子機器で生じる課題を説明するためのはんだの断面図である。 図4は、比較例の電子機器のシミュレーション結果を示す図である。 図5は、実施例1の電子機器のシミュレーション結果を示す図である。 図6(a)は、実施例2に係る電子機器を構成する電子部品の平面図、図6(b)は、実施例2に係る電子機器を構成する基板の平面図、図6(c)は、実施例2に係る電子機器の断面図である。 図7(a)は、実施例3に係る電子機器を構成する電子部品の平面図、図7(b)は、実施例3に係る電子機器を構成する基板の平面図、図7(c)は、実施例3に係る電子機器の断面図である。 図8(a)は、実施例4に係る電子機器を構成する電子部品の平面図、図8(b)は、実施例4に係る電子機器を構成する基板の平面図、図8(c)は、実施例4に係る電子機器の断面図である。 図9(a)は、実施例4の変形例に係る電子機器を構成する電子部品の平面図、図9(b)は、実施例4の変形例に係る電子機器を構成する基板の平面図、図9(c)は、実施例4の変形例に係る電子機器の断面図である。 図10(a)は、実施例5に係る電子機器を構成する電子部品の平面図、図10(b)は、実施例5に係る電子機器を構成する基板の平面図、図10(c)は、実施例5に係る電子機器の断面図である。 図11(a)は、比較例に係る電子機器で生じる課題を説明するための基板の平面図、図11(b)は、比較例に係る電子機器で生じる課題を説明するための電子機器の断面図である。 図12(a)は、実施例6に係る電子機器を構成する電子部品の平面図、図12(b)は、実施例6に係る電子機器を構成する基板の平面図、図12(c)は、実施例6に係る電子機器の断面図である。
以下、図面を参照して、本発明の実施例について説明する。
図1(a)は、実施例1に係る電子機器を構成する電子部品の平面図、図1(b)は、実施例1に係る電子機器を構成する基板の平面図、図1(c)は、図1(b)の第1パッドの角近傍を拡大した平面図である。図1(d)は、実施例1に係る電子機器の断面図である。図1(d)は、図1(b)のA−A間に相当する箇所の断面を示している。図1(a)のように、電子部品50は、半導体集積回路等の部品を内部に封止した表面実装型のQFN(Quad Flat No-Leads)パッケージである。電子部品50は、本体部55と、本体部55に密着した第1端子52及び複数の第2端子53と、を備える。本体部55はセラミック等で形成されている。第1端子52は、銅等の金属で形成され、本体部55の底面51の中央部に設けられている。複数の第2端子53は、銅等の金属で形成され、底面51の周辺部に設けられ、第1端子52から離れて第1端子52の周りに配置されている。
第1端子52は、電子部品50を基板10に実装する際に両者の固定を補強する役割を担う補強端子である。複数の第2端子53は、本体部55の内部の部品と電気的に接続された端子であり、信号端子と呼ばれることもあるが、信号以外の用途、例えば電源端子に用いられることもあるため、便宜的に機能端子と称すこととする。複数の第2端子53はそれぞれ同じ大きさで且つ同じ形状をしている。同じには製造誤差程度に異なる場合も含まれる(以下の同様の記載においても同じ)。第1端子52は補強端子であることから、第1端子52の面積は複数の第2端子53各々の面積よりも大きい。
電子部品は、機能向上に伴って、大型化及び端子ピッチの狭幅化が進んでいる。例えば、本体部55の底面51の各辺の長さL1は5mm〜15mm程度である。本体部55の底面51は正方形の場合に限られず、長方形の場合もある。第2端子53の幅X1は0.1mm〜0.2mm程度である。第2端子53のピッチ間隔P1は0.3mm〜0.7mm程度である。第1端子52は底面51の60%〜70%程度の面積を占めている。
第1端子52は、本体部55の底面51の中央部に全体が密着し、底面51を平面視したときに矩形状をしている。複数の第2端子53各々は、電子部品50の底面51を平面視したとき、例えば矩形状をしているが、半楕円形状等のその他の形状をしている場合でもよい。複数の第2端子53は、矩形状をした底面51の各辺に沿って一列に並び、底面51から側面に延在し、底面51及び側面に密着している。すなわち、複数の第2端子53は、全体が本体部55の表面に密着している。ここで、複数の第2端子53のうち第1端子52の各辺に沿って並んだ第2端子群54の中で最も端に位置する第2端子を第2端子53aとする。第2端子群54の中で第2端子53aより内側に位置する第2端子を全て第2端子53bとする。すなわち、複数の第2端子53は第2端子53aと第2端子53bとで構成されている。
図1(b)及び図1(c)のように、基板10は、電子部品50が実装される基板であり、例えば樹脂層と配線層とを含むプリント基板である。基板10は、上面11に第1パッド12と複数の第2パッド13とを備える。第1パッド12は電子部品50の第1端子52とはんだによって接合され、複数の第2パッド13は電子部品50の複数の第2端子53とはんだによって接合される。第2パッド13の幅X2は、電子部品50の第2端子53の幅X1と同じであり、0.1mm〜0.2mm程度である。第2パッド13のピッチ間隔P2は、電子部品50の第2端子53のピッチ間隔P1と同じであり、0.35mm〜0.65mm程度である。
複数の第2パッド13は、第1パッド12から離れて第1パッド12の周りに配置されている。複数の第2パッド13はそれぞれ同じ大きさで且つ同じ形状をしている。電子部品50の第1端子52は補強端子であることから、第1端子52に接続される第1パッド12は電子部品50と基板10の固定を補強する役割を担う補強用パッドである。電子部品50の第2端子53は機能端子であることから、第2端子53に接続される第2パッド13は機能用パッドである。したがって、第1パッド12の面積は、複数の第2パッド13各々の面積よりも大きい。
第1パッド12は、平面視において矩形状の矩形部分20と、矩形部分20の角から突出した突出部分21と、を含む。突出部分21は矩形部分20の4つの角全てに設けられている。矩形部分20は、平面視において、電子部品50の第1端子52と同じ形状で且つ同じ大きさとなっている。突出部分21は、平面視において矩形状をしている。突出部分21は、例えば突出部分21が設けられた矩形部分20の角とその角と向かい合う角とを結ぶ線に対して線対称の形状をしている。矩形状及び線対称の形状には製造誤差程度に異なる場合も含まれる(その他の同様の記載箇所においても同じ)。
複数の第2パッド13は、第1パッド12の矩形部分20の各辺に沿って並んで配置されている。ここで、複数の第2パッド13のうち第1パッド12の矩形部分20の各辺に沿って並んだ第2パッド群14の中で最も端に位置する第2パッドを第2パッド13aとする。第2パッド群14の中で第2パッド13aより内側に位置する第2パッドを全て第2パッド13bとする。すなわち、複数の第2パッド13は第2パッド13aと第2パッド13bとで構成されている。第2パッド13aは、第1パッド12の矩形部分20の角に対応した位置に配置されている。すなわち、第2パッド13aは、第1パッド12の矩形部分20の角から第2パッド13aに向けて矩形部分20の辺を伸ばした仮想線と重なるか又は仮想線よりも矩形部分20とは反対側に位置している。
第1パッド12の突出部分21は、矩形部分20の角から矩形部分20の角に対応した位置にある第2パッド13aに向かって突出している。矩形部分20の角に突出部分21が設けられていることで、突出部分21と第2パッド13aとの間隔D1は、矩形部分20と第2パッド13bとの間隔D2よりも狭くなっている。
図1(d)のように、実施例1の電子機器100は、電子部品50がはんだ40によって基板10に実装されている。すなわち、電子部品50の第1端子52及び第2端子53が基板10の第1パッド12及び第2パッド13にはんだ40で接合されている。はんだ40は、第1端子52と第1パッド12の間、及び、第2端子53の底面51に密着した部分と第2パッド13の間に設けられている。はんだ40は例えば銀−錫系はんだである。基板10と電子部品50の間隔Hは0.3mm〜0.6mm程度である。基板10と電子部品50との間にはアンダーフィル材は設けられていない。基板10の第1パッド12は矩形部分20の角に突出部分21を備えることから、第1パッド12と第2パッド13aとの間隔D1は、第1端子52と第2端子53aとの間隔D3よりも狭くなっている。はんだ40が第1パッド12の突出部分21に形成されることで、矩形部分20の角にはんだフィレットが形成される。
図2(a)は、比較例に係る電子機器を構成する電子部品の平面図、図2(b)は、比較例に係る電子機器を構成する基板の平面図、図2(c)は、図2(b)の第1パッドの角近傍を拡大した平面図である。図2(d)は、比較例に係る電子機器の断面図である。図2(d)は、図2(b)のA−A間に相当する箇所の断面を示している。図2(a)から図2(d)のように、比較例の電子機器1000では、基板10に備わる第1パッド112は、平面視において矩形状をしていて、角に突出部分は設けられていない。第1パッド112は、平面視において、電子部品50の第1端子52と同じ形状で且つ同じ大きさとなっている。基板10の第1パッド112の角に突出部分が設けられてないため、第1パッド112と第2パッド13aとの間隔D4は、実施例1における第1パッド12と第2パッド13aとの間隔D1よりも広く、第1端子52と第2端子53aとの間隔D3と同じ大きさとなっている。比較例の電子機器のその他の構成は実施例1の電子機器と同じであるため説明を省略する。
図3(a)及び図3(b)は、比較例に係る電子機器で生じる課題を説明するためのはんだの断面図である。図3(a)は第2端子53aと第2パッド13aとを接続するはんだ40の断面を示し、図3(b)は第2端子53bと第2パッド13bとを接続するはんだ40の断面を示している。図3(a)のように、第2端子53aと第2パッド13aとを接続するはんだ40にクラック41が発生することがある。クラック41は、はんだ40の第2端子53a付近で発生する場合に限られず、第2パッド13a付近で発生する場合等、様々な場合がある。図3(b)のように、第2端子53bと第2パッド13bとを接続するはんだ40にクラックは発生し難い。これらは以下の理由によるものと考えられる。
電子機器は周囲環境及び/又は使用状況等により温度が変化する。基板10と電子部品50は、異なる材料を含んで形成されていることから、熱膨張及び熱収縮に差が生じる。このため、基板10と電子部品50を接続するはんだ40に熱膨張及び熱収縮による熱応力が加わる。第1パッド112の面積は第2パッド13の面積よりも大きく、第1端子52の面積は第2端子53の面積よりも大きい。このために、基板10に熱膨張及び熱収縮による反りが生じた場合、第1パッド112と第1端子52ははんだ40によって強固に固定されていることから、第2パッド13と第2端子53を接続するはんだ40に加わる応力が大きくなり易い。さらに、第2パッド13a及び第2端子53aは第2パッド群14及び第2端子群54の中で最も端に位置している。このため、第2パッド13aと第2端子53aを接続するはんだ40は、第2パッド13bと第2端子53bとを接続するはんだ40に比べて、第1パッド112と第1端子52を接続するはんだ40との間隔が広くなり易い。このため、第2パッド13aと第2端子53aを接続するはんだ40に加わる応力は更に大きくなり易い。このような理由から、第2パッド13aと第2端子53aを接続するはんだ40にクラック41が発生すると考えられる。
実施例1の電子機器と比較例の電子機器に対して、はんだ40に生じる熱応力のシミュレーション解析を行った。シミュレーション解析は以下の条件で行った。基板10は、FR−4(Flame Retardant Type 4)基板を用い、その大きさは縦×横×厚さが110mm×110mm×1.0mmとした。基板10に形成された第1パッド12、112及び第2パッド13は銅(Cu)めっきで形成されているとした。第1パッド12の矩形部分20及び第1パッド112の平面視における大きさは5.1mm×3.1mmとした。第1パッド12の突出部分21は平面視において矩形状の1つの角周辺が矩形部分20と重なる形状で、長手部分(図1(c)のB1)の長さが0.6mm、短手部分(図1(c)のB2)の長さが0.2mmとした。第2パッド13の平面視における大きさは0.18mm×0.4mmとした。第2パッド13のピッチ間隔P2は0.35mmとした。第2パッド13は、第1パッド12、112の周りに合計62個設けられているとした。
電子部品50の本体部55は、プラスチック樹脂モールドで形成され、その大きさは縦×横×厚さが6.5mm×4.5mm×0.75mmとした。第1端子52及び第2端子53は表面に錫(Sn)めっきが施された銅(Cu)で形成されているとした。第1端子52の平面視における大きさは5.1mm×3.1mmとした。第2端子53の大きさは0.18mm×0.4mmとした。第2端子53のピッチ間隔P1は0.35mmとした。第2端子53は、第1端子52の周りに合計62個設けられているとした。基板10の第1パッド12、112及び第2パッド13と電子部品50の第1端子52及び第2端子53とを接続するはんだ40には錫−銀系のはんだを用いた。基板10と電子部品50の間隔Hは0.08mmとした。
実施例1の電子機器では、第1パッド12の矩形部分20の角に突出部分21を設けることで第1パッド12と第2パッド13aの間隔D1を0.1mmにした。第1パッド12と第2パッド13bの間隔D2、第1端子52と第2端子53aの間隔D3、及び第1端子52と第2端子53bの間隔は0.3mmとした。比較例の電子機器では、第1パッド112に突出部分を設けないことで第1パッド112と第2パッド13aの間隔D4を0.3mmにした。第1パッド112と第2パッド13bの間隔、第1端子52と第2端子53aの間隔D3、及び第1端子52と第2端子53bの間隔は実施例1と同じく0.3mmにした。実施例1の電子機器及び比較例の電子機器に対して所定条件の温度サイクル試験を行ったときにはんだ40に生じる熱応力をシミュレーション解析し、低温時及び高温時にはんだ40に生じる熱応力の最大値を求めた。
図4は、比較例の電子機器のシミュレーション結果を示す図である。図5は、実施例1の電子機器のシミュレーション結果を示す図である。図4及び図5では、第1パッド12、112及び第2パッド13に接続されたはんだ40に生じる熱応力を示している。図4のように、比較例の電子機器では、矢印Aで示すように第2パッド13aに接続されたはんだ40に最も大きな熱応力が生じ、最大応力値は64.06Nであった。一方、図5のように、実施例1の電子機器では、第2パッド13aに接続されたはんだ40に生じる熱応力は低減され、矢印Aで示すように第1パッド12の突出部分21に接続されたはんだ40に最も大きな熱応力が生じた。最大応力値は57.12Nであった。はんだ40の接合寿命で換算すると、実施例1は比較例に比べて約1.3倍程度の延命がなされた結果となった。
実施例1の電子機器では、比較例の電子機器に比べて、第2パッド13aに接続されたはんだ40に生じる熱応力が低減されたのは以下の理由によるものと考えられる。すなわち、実施例1では、第1パッド12は矩形部分20の角に突出部分21を有するため、第1パッド12と第2パッド13aの間隔が、比較例の第1パッド112と第2パッド13aの間隔よりも狭くなる。よって、実施例1において第1パッド12に接続されたはんだ40と第2パッド13aに接続されたはんだ40との間隔は、比較例の第1パッド112に接続されたはんだ40と第2パッド13aに接続されたはんだ40との間隔よりも狭くなる。このために、実施例1では、比較例に比べて、第2パッド13aに接続されたはんだ40に生じる熱応力が低減されたと考えられる。
実施例1によれば、図1(b)のように、基板10の第1パッド12は、平面視において矩形状の矩形部分20と、矩形部分20の角から第2パッド13に向かって突出する突出部分21と、を含む。これにより、図1(d)のように、第1パッド12と第1端子52を接続するはんだ40と第2パッド13aと第2端子53aを接続するはんだ40との間隔が狭くなる。よって、第2パッド13aと第2端子53aを接続するはんだ40に加わる応力を低減でき、その結果、はんだ40にクラックが発生することが抑制されて、接続信頼性を向上させることができる。
なお、基板10と電子部品50の間隔Hは0.3mm〜0.6mm程度と狭いため、基板10と電子部品50の間にアンダーフィル材を浸透させることが難しい。このため、アンダーフィル材によってはんだ40にクラックが発生することを抑制するのは難しい。
図1(b)のように、複数の第2パッド13は第1パッド12の矩形部分20の各辺に沿って並んで配置されている。この場合に、第1パッド12の突出部分21が、矩形部分20の角から複数の第2パッド13のうち矩形部分20の各辺に沿って並んだ第2パッド群14の中で最も端に位置する第2パッド13aに向かって突出することが好ましい。第1パッド12の矩形部分20と第2パッド13aの間隔は広くなり易いが、突出部分21が矩形部分20の角から第2パッド13aに向かって突出することで、第1パッド12と第2パッド13aとの間隔を狭めることができる。よって、第1パッド12と第1端子52を接続するはんだ40と第2パッド13aと第2端子53aを接続するはんだ40との間隔が狭くなり、第2パッド13aと第2端子53aを接続するはんだ40に加わる応力を低減できる。よって、はんだ40にクラックが発生することが抑制されて接続信頼性を向上させることができる。
図1(b)のように、第1パッド12の面積は複数の第2パッド13各々の面積よりも大きい。この場合、第2パッド13と第2端子53を接続するはんだ40に加わる応力が大きくなり易いため、第1パッド12を矩形部分20と突出部分21とで構成することが好ましい。第2パッド13と第2端子53を接続するはんだ40に加わる応力は、第1パッド12の面積が複数の第2パッド13各々の面積の10倍以上の場合により大きくなり易い。20倍以上の場合に更に大きくなり易い。30倍以上の場合により更に大きくなり易い。したがって、これらの場合に、第1パッド12を矩形部分20と突出部分21とで構成することがより好ましい。
第1パッド12は補強用パッドであり、第2パッド13は機能用パッドである。第1パッド12を矩形部分20と突出部分21で構成すると、図5のように、第1パッド12の突出部分21に接続するはんだ40に加わる熱応力が大きくなる場合がある。第1パッド12が補強用パッドである場合、突出部分21に接続するはんだ40にクラックが発生したとしても電子機器100に与える悪影響は小さく済む。
図6(a)は、実施例2に係る電子機器を構成する電子部品の平面図、図6(b)は、実施例2に係る電子機器を構成する基板の平面図、図6(c)は、実施例2に係る電子機器の断面図である。図6(c)は、図6(b)のA−A間に相当する箇所の断面を示している。図6(a)から図6(c)のように、実施例2の電子機器200では、基板10に備わる第1パッド12は、矩形部分20の角から第2パッド13aに向かって突出する突出部分21aが平面視において円形状をしている。実施例2の電子機器のその他の構成は実施例1と同じであるため説明を省略する。
実施例1では、第1パッド12の突出部分21は平面視において矩形状であったが、実施例2のように、第1パッド12の突出部分21aは平面視において円形状であってもよい。突出部分21aが円形状である場合、突出部分21a全体にはんだ40が広がり易くなるため、第1パッド12と第1端子52を接続するはんだ40と第2パッド13aと第2端子53aを接続するはんだ40との間隔が狭くなり易い。よって、第2パッド13aと第2端子53aを接続するはんだ40に加わる応力が低減され易くなるため、クラックが発生することを効果的に抑制でき、接続信頼性を向上させることができる。
図7(a)は、実施例3に係る電子機器を構成する電子部品の平面図、図7(b)は、実施例3に係る電子機器を構成する基板の平面図、図7(c)は、実施例3に係る電子機器の断面図である。図7(c)は、図7(b)のA−A間に相当する箇所の断面を示している。図7(a)から図7(c)のように、実施例3の電子機器300では、基板10に備わる第1パッド12は、矩形部分20の角から第2パッド13に向かって突出する突出部分21bが平面視において楕円形状をしている。実施例3の電子機器のその他の構成は実施例1と同じであるため説明を省略する。
実施例3のように、第1パッド12の突出部分21bは平面視において楕円形状をしていてもよい。この場合でも、突出部分21b全体にはんだ40が広がり易くなるため、第1パッド12と第1端子52を接続するはんだ40と第2パッド13aと第2端子53aを接続するはんだ40との間隔が狭くなり易い。よって、第2パッド13aと第2端子53aを接続するはんだ40に加わる応力が低減され易くなるため、クラックが発生することを効果的に抑制でき、接続信頼性を向上させることができる。
図8(a)は、実施例4に係る電子機器を構成する電子部品の平面図、図8(b)は、実施例4に係る電子機器を構成する基板の平面図、図8(c)は、実施例4に係る電子機器の断面図である。図8(b)では、第1パッド12aに接続される電子部品50の第1端子52の外形を破線で図示している。図8(c)は、図8(b)のA−A間に相当する箇所の断面を示している。図8(a)から図8(c)のように、実施例4の電子機器400では、基板10に備わる第1パッド12aは、平面視において矩形状をしていて、角に突出部分が設けられていない。第1パッド12aは、平面視において、電子部品50の第1端子52と同じ矩形状をしているが、第1端子52よりも面積が大きい。すなわち、第1パッド12aは第1端子52よりも平面視において面積の大きな相似形状をしている。実施例4の電子機器のその他の構成は実施例1と同じであるため説明を省略する。
実施例4によれば、基板10の第1パッド12aは電子部品50の第1端子52と比べて平面視において面積の大きな相似形状をしている。これにより、第1パッド12aと第1端子52を接続するはんだ40と第2パッド13aと第2端子53aを接続するはんだ40との間隔が狭くなる。よって、第2パッド13aと第2端子53aを接続するはんだ40に加わる応力が低減され、はんだ40にクラックが発生することを抑制でき、接続信頼性を向上させることができる。はんだ40に加わる応力を低減する点から、第1パッド12aは、第1端子52よりも1.2倍以上大きい場合が好ましく、1.5倍以上大きい場合がより好ましく、2.0倍以上大きい場合が更に好ましい。
図9(a)は、実施例4の変形例に係る電子機器を構成する電子部品の平面図、図9(b)は、実施例4の変形例に係る電子機器を構成する基板の平面図、図9(c)は、実施例4の変形例に係る電子機器の断面図である。図9(a)では、第1端子52に接続される基板10の第1パッド12aの外形を破線で図示している。図9(c)は、図9(b)のA−A間に相当する箇所の断面を示している。図9(a)から図9(c)のように、実施例4の変形例の電子機器410では、基板10に備わる第1パッド12aは、平面視において電子部品50の第1端子52と同じ矩形状をしていて、角に突出部分が設けられていない。第1パッド12aと第1端子52の面積を比べると、第1端子52は第1パッド12aよりも面積が大きい。すなわち、第1端子52は第1パッド12aよりも平面視において面積の大きな相似形状をしている。実施例4の変形例の電子機器のその他の構成は実施例1と同じであるため説明を省略する。
実施例4の変形例によれば、電子部品50の第1端子52は基板10の第1パッド12aと比べて平面視において面積の大きな相似形状をしている。これにより、第1パッド12aと第1端子52を接続するはんだ40と第2パッド13aと第2端子53aを接続するはんだ40との間隔が狭くなる。よって、第2パッド13aと第2端子53aを接続するはんだ40に加わる応力が低減され、はんだ40にクラックが発生することを抑制でき、接続信頼性を向上させることができる。はんだ40に加わる応力を低減する点から、第1端子52は、第1パッド12aよりも1.2倍以上大きい場合が好ましく、1.5倍以上大きい場合がより好ましく、2.0倍以上大きい場合が更に好ましい。
基板10の第1パッド12aの設計に自由が利く場合は実施例4のように第1パッド12aを大きくすればよいし、電子部品50の第1端子52の設計に自由が利く場合は実施例4の変形例のように第1端子52を大きくすればよい。
図10(a)は、実施例5に係る電子機器を構成する電子部品の平面図、図10(b)は、実施例5に係る電子機器を構成する基板の平面図、図10(c)は、実施例5に係る電子機器の断面図である。図10(c)は、図10(b)のA−A間に相当する箇所の断面を示している。図10(a)から図10(c)のように、実施例5の電子機器500では、基板10に備わる第1パッド12aは、平面視において矩形状をしていて、角に突出部分が設けられていない。電子部品50に備わる第1端子52aは、平面視において矩形状の矩形部分60と、矩形部分60の角から第2端子53aに向かって突出する複数の突出部分61と、を含む。矩形部分60は、平面視において、基板10の第1パッド12aと同じ形状で且つ同じ大きさとなっている。複数の突出部分61は、平面視において矩形状をしている。複数の突出部分61各々は、例えば複数の突出部分61各々が設けられた矩形部分60の角とその角と向かい合う角とを結ぶ線に対して線対称の形状をしている。実施例5の電子機器のその他の構成は実施例1と同じであるため説明を省略する。
実施例5によれば、電子部品50の第1端子52aは、平面視において矩形状の矩形部分60と、矩形部分60の角から第2端子53に向かって突出する突出部分61と、を含む。この場合でも、第1パッド12aと第1端子52aを接続するはんだ40と第2パッド13aと第2端子53aを接続するはんだ40との間隔が狭くなる。よって、第2パッド13aと第2端子53aを接続するはんだ40に加わる応力が低減され、はんだ40にクラックが発生することを抑制でき、接続信頼性を向上させることができる。
複数の第2端子53は第1端子52aの矩形部分60の各辺に沿って並んで配置されている。この場合に、第1端子52aの突出部分61は、矩形部分60の角から複数の第2端子53のうち矩形部分60の各辺に沿って並んだ第2端子群54の中で最も端に位置する第2端子53aに向かって突出する場合が好ましい。第1端子52aの矩形部分60と第2端子53aの間隔は広くなり易いが、突出部分61が矩形部分60の角から第2端子53aに向かって突出することで、第1端子52aと第2端子53aとの間隔を狭めることができる。よって、第1パッド12aと第1端子52aを接続するはんだ40と第2パッド13aと第2端子53aを接続するはんだ40との間隔が狭くなり、第2パッド13aと第2端子53aを接続するはんだ40に加わる応力を低減できる。よって、はんだ40にクラックが発生することが抑制されて接続信頼性を向上させることができる。
第1端子52aの面積は複数の第2端子53各々の面積よりも大きい。この場合、第2パッド13と第2端子53を接続するはんだ40に加わる応力が大きくなり易いため、第1端子52aを矩形部分60と突出部分61とで構成することが好ましい。第2パッド13と第2端子53を接続するはんだ40に加わる応力は、第1端子52aの面積が複数の第2端子53各々の面積の10倍以上の場合により大きくなり易い。20倍以上の場合に更に大きくなり易い。30倍以上の場合により更に大きくなり易い。したがって、これらの場合に、第1端子52aを矩形部分60と突出部分61とで構成することがより好ましい。
第1端子52aは補強端子であり、第2端子53は機能端子である。第1端子52aを矩形部分60と突出部分61で構成すると、図5の場合と同様に、第1端子52aの突出部分61に接続するはんだ40に加わる熱応力が大きくなる場合がある。しかしながら、第1端子52aが補強端子である場合、突出部分61に接続するはんだ40にクラックが発生したとしても電子機器500に与える悪影響は小さく済む。
実施例5では、電子部品50に備わる第1端子52aの突出部分61が平面視において矩形状である場合を例に示したがこの場合に限られない。突出部分61は平面視において円形状であってもよいし、楕円形状であってもよい。
図11(a)は、比較例に係る電子機器で生じる課題を説明するための基板の平面図、図11(b)は、比較例に係る電子機器で生じる課題を説明するための電子機器の断面図である。図11(a)は、基板10に電子部品50を実装する前に第1パッド112及び第2パッド13にはんだ40を塗布した状態の平面図であり、図の明瞭化のためにはんだ40にハッチングを付している。図11(b)は、図11(a)のA−A間に相当する箇所の断面を示している。図11(a)のように、電子部品50を基板10に実装する前に、基板10の第1パッド112及び複数の第2パッド13に予めはんだ40を印刷等によって塗布する。このときに、第1パッド112に塗布したはんだ40が複数の第2パッド13に向かって溢れ出ないように、第1パッド112に塗布するはんだ40の量を少なく抑えることがある。この場合、第1パッド112の角周辺に、はんだ40が形成されないことがある。
図11(b)のように、第1パッド112の角周辺にはんだ40が形成されないため、第1パッド112と第1端子52を接続するはんだ40と第2パッド13aと第2端子53aを接続するはんだ40との間隔が広くなってしまう。このため、第2パッド13aと第2端子53aを接続するはんだ40に加わる熱応力が大きくなりクラック41が発生し易くなる。
図12(a)は、実施例6に係る電子機器を構成する電子部品の平面図、図12(b)は、実施例6に係る電子機器を構成する基板の平面図、図12(c)は、実施例6に係る電子機器の断面図である。図12(b)は、基板10に電子部品50を実装する前に第1パッド12及び複数の第2パッド13にはんだ40を塗布した状態の平面図であり、図の明瞭化のためにはんだ40にハッチングを付している。図12(c)は、図12(b)のA−A間に相当する箇所の断面を示している。図12(a)から図12(c)のように、実施例6の電子機器600では、基板10の第1パッド12の矩形部分20に区分け部22が設けられている。区分け部22は、矩形部分20の4つの角周辺において矩形部分20の表面上に設けられ、矩形部分20の角周辺の表面と矩形部分20の中央の表面とを区分けしている。すなわち、矩形部分20の角から突出した円形状の突出部分21aの表面と矩形部分20の角周辺の表面とは、区分け部22によって矩形部分20の中央の表面から区分けされている。区分け部22の厚さは0.01mm〜0.03mm程度であり、幅は0.1mm〜0.3mm程度である。区分け部22は、例えばソルダーレジストで形成されるが、その他の材料で形成されてもよい。実施例6の電子機器のその他の構成は実施例1と同じであるため説明を省略する。
実施例6によれば、基板10の第1パッド12の矩形部分20の角周辺を矩形部分20の中央から区分けする区分け部22が矩形部分20に設けられている。これにより、第1パッド12にはんだ40を印刷等によって塗布する際に、区分け部22によって区分けされた矩形部分20の中央と矩形部分20の角周辺とに別々にはんだ40を塗布することになる。このため、塗布したはんだ40が第1パッド12から溢れ出ないようにはんだ40の塗布量を調整する場合でも、矩形部分20の角周辺及び突出部分21aにはんだ40が形成されない箇所が生じることを抑制できる。よって、第1パッド12と第1端子52を接続するはんだ40と第2パッド13aと第2端子53aを接続するはんだ40との間隔を狭くでき、第2パッド13aと第2端子53aを接続するはんだ40に加わる応力を低減できる。よって、はんだ40にクラックが発生することが抑制されて、接続信頼性を向上させることができる。
区分け部22は、はんだ40に対して濡れ性が悪い材料で形成されている場合が好ましく、例えばソルダーレジストで形成されている場合が好ましい。また、区分け部22は、矩形部分20の角から第2パッド13aに隣接する第2パッド13bが対向する部分の少なくとも一部までの領域が矩形部分20の中央から区分けされるように矩形部分20に設けられることが好ましい。
実施例1から実施例6では、電子部品50がQFN(Quad Flat No-Leads)パッケージである場合を例に示したが、SОN(Small Outline No-Leads)パッケージ又はLGN(Land Grid Array)パッケージ等、その他の表面実装型の電子部品の場合でもよい。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
なお、以上の説明に関して更に以下の付記を開示する。
(付記1)電子部品の第1面の中央部に密着した第1端子に接続される第1パッドと、前記第1端子の周りで前記電子部品の前記第1面に密着した複数の第2端子に接続され、前記第1パッドから離れて前記第1パッドの周りに配置された複数の第2パッドと、を備え、前記第1パッドは、平面視において矩形状の矩形部分と、前記矩形部分の角から前記複数の第2パッドに向かって突出する突出部分と、を含む、基板。
(付記2)前記複数の第2パッドは、前記第1パッドの前記矩形部分の各辺に沿って並んで配置され、前記第1パッドの前記突出部分は、前記矩形部分の角から前記複数の第2パッドのうち前記矩形部分の辺に沿って並んだ第2パッド群の中で最も端に位置する第2パッドに向かって突出する、付記1に記載の基板。
(付記3)前記第1パッドの面積は前記複数の第2パッド各々の面積より大きい、付記1または2に記載の基板。
(付記4)前記第1パッドの前記突出部分は平面視において矩形状である、付記1から3のいずれか一項に記載の基板。
(付記5)前記第1パッドの前記突出部分は平面視において円形状又は楕円形状である、付記1から3のいずれか一項に記載の基板。
(付記6)前記第1パッドは補強用パッドであり、前記複数の第2パッドは機能用パッドである、付記1から5のいずれか一項に記載の基板。
(付記7)前記複数の第2パッドは互いに同じ大きさである、付記1から6のいずれか一項に記載の基板。
(付記8)前記第1パッドの前記矩形部分に設けられ、前記矩形部分の角周辺を前記矩形部分の中央から区分けする区分け部を備える、付記1から7のいずれか一項に記載の基板。
(付記9)前記区分け部はソルダーレジストで形成されている、付記8に記載の基板。
(付記10)第1面の中央部に密着した第1端子と、前記第1端子の周りで前記第1面に密着し、前記第1端子から離れて設けられた複数の第2端子と、を備え、前記第1端子は、平面視において矩形状の矩形部分と、前記矩形部分の角から前記複数の第2端子に向かって突出する突出部分と、を含む、電子部品。
(付記11)第1面の中央部に密着した第1端子と、前記第1端子の周りで前記第1面に密着し、前記第1端子から離れて設けられた複数の第2端子と、を備える電子部品と、前記電子部品の前記第1端子が接続される第1パッドと、前記電子部品の前記複数の第2端子が接続され、前記第1パッドから離れて前記第1パッドの周りに配置された複数の第2パッドと、を備える基板と、前記電子部品の前記第1端子と前記基板の前記第1パッドとを接続させ、前記電子部品の前記複数の第2端子と前記基板の前記複数の第2パッドとを接続させるはんだと、を備え、前記基板の前記第1パッドは、平面視において矩形状の矩形部分と、前記矩形部分の角から前記複数の第2パッドに向かって突出する突出部分と、を含む、電子機器。
(付記12)第1面の中央部に密着した第1端子と、前記第1端子の周りで前記第1面に密着し、前記第1端子から離れて設けられた複数の第2端子と、を備える電子部品と、前記電子部品の前記第1端子が接続される第1パッドと、前記電子部品の前記複数の第2端子が接続され、前記第1パッドから離れて前記第1パッドの周りに配置された複数の第2パッドと、を備える基板と、前記電子部品の前記第1端子と前記基板の前記第1パッドとを接続させ、前記電子部品の前記複数の第2端子と前記基板の前記複数の第2パッドとを接続させるはんだと、を備え、前記電子部品の前記第1端子は、平面視において矩形状の矩形部分と、前記矩形部分の角から前記複数の第2端子に向かって突出する突出部分と、を含む、電子機器。
(付記13)第1面の中央部に密着した第1端子と、前記第1端子の周りで前記第1面に密着し、前記第1端子から離れて設けられた複数の第2端子と、を備える電子部品と、前記電子部品の前記第1端子が接続される第1パッドと、前記電子部品の前記複数の第2端子が接続され、前記第1パッドから離れて前記第1パッドの周りに配置された複数の第2パッドと、を備える基板と、前記電子部品の前記第1端子と前記基板の前記第1パッドとを接続させ、前記電子部品の前記複数の第2端子と前記基板の前記複数の第2パッドとを接続させるはんだと、を備え、前記電子部品の前記第1端子と前記基板の前記第1パッドとは相似形状である、電子機器。
(付記14)前記電子部品と前記基板との間にアンダーフィル材は設けられていない、付記11から13のいずれか一項に記載の電子機器。
10 基板
11 上面
12、12a 第1パッド
13、13a、13b 第2パッド
14 第2パッド群
20 矩形部分
21、21a、21b 突出部分
22 区分け部
40 はんだ
41 クラック
50 電子部品
51 底面
52、52a 第1端子
53、53a、53b 第2端子
54 第2端子群
55 本体部
60 矩形部分
61 突出部分
112 第1パッド
100、200、300、400、410、500、600、1000 電子機器

Claims (10)

  1. 電子部品の第1面の中央部に密着した第1端子に接続される第1パッドと、
    前記第1端子の周りで前記電子部品の前記第1面に密着した複数の第2端子に接続され、前記第1パッドから離れて前記第1パッドの周りに配置された複数の第2パッドと、を備え、
    前記第1パッドは、平面視において矩形状の矩形部分と、前記矩形部分の角から前記複数の第2パッドに向かって突出する突出部分と、を含む、基板。
  2. 前記複数の第2パッドは、前記第1パッドの前記矩形部分の各辺に沿って並んで配置され、
    前記第1パッドの前記突出部分は、前記矩形部分の角から前記複数の第2パッドのうち前記矩形部分の辺に沿って並んだ第2パッド群の中で最も端に位置する第2パッドに向かって突出する、請求項1に記載の基板。
  3. 前記第1パッドの面積は前記複数の第2パッド各々の面積より大きい、請求項1または2に記載の基板。
  4. 前記第1パッドの前記突出部分は平面視において矩形状である、請求項1から3のいずれか一項に記載の基板。
  5. 前記第1パッドの前記突出部分は平面視において円形状又は楕円形状である、請求項1から3のいずれか一項に記載の基板。
  6. 前記第1パッドは補強用パッドであり、
    前記複数の第2パッドは機能用パッドである、請求項1から5のいずれか一項に記載の基板。
  7. 前記第1パッドの前記矩形部分に設けられ、前記矩形部分の角周辺を前記矩形部分の中央から区分けする区分け部を備える、請求項1から6のいずれか一項に記載の基板。
  8. 第1面の中央部に密着した第1端子と、
    前記第1端子の周りで前記第1面に密着し、前記第1端子から離れて設けられた複数の第2端子と、を備え、
    前記第1端子は、平面視において矩形状の矩形部分と、前記矩形部分の角から前記複数の第2端子に向かって突出する突出部分と、を含む、電子部品。
  9. 第1面の中央部に密着した第1端子と、前記第1端子の周りで前記第1面に密着し、前記第1端子から離れて設けられた複数の第2端子と、を備える電子部品と、
    前記電子部品の前記第1端子が接続される第1パッドと、前記電子部品の前記複数の第2端子が接続され、前記第1パッドから離れて前記第1パッドの周りに配置された複数の第2パッドと、を備える基板と、
    前記電子部品の前記第1端子と前記基板の前記第1パッドとを接続させ、前記電子部品の前記複数の第2端子と前記基板の前記複数の第2パッドとを接続させるはんだと、を備え、
    前記基板の前記第1パッドは、平面視において矩形状の矩形部分と、前記矩形部分の角から前記複数の第2パッドに向かって突出する突出部分と、を含む、電子機器。
  10. 第1面の中央部に密着した第1端子と、前記第1端子の周りで前記第1面に密着し、前記第1端子から離れて設けられた複数の第2端子と、を備える電子部品と、
    前記電子部品の前記第1端子が接続される第1パッドと、前記電子部品の前記複数の第2端子が接続され、前記第1パッドから離れて前記第1パッドの周りに配置された複数の第2パッドと、を備える基板と、
    前記電子部品の前記第1端子と前記基板の前記第1パッドとを接続させ、前記電子部品の前記複数の第2端子と前記基板の前記複数の第2パッドとを接続させるはんだと、を備え、
    前記電子部品の前記第1端子は、平面視において矩形状の矩形部分と、前記矩形部分の角から前記複数の第2端子に向かって突出する突出部分と、を含む、電子機器。
JP2020093334A 2020-05-28 2020-05-28 基板、電子部品、及び電子機器 Pending JP2021190526A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020093334A JP2021190526A (ja) 2020-05-28 2020-05-28 基板、電子部品、及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020093334A JP2021190526A (ja) 2020-05-28 2020-05-28 基板、電子部品、及び電子機器

Publications (1)

Publication Number Publication Date
JP2021190526A true JP2021190526A (ja) 2021-12-13

Family

ID=78848547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020093334A Pending JP2021190526A (ja) 2020-05-28 2020-05-28 基板、電子部品、及び電子機器

Country Status (1)

Country Link
JP (1) JP2021190526A (ja)

Similar Documents

Publication Publication Date Title
WO2018164158A1 (ja) 高周波モジュール
TWI399146B (zh) 一種印刷電路板及其製作方法和球柵陣列焊盤圖案
JP6950757B2 (ja) 高周波モジュール
JP2016213308A (ja) プリント回路板及びプリント配線板
US11096285B2 (en) Electronic circuit substrate
JP2006210852A (ja) 表面実装型回路部品を実装する回路基板及びその製造方法
JP7523928B2 (ja) シールドケース
JP7503058B2 (ja) 電子装置および電子装置の実装構造
JP2021190526A (ja) 基板、電子部品、及び電子機器
JP2007005452A (ja) 半導体装置
JP7425587B2 (ja) 電子制御装置
WO2022145094A1 (ja) 電子制御装置
US12087675B2 (en) Semiconductor device and mounting structure thereof
JP2024039752A (ja) 半導体装置
US11670574B2 (en) Semiconductor device
JP4640950B2 (ja) 半導体装置
JP2010027856A (ja) 半導体装置
JP2011096909A (ja) 電子回路装置
JP4523425B2 (ja) 半導体素子搭載用基板
JP2021158240A (ja) 電子装置
KR20100123941A (ko) 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지
JP2021027079A (ja) 基板及び電子装置
JP2008124273A (ja) シールド構造基板とその製造方法
JP2009212355A (ja) プリント基板および電子回路モジュール
JP2019117893A (ja) 半導体パッケージ