JP2021184584A - Semiconductor device and electronic system using the same - Google Patents
Semiconductor device and electronic system using the same Download PDFInfo
- Publication number
- JP2021184584A JP2021184584A JP2020090118A JP2020090118A JP2021184584A JP 2021184584 A JP2021184584 A JP 2021184584A JP 2020090118 A JP2020090118 A JP 2020090118A JP 2020090118 A JP2020090118 A JP 2020090118A JP 2021184584 A JP2021184584 A JP 2021184584A
- Authority
- JP
- Japan
- Prior art keywords
- key
- att
- electronic system
- firmware
- processing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000004891 communication Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 8
- 238000001994 activation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Images
Landscapes
- Stored Programmes (AREA)
Abstract
Description
本開示は、半導体装置に関し、特に、属性ベース暗号処理装置を備えた半導体装置およびそれを用いた電子システムに適用して有効な技術である。 The present disclosure relates to a semiconductor device, and is particularly effective as a technique applied to a semiconductor device provided with an attribute-based cryptographic processing device and an electronic system using the same.
特開２０１７−１０８２９３号公報には、デバイス固有鍵と共通鍵とを保持し、そのデバイス固有鍵を用いた暗号化及び復号と、共通鍵を用いた復号とを実行可能な暗号演算回路と、秘密データを使用する回路の一例であるプロセッサと、外付けされる不揮発性メモリとのインターフェースとを有するＬＳＩが開示されている。ＬＳＩと不揮発性メモリが接続されたときに、暗号演算回路は、共通鍵を用いて暗号化されているデータを、その共通鍵を用いて復号した後に、デバイス固有鍵を用いて暗号化して、不揮発性メモリに書き込む活性化処理を行なう。活性化処理の後、不揮発性メモリから暗号化されたデータを読出し、暗号演算回路は、デバイス固有鍵を用いて復号してプロセッサに供給する。 Japanese Patent Application Laid-Open No. 2017-108293 describes a cryptographic arithmetic circuit that holds a device-specific key and a common key, and can execute encryption and decryption using the device-specific key and decryption using the common key. An LSI having an interface between a processor which is an example of a circuit using secret data and an external non-volatile memory is disclosed. When the LSI and the non-volatile memory are connected, the cryptographic calculation circuit decodes the data encrypted using the common key using the common key, and then encrypts the data using the device-specific key. Performs activation processing to write to the non-volatile memory. After the activation process, the encrypted data is read from the non-volatile memory, and the cryptographic operation circuit decodes it using the device-specific key and supplies it to the processor.
本発明者らによる特開２０１７−１０８２９３号公報の検討によれば、次のことが分かった。ＬＳＩと不揮発性メモリとを搭載するシステムボードにおいて、ファームウェアの書き込み時に、全チップに共通の共通鍵で暗号化されたファームウェアを、その共通鍵を用いて復号した後に、デバイス固有鍵を用いて再暗号化する必要があり、工数（時間）がかかるという問題があった。 According to the examination of JP-A-2017-108293 by the present inventors, the following has been found. In a system board equipped with an LSI and a non-volatile memory, when writing the firmware, the firmware encrypted with the common key common to all chips is decrypted using the common key, and then re-used using the device-specific key. There was a problem that it was necessary to encrypt and it took a lot of manpower (time).
本開示の目的は、属性ベース暗号用の処理装置を含む半導体装置およびそれを用いた電子システムを提供することにある。 An object of the present disclosure is to provide a semiconductor device including a processing device for attribute-based cryptography and an electronic system using the same.
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 Other issues and novel features will become apparent from the description and accompanying drawings herein.
本開示のうち代表的なものの概要を簡単に説明すれば下記の通りである。 The following is a brief overview of the representative ones of this disclosure.
一実施の形態によれば、半導体装置は、中央処理装置（ＣＰＵ）と、ＲＡＭと、鍵管理装置と、前記鍵管理装置の下位に接続された、属性ベース暗号用の第1処理装置と、を備える。また、電子システムは、前記半導体装置と、不揮発性メモリと、前記半導体装置と前記不揮発性メモリとが搭載されたシステムボードと、を含む。 According to one embodiment, the semiconductor device includes a central processing unit (CPU), a RAM, a key management device, and a first processing device for attribute-based encryption connected below the key management device. To prepare for. Further, the electronic system includes the semiconductor device, a non-volatile memory, and a system board on which the semiconductor device and the non-volatile memory are mounted.
以下、実施例について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明を省略することがある。なお、図面は説明をより明確にするため、実際の態様に比べ、模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。 Hereinafter, examples will be described with reference to the drawings. However, in the following description, the same components may be designated by the same reference numerals and repeated description may be omitted. It should be noted that the drawings may be represented schematically as compared with actual embodiments in order to clarify the description, but they are merely examples and do not limit the interpretation of the present invention.
図１は、実施例１に係る電子システムの構成例を示すブロック図である。電子システムSYSは、半導体装置ICと、通信用半導体装置COMMと、不揮発性メモリとしてのフラッシュメモリFLMと、これら（IC、COMM、FLM）が搭載されるシステムボードSBとにより構成されている。システムボードSBは、回路基板と言うこともできる。半導体装置ICや通信用半導体装置（通信装置）COMMは、単結晶シリコンの様な半導体チップに公知のCMOS製造方法によって形成されている。また、フラッシュメモリFLMは、単結晶シリコンの様な半導体チップに公知もフラッシュメモリ製造方法によって形成されている。 FIG. 1 is a block diagram showing a configuration example of the electronic system according to the first embodiment. The electronic system SYS is composed of a semiconductor device IC, a communication semiconductor device COMM, a flash memory FLM as a non-volatile memory, and a system board SB on which these (IC, COMM, FLM) are mounted. The system board SB can also be called a circuit board. Semiconductor device ICs and communication semiconductor devices (communication devices) COMM are formed by a known CMOS manufacturing method for semiconductor chips such as single crystal silicon. Further, the flash memory FLM is formed by a flash memory manufacturing method known for semiconductor chips such as single crystal silicon.
半導体装置ICは、マイクロコントローラMCUを構成しており、中央処理装置CPUと、揮発性メモリとしてのランダムアクセスメモリRAM、セキュリティIPとしての鍵管理装置TSIP(以下、単に、TSIPと言うこともある)と、バスBUSと、を含み、これらの回路（CPU、RAM、TSIP）はバスBUSを介して相互に接続されている。 The semiconductor device IC constitutes a microcontroller MCU, a central processing unit CPU, random access memory RAM as a volatile memory, and a key management device TSIP as a security IP (hereinafter, may be simply referred to as TSIP). And the bus BUS, these circuits (CPU, RAM, TSIP) are connected to each other via the bus BUS.
鍵管理装置TSIPは鍵の管理および、予め許可されていない中央処理装置CPUからの処理をブロックする機能を持つ。鍵管理装置TSIPの下位には、暗号用の処理装置としての暗号用のコプロセッサ（CP1, CP2）が接続されている。２つの暗号用のコプロセッサ（CP1, CP2）は、中央処理装置CPUから直接的にアクセスできないように構成されている。２つの暗号用のコプロセッサ（CP1, CP2）は、第１処理装置としての属性ベース暗号用の第１コプロセッサCP1と、第２処理装置としてのAES（Advanced Encryption Standard）暗号用の第２コプロセッサCP2と、を含む。 The key management device TSIP has a function to manage keys and block processing from a central processing unit CPU that is not permitted in advance. A coprocessor for cryptography (CP1, CP2) as a processing device for cryptography is connected under the key management device TSIP. The two cryptographic coprocessors (CP1, CP2) are configured to be inaccessible directly from the central processing unit CPU. The two coprocessors for encryption (CP1 and CP2) are the first coprocessor CP1 for attribute-based encryption as the first processing device and the second coprocessor for AES (Advanced Encryption Standard) encryption as the second processing device. Includes processor CP2 and.
フラッシュメモリFLMはマイクロコントローラMCUの外部のシステムボードSBに設けられており、バスBUSを介してマイクロコントローラMCUの内部回路（CPU、TSIP等）に接続されている。 The flash memory FLM is installed on the system board SB outside the microcontroller MCU, and is connected to the internal circuit (CPU, TSIP, etc.) of the microcontroller MCU via the bus BUS.
（属性ベース暗号の説明）
第1コプロセッサCP1は、属性ベース暗号を処理する。属性ベース暗号とは、公開鍵暗号の一種で、暗号化鍵として属性のアクセス構造（属性をANDやORでつないだもの）を利用し、復号鍵には属性（複数個でもよい）が付与されている。暗号化で使われた属性のアクセス構造を満たす復号鍵でのみ、その暗号文を復号できる。
(Explanation of attribute-based cryptography)
The first coprocessor CP1 handles attribute-based cryptography. Attribute-based cryptography is a type of public key cryptography that uses an attribute access structure (attributes connected by AND or OR) as an encryption key, and attributes (s) are added to the decryption key. ing. The ciphertext can only be decrypted with a decryption key that meets the access structure of the attributes used in the encryption.
（電子システムの動作説明）
図２は、実施例１に係る電子システムの動作フローを示す図である。
(Explanation of operation of electronic system)
FIG. 2 is a diagram showing an operation flow of the electronic system according to the first embodiment.
半導体装置IC（マイクロコントローラMCU）は内部に鍵管理装置TSIPを有しており、全チップ共通鍵kと各チップ固有鍵k’とが鍵管理装置TSIPの内部に保存されている。 The semiconductor device IC (microcontroller MCU) has a key management device TSIP inside, and the key k common to all chips and the key k'unique to each chip are stored inside the key management device TSIP.
ここで、このマイクロコントローラMCUの半導体チップCHIPを用いた電子製品のライセンス情報を持つ属性ベース暗号の復号鍵をk_attとする。ライセンス情報とは、例えば、製品名、バージョン、顧客情報、製品グレード、サポート契約情報などから構成されることが考えられる。 Here, let k_att be the decryption key of the attribute-based encryption having the license information of the electronic product using the semiconductor chip CHIP of this microcontroller MCU. The license information may be composed of, for example, a product name, a version, customer information, a product grade, support contract information, and the like.
AES(k, m)は、平文mを鍵kを使ってAES方式で暗号化することを表す。 AES (k, m) means that plaintext m is encrypted by the AES method using the key k.
Enc(att, m)は、平文mを属性のアクセス構造attを用いて属性ベース暗号方式で暗号化することを表す。 Enc (att, m) represents that plaintext m is encrypted by the attribute-based cryptosystem using the attribute access structure att.
(ステップS1)
フラッシュメモリFLMに、暗号文 C1=AES(k, k_att)と、暗号文C2=Enc(att, FW)とを書き込む。暗号文C2は復号鍵k_attで復号できるものとする。
(Step S1)
Write the ciphertext C1 = AES (k, k_att) and the ciphertext C2 = Enc (att, FW) to the flash memory FLM. Ciphertext C2 can be decrypted with the decryption key k_att.
ここで、暗号文 C1=AES(k, k_att)は、属性ベース暗号方式の復号鍵k_attを全チップ共通鍵kを用いてAES方式で暗号化した暗号文である。 Here, the ciphertext C1 = AES (k, k_att) is a ciphertext in which the decryption key k_att of the attribute-based encryption method is encrypted by the AES method using the common key k for all chips.
また、暗号文C2=Enc(att, FW)は、属性ベース暗号方式でファームウェアFWを暗号化した暗号文である。ファームウェアFWは、中央処理装置CPUによって実行されるプログラムに対応している。 The ciphertext C2 = Enc (att, FW) is a ciphertext in which the firmware FW is encrypted by the attribute-based encryption method. The firmware FW corresponds to the program executed by the central processing unit CPU.
(ステップS2)
中央処理装置CPUはフラッシュメモリFLM内の暗号文C1を、AESコプロセッサCP2に転送する。
(Step S2)
The central processing unit CPU transfers the ciphertext C1 in the flash memory FLM to the AES coprocessor CP2.
(ステップS3)
AESコプロセッサCP2は暗号文C1を復号し、復号鍵k_attを取り出す。
(Step S3)
The AES coprocessor CP2 decrypts the ciphertext C1 and retrieves the decryption key k_att.
(ステップS3-2)
取り出した属性ベース暗号の復号鍵k_attは鍵管理装置TSIPで安全に管理する。
(Step S3-2)
The decryption key k_att of the extracted attribute-based encryption is securely managed by the key management device TSIP.
(ステップS4)
AESコプロセッサCP2は復号鍵k_attをチップ固有鍵k’で暗号化し、暗号文C3=AES(k’, k_att)を計算する。
(Step S4)
The AES coprocessor CP2 encrypts the decryption key k_att with the chip-specific key k'and calculates the ciphertext C3 = AES (k', k_att).
(ステップS5)
中央処理装置CPUは暗号文C3をAESコプロセッサCP2から取り出し、フラッシュメモリFLMに書き込む。中央処理装置CPUは、また、暗号文C1をフラッシュメモリFLMから消去する。
(Step S5)
The central processing unit CPU takes the ciphertext C3 from the AES coprocessor CP2 and writes it to the flash memory FLM. The central processing unit CPU also erases the ciphertext C1 from the flash memory FLM.
実施例１の特徴は、全チップ共通鍵kを用いてAES暗号化した属性ベース暗号の復号鍵k_attを汎用マイクロコンピュータであるマイクロコントローラMCUに書き込み、その後、マイクロコントローラMCUを起動することで、AES暗号の復号鍵k_attを全チップ共通鍵kからチップ固有鍵k’に書き換える。これによって、マイクロコントローラMCUの製造メーカと異なる社外の工場等十分信頼できない環境下であっても、マイクロコントローラMCUの鍵管理装置TSIPに安全に暗号鍵（k、k’）をインストールすることが可能となる。その理由は、鍵書き込み工場内では常に属性ベース暗号の復号鍵k_attはAESで暗号化された状態（C1=AES(k, k_att)）で取り扱われているため、故意、過失によらず工場関係者が属性ベースの復号鍵k_attを知ることができないからである。 The feature of the first embodiment is that the decryption key k_att of the attribute-based encryption encrypted by AES using the common key k of all chips is written to the microcontroller MCU which is a general-purpose microcomputer, and then the microcontroller MCU is activated to activate the AES. Rewrite the encryption decryption key k_att from the chip common key k to the chip unique key k'. This makes it possible to securely install the encryption key (k, k') in the key management device TSIP of the microcontroller MCU even in an environment that is not sufficiently reliable, such as an external factory that is different from the manufacturer of the microcontroller MCU. It becomes. The reason is that in the key writing factory, the decryption key k_att of the attribute-based encryption is always handled in the state encrypted by AES (C1 = AES (k, k_att)), so it is related to the factory regardless of intentional or negligence. This is because one cannot know the attribute-based decryption key k_att.
次に、実施例２を説明する。実施例２では、ファームウェア更新システムおよびファームウェア更新の動作フローを説明する。図３は、実施例２に係るファームウェア更新システムの構成例を示すブロック図である。図３の電子システムSYSが図１と異なる点は、通信装置COMMが更新ファームウェア（FW）を配布するサーバSRVに接続されている点である。電子システムSYSとサーバSRVとの間の通信は暗号化されなくてもよい。また、図３の時点では、鍵管理装置TSIPは、属性ベース暗号の復号鍵k_attを安全に管理している状態である。図３の他の構成は、図１の構成と同じであるので、重複する説明は省略する。 Next, Example 2 will be described. In the second embodiment, the firmware update system and the operation flow of the firmware update will be described. FIG. 3 is a block diagram showing a configuration example of the firmware update system according to the second embodiment. The difference between the electronic system SYS in FIG. 3 and FIG. 1 is that the communication device COMM is connected to the server SRV that distributes the updated firmware (FW). The communication between the electronic system SYS and the server SRV does not have to be encrypted. Further, at the time of FIG. 3, the key management device TSIP is in a state of securely managing the decryption key k_att of the attribute-based encryption. Since the other configurations of FIG. 3 are the same as the configurations of FIG. 1, duplicated description will be omitted.
図４は、電子システムのファームウェア更新の動作フローを説明する図である。 FIG. 4 is a diagram illustrating an operation flow of firmware update of an electronic system.
(ステップS10：準備)
サーバSRVに更新用ファームウェア(FWC)を格納する。このファームウェアFWCは、インストールしてよいライセンスを示す属性のアクセス構造（属性をandやorで繋いだもの）を公開鍵として暗号化されているものとする。つまり、サーバSRVに格納される更新用ファームウェアFWCは、暗号化されたファームウェアC4（C4= Enc(att, FWC)）である。サーバSRVとインストール対象の機器とは認証は不要であるため、サーバSRVは認証無しのWebサーバなどでよい。
(Step S10: Preparation)
Store the update firmware (FWC) in the server SRV. It is assumed that this firmware FWC is encrypted using the access structure of the attribute (the attribute is connected by and or or) indicating the license that can be installed as the public key. That is, the update firmware FWC stored in the server SRV is the encrypted firmware C4 (C4 = Enc (att, FWC)). Since authentication is not required between the server SRV and the device to be installed, the server SRV may be a Web server without authentication.
(ステップS11)
ファームウェアFWCをインストールしたい機器（ここでは、電子システムSYSまたはマイクロコントローラMCU）は、サーバSRVに接続し、暗号化されたファームウェアC4をダウンロードする。
(Step S11)
The device on which you want to install the firmware FWC (here, the electronic system SYS or microcontroller MCU) connects to the server SRV and downloads the encrypted firmware C4.
(ステップS12)
中央処理装置CPUはダウンロードされたファームウェアC4を鍵管理装置TSIPを介して、属性ベース暗号コプロセッサCP1で復号させる。この電子システムSYSまたはシステムボードSBがファームウェアFWCをインストールするライセンスを持っているならば、属性ベース暗号の復号鍵k_attで暗号化されたファームウェアC4を復号できるが、ライセンスを持っていない場合には暗号化されたファームウェアC4は復号できない。
(Step S12)
The central processing unit CPU decrypts the downloaded firmware C4 by the attribute-based cryptographic coprocessor CP1 via the key management device TSIP. If this electronic system SYS or system board SB has a license to install the firmware FWC, it can decrypt the firmware C4 encrypted with the attribute-based encryption decryption key k_att, but if it does not have a license, it will be encrypted. The converted firmware C4 cannot be decrypted.
(ステップS13)
中央処理装置CPUは復号したファームウェアFWCをAES暗号コプロセッサCP2に転送させる。AESコプロセッサCP2で鍵k’を用いてファームウェアFWCを暗号化する。そして、暗号化ファームウェアC5(C5 = AES(k’, FWC))を得る。
(Step S13)
The central processing unit CPU transfers the decrypted firmware FWC to the AES cryptographic coprocessor CP2. Encrypt the firmware FWC with the key k'on the AES coprocessor CP2. Then, the encryption firmware C5 (C5 = AES (k', FWC)) is obtained.
(ステップS14)
中央処理装置CPUはAES暗号コプロセッサCP2から鍵管理装置TSIPを介して暗号化ファームウェアC5を取り出し、フラッシュメモリFLMに暗号化ファームウェアC5をインストールする。これにより、ファームウェアFWCのアップデート（更新）が完了する。
(Step S14)
The central processing unit CPU takes out the encryption firmware C5 from the AES encryption coprocessor CP2 via the key management device TSIP, and installs the encryption firmware C5 in the flash memory FLM. This completes the firmware FWC update (update).
属性ベース暗号コプロセッサCP1が鍵管理装置TSIPの下位に存在し、鍵管理装置TSIPを介してのみ実行できること、および、属性ベース暗号の復号鍵k_attの管理を鍵管理装置TSIPが行う。これにより、中央処理装置CPUがマルウェア等に感染しても、属性ベース暗号の復号鍵k_attや処理は保護されるため、高い安全性が保たれる。 The attribute-based cryptographic coprocessor CP1 exists under the key management device TSIP and can be executed only through the key management device TSIP, and the key management device TSIP manages the decryption key k_att of the attribute-based cryptography. As a result, even if the central processing unit CPU is infected with malware or the like, the decryption key k_att of the attribute-based encryption and the processing are protected, so that high security is maintained.
属性ベース暗号の復号鍵（k_att）が汎用マイクロコントローラMCUにインストールされていることで、ファームウェア更新の際に、半導体チップCHIP内だけでライセンス処理を行うことができる。そのため、従来必要であったサーバによるデータベース（各マイコンの識別子、ライセンス情報、暗号鍵などを保管）の管理コストおよび、サーバでの暗号演算（チップ認証、ファームウェア暗号化）処理を削減することができる。 Since the attribute-based encryption decryption key (k_att) is installed in the general-purpose microcontroller MCU, it is possible to perform license processing only within the semiconductor chip CHIP when updating the firmware. Therefore, it is possible to reduce the management cost of the database (stores the identifier, license information, encryption key, etc. of each microcomputer) by the server and the encryption calculation (chip authentication, firmware encryption) processing on the server, which have been required in the past. ..
従来のオンラインファームウェア更新システムでは、対象マイクロコントローラが出荷される毎に、そのマイクロコントローラの識別情報（シリアル番号など）、マイクロコントローラが持っているライセンス情報、マイクロコントローラの個別鍵k’をサーバのデータベースに登録する必要があった。 In the conventional online firmware update system, each time the target microcontroller is shipped, the identification information (serial number, etc.) of the microcontroller, the license information of the microcontroller, and the individual key k'of the microcontroller are stored in the server database. I had to register with.
実施例２により、新しい対象マイクロコントローラが販売される際のデータベースの更新は不要になる。これは、マイクロコントローラMCUに属性ベース暗号の復号鍵（k_att）を書き込めば、マイクロコントローラMCU側でライセンス管理が可能になるからである。 The second embodiment eliminates the need to update the database when a new target microcontroller is sold. This is because if the decryption key (k_att) of the attribute-based encryption is written in the microcontroller MCU, the license can be managed on the microcontroller MCU side.
以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は、上記実施形態および実施例に限定されるものではなく、種々変更可能であることはいうまでもない。 Although the invention made by the present inventor has been specifically described above based on Examples, it is needless to say that the present invention is not limited to the above-described embodiments and examples and can be variously modified. ..
SYS：電子システム
IC：半導体装置
COMM：通信用半導体装置
FLM：フラッシュメモリ
SB：システムボード
MCU：マイクロコントローラ
CPU：中央処理装置
RAM：ランダムアクセスメモリ
TSIP：鍵管理装置
BUS：バス
CP1：属性ベース暗号用の第１コプロセッサ
CP2：AES（Advanced Encryption Standard）暗号用の第２コプロセッサ
K：全チップ共通鍵
k’：各チップ固有鍵
k_att：属性ベース暗号の復号鍵
SYS: Electronic system
IC: Semiconductor device
COMM: Semiconductor device for communication
FLM: Flash memory
SB: System board
MCU: Microcontroller
CPU: Central processing unit
RAM: Random access memory
TSIP: Key management device
BUS: Bus
CP1: First coprocessor for attribute-based cryptography
CP2: Second coprocessor for AES (Advanced Encryption Standard) encryption
K: Common key for all chips
k': Unique key for each chip
k_att: Decryption key for attribute-based encryption
Claims (9)
ＲＡＭと、
鍵管理装置と、
前記鍵管理装置の下位に接続された、属性ベース暗号用の第1処理装置を備えた、半導体装置。 Central processing unit (CPU) and
RAM and
Key management device and
A semiconductor device provided with a first processing device for attribute-based encryption connected below the key management device.
前記ＣＰＵ、前記ＲＡＭ、および、前記鍵管理装置が接続されたバスを有し、
前記第1処理装置は、前記ＣＰＵから直接的にアクセスできない、半導体装置。 In the semiconductor device according to claim 1,
It has a bus to which the CPU, the RAM, and the key management device are connected.
The first processing device is a semiconductor device that cannot be directly accessed from the CPU.
前記鍵管理装置の下位に接続された、AES（Advanced Encryption Standard）暗号用の第２処理装置を備え、
前記第２処理装置は、前記ＣＰＵから直接的にアクセスできない、半導体装置。 Further, in the semiconductor device according to claim 2.
A second processing device for AES (Advanced Encryption Standard) encryption connected to a lower level of the key management device is provided.
The second processing device is a semiconductor device that cannot be directly accessed from the CPU.
不揮発性メモリと、
前記半導体装置と前記不揮発性メモリとが搭載されるシステムボードと、を含む、電子システム。 A semiconductor device according to claim 3 and
With non-volatile memory
An electronic system including a system board on which the semiconductor device and the non-volatile memory are mounted.
前記半導体装置を用いた製品のライセンス情報を持つ属性ベース暗号の復号鍵をk_attとし、
前記鍵管理装置は、共通鍵ｋと固有鍵k’とを保持し、
前記不揮発性メモリは、前記復号鍵k_attを、前記共通鍵kを用いてAES方式で暗号化した暗号文C1=AES(k, k_att)と、属性ベース暗号方式でファームウェア（FW）を暗号化した暗号文C2=Enc(att, FW)と、を格納し、
前記CPUは、前記暗号文C1を前記第２処理装置に転送し、
前記第２処理装置は、前記暗号文C1を復号し、前記復号鍵k_attを取り出し、
取り出した前記復号鍵k_attを前記鍵管理装置で管理し、
前記第２処理装置は、前記復号鍵k_attを、固有鍵k’で暗号化して暗号文C3=AES(k’, k_att)を計算し、
前記CPUは、前記暗号文C3を前記第２処理装置から取り出して、前記不揮発性メモリに書き込む、電子システム。 In the electronic system according to claim 4.
Let k_att be the decryption key of the attribute-based encryption that has the license information of the product using the semiconductor device.
The key management device holds a common key k and a unique key k', and
The non-volatile memory has the decryption key k_att encrypted with the ciphertext C1 = AES (k, k_att) encrypted by the AES method using the common key k, and the firmware (FW) encrypted by the attribute-based encryption method. Stores the ciphertext C2 = Enc (att, FW),
The CPU transfers the ciphertext C1 to the second processing device, and the CPU transfers the ciphertext C1 to the second processing device.
The second processing device decrypts the ciphertext C1 and takes out the decryption key k_att.
The extracted key k_att is managed by the key management device, and the decryption key k_att is managed by the key management device.
The second processing device encrypts the decryption key k_att with the unique key k'and calculates the ciphertext C3 = AES (k', k_att).
An electronic system in which the CPU takes out the ciphertext C3 from the second processing device and writes it in the non-volatile memory.
前記システムボードに搭載され、サーバに接続可能な通信装置を、含む、電子システム。 Further, in the electronic system according to claim 5.
An electronic system that includes a communication device mounted on the system board and connectable to a server.
前記サーバは、更新用ファームウェア（FWC）を、暗号化されたファームウェアC4（C4= Enc(att, FWC)）として格納し、
前記電子システムは、暗号化された前記ファームウェアC4をダウンロードし、
前記中央処理装置はダウンロードされた前記ファームウェアC4を前記鍵管理装置を介して、前記第1処理装置で前記復号鍵k_attを用いて復号させ、
前記中央処理装置は前記復号した更新用ファームウェア（FWC）を前記第２処理装置に転送し、前記第２処理装置で前記固有鍵k’を用いて前記復号した更新用ファームウェア（FWC）を暗号化し、暗号化ファームウェアC5(C5 = AES(k’, FWC))を得て、
前記中央処理装置は前記第２処理装置から前記鍵管理装置を介して、前記暗号化ファームウェアC5を取り出し、前記不揮発性メモリに前記暗号化ファームウェアC5をインストールする、電子システム。 In the electronic system according to claim 6.
The server stores the update firmware (FWC) as encrypted firmware C4 (C4 = Enc (att, FWC)).
The electronic system downloads the encrypted firmware C4 and
The central processing unit decodes the downloaded firmware C4 via the key management device by the first processing unit using the decryption key k_att.
The central processing unit transfers the decrypted update firmware (FWC) to the second processing device, and the second processing device encrypts the decrypted update firmware (FWC) using the unique key k'. , Obtain the encryption firmware C5 (C5 = AES (k', FWC)),
The central processing unit is an electronic system that takes out the encryption firmware C5 from the second processing device via the key management device and installs the encryption firmware C5 in the non-volatile memory.
前記サーバは、認証無しのWebサーバである、電子システム。 In the electronic system according to claim 7.
The server is an electronic system, which is a web server without authentication.
前記第１処理装置および前記第２処理装置のおのおのは、コプロセッサであり、
前記前記不揮発性メモリは、フラッシュメモリである、電子システム。 In the electronic system according to claim 7.
Each of the first processing device and the second processing device is a coprocessor.
The non-volatile memory is an electronic system that is a flash memory.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020090118A JP2021184584A (en) | 2020-05-22 | 2020-05-22 | Semiconductor device and electronic system using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020090118A JP2021184584A (en) | 2020-05-22 | 2020-05-22 | Semiconductor device and electronic system using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021184584A true JP2021184584A (en) | 2021-12-02 |
| JP2021184584A5 JP2021184584A5 (en) | 2022-10-07 |
Family
ID=78767564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020090118A Pending JP2021184584A (en) | 2020-05-22 | 2020-05-22 | Semiconductor device and electronic system using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2021184584A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2023072203A (en) * | 2021-11-12 | 2023-05-24 | 株式会社ユニバーサルエンターテインメント | game machine |
| JP2023072205A (en) * | 2021-11-12 | 2023-05-24 | 株式会社ユニバーサルエンターテインメント | game machine |
| JP2023072200A (en) * | 2021-11-12 | 2023-05-24 | 株式会社ユニバーサルエンターテインメント | game machine |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015531924A (en) * | 2012-08-10 | 2015-11-05 | クリプトグラフィ リサーチ， インコーポレイテッド | Integrated circuit secure functions and key management |
-
2020
- 2020-05-22 JP JP2020090118A patent/JP2021184584A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015531924A (en) * | 2012-08-10 | 2015-11-05 | クリプトグラフィ リサーチ， インコーポレイテッド | Integrated circuit secure functions and key management |
Non-Patent Citations (2)
| Title |
|---|
| AMBROSIN, M. ET AL.: "Updaticator: Updating Billions of Devices by an Efficient, Scalable and Secure Software Update Distr", [ONLINE], JPN6019023363, 15 September 2014 (2014-09-15), ISSN: 0005118710 * |
| MOHAMED, M. ET AL.: "Hardware Low Power implementation of Attribute-Based Encryption", 2016 28TH INTERNATIONAL CONFERENCE ON MICROELECTRONICS (ICM), JPN6023030903, December 2016 (2016-12-01), pages 273 - 276, XP033061547, ISSN: 0005118709, DOI: 10.1109/ICM.2016.7847868 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2023072203A (en) * | 2021-11-12 | 2023-05-24 | 株式会社ユニバーサルエンターテインメント | game machine |
| JP2023072205A (en) * | 2021-11-12 | 2023-05-24 | 株式会社ユニバーサルエンターテインメント | game machine |
| JP2023072200A (en) * | 2021-11-12 | 2023-05-24 | 株式会社ユニバーサルエンターテインメント | game machine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9602282B2 (en) | Secure software and hardware association technique | |
| US8677144B2 (en) | Secure software and hardware association technique | |
| US7082539B1 (en) | Information processing apparatus | |
| TWI567579B (en) | Method and apparatus for key provisioning of hardware devices | |
| EP3360070B1 (en) | Data processing device | |
| CN104252881B (en) | Semiconductor integrated circuit and system | |
| JP2021184584A (en) | Semiconductor device and electronic system using the same | |
| TWI632483B (en) | Security device and method of providing security service to host therein, security apparatus and computer software product | |
| US7571329B2 (en) | Method of storing unique constant values | |
| US20160373416A1 (en) | Protecting communications with hardware accelerators for increased workflow security | |
| JP6103169B1 (en) | Security device and security method | |
| JP2017514255A (en) | Root of trust | |
| JP4616345B2 (en) | A method for directly distributing a certification private key to a device using a distribution CD | |
| US12105806B2 (en) | Securing communications with security processors using platform keys | |
| US10841287B2 (en) | System and method for generating and managing a key package | |
| TWI763379B (en) | Secure integrated circuit chip apparatus and method of secure integrated circuit chip apparatus | |
| US11720717B2 (en) | System memory information protection with a controller | |
| JP2003324421A (en) | Method and system for reissuing ic card | |
| US20240080206A1 (en) | Automatic Root Key and Certificate Update During Firmware Update Procedure | |
| JP4438216B2 (en) | Data processing device with security function | |
| JP2017108293A (en) | Semiconductor integrated circuit device and data processing apparatus | |
| US20220004603A1 (en) | Method for controlling device through application, and apparatus and system for performing the same | |
| JP2023164669A (en) | Information processing device, server device, communication system, communication method, and program | |
| JP2024116846A (en) | Key management method, key management system, and computer program | |
| JP2024155131A (en) | Information Processing System |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220916 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220916 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230607 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230801 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20240213 |