[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2021145288A - 高周波モジュールおよび通信装置 - Google Patents

高周波モジュールおよび通信装置 Download PDF

Info

Publication number
JP2021145288A
JP2021145288A JP2020044185A JP2020044185A JP2021145288A JP 2021145288 A JP2021145288 A JP 2021145288A JP 2020044185 A JP2020044185 A JP 2020044185A JP 2020044185 A JP2020044185 A JP 2020044185A JP 2021145288 A JP2021145288 A JP 2021145288A
Authority
JP
Japan
Prior art keywords
main surface
circuit
high frequency
frequency module
power amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020044185A
Other languages
English (en)
Inventor
曜一 澤田
Yoichi Sawada
曜一 澤田
崇行 篠崎
Takayuki Shinozaki
崇行 篠崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2020044185A priority Critical patent/JP2021145288A/ja
Priority to KR1020210023031A priority patent/KR102584792B1/ko
Priority to US17/187,889 priority patent/US11349511B2/en
Priority to CN202122859510.2U priority patent/CN216699995U/zh
Priority to CN202120503180.0U priority patent/CN214900861U/zh
Priority to DE202021101197.1U priority patent/DE202021101197U1/de
Publication of JP2021145288A publication Critical patent/JP2021145288A/ja
Priority to US17/727,806 priority patent/US11606108B2/en
Priority to US18/165,951 priority patent/US11881878B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H03F1/0227—Continuous control by using a signal derived from the input signal using supply converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/26—Push-pull amplifiers; Phase-splitters therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/03—Constructional details, e.g. casings, housings
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/516—Some amplifier stages of an amplifier use supply voltages of different value
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/534—Transformer coupled at the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/537—A transformer being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/541—Transformer coupled at the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7209—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched from a first band to a second band
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/0416—Circuits with power amplifiers having gain or transmission power control

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Transceivers (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

【課題】差動増幅型の電力増幅器を有し、伝送損失が低減された小型の高周波モジュールを提供する。【解決手段】高周波モジュール１は、互いに対向する主面９１ａおよび９１ｂを有するモジュール基板９１と、送信信号を増幅する電力増幅器１０Ａと、第１回路部品と、電力増幅器１０Ａを制御するＰＡ制御回路８０と、を備え、電力増幅器１０ＡとＰＡ制御回路８０とは主面９１ａ上で積層されており、第１回路部品は主面９１ｂに配置されている。【選択図】図３Ａ

Description

本発明は、高周波モジュールおよび通信装置に関する。
携帯電話などの移動体通信機器には、高周波送信信号を増幅する電力増幅器が搭載される。特許文献１には、送信信号を伝送するＰＡ回路（送信増幅回路）と、受信信号を伝送するＬＮＡ回路（受信増幅回路）とを備えるフロントエンド回路（ＲＦモジュール）が開示されている。送信増幅回路には電力増幅器の増幅特性を制御するＰＡ制御部が配置され、受信増幅回路には低雑音増幅器の増幅特性を制御するＬＮＡ制御部が配置されている。
特開２０１８−１３７５２２号公報
しかしながら、特許文献１に開示されたＲＦモジュールでは、高出力の送信信号を出力する電力増幅器の発熱により、送信増幅回路において局所的に温度が上昇してしまい、電力増幅器とＰＡ制御部との間で温度ムラが発生するため、電力増幅器の出力特性が劣化してしまうという問題が発生する。
本発明は、上記課題を解決するためになされたものであって、電力増幅器の出力特性の劣化が抑制された高周波モジュールおよび通信装置を提供することを目的とする。
上記目的を達成するために、本発明の一態様に係る高周波モジュールは、互いに対向する第１主面および第２主面を有するモジュール基板と、送信信号を増幅する電力増幅器と、第１回路部品と、前記電力増幅器を制御する制御回路と、を備え、前記電力増幅器と前記制御回路とは、前記第１主面上で積層されており、前記第１回路部品は、前記第２主面に配置されている。
本発明によれば、電力増幅器の出力特性の劣化が抑制された高周波モジュールおよび通信装置を提供することが可能となる。
実施の形態に係る高周波モジュールおよび通信装置の回路構成図である。 送信増幅回路の回路構成図である。 実施例１に係る高周波モジュールの平面構成概略図である。 実施例１に係る高周波モジュールの断面構成概略図である。 変形例１に係る出力トランスの断面構成概略図である。 変形例２に係る出力トランスの断面構成概略図である。 変形例３に係る出力トランスの断面構成概略図である。 変形例４に係る高周波モジュールの断面構成概略図である。 実施例２に係る高周波モジュールの平面構成概略図である。 実施例２に係る高周波モジュールの断面構成概略図である。
以下、本発明の実施の形態について詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的又は具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置及び接続形態等は、一例であり、本発明を限定する主旨ではない。以下の実施例及び変形例における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、図面に示される構成要素の大きさ又は大きさの比は、必ずしも厳密ではない。各図において、実質的に同一の構成については同一の符号を付し、重複する説明は省略又は簡略化する場合がある。
また、以下において、平行及び垂直等の要素間の関係性を示す用語、及び、矩形状等の要素の形状を示す用語、並びに、数値範囲は、厳格な意味のみを表すのではなく、実質的に同等な範囲、例えば数％程度の差異をも含むことを意味する。
また、以下において、基板に実装されたＡ、Ｂ及びＣにおいて、「基板（又は基板の主面）の平面視において、ＡとＢとの間にＣが配置されている」とは、基板の平面視においてＡ内の任意の点とＢ内の任意の点とを結ぶ複数の線分の少なくとも１つがＣの領域を通ることを意味する。また、基板の平面視とは、基板および基板に実装された回路素子を基板の主面に平行な平面に正投影して見ることを意味する。
また、以下において、「送信経路」とは、高周波送信信号が伝搬する配線、当該配線に直接接続された電極、および当該配線または当該電極に直接接続された端子等で構成された伝送線路であることを意味する。また、「受信経路」とは、高周波受信信号が伝搬する配線、当該配線に直接接続された電極、および当該配線または当該電極に直接接続された端子等で構成された伝送線路であることを意味する。また、「送受信経路」とは、高周波送信信号および高周波受信信号が伝搬する配線、当該配線に直接接続された電極、および当該配線または当該電極に直接接続された端子等で構成された伝送線路であることを意味する。
また、以下において、「ＡとＢとが接続されている」とは、ＡとＢとが物理的に接続されている場合に適用されるだけでなく、ＡとＢとが電気的に接続されている場合にも適用される。
（実施の形態）
［１．高周波モジュール１および通信装置５の回路構成］
図１は、実施の形態に係る高周波モジュール１および通信装置５の回路構成図である。同図に示すように、通信装置５は、高周波モジュール１と、アンテナ２と、ＲＦ信号処理回路（ＲＦＩＣ）３と、ベースバンド信号処理回路（ＢＢＩＣ）４と、を備える。
ＲＦＩＣ３は、アンテナ２で送受信される高周波信号を処理するＲＦ信号処理回路である。具体的には、ＲＦＩＣ３は、高周波モジュール１の受信経路を介して入力された受信信号を、ダウンコンバートなどにより信号処理し、当該信号処理して生成された受信信号をＢＢＩＣ４へ出力する。また、ＲＦＩＣ３は、ＢＢＩＣ４から入力された送信信号をアップコンバートなどにより信号処理し、当該信号処理して生成された送信信号を、高周波モジュール１の送信経路に出力する。
ＢＢＩＣ４は、高周波モジュール１を伝送する高周波信号よりも低周波の中間周波数帯域を用いて信号処理する回路である。ＢＢＩＣ４で処理された信号は、例えば、画像表示のための画像信号として使用され、または、スピーカを介した通話のために音声信号として使用される。
また、ＲＦＩＣ３は、使用される通信バンド（周波数帯域）に基づいて、高周波モジュール１が有するスイッチ５１、５２、５３および５４の接続を制御する制御部としての機能も有する。具体的には、ＲＦＩＣ３は、制御信号（図示せず）により高周波モジュール１が有するスイッチ５１〜５４の接続を切り替える。具体的には、ＲＦＩＣ３は、スイッチ５１〜５４を制御するためのディジタル制御信号をＰＡ制御回路８０に出力する。高周波モジュール１のＰＡ制御回路８０は、ＲＦＩＣ３から入力されたディジタル制御信号によって、スイッチ５１〜５４にディジタル制御信号を出力することで、スイッチ５１〜５４の接続および非接続を制御する。
また、ＲＦＩＣ３は、高周波モジュール１が有する送信増幅回路１０の増幅素子１１〜１３の利得、増幅素子１１〜１３に供給される電源電圧Ｖｃｃおよびバイアス電圧Ｖｂｉａｓを制御する制御部としての機能も有する。具体的には、ＲＦＩＣ３は、ＭＩＰＩおよびＧＰＩＯなどのディジタル制御信号を高周波モジュール１の制御信号端子１３０に出力する。高周波モジュール１のＰＡ制御回路８０は、制御信号端子１３０を介して入力されたディジタル制御信号によって、増幅素子１１〜１３に制御信号、電源電圧Ｖｃｃまたはバイアス電圧Ｖｂｉａｓを出力することで、増幅素子１１〜１３の利得を調整する。なお、増幅素子１１〜１３の利得を制御するディジタル制御信号をＲＦＩＣ３から受ける制御信号端子と、増幅素子１１〜１３に供給される電源電圧Ｖｃｃおよびバイアス電圧Ｖｂｉａｓを制御するディジタル制御信号をＲＦＩＣ３から受ける制御信号端子とは、異なっていてもよい。また、制御部は、ＲＦＩＣ３の外部に設けられていてもよく、例えば、ＢＢＩＣ４に設けられていてもよい。
アンテナ２は、高周波モジュール１のアンテナ接続端子１００に接続され、高周波モジュール１から出力された高周波信号を放射し、また、外部からの高周波信号を受信して高周波モジュール１へ出力する。
なお、本実施の形態に係る通信装置５において、アンテナ２およびＢＢＩＣ４は、必須の構成要素ではない。
次に、高周波モジュール１の詳細な構成について説明する。
図１に示すように、高周波モジュール１は、アンテナ接続端子１００と、送信増幅回路１０と、低雑音増幅器２０と、送信フィルタ３０Ｔおよび４０Ｔと、受信フィルタ３０Ｒおよび４０Ｒと、ＰＡ制御回路８０と、整合回路６１、６２、６３および６４と、スイッチ５１、５２、５３および５４と、ダイプレクサ３５と、を備える。
アンテナ接続端子１００は、入出力端子の一例であり、アンテナ２に接続されるアンテナ共通端子である。
送信増幅回路１０は、送信入力端子１１１および１１２から入力された通信バンドＡおよび通信バンドＢの送信信号を増幅する差動増幅型の増幅回路である。
ＰＡ制御回路８０は、制御信号端子１３０を介して入力されたディジタル制御信号ＭＩＰＩおよびＧＰＩＯなどによって、送信増幅回路１０が有する増幅素子１１〜１３の利得を調整する。ＰＡ制御回路８０は、半導体ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）で形成されていてもよい。半導体ＩＣは、例えば、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）で構成されている。具体的には、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）プロセスにより形成されている。これにより、半導体ＩＣを安価に製造することが可能となる。なお、半導体ＩＣは、ＧａＡｓ、ＳｉＧｅおよびＧａＮの少なくともいずれかで構成されていてもよい。これにより、高品質な増幅性能および雑音性能を有する高周波信号を出力することが可能となる。
低雑音増幅器２０は、通信バンドＡおよび通信バンドＢの高周波信号を低雑音で増幅し、受信出力端子１２０へ出力する増幅器である。
送信フィルタ３０Ｔは、送信増幅回路１０とアンテナ接続端子１００とを結ぶ送信経路ＡＴに配置され、送信増幅回路１０で増幅された送信信号のうち、通信バンドＡの送信帯域の送信信号を通過させる。また、送信フィルタ４０Ｔは、送信増幅回路１０とアンテナ接続端子１００とを結ぶ送信経路ＢＴに配置され、送信増幅回路１０で増幅された送信信号のうち、通信バンドＢの送信帯域の送信信号を通過させる。
受信フィルタ３０Ｒは、低雑音増幅器２０とアンテナ接続端子１００とを結ぶ受信経路ＡＲに配置され、アンテナ接続端子１００から入力された受信信号のうち、通信バンドＡの受信帯域の受信信号を通過させる。また、受信フィルタ４０Ｒは、低雑音増幅器２０とアンテナ接続端子１００とを結ぶ受信経路ＢＲに配置され、アンテナ接続端子１００から入力された受信信号のうち、通信バンドＢの受信帯域の受信信号を通過させる。
送信フィルタ３０Ｔおよび受信フィルタ３０Ｒは、通信バンドＡを通過帯域とするデュプレクサ３０を構成している。デュプレクサ３０は、通信バンドＡの送信信号と受信信号とを、周波数分割複信（ＦＤＤ：Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｄｕｐｌｅｘ）方式で伝送する。また、送信フィルタ４０Ｔおよび受信フィルタ４０Ｒは、通信バンドＢを通過帯域とするデュプレクサ４０を構成している。デュプレクサ４０は、通信バンドＢの送信信号と受信信号とを、ＦＤＤ方式で伝送する。
なお、デュプレクサ３０および４０のそれぞれは、複数の送信フィルタのみで構成されたマルチプレクサ、複数の受信フィルタのみで構成されたマルチプレクサ、複数のデュプレクサで構成されたマルチプレクサであってもよい。また、送信フィルタ３０Ｔおよび受信フィルタ３０Ｒは、デュプレクサ３０を構成していなくてもよく、時分割複信（ＴＤＤ：Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｄｕｐｌｅｘ）方式で伝送するフィルタであってもよい。この場合には、送信フィルタ３０Ｔおよび受信フィルタ３０Ｒの前段および後段の少なくとも一方に、送信および受信を切り替えるスイッチが配置される。
整合回路６１は、スイッチ５３とデュプレクサ３０とを結ぶ経路に配置され、ダイプレクサ３５およびスイッチ５３と、デュプレクサ３０とのインピーダンス整合をとる。整合回路６２は、スイッチ５３とデュプレクサ４０とを結ぶ経路に配置され、ダイプレクサ３５およびスイッチ５３と、デュプレクサ４０とのインピーダンス整合をとる。
整合回路６３は、送信増幅回路１０と送信フィルタ３０Ｔおよび４０Ｔとを結ぶ送信経路に配置され、送信増幅回路１０と送信フィルタ３０Ｔおよび４０Ｔとのインピーダンス整合をとる。整合回路６４は、低雑音増幅器２０と受信フィルタ３０Ｒおよび４０Ｒとを結ぶ受信経路に配置され、低雑音増幅器２０と受信フィルタ３０Ｒおよび４０Ｒとのインピーダンス整合をとる。
スイッチ５１は、第２スイッチの一例であり、共通端子、および２つの選択端子を有する。スイッチ５１の共通端子は、整合回路６３を介して送信増幅回路１０の出力端子に接続されている。言い換えると、スイッチ５１は、電力増幅器１０Ａ（図２参照）の出力端子側に配置された第２スイッチである。スイッチ５１の一方の選択端子は送信フィルタ３０Ｔに接続され、スイッチ５１の他方の選択端子は送信フィルタ４０Ｔに接続されている。この接続構成において、スイッチ５１は、送信増幅回路１０と送信フィルタ３０Ｔとの接続、および、送信増幅回路１０と送信フィルタ４０Ｔとの接続、を切り替える。スイッチ５１は、例えば、ＳＰＤＴ（Ｓｉｎｇｌｅ Ｐｏｌｅ Ｄｏｕｂｌｅ Ｔｈｒｏｗ）型のスイッチ回路で構成される。
スイッチ５２は、共通端子および２つの選択端子を有する。スイッチ５２の共通端子は、整合回路６４を介して低雑音増幅器２０の入力端子に接続されている。スイッチ５２の一方の選択端子は受信フィルタ３０Ｒに接続され、スイッチ５２の他方の選択端子は受信フィルタ４０Ｒに接続されている。この接続構成において、スイッチ５２は、低雑音増幅器２０と受信フィルタ３０Ｒとの接続および非接続を切り替え、低雑音増幅器２０と受信フィルタ４０Ｒとの接続および非接続を切り替える。スイッチ５２は、例えば、ＳＰＤＴ型のスイッチ回路で構成される。
スイッチ５３は、アンテナスイッチの一例であり、ダイプレクサ３５を介してアンテナ接続端子１００に接続され、（１）アンテナ接続端子１００と送信経路ＡＴおよび受信経路ＡＲとの接続、ならびに（２）アンテナ接続端子１００と送信経路ＢＴおよび受信経路ＢＲとの接続、を切り替える。なお、スイッチ５３は、上記（１）および（２）の接続を同時に行うことが可能なマルチ接続型のスイッチ回路で構成される。
スイッチ５４は、第１スイッチの一例であり、共通端子、および２つの選択端子を有する。スイッチ５４の共通端子は、送信増幅回路１０の入力端子に接続されている。言い換えると、スイッチ５４は、電力増幅器１０Ａの入力端子側に配置された第１スイッチである。スイッチ５４の一方の選択端子は送信入力端子１１１に接続され、スイッチ５４の他方の選択端子は送信入力端子１１２に接続されている。この接続構成において、スイッチ５４は、送信増幅回路１０と送信入力端子１１１との接続、および、送信増幅回路１０と送信入力端子１１２との接続、を切り替える。スイッチ５１は、例えば、ＳＰＤＴ型のスイッチ回路で構成される。
この場合には、送信入力端子１１１からは、例えば、通信バンドＡの送信信号が入力され、送信入力端子１１２からは、例えば、通信バンドＢの送信信号が入力される。また、送信入力端子１１１からは、例えば、第４世代移動通信システム（４Ｇ）における通信バンドＡまたはＢの送信信号が入力され、送信入力端子１１２からは、例えば、第５世代移動通信システム（５Ｇ）における通信バンドＡまたはＢの送信信号が入力されてもよい。
なお、スイッチ５４は、共通端子が送信入力端子に接続され、一方の選択端子が通信バンドＡの送信信号を増幅する第１送信増幅回路に接続され、他方の選択端子が通信バンドＢの送信信号を増幅する第２送信増幅回路に接続された構成を有していてもよい。
この場合には、送信入力端子１１１からは、例えば、通信バンドＡおよび通信バンドＢの送信信号が入力される。また、送信入力端子１１２からは、例えば、４Ｇにおける通信バンドＡの送信信号と５Ｇにおける通信バンドＢの送信信号とが入力されてもよい。
また、スイッチ５４は、２つの共通端子と２つの選択端子とを有するＤＰＤＴ（Ｄｏｕｂｌｅ Ｐｏｌｅ Ｄｏｕｂｌｅ Ｔｈｒｏｗ）型のスイッチ回路で構成されていてもよい。この場合には、送信入力端子１１１が一方の共通端子と接続され、送信入力端子１１２が他方の共通端子と接続される。また、一方の共通端子が通信バンドＡの送信信号を増幅する第１送信増幅回路に接続され、他方の共通端子が通信バンドＢの送信信号を増幅する第２送信増幅回路に接続される。この接続構成において、スイッチ５４は、一方の共通端子と一方の選択端子との接続および一方の共通端子と他方の選択端子との接続を切り替え、また、他方の共通端子と一方の選択端子との接続および他方の共通端子と他方の選択端子との接続を切り替える。
この場合には、例えば、送信入力端子１１１から通信バンドＡの送信信号が入力され、送信入力端子１１２から通信バンドＢの送信信号が入力される。また、例えば、送信入力端子１１１から４Ｇにおける通信バンドＡおよび通信バンドＢの送信信号が入力され、送信入力端子１１２から５Ｇにおける通信バンドＡおよび通信バンドＢの送信信号が入力されてもよい。
ダイプレクサ３５は、マルチプレクサの一例であり、フィルタ３５Ｌおよび３５Ｈで構成されている。フィルタ３５Ｌは、通信バンドＡおよびＢを含む周波数範囲を通過帯域とするフィルタであり、フィルタ３５Ｈは、通信バンドＡおよびＢを含む周波数範囲と異なる他の周波数範囲を通過帯域とするフィルタである。フィルタ３５Ｌの一方の端子とフィルタ３５Ｈの一方の端子とは、アンテナ接続端子１００に共通接続されている。フィルタ３５Ｌおよび３５Ｈのそれぞれは、例えば、チップ状のインダクタおよびキャパシタの少なくとも一方で構成されたＬＣフィルタである。なお、通信バンドＡおよびＢを含む周波数範囲が上記他の周波数範囲より低周波数側に位置する場合には、フィルタ３５Ｌはローパスフィルタであってもよく、また、フィルタ３５Ｈはハイパスフィルタであってもよい。
なお、上記の送信フィルタ３０Ｔ、４０Ｔ、受信フィルタ３０Ｒ、および４０Ｒは、例えば、ＳＡＷ（Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ）を用いた弾性波フィルタ、ＢＡＷ（Ｂｕｌｋ Ａｃｏｕｓｔｉｃ Ｗａｖｅ）を用いた弾性波フィルタ、ＬＣ共振フィルタ、および誘電体フィルタのいずれかであってもよく、さらには、これらには限定されない。
また、整合回路６１〜６４は、本発明に係る高周波モジュールに必須の構成要素ではない。
高周波モジュール１の構成において、送信増幅回路１０、整合回路６３、スイッチ５１、送信フィルタ３０Ｔ、整合回路６１、スイッチ５３、およびフィルタ３５Ｌは、アンテナ接続端子１００に向けて通信バンドＡの送信信号を伝送する第１送信回路を構成する。また、フィルタ３５Ｌ、スイッチ５３、整合回路６１、受信フィルタ３０Ｒ、スイッチ５２、整合回路６４、および低雑音増幅器２０は、アンテナ２からアンテナ接続端子１００を介して通信バンドＡの受信信号を伝送する第１受信回路を構成する。
また、送信増幅回路１０、整合回路６３、スイッチ５１、送信フィルタ４０Ｔ、整合回路６２、スイッチ５３、およびフィルタ３５Ｌは、アンテナ接続端子１００に向けて通信バンドＢの送信信号を伝送する第２送信回路を構成する。また、フィルタ３５Ｌ、スイッチ５３、整合回路６２、受信フィルタ４０Ｒ、スイッチ５２、整合回路６４、および低雑音増幅器２０は、アンテナ２からアンテナ接続端子１００を介して通信バンドＢの受信信号を伝送する第２受信回路を構成する。
上記回路構成によれば、高周波モジュール１は、通信バンドＡおよび通信バンドＢのいずれかの高周波信号を、送信、受信、および送受信の少なくともいずれかで実行することが可能である。さらに、高周波モジュール１は、通信バンドＡおよび通信バンドＢの高周波信号を、同時送信、同時受信、および同時送受信の少なくともいずれかで実行することも可能である。
なお、本発明に係る高周波モジュールでは、上記２つの送信回路および上記２つの受信回路がスイッチ５３を介してアンテナ接続端子１００に接続されていなくてもよく、上記２つの送信回路および上記２つの受信回路が、異なる端子を介してアンテナ２に接続されていてもよい。また、本発明に係る高周波モジュールは、第１送信回路および第２送信回路の少なくとも１つを有していればよい。
また、本発明に係る高周波モジュールにおいて、第１送信回路は、送信増幅回路１０と、送信フィルタ３０Ｔ、スイッチ５１、５３、整合回路６１および６３の少なくとも１つと、を有していればよい。また、第２送信回路は、送信増幅回路１０と、送信フィルタ４０Ｔ、スイッチ５１、５３、整合回路６２および６３の少なくとも１つと、を有していればよい。
また、低雑音増幅器２０およびスイッチ５１〜５４は、１つの半導体ＩＣに形成されていてもよい。半導体ＩＣは、例えば、ＣＭＯＳで構成されている。具体的には、ＳＯＩプロセスにより形成されている。これにより、半導体ＩＣを安価に製造することが可能となる。なお、半導体ＩＣは、ＧａＡｓ、ＳｉＧｅおよびＧａＮの少なくともいずれかで構成されていてもよい。これにより、高品質な増幅性能および雑音性能を有する高周波信号を出力することが可能となる。
図２は、実施の形態に係る送信増幅回路１０の回路構成図である。同図に示すように、送信増幅回路１０は、入力端子１１５および出力端子１１６と、増幅素子１２（第１増幅素子）および１３（第２増幅素子）と、増幅素子１１（第３増幅素子）と、段間トランス（変圧器）１４と、キャパシタ１６と、出力トランス（バラン：非平衡−平衡変換素子）１５と、を有している。
段間トランス１４は、一次側コイル１４ａと二次側コイル１４ｂとで構成されている。
増幅素子１１の入力端子は入力端子１１５に接続され、増幅素子１１の出力端子は段間トランス１４の非平衡端子に接続されている。段間トランス１４の一方の平衡端子は増幅素子１２の入力端子に接続されており、段間トランス１４の他方の平衡端子は増幅素子１３の入力端子に接続されている。
入力端子１１５から入力された高周波信号は、増幅素子１１にバイアス電圧Ｖｃｃ１が印加された状態で増幅素子１１にて増幅される。増幅された高周波信号は、段間トランス１４により非平衡−平衡変換される。このとき、段間トランス１４の一方の平衡端子から非反転入力信号が出力され、段間トランス１４の他方の平衡端子から反転入力信号が出力される。
出力トランス１５は、一次側コイル（第１コイル）１５ａと二次側コイル（第２コイル）１５ｂとで構成されている。一次側コイル１５ａの一端は増幅素子１２の出力端子に接続されており、一次側コイル１５ａの他端は増幅素子１３の出力端子に接続されている。また、一次側コイル１５ａの中点にはバイアス電圧Ｖｃｃ２が供給される。二次側コイル１５ｂの一端は出力端子１１６に接続され、二次側コイル１５ｂの他端はグランドに接続されている。言い換えると、出力トランス１５は、増幅素子１２の出力端子および増幅素子１３の出力端子と、出力端子１１６との間に接続されている。
キャパシタ１６は、増幅素子１２の出力端子と増幅素子１３の出力端子との間に接続されている。
増幅素子１２にて増幅された非反転入力信号と、増幅素子１３にて増幅された反転入力信号とは、逆位相を維持したまま、出力トランス１５およびキャパシタ１６にてインピーダンス変換される。つまり、出力端子１１６における電力増幅器１０Ａの出力インピーダンスは、出力トランス１５およびキャパシタ１６により、図１に示された、整合回路６３、スイッチ５１、送信フィルタ３０Ｔおよび４０Ｔの入力インピーダンスとインピーダンス整合される。なお、出力端子１１６と二次側コイル１５ｂとを結ぶ経路とグランドとの間に接続された容量素子も、上記インピーダンス整合に寄与している。なお、上記容量素子は、出力端子１１６と二次側コイル１５ｂとを結ぶ経路に直列配置されていてもよいし、また、上記容量素子はなくてもよい。
ここで、増幅素子１１〜１３、段間トランス１４、およびキャパシタ１６は、電力増幅器１０Ａを形成している。特に、増幅素子１１〜１３および段間トランス１４は、１チップ化、または、同一基板上に実装など、一体形成される場合が多い。これに対して、出力トランス１５は、高出力の送信信号に対応して高いＱ値を必要とするため、増幅素子１１〜１３および段間トランス１４などとは、一体形成されない。つまり、送信増幅回路１０を構成する回路部品のうち、出力トランス１５を除く回路部品が、電力増幅器１０Ａを構成している。
なお、増幅素子１１およびキャパシタ１６は、電力増幅器１０Ａに含まれなくてもよい。
送信増幅回路１０の回路構成によれば、増幅素子１２および１３が反転位相にて動作する。このとき、増幅素子１２および１３の基本波での電流が反転位相、つまり逆方向に流れるため、増幅素子１２および１３から略等距離に配置されたグランド配線および電源配線へは基本波の電流は流れなくなる。このため、上記配線への不要な電流の流れこみが無視できるので、従来の送信増幅回路に見られる電力利得（パワーゲイン）の低下を抑制することが可能となる。また、増幅素子１２および１３で増幅された非反転信号と反転信号とが合成されるので、両信号に同様に重畳されたノイズ成分を相殺でき、例えば高調波成分などの不要波を低減できる。
なお、増幅素子１１は送信増幅回路１０に必須の構成要素ではない。また、非平衡入力信号を、非反転入力信号および反転入力信号に変換する手段は、段間トランス１４に限られない。また、キャパシタ１６は、インピーダンス整合において必須の構成要素ではない。
また、増幅素子１１〜１３および低雑音増幅器２０は、例えば、Ｓｉ系のＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）またはＧａＡｓを材料とした、電界効果型トランジスタ（ＦＥＴ）またはヘテロバイポーラトランジスタ（ＨＢＴ）などで構成されている。
なお、送信増幅回路１０は、差動増幅型の電力増幅器１０Ａで構成されず、非平衡信号を入力信号とし、非平衡信号を出力信号とする、いわゆるシングルエンド型の増幅素子で構成された増幅器であってもよい。
ここで、高周波モジュール１において、高出力の送信信号を出力する増幅素子１２および１３の発熱により送信増幅回路１０において局所的に温度が上昇してしまい、送信増幅回路１０とＰＡ制御回路８０との間で温度ムラが発生する。増幅素子１２および１３の増幅特性は温度依存性を有し、ＰＡ制御回路８０からも温度補償された制御信号を出力する必要がある。しかしながら、送信増幅回路１０とＰＡ制御回路８０との間で温度ムラが発生すると、増幅素子１２および１３の増幅特性が最適化されず、送信増幅回路１０の出力特性が劣化してしまうという問題が発生する。
これに対して、本実施の形態に係る高周波モジュール１では、送信増幅回路１０の出力特性の劣化が抑制された構成を有している。
また、上記高周波モジュール１を、１つの実装基板上に実装する場合、送信増幅回路１０を構成する回路素子（増幅素子１１〜１３、段間トランス１４、出力トランス１５、キャパシタ１６）の点数が多いため、高周波モジュール１が大型化してしまう。また、小型化すべく高密度実装すると、増幅素子１２および１３から出力された高出力の送信信号が、高周波モジュール１を構成する回路部品に干渉し、高周波モジュール１から出力される高周波信号の信号品質が劣化するという問題が発生する。
以下では、送信増幅回路１０の出力特性の劣化が抑制された小型の高周波モジュール１の構成について説明する。
［２．実施例１に係る高周波モジュール１Ａの回路素子配置構成］
図３Ａは、実施例１に係る高周波モジュール１Ａの平面構成概略図である。また、図３Ｂは、実施例１に係る高周波モジュール１Ａの断面構成概略図であり、具体的には、図３ＡのＩＩＩＢ−ＩＩＩＢ線における断面図である。なお、図３Ａの（ａ）には、モジュール基板９１の互いに対向する主面９１ａおよび９１ｂのうち、主面９１ａをｚ軸正方向側から見た場合の回路素子の配置図が示されている。一方、図３Ａの（ｂ）には、主面９１ｂをｚ軸正方向側から見た場合の回路素子の配置を透視した図が示されている。また、図３Ａには、モジュール基板９１内に形成された出力トランス１５が破線で示されている。
実施例１に係る高周波モジュール１Ａは、実施の形態に係る高周波モジュール１を構成する各回路素子の配置構成を具体的に示したものである。
図３Ａおよび図３Ｂに示すように、本実施例に係る高周波モジュール１Ａは、図１に示された回路構成に加えて、さらに、モジュール基板９１と、樹脂部材９２および９３と、外部接続端子１５０と、を有している。
モジュール基板９１は、互いに対向する主面９１ａ（第１主面）および主面９１ｂ（第２主面）を有し、上記送信回路および上記受信回路を実装する基板である。モジュール基板９１としては、例えば、複数の誘電体層の積層構造を有する低温同時焼成セラミックス（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃｓ：ＬＴＣＣ）基板、高温同時焼成セラミックス（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃｓ：ＨＴＣＣ）基板、部品内蔵基板、再配線層（Ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ Ｌａｙｅｒ：ＲＤＬ）を有する基板、または、プリント基板等が用いられる。
樹脂部材９２は、モジュール基板９１の主面９１ａに配置され、上記送信回路の一部、上記受信回路の一部、およびモジュール基板９１の主面９１ａを覆っており、上記送信回路および上記受信回路を構成する回路素子の機械強度および耐湿性などの信頼性を確保する機能を有している。樹脂部材９３は、モジュール基板９１の主面９１ｂに配置され、上記送信回路の一部、上記受信回路の一部、およびモジュール基板９１の主面９１ｂを覆っており、上記送信回路および上記受信回路を構成する回路素子の機械強度および耐湿性などの信頼性を確保する機能を有している。なお、樹脂部材９２および９３は、本発明に係る高周波モジュールに必須の構成要素ではない。
図３Ａおよび図３Ｂに示すように、本実施例に係る高周波モジュール１Ａでは、電力増幅器１０Ａ、ＰＡ制御回路８０、スイッチ５４、デュプレクサ３０、４０、整合回路６１〜６４、およびダイプレクサ３５は、モジュール基板９１の主面９１ａ（第１主面）に配置されている。一方、低雑音増幅器２０、スイッチ５１〜５３は、モジュール基板９１の主面９１ｂ（第２主面）に配置されている。また、出力トランス１５は、モジュール基板９１の内部に配置されている。さらに、ＰＡ制御回路８０およびスイッチ５４を含む半導体ＩＣ７０と電力増幅器１０Ａとは、主面９１ａ上で積層されている。
すなわち、本実施例では、電力増幅器１０ＡとＰＡ制御回路８０とは、主面９１ａ（第１主面）上で積層されている。一方、低雑音増幅器２０は、第１回路部品であり、主面９１ｂ（第２主面）に実装されている。
なお、デュプレクサ３０、４０、スイッチ５４、整合回路６１〜６４、ダイプレクサ３５は、主面９１ａ（第１主面）に実装されているが、主面９１ｂ（第２主面）に実装されていてもよい。また、スイッチ５１〜５３は、主面９１ｂ（第２主面）に実装されているが、主面９１ａ（第１主面）に実装されていてもよい。また、主面９１ｂに配置される第１回路部品は、低雑音増幅器２０でなくてもよく、その他の回路部品であってもよい。
上記構成によれば、高出力の送信信号を出力し発熱量の多い電力増幅器１０Ａと、ＰＡ制御回路８０とが積層されているので、電力増幅器１０ＡとＰＡ制御回路８０との間での温度差を低減できる。このため、電力増幅器１０ＡとＰＡ制御回路８０とが同じ温度環境下に配置されるので、ＰＡ制御回路８０の制御により動作する増幅素子１２および１３の応答精度を高めることができる。これにより、増幅素子１２および１３の増幅特性をＰＡ制御回路８０により高精度に制御できるので、当該増幅特性を最適化できる。よって、送信増幅回路１０の出力特性の劣化を抑制できる。
また、送信増幅回路１０は、少なくとも増幅素子１２、１３、段間トランス１４および出力トランス１５を有し、部品点数が多くなり実装面積が大きくなるため、高周波モジュールが大型化する傾向にある。
これに対して、本実施例に係る高周波モジュール１Ａの上記構成によれば、送信増幅回路１０の電力増幅器１０Ａと第１回路部品とがモジュール基板９１の両面に振り分けて配置されるので、高周波モジュール１Ａを小型化できる。
また、本実施例のように、第１回路部品が低雑音増幅器２０である場合には、送信信号を増幅する電力増幅器１０Ａと、受信信号を増幅する低雑音増幅器２０とが両面に振り分けて配置されるので、送受信間のアイソレーションを向上できる。また、低雑音増幅器２０とＰＡ制御回路８０とが、モジュール基板９１を挟んで配置されるので、ＰＡ制御回路８０に入出力される制御信号からのディジタルノイズによる受信感度の劣化を抑制できる。
なお、モジュール基板９１は、複数の誘電体層が積層された多層構造を有し、当該複数の誘電体層の少なくとも１つには、グランド電極パターンが形成されていることが望ましい。これにより、モジュール基板９１の電磁界遮蔽機能が向上する。
また、本実施例では、電力増幅器１０Ａが主面９１ａ上に直接配置され、ＰＡ制御回路８０が、電力増幅器１０Ａ上に配置されている。つまり、モジュール基板９１、電力増幅器１０Ａ、およびＰＡ制御回路８０は、この順で積層されている。
これによれば、電力増幅器１０Ａの発熱をモジュール基板９１側に拡散し易いので、高周波モジュール１Ａの放熱性が向上する。また、ＰＡ制御回路８０が電力増幅器１０Ａからの熱ダメージを受けることを抑制できる。
また、本実施例に係る高周波モジュール１Ａでは、ＰＡ制御回路８０およびスイッチ５４は、１つの半導体ＩＣ７０に含まれており、半導体ＩＣ７０は、主面９１ａ（第１主面）に配置されている。
これにより、送信増幅回路１０と、送信増幅回路１０に接続されるＰＡ制御回路８０およびスイッチ５４とが積層されるので、高周波モジュール１Ａを、より一層小型化できる。
なお、半導体ＩＣ７０は、スイッチ５４に代えて、スイッチ５１を含んでもよい。また、半導体ＩＣ７０は、スイッチ５１および５４の双方を含んでもよい。
また、本実施例では、図３Ｂに示すように、半導体ＩＣ７０の上面（図３Ｂにおけるｚ軸正方向側の面）に形成された入出力電極と、電力増幅器１０Ａの上面（図３Ｂにおけるｚ軸正方向側の面）に形成された入出力電極とは、モジュール基板９１を経由せずにボンディングワイヤにより直接接続されている。具体的には、半導体ＩＣ７０のＰＡ制御回路８０に形成された電極（第１入出力電極）と、電力増幅器１０Ａに形成された電極（第２入出力電極）とは、モジュール基板９１を経由せずにボンディングワイヤにより直接接続されている。
これによれば、ＰＡ制御回路８０と電力増幅器１０Ａとを接続する制御配線を短くできるので、当該制御配線からのノイズの発生を抑制できる。
なお、ＰＡ制御回路８０の電極と電力増幅器１０Ａの電極とを直接接続する制御配線は、ボンディングワイヤに限られず、半導体ＩＣ７０の側面に形成された側面配線であってもよく、また、半導体ＩＣ７０の内部において主面９１ａの法線方向に延設されたビア導体であってもよい。
なお、電力増幅器１０Ａの増幅素子１２および１３はＧａＡｓを材料とし、半導体ＩＣ７０はＳｉを材料としていてもよい。この場合には、ＧａＡｓよりもＳｉのほうが熱伝導率が高いため、まず、電力増幅器１０Ａでの局所的な発熱は半導体ＩＣ７０に伝導し、電力増幅器１０Ａおよび半導体ＩＣ７０の積層体全体に熱拡散する。この全体的な熱拡散の後に、電力増幅器１０Ａを介してモジュール基板９１へ放熱されるので放熱効率が向上する。
また、本実施例に係る高周波モジュール１Ａでは、モジュール基板９１の主面９１ｂ側に、複数の外部接続端子１５０が配置されている。高周波モジュール１Ａは、高周波モジュール１Ａのｚ軸負方向側に配置される外部基板と、複数の外部接続端子１５０を経由して、電気信号のやりとりを行う。図３Ａの（ｂ）に示すように、複数の外部接続端子には、アンテナ接続端子１００、送信入力端子１１１、１１２、および受信出力端子１２０が含まれる。また、複数の外部接続端子１５０のいくつかは、外部基板のグランド電位に設定される。主面９１ａおよび９１ｂのうち、外部基板と対向する主面９１ｂには、低背化が困難な電力増幅器１０Ａが配置されず、低背化が容易な低雑音増幅器２０が配置されているので、高周波モジュール１Ａ全体を低背化することが可能となる。また、受信回路の受信感度に大きく影響する低雑音増幅器２０の周囲に、グランド電極として適用される外部接続端子１５０が複数配置されるので、受信回路の受信感度の劣化を抑制できる。
また、電力増幅器１０Ａは、高周波モジュール１Ａが有する回路部品のなかで発熱量が大きい部品である。高周波モジュール１Ａの放熱性を向上させるには、電力増幅器１０Ａの発熱を、小さな熱抵抗を有する放熱経路で外部基板に放熱することが重要である。仮に、電力増幅器１０Ａを主面９１ｂに実装した場合、電力増幅器１０Ａに接続される電極配線は主面９１ｂ上に配置される。このため、放熱経路としては、主面９１ｂ上の（ｘｙ平面方向に沿う）平面配線パターンのみを経由した放熱経路を含むこととなる。上記平面配線パターンは、金属薄膜で形成されるため熱抵抗が大きい。このため、電力増幅器１０Ａを主面９１ｂ上に配置した場合には、放熱性が低下してしまう。
これに対して、本実施例に係る高周波モジュール１Ａは、図３Ｂに示すように、主面９１ａにて電力増幅器１０Ａのグランド電極に接続され、主面９１ａから主面９１ｂに到る放熱用ビア導体９５Ｖをさらに備える。また、放熱用ビア導体９５Ｖは、主面９１ｂにて複数の外部接続端子１５０のうちグランド電位に設定された外部接続端子１５０と接続されている。
これによれば、電力増幅器１０Ａを主面９１ａに実装した場合、放熱用ビア導体９５Ｖを介して、電力増幅器１０Ａと外部接続端子１５０とを接続できる。よって、電力増幅器１０Ａの放熱経路として、モジュール基板９１内の配線のうち熱抵抗の大きいｘｙ平面方向に沿う平面配線パターンのみを経由した放熱経路を排除できる。よって、電力増幅器１０Ａからの外部基板への放熱性が向上した小型の高周波モジュール１Ａを提供することが可能となる。
なお、低雑音増幅器２０、スイッチ５１〜５３は、１つの半導体ＩＣに含まれていてもよい。これにより、高周波モジュール１Ａを小型化できる。
また、本実施例に係る高周波モジュール１Ａでは、出力トランス１５は、モジュール基板９１に内蔵形成されている。
ここで、図３Ａおよび図３Ｂに示すように、モジュール基板９１を平面視した場合に、出力トランス１５と低雑音増幅器２０との間に、グランド電位に設定された外部接続端子１５０が配置されている。
これにより、高出力の送信信号を伝送する出力トランス１５と受信信号を伝送する低雑音増幅器２０とが、グランド電位に設定された外部接続端子１５０により隔離されるので、送受信間のアイソレーションが強化される。
また、図３Ａおよび図３Ｂに示すように、モジュール基板９１を平面視した場合に、出力トランス１５の形成領域と重複する主面９１ａ上の領域および主面９１ｂ上の領域には、回路部品は配置されていないことが望ましい。
出力トランス１５は、電力増幅器１０Ａで増幅された高出力の送信信号を伝送するため、出力トランス１５を構成するインダクタのＱ値は高いことが望ましい。上記平面視で出力トランス１５と重複する領域に回路部品があると、上記インダクタが形成する電磁界が当該回路部品により影響されて当該インダクタのＱ値が低下し、出力トランス１５から出力される送信信号の電力が低下する。これに対して、上記構成によれば、送信増幅回路１０の増幅性能の低下を抑制できる。
なお、本実施例において、出力トランス１５は、主面９１ａと主面９１ｂとの間のモジュール基板９１の内部であって主面９１ｂに近く形成されている。この場合には、モジュール基板９１を平面視した場合に、出力トランス１５の形成領域と重複する主面９１ｂの領域には回路部品は配置されておらず、出力トランス１５の形成領域と重複する主面９１ａの領域には回路部品（図示せず）は配置されていてもよい。
この場合であっても、出力トランス１５により近接する主面９１ｂの上記領域に回路部品が配置されていないので、出力トランス１５のインダクタのＱ値が低下することを抑制できる。
図４Ａは、変形例１に係る高周波モジュール１Ｄにおける出力トランス１５の配置を示す断面構成概略図である。同図には、変形例１に係る高周波モジュール１Ｄの断面構成のうち、出力トランス１５の配置が記載されている。なお、高周波モジュール１Ｄが備える出力トランス１５以外の回路部品の配置構成は、実施例１に係る高周波モジュール１Ａと同じである。高周波モジュール１Ｄにおいて、出力トランス１５は、主面９１ａと主面９１ｂとの間のモジュール基板９１の内部であって主面９１ａに近く形成されている。この場合には、モジュール基板９１を平面視した場合に、出力トランス１５の形成領域と重複する主面９１ａの領域には回路部品は配置されておらず、出力トランス１５の形成領域と重複する主面９１ｂの領域には回路部品（図示せず）は配置されていてもよい。
この場合であっても、出力トランス１５により近接する主面９１ａの上記領域に回路部品が配置されていないので、出力トランス１５のインダクタのＱ値が低下することを抑制できる。
図４Ｂは、変形例２に係る高周波モジュール１Ｅにおける出力トランス１５の配置を示す断面構成概略図である。同図には、変形例２に係る高周波モジュール１Ｅの断面構成のうち、出力トランス１５の配置が記載されている。なお、高周波モジュール１Ｅが備える出力トランス１５以外の回路部品の配置構成は、実施例１に係る高周波モジュール１Ａと同じである。高周波モジュール１Ｅにおいて、出力トランス１５は、主面９１ｂに配置されている。この場合には、モジュール基板９１を平面視した場合に、出力トランス１５の形成領域と重複する主面９１ａの領域には回路部品は配置されていないことが望ましい。
この構成によれば、主面９１ａの上記領域に回路部品が配置されていないので、出力トランス１５のインダクタのＱ値が低下することを抑制できる。
図４Ｃは、変形例３に係る高周波モジュール１Ｆにおける出力トランス１５の配置を示す断面構成概略図である。同図には、変形例３に係る高周波モジュール１Ｆの断面構成のうち、出力トランス１５の配置が記載されている。なお、高周波モジュール１Ｆが備える出力トランス１５以外の回路部品の配置構成は、実施例１に係る高周波モジュール１Ａと同じである。高周波モジュール１Ｆにおいて、出力トランス１５は、主面９１ａに配置されている。この場合には、モジュール基板９１を平面視した場合に、出力トランス１５の形成領域と重複する主面９１ｂの領域には回路部品は配置されていないことが望ましい。
この構成によれば、主面９１ｂの上記領域に回路部品が配置されていないので、出力トランス１５のインダクタのＱ値が低下することを抑制できる。
さらに、高周波モジュール１Ａ、１Ｄ、１Ｅ、および１Ｆにおいて、モジュール基板９１を平面視した場合、出力トランス１５の形成領域と重なる領域には、グランド電極パターンは形成されていないことが望ましい。これによれば、出力トランス１５とグランド電極との距離を大きく確保することが可能となるため、出力トランス１５の高Ｑ値を維持できる。
なお、出力トランス１５の形成領域とは、以下のように定義される。出力トランス１５の形成領域は、モジュール基板９１を平面視した場合、一次側コイルの形成領域と二次側コイルの形成領域とを包含する最小領域である。
ここで、二次側コイル１５ｂは、一次側コイル１５ａに沿って設けられ、一次側コイル１５ａとの第１距離が略一定の区間に配置された配線導体と定義される。このとき、上記区間の両側に位置する配線導体は、一次側コイル１５ａとの距離が第１距離よりも大きい第２距離であり、二次側コイル１５ｂの一端および他端は、配線導体の一次側コイル１５ａまでの距離が第１距離から第２距離へ変化する地点である。また、一次側コイル１５ａは、二次側コイル１５ｂに沿って設けられ、二次側コイル１５ｂとの第１距離が略一定の区間に配置された配線導体と定義される。このとき、上記区間の両側に位置する配線導体は、二次側コイル１５ｂとの距離が第１距離よりも大きい第２距離であり、一次側コイル１５ａの一端および他端は、配線導体の二次側コイル１５ｂまでの距離が第１距離から第２距離へ変化する地点である。
あるいは、二次側コイル１５ｂは、一次側コイル１５ａに沿って設けられ、線幅が略一定の第１幅を有する第１区間に配置された配線導体と定義される。また、一次側コイル１５ａは、二次側コイル１５ｂに沿って設けられ、線幅が略一定の第１幅を有する第１区間に配置された配線導体と定義される。
あるいは、二次側コイル１５ｂは、一次側コイル１５ａに沿って設けられ、膜厚が略一定の第１膜厚を有する第１区間に配置された配線導体と定義される。また、一次側コイル１５ａは、二次側コイル１５ｂに沿って設けられ、膜厚が略一定の第１膜厚を有する第１区間に配置された配線導体と定義される。
あるいは、二次側コイル１５ｂは、一次側コイル１５ａに沿って設けられ、一次側コイル１５ａとの結合度が略一定の第１結合度を有する第１区間に配置された配線導体と定義される。また、一次側コイル１５ａは、二次側コイル１５ｂに沿って設けられ、二次側コイル１５ｂとの結合度が略一定の第１結合度を有する第１区間に配置された配線導体と定義される。
なお、外部接続端子１５０は、図３Ａおよび図３Ｂに示すように、樹脂部材９３をｚ軸方向に貫通する柱状電極であってもよいし、また、図５に示された、変形例４に係る高周波モジュール１Ｂのように、外部接続端子１５０は、主面９１ｂ上に形成されたバンプ電極１６０であってもよい。この場合には、主面９１ｂ側の樹脂部材９３はなくてもよい。
また、実施例１に係る高周波モジュール１Ａにおいて、外部接続端子１５０は、主面９１ａに配置されていてもよい。また、変形例４に係る高周波モジュール１Ｂにおいて、バンプ電極１６０は、主面９１ａに配置されていてもよい。
［３．実施例２に係る高周波モジュール１Ｃの回路素子配置構成］
図６Ａは、実施例２に係る高周波モジュール１Ｃの平面構成概略図である。また、図６Ｂは、実施例２に係る高周波モジュール１Ｃの断面構成概略図であり、具体的には、図６ＡのＶＩＢ−ＶＩＢ線における断面図である。なお、図６Ａの（ａ）には、モジュール基板９１の互いに対向する主面９１ａおよび９１ｂのうち、主面９１ａをｚ軸正方向側から見た場合の回路素子の配置図が示されている。一方、図６Ａの（ｂ）には、主面９１ｂをｚ軸正方向側から見た場合の回路素子の配置を透視した図が示されている。また、図６Ａには、モジュール基板９１内に形成された出力トランス１５が破線で示されている。
実施例２に係る高周波モジュール１Ｃは、実施の形態に係る高周波モジュール１を構成する各回路素子の配置構成を具体的に示したものである。
本実施例に係る高周波モジュール１Ｃは、実施例１に係る高周波モジュール１Ａと比較して、高周波モジュール１Ｃを構成する回路部品の配置構成のみが異なる。以下、本実施例に係る高周波モジュール１Ｃについて、実施例１に係る高周波モジュール１Ａと同じ点は説明を省略し、異なる点を中心に説明する。
図６Ａおよび図６Ｂに示すように、本実施例に係る高周波モジュール１Ｃは、図１に示された回路構成に加えて、さらに、モジュール基板９１と、樹脂部材９２および９３と、外部接続端子１５０と、を有している。
モジュール基板９１は、互いに対向する主面９１ａ（第２主面）および主面９１ｂ（第１主面）を有し、上記送信回路および上記受信回路を実装する基板である。モジュール基板９１としては、例えば、複数の誘電体層の積層構造を有するＬＴＣＣ基板、ＨＴＣＣ基板、部品内蔵基板、ＲＤＬを有する基板、または、プリント基板等が用いられる。
図６Ａおよび図６Ｂに示すように、本実施例に係る高周波モジュール１Ｂでは、スイッチ５１、デュプレクサ３０、４０、整合回路６１〜６４、およびダイプレクサ３５は、モジュール基板９１の主面９１ａ（第２主面）に配置されている。一方、電力増幅器１０Ａ、ＰＡ制御回路８０、スイッチ５４、低雑音増幅器２０、スイッチ５２、５３は、モジュール基板９１の主面９１ｂ（第１主面）に配置されている。また、出力トランス１５は、モジュール基板９１の内部に配置されている。さらに、ＰＡ制御回路８０およびスイッチ５４を含む半導体ＩＣ７０と電力増幅器１０Ａとは、主面９１ｂ上で積層されている。
すなわち、本実施例では、電力増幅器１０ＡとＰＡ制御回路８０とは、主面９１ｂ（第１主面）上で積層されている。一方、スイッチ５１、デュプレクサ３０、４０、整合回路６１〜６４、およびダイプレクサ３５は、第１回路部品であり、主面９１ａ（第２主面）に実装されている。
なお、スイッチ５１、デュプレクサ３０、４０、整合回路６１〜６４、およびダイプレクサ３５の少なくとも１つが、主面９１ａ（第２主面）に実装されていればよい。また、スイッチ５４、低雑音増幅器２０、スイッチ５２、５３は、主面９１ｂ（第１主面）に実装されているが、主面９１ａ（第２主面）に実装されていてもよい。
上記構成によれば、高出力の送信信号を出力し発熱量の多い電力増幅器１０Ａと、ＰＡ制御回路８０とが積層されているので、電力増幅器１０ＡとＰＡ制御回路８０との間での温度差を低減できる。このため、電力増幅器１０ＡとＰＡ制御回路８０とが同じ温度環境下に配置されるので、ＰＡ制御回路８０の制御により動作する増幅素子１２および１３の応答精度を高めることができる。これにより、増幅素子１２および１３の増幅特性をＰＡ制御回路８０により高精度に制御できるので、当該増幅特性を最適化できる。よって、送信増幅回路１０の出力特性の劣化を抑制できる。
また、送信増幅回路１０は、少なくとも増幅素子１２、１３、段間トランス１４および出力トランス１５を有し、部品点数が多くなり実装面積が大きくなるため、高周波モジュールが大型化する傾向にある。
これに対して、本実施例に係る高周波モジュール１Ｃの上記構成によれば、送信増幅回路１０の電力増幅器１０Ａと第１回路部品とがモジュール基板９１の両面に振り分けて配置されるので、高周波モジュール１Ｃを小型化できる。
また、本実施例では、電力増幅器１０Ａが主面９１ａ上に直接配置され、ＰＡ制御回路８０が、電力増幅器１０Ａ上に配置されている。つまり、モジュール基板９１、電力増幅器１０Ａ、およびＰＡ制御回路８０は、この順で積層されている。
これによれば、電力増幅器１０Ａの発熱をモジュール基板９１側に拡散し易いので、高周波モジュール１Ｃの放熱性が向上する。また、ＰＡ制御回路８０が電力増幅器１０Ａからの熱ダメージを受けることを抑制できる。
また、本実施例に係る高周波モジュール１Ｃでは、ＰＡ制御回路８０およびスイッチ５４は、１つの半導体ＩＣ７０に含まれており、半導体ＩＣ７０は、主面９１ｂ（第１主面）に配置されている。
これにより、送信増幅回路１０と送信増幅回路１０に接続されるＰＡ制御回路８０およびスイッチ５４とが積層されるので、高周波モジュール１Ｃを、より一層小型化できる。
なお、半導体ＩＣ７０は、スイッチ５４に代えて、スイッチ５１を含んでもよい。また、スイッチ５１および５４の双方を含んでもよい。
また、本実施例では、図６Ｂに示すように、半導体ＩＣ７０の下面（図６Ｂにおけるｚ軸正方向側の面）に形成された入出力電極と、電力増幅器１０Ａの上面（図６Ｂにおけるｚ軸負方向側の面）に形成された入出力電極とが、モジュール基板９１を経由せずに直接接続されている。
これによれば、ＰＡ制御回路８０と電力増幅器１０Ａとを接続する制御配線を短くできるので、当該制御配線からのノイズの発生を抑制できる。
なお、ＰＡ制御回路８０の電極と電力増幅器１０Ａの電極とを直接接続する制御配線は、実施例１に係る高周波モジュール１Ａに配置されたボンディングワイヤであってもよく、また、半導体ＩＣ７０の側面に形成された側面配線であってもよく、また、半導体ＩＣ７０の内部において主面９１ａの法線方向に延設されたビア導体であってもよい。
また、本実施例に係る高周波モジュール１Ｃでは、モジュール基板９１の主面９１ｂ側に、複数の外部接続端子１５０が配置されている。複数の外部接続端子１５０のいくつかは、外部基板のグランド電位に設定される。図６Ａの（ｂ）に示すように、受信回路の受信感度に大きく影響する低雑音増幅器２０の周囲に、グランド電極として適用される外部接続端子１５０が複数配置されるので、受信回路の受信感度の劣化を抑制できる。
また、図６Ａの（ｂ）示すように、モジュール基板９１を平面視した場合に、ＰＡ制御回路８０と低雑音増幅器２０との間に、複数の外部接続端子１５０のうちグランド電位に設定された外部接続端子１５０が配置されていることが望ましい。
これにより、低雑音増幅器２０とＰＡ制御回路８０との間に、グランド電極として適用される外部接続端子１５０が配置されるので、受信感度の劣化を、より一層抑制できる。
また、本実施例において、整合回路６４は少なくともインダクタを有し、当該インダクタは主面９１ａに配置されている。
これにより、受信回路の受信感度に大きく影響する上記インダクタとＰＡ制御回路８０とが、モジュール基板９１を挟んで配置されるので、ＰＡ制御回路８０に接続されたディジタル制御配線と上記インダクタとが電磁界結合することを抑制できる。よって、ディジタルノイズによる受信感度の劣化を抑制できる。
なお、低雑音増幅器２０、スイッチ５２、５３は、１つの半導体ＩＣに含まれていてもよい。これにより、高周波モジュール１Ｃを小型化できる。
なお、実施例２に係る高周波モジュール１Ｃにおいて、外部接続端子１５０は、主面９１ａに配置されていてもよい。
［４．効果など］
以上、本実施の形態に係る高周波モジュール１は、互いに対向する主面９１ａおよび９１ｂを有するモジュール基板９１と、送信信号を増幅する電力増幅器１０Ａと、第１回路部品と、電力増幅器１０Ａを制御するＰＡ制御回路８０と、を備え、電力増幅器１０ＡとＰＡ制御回路８０とは主面９１ａ上で積層されており、第１回路部品は主面９１ｂに配置されている。
これにより、高出力の送信信号を出力し発熱量の多い電力増幅器１０Ａと、ＰＡ制御回路８０とが積層されているので、電力増幅器１０ＡとＰＡ制御回路８０との間での温度差を低減できる。このため、電力増幅器１０ＡとＰＡ制御回路８０とが同じ温度環境下に配置されるので、ＰＡ制御回路８０の制御により動作する増幅素子１２および１３の応答精度を高めることができる。これにより、増幅素子１２および１３の増幅特性をＰＡ制御回路８０により高精度に制御できるので、当該増幅特性を最適化できる。よって、送信増幅回路１０の出力特性の劣化を抑制できる。
また、高周波モジュール１において、電力増幅器１０Ａは主面９１ａ上に配置され、ＰＡ制御回路８０は電力増幅器１０Ａ上に配置されていてもよい。
これによれば、電力増幅器１０Ａの発熱をモジュール基板９１側に拡散し易いので、高周波モジュール１Ａの放熱性が向上する。また、ＰＡ制御回路８０が電力増幅器１０Ａからの熱ダメージを受けることを抑制できる。
また、高周波モジュール１は、さらに、主面９１ｂに配置された複数の外部接続端子１５０と、電力増幅器１０Ａのグランド電極に接続され、主面９１ａから主面９１ｂに到る放熱用ビア導体９５Ｖと、を備え、放熱用ビア導体９５Ｖは、主面９１ｂにて複数の外部接続端子１５０のうちグランド電位に設定された外部接続端子１５０と接続されていてもよい。
これによれば、放熱用ビア導体９５Ｖを介して、電力増幅器１０Ａと外部接続端子１５０とを接続できる。よって、電力増幅器１０Ａの放熱経路として、モジュール基板９１内の配線のうち熱抵抗の大きいｘｙ平面方向に沿う平面配線パターンのみを経由した放熱経路を排除できる。よって、電力増幅器１０Ａからの外部基板への放熱性が向上した小型の高周波モジュール１を提供することが可能となる。
また、高周波モジュール１において、第１回路部品は、主面９１ｂに配置された低雑音増幅器２０であってもよい。
これにより、送信信号を増幅する電力増幅器１０Ａと受信信号を増幅する低雑音増幅器２０とが両面に振り分けて配置されるので、送受信間のアイソレーションを向上できる。また、低雑音増幅器２０とＰＡ制御回路８０とが、モジュール基板９１を挟んで配置されるので、ＰＡ制御回路８０に入出力される制御信号からのディジタルノイズによる受信感度の劣化を抑制できる。
また、高周波モジュール１は、さらに、電力増幅器１０Ａの入力端子側に配置されたスイッチ５４と、電力増幅器１０Ａの出力端子側に配置されたスイッチ５１と、を備え、ＰＡ制御回路８０と、スイッチ５１および５４の少なくとも１つとは、１つの半導体ＩＣ７０に含まれており、電力増幅器１０Ａと半導体ＩＣ７０とは主面９１ａ上で積層されていてもよい。
また、高周波モジュール１において、ＰＡ制御回路８０に形成された入出力電極と、電力増幅器１０Ａに形成された入出力電極とは、モジュール基板９１を経由せずに直接接続されていてもよい。
これによれば、ＰＡ制御回路８０と電力増幅器１０Ａとを接続する制御配線を短くできるので、当該制御配線からのノイズの発生を抑制できる。
また、高周波モジュール１において、電力増幅器１０Ａは、増幅素子１２および１３を有し、高周波モジュール１は、さらに、一次側コイル１５ａおよび二次側コイル１５ｂを有する出力トランス１５を備え、一次側コイル１５ａの一端は増幅素子１２の出力端子に接続され、一次側コイル１５ａの他端は増幅素子１３の出力端子に接続され、二次側コイル１５ｂの一端は電力増幅器１０Ａの出力端子に接続されており、電力増幅器１０Ａおよび出力トランス１５は送信増幅回路１０を構成していてもよい。
これによれば、増幅素子１２および１３が反転位相にて動作するので電力利得（パワーゲイン）の低下を抑制することが可能となる。また、増幅素子１２および１３で増幅された非反転信号と反転信号とが合成されるので、両信号に同様に重畳されたノイズ成分を相殺でき、例えば高調波成分などの不要波を低減できる。
また、送信増幅回路１０を構成する回路素子（増幅素子１１〜１３、段間トランス１４、出力トランス１５、キャパシタ１６）の点数が多いため、高周波モジュール１が大型化してしまうことが懸念されるが、送信増幅回路１０の電力増幅器１０Ａと第１回路部品とがモジュール基板９１の両面に振り分けて配置されるので、高周波モジュール１を小型化できる。
また、高周波モジュール１Ｆにおいて、出力トランス１５は主面９１ａに配置され、モジュール基板９１を平面視した場合に、出力トランス１５と重複する主面９１ｂ上の領域には、回路部品は配置されていないことが望ましい。
これによれば、主面９１ｂの上記領域に回路部品が配置されていないので、出力トランス１５のインダクタのＱ値が低下することを抑制できる。
また、高周波モジュール１Ｅにおいて、出力トランス１５は主面９１ｂに配置され、モジュール基板９１を平面視した場合に、出力トランス１５と重複する主面９１ａ上の領域には、回路部品は配置されていないことが望ましい。
これによれば、主面９１ａの上記領域に回路部品が配置されていないので、出力トランス１５のインダクタのＱ値が低下することを抑制できる。
また、高周波モジュール１Ａおよび１Ｄにおいて、出力トランス１５は、主面９１ａと主面９１ｂとの間のモジュール基板９１の内部に形成されており、モジュール基板９１を平面視した場合に、出力トランス１５と重複する主面９１ａ上の領域および主面９１ｂ上の領域には、回路部品は配置されていないことが望ましい。
これによれば、主面９１ａおよび主面９１ｂの上記領域に回路部品が配置されていないので、出力トランス１５のインダクタのＱ値が低下することを抑制できる。
また、高周波モジュール１Ａおよび１Ｄにおいて、出力トランス１５は、主面９１ａと主面９１ｂとの間のモジュール基板９１の内部であって主面９１ａおよび主面９１ｂの一方に近く形成されており、モジュール基板９１を平面視した場合に、出力トランスと重複する主面９１ａおよび主面９１ｂの一方の領域には、回路部品は配置されておらず、主面９１ａおよび主面９１ｂの他方には、回路部品は配置されていてもよい。
この場合であっても、出力トランス１５により近接する主面９１ａの上記領域に回路部品が配置されていないので、出力トランス１５のインダクタのＱ値が低下することを抑制できる。
また、通信装置５は、アンテナ２と、アンテナ２で送受信される高周波信号を処理するＲＦＩＣ３と、アンテナ２とＲＦＩＣ３との間で高周波信号を伝送する高周波モジュール１と、を備える。
これにより、送信増幅回路１０の出力特性の劣化が抑制された通信装置５を提供することが可能となる。
（その他の実施の形態など）
以上、本発明の実施の形態に係る高周波モジュールおよび通信装置について、実施の形態および実施例を挙げて説明したが、本発明に係る高周波モジュールおよび通信装置は、上記実施の形態および実施例に限定されるものではない。上記実施の形態および実施例における任意の構成要素を組み合わせて実現される別の実施の形態や、上記実施の形態および実施例に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、上記高周波モジュールおよび通信装置を内蔵した各種機器も本発明に含まれる。
例えば、上記実施の形態およびその実施例に係る高周波モジュールおよび通信装置において、図面に開示された各回路素子および信号経路を接続する経路の間に、別の回路素子および配線などが挿入されていてもよい。
本発明は、マルチバンド対応のフロントエンド部に配置される高周波モジュールとして、携帯電話などの通信機器に広く利用できる。
１、１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、１Ｆ 高周波モジュール
２ アンテナ
３ ＲＦ信号処理回路（ＲＦＩＣ）
４ ベースバンド信号処理回路（ＢＢＩＣ）
５ 通信装置
１０ 送信増幅回路
１０Ａ 電力増幅器
１１、１２、１３ 増幅素子
１４ 段間トランス
１４ａ、１５ａ 一次側コイル
１４ｂ、１５ｂ 二次側コイル
１５ 出力トランス
１６ キャパシタ
２０ 低雑音増幅器
３０、４０ デュプレクサ
３０Ｒ、４０Ｒ 受信フィルタ
３０Ｔ、４０Ｔ 送信フィルタ
３５ ダイプレクサ
３５Ｈ、３５Ｌ フィルタ
５１、５２、５３、５４ スイッチ
６１、６２、６３、６４ 整合回路
７０ 半導体ＩＣ
８０ ＰＡ制御回路
９１ モジュール基板
９１ａ、９１ｂ 主面
９２、９３ 樹脂部材
９５Ｖ 放熱用ビア導体
１００ アンテナ接続端子
１１１、１１２ 送信入力端子
１１５ 入力端子
１１６ 出力端子
１２０ 受信出力端子
１３０ 制御信号端子
１５０ 外部接続端子
１６０ バンプ電極

Claims (12)

  1. 互いに対向する第１主面および第２主面を有するモジュール基板と、
    送信信号を増幅する電力増幅器と、
    第１回路部品と、
    前記電力増幅器を制御する制御回路と、を備え、
    前記電力増幅器と前記制御回路とは、前記第１主面上で積層されており、
    前記第１回路部品は、前記第２主面に配置されている、
    高周波モジュール。
  2. 前記電力増幅器は、前記第１主面上に配置され、
    前記制御回路は、前記電力増幅器上に配置されている、
    請求項１に記載の高周波モジュール。
  3. さらに、
    前記第２主面に配置された複数の外部接続端子と、
    前記電力増幅器のグランド電極に接続され、前記第１主面から前記第２主面に到る放熱用ビア導体と、を備え、
    前記放熱用ビア導体は、前記第２主面にて前記複数の外部接続端子のうちグランド電位に設定された外部接続端子と接続されている、
    請求項２に記載の高周波モジュール。
  4. 前記第１回路部品は、前記第２主面に配置された、受信信号を増幅する低雑音増幅器である、
    請求項１〜３のいずれか１項に記載の高周波モジュール。
  5. さらに、
    前記電力増幅器の入力端子側に配置された第１スイッチと、
    前記電力増幅器の出力端子側に配置された第２スイッチと、を備え、
    前記制御回路と、前記第１スイッチおよび前記第２スイッチの少なくとも１つとは、１つの半導体ＩＣに含まれており、
    前記電力増幅器と前記半導体ＩＣとは、前記第１主面上で積層されている、
    請求項１〜４のいずれか１項に記載の高周波モジュール。
  6. 前記制御回路に形成された第１入出力電極と、前記電力増幅器に形成された第２入出力電極とは、前記モジュール基板を経由せずに直接接続されている、
    請求項１〜５のいずれか１項に記載の高周波モジュール。
  7. 前記電力増幅器は、
    第１増幅素子および第２増幅素子を有し、
    前記高周波モジュールは、さらに、
    第１コイルおよび第２コイルを有する出力トランスを備え、
    前記第１コイルの一端は前記第１増幅素子の出力端子に接続され、前記第１コイルの他端は前記第２増幅素子の出力端子に接続され、前記第２コイルの一端は、前記電力増幅器の出力端子に接続されており、
    前記電力増幅器および前記出力トランスは、送信増幅回路を構成している、
    請求項１〜６のいずれか１項に記載の高周波モジュール。
  8. 前記出力トランスは、前記第１主面に配置され、
    前記モジュール基板を平面視した場合に、前記出力トランスと重複する前記第２主面上の領域には、回路部品は配置されていない、
    請求項７に記載の高周波モジュール。
  9. 前記出力トランスは、前記第２主面に配置され、
    前記モジュール基板を平面視した場合に、前記出力トランスと重複する前記第１主面上の領域には、回路部品は配置されていない、
    請求項７に記載の高周波モジュール。
  10. 前記出力トランスは、前記第１主面と前記第２主面との間の前記モジュール基板の内部に形成されており、
    前記モジュール基板を平面視した場合に、前記出力トランスと重複する前記第１主面上の領域および前記第２主面上の領域には、回路部品は配置されていない、
    請求項７に記載の高周波モジュール。
  11. 前記出力トランスは、前記第１主面と前記第２主面との間の前記モジュール基板の内部であって前記第１主面および前記第２主面の一方に近く形成されており、
    前記モジュール基板を平面視した場合に、前記出力トランスと重複する前記第１主面および前記第２主面の前記一方の領域には、回路部品は配置されておらず、
    前記モジュール基板を平面視した場合に、前記出力トランスと重複する前記第１主面および前記第２主面の他方の領域には、回路部品は配置されている、
    請求項７に記載の高周波モジュール。
  12. アンテナと、
    前記アンテナで送受信される高周波信号を処理するＲＦ信号処理回路と、
    前記アンテナと前記ＲＦ信号処理回路との間で前記高周波信号を伝送する請求項１〜１１のいずれか１項に記載の高周波モジュールと、を備える、
    通信装置。
JP2020044185A 2020-03-13 2020-03-13 高周波モジュールおよび通信装置 Pending JP2021145288A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2020044185A JP2021145288A (ja) 2020-03-13 2020-03-13 高周波モジュールおよび通信装置
KR1020210023031A KR102584792B1 (ko) 2020-03-13 2021-02-22 고주파 모듈 및 통신 장치
US17/187,889 US11349511B2 (en) 2020-03-13 2021-03-01 Radio frequency module and communication device
CN202122859510.2U CN216699995U (zh) 2020-03-13 2021-03-09 高频模块和通信装置
CN202120503180.0U CN214900861U (zh) 2020-03-13 2021-03-09 高频模块和通信装置
DE202021101197.1U DE202021101197U1 (de) 2020-03-13 2021-03-10 Hochfrequenzmodul und Kommunikationsgerät
US17/727,806 US11606108B2 (en) 2020-03-13 2022-04-25 Radio frequency module and communication device
US18/165,951 US11881878B2 (en) 2020-03-13 2023-02-08 Radio frequency module and communication device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020044185A JP2021145288A (ja) 2020-03-13 2020-03-13 高周波モジュールおよび通信装置

Publications (1)

Publication Number Publication Date
JP2021145288A true JP2021145288A (ja) 2021-09-24

Family

ID=76650786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020044185A Pending JP2021145288A (ja) 2020-03-13 2020-03-13 高周波モジュールおよび通信装置

Country Status (5)

Country Link
US (3) US11349511B2 (ja)
JP (1) JP2021145288A (ja)
KR (1) KR102584792B1 (ja)
CN (2) CN214900861U (ja)
DE (1) DE202021101197U1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021006021A1 (ja) * 2019-07-09 2021-01-14 株式会社村田製作所 高周波モジュール及び通信装置
JP2021072349A (ja) * 2019-10-30 2021-05-06 株式会社村田製作所 高周波モジュール及び通信装置
JP2021145288A (ja) * 2020-03-13 2021-09-24 株式会社村田製作所 高周波モジュールおよび通信装置
JP2021164022A (ja) * 2020-03-31 2021-10-11 株式会社村田製作所 高周波モジュール及び通信装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004023649A1 (ja) * 2002-09-05 2004-03-18 Renesas Technology Corp. 高周波電力増幅用電子部品および無線通信システム
US8670726B2 (en) * 2010-07-08 2014-03-11 Microsemi Corporation Architecture for coexistence of multiple band radios
US8766723B1 (en) * 2011-04-06 2014-07-01 Marvell International Ltd. Methods and devices for folded push pull power amplifiers
EP2710732A4 (en) * 2011-05-02 2015-07-22 Rfaxis Inc POWER AMPLIFIER WITH COEXISTENCE FILTER
US9344140B2 (en) * 2014-02-25 2016-05-17 Skyworks Solutions, Inc. Systems, devices and methods related to improved radio-frequency modules
WO2018067578A1 (en) * 2016-10-04 2018-04-12 Skyworks Solutions, Inc. Dual-sided radio-frequency package with overmold structure
KR101855133B1 (ko) * 2016-11-16 2018-05-08 주식회사 케이엠더블유 적층구조의 mimo 안테나 어셈블리
US10236838B2 (en) * 2017-02-03 2019-03-19 Qualcomm Incorporated Multi-power amplification
JP2018137522A (ja) 2017-02-20 2018-08-30 株式会社村田製作所 高周波モジュールおよび通信装置
US10515924B2 (en) * 2017-03-10 2019-12-24 Skyworks Solutions, Inc. Radio frequency modules
US10826543B2 (en) * 2018-07-27 2020-11-03 Qualcomm Incorporated Filter circuit configuration for carrier aggregation
JP2020027975A (ja) * 2018-08-09 2020-02-20 株式会社村田製作所 高周波モジュールおよび通信装置
JP2020027973A (ja) * 2018-08-09 2020-02-20 株式会社村田製作所 高周波モジュールおよび通信装置
US11018714B2 (en) * 2018-11-27 2021-05-25 Skyworks Solutions, Inc. Radio front end module with reduced loss and increased linearity
JP2021145288A (ja) * 2020-03-13 2021-09-24 株式会社村田製作所 高周波モジュールおよび通信装置

Also Published As

Publication number Publication date
US11349511B2 (en) 2022-05-31
CN216699995U (zh) 2022-06-07
US20210288679A1 (en) 2021-09-16
DE202021101197U1 (de) 2021-06-15
CN214900861U (zh) 2021-11-26
US20220255571A1 (en) 2022-08-11
US20230188169A1 (en) 2023-06-15
US11606108B2 (en) 2023-03-14
KR102584792B1 (ko) 2023-10-05
KR20210116236A (ko) 2021-09-27
US11881878B2 (en) 2024-01-23

Similar Documents

Publication Publication Date Title
KR102448318B1 (ko) 고주파 모듈 및 통신 장치
US11368172B2 (en) Radio-frequency module and communication device
JP2021061577A (ja) 高周波モジュールおよび通信装置
CN216699995U (zh) 高频模块和通信装置
US11381265B2 (en) Radio frequency module and communication device
US11239868B2 (en) Radio frequency module and communication device
US11574898B2 (en) Radio-frequency module and communication device
JP2021048565A (ja) 高周波モジュールおよび通信装置
CN215734259U (zh) 高频模块和通信装置
KR102499032B1 (ko) 고주파 모듈 및 통신 장치
JP2021175073A (ja) 高周波モジュールおよび通信装置
JP2021174854A (ja) 高周波モジュールおよび通信装置
CN214851215U (zh) 高频模块和通信装置
KR102476613B1 (ko) 고주파 모듈 및 통신 장치
CN216699996U (zh) 高频模块和通信装置
CN214851214U (zh) 高频模块和通信装置
WO2021241339A1 (ja) 高周波モジュールおよび通信装置
JP2021190746A (ja) 高周波モジュールおよび通信装置