[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2021145084A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2021145084A
JP2021145084A JP2020043946A JP2020043946A JP2021145084A JP 2021145084 A JP2021145084 A JP 2021145084A JP 2020043946 A JP2020043946 A JP 2020043946A JP 2020043946 A JP2020043946 A JP 2020043946A JP 2021145084 A JP2021145084 A JP 2021145084A
Authority
JP
Japan
Prior art keywords
bonding wire
power supply
pads
bonding
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020043946A
Other languages
English (en)
Inventor
努 佐野
Tsutomu Sano
努 佐野
一哉 丸山
Kazuya Maruyama
一哉 丸山
悟 高久
Satoru Takaku
悟 高久
信人 鈴谷
Nobuhito Suzutani
信人 鈴谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2020043946A priority Critical patent/JP2021145084A/ja
Priority to TW109145245A priority patent/TWI825373B/zh
Priority to CN202110020961.9A priority patent/CN113394200A/zh
Priority to US17/184,511 priority patent/US11756918B2/en
Publication of JP2021145084A publication Critical patent/JP2021145084A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05553Shape in top view being rectangular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0612Layout
    • H01L2224/0613Square or rectangular array
    • H01L2224/06134Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651Function
    • H01L2224/06515Bonding areas having different functions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/46Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/4813Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48149Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the wire connector connecting to a bonding area protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/4917Crossed wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494Connecting portions
    • H01L2224/4941Connecting portions the connecting portions being stacked
    • H01L2224/49425Wedge bonds
    • H01L2224/49426Wedge bonds on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06506Wire or wire-like electrical connections between devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/0651Wire or wire-like electrical connections from device to substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06555Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06555Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • H01L2924/143Digital devices
    • H01L2924/1434Memory
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • H01L2924/143Digital devices
    • H01L2924/1434Memory
    • H01L2924/1435Random access memory [RAM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】本発明の実施形態は、電気特性が向上した半導体装置を提供する。【解決手段】実施形態の半導体装置は、第1端子、第2端子、及び複数の第3端子が設けられ基板と、複数の第1パッド、複数の第2パッド、及び複数の第3パッドを有する1以上の半導体メモリチップと、第1端子と複数の第1パッドを電気的に接続する第1ボンディングワイヤと、第2端子と複数の第2パッドを電気的に接続する第2ボンディングワイヤと、複数の第3端子と複数の第3パッドを電気的に接続する複数の第3ボンディングワイヤと、複数の第3ボンディングワイヤのうち少なくとも1つを跨ぎ、複数の第1パッド上で第1ボンディングワイヤと接続する第4ボンディングワイヤ、又は/及び、複数の第3ボンディングワイヤのうち少なくとも1つを跨ぎ、複数の第2パッド上で第2ボンディングワイヤと接続する第5ボンディングワイヤと、を有する。【選択図】 図1

Description

本発明の実施形態は、半導体装置に関する。
従来のNANDフラッシュメモリチップを積層した半導体装置(パッケージ)において、電気特性面を考慮すると信号と電源の配線を併走させることでインダクタンスを低減し、動作を安定させる手法がある。動作をより安定化させるために接地配線を含む電源の配線を増やす等して電源を強化している。
特開2005−85829号公報
本発明の実施形態は、電気特性が向上した半導体装置を提供する。
実施形態の半導体装置は、
第1端子、第2端子、及び複数の第3端子が設けられた基板と、複数の第1パッド、複数の第2パッド、及び複数の第3パッドを有する1以上の半導体メモリチップと、第1端子と複数の第1パッドを電気的に接続する第1ボンディングワイヤと、第2端子と複数の第2パッドを電気的に接続する第2ボンディングワイヤと、複数の第3端子と複数の第3パッドを電気的に接続する複数の第3ボンディングワイヤと、複数の第3ボンディングワイヤのうち少なくとも1つを跨ぎ、複数の第1パッド上で第1ボンディングワイヤと接続する第4ボンディングワイヤ、又は/及び、複数の第3ボンディングワイヤのうち少なくとも1つを跨ぎ、複数の第2パッド上で第2ボンディングワイヤと接続する第5ボンディングワイヤと、を有する。
実施形態に係る半導体装置の模式的断面図。 実施形態に係る半導体装置の斜視概念図 実施形態に係る半導体装置の配線概念図。 実施形態に係る半導体装置の配線形態を示す概念図。 実施形態に係る半導体装置の配線形態を示す概念図。 実施形態に係る半導体装置の配線概念図。 実施形態に係る半導体装置の配線概念図。 実施形態に係る半導体装置の配線概念図。 実施形態に係る半導体装置の配線概念図。
以下、実施の形態について、図面を参照して説明する。
本明細書では、いくつかの要素に複数の表現の例を付している。なおこれら表現の例はあくまで例示であり、上記要素が他の表現で表現されることを否定するものではない。また、複数の表現が付されていない要素についても、別の表現で表現されてもよい。
また、図面は模式的なものであり、厚みと平面寸法との関係や各層の厚みの比率などは現実のものと異なることがある。また、図面相互間において互いの寸法の関係や比率が異なる部分が含まれることもある。また、図面において、一部の符号を省略している。
(第1実施形態)
第1実施形態は、半導体装置に関する。図1に半導体装置100の模式的断面図を示す。図2に半導体装置100の要部の拡大斜視概念図を示す。実施形態の半導体装置100は、より具体的には、NANDフラッシュメモリチップ等を搭載した半導体パッケージである。なお、X方向、Y方向及びZ方向は、互いに交差し、互いに直交することが好ましい。
半導体装置100は、記憶装置の一例である。半導体装置100は、基板1、半導体メモリチップ2(2A,2B,2C,2D,2E)、第1ボンディングワイヤ9(9A,9B,9C)、第2ボンディングワイヤ10(10A,10B,10C)、第3ボンディングワイヤ11(11A,11B,11C,11D,11E)、第4ボンディングワイヤ12(12A,12B,12C)、第5ボンディングワイヤ13(13A,13B)、コントローラチップ21、封止材22及び半田ボール23を有する。
基板1は、半導体メモリチップ2の支持基板である。基板1はより具体的には、多層の配線基板である。基板1の第1面側に半導体メモリチップ2が設けられている。基板1の第1面と対向する第2面側は、半導体装置100の外部と接続するための半田ボール23などの半球状の電極が設けられている。
基板1は、ボンディングワイヤを介して半導体メモリチップ2と電気的に接続している。基板1には、半導体メモリチップ2と接続する「第1端子」としての電源パッド6(6A,6B,6C)、「第2端子」としての電源パッド7(7A,7B,7C)及び「第3端子」としての信号用パッド8(8A,8B,8C,8D,8E)が設けられている。電源パッド6、電源パッド7及び信号用パッド8はX方向に並んでいる。図示は省略しているが、基板1上には、半導体メモリチップ2等と電気的に接続するパッドがさらに設けられていることが好ましい。電源パッド6は、第1基準電位を有する。電源パッド7は、第2基準電位を有する。
1以上の半導体メモリチップ2は、基板1上に設けられている。半導体メモリチップ2は、データの読み書きをする半導体チップである。不揮発性メモリチップとしては、NANDメモリチップ、相変化メモリチップ、抵抗変化メモリチップ、強誘電体メモリチップ、磁気メモリチップ等を用いることができる。揮発性メモリチップとしては、DRAM(Dynamic Random Access Memory)等を用いることができる。半導体メモリチップ2は、2以上含まれる場合、個体差を除き同一回路であり同一構造の半導体チップであることが好ましい。また、本実施形態においては、半導体メモリチップ2として不揮発性メモリチップ、揮発性メモリチップを用いることが出来る。
図1に示すように、半導体メモリチップ2が2以上含まれる場合は、半導体メモリチップ2は、Y方向にずれながらZ方向に積層していることが好ましい。半導体メモリチップ2が複数含まれる場合、例えば、図1等に示すように、基板1側から半導体メモリチップ2A、半導体メモリチップ2B、半導体メモリチップ2C、半導体メモリチップ2D及び半導体メモリチップ2Eの順に積層している。
半導体メモリチップ2の間又は半導体メモリチップ2と基板1の間には、図示しない接着性の樹脂フィルムで固定されていることが好ましい。
半導体メモリチップ2Aは、複数の「第1パッド」としての第1電源パッド3(3A,3B,3C)、複数の「第2パッド」としての第2電源パッド4(4A,4B,4C)、複数の「第3パッド」としての信号用パッド5(5A,5B,5C,5D,5E)を有する。第1電源パッド3、第2電源パッド4及び信号用パッド5はX方向に並んでいる。半導体メモリチップ2には、第1電源パッド3、第2電源パッド4及び信号用パッド5以外にもパッドを有するがその説明及び図示は省略する。半導体メモリチップ2B,2C,2D,2Eについて、Z方向から見て半導体チップ2Aの第1電源パッド(3A,3B,3C)とX方向において略同一となる位置にそれぞれ、第1電源パッド3(3A,3B,3C)を有している。
半導体メモリチップ2B,2C,2D,2Eについて、Z方向から見て半導体チップ2Aの第2電源パッド4(4A,4B,4C)とX方向において略同一となる位置にそれぞれ、第2電源パッド4(4A,4B,4C)を有している。半導体メモリチップ2B,2C,2D,2Eについて、Z方向から見て半導体チップ2Aの信号用パッド5(5A,5B,5C,5D,5E)とX方向において略同一となる位置にそれぞれ信号用パッド5(5A,5B,5C,5D,5E)を有している。
第1電源パッド3、第2電源パッド4を介して半導体メモリチップ2に電圧が印加される。第1電源パッド3に印加される第1基準電位は、負電位、接地電位又は正電位のいずれかである。第2電源パッド4に印加される第2基準電位は、負電位、接地電位又は正電位のいずれかである。第1電源パッド3は、半導体メモリチップ2の接地配線又は半導体メモリチップ2の種々の回路を駆動する電源配線と接続することが好ましい。また、第2電源パッド4は、第1電源パッド3が接地配線に接続されるなら電源配線に接続し、第1電源パッド3が電源配線に接続されるなら接地配線に接続されることが好ましい。電源配線に加わる電圧はたとえば、Vcc、VccQ、Vppの3種類の電源電圧がある。電源電圧Vccは、動作電源として一般的に外部から与えられる回路電源電圧であり、例えば3.3V程度の電圧が入力される。電源電圧VccQは、例えば1.2Vの電圧が入力される。電源電圧VccQは、半導体メモリチップ2の信号を送受信する際に用いられる。電源電圧Vppは、電源電圧Vccよりも高圧の電源電圧であり、例えば12Vの電圧が入力される。接地配線に加わる電圧Vssは接地電位であり例えば0Vである。また、信号用パッド5は、半導体メモリチップ2の信号のI/O用配線と接続することが好ましい。
複数の信号用パッド5は、第1電源パッド3同士の間、第2電源パッド4同士の間、第1電源パッド3と第2電源パッド4と、の間のいずれかの位置に設けられている。信号用パッド5を挟む様に電源パッドを配置することで、半導体装置100の動作速度を向上させることができる。信号用パッド5は2つ連続して並ぶように配置されていてもよいが、半導体装置100の動作の特性を考慮して、信号用パッド5に隣接するパッドの少なくとも1つのパッド、より具体的には信号用パッド5の左右のいずれか1つ又は両方のパッドは第1電源パッドまたは第2電源パッドであることが好ましい。
第1ボンディングワイヤ9(9A,9B,9C)は、基板1側から複数の第1電源パッド3の各パッドに向かって平行に並んで延び、基板1と複数の第1電源パッド3を電気的に接続する様に複数設けられている。第1ボンディングワイヤ9は、Z方向から見てY方向に延びている。図2では、基板1上の電源パッド6Aと半導体メモリチップ2Aの第1電源パッド3Aが第1ボンディングワイヤ9Aを介して接続している。電源パッド6Bと第1電源パッド3Bが第1ボンディングワイヤ9Bを介して接続している。電源パッド6Cと第1電源パッド3Cが第1ボンディングワイヤ9Cを介して接続している。
図1の半導体装置100では、第1ボンディングワイヤ9Aは、5層に積層した半導体メモリチップ2(2A〜2E)の第1電源パッド3Aと基板1上の電源パッド6Aを接続している。また、第1ボンディングワイヤ9Bは、5層に積層した半導体メモリチップ2(2A〜2E)の第1電源パッド3Bと基板1上の電源パッド6Bを接続している。また、第1ボンディングワイヤ9Cは、5層に積層した半導体メモリチップ2(2A〜2E)の第1電源パッド3Cと基板1上の電源パッド6Cを接続している。
第2ボンディングワイヤ10(10A〜10C)は、基板1側から複数の第2電源パッド4の各パッドに向かって平行に並んで延び、基板1と複数の第2電源パッド4を電気的に接続する様に複数設けられている。第2ボンディングワイヤ10は、Z方向から見てY方向に延びている。図1では、基板1上の電源パッド7Aと半導体メモリチップ2Aの第2電源パッド4Aが第2ボンディングワイヤ10Aを介して接続している。電源パッド7Bと第2電源パッド4Bが第2ボンディングワイヤ10Bを介して接続している。電源パッド7Cと第2電源パッド4Cが第2ボンディングワイヤ10Cを介して接続している。
図1の半導体装置100では、第2ボンディングワイヤ10Aは、5層に積層した半導体メモリチップ2(2A〜2E)の第2電源パッド4Aと基板1上の電源パッド7Aを接続している。また、第2ボンディングワイヤ10Bは、5層に積層した半導体メモリチップ2(2A〜2E)の第2電源パッド4Bと基板1上の電源パッド7Bを接続している。また、第2ボンディングワイヤ10Cは、5層に積層した半導体メモリチップ2(2A〜2E)の第2電源パッド4Cと基板1上の電源パッド7Cを接続している。
第3ボンディングワイヤ11(11A〜11E)は、基板1側から複数の信号用パッド5の各パッドに向かって平行に並んで延び、基板1と複数の信号用パッド5を電気的に接続する様に複数設けられている。第3ボンディングワイヤ11は、Z方向から見てY方向に延びている。図1では、基板1上の信号用パッド8Aと半導体メモリチップ2Aの信号用パッド5Aが第3ボンディングワイヤ11Aを介して接続している。信号用パッド8Bと信号用パッド5Bが第3ボンディングワイヤ11Bを介して接続している。信号用パッド8Cと信号用パッド5Cが第3ボンディングワイヤ11Cを介して接続している。信号用パッド8Dと信号用パッド5Dが第3ボンディングワイヤ11Dを介して接続している。信号用パッド8Eと信号用パッド5Eが第3ボンディングワイヤ11Eを介して接続している。
電源パッド6は第1基準電位である。電源パッド7は第2基準電位である。電源パッド6の第1基準電位が第1電源パッド3に第1ボンディングワイヤ9を介して転送される。電源パッド7の第2基準電位が第2電源パッド4に第2ボンディングワイヤ10を介して転送される。
図1の半導体装置100では、第3ボンディングワイヤ11Aは、5層に積層した半導体メモリチップ2(2A〜2E)の信号用パッド5Aと基板1上の電源パッド8Aを接続している。第3ボンディングワイヤ11Bは、5層に積層した半導体メモリチップ2(2A〜2E)の信号用パッド5Bと基板1上の電源パッド8Bを接続している。第3ボンディングワイヤ11Cは、5層に積層した半導体メモリチップ2(2A〜2E)の信号用パッド5Cと基板1上の電源パッド8Cを接続している。第3ボンディングワイヤ11Dは、5層に積層した半導体メモリチップ2(2A〜2E)の信号用パッド5Dと基板1上の電源パッド8Dを接続している。第3ボンディングワイヤ11Eは、5層に積層した半導体メモリチップ2(2A〜2E)の信号用パッド5Eと基板1上の電源パッド8Eを接続している。
接続形態は図1の形態に限定されず、基板と任意の半導体メモリチップ2の間に再配線層を設け、再配線層上のパッドと半導体メモリチップ2の第1電源パッド3(3A〜3C)が第1ボンディングワイヤ9(9A〜9C)を介して接続している形態なども実施形態に含まれる。
平行に並んだボンディングワイヤの延在する角度の差は、隣接するボンディングワイヤと短絡しない程度、例えば、±3°以内のずれがあっても構わない。
配線長が長くなると、電源インダクタンスを増加させてしまう。半導体メモリチップ2を複数積層させた場合において、配線長がより長くなり、電源インピーダンスのQ値が上昇し応答性悪化の原因となる。そこで、第1ボンディングワイヤ9、第2ボンディングワイヤ10及び第3ボンディングワイヤ11は、バンプを用いずに各パッドと接続していることが好ましい。バンプが無い配線を採用することで、配線長を短くすることができる。
上記観点から第1ボンディングワイヤ9は、接続する複数の第1電源パッド3上で途切れないワイヤであることが好ましい。同観点から、第2ボンディングワイヤ10は、接続する複数の第2電源パッド4上で途切れないワイヤであることが好ましい。同観点から、第3ボンディングワイヤ11は、接続する複数の信号用パッド5上で途切れないワイヤであることが好ましい。当該構造は、ボール状に溶融させたボンディングワイヤの第1端をパッドと接合させるボールボンディングではなく、ワイヤをパッド電極に圧着させることによって、ワイヤの第1端を溶融させることなくパッドに接合させるウェッジボンディングによって実現される。ウェッジボンディングでチェーン状の途切れないワイヤを形成すると、パッドとの接合部分が平面形状になる。平面形状の部分には、さらにウェッジボンディングまたはボールボンディングでワイヤを接続することができるため、後述する第4ボンディングワイヤ12(12A,12B,12C)と第5ボンディングワイヤ13(13A,13B)を形成する観点から、第1ボンディングワイヤ9及び第2ボンディングワイヤ10は、ウェッジボンディングで形成されたボンディングワイヤであることが好ましい。第4ボンディングワイヤ12と第5ボンディングワイヤ13とはウェッジボンディングで形成されたボンディングワイヤであることが好ましい。
ボール(バンプ)が無い配線を採用することで、第1ボンディングワイヤ9と第1電源パッド3は直接的に接続し、第2ボンディングワイヤ10と第2電源パッド4は直接的に接続し、第3ボンディングワイヤ11と信号用パッド5は直接的に接続している。ボンディングワイヤとパッドの間にボールが介在しないことで、配線長を短くすることができる。
第4ボンディングワイヤ12Aは、半導体チップ2Aの第1電源パッド3Aと第1電源パッド3Bと第1電源パッド3Cとの間を接続する。第4ボンディングワイヤ12Bは、半導体チップ2Cの第1電源パッド3Aと第1電源パッド3Bと第1電源パッド3Cとの間を接続する。第4ボンディングワイヤ12Cは、半導体チップ2Eの第1電源パッド3Aと第1電源パッド3Bと第1電源パッド3Cとの間を接続する。第4ボンディングワイヤ12は、第2ボンディングワイヤ10と第3ボンディングワイヤ11を跨ぎ、第1電源パッド3上で第1ボンディングワイヤ9と接続して第1基準電位のインダクタンスを下げることができる。
第5ボンディングワイヤ13Aは、半導体チップ2Bの第2電源パッド4Aと第2電源パッド4Bと第2電源パッド4Cとの間を接続する。第5ボンディングワイヤ13Bは、半導体チップ2Dの第2電源パッド4Aと第2電源パッド4Bと第2電源パッド4Cとの間を接続する。第5ボンディングワイヤ13は、第1ボンディングワイヤ9と第3ボンディングワイヤ11を跨ぎ、第2電源パッド4上で第2ボンディングワイヤ10と接続して第2基準電位のインダクタンスを下げることができる。
第4ボンディングワイヤ12及び第5ボンディングワイヤ13は、Z方向から見て、X方向に延びる配線である。半導体メモリチップ2内の第1基準電位及び第2基準電位回路の配線よりもボンディングワイヤの配線が太いため、第4ボンディングワイヤ12及び第5ボンディングワイヤ13によって、インダクタンスを下げることが電源のQ値を下げる観点から好ましい。
図3に半導体装置の配線形態を示す概念図を示す。第1ボンディングワイヤ9、第2ボンディングワイヤ10及び第3ボンディングワイヤ11は、重なるパッドと電気的又は直接的に接続している。第4ボンディングワイヤ12及び第5ボンディングワイヤ13の接続は、黒丸の部分において重なるボンディングワイヤと電気的又は直接的に接続している。第4ボンディングワイヤ12の配線で、黒丸のない部分は、第2ボンディングワイヤ10及び第3ボンディングワイヤ11を跨いでいる。第5ボンディングワイヤ12の配線で、黒丸のない部分は、第1ボンディングワイヤ9及び第3ボンディングワイヤ11を跨いでいる。
半導体装置100の配線形態の一例を、基板1に対して垂直で第1ボンディングワイヤ9が延びる方向に平行な断面の概念図として図4に示す。第1から第5の全てのボンディングワイヤをウェッジボンディングで形成される。半導体メモリチップ2上の第1電源パッド3上に形成された第1ボンディングワイヤ9の第1電源パッド3との接続部において略平坦な平坦面(第1上面)があり、その平坦面上に第4ボンディングワイヤ12が形成されていて、第1ボンディングワイヤ9と第4ボンディングワイヤ12が第1上面において接続する。また、半導体メモリチップ2上の第2電源パッド4上に形成された第2ボンディングワイヤ10の第2電源パッド4との接続部において略平坦な平坦面(第2上面)があり、その平坦面上に第5ボンディングワイヤ13が形成されていて、第2ボンディングワイヤ10と第5ボンディングワイヤ13が第2上面において接続する。
基板1に対して垂直で第1ボンディングワイヤ9が延びる方向に垂直な断面の概念図として図5に示す。図5に示すように、半導体メモリチップ2上の第1電源パッド3上に形成された第1ボンディングワイヤ9上の平坦面と接合するように第4ボンディングワイヤ12が設けられている。
配線長を短くする観点から第4ボンディングワイヤ12と第1電源パッド3で第1ボンディングワイヤを挟んでいる、つまり、第1ボンディングワイヤ9は、第1電源パッド3と第4ボンディングワイヤ12の間に位置していることが好ましい。第1電源パッド3を大きくして、第1電源パッド3上の異なる位置で第1ボンディングワイヤ9と第4ボンディングワイヤ12と接続すると、第1電源パッド3上での第1ボンディングワイヤ9と第4ボンディングワイヤ12の距離の分だけ配線長が長くなってしまう。配線長を短くする観点から、第4ボンディングワイヤ12は、第1ボンディングワイヤ9上にバンプを用いずに接続していることが好ましい。バンプを用いない配線を採用することで、第1ボンディングワイヤ9は、第4ボンディングワイヤ12と直接的に接続する。第1ボンディングワイヤ9が第4ボンディングワイヤ12と直接的に接続することで、第4ボンディングワイヤ12を介した配線長を短くすることができる。
第4ボンディングワイヤ12は、第1ボンディングワイヤ9と交差すると3以上の第1ボンディングワイヤ9を1本の第4ボンディングワイヤ12で接続することができる。例えば、第4ボンディングワイヤ12Aは、3本の第1ボンディングワイヤ9と接続しているため、第1電源パッド3B上で第4ボンディングワイヤ12は、第1ボンディングワイヤ9Bと第4ボンディングワイヤ12Aが交差する。第4ボンディングワイヤ12を長さを変えることで1本の第4ボンディングワイヤ12で配線構造を複雑化させずに多くの第1ボンディングワイヤ9を接続することが可能になり、そして、効率的に電源のQ値を下げることができる。
第4ボンディングワイヤ12と第5ボンディングワイヤ13はいずれか一方のみを用いることができるが、より好ましくは、第4ボンディングワイヤ12と第5ボンディングワイヤ13の両方を用いることが好ましい。第3ボンディングワイヤ11は、信号用配線であるため、第3ボンディングワイヤ11をバイパスするボンディングワイヤは形成しない。
配線長を短くする観点から第5ボンディングワイヤ13と第2電源パッド4で第2ボンディングワイヤを挟んでいる、つまり、第2ボンディングワイヤ10は、第2電源パッド4と第5ボンディングワイヤ13の間に位置していることが好ましい。第2電源パッド4を大きくして、第2電源パッド4上の異なる位置で第2ボンディングワイヤ10と第5ボンディングワイヤ13と接続すると、第2電源パッド4上での第2ボンディングワイヤ10と第5ボンディングワイヤ13の距離の分だけ配線長が長くなってしまう。配線長を短くする観点から、第5ボンディングワイヤ13は、第2ボンディングワイヤ10上にバンプを用いずに接続していることが好ましい。バンプを用いない配線を採用することで、第1ボンディングワイヤ9は、第4ボンディングワイヤ12と直接的に接続する。第1ボンディングワイヤ9が第4ボンディングワイヤ12と直接的に接続することで、第4ボンディングワイヤ12を介した配線長を短くすることができる。
第5ボンディングワイヤ13は、第2ボンディングワイヤ10と交差すると3以上の第2ボンディングワイヤ10を1本の第5ボンディングワイヤ13で接続することができる。例えば、第5ボンディングワイヤ13Aは、3本の第2ボンディングワイヤ10と接続しているため、第2電源パッド4B上で第5ボンディングワイヤ13は、第2ボンディングワイヤ10Bと第5ボンディングワイヤ13Aが交差する。第5ボンディングワイヤ13の長さを変えることで1本の第5ボンディングワイヤ13で配線構造を複雑化させずに多くの第2ボンディングワイヤ10を接続することが可能になり、そして、効率的に電源のQ値を下げることができる。
第4ボンディングワイヤ12と第5ボンディングワイヤ13はいずれか一方のみを用いることができるが、より好ましくは、第4ボンディングワイヤ12と第5ボンディングワイヤ13の両方を用いることが好ましい。
コントローラチップ22は、半導体メモリチップ2の読み書き及び消去などを制御する半導体チップである。
封止材22は、半導体メモリチップ2、第1〜第5ボンディングワイヤ9〜13及びコントローラチップ21を封止している。封止材22は、例えば、モールド樹脂である。
半田ボール23は、半導体装置100の外部と電気的に接続する端子である。
一カ所でも第4ボンディングワイヤ12又は第5ボンディングワイヤ13を用いることで、電源のQ値を低減することができ、電源の強化を図ることができる。複数箇所に第4ボンディングワイヤ12又は第5ボンディングワイヤ13を用いることで、電源のQ値を更に低減することができ、電源の強化を図ることができる。
半導体メモリチップ2が多段になると配線が長くなっている上段側でインピーダンスが上昇し易いため、半導体メモリチップ2の上段側に第4ボンディングワイヤ12又は/及び第5ボンディングワイヤ13を設けることが好ましい。複数ある半導体メモリチップ2のすべての半導体メモリチップ2において、第4ボンディングワイヤ12又は/及び第5ボンディングワイヤ13を設けることがより好ましい。
(第2実施形態)
第2実施形態は、半導体装置に関する。第2実施形態は、第1実施形態の半導体装置100の変形例である。図6に第2実施形態の半導体装置の配線形態を示す概念図を示す。第2実施形態では、第4ボンディングワイヤ12が異なる半導体メモリチップ2の第1電源パッド3に接続していることが第1実施形態の半導体装置100と異なる。第1実施形態と第2実施形態で共通する内容については、その説明を省略する。
第2実施形態では、第4ボンディングワイヤ12Aが半導体チップ2Bの第1電源パッド3Aと、半導体チップ2Aの電源パッド3Bと、半導体チップ2Aの電源パッド3Cとを接続している。言い換えれば、異なる半導体チップ2の間をX方向に沿って接続している。このようにすることで、第4ボンディングワイヤ12及び第5ボンディングワイヤ13の配線のレイアウトの自由度を上げることができる。
第5ボンディングワイヤ13も第4ボンディングワイヤ12と同様に異なる半導体メモリチップ2の間で第2電源パッド4をX方向に沿って接続することができる。
(第3実施形態)
第3実施形態は、半導体装置に関する。第3実施形態は、第1実施形態の半導体装置100の変形例である。図7に第3実施形態の半導体装置の配線形態を示す概念図を示す。第3実施形態では、第4ボンディングワイヤ12Cが基板1上の電源パッド14に接続し、第5ボンディングワイヤ13Bが基板1上の電源パッド15に接続していることが第1実施形態の半導体装置100と異なる。第1実施形態と第3実施形態で共通する内容については、その説明を省略する。
第4ボンディングワイヤ12Cと第5ボンディングワイヤ13Bが基準電位の電源と接続することで、電位をより安定化することができる。電源パッド14は、第1基準電位を有し、電源パッド15は、第2基準電位を有する。例えば、電源パッド14、15の直下又は直下近傍に第1基準電位又は第2基準電位の電源と接続する半田ボール23が設けられていると、電源配線の配線長をより短くすることができ、電源のQ値を下げる観点からより好ましい構成になる。
(第4実施形態)
第4実施形態は、半導体装置に関する。第4実施形態は、第1実施形態の半導体装置100の変形例である。図8に第4実施形態の半導体装置の配線形態を示す概念図を示す。第4実施形態では、半導体メモリチップ2が1層で、第4ボンディングワイヤ12と第5ボンディングワイヤ13が併走していることが第1実施形態の半導体装置100と異なる。第1実施形態と第4実施形態で共通する内容については、その説明を省略する。
1つの半導体メモリチップ2において、第4ボンディングワイヤ12と第5ボンディングワイヤ13を併走させることも可能である。本構成を採用することで、第4ボンディングワイヤ12と第5ボンディングワイヤ13を高密度に配線することができ、電源のQ値の低減に寄与する。第4実施形態においては、配線長を短くすることのできるウェッジボンディングを採用することがより好ましい。
複数の半導体メモリチップ2を有する半導体装置においても第4ボンディングワイヤ12と第5ボンディングワイヤ13の併走させることができる。
(第5実施形態)
第5実施形態は、半導体装置に関する。第5実施形態は、第3実施形態の半導体装置100の変形例である。図9に第5実施形態の半導体装置の配線形態を示す概念図を示す。第5実施形態では、基板1上の信号用のパッド8の間の電源パッドを省略している。第3実施形態と第5実施形態で共通する内容については、その説明を省略する。
基板1上の信号用のパッド8の隣の電源のパッドを省略することで、リターンパスを無くすことができる。リターンパスが存在すると相互にインダクタンスが大きくなるため、第5実施形態の構成を採用することで電源をより強化することができる。さらに、基板1上の信号用のパッド8の周りの配線を減らし、配線の自由度が高くなる点でも第5実施形態の構成の半導体装置は好ましい。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
100…半導体装置、1…基板、2…半導体メモリチップ、3…第1電源パッド、4…第2電源パッド、5…信号用電源パッド、6…電源パッド、7…電源パッド、8…信号用パッド、9…第1ボンディングワイヤ、10…第2ボンディングワイヤ、11…第3ボンディングワイヤ、12…第4ボンディングワイヤ、13…第5ボンディングワイヤ、14…電源パッド、15…電源パッド、21…コントローラチップ、22…封止材、23…半田ボール

Claims (8)

  1. 第1端子、第2端子、及び複数の第3端子が設けられた基板と、
    複数の第1パッド、複数の第2パッド、及び複数の第3パッドを有する1以上の半導体メモリチップと、
    前記第1端子と前記複数の第1パッドを電気的に接続する第1ボンディングワイヤと、
    前記第2端子と前記複数の第2パッドを電気的に接続する第2ボンディングワイヤと、
    前記複数の第3端子と前記複数の第3パッドを電気的に接続する複数の第3ボンディングワイヤと、
    前記複数の第3ボンディングワイヤのうち少なくとも1つを跨ぎ、前記複数の第1パッド上で前記第1ボンディングワイヤと接続する第4ボンディングワイヤ、又は/及び、前記複数の第3ボンディングワイヤのうち少なくとも1つを跨ぎ、前記複数の第2パッド上で前記第2ボンディングワイヤと接続する第5ボンディングワイヤと、
    を有する半導体装置。
  2. 前記第1端子は複数設けられ、
    前記第2端子は複数設けられ、
    前記第1ボンディングワイヤは複数設けられ、
    前記第2ボンディングワイヤは複数設けられる請求項1に記載の半導体装置。
  3. 前記複数の第1ボンディングワイヤは、前記複数の第1パッドと前記第4ボンディングワイヤの間に位置し、
    前記複数の第2ボンディングワイヤは、前記複数の第2パッドと前記第5ボンディングワイヤの間に位置する請求項2に記載の半導体装置。
  4. 前記複数の第1ボンディングワイヤと前記複数の第1パッドは直接的に接続し、
    前記複数の第2ボンディングワイヤと前記複数の第2パッドは直接的に接続し、
    前記複数の第3ボンディングワイヤと前記複数の第3パッドは直接的に接続し、
    前記複数の第1ボンディングワイヤと前記第4ボンディングワイヤは直接的に接続し、
    前記複数の第2ボンディングワイヤと前記第5ボンディングワイヤは直接的に接続する請求項2または3に記載の半導体装置。
  5. 前記複数の第1ボンディングワイヤは、接続する前記複数の第1パッド上で途切れないワイヤであり、
    前記複数の第2ボンディングワイヤは、接続する前記複数の第1パッド上で途切れないワイヤであり、
    前記複数の第3ボンディングワイヤは、接続する前記複数の第3パッド上で途切れないワイヤであり、
    前記第4ボンディングワイヤは、接続する前記複数の第1ボンディングワイヤ上で途切れないワイヤであり、
    前記第5ボンディングワイヤは、接続する前記複数の第2ボンディングワイヤ上で途切れないワイヤである請求項2乃至4のいずれか1項に記載の半導体装置。
  6. 前記複数の第1パッドは、前記半導体メモリチップの接地配線と接続し、
    前記複数の第2パッドは、前記半導体メモリチップの電源配線と接続する請求項2乃至5のいずれか1項に記載の半導体装置。
  7. 前記半導体メモリチップは、2以上含まれて積層し、
    前記複数の第1ボンディングワイヤ、前記複数の第2ボンディングワイヤ及び前記複数の第3ボンディングワイヤは、前記2以上に積層した半導体メモリチップを電気的に接続する請求項2乃至6のいずれか1項に記載の半導体装置。
  8. 前記第1ボンディングワイヤは前記第1パッドとの接続部において略平坦な第1上面を有し、前記第4ボンディングワイヤとは前記第1上面において接続する、又は/及び、前記第2ボンディングワイヤは前記第2パッドとの接続部において略平坦な第2上面を有し、前記第5ボンディングワイヤとは前記第1上面において接続する請求項1乃至7のいずれか1項に記載の半導体装置。
JP2020043946A 2020-03-13 2020-03-13 半導体装置 Pending JP2021145084A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020043946A JP2021145084A (ja) 2020-03-13 2020-03-13 半導体装置
TW109145245A TWI825373B (zh) 2020-03-13 2020-12-21 半導體裝置
CN202110020961.9A CN113394200A (zh) 2020-03-13 2021-01-06 半导体装置
US17/184,511 US11756918B2 (en) 2020-03-13 2021-02-24 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020043946A JP2021145084A (ja) 2020-03-13 2020-03-13 半導体装置

Publications (1)

Publication Number Publication Date
JP2021145084A true JP2021145084A (ja) 2021-09-24

Family

ID=77616668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020043946A Pending JP2021145084A (ja) 2020-03-13 2020-03-13 半導体装置

Country Status (4)

Country Link
US (1) US11756918B2 (ja)
JP (1) JP2021145084A (ja)
CN (1) CN113394200A (ja)
TW (1) TWI825373B (ja)

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4052697B2 (ja) 1996-10-09 2008-02-27 富士通株式会社 信号伝送システム、および、該信号伝送システムのレシーバ回路
US5987357A (en) * 1997-07-30 1999-11-16 Intermedics Inc. Stackable microelectronic components with self-addressing scheme
JP3824497B2 (ja) * 2001-04-18 2006-09-20 株式会社沖データ 発光素子アレイ
JP2005085829A (ja) 2003-09-05 2005-03-31 Renesas Technology Corp 半導体装置
JP2007134486A (ja) 2005-11-10 2007-05-31 Toshiba Corp 積層型半導体装置及びその製造方法
JP4707548B2 (ja) 2005-12-08 2011-06-22 富士通セミコンダクター株式会社 半導体装置、及び半導体装置の製造方法
US20080088005A1 (en) * 2006-10-16 2008-04-17 Powertech Technology Inc. SIP package with small dimension
US7554204B2 (en) * 2007-06-18 2009-06-30 Spansion Llc Die offset die to die bonding
JP2008311589A (ja) * 2007-06-18 2008-12-25 Kawasaki Microelectronics Kk 半導体集積回路およびその製造方法
US7696631B2 (en) * 2007-12-10 2010-04-13 International Business Machines Corporation Wire bonding personalization and discrete component attachment on wirebond pads
US7687921B2 (en) * 2008-05-05 2010-03-30 Super Talent Electronics, Inc. High density memory device manufacturing using isolated step pads
KR20100109243A (ko) * 2009-03-31 2010-10-08 삼성전자주식회사 반도체 패키지
TWI399845B (zh) * 2009-09-24 2013-06-21 Powertech Technology Inc 無線弧之多晶片堆疊構造及其製造方法
KR101604605B1 (ko) * 2009-09-24 2016-03-21 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
JP5579879B2 (ja) * 2010-03-18 2014-08-27 コンバーサント・インテレクチュアル・プロパティ・マネジメント・インコーポレイテッド オフセットダイスタッキングを用いたマルチチップパッケージ
KR20120035297A (ko) * 2010-10-05 2012-04-16 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
KR20160134879A (ko) 2011-05-18 2016-11-23 샌디스크 세미컨덕터 (상하이) 컴퍼니, 리미티드 워터폴 와이어 본딩
JP5968713B2 (ja) * 2012-07-30 2016-08-10 ルネサスエレクトロニクス株式会社 半導体装置
TWI478864B (zh) * 2012-11-08 2015-04-01 Ind Tech Res Inst 氫氣回收系統與發電系統
US9123600B2 (en) 2013-02-27 2015-09-01 Invensas Corporation Microelectronic package with consolidated chip structures
KR102108325B1 (ko) * 2013-10-14 2020-05-08 삼성전자주식회사 반도체 패키지
KR102247916B1 (ko) * 2014-01-16 2021-05-04 삼성전자주식회사 계단식 적층 구조를 갖는 반도체 패키지
JP2015177171A (ja) * 2014-03-18 2015-10-05 ルネサスエレクトロニクス株式会社 半導体装置
KR102365682B1 (ko) * 2017-11-13 2022-02-21 삼성전자주식회사 반도체 패키지

Also Published As

Publication number Publication date
US11756918B2 (en) 2023-09-12
US20210288018A1 (en) 2021-09-16
CN113394200A (zh) 2021-09-14
TW202145521A (zh) 2021-12-01
TWI825373B (zh) 2023-12-11

Similar Documents

Publication Publication Date Title
US7531905B2 (en) Stacked semiconductor device
JP4072505B2 (ja) 積層型半導体パッケージ
JP4921937B2 (ja) 半導体集積回路
US8288855B2 (en) Semiconductor memory device and semiconductor memory card
US7777348B2 (en) Semiconductor device
US8878351B2 (en) Semiconductor device
US7714424B2 (en) Stacked-type semiconductor package
US20110115100A1 (en) Semiconductor device
US20120119387A1 (en) Semiconductor package with bonding wires of reduced loop inductance
US8604601B2 (en) Semiconductor device having wiring layers with power-supply plane and ground plane
US7355272B2 (en) Semiconductor device with stacked semiconductor chips of the same type
US6791193B2 (en) Chip mounting substrate, first level assembly, and second level assembly
CN111725186B (zh) 半导体装置
US20220068879A1 (en) Semiconductor device
JP2021145084A (ja) 半導体装置
US11876067B2 (en) Semiconductor package and method of manufacturing the same
US20100193929A1 (en) Semiconductor device
JPH04348556A (ja) マルチチップ半導体装置