[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2021009932A - エッチング方法及びプラズマ処理装置 - Google Patents

エッチング方法及びプラズマ処理装置 Download PDF

Info

Publication number
JP2021009932A
JP2021009932A JP2019123131A JP2019123131A JP2021009932A JP 2021009932 A JP2021009932 A JP 2021009932A JP 2019123131 A JP2019123131 A JP 2019123131A JP 2019123131 A JP2019123131 A JP 2019123131A JP 2021009932 A JP2021009932 A JP 2021009932A
Authority
JP
Japan
Prior art keywords
annular member
substrate
space
outer peripheral
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019123131A
Other languages
English (en)
Other versions
JP7278160B2 (ja
Inventor
文彬 有吉
Fumiaki Ariyoshi
文彬 有吉
玄徳 淺原
Gentoku Asahara
玄徳 淺原
俊介 相澤
Shunsuke Aizawa
俊介 相澤
彰仁 伏見
Akihito Fushimi
彰仁 伏見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2019123131A priority Critical patent/JP7278160B2/ja
Priority to CN202010572315.9A priority patent/CN112185789A/zh
Priority to KR1020200076587A priority patent/KR20210003046A/ko
Priority to US16/916,917 priority patent/US11373895B2/en
Publication of JP2021009932A publication Critical patent/JP2021009932A/ja
Application granted granted Critical
Publication of JP7278160B2 publication Critical patent/JP7278160B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

【課題】基板の外周部のエッチング特性を改善する。【解決手段】支持台に載置された基板の周囲に環状部材を有するプラズマ処理装置にて実行されるエッチング方法であって、前記環状部材は、第１環状部材と、前記第１環状部材よりも外側に配置される第２環状部材と、に分割され、前記第１環状部材の少なくとも一部は、前記基板の外周部の下面と前記支持台の上面との間の空間に配置され、前記第２環状部材の消耗量に応じて、前記第１環状部材により前記空間の誘電率を調整する工程と、前記基板をエッチングする工程と、を有する、エッチング方法が提供される。【選択図】図６

Description

本開示は、エッチング方法及びプラズマ処理装置に関する。
半導体デバイスの製造工程において、プラズマ処理装置は処理ガスを励起させることによりプラズマを生成する。生成されたプラズマを用いて基板にエッチング処理を行う際のエッチング特性の面内均一性の要求が高まっている。
特許文献１は、エッチング特性の面内均一性を向上させるために、基板の周縁部裏面側に対するデポジション（副生成物）の発生を低減することのできるフォーカスリング及びプラズマ処理装置を提案している。
特開２００５−２７７３６９号公報
基板上に形成された膜種又はエッチング条件によって基板上のエッチング特性の挙動は様々である。よって、様々な条件に応じてエッチング特性の面内均一性を得る必要があり、特に基板の外周部のエッチング特性を調整可能な技術が求められている。
本開示は、基板の外周部のエッチング特性を改善できるエッチング方法及びプラズマ処理装置を提供する。
本開示の一の態様によれば、支持台に載置された基板の周囲に環状部材を有するプラズマ処理装置にて実行されるエッチング方法であって、前記環状部材は、第１環状部材と、前記第１環状部材よりも外側に配置される第２環状部材と、に分割され、前記第１環状部材の少なくとも一部は、前記基板の外周部の下面と前記支持台の上面との間の空間に配置され、前記第２環状部材の消耗量に応じて、前記第１環状部材により前記空間の誘電率を調整する工程と、前記基板をエッチングする工程と、を有する、エッチング方法が提供される。
一の側面によれば、基板の外周部のエッチング特性を改善できる。
一実施形態に係るプラズマ処理装置の一例を示す断面模式図。 一実施形態に係る静電チャック及び環状部材の分割構造を示す図。 インピーダンスの調整を説明するための図。 一実施形態に係る環状部材の分割構造によるプラズマ制御の一例を示す図。 一実施形態に係る環状部材の分割構造によるチルティング角度の測定結果例を示す図。 一実施形態に係る第２環状部材の消耗量に応じたプラズマ制御の一例を示す図。 一実施形態に係る第２環状部材の消耗量に応じたプラズマ制御の一例を示す図。 一実施形態の変形例１に係る環状部材の分割構造を示す図。 一実施形態の変形例１に係る第１環状部材の材料の一例を示す図。 一実施形態の変形例２に係る環状部材の分割構造を示す図。
以下、図面を参照して本開示を実施するための形態について説明する。各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
［プラズマ処理装置］
一実施形態に係るプラズマ処理装置１について、図１を用いて説明する。図１は、一実施形態に係るプラズマ処理装置１の一例を示す断面模式図である。
プラズマ処理装置１は、チャンバ１０を備える。チャンバ１０は、その中に内部空間１０ｓを提供する。チャンバ１０はチャンバ本体１２を含む。チャンバ本体１２は、略円筒形状を有する。チャンバ本体１２は、例えばアルミニウムから形成される。チャンバ本体１２の内壁面上には、耐腐食性を有する膜が設けられている。当該膜は、酸化アルミニウム、酸化イットリウムなどのセラミックスであってよい。
チャンバ本体１２の側壁には、通路１２ｐが形成されている。基板Ｗは、通路１２ｐを通して内部空間１０ｓとチャンバ１０の外部との間で搬送される。通路１２ｐは、チャンバ本体１２の側壁に沿って設けられるゲートバルブ１２ｇにより開閉される。
チャンバ本体１２の底部上には、支持部１３が設けられている。支持部１３は、絶縁材料から形成され、略円筒形状を有する。支持部１３は、内部空間１０ｓの中で、チャンバ本体１２の底部から上方に延在している。支持部１３は、上部に支持台１４を有する。支持台１４は、内部空間１０ｓの中において、基板Ｗを支持するように構成されている。
支持台１４は、下部電極１８及び静電チャック２０を有する。支持台１４は、電極プレート１６を更に有し得る。電極プレート１６は、アルミニウムなどの導体から形成され、略円盤形状を有する。下部電極１８は、電極プレート１６上に設けられている。下部電極１８は、アルミニウムなどの導体から形成され、略円盤形状を有する。下部電極１８は、電極プレート１６に電気的に接続されている。
静電チャック２０は、下部電極１８上に設けられ、静電チャック２０の上面に基板Ｗが載置される。静電チャック２０は、本体及び電極を有する。静電チャック２０の本体は、略円盤形状を有し、誘電体から形成される。静電チャック２０の電極は、膜状の電極であり、静電チャック２０の本体内に設けられている。静電チャック２０の電極は、スイッチ２０ｓを介して直流電源２０ｐに接続されている。静電チャック２０の電極に直流電源２０ｐからの電圧が印加されると、静電チャック２０と基板Ｗとの間に静電引力が発生する。その静電引力により、基板Ｗが静電チャック２０に保持される。
下部電極１８の周縁部上には、基板Ｗのエッジを囲むように、環状部材２６が配置される。環状部材２６はエッジリング又はフォーカスリングとも呼ばれる。環状部材２６は、基板Ｗに対するプラズマ処理の面内均一性を向上させる。環状部材２６は、シリコン、炭化シリコン又は石英などから形成され得る。環状部材２６の周囲であって、支持部１３の上にはカバーリング１５が配置される。
下部電極１８の内部には、流路１８ｆが設けられている。流路１８ｆには、チャンバ１０の外部に設けられているチラーユニット２２から配管２２ａを介して温度調整用の熱交換媒体（例えば冷媒）が供給される。流路１８ｆに供給された熱交換媒体は、配管２２ｂを介してチラーユニットに戻される。プラズマ処理装置１では、静電チャック２０上に載置された基板Ｗの温度が、熱交換媒体と下部電極１８との熱交換により、調整される。
プラズマ処理装置１には、ガス供給ライン２４が設けられている。ガス供給ライン２４は、伝熱ガス供給機構からの伝熱ガス（例えばＨｅガス）を、静電チャック２０の上面と基板Ｗの裏面との間に供給する。
プラズマ処理装置１は、上部電極３０を更に備える。上部電極３０は、支持台１４の上方に設けられている。上部電極３０は、部材３２を介して、チャンバ本体１２の上部に支持されている。部材３２は、絶縁性を有する材料から形成される。上部電極３０と部材３２は、チャンバ本体１２の上部開口を閉じている。
上部電極３０は、天板３４及び支持体３６を含み得る。天板３４の下面は、内部空間１０ｓの側の下面であり、内部空間１０ｓを画成する。天板３４は、発生するジュール熱の少ない低抵抗の導電体又は半導体から形成され得る。天板３４は、天板３４をその板厚方向に貫通する複数のガス吐出孔３４ａを有する。
支持体３６は、天板３４を着脱自在に支持する。支持体３６は、アルミニウムなどの導電性材料から形成される。支持体３６の内部には、ガス拡散室３６ａが設けられている。支持体３６は、ガス拡散室３６ａから下方に延びる複数のガス孔３６ｂを有する。複数のガス孔３６ｂは、複数のガス吐出孔３４ａにそれぞれ連通している。支持体３６には、ガス導入口３６ｃが形成されている。ガス導入口３６ｃは、ガス拡散室３６ａに接続している。ガス導入口３６ｃには、ガス供給管３８が接続されている。
ガス供給管３８には、ガス供給部ＧＳが接続されている。ガス供給部ＧＳは、ガスソース群４０、バルブ群４１、流量制御器群４２及びバルブ群４３を含む。ガスソース群４０は、バルブ群４１、流量制御器群４２及びバルブ群４３を介してガス供給管３８に接続されている。ガスソース群４０は、複数のガスソースを含んでいる。バルブ群４１及びバルブ群４３の各々は、複数の開閉バルブを含んでいる。流量制御器群４２は、複数の流量制御器を含んでいる。流量制御器群４２の複数の流量制御器の各々は、マスフローコントローラ又は圧力制御式の流量制御器である。ガスソース群４０の複数のガスソースの各々は、バルブ群４１の対応の開閉バルブ、流量制御器群４２の対応の流量制御器、及びバルブ群４３の対応の開閉バルブを介して、ガス供給管３８に接続されている。
プラズマ処理装置１では、チャンバ本体１２の内壁面及び支持部１３の外周に沿って、シールド４６が着脱自在に設けられている。シールド４６は、チャンバ本体１２に反応副生成物が付着することを防止する。シールド４６は、例えば、アルミニウムから形成された母材の表面に耐腐食性を有する膜を形成することにより構成される。耐腐食性を有する膜は、酸化イットリウムなどのセラミックスから形成され得る。
支持部１３とチャンバ本体１２の側壁との間には、バッフルプレート４８が設けられている。バッフルプレート４８は、例えば、アルミニウムから形成された母材の表面に耐腐食性を有する膜（酸化イットリウム等の膜）を形成することにより構成される。バッフルプレート４８には、複数の貫通孔が形成されている。バッフルプレート４８の下方、且つ、チャンバ本体１２の底部には、排気口１２ｅが設けられている。排気口１２ｅには、排気管５２を介して排気装置５０が接続されている。排気装置５０は、圧力調整弁及びターボ分子ポンプなどの真空ポンプを含む。
プラズマ処理装置１は、第１の高周波電源６１及び第２の高周波電源６２を備えている。第１の高周波電源６１は、第１の高周波電力を発生する電源である。第１の高周波電力は、プラズマの生成に適した周波数を有する。第１の高周波電力の周波数は、例えば２７ＭＨｚ〜１００ＭＨｚの範囲内の周波数である。第１の高周波電源６１は、整合器６３及び電極プレート１６を介して下部電極１８に接続されている。整合器６３は、第１の高周波電源６１の出力インピーダンスと負荷側（下部電極１８側）のインピーダンスを整合させるための回路を有する。なお、第１の高周波電源６１は、整合器６３を介して上部電極３０に接続されてもよい。第１の高周波電源６１は、一例のプラズマ生成部を構成している。
第２の高周波電源６２は、第２の高周波電力を発生する電源である。第２の高周波電力は、第１の高周波電力の周波数よりも低い周波数を有する。第１の高周波電力と共に第２の高周波電力が用いられる場合には、第２の高周波電力は基板Ｗにイオンを引き込むためのバイアス電圧用の高周波電力として用いられる。第２の高周波電力の周波数は、例えば４００ｋＨｚ〜１３．５６ＭＨｚの範囲内の周波数である。第２の高周波電源６２は、整合器６４及び電極プレート１６を介して下部電極１８に接続されている。整合器６４は、第２の高周波電源６２の出力インピーダンスと負荷側（下部電極１８側）のインピーダンスを整合させるための回路を有する。
なお、第１の高周波電力を用いずに、第２の高周波電力を用いて、即ち、単一の高周波電力のみを用いてプラズマを生成してもよい。この場合には、第２の高周波電力の周波数は、１３．５６ＭＨｚよりも大きな周波数、例えば４０ＭＨｚであってもよい。また、この場合、プラズマ処理装置１は、第１の高周波電源６１及び整合器６３を備えなくてもよく、第２の高周波電源６２は、一例のプラズマ生成部を構成している。
プラズマ処理装置１においてガスが、ガス供給部から内部空間１０ｓに供給されて、プラズマを生成する。また、第１の高周波電力及び／又は第２の高周波電力が供給されることにより、上部電極３０と下部電極１８との間で高周波電界が生成される。生成された高周波電界がプラズマを生成する。
プラズマ処理装置１は、上部電極３０に接続される電源を備えてもよい。電源は、内部空間１０ｓ内に存在する正イオンを天板３４に引き込むための電圧を、上部電極３０に印加する。
プラズマ処理装置１は、制御部８０を更に備え得る。制御部８０は、プロセッサ、メモリなどの記憶部、入力装置、表示装置、信号の入出力インターフェイス等を備えるコンピュータであり得る。制御部８０は、プラズマ処理装置１の各部を制御する。制御部８０では、入力装置を用いて、オペレータがプラズマ処理装置１を管理するためにコマンドの入力操作等を行うことができる。また、制御部８０では、表示装置により、プラズマ処理装置１の稼働状況を可視化して表示することができる。さらに、記憶部には、制御プログラム及びレシピデータが格納されている。制御プログラムは、プラズマ処理装置１で各種処理を実行するために、プロセッサによって実行される。プロセッサが、制御プログラムを実行し、レシピデータに従ってプラズマ処理装置１の各部を制御する。
［静電チャック及び環状部材の分割構造］
以下、静電チャック及び環状部材の分割構造について詳細に説明する。以下の説明では、図１と共に、図２を参照する。図２は、一実施形態に係る静電チャック及び環状部材２６の分割構造を示す図である。図２では、静電チャック２０Ａ上に環状部材２６が搭載されている状態が示されている。図２に示す静電チャック２０Ａは、プラズマ処理装置１の静電チャック２０として用いられ得る。
静電チャック２０Ａは、本体を有する。静電チャック２０Ａの本体は、略円盤形状を有している。静電チャック２０Ａの本体は、誘電体材料から形成されている。静電チャック２０Ａの本体は、第１領域２０ａ、第２領域２０ｂ及び第３領域２０ｃを含んでいる。
第１領域２０ａは、略円盤形状を有する領域である。第１領域２０ａは、第１上面２０１を有する。第１領域２０ａは、第１上面２０１に載置される基板Ｗを保持するように構成される。第１領域２０ａの直径は、基板Ｗの直径よりも小さい。
静電チャック２０Ａは、電極２０ｄを更に有している。電極２０ｄは、膜状の電極である。電極２０ｄは、第１領域２０ａ内に設けられている。電極２０ｄは、スイッチ２０ｓを介して直流電源２０ｐに接続されている（図１参照）。電極２０ｄに直流電源２０ｐからの電圧が印加されると、第１領域２０ａと基板Ｗとの間で静電引力が発生する。発生した静電引力により、基板Ｗは、第１領域２０ａに引き付けられ、第１領域２０ａによって保持される。
第２領域２０ｂは、環形状を有する領域である。第２領域２０ｂは、第１領域２０ａと中心軸線（図２では、軸線ＡＸ）を共有している。第２領域２０ｂは、第１領域２０ａを囲むように、その中心軸線に対して周方向に延在している。第２領域２０ｂは、第２上面２０２を有している。第２領域２０ｂは、第２上面２０２に搭載される環状部材２６を支持するように構成されている。
第３領域２０ｃは、第１領域２０ａと第２領域２０ｂとの間に設けられている。第３領域２０ｃは、第１領域２０ａ、第２領域２０ｂ及び第３領域２０ｃを一体化するように第１領域２０ａと第２領域２０ｂに接続されている。即ち、静電チャック２０Ａの本体は、一体化されている。静電チャック２０Ａの本体、即ち、第１領域２０ａ、第２領域２０ｂ、及び第３領域２０ｃは、単一の誘電体材料から形成され得る。即ち、第１領域２０ａ、第２領域２０ｂ及び第３領域２０ｃを構成する誘電体材料は、同一であり得る。例えば、静電チャック２０Ａの本体は、酸化アルミニウム、窒化アルミニウムといったセラミックスから形成され得る。この静電チャック２０Ａでは、第２領域２０ｂの厚みと第３領域２０ｃの厚みは、互いに等しい。
第１領域２０ａと第２領域２０ｂは、それらの間に空間２０ｇを提供している。第１上面２０１と第２上面２０２は、空間２０ｇによって互いから分離されている。空間２０ｇは、第１領域２０ａ及び第２領域２０ｂの中心軸線（図２では、軸線ＡＸ）に対して周方向に延びている。空間２０ｇは、静電チャック２０Ａでは溝であり、第１領域２０ａと第２領域２０ｂの間、且つ、第３領域２０ｃ上に提供されている。上述したように、第１領域２０ａの直径は、基板Ｗの直径よりも小さい。したがって、基板Ｗが第１上面２０１上に載置されている状態では、基板Ｗのエッジは、空間２０ｇ上に位置する。ただし、空間２０ｇは設けられなくてもよい。つまり、第２環状部材２６ｂの側面下部に段差が設けられなくてもよい。
環状部材２６は、環形状を有する部材である。環状部材２６は、第１環状部材２６ａと、第１環状部材２６ａよりも外側に配置される第２環状部材２６ｂとに分割されている。
第１環状部材２６ａ及び第２環状部材２６ｂは、環形状を有する。第１環状部材２６ａの内径及び外径は、基板Ｗの直径よりも小さい。第１環状部材２６ａは、第２環状部材２６ｂと中心軸線（図２では軸線ＡＸ）を共有している。
図２の例では、第１環状部材２６ａは、静電チャック２０Ａの第３領域２０ｃ上に搭載される。また、第１環状部材２６ａは、静電チャック２０Ａによって提供された空間２０ｇ内に収容される。即ち、第１環状部材２６ａの全部が、空間２０ｇに露出する基板Ｗの外周部の下面と第３領域２０ｃの上面の間の空間Ａに配置されている。ただし、第１環状部材２６ａの少なくとも一部が、空間Ａに配置されてもよい。
また、静電チャック２０は、基板Ｗが載置される第１領域２０ａと、第２環状部材２６ｂが載置される第２領域２０ｂとが分離していてもよい。この場合、第３領域２０ｃは、第１領域２０ａの外周側及び第２領域２０ｂの内周側、もしくは、第２領域２０ｂの内周側のみに設けられる。この場合、第１環状部材２６ａの少なくとも一部が、基板Ｗの外周部の下面と下部電極１８の上面との間の空間Ａに配置される。
第１環状部材２６ａの材質は、限定されるものではないが、石英、セラミックス、樹脂、シリコン又はシリコン炭化物のいずれかでもよい。第１環状部材２６ａの材質がセラミックスの場合、第１環状部材２６ａは、アルミナ、ジルコニア又はコージライトのいずれかであってもよい。第１環状部材２６ａの材質が樹脂の場合、第１環状部材２６ａは、ＰＴＦＥ、ＰＥＥＫのいずれかであってもよい。
第２環状部材２６ｂは、静電チャック２０Ａの第２領域２０ｂ上に搭載される。第２環状部材２６ｂの材質は、限定されるものではないが、シリコン、シリコン炭化物又は石英などから形成され得る。基板Ｗは、そのエッジ領域が第１環状部材２６ａ上に位置するように、静電チャック２０Ａ上に載置される。基板Ｗの端面は、第１環状部材２６ａの外側端面よりも外側に位置しているが、これに限られず、第１環状部材２６ａの外側端面と同じ又は外側端面よりも内側に位置してもよい。
空間Ａのインピーダンスは、基板Ｗの外周部のプラズマ密度に影響を及ぼすことがわかっている。例えば図５（ａ）に示す一体化された環状部材２７では基板Ｗの外周部のみのエッチング特性を制御することは難しい。
これに対して、本実施形態に係るプラズマ処理装置１の環状部材２６は、図２に示す基板Ｗの外周部の下面と静電チャック２０の上面との間の空間Ａに、第２環状部材２６ｂと分離した第１環状部材２６ａを収容する構造を有する。そして、基板Ｗの外周部のエッチング特性を改善するために、第１環状部材２６ａの誘電率を最適化して、基板Ｗ下の空間Ａにおけるインピーダンスを最適化する。これにより、基板Ｗの外周部のプラズマ密度を制御することによって、ウェハＷの最外周のエッチング特性を改善する。これにより、基板Ｗのエッチングの面内均一性を向上させることができる。
ここで、図３を参照して、第１環状部材２６ａによるインピーダンスの調整について説明する。第１環状部材２６ａと基板Ｗとの間隔（真空区間の距離）をｄ（ｍ）、第１環状部材２６ａの表面積をＳ（ｍ２）、第１環状部材２６ａの誘電率をεｒ（Ｆ／ｍ）、真空の誘電率をε０（Ｆ／ｍ）としたとき、次の式（１）が成り立つ。
Ｃ＝ε０×εｒ×Ｓ／ｄ・・・（１）
Ｃ（Ｆ）は、基板Ｗの外周部の下面と静電チャック２０の第３領域２０ｃの上面との間の空間Ａにおける静電容量である。式（１）及び式（２）から空間Ａにおけるインピーダンスを算出できる。
Figure 2021009932
式（２）によれば、静電容量Ｃが大きい程インピーダンスは小さくなり、静電容量Ｃが小さい程インピーダンスは大きくなる。よって、式（１）及び式（２）から、第１環状部材２６ａの誘電率εｒを調整することで空間Ａのインピーダンスを調整できる。例えば、材質の異なる第１環状部材２６ａを複数用意し、適宜いずれかの第１環状部材２６ａを空間Ａに配置する。第１環状部材２６ａの誘電率εｒを小さくした場合、静電容量Ｃが小さくなり、空間Ａにおけるインピーダンスが大きくなる。これにより、基板Ｗの外周部のプラズマ密度を低くすることができる。逆に、第１環状部材２６ａの誘電率εｒを大きくした場合、静電容量Ｃが大きくなり、空間Ａにおけるインピーダンスが小さくなる。これにより、基板Ｗの外周部のプラズマ密度を高くすることができる。以上から、材質の異なる複数の第１環状部材２６ａのうちから、プロセスの条件及び第２環状部材２６ｂの消耗量に応じた第１環状部材２６ａを空間Ａに配置することで、基板Ｗの外周部のプラズマ密度を制御することができる。これにより、基板Ｗの外周部のエッチング特性を制御することができる。
式（１）の厚み「ｄ」は、基板Ｗと第１環状部材２６ａとの間隔（真空区間の距離）である。よって、第１環状部材２６ａの厚みを調整することによっても空間Ａのインピーダンスを調整できる。例えば、厚みの異なる複数の第１環状部材２６ａのうちから、いずれかの第１環状部材２６ａを空間Ａに配置することで、基板Ｗの外周部と第１環状部材２６ａとの間隔を調整できる。例えば、第１環状部材２６ａの厚みを厚くすることで間隔ｄが小さくなり、よって、静電容量Ｃが大きくなる。これにより、空間Ａにおけるインピーダンスが小さくなり、基板Ｗの外周部のプラズマ密度を高くすることができる。逆に、第１環状部材２６ａの厚みを薄くすることで間隔ｄが大きくなり、よって、静電容量Ｃが小さくなる。これにより、空間Ａにおけるインピーダンスが大きくなり、基板Ｗの外周部のプラズマ密度を低くすることができる。以上から、第１環状部材２６ａの材質及び／又は厚みを替えることで、基板Ｗの外周部のエッチング特性を制御できる。
以上、材質及び／又は厚みの異なる第１環状部材２６ａを空間Ａに配置することで、空間Ａの誘電率を調整し、これにより、基板Ｗの外周部のプラズマ密度を制御し、基板Ｗをエッチングする方法について説明した。これにより、エッチング特性の面内均一性を改善することができる。なお、空間Ａの誘電率の調整方法は、これに限られず、第１環状部材２６ａの材質、厚み及び形状の少なくともいずれかを替えることで調整してもよい。
［第２環状部材の消耗による影響］
次に、第２環状部材の消耗量と、第１環状部材によるプラズマ制御の一例について、図４を参照しながら説明する。図４は、第２環状部材２６ｂの消耗量と、第１環状部材２６ａによるプラズマ制御の一例を示す図である。
第２環状部材２６ｂの厚みが図４（ａ）に示すｈ３、ｈ２、ｈ１（ｈ３＞ｈ２＞ｈ１）と順に消耗していく場合、プラズマ生成時の第２環状部材２６ｂ上のシースの厚さはｈ３、ｈ２、ｈ１の順に薄くなる。
例えば、図４（ａ）の例では、第２環状部材２６ｂの厚みがｈ３のとき、第２環状部材２６ｂ上のシースは基板Ｗ上のシースよりも厚くなり、基板Ｗの外周部においてプラズマ中のイオンは内側から外側へ斜めに入射される。この結果、基板Ｗの外周部において形成されるホール等のエッチング形状は垂直に対して内側から外側に傾くチルティングが発生する。
第２環状部材２６ｂの厚みがｈ２のとき、第２環状部材２６ｂ上のシースは基板Ｗ上のシースと同じ厚さになり、基板Ｗの外周部においてイオンは垂直に入射される。この結果、基板Ｗの外周部において形成されるエッチング形状は垂直になる。
第２環状部材２６ｂの厚みがｈ１のとき、第２環状部材２６ｂ上のシースは基板Ｗ上のシースよりも薄くなり、基板Ｗの外周部においてプラズマ中のイオンは外側から内側へ斜めに入射される。この結果、基板Ｗの外周部において形成されるホール等のエッチング形状は垂直に対して外側から内側に傾くチルティングが発生する。
したがって、第２環状部材２６ｂの消耗量に応じて、第１環状部材を用いて空間Ａの誘電率を調整し、基板Ｗのエッチングを実行することで、エッチング形状が垂直に対して外側から内側、又は内側から外側に傾くチルティングを防止することができる。
例えば、第２環状部材２６ｂの高さに応じて、図４（ｂ）に示すように高誘電率材の第１環状部材２６ａから低誘電率材の第１環状部材２６ａへ変える。そうすると、式（１）及び式（２）に基づき静電容量Ｃが小さくなり、インピーダンスは低い状態から高い状態になる。そうすると、プラズマに供給される第１高周波電力のロスが大きくなる。このため、シースが厚い状態から薄い状態になり、プラズマ密度が高い状態から低い状態になる。よって、基板Ｗ上のシースと第２環状部材２６ｂ上のシースとが同じ厚さになる誘電率εｒの第１環状部材２６ａを空間Ａに配置することで空間Ａの誘電率を調整し、エッチング形状が垂直に対して所定の角度に傾くチルティングを防止することができる。
また、例えば、第２環状部材２６ｂの高さに応じて、図４（ｃ）に示すように第１環状部材２６ａの厚みを変えてもよい。第１環状部材２６ａの厚みを厚い状態から薄い状態に変更する。そうすると、図４（ｃ）に示す基板Ｗの下面と第１環状部材２６ａの上面との間隔ｄは大きくなる。よって、式（１）及び式（２）に基づき静電容量Ｃが小さくなり、インピーダンスは低い状態から高い状態になる。この場合にもシースが厚い状態から薄い状態になり、プラズマ密度が高い状態から低い状態になる。
図５は、一実施形態に係る環状部材の分割構造によるチルティング角度の測定結果例を示す図である。図５（ａ）は、比較例として分割構造を有しない、一体化した環状部材２７を用いてエッチングを行ったときに、膜９０に形成したホールＨの断面の一例を示す。図５（ａ）の例では、一体化した環状部材２７上のシースは、基板Ｗ上のシースよりも厚くなった。この場合、基板Ｗの外周部においてイオンが内側から外側に向けて入射し、その結果、基板Ｗの外周部において形成されたホールＨでは、膜９０の縦断面図に示すように内側から外側に傾くチルティングが発生した。
これに対して、図５（ｂ）では、本実施形態に係る分割構造を有する環状部材２６において、低誘電率材の第１環状部材２６ａを空間Ａに配置した。これにより、インピーダンスはより高い状態になるため、シースがより薄くなり、プラズマ密度がより低い状態になった。これにより、基板Ｗ上のシースが第２環状部材２６ｂ上のシースよりも厚くなった。その結果、基板Ｗの外周部において形成されたホールＨでは、膜９０の縦断面図に示すように外側から内側に傾くチルティングが発生した。
図５（ｃ）では、環状部材２６において、図５（ｂ）の場合の低誘電率材よりも誘電率εｒが高い高誘電率材の第１環状部材２６ａを空間Ａに再配置した。これにより、インピーダンスはより低い状態になるため、シースはより厚くなり、プラズマ密度がより高い状態になった。これにより、基板Ｗ上のシースが第２環状部材２６ｂ上のシースよりも薄くなった。その結果、基板Ｗの外周部において形成されたホールＨでは、膜９０の縦断面図に示すように内側から外側に傾くチルティングが発生した。以上から、第１環状部材２６ａの誘電率を変化させることでチルティング角度を変えることができることが証明された。なお、図５（ｂ）及び（ｃ）では、第２環状部材２６ｂの側面下部に段差が設けられていないが、図２に示すように第２環状部材２６ｂの側面下部に空間２０ｇが設けられてもよい。
図６は、一実施形態に係る第２環状部材の消耗量に応じたプラズマ制御の一例を示す図である。図６（ａ）〜（ｄ）では、第２環状部材２６ｂの消耗量に応じて、第１環状部材２６ａの誘電率を調整したときのシース及びチルティング角度を示す。
図６（ａ）では、低誘電率材の第１環状部材２６ａを基板Ｗの外周部の近傍に少なくとも一部が空間Ａに収容されるように配置する。このとき、第２環状部材２６ｂは消耗しておらず、基板Ｗ上のシースと第２環状部材２６ｂ上のシースは同じ厚さである。この場合、基板Ｗの外周部に形成されるホールＨは垂直にエッチングされている。
図６（ｂ）では、第２環状部材２６ｂが消耗し、図６（ａ）の場合よりも薄くなっている。このとき、第２環状部材２６ｂ上のシースは基板Ｗ上のシースよりも薄くなる。このため、イオンの入射角度が外側から内側に傾き、基板Ｗの外周部に形成されるホールＨは、外側から内側に傾いたチルティング角度を有するようになる。
図６（ｃ）に示すように、第１環状部材２６ａを低誘電率材から高誘電率材に変える。そうすると、インピーダンスが小さくなり、第２環状部材２６ｂ上のシースは基板Ｗ上のシースよりも厚くなる。このため、イオンの入射角度が内側から外側に傾き、基板Ｗの外周部に形成されるホールＨでは、チルティング角度が図６（ｂ）と逆向きに変化する。
図６（ｄ）では、第２環状部材２６ｂが図６（ｃ）のときよりも更に消耗している。このとき、再び第２環状部材２６ｂ上のシースは基板Ｗ上のシースよりも薄くなる。このため、基板Ｗの外周部に形成されるホールＨでは、イオンの入射角度が外側から内側に傾き、基板Ｗの外周部に形成されるホールＨでは、チルティング角度が図６（ｃ）と逆向きに変化する。
以上に説明した図６の（ａ）〜（ｄ）に示す制御を行うことで、例えば、初期状態（第１環状部材２６ｂの消耗無し）において、第２環状部材２６ｂより誘電率の小さい適切な誘電率を有する第１環状部材２６ａを組み合わせる。これにより、第２環状部材２６ｂ上のシースと基板Ｗ上のシースの厚さを均一にすることができる。第２環状部材２６ｂが消耗するにつれて第２環状部材２６ｂ上のシースの厚さは薄くなるが、チルティング角度が有る閾値を超える前に第１環状部材２６ａをすでに設置しているものより高誘電率の適切な誘電率を有する第１環状部材２６ａに変更する。これにより、前記シースの厚さを均一に戻してチルティングを改善することができる。一体型の場合と比べて、第１環状部材２６ａを変えるだけで長期にわたってチルティングを許容値の範囲内に抑制することができ、エッチング特性の面内均一性が長期間に維持される。
図７は、一実施形態に係る第２環状部材の消耗量に応じたプラズマ制御の一例を示す図である。図７（ａ）〜（ｄ）では、第２環状部材２６ｂの消耗量に応じて、第１環状部材２６ａの厚さを調整したときのシース及びチルティング角度を示す。
図７（ａ）では、所定の薄さの第１環状部材２６ａを配置する。このとき、第２環状部材２６ｂは消耗しておらず、基板Ｗ上のシースと第２環状部材２６ｂ上のシースは同じ厚さである。この場合、基板Ｗの外周部に形成されるホールＨは垂直にエッチングされている。
図７（ｂ）では、第２環状部材２６ｂが消耗し、図７（ａ）の場合よりも薄くなっている。このとき、第２環状部材２６ｂ上のシースは基板Ｗ上のシースよりも薄くなる。このため、イオンの入射角度が外側から内側に傾き、基板Ｗの外周部に形成されるホールＨは、外側から内側に傾いたチルティング角度を有するようになる。
図７（ｃ）に示すように、図７（ｂ）の第１環状部材２６ａよりも厚みが厚い第１環状部材２６ａに変える。そうすると、インピーダンスが小さくなり、第２環状部材２６ｂ上のシースは基板Ｗ上のシースよりも厚くなる。このため、イオンの入射角度が内側から外側に傾き、基板Ｗの外周部に形成されるホールＨでは、チルティング角度が図７（ｂ）と逆向きに変化する。
図７（ｄ）では、第２環状部材２６ｂが図７（ｃ）のときよりも更に消耗している。このとき、再び第２環状部材２６ｂ上のシースは基板Ｗ上のシースよりも薄くなる。このため、基板Ｗの外周部に形成されるホールＨでは、イオンの入射角度が外側から内側に傾き、基板Ｗの外周部に形成されるホールＨでは、チルティング角度が図７（ｃ）と逆向きに変化する。
以上に説明した図７（ａ）〜（ｄ）に示す制御を行うことで、例えば、初期状態（第１環状部材２６ｂの消耗無し）において、厚みが適切な薄さの第１環状部材２６ａを組み合わせる。これにより、第２環状部材２６ｂ上のシースと基板Ｗ上のシースの厚さを均一にすることができる。第２環状部材２６ｂが消耗するにつれて第２環状部材２６ｂ上のシースの厚さは薄くなるが、チルティング角度が有る閾値を超える前に第１環状部材２６ａをすでに設置しているものより厚みが厚い適切な第１環状部材２６ａに変更する。これにより、前記シースの厚さを均一に戻してチルティングを改善することができる。一体型の場合と比べて、第１環状部材２６ａを変えるだけで長期にわたってチルティングを許容値の範囲内に抑制することができ、エッチング特性の面内均一性が長期間に維持される。
以上、第２環状部材２６ｂの消耗量を測定し、測定した第２環状部材２６ｂの消耗量に応じて第１環状部材２６ａを用いて空間Ａの誘電率を調整する工程を行い、基板Ｗをエッチングする工程を行うエッチング方法について説明した。これによれば、第２環状部材２６ｂの消耗量に応じてチルティング角度を制御できる。これにより、基板Ｗの外周部のエッチング特性を制御できる。この結果、基板Ｗのエッチングの面内均一性を図ることができ、第２環状部材２６ｂの寿命を延ばすことができる。
［変形例１］
次に図８及び図９を参照して、一実施形態の変形例１に係る環状部材２６の分割構造について説明する。図８は、一実施形態の変形例１に係る環状部材の分割構造を示す図である。図９は、一実施形態の変形例１に係る第１環状部材の材料の一例を示す図である。
図８（ａ）は、基板Ｗの面内におけるエッチングレートの分布を測定した結果の一例を示す。図８（ａ）に示すように、基板Ｗの外周部において周方向にエッチングレートが高い部分と低い部分とが存在する。
そこで、図８（ｂ）に示すように、一実施形態の変形例１に係る環状部材２６の分割構造では、第１環状部材２６ａを周方向に４つに分割する。例えば、第１環状部材２６ａ１は、基板Ｗの外周部においてエッチングレートが最も低い領域であるため、図９に示すように、誘電率εｒが３０前後の材料にて形成する。誘電率εｒが３０前後の材料としては、ジルコニア等が挙げられる。これにより、第１環状部材２６ａ１に対応する基板Ｗの外周部の近傍にてプラズマ密度を相対的に高くすることができる。
第１環状部材２６ａ３は、基板Ｗの外周部においてエッチングレートが最も高い領域であるため、エッチングレートを下げるため、第２環状部材２６ｂよりも誘電率が低い材料からなる第１環状部材を選択する。例えば、第２環状部材２６ｂがシリコンである場合には、図９に示すように、誘電率εｒが１以上７未満の材料を選択する。誘電率εｒが１以上７未満の材料としては、石英、ＰＥＥＫ、ＰＴＥＥ等が挙げられる。これにより、第１環状部材２６ａ３に対応する基板Ｗの外周部の近傍にてプラズマ密度を相対的に低くすることができ、よって、エッチングレートを低下させることができる。
逆に、第１環状部材２６ａ１は、基板Ｗの外周部においてエッチングレートが最も低い領域であるため、エッチングレートを上げるため、第２環状部材２６ｂよりも誘電率が高い材料からなる第１環状部材を選択する。例えば、第２環状部材２６ｂがシリコンである場合には、図９に示すように、誘電率εｒが１３以上３５未満の材料を選択する。誘電率εｒが１３以上３５未満の材料としては、ジルコニアが挙げられる。これにより、第１環状部材２６ａ１に対応する基板Ｗの外周部の近傍にてプラズマ密度を相対的に高くすることができ、よって、エッチングレートを上昇させることができる。
第１環状部材２６ａ２、２６ａ４は、基板Ｗの外周部においてエッチングレートが中間の領域であるため、エッチングレートを維持するため、第２環状部材２６ｂと同じ程度の誘電率を有する材料からなる第１環状部材を選択する。例えば、第２環状部材２６ｂがシリコンである場合には、図９に示すように誘電率εｒが７以上１３未の材料を選択する。誘電率εｒが７以上１３未満の材料としては、シリコン（Ｓｉ）、アルミナ等が挙げられる。これにより、第１環状部材２６ａ２、２６ａ４に対応する基板Ｗの外周部の近傍にてプラズマ密度を相対的に中間にすることができ、よって、エッチングレートを維持させることができる。なお、第２環状部材２６ｂはシリコンに限られない。
以上のように、基板Ｗのエッチングレート等のエッチング特性に応じて、第１環状部材２６ａを更に周方向に分割し、空間Ａの誘電率を周方向で調整する。これにより、基板の外周部におけるエッチング特性を更に改善でき、エッチングレート等の面内均一性を高めることができる。
なお、変形例１では、第１環状部材２６ａは、基板Ｗの外周部におけるエッチング特性に応じて誘電率εｒの異なる複数の第１環状部材２６ａを周方向に４等分する例を挙げたが、これに限られず、周方向に２つ又はそれ以上に分割すればよい。また、第１環状部材２６ａの周方向の分割は、等分であってもよいし、エッチング特性に応じて異なる大きさであってもよい。ただし、隣り合う第１環状部材２６ａは、材質、厚み及び形状の少なくともいずれかが異なることが好ましい。また、基板Ｗの外周部におけるエッチング特性と第２環状部材２６ｂの消耗量とを組み合わせて、第１環状部材２６ａにより空間Ａの誘電率を調整してもよい。
［変形例２］
次に、図１０を参照して、一実施形態の変形例２に係る環状部材２６の分割構造について説明する。図１０は、一実施形態の変形例２に係る環状部材の一例を示す図である。
図１０（ａ）及び（ｂ）に示す一実施形態の変形例２に係る環状部材２６は、第１環状部材２６ａ及び第２環状部材２６ｂを有し、第１環状部材２６ａの径方向の断面はＬ字状である。つまり、変形例２では、第１環状部材２６ａは、一部が空間Ａ内に収容され、それ以外の部分は空間Ａの外部に配置される。
図１０（ａ）に示す第１環状部材２６ａは、図１０（ｂ）に示す第１環状部材２６ａよりも空間Ａの外部に配置される部分の縦方向の厚みが厚くなっている。ただし、これに限られず、第１環状部材２６ａよりも空間Ａの外部に配置される部分の横方向の長さが異なっていてもよいし、第１環状部材２６ａの空間Ａ内に収容される部分の横方向の厚みや縦方向の長さが異なっていてもよい。更に、第１環状部材２６ａは、周方向に複数分割されていてもよい。
以上に説明したように、一実施形態では、環状部材２６を第１環状部材２６ａと第２環状部材２６ｂの２つに分割したが、３つ以上に分割してもよい。空間Ａの誘電率を調整する工程は、第２環状部材２６ｂの誘電率に対する第１環状部材２６ａの誘電率の割合を調整してもよい。レシピ、プロセス条件又は第２環状部材２６ｂの消耗量の少なくともいずれかに応じて第１環状部材２６ａの誘電率εｒ又は厚みを変更してもよい。
これにより、空間Ａのインピーダンスを最適化し、基板Ｗの外周部のエッチング特性を調整することができる。これにより、基板Ｗ面内のエッチングの均一性を図り、ウェハＷの最外周のエッチングを改善することができる。更に、第１環状部材２６ａを周方向に分割し、基板Ｗの外周部のエッチング特性に応じて周方向に分割した複数の第１環状部材２６ａの誘電率を制御してもよい。これにより、基板Ｗにおけるエッチングの面内均一性を更に高めることができる。
なお、以上に説明した一実施形態及び変形例１，２の環状部材２６を用いたエッチング方法は、制御部８０が、プラズマ処理装置１の各部を制御することにより実行されてもよい。
今回開示された一実施形態に係るエッチング方法及びプラズマ処理装置は、すべての点において例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の請求の範囲及びその主旨を逸脱することなく、様々な形態で変形及び改良が可能である。上記複数の実施形態に記載された事項は、矛盾しない範囲で他の構成も取り得ることができ、また、矛盾しない範囲で組み合わせることができる。
本開示のプラズマ処理装置は、Atomic Layer Deposition(ALD)装置、Capacitively Coupled Plasma(CCP)、Inductively Coupled Plasma(ICP)、Radial Line Slot Antenna(RLSA)、Electron Cyclotron Resonance Plasma(ECR)、Helicon Wave Plasma(HWP)のいずれのタイプの装置でも適用可能である。
１ プラズマ処理装置
１４ 支持台
１５ カバーリング
１６ 電極プレート
１８ 下部電極
１８ｆ 流路
２０ 静電チャック
２２ チラーユニット
２６ 環状部材
２６ａ 第１環状部材
２６ｂ 第２環状部材
３０ 上部電極
３４ 天板
３６ 支持体
４０ ガスソース群
４６ シールド
４８ バッフルプレート
６１ 第１の高周波電源
６２ 第２の高周波電源
８０ 制御部
Ｗ ウェハ

Claims (10)

  1. 支持台に載置された基板の周囲に環状部材を有するプラズマ処理装置にて実行されるエッチング方法であって、
    前記環状部材は、第１環状部材と、前記第１環状部材よりも外側に配置される第２環状部材と、に分割され、
    前記第１環状部材の少なくとも一部は、前記基板の外周部の下面と前記支持台の上面との間の空間に配置され、
    前記第２環状部材の消耗量に応じて、前記第１環状部材により前記空間の誘電率を調整する工程と、
    前記基板をエッチングする工程と、を有する、エッチング方法。
  2. 前記空間の誘電率を調整する工程は、前記第１環状部材の材質、厚み及び形状の少なくともいずれかを替えて調整する、
    請求項１に記載のエッチング方法。
  3. 前記空間の誘電率を調整する工程は、前記第２環状部材の誘電率に対する前記第１環状部材の誘電率を替えて調整する、
    請求項１又は２に記載のエッチング方法。
  4. 前記第１環状部材は、周方向に複数に分割され、
    前記空間の誘電率を周方向で調整する、
    請求項１〜３のいずれか一項に記載のエッチング方法。
  5. 隣り合う前記第１環状部材は、材質、厚み及び形状の少なくともいずれかが異なる、
    請求項４に記載のエッチング方法。
  6. 前記第１環状部材は、前記基板の外周部におけるエッチング特性に応じて誘電率の異なる複数の前記第１環状部材を周方向に配置する、
    請求項４又は５に記載のエッチング方法。
  7. 前記第１環状部材の材質は、石英、セラミックス、樹脂、シリコン又はシリコン炭化物のいずれかである、
    請求項１〜６のいずれか一項に記載のエッチング方法。
  8. 前記セラミックスは、アルミナ、ジルコニア又はコージライトのいずれかである、
    請求項７に記載のエッチング方法。
  9. 前記樹脂は、ＰＴＦＥ又はＰＥＥＫのいずれかである、
    請求項７又は８に記載のエッチング方法。
  10. 請求項１〜９のいずれか一項に記載のエッチング方法を実行する制御部を有する、プラズマ処理装置。
JP2019123131A 2019-07-01 2019-07-01 エッチング方法及びプラズマ処理装置 Active JP7278160B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019123131A JP7278160B2 (ja) 2019-07-01 2019-07-01 エッチング方法及びプラズマ処理装置
CN202010572315.9A CN112185789A (zh) 2019-07-01 2020-06-22 蚀刻方法和等离子体处理装置
KR1020200076587A KR20210003046A (ko) 2019-07-01 2020-06-23 에칭 방법 및 플라즈마 처리 장치
US16/916,917 US11373895B2 (en) 2019-07-01 2020-06-30 Etching method and plasma processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019123131A JP7278160B2 (ja) 2019-07-01 2019-07-01 エッチング方法及びプラズマ処理装置

Publications (2)

Publication Number Publication Date
JP2021009932A true JP2021009932A (ja) 2021-01-28
JP7278160B2 JP7278160B2 (ja) 2023-05-19

Family

ID=73919678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019123131A Active JP7278160B2 (ja) 2019-07-01 2019-07-01 エッチング方法及びプラズマ処理装置

Country Status (4)

Country Link
US (1) US11373895B2 (ja)
JP (1) JP7278160B2 (ja)
KR (1) KR20210003046A (ja)
CN (1) CN112185789A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7527928B2 (ja) * 2019-12-02 2024-08-05 エーエスエム・アイピー・ホールディング・ベー・フェー 基板処理装置、基板処理方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001516948A (ja) * 1997-09-16 2001-10-02 アプライド マテリアルズ インコーポレイテッド プラズマチャンバの半導体ワークピースを取り囲むシールド又はリング
JP2002110652A (ja) * 2000-10-03 2002-04-12 Rohm Co Ltd プラズマ処理方法およびその装置
JP2002198355A (ja) * 2000-12-26 2002-07-12 Tokyo Electron Ltd プラズマ処理装置
JP2005277369A (ja) * 2003-09-05 2005-10-06 Tokyo Electron Ltd フォーカスリング及びプラズマ処理装置
JP2005539397A (ja) * 2002-09-18 2005-12-22 ラム リサーチ コーポレーション プラズマ処理チャンバー内におけるエッジリング磨耗の補償のための方法および装置
JP2016197587A (ja) * 2015-04-03 2016-11-24 株式会社ジャパンディスプレイ プラズマ処理装置、シールドリング、及び、シールドリング用部材
CN106548967A (zh) * 2015-09-18 2017-03-29 北京北方微电子基地设备工艺研究中心有限责任公司 承载装置以及半导体加工设备
JP2017130659A (ja) * 2016-01-22 2017-07-27 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 容量結合型プラズマ処理装置のエッジリングのｒｆ振幅の制御
JP2018160666A (ja) * 2017-03-22 2018-10-11 東京エレクトロン株式会社 基板処理装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284093B1 (en) * 1996-11-29 2001-09-04 Applied Materials, Inc. Shield or ring surrounding semiconductor workpiece in plasma chamber
US5998932A (en) * 1998-06-26 1999-12-07 Lam Research Corporation Focus ring arrangement for substantially eliminating unconfined plasma in a plasma processing chamber
TW200520632A (en) * 2003-09-05 2005-06-16 Tokyo Electron Ltd Focus ring and plasma processing apparatus
JP2005303099A (ja) * 2004-04-14 2005-10-27 Hitachi High-Technologies Corp プラズマ処理装置およびプラズマ処理方法
JP2007250967A (ja) * 2006-03-17 2007-09-27 Tokyo Electron Ltd プラズマ処理装置および方法とフォーカスリング
CN101754565B (zh) * 2008-12-03 2012-07-25 北京北方微电子基地设备工艺研究中心有限责任公司 一种电极组件及应用该电极组件的等离子体处理设备
JP5767373B2 (ja) * 2014-07-29 2015-08-19 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法並びにこれを実施するためのプログラムを記憶する記憶媒体
KR101722382B1 (ko) * 2016-01-08 2017-04-03 주식회사 윈텔 플라즈마 처리 장치
JP6974088B2 (ja) * 2017-09-15 2021-12-01 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001516948A (ja) * 1997-09-16 2001-10-02 アプライド マテリアルズ インコーポレイテッド プラズマチャンバの半導体ワークピースを取り囲むシールド又はリング
JP2002110652A (ja) * 2000-10-03 2002-04-12 Rohm Co Ltd プラズマ処理方法およびその装置
JP2002198355A (ja) * 2000-12-26 2002-07-12 Tokyo Electron Ltd プラズマ処理装置
JP2005539397A (ja) * 2002-09-18 2005-12-22 ラム リサーチ コーポレーション プラズマ処理チャンバー内におけるエッジリング磨耗の補償のための方法および装置
JP2005277369A (ja) * 2003-09-05 2005-10-06 Tokyo Electron Ltd フォーカスリング及びプラズマ処理装置
JP2016197587A (ja) * 2015-04-03 2016-11-24 株式会社ジャパンディスプレイ プラズマ処理装置、シールドリング、及び、シールドリング用部材
CN106548967A (zh) * 2015-09-18 2017-03-29 北京北方微电子基地设备工艺研究中心有限责任公司 承载装置以及半导体加工设备
JP2017130659A (ja) * 2016-01-22 2017-07-27 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 容量結合型プラズマ処理装置のエッジリングのｒｆ振幅の制御
JP2018160666A (ja) * 2017-03-22 2018-10-11 東京エレクトロン株式会社 基板処理装置

Also Published As

Publication number Publication date
JP7278160B2 (ja) 2023-05-19
CN112185789A (zh) 2021-01-05
US20210005503A1 (en) 2021-01-07
KR20210003046A (ko) 2021-01-11
US11373895B2 (en) 2022-06-28

Similar Documents

Publication Publication Date Title
JP6556046B2 (ja) プラズマ処理方法およびプラズマ処理装置
CN112103164B (zh) 载置台和等离子体处理装置
TWI840341B (zh) 用於基板支撐件的處理套組
JP7296829B2 (ja) プラズマ処理装置、処理方法、上部電極構造
CN112053930B (zh) 静电卡盘、支承台及等离子体处理装置
US11887821B2 (en) Edge ring, plasma processing apparatus, and manufacturing method of edge ring
KR20170132096A (ko) 플라즈마 처리 방법
JP7321026B2 (ja) エッジリング、載置台、基板処理装置及び基板処理方法
US12183544B2 (en) Tuning voltage setpoint in a pulsed RF signal for a tunable edge sheath system
US11538669B2 (en) Plasma processing apparatus
JP7278160B2 (ja) エッチング方法及びプラズマ処理装置
US20210142990A1 (en) Plasma processing apparatus
KR20220005994A (ko) 엣지 링 및 에칭 장치
JP2023516076A (ja) 調整可能なエッジシースシステムでの反射電力最小化
US20210305023A1 (en) Edge ring and plasma processing apparatus
JP7580328B2 (ja) プラズマ処理装置
CN112242290B (zh) 等离子体处理方法及等离子体处理装置
KR101098793B1 (ko) 대구경 웨이퍼 처리를 위한 적응형 플라즈마 소스 및 플라즈마 챔버
JP2022150921A (ja) プラズマ処理装置
TW202427537A (zh) 用於基板支撐件的處理套組
CN119517719A (zh) 载置台和等离子体处理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230509

R150 Certificate of patent or registration of utility model

Ref document number: 7278160

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150