JP2021072338A

JP2021072338A - Manufacturing method of printed wiring board

Info

Publication number: JP2021072338A
Application number: JP2019197288A
Authority: JP
Inventors: 友哉加藤; Tomoya Kato; 曜志澤田; Yoji Sawada
Original assignee: Ibiden Co Ltd
Current assignee: Ibiden Co Ltd
Priority date: 2019-10-30
Filing date: 2019-10-30
Publication date: 2021-05-06

Abstract

To prevent thinning of an exposed portion of a base plating layer of a bump.SOLUTION: A manufacturing method of a printed wiring board includes forming a base insulating layer 12, forming a plurality of conductor layers 14 on the base insulating layer, forming a solder resist layer on the base insulating layer and the conductor layer, forming a plurality of openings 16a and 16b that respectively expose the plurality of conductor layers as conductor pads 14a and 14b on the solder resist layer, forming a base layer 16 made of a metal different from the conductor layer on the conductor pad 14b in a part of the opening 16b, forming a seed layer 36 in the opening and on the solder resist layer, forming a bump containing a base plating layer 24 made of the same metal as the conductor layer in the opening 16a on the remaining conductor pads 14a except some conductor pads, and removing the seed layer with an etching solution containing a side etching inhibitor.SELECTED DRAWING: Figure 1

Description

本発明は、めっきバンプを有するプリント配線板の製造方法に関する。 The present invention relates to a method for manufacturing a printed wiring board having plated bumps.

特許文献１は、めっき法を用いたバンプ形成を開示している。 Patent Document 1 discloses bump formation using a plating method.

特開２０１０−１２９９９６号公報JP-A-2010-129996

図４は、本願発明の製造方法が対象とするプリント配線板の一実施形態の構成を示す断面図である。図４に示すプリント配線板５０において、基部絶縁層５２上のソルダーレジスト層５６に形成され第１の開口５６ａ内の第１の導体パッド５４ａ上にＣｕからなるベースめっき層６４を形成し、ベースめっき層６４上にＮｉからなる中間層６６を介してＳｎからなるトップめっき層６８を形成してバンプ６０を形成している。さらに、ソルダーレジスト層５６に、バンプ形成用の第１の開口５６ａ以外に第２の開口５６ｂを形成し、第２の開口５６ｂ内の第２の導体パッド５４ｂ上にＡｕを含む下地層５８を形成し、コンデンサなどのディスクリート部品を搭載するための部品搭載用パッド８０を形成している。 FIG. 4 is a cross-sectional view showing a configuration of an embodiment of a printed wiring board targeted by the manufacturing method of the present invention. In the printed wiring board 50 shown in FIG. 4, a base plating layer 64 made of Cu is formed on a first conductor pad 54a formed in a solder resist layer 56 on a base insulating layer 52 and in a first opening 56a to form a base. A top plating layer 68 made of Sn is formed on the plating layer 64 via an intermediate layer 66 made of Ni to form a bump 60. Further, a second opening 56b is formed in the solder resist layer 56 in addition to the first opening 56a for forming bumps, and a base layer 58 containing Au is formed on the second conductor pad 54b in the second opening 56b. It is formed to form a component mounting pad 80 for mounting a discrete component such as a capacitor.

部品搭載用パッド８０の下地層５８とバンプ６０のベースめっき層６４とが電気的に接続されていると、Ａｕを含む下地層５８とＣｕからなるベースめっき層６４との電池反応により、Ｃｕからなるベースめっき層６４の露出部分の側面がエッチングされ、ベースめっき層６４のソルダーレジスト層５６から露出した側面の径が、図４に示すように細くなる問題があった。 When the base layer 58 of the component mounting pad 80 and the base plating layer 64 of the bump 60 are electrically connected, Cu is generated by the battery reaction between the base layer 58 including Au and the base plating layer 64 composed of Cu. There is a problem that the side surface of the exposed portion of the base plating layer 64 is etched and the diameter of the side surface exposed from the solder resist layer 56 of the base plating layer 64 becomes thin as shown in FIG.

本発明に係るプリント配線板の製造方法は、基部絶縁層を形成することと、前記基部絶縁層上に複数の導体層を形成することと、前記基部絶縁層上および前記導体層上にソルダーレジスト層を形成することと、前記ソルダーレジスト層に、前記複数の導体層の各々を導体パッドとして露出させる複数の開口を形成することと、一部の開口内の導体パッド上に、前記導体層と異なる金属からなる下地層を形成することと、前記開口内および前記ソルダーレジスト層の上に、シード層を形成することと、前記一部の導体パッドを除く残りの導体パッド上の開口内に、前記導体層と同じ金属からなるベースめっき層を含むバンプを形成することと、サイドエッチング抑制剤を含むエッチング液を用いて、前記シード層を除去することと、を含む。 The method for manufacturing a printed wiring board according to the present invention includes forming a base insulating layer, forming a plurality of conductor layers on the base insulating layer, and solder resist on the base insulating layer and the conductor layer. Forming a layer, forming a plurality of openings in the solder resist layer to expose each of the plurality of conductor layers as a conductor pad, and forming the conductor layer on the conductor pad in some of the openings. Forming a base layer made of different metals, forming a seed layer in the opening and on the solder resist layer, and in the opening on the remaining conductor pads except some of the conductor pads. It includes forming a bump containing a base plating layer made of the same metal as the conductor layer, and removing the seed layer with an etching solution containing a side etching inhibitor.

本発明のプリント配線板の製造方法が対象とするプリント配線板の一実施形態を説明するための断面図である。It is sectional drawing for demonstrating one Embodiment of the printed wiring board which is the object of the manufacturing method of the printed wiring board of this invention. 本発明のプリント配線板の製造方法が対象とするプリント配線板の他の実施形態を説明するための断面図である。It is sectional drawing for demonstrating another embodiment of the printed wiring board which is the object of the manufacturing method of the printed wiring board of this invention. 本発明の一実施形態のプリント配線板の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the printed wiring board of one Embodiment of this invention. 本発明の一実施形態のプリント配線板の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the printed wiring board of one Embodiment of this invention. 本発明の一実施形態のプリント配線板の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the printed wiring board of one Embodiment of this invention. 本発明の一実施形態のプリント配線板の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the printed wiring board of one Embodiment of this invention. 本発明の一実施形態のプリント配線板の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the printed wiring board of one Embodiment of this invention. 本発明の一実施形態のプリント配線板の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the printed wiring board of one Embodiment of this invention. 従来のプリント配線板の一実施形態を説明するための断面図である。It is sectional drawing for demonstrating one Embodiment of the conventional printed wiring board.

＜本発明のプリント配線板の製造方法によって製造されたプリント配線板について＞
本発明のプリント配線板の製造方法に従って製造されたプリント配線板の一実施形態が、図面を参照して説明される。図１には、実施形態のプリント配線板１０の一部が拡大して示されている。プリント配線板１０は、コア基板（図示せず）の片面または両面に所定の回路パターンを有する導体層と樹脂絶縁層とを交互に積層してなるコア付き基板であってよい。コア基板の両面に導体層を形成する場合には、コア基板を介して対向する導体層同士は、スルーホール導体（図示せず）を介して接続されていてもよい。あるいは、プリント配線板１０は、コア基板の代わりに支持板（図示せず）上で導体層と樹脂絶縁層とを交互に積層した後、支持板を除去してなるコアレス基板であってもよい。いずれにせよ、プリント配線板１０は、図１に示すように、少なくとも１層の樹脂絶縁層のうち最外に配置されたものである基部絶縁層１２と、基部絶縁層１２上に形成された、所定の回路パターンを有する導体層１４と、基部絶縁層１２および導体層１４上に形成されたソルダーレジスト層１６とを備えている。基部絶縁層１２の下層には他の複数の導体層および樹脂絶縁層が交互に設けられている場合が多いが、図では省略されている。しかし、プリント配線板１０は、１層の基部絶縁層１２と１層の導体層１４とからなるものでもよい。 <About the printed wiring board manufactured by the method for manufacturing the printed wiring board of the present invention>
An embodiment of a printed wiring board manufactured according to the method for manufacturing a printed wiring board of the present invention will be described with reference to the drawings. In FIG. 1, a part of the printed wiring board 10 of the embodiment is shown in an enlarged manner. The printed wiring board 10 may be a board with a core formed by alternately laminating conductor layers and resin insulating layers having a predetermined circuit pattern on one side or both sides of a core board (not shown). When the conductor layers are formed on both sides of the core substrate, the conductor layers facing each other via the core substrate may be connected to each other via a through-hole conductor (not shown). Alternatively, the printed wiring board 10 may be a coreless substrate obtained by alternately laminating conductor layers and resin insulating layers on a support plate (not shown) instead of the core substrate, and then removing the support plate. .. In any case, as shown in FIG. 1, the printed wiring board 10 is formed on the base insulating layer 12 which is the outermost one of at least one resin insulating layer and the base insulating layer 12. A conductor layer 14 having a predetermined circuit pattern, and a solder resist layer 16 formed on the base insulating layer 12 and the conductor layer 14 are provided. In many cases, a plurality of other conductor layers and a resin insulating layer are alternately provided in the lower layer of the base insulating layer 12, but they are omitted in the drawing. However, the printed wiring board 10 may be composed of one layer of the base insulating layer 12 and one layer of the conductor layer 14.

基部絶縁層１２は、例えばシリカやアルミナ等の無機フィラーとエポキシ系樹脂とを含む樹脂組成物等で構成することができる。導体層１４は導電性金属、例えば銅を主成分とする金属で形成される。 The base insulating layer 12 can be made of, for example, a resin composition containing an inorganic filler such as silica or alumina and an epoxy resin. The conductor layer 14 is formed of a conductive metal, for example, a metal containing copper as a main component.

ソルダーレジスト層１６は、導体層１４の一部を第１の導体パッド１４ａとして露出させる第１の開口１６ａと、導体層１４のさらに他の一部を第２の導体パッド１４ｂとして露出させる第２の開口１６ｂとを有している。 The solder resist layer 16 has a first opening 16a that exposes a part of the conductor layer 14 as a first conductor pad 14a, and a second opening 16a that exposes a further part of the conductor layer 14 as a second conductor pad 14b. It has an opening 16b of.

第１の導体パッド１４ａ上には第１のバンプ２０が形成されている。第１のバンプ２０は第１の導体パッド１４ａ上に下地層を介さず直接形成されている。第１のバンプ２０は、第１の開口１６ａ内に形成された例えば銅からなるシード層３６と、シード層３６の上に形成されたベースめっき層２４と、ベースめっき層２４上に例えばニッケルからなる中間層２６を介して形成された略半球状のトップめっき層２８とを有する。 A first bump 20 is formed on the first conductor pad 14a. The first bump 20 is formed directly on the first conductor pad 14a without a base layer. The first bump 20 is formed of a seed layer 36 made of copper, for example, formed in the first opening 16a, a base plating layer 24 formed on the seed layer 36, and nickel, for example, on the base plating layer 24. It has a substantially hemispherical top plating layer 28 formed via an intermediate layer 26.

ベースめっき層２４は、導体層１４と同種の導電性金属、例えば銅を主成分とする金属から形成されている。ベースめっき層２４は、ソルダーレジスト層１６の表面（基部絶縁層１２とは反対側の面）を超える高さまで形成する。これにより第１のバンプ２０が第１の開口１６ａ内に安定して保持される。ソルダーレジスト層１６の表面からベースめっき層２４の上端面２４ａまでの高さＢ１は３μｍ〜１５μｍの範囲内とすることが好ましい。 The base plating layer 24 is formed of a conductive metal of the same type as the conductor layer 14, for example, a metal containing copper as a main component. The base plating layer 24 is formed to a height exceeding the surface of the solder resist layer 16 (the surface opposite to the base insulating layer 12). As a result, the first bump 20 is stably held in the first opening 16a. The height B1 from the surface of the solder resist layer 16 to the upper end surface 24a of the base plating layer 24 is preferably in the range of 3 μm to 15 μm.

トップめっき層２８は、ベースめっき層２４よりも融点が低く、リフロー処理により溶融して図１示すような略半球状に整形される金属、例えばスズを主成分とする金属からなる。トップめっき層２８の厚み（第１のバンプ２０の外周面においてトップめっき層２８の下端からトップめっき層の頂部までの垂直方向の距離Ａ１）は２０μｍ〜４０μｍの範囲とすることが好ましい。トップめっき層２８の厚みをこの範囲とすることで、第１のバンプ２０と、プリント配線板１０に実装される半導体チップやメモリなど電子部品の接続パッド（図示せず）との間で良好な接続信頼性が得られる。 The top plating layer 28 has a melting point lower than that of the base plating layer 24, and is made of a metal that is melted by a reflow treatment and shaped into a substantially hemispherical shape as shown in FIG. 1, for example, a metal containing tin as a main component. The thickness of the top plating layer 28 (the vertical distance A1 from the lower end of the top plating layer 28 to the top of the top plating layer on the outer peripheral surface of the first bump 20) is preferably in the range of 20 μm to 40 μm. By setting the thickness of the top plating layer 28 within this range, it is good between the first bump 20 and the connection pad (not shown) of an electronic component such as a semiconductor chip or memory mounted on the printed wiring board 10. Connection reliability is obtained.

第２の導体パッド１４ｂ上には下地層１８が形成されている。下地層１８としては、例えば、第２の導体パッド１４ｂの表面に形成されたニッケル層とニッケル層上に形成されたパラジウム層とパラジウム層上に形成された金層とを例示することができる。その他、ニッケル層とニッケル層上に形成された金層とを例示することができる。第２の開口１６ｂ内の第２の導体パッド１４ｂ上に下地層１８を形成し、コンデンサなどのディスクリート部品を搭載するための部品搭載用パッド４０を形成している。 A base layer 18 is formed on the second conductor pad 14b. Examples of the base layer 18 include a nickel layer formed on the surface of the second conductor pad 14b, a palladium layer formed on the nickel layer, and a gold layer formed on the palladium layer. In addition, a nickel layer and a gold layer formed on the nickel layer can be exemplified. The base layer 18 is formed on the second conductor pad 14b in the second opening 16b, and the component mounting pad 40 for mounting a discrete component such as a capacitor is formed.

図２は、本発明のプリント配線板の製造方法が対象とするプリント配線板の他の実施形態を説明するための断面図である。図２に示す例において、図１に示す例と異なる点は、バンプとして、大径の第１のバンプ２０の他に、小径の第２のバンプ２２を形成した点である。第２のバンプ２２は、第３の導体パッド１４ｃ上に下地層を介さずに直接形成されている。第２のバンプ２２は、第３の開口１６ｃ内に形成されたベースめっき層３０と、ベースめっき層３０上に例えばニッケルからなる中間層３２を介して形成された略半球状のトップめっき層３４とを有する。 FIG. 2 is a cross-sectional view for explaining another embodiment of the printed wiring board targeted by the method for manufacturing a printed wiring board of the present invention. In the example shown in FIG. 2, the difference from the example shown in FIG. 1 is that a second bump 22 having a small diameter is formed in addition to the first bump 20 having a large diameter as a bump. The second bump 22 is formed directly on the third conductor pad 14c without a base layer. The second bump 22 is a substantially hemispherical top plating layer 34 formed on the base plating layer 30 via an intermediate layer 32 made of, for example, nickel, and a base plating layer 30 formed in the third opening 16c. And have.

トップめっき層３４は、ベースめっき層３０よりも融点が低く、リフロー処理により溶融して図２に示すような略半球状に整形される金属、例えばスズを主成分とする金属からなる。トップめっき層３４の厚み（第２のバンプ２２の外周面においてトップめっき層３４の下端からトップめっき層３４の頂部までの垂直方向の距離Ａ２）は２０μｍ〜４０μｍの範囲とすることが好ましい。トップめっき層３４の厚みをこの範囲とすることで、第２のバンプ２２と、プリント配線板１０に実装される半導体チップやメモリなど電子部品の接続パッド（図示せず）との間で良好な接続信頼性が得られる。 The top plating layer 34 has a melting point lower than that of the base plating layer 30, and is made of a metal that is melted by a reflow treatment and shaped into a substantially hemispherical shape as shown in FIG. 2, for example, a metal containing tin as a main component. The thickness of the top plating layer 34 (the vertical distance A2 from the lower end of the top plating layer 34 to the top of the top plating layer 34 on the outer peripheral surface of the second bump 22) is preferably in the range of 20 μm to 40 μm. By setting the thickness of the top plating layer 34 in this range, it is good between the second bump 22 and the connection pad (not shown) of an electronic component such as a semiconductor chip or memory mounted on the printed wiring board 10. Connection reliability is obtained.

図２に示す実施形態のプリント配線板１０では、ベースめっき層２４とベースめっき層３０とは一緒に形成されて、ベースめっき層２４の上端面２４ａとベースめっき層３０の上端面３０ａとは互いに同一の高さにされている。また、中間層２６と中間層３２とは一緒に形成されて、互いに同一の厚み（高さ）にされている。そして、トップめっき層２８とトップめっき層３４とは一緒に形成されるとともにそれぞれ金属めっき量を調節されて、リフロー処理による溶融後の厚み（高さ）が互いに同一にされている。 In the printed wiring board 10 of the embodiment shown in FIG. 2, the base plating layer 24 and the base plating layer 30 are formed together, and the upper end surface 24a of the base plating layer 24 and the upper end surface 30a of the base plating layer 30 are mutually formed. It is the same height. Further, the intermediate layer 26 and the intermediate layer 32 are formed together and have the same thickness (height) as each other. The top plating layer 28 and the top plating layer 34 are formed together and the amount of metal plating is adjusted to make the thickness (height) after melting by the reflow treatment the same.

図２に示す例において、第１のバンプ２０は電源もしくはグランド線との接続に用いることができる。第１のバンプ２０よりも径の小さい第２のバンプ２２は信号線との接続に用いることができる。 In the example shown in FIG. 2, the first bump 20 can be used for connection with a power supply or a ground wire. The second bump 22 having a diameter smaller than that of the first bump 20 can be used for connection with the signal line.

＜本発明の一実施形態のプリント配線板の製造方法について＞
以下、図１に示すプリント配線板１０を製造するための、本発明の一実施形態に係るプリント配線板の製造方法を、図３Ａ〜図３Ｈを参照して説明する。なお、図２に示すプリント配線板１０も第１のバンプ形成時に第２のバンプも形成することで、同様の製造方法で製造される。 <About the manufacturing method of the printed wiring board of one Embodiment of this invention>
Hereinafter, a method for manufacturing a printed wiring board according to an embodiment of the present invention for manufacturing the printed wiring board 10 shown in FIG. 1 will be described with reference to FIGS. 3A to 3H. The printed wiring board 10 shown in FIG. 2 is also manufactured by the same manufacturing method by forming the second bump at the time of forming the first bump.

図３Ａには、公知の方法を用いて、基部絶縁層１２上に所定の回路パターンを有する導体層１４およびソルダーレジスト層１６が形成された中間体が示されている。基部絶縁層１２の下層には他の複数の導体層および樹脂絶縁層が交互に形成されている場合が多いが、図では省略されている。複数の導体層および樹脂絶縁層はコア基板上もしくは後に除去可能な支持板上で積層することができる。しかし、プリント配線板１０は、基部絶縁層１２としての１層の樹脂絶縁層と１層の導体層１４とからなるものでもよく、この場合この樹脂絶縁層が基部絶縁層１２に相当する。基部絶縁層１２には、シリカやアルミナ等の無機フィラーとエポキシ系樹脂とを含むビルドアップ用絶縁樹脂フィルムを用いることができる。 FIG. 3A shows an intermediate in which a conductor layer 14 and a solder resist layer 16 having a predetermined circuit pattern are formed on a base insulating layer 12 by a known method. In many cases, a plurality of other conductor layers and a resin insulating layer are alternately formed in the lower layer of the base insulating layer 12, but they are omitted in the drawing. The plurality of conductor layers and the resin insulating layer can be laminated on the core substrate or on a support plate that can be removed later. However, the printed wiring board 10 may be composed of one resin insulating layer as the base insulating layer 12 and one conductor layer 14, and in this case, the resin insulating layer corresponds to the base insulating layer 12. For the base insulating layer 12, a build-up insulating resin film containing an inorganic filler such as silica or alumina and an epoxy resin can be used.

図３Ｂに示すように、ソルダーレジスト層１６に、導体層１４の一部の導体パッド１４ａを露出させる第１の開口１６ａと、導体層１４の残りの導体パッド１４ｂを露出させる第２の開口１６ｂを形成する。第１の開口１６ａおよび第２の開口１６ｂの形成は、従来から公知の方法、例えばマスクを介してリソグラフィーを用いて開口する方法、炭酸ガスレーザーまたはＵＶ−ＹＡＧレーザー等を用いて開口する方法、をとることができる。 As shown in FIG. 3B, the solder resist layer 16 has a first opening 16a that exposes a part of the conductor pads 14a of the conductor layer 14 and a second opening 16b that exposes the remaining conductor pads 14b of the conductor layer 14. To form. The first opening 16a and the second opening 16b are formed by a conventionally known method, for example, a method of opening using a lithography through a mask, a method of opening using a carbon dioxide laser, a UV-YAG laser, or the like. Can be taken.

図３Ｃに示すように、バンプを形成する予定の導体層１４上をマスク（図示しない）で塞いだ状態で、第２の開口１６ｂ上に、めっきにより例えばニッケル層、パラジウム層、金層がこの順に積層された下地層１８が形成される。このように、導体層１４と下地層１８とは異なる金属から構成される。 As shown in FIG. 3C, in a state where the conductor layer 14 on which the bumps are to be formed is covered with a mask (not shown), for example, a nickel layer, a palladium layer, and a gold layer are formed on the second opening 16b by plating. The base layer 18 laminated in this order is formed. As described above, the conductor layer 14 and the base layer 18 are made of different metals.

図３Ｄに示すように、例えば無電解銅めっき処理等の無電解めっき処理が行われ、中間体のソルダーレジスト層１６の表面および第１、第２の開口１６ａ、１６ｂの側面上と、導体パッド１４ａ上と、下地層１８上に、シード層３６が形成される。 As shown in FIG. 3D, an electroless plating treatment such as an electroless copper plating treatment is performed, and the surface of the solder resist layer 16 of the intermediate and the side surfaces of the first and second openings 16a and 16b and the conductor pad The seed layer 36 is formed on the 14a and the base layer 18.

図３Ｅに示すように、バンプを形成しない一部の導体層１４上をマスク（図示しない）で塞いだ状態で、公知の方法に従って例えば電解めっき処理が行われ、シード層３６上のバンプを形成する開口１６ａに、例えば銅を主成分とするベースめっき層２４が形成される。ベースめっき層２４は、ソルダーレジスト層１６の表面（基部絶縁層１２とは反対側の面）を超える高さまで形成する。 As shown in FIG. 3E, in a state where a part of the conductor layer 14 that does not form bumps is covered with a mask (not shown), for example, electrolytic plating is performed according to a known method to form bumps on the seed layer 36. A base plating layer 24 containing, for example, copper as a main component is formed in the opening 16a. The base plating layer 24 is formed to a height exceeding the surface of the solder resist layer 16 (the surface opposite to the base insulating layer 12).

図３Ｆに示されるように、サイドエッチング抑制剤を含むエッチング液を用いて、シード層３６を除去する。このシード層３６の除去のためのエッチングは、マスクなどを使用せずに、シード層３６以外の露出した表面に対しても適用される。その後、図示していないが、さらに、例えば電解めっき処理が行われ、ベースめっき層２４の上端面２４ａ上に、中間層２６を介在させてトップめっき層２８が形成される。トップめっき層２８は、ベースめっき層２４よりも融点が低くリフロー処理により溶融して略半球状に整形される金属、例えばスズを主成分とする金属からなる。トップめっき層２８の厚みは、好ましくは２０μｍ〜４０μｍの範囲内とされる。 As shown in FIG. 3F, the seed layer 36 is removed using an etching solution containing a side etching inhibitor. The etching for removing the seed layer 36 is also applied to the exposed surface other than the seed layer 36 without using a mask or the like. After that, although not shown, for example, an electrolytic plating process is further performed to form a top plating layer 28 on the upper end surface 24a of the base plating layer 24 with an intermediate layer 26 interposed therebetween. The top plating layer 28 has a melting point lower than that of the base plating layer 24 and is made of a metal that is melted by a reflow treatment and shaped into a substantially hemispherical shape, for example, a metal containing tin as a main component. The thickness of the top plating layer 28 is preferably in the range of 20 μm to 40 μm.

上述した本発明のプリント配線板の製造方法によれば、銅からなるシード層３６の除去に用いるエッチング液がサイドエッチング抑制剤を含んでいるため、シード層３６を除去するとともに、バンプを形成するベースめっき層２４のソルダーレジスト層１６より上部の頭部の側面において、若干エッチングされたのちそれぞれの表面に防蝕被膜が形成され、それ以後ベースめっき層２４がエッチングされることがなくなる。 According to the method for manufacturing a printed wiring board of the present invention described above, since the etching solution used for removing the seed layer 36 made of copper contains a side etching inhibitor, the seed layer 36 is removed and bumps are formed. On the side surface of the head of the base plating layer 24 above the solder resist layer 16, after being slightly etched, an anticorrosion film is formed on each surface, and the base plating layer 24 is not etched thereafter.

本発明の一実施形態のサイドエッチング抑制剤を含むエッチング液とは、シード層３６を完全に除去することができる一方、銅からなるベースめっき層３０のソルダーレジスト層１６から露出した頭部の側面に防蝕被膜を形成し、防蝕被膜が形成された後のエッチングを防止できる機能をいう。 The etching solution containing the side etching inhibitor according to the embodiment of the present invention can completely remove the seed layer 36, while the side surface of the head exposed from the solder resist layer 16 of the base plating layer 30 made of copper. It is a function that can prevent etching after the corrosion-resistant film is formed by forming an anti-corrosion film on the surface.

そのため、部品搭載用パッド４０の下地層１８とバンプ２０のベースめっき層２４とが電気的に接続されている場合でも、Ａｕを含む下地層１８とＣｕからなるベースめっき層２４との電池反応により、Ｃｕからなるベースめっき層２４の露出部分の側面がエッチングされ、ベースめっき層２４のソルダーレジスト層１６から露出した側面の径が細くなる問題を解決することができる。 Therefore, even when the base layer 18 of the component mounting pad 40 and the base plating layer 24 of the bump 20 are electrically connected, the battery reaction between the base layer 18 containing Au and the base plating layer 24 made of Cu causes the battery reaction. It is possible to solve the problem that the side surface of the exposed portion of the base plating layer 24 made of Cu is etched and the diameter of the side surface exposed from the solder resist layer 16 of the base plating layer 24 becomes small.

１０プリント配線板
１２基部絶縁層
１４導体層
１４ａ第１の導体パッド
１４ｂ第２の導体パッド
１４ｃ第３の導体パッド
１６ソルダーレジスト層
１６ａ第１の開口
１６ｂ第２の開口
１６ｃ第３の開口
２０第１のバンプ
２２第２のバンプ
２４、３０ベースめっき層
２８、３４トップめっき層
３６シード層
４０部品搭載用パッド 10 Printed wiring board 12 Base insulation layer 14 Conductor layer 14a First conductor pad 14b Second conductor pad 14c Third conductor pad 16 Solder resist layer 16a First opening 16b Second opening 16c Third opening 20th 1 bump 22 2nd bump 24, 30 Base plating layer 28, 34 Top plating layer 36 Seed layer 40 Parts mounting pad

Claims

It is a manufacturing method of printed wiring boards.
Forming the base insulation layer and
Forming a plurality of conductor layers on the base insulating layer and
Forming a solder resist layer on the base insulating layer and the conductor layer,
To form a plurality of openings in the solder resist layer to expose each of the plurality of conductor layers as a conductor pad.
Forming a base layer made of a metal different from the conductor layer on the conductor pad in a part of the openings, and
Forming a seed layer in the opening and on the solder resist layer,
To form a bump containing a base plating layer made of the same metal as the conductor layer in the openings on the remaining conductor pads except for some of the conductor pads.
This includes removing the seed layer with an etching solution containing a side etching inhibitor.

The method for manufacturing a printed wiring board according to claim 1, wherein a top plating layer is formed on the base plating layer via an intermediate layer, and the top plating layer is reflowed to be substantially hemispherical. And, including.

The method for manufacturing a printed wiring board according to claim 1, wherein forming the bump includes forming a first bump and a second bump having a diameter smaller than that of the first bump. ..

The method for manufacturing a printed wiring board according to claim 1, wherein the conductor layer and the base plating layer are each formed from a metal containing copper as a main component.

The method for manufacturing a printed wiring board according to claim 1, wherein the base layer is formed from a nickel layer, a palladium layer, and a gold layer which are sequentially laminated.

The method for manufacturing a printed wiring board according to claim 2, wherein the intermediate layer is formed of a metal containing nickel as a main component.