JP2021048234A - Semiconductor laser light source device - Google Patents
Semiconductor laser light source device Download PDFInfo
- Publication number
- JP2021048234A JP2021048234A JP2019169455A JP2019169455A JP2021048234A JP 2021048234 A JP2021048234 A JP 2021048234A JP 2019169455 A JP2019169455 A JP 2019169455A JP 2019169455 A JP2019169455 A JP 2019169455A JP 2021048234 A JP2021048234 A JP 2021048234A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- submount
- chip
- feeding pin
- light source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
Description
本発明は、半導体レーザ光源装置に関し、特に、複数の半導体レーザチップを有する半導体レーザ光源装置に関する。 The present invention relates to a semiconductor laser light source device, and more particularly to a semiconductor laser light source device having a plurality of semiconductor laser chips.
従来、サブマウントに半導体レーザチップが載置されてなる素子(チップオンサブマウント素子、「CoS素子」とも称される。)が、同一パッケージに複数搭載された、半導体レーザ光源装置が知られている(例えば特許文献1参照。)。 Conventionally, a semiconductor laser light source device in which a plurality of elements (chip-on-submount elements, also referred to as "CoS elements") in which a semiconductor laser chip is mounted on a submount is mounted in the same package is known. (See, for example, Patent Document 1).
ところで、半導体レーザチップの導通試験は、通常、パッケージに組み上げられた後に実行されており、その時点でチップの不具合が確認されると材料等が無駄になる。特に、上記特許文献1に開示された構成のように、複数のチップオンサブマウント素子が同一パッケージに組み込まれた場合、1つの素子でも初期不良が生じていると、導通試験でパッケージ全体が不良品となって材料等の無駄が大きい。
By the way, the continuity test of a semiconductor laser chip is usually executed after being assembled into a package, and if a defect of the chip is confirmed at that time, materials and the like are wasted. In particular, when a plurality of chip-on-submount elements are incorporated in the same package as in the configuration disclosed in
例えば、単一の半導体レーザチップの歩留まりが95%であるとしても、同一のパッケージに10個の半導体レーザチップが搭載されていると、同一のパッケージ内に1つの不良状態の素子が含まれる確率は約60%程度となる。このため、半導体レーザチップ毎に導通試験が行えるのが好ましい。 For example, even if the yield of a single semiconductor laser chip is 95%, if 10 semiconductor laser chips are mounted in the same package, the probability that one defective element is included in the same package. Is about 60%. Therefore, it is preferable that the continuity test can be performed for each semiconductor laser chip.
一方で、各半導体レーザチップがステムブロック上に固定される前、すなわち個々で独立した状態で導通試験等を行って不良を確認する方式が考えられるが、不良確認のためにレーザチップにピン押圧が行われると、押圧時の荷重によりレーザチップが破壊されたり、または、ダメージが加わり短寿命になったり、といった問題がある。 On the other hand, before each semiconductor laser chip is fixed on the stem block, that is, in an independent state, a continuity test or the like is performed to confirm the defect. However, a pin is pressed against the laser chip to confirm the defect. If this is done, there is a problem that the laser chip is destroyed by the load at the time of pressing, or the life is shortened due to damage.
かかる観点から、下記特許文献2には、半導体レーザチップがステムブロック上に固定された後であっても、半導体レーザチップ毎に導通試験を行うことのできる、チップオンサブマウント素子及びその製造方法が開示されている。
From this point of view,
近年、市場からは、より小型で高輝度の半導体レーザ光源装置の要求が高まりを見せている。本発明者らの鋭意研究により、特許文献2に開示された構造のチップオンサブマウント素子を複数用いて小型の半導体レーザ光源装置を実現しようとすると、ワイヤ(ボンディングワイヤ)の取り回しの空間を確保する必要があるため、小型化には限界があることを突き止めた。
In recent years, the demand for smaller and higher-brightness semiconductor laser light source devices has been increasing from the market. As a result of diligent research by the present inventors, when trying to realize a small semiconductor laser light source device by using a plurality of chip-on-submount elements having the structure disclosed in
本発明は、上記の課題に鑑み、複数のチップオンサブマウント素子を搭載しながらも、従来より小型の半導体レーザ光源装置を提供することを目的とする。 In view of the above problems, an object of the present invention is to provide a semiconductor laser light source device smaller than the conventional one while mounting a plurality of chip-on-submount elements.
本発明に係る半導体レーザ光源装置は、
第一導電領域と、前記第一導電領域に対して電気的に絶縁された第二導電領域とを有し、前記第一導電領域と前記第二導電領域とが非対称な位置関係で配置された、サブマウントと、
前記サブマウントの前記第一導電領域上に載置された半導体レーザチップと、
前記サブマウントと前記半導体レーザチップとを含んでなる、複数個のチップオンサブマウント素子が、電気的に直列に接続された状態で相互に離間して載置された、ステムブロックと、
電気的に両端に位置する一対の前記チップオンサブマウント素子に対して、それぞれ電気的に接続される、第一給電ピン及び第二給電ピンからなる一対の給電ピンと、を有し、
前記第一給電ピンは、当該第一給電ピンに最も近い前記チップオンサブマウント素子である第一チップオンサブマウント素子が備える前記サブマウントの領域のうち、前記半導体レーザチップよりも、前記第二給電ピン側に位置する領域に、ワイヤ接続されていることを特徴とする。
The semiconductor laser light source device according to the present invention is
It has a first conductive region and a second conductive region that is electrically insulated from the first conductive region, and the first conductive region and the second conductive region are arranged in an asymmetric positional relationship. , Submount and
A semiconductor laser chip mounted on the first conductive region of the submount,
A stem block in which a plurality of chip-on-submount elements including the submount and the semiconductor laser chip are mounted so as to be separated from each other in a state of being electrically connected in series.
It has a pair of feeding pins composed of a first feeding pin and a second feeding pin, which are electrically connected to the pair of chip-on-submount elements electrically located at both ends.
The first feeding pin is the second more than the semiconductor laser chip in the submount region included in the first chip-on-submount element which is the chip-on-submount element closest to the first feeding pin. It is characterized in that it is connected to a wire in a region located on the power feeding pin side.
隣接するチップオンサブマウント素子(以下、適宜「CoS素子」と略記する。)同士、及びCoS素子と給電ピンをワイヤ接続するためには、ワイヤを取り回すための空間が必要となる。 In order to wire-connect the adjacent chip-on-submount elements (hereinafter, abbreviated as "CoS element" as appropriate), and the CoS element and the feeding pin, a space for routing the wires is required.
上記の構成によれば、第一給電ピンは、この第一給電ピンに最も近い第一CoS素子に対して、第一CoS素子に搭載された半導体レーザチップよりも、第二給電ピン側でワイヤ接続される。このため、第一給電ピンを第一CoS素子側に接近させたとしても、第一CoS素子上でワイヤ接続される箇所と第一給電ピンとの間の距離は一定程度確保されるため、ワイヤを取り回すための空間が確保できる。 According to the above configuration, the first feeding pin is a wire to the first CoS element closest to the first feeding pin on the second feeding pin side of the semiconductor laser chip mounted on the first CoS element. Be connected. Therefore, even if the first feeding pin is brought closer to the first CoS element side, the distance between the wire-connected portion on the first CoS element and the first feeding pin is secured to a certain extent, so that the wire is used. Space for handling can be secured.
これにより、CoS素子と第一給電ピンの離間距離が近接できるため、装置全体の小型化が実現される。詳細は「発明の詳細な説明」の項で後述される。 As a result, the distance between the CoS element and the first feeding pin can be brought close to each other, so that the entire device can be miniaturized. Details will be described later in the section "Detailed Description of the Invention".
前記第一CoS素子に対して前記第二給電ピン側に隣接する前記CoS素子は、前記第一CoS素子が備える前記サブマウントの領域のうち、前記半導体レーザチップよりも前記第一給電ピン側に位置する領域に、ワイヤ接続されているものとしても構わない。 The CoS element adjacent to the second feeding pin side with respect to the first CoS element is located on the first feeding pin side of the submount region included in the first CoS element with respect to the semiconductor laser chip. It may be wire-connected to the region where it is located.
前記ステムブロック上に載置された全ての前記サブマウントは、同一の形状を呈した前記サブマウントが、同一の向き、又は前記ステムブロックの面上で所定の角度だけ回転させた状態で配置されているものとしても構わない。 All the submounts mounted on the stem block are arranged in a state in which the submounts having the same shape are rotated in the same direction or by a predetermined angle on the surface of the stem block. It doesn't matter if it is.
上記構成によれば、全てのサブマウントとして、同一設計下で生成された素子を利用することができるため、高い信頼性を維持しつつ、低い製造コストの下で、小型で高輝度の半導体レーザ光源装置が実現される。 According to the above configuration, elements generated under the same design can be used as all submounts, so that a small and high-brightness semiconductor laser can be used at a low manufacturing cost while maintaining high reliability. A light source device is realized.
上記において、前記第一CoS素子が備える前記サブマウントは、前記第二給電ピンに最も近い前記CoS素子である第二CoS素子が備える前記サブマウントを、180°回転させた状態で配置されているものとしても構わない。 In the above, the submount included in the first CoS element is arranged in a state in which the submount included in the second CoS element, which is the CoS element closest to the second feeding pin, is rotated by 180 °. It doesn't matter if it is.
前記第一CoS素子に対して前記第二給電ピン側に隣接する前記CoS素子は、前記第一CoS素子が備える前記サブマウントの領域のうち、前記半導体レーザチップよりも前記第二給電ピン側に位置する領域に、ワイヤ接続されているものとしても構わない。 The CoS element adjacent to the second feeding pin side with respect to the first CoS element is located on the second feeding pin side of the submount region included in the first CoS element with respect to the semiconductor laser chip. It may be wire-connected to the region where it is located.
かかる構成によれば、第一給電ピンを第一CoS素子側に更に接近させることができるため、半導体レーザ光源装置の更なる小型化が実現される。 According to such a configuration, the first feeding pin can be further brought closer to the first CoS element side, so that the semiconductor laser light source device can be further miniaturized.
前記第二給電ピンは、当該第二給電ピンに最も近い前記CoS素子である第二CoS素子が備える前記サブマウントの領域のうち、前記半導体レーザチップよりも前記第一給電ピン側に位置する領域に、ワイヤ接続されているものとしても構わない。 The second feeding pin is a region located on the first feeding pin side of the semiconductor laser chip in the submount region included in the second CoS element, which is the CoS element closest to the second feeding pin. It may be connected to a wire.
かかる構成によれば、第一給電ピンを第一CoS素子側に接近させると共に、第二給電ピンを第二CoS素子側に接近させることができるため、半導体レーザ光源装置の更なる小型化が実現される。 According to this configuration, the first feeding pin can be brought closer to the first CoS element side and the second feeding pin can be brought closer to the second CoS element side, so that the semiconductor laser light source device can be further miniaturized. Will be done.
前記第一導電領域は、L字型形状を呈し、
前記第二導電領域は、矩形型形状を呈しているものとしても構わない。
The first conductive region has an L-shape and has an L-shape.
The second conductive region may have a rectangular shape.
前記第二給電ピンは、前記第一導電領域に対してワイヤ接続され、
前記第二給電ピンから前記第一給電ピンに向かって電流が流れるものとしても構わない。
The second feeding pin is wire-connected to the first conductive region.
A current may flow from the second feeding pin toward the first feeding pin.
上記の構成によれば、サブマウントの第一導電領域が、半導体レーザチップのp層側に接触される。半導体レーザチップにおいて、発光層はn層よりもp層に近い位置に存在するため、p層側をサブマウントに近づけることで、高い冷却性能が実現される。この結果、半導体レーザチップに対する高い冷却性能を確保しつつも、小型で高輝度な半導体レーザ光源装置が実現される。 According to the above configuration, the first conductive region of the submount is brought into contact with the p-layer side of the semiconductor laser chip. In a semiconductor laser chip, since the light emitting layer is located closer to the p layer than the n layer, high cooling performance is realized by bringing the p layer side closer to the submount. As a result, a compact and high-brightness semiconductor laser light source device is realized while ensuring high cooling performance for the semiconductor laser chip.
前記第二給電ピンは、当該第二給電ピンに最も近い前記CoS素子である第二CoS素子が備える前記サブマウントの領域のうち、前記半導体レーザチップよりも前記第一給電ピン側に位置する領域に、ワイヤ接続されているものとしても構わない。 The second feeding pin is a region located on the first feeding pin side of the semiconductor laser chip in the submount region included in the second CoS element, which is the CoS element closest to the second feeding pin. It may be connected to a wire.
上記構成によれば、第一給電ピンのみならず、第二給電ピンについても、CoS素子に対して近接して配置できる。これにより、従来よりも更に小型の半導体レーザ光源装置が実現される。 According to the above configuration, not only the first feeding pin but also the second feeding pin can be arranged close to the CoS element. As a result, a semiconductor laser light source device that is even smaller than the conventional one is realized.
隣接する半導体レーザチップ同士の間隔が実質的に等しいものとしても構わない。ここで、「間隔が実質的に等しい」とは、各間隔の最大値と最小値の差が、各間隔の平均値に対して1%未満であることを指す。 The distance between adjacent semiconductor laser chips may be substantially equal. Here, "the intervals are substantially equal" means that the difference between the maximum value and the minimum value of each interval is less than 1% with respect to the average value of each interval.
かかる構成によれば、例えば、各半導体レーザチップから出射されたレーザ光が入射される、レンズなどの光学系を実装するにあたって、複数のレンズが均等に配置されてなるレンズアレイを用いることができるなど、光学的な設計が容易化される。 According to such a configuration, for example, in mounting an optical system such as a lens to which a laser beam emitted from each semiconductor laser chip is incident, a lens array in which a plurality of lenses are evenly arranged can be used. Such as, the optical design is facilitated.
前記第一給電ピンと前記CoS素子、隣接する前記CoS素子同士、及び前記第二給電ピンと前記CoS素子を接続するワイヤは、直径が10μm以上、100μm以下であるものとしても構わない。より詳細には、前記ワイヤは、直径が1mil(25.4μm)以上、2mil(50.8μm)以下であるものとしても構わない。 The wire connecting the first feeding pin and the CoS element, the adjacent CoS elements, and the second feeding pin and the CoS element may have a diameter of 10 μm or more and 100 μm or less. More specifically, the wire may have a diameter of 1 mil (25.4 μm) or more and 2 mil (50.8 μm) or less.
例えば、φ2milのワイヤを用いることにより、溶断電流が上昇するため、ワイヤの本数を少なくすることができる。 For example, by using a wire having a diameter of 2 mil, the fusing current increases, so that the number of wires can be reduced.
なお、第一給電ピンと第一CoS素子とを接続するワイヤの本数、隣接するCoS素子同士を接続するワイヤの本数、及び第二給電ピンと第二CoS素子とを接続するワイヤの本数は、それぞれ同一であっても構わないし、異なっていても構わない。 The number of wires connecting the first feeding pin and the first CoS element, the number of wires connecting adjacent CoS elements, and the number of wires connecting the second feeding pin and the second CoS element are the same. It doesn't matter if it is, or it can be different.
本発明の半導体レーザ光源装置によれば、複数のCoS素子を搭載しながらも、従来より小型の構成を実現することができる。 According to the semiconductor laser light source device of the present invention, it is possible to realize a configuration smaller than the conventional one while mounting a plurality of CoS elements.
本発明に係る半導体レーザ光源装置の各実施形態につき、図面を参照して説明する。以下の各図面は、模式的に示されたものであり、図面上の寸法比は必ずしも実際の寸法比とは一致していない。また、各図面間においても寸法比は必ずしも一致していない。 Each embodiment of the semiconductor laser light source device according to the present invention will be described with reference to the drawings. The following drawings are schematically shown, and the dimensional ratios on the drawings do not always match the actual dimensional ratios. Moreover, the dimensional ratios do not always match between the drawings.
[第一実施形態]
半導体レーザ光源装置の第一実施形態につき、図面を参照して説明する。
[First Embodiment]
The first embodiment of the semiconductor laser light source device will be described with reference to the drawings.
図1は、半導体レーザ光源装置の第一実施形態の構成を模式的に示す斜視図である。以下の説明では、図1に示すXYZ座標系が適宜参照される。図2は、図1に示す半導体レーザ光源装置1をY方向に見たときの模式的な平面図の一部である。
FIG. 1 is a perspective view schematically showing the configuration of the first embodiment of the semiconductor laser light source device. In the following description, the XYZ coordinate system shown in FIG. 1 is appropriately referred to. FIG. 2 is a part of a schematic plan view of the semiconductor laser
以下の説明では、方向を表現する際に、正負の向きを区別する場合には、「+X方向」、「−X方向」のように、正負の符号を付して記載される。また、正負の向きを区別せずに方向を表現する場合には、単に「X方向」と記載される。すなわち、本明細書において、単に「X方向」と記載されている場合には、「+X方向」と「−X方向」の双方が含まれる。Y方向及びZ方向についても同様である。 In the following description, when the positive and negative directions are distinguished when expressing the directions, they are described with positive and negative signs such as "+ X direction" and "-X direction". Further, when expressing a direction without distinguishing between positive and negative directions, it is simply described as "X direction". That is, in the present specification, when simply described as "X direction", both "+ X direction" and "-X direction" are included. The same applies to the Y direction and the Z direction.
図1〜図2に示すように、本実施形態の半導体レーザ光源装置1は、X方向に沿って複数配列されたチップオンサブマウント素子2(以下、適宜「CoS素子2」と略記する。)と、各CoS素子2が固定されるステムブロック12と、ステムブロック12を固定するステムベース11と、ステムベース11に固定された一対の給電ピン10を備える。CoS素子2は、サブマウント3と半導体レーザチップ4を有し、サブマウント3の面上に半導体レーザチップ4が載置された状態の素子である。
As shown in FIGS. 1 and 2, the semiconductor laser
なお、本明細書では、一対の給電ピン10のそれぞれを区別して記載するときは、それぞれを「給電ピン10a」、「給電ピン10b」と称し、区別せずに記載するときは単に「給電ピン10」と称することがある。
In this specification, when each of the pair of feeding pins 10 is described separately, they are referred to as "feeding
本実施形態において、給電ピン10bが「第一給電ピン」に対応し、給電ピン10aが「第二給電ピン」に対応する。以下の第三実施形態、及び第四実施形態においても同様である。
In the present embodiment, the
本実施形態の例では、各CoS素子2(各半導体レーザチップ4)はXZ平面上においてX方向に並べられて配置されている。各半導体レーザチップ4は、+Z側における側面に、+Z方向にレーザ光を出射する光出射領域(エミッタ)を有する。各半導体レーザチップ4から+Z方向に出射されたレーザ光は、キャップ13に設けられた窓部14を介して、半導体レーザ光源装置1の外部に取り出される。
In the example of this embodiment, the CoS elements 2 (each semiconductor laser chip 4) are arranged side by side in the X direction on the XZ plane. Each
本実施形態では、後述するように、隣接するサブマウント3同士のX方向に係る間隔は異なる箇所が存在する一方、隣接する半導体レーザチップ4同士のX方向に係る間隔は実質的に一致している。
In the present embodiment, as will be described later, there are places where the distances between the
キャップ13は、内部を気密にすることで、半導体レーザチップ4を保護する目的で設けられており、例えばステムベース11に対して抵抗溶接などの方法で接合されている。また、窓部14は、レーザ光を外部に取り出すために設けられており、例えばキャップ13に設けられた開口に光透過性の樹脂膜で覆われてなる。ただし、本発明において、半導体レーザ光源装置1がキャップ13を備えるか否かは任意である。
The
半導体レーザチップ4は、基板と基板上に積層された多層の半導体層とを含んでなり、半導体層の構成材料に応じて決定される波長のレーザ光を出射する。例えば、半導体層が、InGaP、InGaAlP、GaAs、InGaAsなどからなる活性層を含む場合、半導体レーザチップ4は、波長が600nm〜800nm帯の、いわゆる赤色光のレーザ光を出射する。ただし、本発明において、半導体レーザ光源装置1が出射するレーザ光の波長は限定されない。
The
サブマウント3は、例えば面上に電極配線が設けられることで、載置されている半導体レーザチップ4に対する給電のための電気的な接続が形成される。また、サブマウント3は、半導体レーザチップ4の発光時に生じる熱を、ステムブロック12側に導く機能も有している。サブマウント3は、放熱性、絶縁性、半導体レーザチップ4との線膨張係数差などに鑑み、適宜材料が選択される。一例として、サブマウント3は、AlN、Al2O3、SiC、CuWなどの材料で構成される。
By providing the electrode wiring on the surface of the
サブマウント3と半導体レーザチップ4との電気的な接続関係は、図3を参照して後述される。
The electrical connection relationship between the
ステムベース11は、ステムブロック12及び一対の給電ピン10を、それぞれ固定する機能を有する。本実施形態において、ステムベース11は、面上にステムブロック12及びキャップ13が固定されると共に、Z方向に貫通して設けられた穴に給電ピン10が挿通されている。
The
ステムベース11とキャップ13との固定の際に抵抗溶接が利用される場合には、ステムベース11は抵抗溶接が可能で、比較的熱伝導率の高い材料(例えば鉄や鉄合金)で構成される。なお、ステムベース11とキャップ13とが接着剤で固定される場合には、ステムベース11は鉄や鉄合金よりも熱伝導率の高い金属や合金(例えば銅、銅合金)で構成されても構わない。
When resistance welding is used to fix the
なお、ステムベース11とステムブロック12とは、銀ロウなどの金属ロウ材、金属共晶半田材、金属接着材などによって固定されるものとして構わない。
The
給電ピン10は、図示しない電源部から供給される電力を、ワイヤ7を介して各半導体レーザチップ4に対して供給するために設けられている。給電ピン10は、コバールなどの鉄合金などの導電性材料で構成される。より詳細には、ステムベース11に対してZ方向を貫通するように形成された貫通孔内に、中空状(筒状)に形成された低融点ガラスなどの絶縁部材が嵌め込まれており、その内側に給電ピン10が挿入されることで、給電ピン10とステムベース11との間の絶縁性が確保されている。
The
本実施形態の半導体レーザ光源装置1における、各CoS素子2同士、及び、各CoS素子2と給電ピン10との電気的な接続関係につき、図2及び図3を参照して説明する。図3は、図2の一部拡大図である。
The electrical connection between the
以下では、説明の都合上、X方向に配列された各CoS素子2を区別するために、図2に図示されるように、「CoS素子21」、「CoS素子22」、「CoS素子23」と異なる符号を付して説明する。より詳細には、給電ピン10aに最も近いCoS素子2を「CoS素子21」と称し、CoS素子21に対して−X側に隣接するCoS素子2を「CoS素子22」と称し、給電ピン10bに最も近いCoS素子2を「CoS素子23」と称する。CoS素子23が「第一チップオンサブマウント素子(第一CoS素子)」に対応し、CoS素子21が「第二チップオンサブマウント素子(第二CoS素子)」に対応する。
In the following, for convenience of explanation, in order to distinguish each
また、図3に図示されるように、異なるCoS素子(21,22,23)に搭載されている各サブマウント3を区別するために、それぞれサブマウント(31,32,33)と称する。
Further, as shown in FIG. 3, in order to distinguish each
更に、図3に図示されるように、各ワイヤ7を区別するために、以下のように規定する。給電ピン10aとCoS素子21とを接続するワイヤ7を「ワイヤ70a」と称する。同一のCoS素子2(21,22,23)内の異なる箇所同士を接続するワイヤ7を「ワイヤ71」と称する。隣接するCoS素子2(21,22,23)同士を接続するワイヤ7を「ワイヤ72」と称する。給電ピン10bとCoS素子23とを接続するワイヤ7を「ワイヤ70b」と称する。
Further, as illustrated in FIG. 3, in order to distinguish each
各ワイヤ7は、直径が10μm以上、100μm以下であり、好ましくは、1mil(25.4μm)以上、2mil(50.8μm)以下である。
Each
各サブマウント3(31,32,33)には、相互に絶縁された複数の導電領域(3P,3N)が形成されている。また、これらの各導電領域(3P,3N)は、X方向に関して非対称な形状を呈している。この点につき、図4及び図5を参照して説明する。 Each submount 3 (31, 32, 33) is formed with a plurality of conductive regions (3P, 3N) that are insulated from each other. Further, each of these conductive regions (3P, 3N) has an asymmetrical shape in the X direction. This point will be described with reference to FIGS. 4 and 5.
図4は、CoS素子2の構造を模式的に示す平面図である。上述したように、CoS素子2は、サブマウント3上に半導体レーザチップ4が載置されてなる。サブマウント3は、導電領域3Pと、導電領域3Pに対して電気的に絶縁された導電領域3Nとを有する。本実施形態において、導電領域3PはL字型形状を呈しており、導電領域3Nは矩形型形状を呈している。そして、図4に示すように、導電領域3Pと導電領域3Nとは、X方向に関して非対称な形状である。
FIG. 4 is a plan view schematically showing the structure of the
本実施形態では、導電領域3Pが「第一導電領域」に対応し、導電領域3Nが「第二導電領域」に対応する。
In the present embodiment, the
更に、本実施形態では、「導電領域3P」が、半導体レーザチップ4のp層側の面に電気的に接続され、「導電領域3N」が、半導体レーザチップ4のn層側の面に電気的に接続されている。
Further, in the present embodiment, the "
半導体レーザチップ4は、サブマウント3の導電領域3Pの面上の一部に載置されている。そして、半導体レーザチップ4のサブマウント3とは反対側の面と、サブマウント3の導電領域3Nの面とが、ワイヤ71によって接続されている。
The
サブマウント3の導電領域3P及び導電領域3Nには、それぞれテスト用の通電ピン(50N,50P)を接触させるためのピン用領域(3Pa.3Na)が確保されている(図5参照)。図5は、CoS素子2に対して通電用のテストを行う様子を模式的に示す図面である。
In the
図4及び図5に示すように、各CoS素子2がテスト用の通電ピン(50P,50N)を接触させるためのピン領域(3Pa.3Na)を有することで、ステムブロック12上に固定された後であっても、各CoS素子2毎に通電テストを行うことができる。
As shown in FIGS. 4 and 5, each
すなわち、サブマウント(31,32,33)は、それぞれ、導電領域(31P,32P,33P)と、導電領域(31P,32P,33P)に対して電気的に絶縁された導電領域(31N,32N,33N)とを有する。導電領域(31P,32P,33P)と導電領域(31N,32N,33N)とは、X方向に関して非対称な形状である。 That is, the submounts (31, 32, 33) have a conductive region (31P, 32P, 33P) and a conductive region (31N, 32N) electrically insulated from the conductive region (31P, 32P, 33P), respectively. , 33N). The conductive regions (31P, 32P, 33P) and the conductive regions (31N, 32N, 33N) have asymmetrical shapes in the X direction.
次に、図3に戻って、各CoS素子2及び各給電ピン10の電気的な接続関係について説明する。
Next, returning to FIG. 3, the electrical connection relationship between each
サブマウント31の導電領域31Pの面上の一部に半導体レーザチップ4が載置されている。半導体レーザチップ4のサブマウント31とは反対側の面と、サブマウント31の導電領域31Nの面の一部とが、ワイヤ71によって接続されている。サブマウント31の導電領域31Pの面の一部と給電ピン10aとが、ワイヤ70aによって接続されている。なお、サブマウント31が備える導電領域31Pのうち、ワイヤ70aを介して給電ピン10aに接続される箇所は、半導体レーザチップ4よりも給電ピン10a側(+X側)に位置している。
The
サブマウント32の導電領域32Pの面上の一部に半導体レーザチップ4が載置されている。半導体レーザチップ4のサブマウント32とは反対側の面と、サブマウント32の導電領域32Nの面上の一部とが、ワイヤ71によって接続されている。導電領域32Pの面の一部と、+X方向に隣接するサブマウント31の導電領域31Nの面の一部とが、ワイヤ72によって接続されている。サブマウント32が備える導電領域32Pのうち、ワイヤ72を介してサブマウント31の導電領域31Nに接続される箇所は、半導体レーザチップ4よりも給電ピン10a側(+X側)に位置している。
The
サブマウント33の導電領域33Pの面上の一部に半導体レーザチップ4が載置されている。半導体レーザチップ4のサブマウント33とは反対側の面と、サブマウント33の導電領域33Nの面の一部とが、ワイヤ71によって接続されている。導電領域33Pの面の一部と、+X方向に隣接するサブマウント32の導電領域32Nの面の一部とが、ワイヤ72によって接続されている。サブマウント33の導電領域33Nの面の一部と、給電ピン10bとがワイヤ70bによって接続されている。
The
ここで、図3に示すように、サブマウント33は、サブマウント31及びサブマウント32と比較して、XZ平面上で180°回転させてなる形状を呈している。すなわち、導電領域33Nは、半導体レーザチップ4よりも給電ピン10a側(+X側)に位置している。この結果、給電ピン10bとサブマウント33(の導電領域33N)とを接続するワイヤ70bは、CoS素子23が備える半導体レーザチップ4を跨ぐように配線される。
Here, as shown in FIG. 3, the sub-mount 33 has a shape that is rotated by 180 ° on the XZ plane as compared with the sub-mount 31 and the sub-mount 32. That is, the
なお、本実施形態では、サブマウント32とサブマウント33とを接続するワイヤ72についても、CoS素子23が備える半導体レーザチップ4を跨ぐように配線されている。言い換えれば、サブマウント33が備える導電領域33Pのうち、ワイヤ72を介してサブマウント32(の導電領域32N)に接続される箇所は、半導体レーザチップ4よりも給電ピン10b側(−X側)に位置している。
In the present embodiment, the
各半導体レーザチップ4のX方向に係る離間距離は実質的に一定である。一方で、上述したように、サブマウント33は、サブマウント31及びサブマウント32と比較して、XZ平面上で180°回転させた態様で配置されている。この結果、本実施形態の半導体レーザ光源装置1では、サブマウント32とサブマウント33の離間距離d23は、サブマウント31とサブマウント32の離間距離d12よりも小さくなる。
The separation distance of each
本実施形態の半導体レーザ光源装置1によれば、給電ピン10bをX方向に関してサブマウント33に近接した位置に配置したとしても、給電ピン10bの接続先である導電領域33Nは、半導体レーザチップ4よりも+X側に位置しているため、給電ピン10bと導電領域33Nとの間には、ワイヤ70bを取り回すのに充分な距離が確保される。この結果、給電ピン10bとサブマウント33との間のX方向に係る離間距離d1を短くできるため、半導体レーザ光源装置1の小型化が実現できる(図6参照)。図6は、図3における、給電ピン10b及びCoS素子23の近傍の拡大図である。
According to the semiconductor laser
この点に関し、従来の電気的接続方法であれば、給電ピン10bをサブマウントに近接配置できないことにつき、図7及び図8を参照して説明する。図7は、従来の配線方法で各CoS素子110(110a,110b,110c)及び各給電ピン10(10a,10b)が接続された、半導体レーザ光源装置100の構成を模式的に示す平面図であり、図8は、給電ピン10bに最も近いCoS素子110cに搭載されたサブマウント112の配線を説明するための拡大図である。なお、図7及び図8において、図1〜図6と共通する箇所は共通の符号を付している。
Regarding this point, it will be described with reference to FIGS. 7 and 8 that the
従来の半導体レーザ光源装置100は、各CoS素子110(110a,110b,110c)が備えるサブマウント112は、同一の形状且つ同一の向きで配置される。給電ピン10aと、X方向に整列配置された、各CoS素子110(110a,110b,110c)と、給電ピン10bとを接続する各ワイヤ120は、相互にクロスすることなく配線される。この結果、各CoS素子110同士の間隔daは実質的に一定値となる。
In the conventional semiconductor laser
図8に示すように、給電ピン10bに最も近いCoS素子110cに搭載されたサブマウント112は、導電領域112P上に半導体レーザチップ111が載置され、この半導体レーザチップ111よりも−X側、すなわち給電ピン10bに近い側に位置する導電領域112Nが、ワイヤ120によって給電ピン10bと接続される。
As shown in FIG. 8, in the
このため、給電ピン10bとサブマウント112との間には、これらを接続するためのワイヤ120の取り回しに必要な離間距離dbが必要となる。この離間距離dbは、図6を参照して上述したように、本実施形態における半導体レーザ光源装置1における、給電ピン10bとサブマウント33との間のX方向に係る離間距離d1よりは大きくなる。この点につき、図9A及び図9Bを参照して更に説明する。
Therefore, a separation distance db necessary for routing the
図9Aは、従来の半導体レーザ光源装置100において、給電ピン10b近傍の領域を模式的に示す平面図である。また、図9Bは、本実施形態の半導体レーザ光源装置1において、給電ピン10b近傍の領域を模式的に示す平面図である。なお、図9A及び図9Bは、図3及び図8とは異なり、Z方向から各半導体レーザ光源装置(100,1)を見たときの模式的な平面図に対応する。
FIG. 9A is a plan view schematically showing a region in the vicinity of the
給電ピン10bと、給電ピン10bに最も近い位置に配置されたサブマウント(110c,23)とをワイヤ接続する際には、キャピラリー20と呼ばれる、ボンディング用の器材が利用される。このため、給電ピン10bと各サブマウント(110c,23)との間には、キャピラリー20を設置するための空間が必要となる。すなわち、給電ピン10bと各サブマウント(110c,23)との間には、X方向に関して、キャピラリー20の設置のための離間距離d20が必要である。
When the
ここで、従来の半導体レーザ光源装置100の場合、図8を参照して上述したように、サブマウント112の、半導体レーザチップ111よりも給電ピン10bに近い側(すなわち−X側)の位置において、半導体レーザチップ111とサブマウント112とがワイヤ接続されている。このため、サブマウント112のうち、半導体レーザチップ111よりも−X側の位置において、半導体レーザチップ111とサブマウント112とを接続するためのワイヤを打つための領域、すなわち、図9Aに示す離間距離dcを確保する必要がある。言い換えれば、給電ピン10bとサブマウント112とを接続するためのワイヤ120を引き回すために用いられるキャピラリー20は、サブマウント112の面のうち、半導体レーザチップ111が形成されている領域から−X側に離間距離dcだけ離して設置する必要がある。
Here, in the case of the conventional semiconductor laser
これに対し、本実施形態の半導体レーザ光源装置1の場合、図6を参照して上述したように、給電ピン10bが接続されるサブマウント33の領域は、半導体レーザチップ4よりも給電ピン10bから離れる側(すなわち+X側)の位置である。つまり、サブマウント33の面上において、給電ピン10bに接続するためのワイヤ70bが形成される領域は、サブマウント33に接続するためのワイヤ72が形成される領域とは、半導体レーザチップ4を介して反対側である。よって、給電ピン10bとサブマウント33とをワイヤ70bによって接続する際に、サブマウント32とサブマウント33とを接続するためのワイヤ72の引き回し位置を考慮する必要がない。この結果、本実施形態の半導体レーザ光源装置1は、従来の半導体レーザ光源装置100と比べて、給電ピン10bとサブマウント33の離間距離を小さくでき、装置の小型化が実現される。
On the other hand, in the case of the semiconductor laser
更に、本実施形態の半導体レーザ光源装置1では、各サブマウント(31,32,33)は、同一の設計の素子を利用することができる。すなわち、サブマウント31及びサブマウント32は、同一の向きでステムブロック12上に配置し、サブマウント33は、サブマウント31を180°回転させた状態でステムブロック12上に配置すればよい。
Further, in the semiconductor laser
[第二実施形態]
半導体レーザ光源装置の第二実施形態につき、第一実施形態と異なる箇所を中心に説明する。なお、第一実施形態と共通の構成要素については同一の符号を付して詳細な説明を割愛する。以下の実施形態においても同様である。
[Second Embodiment]
The second embodiment of the semiconductor laser light source device will be described focusing on the parts different from the first embodiment. The components common to the first embodiment are designated by the same reference numerals, and detailed description thereof will be omitted. The same applies to the following embodiments.
図10は、本実施形態における半導体レーザ光源装置1の各CoS素子2同士、及び、各CoS素子2と給電ピン10との電気的な接続関係を、図3にならって図示した図面である。
FIG. 10 is a drawing showing the electrical connection between the
本実施形態の半導体レーザ光源装置1は、第一実施形態と比較して、給電ピン10の極性が反転されている。すなわち、給電ピン10aがサブマウント31の導電領域31Nに接続され、給電ピン10bがサブマウント33の導電領域33Pに接続されている。より詳細には、以下の通りである。
In the semiconductor laser
サブマウント31の導電領域31Pの面上の一部に半導体レーザチップ4が載置されている。サブマウント31の導電領域31Nの面の一部と、給電ピン10aとがワイヤ70aによって接続されている。半導体レーザチップ4のサブマウント31とは反対側の面と、サブマウント31の導電領域31Nの面の一部とが、ワイヤ71によって接続されている。サブマウント31の導電領域31Nは、半導体レーザチップ4よりも給電ピン10aから離れる側(−X側)に位置する。このため、ワイヤ70aは、CoS素子21が備える半導体レーザチップ4を跨ぐように配線されている。
The
サブマウント32の導電領域32Pの面上の一部に半導体レーザチップ4が載置されている。サブマウント32の導電領域32Nの面の一部と、+X方向に隣接するサブマウント31の導電領域31Pの面の一部とが、ワイヤ72によって接続されている。このワイヤ72が接続されるサブマウント31の導電領域31Pの位置は、半導体レーザチップ4よりも給電ピン10a側(+X側)である。このため、ワイヤ72は、CoS素子21が備える半導体レーザチップ4を跨ぐように配線されている。また、半導体レーザチップ4のサブマウント32とは反対側の面と、サブマウント32の導電領域32Nの面上の一部とが、ワイヤ71によって接続されている。
The
サブマウント33の導電領域33Pの面上の一部に半導体レーザチップ4が載置されている。サブマウント33の導電領域33Nの面の一部と、+X方向に隣接するサブマウント32の導電領域32Pの面の一部とが、ワイヤ72によって接続されている。サブマウント33の導電領域33Pの面上の一部と給電ピン10bとが、ワイヤ70bによって接続されている。
The
本実施形態では、給電ピン10aが「第一給電ピン」に対応し、給電ピン10bが「第二給電ピン」に対応する。
In the present embodiment, the
本実施形態の半導体レーザ光源装置1によれば、第一実施形態と同様の理由によりサブマウント31と給電ピン10aとの離間距離を従来よりも小さくできるため、従来の半導体レーザ光源装置100よりも小型化できる。
According to the semiconductor laser
なお、本実施形態の半導体レーザ光源装置1においても、各サブマウント(31,32,33)は、同一の設計の素子を利用することができる。
Also in the semiconductor laser
[第三実施形態]
半導体レーザ光源装置の第三実施形態につき、上記各実施形態と異なる箇所を中心に説明する。
[Third Embodiment]
The third embodiment of the semiconductor laser light source device will be described focusing on the parts different from each of the above embodiments.
図11は、本実施形態における半導体レーザ光源装置1の各CoS素子2同士、及び、各CoS素子2と給電ピン10との電気的な接続関係を、図3にならって図示した図面である。
FIG. 11 is a drawing showing the electrical connection between the
本実施形態の半導体レーザ光源装置1は、第一実施形態と比較して、サブマウント33の形状及び配線方法が異なっている。より詳細には、サブマウント33は、半導体レーザチップ4が載置される領域よりも+X側の領域が幅広となるような形状を呈した導電領域(33P,33N)を有している。
The semiconductor laser
第一実施形態と同様に、サブマウント32の導電領域32Nの面の一部と、−X方向に隣接するサブマウント33の導電領域33Pの面上の一部とが、ワイヤ72によって接続されている。ただし、本実施形態では、第一実施形態と異なり、ワイヤ72が接続されるサブマウント33の導電領域33Pの位置が、半導体レーザチップ4よりもサブマウント32側に位置する領域に形成されている。
Similar to the first embodiment, a part of the surface of the
なお、給電ピン10bの接続先であるサブマウント33の導電領域33Nが、半導体レーザチップ4よりも給電ピン10a側に位置する領域に形成され、ワイヤ70bが、CoS素子23が備える半導体レーザチップ4を跨ぐように配線されている点については、第一実施形態と同じである。
The
かかる構成によれば、給電ピン10bに最も近い位置のサブマウント33は、半導体レーザチップ4よりも給電ピン10b側に位置する導電領域(この実施形態では導電領域33P)には、ワイヤが接続されていない。このため、給電ピン10bとサブマウント33との間のX方向に係る離間距離d1を、第一実施形態の半導体レーザ光源装置1よりも更に小さくすることができる。この結果、半導体レーザ光源装置1全体の装置規模が縮小化される。
According to this configuration, the
なお、本実施形態の構成においても、第二実施形態と同様に、給電ピン10の極性を反転させても構わない。
In the configuration of this embodiment as well, the polarity of the
[第四実施形態]
半導体レーザ光源装置の第三実施形態につき、上記各実施形態と異なる箇所を中心に説明する。
[Fourth Embodiment]
The third embodiment of the semiconductor laser light source device will be described focusing on the parts different from each of the above embodiments.
図12は、本実施形態における半導体レーザ光源装置1の各CoS素子2同士、及び、各CoS素子2と給電ピン10との電気的な接続関係を、図3にならって図示した図面である。
FIG. 12 is a drawing showing the electrical connection between the
本実施形態の半導体レーザ光源装置1は、第三実施形態と比較して、サブマウント31の形状及び配線方法が異なっている。より詳細には、サブマウント31は、半導体レーザチップ4が載置される領域よりも−X側の領域が幅広となるような形状を呈した導電領域(31P,31N)を有している。
The semiconductor laser
本実施形態では、第三実施形態と異なり、給電ピン10aの接続先であるサブマウント31の導電領域31Pが、半導体レーザチップ4よりも給電ピン10b側(−X側)に位置する領域に形成されている。この結果、給電ピン10aとサブマウント31とを接続するワイヤ70aがCoS素子21が備える半導体レーザチップ4を跨ぐように配線されている。
In the present embodiment, unlike the third embodiment, the
かかる構成によれば、第三実施形態と同様に、給電ピン10bに最も近い位置のサブマウント33は、半導体レーザチップ4よりも給電ピン10b側に位置する導電領域には、ワイヤが接続されていない。更に、これに加えて、給電ピン10aに最も近い位置のサブマウント31は、半導体レーザチップ4よりも給電ピン10a側に位置する導電領域には、ワイヤが接続されていない。この結果、給電ピン10bとサブマウント33との間のX方向に係る離間距離d1、及び給電ピン10aとサブマウント31との間のX方向に係る離間距離d2をかなり小さくすることができ、半導体レーザ光源装置1全体の装置規模が縮小化される。
According to this configuration, as in the third embodiment, the
なお、本実施形態の構成においても、第二実施形態と同様に、給電ピン10の極性を反転させても構わない。
In the configuration of this embodiment as well, the polarity of the
[別実施形態]
以下、別実施形態につき説明する。
[Another Embodiment]
Hereinafter, another embodiment will be described.
〈1〉上記各実施形態では、半導体レーザ光源装置1が、X方向の一列に並べられた、複数のCoS素子2を備える構成について説明した。しかし、半導体レーザ光源装置1が備える複数のCoS素子2は、一列に整列されていなくてもよく、例えば、複数行×複数列のマトリクス状に配置されていても構わない。
<1> In each of the above embodiments, the configuration in which the semiconductor laser
〈2〉上記各実施形態では、複数のCoS素子2が、ステムブロック12の同一面上に配置されているものとして説明した。しかし、例えば、ステムブロック12がZ方向から見たときにY方向に関して位置が異なる階段状を呈しており、複数のCoS素子2がそれぞれ、Y方向に係る位置の異なるステムブロック12の面上に配置されていても構わない。
<2> In each of the above embodiments, it has been described that a plurality of
〈3〉上記各実施形態では、ステムブロック12の面上に、3個のCoS素子2が搭載されている場合について説明した。しかし、CoS素子2の数は、複数である限りにおいて3個に限定されるものではない。すなわち、CoS素子2の数は、2個でも構わないし、4個以上であっても構わない。
<3> In each of the above embodiments, a case where three
〈4〉上記各実施形態では、給電ピン10とCoS素子2とを接続するワイヤ7(70a,70b)、同一のCoS素子2内の異なる箇所同士を接続するワイヤ7(71)、隣接するCoS素子21同士を接続するワイヤ7(72)のそれぞれが、4本ずつ配線されている場合について図示されていた。しかし、各ワイヤ7(70a,70b,71,72)の本数は4本には限定されない。また、各ワイヤ7(70a,70b,71,72)の本数が相互に異なっていても構わない。
<4> In each of the above embodiments, the wire 7 (70a, 70b) connecting the
なお、ワイヤ7の直径を太くすることで、ワイヤ7の本数を少なくできるため、半導体レーザ光源装置1の小型化の観点からは好ましい。
Since the number of
〈5〉上記各実施形態では、ステムブロック12がステムベース11の面上に載置されている場合について説明した。しかし、ステムベース11にZ方向に貫通する貫通孔が設けられ、ステムブロック12がこの孔部に嵌合するように配置されているものとしても構わない。この場合、ステムブロック12は、ステムベース11に対して+Z方向に突出するように嵌合される。なお、ステムブロック12が、ステムベース11に対して+Z方向及び−Z方向の双方に突出するように嵌合されていても構わない。
<5> In each of the above embodiments, the case where the
なお、ステムベース11に設けられた貫通孔の内側面とステムブロック12とが、銀ロウなどの金属ロウ材、金属共晶半田材、金属接着材などの接合材を介して固定されているものとして構わない。
The inner surface of the through hole provided in the
〈6〉上記各実施形態において、導電領域3PがL字型形状を呈し、導電領域3Nが矩形型形状を呈しているものとして説明したが、これらの形状は任意である。
<6> In each of the above embodiments, it has been described that the
〈7〉上記各実施形態では、半導体レーザチップ4の面のうち、サブマウント3に近い側の面がp層側である場合を例示して説明した。しかし、本発明は、半導体レーザチップ4の面のうち、サブマウント3に近い側の面が、n層側である場合を排除しない。
<7> In each of the above embodiments, a case where the surface of the
1 : 半導体レーザ光源装置
2(21,22,23) : チップオンサブマウント素子(CoS素子)
3(31,32,33) : サブマウント
3P,3N : 導電領域
3Pa,3Na : ピン用領域
4 : 半導体レーザチップ
7(70a,70b,71,72) : ワイヤ
10(10a,10b) : 給電ピン
11 : ステムベース
12 : ステムブロック
13 : キャップ
14 : 窓部
20 : キャピラリー
50P,50N : 通電ピン
100 : 従来方法で配線された半導体レーザ光源装置
110(110a,110b,110c) : CoS素子
111 : 半導体レーザチップ
112 : サブマウント
120 : ワイヤ
1: Semiconductor laser light source device 2 (21, 22, 23): Chip-on submount element (CoS element)
3 (31, 32, 33):
100: Semiconductor laser light source device 110 (110a, 110b, 110c) wired by the conventional method: CoS element 111: Semiconductor laser chip 112: Submount 120: Wire
Claims (9)
前記サブマウントの前記第一導電領域上に載置された半導体レーザチップと、
前記サブマウントと前記半導体レーザチップとを含んでなる、複数個のチップオンサブマウント素子が、電気的に直列に接続された状態で相互に離間して載置された、ステムブロックと、
電気的に両端に位置する一対の前記チップオンサブマウント素子に対して、それぞれ電気的に接続される、第一給電ピン及び第二給電ピンからなる一対の給電ピンと、を有し、
前記第一給電ピンは、当該第一給電ピンに最も近い前記チップオンサブマウント素子である第一チップオンサブマウント素子が備える前記サブマウントの領域のうち、前記半導体レーザチップよりも前記第二給電ピン側に位置する領域に、ワイヤ接続されていることを特徴とする、半導体レーザ光源装置。 It has a first conductive region and a second conductive region that is electrically insulated from the first conductive region, and the first conductive region and the second conductive region are arranged in an asymmetric positional relationship. , Submount and
A semiconductor laser chip mounted on the first conductive region of the submount,
A stem block in which a plurality of chip-on-submount elements including the submount and the semiconductor laser chip are mounted so as to be separated from each other in a state of being electrically connected in series.
It has a pair of feeding pins composed of a first feeding pin and a second feeding pin, which are electrically connected to the pair of chip-on-submount elements electrically located at both ends.
The first feeding pin is the second feeding pin of the submount region included in the first chip-on-submount element, which is the chip-on-submount element closest to the first feeding pin, than the semiconductor laser chip. A semiconductor laser light source device characterized in that it is connected to a region located on the pin side by a wire.
前記第二導電領域は、矩形型形状を呈していることを特徴とする、請求項1〜5のいずれか1項に記載の半導体レーザ光源装置。 The first conductive region has an L-shape and has an L-shape.
The semiconductor laser light source device according to any one of claims 1 to 5, wherein the second conductive region has a rectangular shape.
前記第二給電ピンから前記第一給電ピンに向かって電流が流れることを特徴とする、請求項1〜6のいずれか1項に記載の半導体レーザ光源装置。 The second feeding pin is wire-connected to the first conductive region.
The semiconductor laser light source device according to any one of claims 1 to 6, wherein a current flows from the second feeding pin toward the first feeding pin.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019169455A JP2021048234A (en) | 2019-09-18 | 2019-09-18 | Semiconductor laser light source device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019169455A JP2021048234A (en) | 2019-09-18 | 2019-09-18 | Semiconductor laser light source device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021048234A true JP2021048234A (en) | 2021-03-25 |
Family
ID=74878703
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019169455A Pending JP2021048234A (en) | 2019-09-18 | 2019-09-18 | Semiconductor laser light source device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2021048234A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024195642A1 (en) * | 2023-03-20 | 2024-09-26 | ローム株式会社 | Semiconductor light-emitting device |
-
2019
- 2019-09-18 JP JP2019169455A patent/JP2021048234A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024195642A1 (en) * | 2023-03-20 | 2024-09-26 | ローム株式会社 | Semiconductor light-emitting device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11728617B2 (en) | Semiconductor laser device | |
US20120033702A1 (en) | Semiconductor laser apparatus | |
US9780523B2 (en) | Semiconductor laser device | |
US9231374B2 (en) | Multi-beam semiconductor laser device | |
JP2021048234A (en) | Semiconductor laser light source device | |
JP6225834B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
US11404843B2 (en) | Light emission device | |
JP2005005681A (en) | Semiconductor light emitting device and its manufacturing method | |
JP6431617B2 (en) | Laser light source module | |
JP6667149B1 (en) | Semiconductor laser light source device | |
JP4678154B2 (en) | Semiconductor laser package and manufacturing method of semiconductor laser package | |
WO2017010025A1 (en) | Laser module | |
US11588296B2 (en) | Package, light-emitting device, and laser device | |
JP5659876B2 (en) | Manufacturing method of semiconductor laser driving device | |
JP6485518B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
CN111541144A (en) | Semiconductor laser light source device | |
JP5216807B2 (en) | Semiconductor laser device | |
US12142892B2 (en) | Semiconductor laser device | |
JP6811912B1 (en) | Laser light source device and manufacturing method of laser light source device | |
JP2011029677A5 (en) | ||
JP2010183111A5 (en) | ||
JP2014232793A (en) | Optical semiconductor element and optical semiconductor device | |
CN117117627A (en) | Laser unit and laser | |
JP2020127006A (en) | Semiconductor laser light source device | |
WO2017010026A1 (en) | Laser light source module |