JP2021048211A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2021048211A JP2021048211A JP2019168985A JP2019168985A JP2021048211A JP 2021048211 A JP2021048211 A JP 2021048211A JP 2019168985 A JP2019168985 A JP 2019168985A JP 2019168985 A JP2019168985 A JP 2019168985A JP 2021048211 A JP2021048211 A JP 2021048211A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- terminal
- lead frame
- terminals
- distance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 72
- 239000011347 resin Substances 0.000 description 9
- 229920005989 resin Polymers 0.000 description 9
- 239000000725 suspension Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000008393 encapsulating agent Substances 0.000 description 3
- 239000000565 sealant Substances 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Images
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
本発明は、半導体装置に関する。 The present invention relates to a semiconductor device.
特許文献１及び特許文献２は、ＱＦＮ（Quad Flat Non-leaded package）のパッケージ構造を有する半導体装置を開示する。
図３に示されるように、上記したＱＦＮのパッケージ構造を有する従来の半導体装置Ｓ１００では、パッケージＰ１００の裏面における四辺Ｈ１０１、Ｈ１０２、Ｈ１０３、Ｈ１０４に沿って、信号用の複数の端子Ｔ１００が設けられている。また、パッケージＰ１００の裏面における一辺Ｈ１０１の近くに、１つの電源用の端子Ｔ２００が設けられている。更に、パッケージＰ１００の裏面の概ね全体に、リードフレームの露出部ＬＦ１００が形成されている。 As shown in FIG. 3, in the conventional semiconductor device S100 having the above-mentioned QFN package structure, a plurality of terminals T100 for signals are provided along the four sides H101, H102, H103, and H104 on the back surface of the package P100. ing. Further, one power supply terminal T200 is provided near one side H101 on the back surface of the package P100. Further, an exposed portion LF100 of the lead frame is formed on substantially the entire back surface of the package P100.
信号用の複数の端子Ｔ１００は、例えば、ＴＴＬ（(Transistor Transistor Logic）レベル、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）レベル、ＬＶＴＴＬ（Low Voltage TTL）レベルの信号を入出力するために用いられる。他方で、電源用の端子Ｔ２００には、半導体装置Ｓ１００が、例えば、電気自動車及びハイブリッド自動車等の電気で走行する自動車に用いられる場合、極めて高い電圧（例えば、５００Ｖ以上の電源電圧、サージ電圧、ノイズ電圧）が半導体装置Ｓ１００の外部から印加される。 The plurality of terminals T100 for signals are used for inputting and outputting signals of, for example, TTL ((Transistor Transistor Logic) level, CMOS (Complementary Metal Oxide Semiconductor) level, and LVTTL (Low Voltage TTL) level. When the semiconductor device S100 is used in an electric vehicle such as an electric vehicle and a hybrid vehicle, the terminal T200 for the power supply has an extremely high voltage (for example, a power supply voltage of 500 V or more, a surge voltage, and a noise voltage). Is applied from the outside of the semiconductor device S100.
リードフレームの露出部ＬＦは、接地電位に接続されている。これにより、半導体装置Ｓ１００内が上記した信号の処理を行うときに必要な電流を流し、かつ、半導体装置Ｓ１００内で前記信号の処理を行うときに発生する熱を放射する。 The exposed portion LF of the lead frame is connected to the ground potential. As a result, the current required for processing the above-mentioned signal is passed through the semiconductor device S100, and the heat generated when the signal is processed in the semiconductor device S100 is radiated.
しかしながら、上記した半導体装置Ｓ１００では、図３に示されるように、上記した極めて高い電圧が印加される電源用の端子Ｔ２００とリードフレームの露出部ＦＬ１００との間の距離が短い。これにより、電源用の端子Ｔ２００に前記した極めて高い電圧が印加されると、電源用の端子Ｔ２００とリードフレームの露出部ＦＬ１００との間で、気中放電が発生するおそれがあった。 However, in the above-mentioned semiconductor device S100, as shown in FIG. 3, the distance between the above-mentioned power supply terminal T200 to which an extremely high voltage is applied and the exposed portion FL100 of the lead frame is short. As a result, when the above-mentioned extremely high voltage is applied to the power supply terminal T200, there is a risk that air discharge may occur between the power supply terminal T200 and the exposed portion FL100 of the lead frame.
また、上記した半導体装置Ｓ１００では、図３に示されるように、電源用の端子Ｔ２００と、信号用の複数の端子Ｔ１００のうち、電源用の端子Ｔ２００に隣接する端子Ｔ１００ａ、Ｔ１００ｂの各々との距離が短い。これにより、上記したと同様に、電源用の端子Ｔ２００に前記した極めて高い電圧が印加されると、電源用の端子Ｔ２００と、電源用の端子Ｔ２００に隣接する信号用の端子Ｔ１００ａとの間で、及び、電源用の端子Ｔ２００と、電源用の端子Ｔ２００に隣接する信号用の端子Ｔ１００ｂとの間で、気中放電が発生するおそれがあった。 Further, in the above-mentioned semiconductor device S100, as shown in FIG. 3, the power supply terminal T200 and each of the terminals T100a and T100b adjacent to the power supply terminal T200 among the plurality of signal terminals T100. The distance is short. As a result, as described above, when the above-mentioned extremely high voltage is applied to the power supply terminal T200, between the power supply terminal T200 and the signal terminal T100a adjacent to the power supply terminal T200. And, there is a possibility that an air discharge may occur between the power supply terminal T200 and the signal terminal T100b adjacent to the power supply terminal T200.
本発明の目的は、気中放電の発生を抑制することができる半導体装置を提供することにある。 An object of the present invention is to provide a semiconductor device capable of suppressing the occurrence of air discharge.
上記した課題を解決すべく、本発明に係る第１の半導体装置は、半導体チップが収納されたパッケージの裏面における四辺のうちの一の辺に設けられ、かつ、電圧が印加される電源用の端子と、前記パッケージの裏面に設けられ、かつ、接地電圧に接続されたリードフレーム露出部であって、前記電圧の印加に起因して前記電源用の端子及び前記リードフレーム露出部間に気中放電が発生する距離より長い距離だけ前記電源用の端子から離れた位置に設けられた前記リードフレーム露出部と、を含む。 In order to solve the above-mentioned problems, the first semiconductor device according to the present invention is provided on one of the four sides of the back surface of the package in which the semiconductor chip is housed, and is used for a power source to which a voltage is applied. A lead frame exposed portion provided on the back surface of the package and connected to a ground voltage between the terminal and the terminal for the power supply and the exposed portion of the lead frame due to the application of the voltage. The lead frame exposed portion provided at a position separated from the power supply terminal by a distance longer than the distance at which the discharge occurs is included.
本発明に係る第２の半導体装置は、半導体チップが収納されたパッケージの裏面における四辺のうちの一の辺に設けられ、かつ、電圧が印加される電源用の端子と、前記パッケージの裏面における四辺のうち、前記一の辺以外の他の辺に設けられた信号用の複数の端子であって、前記電圧の印加に起因して前記電源用の端子及び前記信号用の複数の端子間に気中放電が発生する距離より長い距離だけ前記電源用の端子から離れた位置に設けられた前記信号用の複数の端子と、を含む。 The second semiconductor device according to the present invention is provided on one of the four sides of the back surface of the package in which the semiconductor chip is housed, and has a power supply terminal to which a voltage is applied and a back surface of the package. Of the four sides, a plurality of terminals for signals provided on a side other than the one side, and between the terminal for the power supply and the plurality of terminals for the signal due to the application of the voltage. It includes a plurality of terminals for the signal provided at positions separated from the terminals for the power supply by a distance longer than the distance at which the air discharge occurs.
本発明に係る第３の半導体装置は、半導体チップが収納されたパッケージの裏面における四辺のうちの一の辺における中央に設けられ、かつ、電圧が印加される電源用の端子と、前記パッケージの裏面に設けられ、かつ、接地電圧に接続されたリードフレーム露出部であって、前記電圧の印加に起因して前記電源用の端子及び前記リードフレーム露出部間に気中放電が発生する距離より長い距離だけ前記電源用の端子から離れた位置に設けられた前記リードフレーム露出部と、前記パッケージの裏面における四辺のうち、前記一の辺以外の他の辺に設けられた信号用の複数の端子であって、前記電圧の印加に起因して前記電源用の端子及び前記信号用の複数の端子間に気中放電が発生する距離より長い距離だけ前記電源用の端子から離れた位置に設けられた前記信号用の複数の端子と、
を含む。
The third semiconductor device according to the present invention is provided at the center of one of the four sides of the back surface of the package in which the semiconductor chip is housed, and is provided with a terminal for a power supply to which a voltage is applied, and the package. A lead frame exposed portion provided on the back surface and connected to a ground voltage, and from a distance at which an air discharge occurs between the power supply terminal and the lead frame exposed portion due to the application of the voltage. The lead frame exposed portion provided at a position separated from the power supply terminal by a long distance, and a plurality of signals provided on the other side of the four sides on the back surface of the package. The terminals are provided at positions separated from the power supply terminals by a distance longer than the distance at which air discharge occurs between the power supply terminal and the plurality of signal terminals due to the application of the voltage. With a plurality of terminals for the signal
including.
本発明に係る第１の半導体装置によれば、前記リードフレーム露出部が、前記電源用の端子への前記電圧の印加に起因して前記電源用の端子及び前記リードフレーム露出部間に気中放電が発生する距離より長い距離だけ、前記電源用の端子から離れた位置に設けられていることから、前記電源用の端子及び前記リードフレーム露出部間で、前記気中放電が発生することを抑止することができる。 According to the first semiconductor device according to the present invention, the lead frame exposed portion is in the air between the power supply terminal and the lead frame exposed portion due to the application of the voltage to the power supply terminal. Since it is provided at a position away from the power supply terminal by a distance longer than the distance at which the discharge occurs, it is possible that the air discharge occurs between the power supply terminal and the lead frame exposed portion. It can be deterred.
本発明に係る第２の半導体装置によれば、前記信号用の複数の端子が、前記電源用の端子への前記電圧の印加に起因して前記電源用の端子及び前記信号用の複数の端子間に気中放電が発生する距離より長い距離だけ、前記電源用の端子から離れた位置に設けられていることから、前記電源用の端子及び前記信号用の複数の端子間で、前記気中放電が発生することを抑止することができる。 According to the second semiconductor device according to the present invention, the plurality of terminals for the signal are the terminal for the power supply and the plurality of terminals for the signal due to the application of the voltage to the terminal for the power supply. Since it is provided at a position away from the power supply terminal by a distance longer than the distance at which the air discharge occurs, the air is between the power supply terminal and the plurality of signal terminals. It is possible to prevent the occurrence of electric discharge.
本発明に係る第３の半導体装置によれば、電源用の端子が、前記パッケージの前記一の辺における中央に設けられていることにより、前記電源用の端子から前記リードフレーム露出部までの距離を、前記気中放電が発生する距離より長い距離に確保すること、及び、前記電源用の端子から、前記信号用の複数の端子、特に、前記電源用の端子に最も近い信号用の端子までの距離を、前記気中放電が発生する距離より長い距離に確保することが容易となる。 According to the third semiconductor device according to the present invention, the power supply terminal is provided at the center of the one side of the package, so that the distance from the power supply terminal to the lead frame exposed portion is provided. To a distance longer than the distance at which the aerial discharge occurs, and from the terminal for the power supply to the plurality of terminals for the signal, particularly the terminal for the signal closest to the terminal for the power supply. It becomes easy to secure the distance of the above at a distance longer than the distance at which the aerial discharge occurs.
〈実施形態〉
〈実施形態の構成〉
以下、本発明に係る半導体装置の実施形態について説明する。
<Embodiment>
<Structure of Embodiment>
Hereinafter, embodiments of the semiconductor device according to the present invention will be described.
図１は、実施形態の半導体装置の構造を示す平面図である。 FIG. 1 is a plan view showing the structure of the semiconductor device of the embodiment.
図２（Ａ）は、実施形態の半導体装置の構造を示す裏面図である。図２（Ｂ）は、図２（Ａ）のＡ−Ａ断面図である。 FIG. 2A is a back view showing the structure of the semiconductor device of the embodiment. FIG. 2B is a cross-sectional view taken along the line AA of FIG. 2A.
以下、実施形態の半導体装置の構造について、図１、図２（Ａ）、及び図２（Ｂ）を参照して説明する。 Hereinafter, the structure of the semiconductor device of the embodiment will be described with reference to FIGS. 1, 2 (A), and 2 (B).
実施形態の半導体装置Ｓ１は、図１に示されるように、第１の半導体チップＣ１と、第２の半導体チップＣ２と、リードフレームＬＦ１と、複数の吊りリードＴＬ１と、信号用の複数の端子Ｔ１と、電源用の端子Ｔ２と、複数のワイヤＷ１と、樹脂封止体Ｊ１と、を含む。 As shown in FIG. 1, the semiconductor device S1 of the embodiment includes a first semiconductor chip C1, a second semiconductor chip C2, a lead frame LF1, a plurality of suspended leads TL1, and a plurality of terminals for signals. It includes T1, a terminal T2 for a power supply, a plurality of wires W1, and a resin sealant J1.
第１の半導体チップＣ１は、その内部に半導体回路（図示せず。）が形成されている。第２の半導体チップＣ２も、第１の半導体チップＣ１と同様に、その内部に他の半導体回路（図示せず。）が形成されている。 A semiconductor circuit (not shown) is formed in the first semiconductor chip C1. Similar to the first semiconductor chip C1, the second semiconductor chip C2 also has another semiconductor circuit (not shown) formed therein.
第１の半導体チップＣ１は、その表面（上面）に、複数の電極パッドＰＤ１が設けられている。第２の半導体チップＣ２も、第１の半導体チップと同様に、その表面（上面）に、複数の電極パッドＰＤ２が設けられている。 A plurality of electrode pads PD1 are provided on the surface (upper surface) of the first semiconductor chip C1. Similar to the first semiconductor chip, the second semiconductor chip C2 is also provided with a plurality of electrode pads PD2 on its surface (upper surface).
リードフレームＬＦ１は、いわゆるダイパッド及びタブとして機能し、平面視で矩形状を有する。リードフレームＬＦ１上に、第１の半導体チップＣ１及び第２の半導体チップＣ２が、ダイボンド材（図示せず。）によりリードフレームＬＦ１に接着された状態で搭載されている。リードフレームＬＦ１は、また、第１の半導体チップＣ１及び第２の半導体チップＣ２からの発熱を放射すべく、接地電圧に接続されている。 The lead frame LF1 functions as a so-called die pad and tab, and has a rectangular shape in a plan view. The first semiconductor chip C1 and the second semiconductor chip C2 are mounted on the lead frame LF1 in a state of being adhered to the lead frame LF1 by a die bond material (not shown). The lead frame LF1 is also connected to a ground voltage in order to radiate heat generated from the first semiconductor chip C1 and the second semiconductor chip C2.
複数の吊りリードＴＬ１は、各吊りリードＴＬ１の一端が、矩形状のリードフレームＬＦ１の四隅の一つに接続されており、かつ、他端が、樹脂封止体Ｊ１の四隅の一つに接続されている。複数の吊りリードＴＬ１は、前記した接続により、協働してリードフレームＬＦ１を支持する。 In the plurality of suspension leads TL1, one end of each suspension lead TL1 is connected to one of the four corners of the rectangular lead frame LF1, and the other end is connected to one of the four corners of the resin sealant J1. Has been done. The plurality of suspension leads TL1 cooperate with each other to support the lead frame LF1 by the above-mentioned connection.
信号用の複数の端子Ｔ１は、例えば、ＴＴＬ（(Transistor Transistor Logic）レベル、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）レベル、ＬＶＴＴＬ（Low Voltage TTL）レベルの信号を入出力するために用いられる。また、電源用の端子Ｔ２は、半導体装置Ｓ１が、例えば、電気自動車及びハイブリッド自動車等の電気で走行する自動車に用いられる場合、極めて高い電圧（例えば、５００Ｖ以上の電源電圧、サージ電圧、ノイズ電圧）が半導体装置Ｓ１の外部から印加される。 The plurality of terminals T1 for signals are used for inputting / outputting TTL ((Transistor Transistor Logic) level, CMOS (Complementary Metal Oxide Semiconductor) level, and LVTTL (Low Voltage TTL) level signals, for example. When the semiconductor device S1 is used in an electric vehicle such as an electric vehicle and a hybrid vehicle, the terminal T2 has an extremely high voltage (for example, a power supply voltage of 500 V or more, a surge voltage, and a noise voltage). It is applied from the outside of the device S1.
信号用の複数の端子Ｔ１は、図１に示されるように、リードフレームＬＦ１の外側に配置されている。より正確には、信号用の複数の端子Ｔ１は、図２（Ａ）に示されるように、半導体装置Ｓ１のパッケージＰ１、即ち、第１の半導体チップＣ１及び第２の半導体チップＣ２が収容されたパッケージＰ１の四辺Ｈ１、Ｈ２、Ｈ３、Ｈ４のうち、三辺Ｈ２、Ｈ３、Ｈ４に沿って配置されている。 The plurality of terminals T1 for signals are arranged outside the lead frame LF1 as shown in FIG. More precisely, as shown in FIG. 2A, the plurality of terminals T1 for signals include the package P1 of the semiconductor device S1, that is, the first semiconductor chip C1 and the second semiconductor chip C2. Of the four sides H1, H2, H3, and H4 of the package P1, the packages P1 are arranged along the three sides H2, H3, and H4.
他方で、電源用の端子Ｔ２は、図１に示されるように、信号用の複数の端子Ｔ１と同様に、リードフレームＬＦ１の外側に配置されている。より正確には、電源用の端子Ｔ２は、図２（Ａ）に示されるように、半導体装置Ｓ１のパッケージＰ１の四辺Ｈ１、Ｈ２、Ｈ３、Ｈ４のうち、信号用の複数の端子Ｔ１が配置されていない辺Ｈ１の近傍に配置されている。電源用の端子Ｔ２は、更に、辺Ｈ１の概ね中央の位置に配置されている。 On the other hand, as shown in FIG. 1, the power supply terminal T2 is arranged outside the lead frame LF1 like the plurality of signal terminals T1. More precisely, as shown in FIG. 2A, the terminal T2 for the power supply is arranged with a plurality of terminals T1 for signals among the four sides H1, H2, H3, and H4 of the package P1 of the semiconductor device S1. It is arranged in the vicinity of the side H1 that is not provided. The power supply terminal T2 is further arranged at a position substantially at the center of the side H1.
信号用の複数の端子Ｔ１、及び、電源用の端子Ｔ２は、第１の半導体チップＣ１上の複数の電極パッドＰＤ１、及び、第２の半導体チップＣ２上の複数の電極パッドＰＤ２と、複数のワイヤＷ１を介して結線されており、即ち、電気的に接続されている。信号用の複数の端子Ｔ１のうちの一部の端子Ｔ１ａは、図１に示されるように、第１の半導体チップＣ１上の電極パッドＰＤ１、及び、第２の半導体チップＣ２上の電極パッドＰＤ２と結線されていない。 The plurality of terminals T1 for signals and the terminals T2 for power supply include a plurality of electrode pads PD1 on the first semiconductor chip C1 and a plurality of electrode pads PD2 on the second semiconductor chip C2. It is connected via the wire W1, that is, it is electrically connected. As shown in FIG. 1, some terminals T1a of the plurality of terminals T1 for signals are an electrode pad PD1 on a first semiconductor chip C1 and an electrode pad PD2 on a second semiconductor chip C2. Is not connected to.
樹脂封止体Ｊ１は、第１の半導体チップＣ１、第２の半導体チップＣ２、リードフレームＬＦ１、複数の吊りリードＴＬ１、信号用の複数の端子Ｔ１、電源用の端子Ｔ２、及び、複数のワイヤＷ１を封止している。 The resin encapsulant J1 includes a first semiconductor chip C1, a second semiconductor chip C2, a lead frame LF1, a plurality of suspension leads TL1, a plurality of terminals T1 for signals, a terminal T2 for a power supply, and a plurality of wires. W1 is sealed.
ここで、樹脂封止体Ｊ１による樹脂封止については、図２（Ａ）に示されるように、信号用の複数の端子Ｔ１、電源用の端子Ｔ２、及びリードフレームＬＦ１は、半導体装置Ｓ１のパッケージＰ１の裏面に露出している。以下、リードフレームＬＦ１のうち、半導体装置Ｓ１のパッケージＰ１の裏面から露出している部分を「リードフレーム露出部ＬＦ１（Ｒ）」という。 Here, regarding the resin sealing by the resin sealing body J1, as shown in FIG. 2A, the plurality of terminals T1 for signals, the terminals T2 for power supply, and the lead frame LF1 are the semiconductor device S1. It is exposed on the back surface of the package P1. Hereinafter, the portion of the lead frame LF1 exposed from the back surface of the package P1 of the semiconductor device S1 is referred to as “lead frame exposed portion LF1 (R)”.
半導体装置Ｓ１の製造工程で、リードフレームＬＦ１にハーフエッチング、プレス加工等を施すことにより、図２（Ｂ）に示されるように、リードフレームＬＦ１に段差が形成される。これにより、樹脂封止体Ｊ１を用いて封止するときに、リードフレームＬＦ１に形成された段差、即ち、リードフレームＬＦ１の切り欠けられた凹部Ｂ１に樹脂封止体Ｊ１の樹脂が流れ込む。その結果、リードフレーム露出部ＬＦ１（Ｒ）の露出する面積が、上記したハーフエッチング、プレス加工等を行わないことに比して減少する。 In the manufacturing process of the semiconductor device S1, the lead frame LF1 is half-etched, pressed, or the like to form a step in the lead frame LF1 as shown in FIG. 2 (B). As a result, when the resin encapsulant J1 is used for encapsulation, the resin of the resin encapsulant J1 flows into the step formed in the lead frame LF1, that is, the notched recess B1 of the lead frame LF1. As a result, the exposed area of the lead frame exposed portion LF1 (R) is reduced as compared with the case where the above-mentioned half etching, press working, or the like is not performed.
リードフレーム露出部ＬＦ１（Ｒ）は、電源用の端子Ｔ２が近傍に配置された辺Ｈ１に対向する辺Ｈ３に近接して配置されている。より正確には、リードフレーム露出部ＬＦ１（Ｒ）は、電源用の端子Ｔ２に、上記した極めて高い電圧が印加されることに起因して、電源用の端子Ｔ２及びリードフレーム露出部ＬＦ１（Ｒ）間に気中放電が発生するおそれがある距離より長い距離Ｌだけ、電源用の端子Ｔ２から離れた位置に設けられている。 The lead frame exposed portion LF1 (R) is arranged close to the side H3 facing the side H1 where the power supply terminal T2 is arranged nearby. More precisely, the lead frame exposed portion LF1 (R) has the power supply terminal T2 and the lead frame exposed portion LF1 (R) due to the above-mentioned extremely high voltage being applied to the power supply terminal T2. ), It is provided at a position away from the power supply terminal T2 by a distance L longer than the distance at which aerial discharge may occur.
信号用の複数の端子Ｔ１もまた、上記したリードフレーム露出部ＬＦ１（Ｒ）と同様に、例えば、信号用の複数の端子Ｔ１のうち、電源用の端子Ｔ２に最も近い端子Ｔ１ｂは、電源用の端子Ｔ２に、上記した極めて高い電圧が印加されることに起因して、電源用の端子Ｔ２及び前記した最も近い端子Ｔ１ｂ間に気中放電が発生するおそれがある距離より長い距離Ｌだけ、電源用の端子Ｔ２から離れた位置に設けられている。従って、信号用の複数の端子Ｔ１のうち、上記した最も近い端子Ｔ１ｂ以外の端子もまた、電源用の端子Ｔ２から、上記した距離Ｌより大きい距離、例えば、距離Ｌ１、Ｌ２、．．．だけ離れた位置に設けられている。 Similarly to the lead frame exposed portion LF1 (R) described above, the plurality of terminals T1 for signals also have, for example, the terminal T1b closest to the terminal T2 for power supply among the plurality of terminals T1 for signals. A distance L longer than the distance at which air discharge may occur between the power supply terminal T2 and the nearest terminal T1b due to the application of the extremely high voltage to the terminal T2 of the above. It is provided at a position away from the power supply terminal T2. Therefore, among the plurality of terminals T1 for signals, terminals other than the closest terminal T1b described above are also distances larger than the distance L described above from the terminal T2 for power supply, for example, distances L1, L2 ,. .. .. It is provided only at a distance.
ここで、上記した距離Ｌは、電源用の端子Ｔ２及びリードフレーム露出部ＬＦ１（Ｒ）間の電位差、及び、電源用の端子Ｔ２及び端子Ｔ１ｂ間の電位差が、例えば、１０００Ｖであるとき、１ｍｍ以上であることが望ましい。 Here, the above-mentioned distance L is 1 mm when the potential difference between the power supply terminal T2 and the lead frame exposed portion LF1 (R) and the potential difference between the power supply terminal T2 and the terminal T1b are, for example, 1000 V. It is desirable that it is the above.
〈実施形態の効果〉
実施形態の半導体装置Ｓ１によれば、上記したように、リードフレーム露出部ＬＦ１（Ｒ）が、電源用の端子Ｔ２に、上記した極めて高い電圧が印加されることに起因して、電源用の端子Ｔ２及びリードフレーム露出部ＬＦ１（Ｒ）間に気中放電が発生する距離より長い距離Ｌだけ、電源用の端子Ｔ２から離れた位置に設けられている。
<Effect of embodiment>
According to the semiconductor device S1 of the embodiment, as described above, the lead frame exposed portion LF1 (R) is used for the power supply due to the extremely high voltage applied to the terminal T2 for the power supply. It is provided at a position away from the power supply terminal T2 by a distance L longer than the distance at which the air discharge occurs between the terminal T2 and the lead frame exposed portion LF1 (R).
また、信号用の複数の端子Ｔ１のうち、電源用の端子Ｔ２に最も近い端子Ｔ１ｂが、電源用の端子Ｔ２に、上記した極めて高い電圧が印加されることに起因して、電源用の端子Ｔ２及び前記した最も近い端子Ｔ１ｂ間に気中放電が発生する距離より長い距離Ｌだけ、電源用の端子Ｔ２から離れた位置に設けられている。これにより、信号用の複数の端子Ｔ１のうち、上記した端子Ｔ１ｂ以外の他の端子は、電源供給の端子Ｔ２から、上記した距離Ｌより長い距離Ｌ１、Ｌ２、．．．だけ、電源用の端子Ｔ２から離れた位置に設けられている。 Further, among the plurality of signal terminals T1, the terminal T1b closest to the power supply terminal T2 is the power supply terminal due to the extremely high voltage applied to the power supply terminal T2. It is provided at a position away from the power supply terminal T2 by a distance L longer than the distance at which the air discharge occurs between T2 and the nearest terminal T1b described above. As a result, among the plurality of terminals T1 for signals, the terminals other than the terminals T1b described above are located at distances L1, L2, which are longer than the distance L described above, from the terminal T2 of the power supply. .. .. Only, it is provided at a position away from the power supply terminal T2.
上記したような、電源用の端子Ｔ２の位置に対する、リードフレーム露出部ＬＦ１（Ｒ）の位置、及び、信号用の端子のうち電源用の端子Ｔ２に最も近い端子Ｔ１ｂの位置の関係により、電源用の端子Ｔ２に、上記の極めて高い電圧が印加されたときであっても、電源用の端子Ｔ２とリードフレーム露出部ＬＦ１（Ｒ）との間、及び、電源用の端子Ｔ２と信号用の複数の端子Ｔ１の全ての間で、気中放電が発生することを抑止することが可能となる。 Due to the relationship between the position of the lead frame exposed portion LF1 (R) with respect to the position of the power supply terminal T2 and the position of the terminal T1b closest to the power supply terminal T2 among the signal terminals, the power supply Even when the above-mentioned extremely high voltage is applied to the terminal T2 for power supply, between the terminal T2 for power supply and the exposed lead frame LF1 (R), and between the terminal T2 for power supply and the signal. It is possible to suppress the occurrence of air discharge between all of the plurality of terminals T1.
ここで、電源用の端子Ｔ２の位置に対する、リードフレーム露出部ＬＦ１（Ｒ）の位置、及び、信号用の端子のうち電源用の端子Ｔ２に最も近い端子Ｔ１ｂの位置という２つの関係は、同時に、気中放電を発生する距離より長いとの条件を満たす必要が無く、少なくとも、いずれか一方の関係が上記した条件を満たしさえすれば、気中放電の発生を抑止することができる。 Here, the two relationships of the position of the lead frame exposed portion LF1 (R) with respect to the position of the power supply terminal T2 and the position of the terminal T1b closest to the power supply terminal T2 among the signal terminals are simultaneous. It is not necessary to satisfy the condition that the distance is longer than the distance at which the air discharge is generated, and the generation of the air discharge can be suppressed as long as at least one of the relationships satisfies the above-mentioned condition.
実施形態の半導体装置Ｓ１によれば、また、上記したように、電源用の端子Ｔ２が、パッケージＰ１の一辺Ｈ１において、概ね中央の位置に配置されている。これにより、電源用の端子Ｔ２からリードフレーム露出部ＬＦ１（Ｒ）までの距離を距離Ｌ以上に確保すること、及び、電源用の端子Ｔ２から、電源用の端子Ｔ２に最も近い信号用の端子Ｔ１ｂまでの距離を距離Ｌ以上に確保することが容易となる。 According to the semiconductor device S1 of the embodiment, and as described above, the power supply terminal T2 is arranged at a substantially central position on one side H1 of the package P1. As a result, the distance from the power supply terminal T2 to the lead frame exposed portion LF1 (R) is secured at a distance L or more, and the power supply terminal T2 is the signal terminal closest to the power supply terminal T2. It becomes easy to secure the distance to T1b at a distance L or more.
電源用の端子Ｔ２からリードフレーム露出部ＬＦ１（Ｒ）までの距離を距離Ｌ以上に確保することに伴い、リードフレーム露出部ＬＦ１（Ｒ）の露出する面積が狭くなり、この面積の狭小化に起因して放熱効果が低減する可能性があることに関しては、例えば、パッケージＰ１の上面（表面）にヒートシンク（図示せず。）を設けることにより、放熱効果を維持することが可能である。 As the distance from the power supply terminal T2 to the lead frame exposed portion LF1 (R) is secured at a distance L or more, the exposed area of the lead frame exposed portion LF1 (R) becomes narrower, and this area is narrowed. Regarding the possibility that the heat dissipation effect is reduced due to this, for example, it is possible to maintain the heat dissipation effect by providing a heat sink (not shown) on the upper surface (surface) of the package P1.
Ｓ１ 半導体装置
Ｃ１ 第１の半導体チップ
Ｃ２ 第２の半導体チップ
ＬＦ１ リードフレーム
ＬＦ１（Ｒ） リードフレーム露出部
ＴＬ１ 吊りリード
Ｔ１ 信号用の端子
Ｔ２ 電源用の端子
Ｗ１ ワイヤ
Ｊ１ 樹脂封止体
S1 Semiconductor device C1 First semiconductor chip C2 Second semiconductor chip LF1 Lead frame LF1 (R) Lead frame exposed part TL1 Suspended lead T1 Signal terminal T2 Power supply terminal W1 Wire J1 Resin sealant
Claims (3)
前記パッケージの裏面に設けられ、かつ、接地電圧に接続されたリードフレーム露出部であって、前記電圧の印加に起因して前記電源用の端子及び前記リードフレーム露出部間に気中放電が発生する距離より長い距離だけ前記電源用の端子から離れた位置に設けられた前記リードフレーム露出部と、
を含む半導体装置。 A power supply terminal provided on one of the four sides on the back surface of the package in which the semiconductor chip is housed and to which a voltage is applied, and
A lead frame exposed portion provided on the back surface of the package and connected to a ground voltage, and an air discharge occurs between the power supply terminal and the lead frame exposed portion due to the application of the voltage. The lead frame exposed portion provided at a position separated from the power supply terminal by a distance longer than the required distance,
Semiconductor devices including.
前記パッケージの裏面における四辺のうち、前記一の辺以外の他の辺に設けられた信号用の複数の端子であって、前記電圧の印加に起因して前記電源用の端子及び前記信号用の複数の端子間に気中放電が発生する距離より長い距離だけ前記電源用の端子から離れた位置に設けられた前記信号用の複数の端子と、
を含む半導体装置。 A power supply terminal provided on one of the four sides on the back surface of the package in which the semiconductor chip is housed and to which a voltage is applied, and
Of the four sides on the back surface of the package, a plurality of terminals for signals provided on other sides other than the one side, and due to the application of the voltage, the terminal for the power supply and the terminal for the signal. A plurality of terminals for the signal provided at positions separated from the terminal for the power supply by a distance longer than the distance at which air discharge occurs between the plurality of terminals, and a plurality of terminals for the signal.
Semiconductor devices including.
前記パッケージの裏面に設けられ、かつ、接地電圧に接続されたリードフレーム露出部であって、前記電圧の印加に起因して前記電源用の端子及び前記リードフレーム露出部間に気中放電が発生する距離より長い距離だけ前記電源用の端子から離れた位置に設けられた前記リードフレーム露出部と、
前記パッケージの裏面における四辺のうち、前記一の辺以外の他の辺に設けられた信号用の複数の端子であって、前記電圧の印加に起因して前記電源用の端子及び前記信号用の複数の端子間に気中放電が発生する距離より長い距離だけ前記電源用の端子から離れた位置に設けられた前記信号用の複数の端子と、
を含む半導体装置。 A power supply terminal provided in the center of one of the four sides on the back surface of the package containing the semiconductor chip and to which a voltage is applied, and
A lead frame exposed portion provided on the back surface of the package and connected to a ground voltage, and an air discharge occurs between the power supply terminal and the lead frame exposed portion due to the application of the voltage. The lead frame exposed portion provided at a position separated from the power supply terminal by a distance longer than the required distance,
Of the four sides on the back surface of the package, a plurality of terminals for signals provided on other sides other than the one side, and due to the application of the voltage, the terminal for the power supply and the terminal for the signal. A plurality of terminals for the signal provided at positions separated from the terminal for the power supply by a distance longer than the distance at which air discharge occurs between the plurality of terminals, and a plurality of terminals for the signal.
Semiconductor devices including.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019168985A JP2021048211A (en) | 2019-09-18 | 2019-09-18 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019168985A JP2021048211A (en) | 2019-09-18 | 2019-09-18 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2021048211A true JP2021048211A (en) | 2021-03-25 |
Family
ID=74878690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019168985A Pending JP2021048211A (en) | 2019-09-18 | 2019-09-18 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2021048211A (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013125848A (en) * | 2011-12-14 | 2013-06-24 | Rohm Co Ltd | Power module semiconductor device and manufacturing method thereof |
| JP2016136608A (en) * | 2015-01-16 | 2016-07-28 | 新日本無線株式会社 | Semiconductor device |
| JP2018107364A (en) * | 2016-12-28 | 2018-07-05 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
| JP2020009979A (en) * | 2018-07-12 | 2020-01-16 | 株式会社 日立パワーデバイス | Semiconductor device and manufacturing method thereof |
-
2019
- 2019-09-18 JP JP2019168985A patent/JP2021048211A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013125848A (en) * | 2011-12-14 | 2013-06-24 | Rohm Co Ltd | Power module semiconductor device and manufacturing method thereof |
| JP2016136608A (en) * | 2015-01-16 | 2016-07-28 | 新日本無線株式会社 | Semiconductor device |
| JP2018107364A (en) * | 2016-12-28 | 2018-07-05 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
| JP2020009979A (en) * | 2018-07-12 | 2020-01-16 | 株式会社 日立パワーデバイス | Semiconductor device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3781913B2 (en) | Multi-chip package | |
| US6882057B2 (en) | Quad flat no-lead chip carrier | |
| JP2006318996A (en) | Lead frame and resin sealed semiconductor device | |
| JP2009503865A (en) | Packaged integrated circuits with enhanced heat dissipation | |
| JPH09260550A (en) | Semiconductor device | |
| JP2018125526A (en) | Semiconductor package with heat slug and rivet free die attach area | |
| JP4767277B2 (en) | Lead frame and resin-encapsulated semiconductor device | |
| JP2983620B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2021048211A (en) | Semiconductor device | |
| KR100379089B1 (en) | leadframe and semiconductor package using it | |
| JP2002359338A (en) | Lead frame, and semiconductor device using it, and its manufacturing method | |
| JPH10256432A (en) | Resin-sealing type semiconductor package | |
| JP2005209899A (en) | Relay member and multichip package using relay member | |
| JP2004119610A (en) | Lead frame and resin sealing semiconductor device using same, and method for manufacturing the same device | |
| CN220324448U (en) | Semiconductor package device and power module | |
| TW201947723A (en) | Quad flat non-lead package and method for enabling it to be cut which can meet the user's customized requirement for the integrated circuit chip package with sensors and improve the adaptability of QFN and terminal | |
| KR100216843B1 (en) | Structure of lead frame and semiconductor package | |
| JPH0521694A (en) | Semiconductor device | |
| JP4015118B2 (en) | Semiconductor device | |
| JP2002314024A (en) | Semiconductor package and its manufacturing method | |
| JP2005150693A (en) | Chip package structure | |
| KR100729028B1 (en) | Lead frame of tape formation and semiconduct package using it | |
| JP2018014397A (en) | Lead frame and semiconductor device | |
| JP2005085829A (en) | Semiconductor device | |
| KR20030050470A (en) | Semiconductor package and lead frame used in manufacturing such |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220304 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230207 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20230216 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230801 |