JP2020136635A - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP2020136635A JP2020136635A JP2019032625A JP2019032625A JP2020136635A JP 2020136635 A JP2020136635 A JP 2020136635A JP 2019032625 A JP2019032625 A JP 2019032625A JP 2019032625 A JP2019032625 A JP 2019032625A JP 2020136635 A JP2020136635 A JP 2020136635A
- Authority
- JP
- Japan
- Prior art keywords
- grounding
- vialand
- layer
- conductor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
11 信号用ビアランド
11a 信号用パッド
11b 信号用ビア導体
11c 信号用ライン
12 配線導体
13 半田
2 電子部品
21 電極
3 絶縁層
31 コア基板
4 接地用導体
41 接地用ビアランド
41a 接地用パッド
41b 接地用ビア導体
Claims (3)
- コア基板と、コア基板の表面に積層されたビルドアップ層とを備え、
ビルドアップ層は、絶縁層と導体層とが交互に積層された構造を有し、絶縁層に形成された信号用ビア導体および接地用ビア導体によって各導体層が電気的に接続されており、
ビルドアップ層の最表層に位置する第1導体層および第1導体層から1層コア基板側に位置する第2導体層には、第1の信号用ビアランド、第1の接地用ビアランドおよび接地用導体が含まれており、
ビルドアップ層に含まれる他の導体層のうち少なくとも1層には、第2の信号用ビアランド、第2の接地用ビアランド、および信号用ラインが含まれており、
第1の信号用ビアランドと第1の接地用ビアランドとの間隔をSP0、第1の信号用ビアランドと接地用導体との間隔をSP1、第2の信号用ビアランドと第2の接地用ビアランドとの間隔をSP2とした場合、SP0、SP1およびSP2が、SP0<SP1<SP2の関係を満足する、
ことを特徴とする配線基板。 - 前記第2の信号用ビアランドの中で、最も前記コア基板側に存在する最内層の信号用ビアランドと前記コア基板上面の導体層との距離が、前記第2の接地用ビアランドの中で、最も前記コア基板側に存在する最内層の接地用ビアランドと接地用ビア導体を介して最内層の接地用ビアランドから2層表層側に対向するように存在する第2の接地用ビアランドとの距離と略同一である請求項1に記載の配線基板。
- 平面視した場合、前記信号用ビア導体の周囲には、前記接地用ビア導体が少なくとも2列存在している請求項1または2に記載の配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019032625A JP7114509B2 (ja) | 2019-02-26 | 2019-02-26 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019032625A JP7114509B2 (ja) | 2019-02-26 | 2019-02-26 | 配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020136635A true JP2020136635A (ja) | 2020-08-31 |
JP7114509B2 JP7114509B2 (ja) | 2022-08-08 |
Family
ID=72263630
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019032625A Active JP7114509B2 (ja) | 2019-02-26 | 2019-02-26 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7114509B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009528693A (ja) * | 2006-03-03 | 2009-08-06 | 日本電気株式会社 | 多層基板におけるバイア相互接続から平面状伝送線への広帯域遷移部構造 |
JP2010538446A (ja) * | 2007-08-31 | 2010-12-09 | 日本電気株式会社 | 多層基板 |
JP2013074256A (ja) * | 2011-09-29 | 2013-04-22 | Nec Corp | 多層配線基板及びその多層配線基板に実装された高周波回路 |
JP2015050680A (ja) * | 2013-09-03 | 2015-03-16 | 日本電信電話株式会社 | 高周波伝送線路 |
JP2016171191A (ja) * | 2015-03-12 | 2016-09-23 | 京セラ株式会社 | 配線基板 |
JP2018137382A (ja) * | 2017-02-23 | 2018-08-30 | 京セラ株式会社 | 配線基板、電子部品用パッケージおよび電子装置 |
JP2019021793A (ja) * | 2017-07-19 | 2019-02-07 | 京セラ株式会社 | 配線基板、電子部品用パッケージおよび電子装置 |
-
2019
- 2019-02-26 JP JP2019032625A patent/JP7114509B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009528693A (ja) * | 2006-03-03 | 2009-08-06 | 日本電気株式会社 | 多層基板におけるバイア相互接続から平面状伝送線への広帯域遷移部構造 |
JP2010538446A (ja) * | 2007-08-31 | 2010-12-09 | 日本電気株式会社 | 多層基板 |
JP2013074256A (ja) * | 2011-09-29 | 2013-04-22 | Nec Corp | 多層配線基板及びその多層配線基板に実装された高周波回路 |
JP2015050680A (ja) * | 2013-09-03 | 2015-03-16 | 日本電信電話株式会社 | 高周波伝送線路 |
JP2016171191A (ja) * | 2015-03-12 | 2016-09-23 | 京セラ株式会社 | 配線基板 |
JP2018137382A (ja) * | 2017-02-23 | 2018-08-30 | 京セラ株式会社 | 配線基板、電子部品用パッケージおよび電子装置 |
JP2019021793A (ja) * | 2017-07-19 | 2019-02-07 | 京セラ株式会社 | 配線基板、電子部品用パッケージおよび電子装置 |
Also Published As
Publication number | Publication date |
---|---|
JP7114509B2 (ja) | 2022-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9326377B2 (en) | Printed wiring board | |
US6759984B2 (en) | Low-loss printed circuit board antenna structure and method of manufacture thereof | |
US9078366B2 (en) | Printed wiring board and method for manufacturing the same | |
US20160086885A1 (en) | Package substrate | |
JP4912960B2 (ja) | プリント配線板 | |
JP5908003B2 (ja) | 印刷回路基板及び印刷回路基板の製造方法 | |
JP6379453B2 (ja) | 配線基板及び電子装置 | |
US20190387613A1 (en) | Printed wiring board and method for manufacturing same | |
KR20160080526A (ko) | 인쇄회로기판 및 그 제조방법 | |
JP7114509B2 (ja) | 配線基板 | |
CN113891576B (zh) | 一种包括多层pcb板的换层通孔电路、制作方法及设备 | |
TW201927101A (zh) | 多層印刷電路板及製作多層印刷電路板的方法 | |
US9661741B2 (en) | Printed wiring board | |
JP2008235697A (ja) | 配線回路基板およびその製造方法 | |
KR20020028597A (ko) | 다층인쇄회로기판의 제조방법, 이에 의해 제조되는 기판및 fcip | |
US11317506B2 (en) | Circuit board with high light reflectivity and method for manufacturing the same | |
US20080073107A1 (en) | Printed Circuit Board | |
JP2014072311A (ja) | 多層配線基板及びその製造方法 | |
KR100649683B1 (ko) | 무선고주파용 인쇄회로기판 및 그 제조방법 | |
WO2023095797A1 (ja) | プリント配線板 | |
JP6875942B2 (ja) | 印刷配線板の製造方法 | |
US10842017B2 (en) | Printed circuit boards with non-functional features | |
KR101217436B1 (ko) | 반도체 디바이스용 서브스트레이트 및 그 제조 방법 | |
JP2016115753A (ja) | プリント基板及び電子装置 | |
JP2023113419A (ja) | プリント配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210914 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220627 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220705 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220727 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7114509 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |