JP2020193922A - 半導体歪検出素子及びｍｅｍｓアクチュエータデバイス - Google Patents

Abstract

【課題】シリコン基板の表面と酸化物との間にトラップされた電気伝導キャリアに起因する雑音の影響を低減し、Ｓ／Ｎ比の高い歪検出を行う。【解決手段】シリコン基板と、シリコン基板の表面より深い内部に形成され、シリコン基板とは異なる導電型の第一の不純物拡散層と、を有し、第一の不純物拡散層の抵抗変化に基づいてシリコン基板の歪量を検出する半導体歪検出素子。【選択図】 図３

Description

本願は、シリコン基板に不純物拡散層を形成した半導体歪検出素子及びこれを備えたＭＥＭＳアクチュエータデバイスに関するものである。

微小電気機械システム（ＭＥＭＳ：Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）技術を利用したマイクロセンシングデバイス開発が進められており、ＭＥＭＳ技術の高度化に伴って加速度センサ、圧力センサ及び力学センサとして用いられる半導体歪検出素子にはＳ／Ｎ改善が求められている。

特開平６−１０２１０８号公報 特開２０１１−１２４３４４号公報

ピエゾ抵抗素子をはじめとする半導体歪検出素子では、例えば、Ｐ型シリコン基板に不純物を添加し、基板表面の抵抗変化に基づき歪検出を可能とする不純物拡散層を形成する。
この半導体歪検出素子においては、不純物拡散層の高感度化のためには、周囲の他の素子からの影響を抑制するための分離酸化膜を形成することが求められ、また抵抗変化を検出する不純物拡散層を保護するために絶縁酸化膜を表面に用いることが必要である。

しかし、半導体表面と酸化膜との界面にはトラップ準位が多数存在し、電気伝導キャリアがトラップされてキャリア揺らぎを生じ、雑音となって観察される。そのためピエゾ抵抗素子をはじめとする半導体歪検出素子をＭＥＭＳアクチュエータデバイスに用いた場合、Ｓ／Ｎ比が低下し、高感度な角度検出ができないという問題があった。

本願は、上記のような課題を解決するためになされたものであって、外部からの雑音の影響を受けにくい、Ｓ／Ｎ比の高い半導体歪検出素子を得ることを目的とする。

本願の半導体歪検出素子は、シリコン基板と、シリコン基板の表面より深い内部に形成され、シリコン基板とは異なる導電型の第一の不純物拡散層と、を有し、第一の不純物拡散層の抵抗変化に基づいてシリコン基板の歪量を検出するものである。

本願の半導体歪検出素子は、外部からの雑音に影響されることなく、Ｓ／Ｎ比の高い歪検出を行うことができる。

ＭＥＭＳアクチュエータデバイスの鳥瞰図である。 半導体歪検出素子の構造を示す図である。 実施の形態１の半導体歪検出素子の断面図である。 実施の形態１の半導体歪検出素子の製造工程を説明する断面図である。 実施の形態１の半導体歪検出素子の製造工程を説明する断面図である。 実施の形態１の半導体歪検出素子の不純物イオン濃度分布（計算値）を示す図である。 実施の形態１の半導体歪検出素子の不純物イオン濃度分布（実測値）を示す図である。 実施の形態２の半導体歪検出素子の断面図である。 実施の形態３の半導体歪検出素子の断面図である。

実施の形態の説明及び各図において、同一の符号を付した部分は、同一又は相当する部分を示すものである。

実施の形態１．
本実施の形態１では、図１〜図３を用いて、半導体歪検出素子の構造を説明し、図４（ａ）〜図５（ｇ）を用いて半導体歪検出素子の製造工程を説明する。さらに、図６、図７を用いて、実施の形態１に係る半導体歪検出素子の不純物イオン濃度分布を説明する。

＜半導体歪検出素子の概略構造＞
図１は本実施の形態に係る半導体歪検出素子を適用したＭＥＭＳアクチュエータデバイスの鳥瞰図である。図２は半導体歪検出素子の概略構造を示しており、図３は、図２のＡ−Ａ’部分の断面構造を示している。

図１は、マイクロミラー１０２を用いたＭＥＭＳアクチュエータデバイス１００であり、デバイスの中心部にマイクロミラー１０２を備え、マイクロミラー１０２を囲む２重のシリコン基板で構成されている。２重のシリコン基板の接続部分である複数の支持部１０１には、それぞれに半導体歪検出素子（図示せず）が形成されている。
この支持部１０１に形成された複数の半導体歪検出素子により、ＭＥＭＳアクチュエータデバイス１００の縦方向及び横方向の振動歪を独立して検出することができる。

図２は、図１の支持部１０１に配置された半導体歪検出素子１０５の概略構造を示しており、ここで示した半導体歪検出素子１０５は、Ｎ型シリコン基板２００にイオン注入装置を用いてＰ型不純物層を形成し半導体歪検出素子１０５とした構成を示している。
一方、図３には図２のＡ−Ａ’の断面部分の半導体歪検出素子の構造を示している。

図３に示すように、半導体歪検出素子は、Ｎ型シリコン基板２００中に第一のＰ型不純物拡散層２０１と第二のＰ型不純物拡散層２０２とが積層されたＰ型不純物層１０３が形成されている。
なお、本実施の形態においては、Ｎ型シリコン基板２００中に、後述するように、不純物イオン濃度の異なる複数のＰ型不純物拡散層が形成されており、これらのＰ型不純物拡散層を一括してＰ型不純物層１０３と呼ぶ。

一方、Ｎ型シリコン基板２００の表面には、熱酸化膜２０３と層間絶縁膜２０４とが形成され、一部にコンタクトホールが形成されている。コンタクトホールの開口を介して、オーミックコンタクト形成用不純物層２０５が形成された後、電極を取り出すためのメタル配線層２０６が形成されている。
最後に最上層に素子を保護するための絶縁膜２０７が形成されている。

図２に示した左手前と右奥にメタル配線層２０６が形成され、これらの間を結んでＰ型不純物層１０３が、図２の上面から観察して逆Ｓ字型に配置されている。本半導体歪検出素子１０５では、この逆Ｓ字型のＰ型不純物層１０３の抵抗変化を測定し、歪を検出するものである。

＜半導体歪検出素子の製造工程＞
図４（ａ）〜図５（ｇ）を用いて、本実施の形態の半導体歪検出素子１０５の製造工程を説明する。
ここでの工程説明では、Ｎ型シリコン基板２００を用いて、Ｂ^＋（ボロンイオン）をドーパントとして基板中にＰ型不純物層１０３を形成する構成により説明するが、その他のＰ型不純物をドーパントとして用いることもできる。

また、導電型の異なるＰ型シリコン基板を用いてＰ⁻（リンイオン）をはじめとするＮ型ドーパントを用い、Ｐ型シリコン基板中にＮ型不純物層を形成しても同様の効果を奏する半導体歪検出素子１０５を得ることができる。
ここでの半導体歪検出素子の製造工程の説明において述べる各構成部分の膜厚、製造条件等は一例であり、記載した膜厚、製造条件等に限定するものではない。基板の導電型、注入する不純物イオンの種類ごとに、検討を行い適当な条件を求めることが必要である。

（１）熱酸化膜の形成
図４（ａ）に示すＮ型シリコン基板２００を用意する。このＮ型シリコン基板２００の表面の全面に、図４（ｂ）に示すように熱酸化膜２０３を形成する。
熱酸化の工程は、酸素雰囲気下で約１０００℃に加熱した。熱酸化膜の膜厚は約０．３μｍであった。

（２）Ｐ型不純物層の形成
まず、写真製版処理技術を用いてＮ型シリコン基板２００上の目的とする位置が開口したレジストパターン（図示せず）を形成する。ＭＥＭＳアクチュエータデバイス１００に設置した場合に最も歪の生じやすい部分にＰ型不純物層１０３を形成することができるよう開口位置を設定することが好ましい。

開口を介してイオン注入装置を用いて、図４（ｃ）に示すように、第一のＰ型不純物拡散層２０１を形成し、続いて、第一のＰ型不純物拡散層２０１と同じ領域に第二のＰ型不純物拡散層２０２を形成する。これらの第一及び第二のＰ型不純物拡散層２０１、２０２の形成は、上述のように半導体歪検出素子１０５をＭＥＭＳアクチュエータデバイス１００の支持部１０１に配置した場合に、曲げや捩じれなどの歪を最も生じやすい部分に形成することで、感度の高い半導体歪検出素子１０５を得ることができる。なお、この段階で形成した第一のＰ型不純物拡散層２０１と第二のＰ型不純物拡散層２０２の全体で、Ｐ型不純物層１０３を構成している。

第一のＰ型不純物拡散層２０１及び第二のＰ型不純物拡散層２０２の作成は、中電流イオン注入装置を用い、Ｂ^＋をドープして行った。本実施の形態においては、第一のＰ型不純物拡散層２０１では注入量３．５×１０^１３ｃｍ^−２、注入エネルギー８０ｋｅＶ、第二のＰ型不純物拡散層２０２では、注入量３．５×１０^１３ｃｍ^−２、注入エネルギー５０ｋｅＶの条件で形成した。

深さ方向のＢ^＋濃度分布については、計算値と実測値とを示して後述するが、Ｎ型シリコン基板２００にＢ^＋を用いて第一及び第二のＰ型不純物拡散層２０１、２０２を形成する場合、深さ方向の不純物分布は、一般に注入エネルギーが大きい方が、深く注入することができる。
本実施の形態では、第一のＰ型不純物拡散層２０１に続いて、注入エネルギーを下げて第二のＰ型不純物拡散層２０２にＢ^＋を注入しているため、図４（ｃ）に示すように、Ｎ型シリコン基板２００中に、第一のＰ型不純物拡散層２０１が形成され、第一のＰ型不純物拡散層２０１の浅い部分に第二のＰ型不純物拡散層２０２が重畳して形成されている。

（３）メタル配線の形成
Ｎ型シリコン基板２００の表面に形成した熱酸化膜２０３の上にＰＥＣＶＤ（Ｐｌａｓｍａ−Ｅｎｈａｎｃｅｄ ＣＶＤ）技術を用いて層間絶縁膜２０４を形成する。この層間絶縁膜２０４と最初の工程で形成した熱酸化膜２０３により、上層に形成されるメタル配線層２０６とＮ型シリコン基板２００の表面との短絡を防止することができる。

この層間絶縁膜２０４と熱酸化膜２０３に、図４（ｄ）に示すように写真製版処理技術を用いてコンタクトホールを形成する。さらに、コンタクトホール開口部にＰ型不純物、例えばＢＦ_２（二フッ化ホウ素）を注入量８．０×１０^１４ｃｍ^−２、注入エネルギー４０ｋｅＶで注入し、図５（ｅ）に示すように、Ｎ型シリコン基板２００の表面部分にオーミックコンタクト形成用不純物層２０５を形成する。
この工程では、コンタクトホール開口部を介してＮ型シリコン基板２００にＢＦ_２などのＰ型不純物イオンを注入することで、メタル配線層２０６を第一及び第二のＰ型不純物拡散層２０１、２０２と安定した電気的結合を確保することができる。

図５（ｆ）に示すように、半導体歪検出素子１０５の上面から、信号を処理回路へ送るためのメタル配線層２０６を形成し、必要な配線形状にパターニングを実施する。メタル配線層２０６はアルミニウム、チタン、銅等の低抵抗金属材料が最も好ましく、金属シリサイド膜及び金属窒化膜等の金属化合物であっても用いることができる。

最後に素子を保護するための絶縁膜２０７を、図５（ｇ）に示すように半導体歪検出素子１０５の全面に形成し、半導体歪検出素子１０５の製造を完了する。

＜不純物イオン濃度分布について＞
本実施の形態においては、不純物イオン濃度の分布を測定するために、本実施の形態と同様の製造工程により、評価試料を作成した。つまり、Ｎ型シリコン基板２００に、中電流イオン注入装置によりＢ^＋ドープを行い、図４（ｃ）に示す基板と同様の、第一のＰ型不純物拡散層２０１と第二のＰ型不純物拡散層２０２を形成した。
注入条件は、第一のＰ型不純物拡散層２０１では注入量３．５×１０^１３ｃｍ^−２、注入エネルギー８０ｋｅＶ、第二のＰ型不純物拡散層２０２では、注入量３．５×１０^１３ｃｍ^−２、注入エネルギー５０ｋｅＶであり、第一及び第二のＰ型不純物拡散層２０１、２０２に含まれる不純物を活性化するため、横型熱処理炉を用い、最高温度９８０℃において２７０分間、熱処理を行った。

ここで作成した試料についてＮ型シリコン基板２００の深さ方向のＰ型不純物イオン濃度分布を１次元シミュレーションにより求めた結果を図６に、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により実測した結果を図７に示す。
いずれの図においても、縦軸はＢ^＋濃度（１／ｃｍ^３）を示し、横軸は拡散深さ（μｍ）を示しており、拡散深さが０μｍは、Ｎ型シリコン基板２００の表面であることを表している。

図６に示した不純物分布の１次元シミュレーション結果及び図７に示した実測値ともに、基本的には同様の結果を示しており、深さ０μｍの基板表面から深くなると、一度不純物イオン濃度が増加し、およそ深さ０．２μｍで最も不純物イオン濃度が高くなり、さらに深くなると、今度は不純物イオン濃度が減少することがわかる。

つまり、図４（ｃ）に示すように、まず第一のＰ型不純物拡散層２０１がＮ型シリコン基板２００の表面から埋め込まれた位置に形成されている。続いて形成された第二のＰ型不純物拡散層２０２は、第一のＰ型不純物拡散層２０１のうち、表面に近い浅い部分に重畳して形成され、その結果、Ｎ型シリコン基板２００の表面から０．２μｍの位置に埋められた不純物イオン濃度が高いＰ型不純物層１０３が形成されていると考えられる。
以上より、第一のＰ型不純物拡散層２０１上に第二のＰ型不純物拡散層２０２が形成され、第一と第二のＰ型不純物拡散層２０１、２０２を合わせたＰ型不純物層１０３の全体をＮ型シリコン基板２００が完全に包含した構造となっていると言える。

＜半導体歪検出素子の効果＞
本実施の形態の半導体歪検出素子１０５は、図５（ｇ）に示す断面構造を有しており、第一のＰ型不純物拡散層２０１及び第二のＰ型不純物拡散層２０２からなるＰ型不純物層１０３が、Ｎ型シリコン基板２００に完全に包含された構造となっている。そのため、Ｐ型不純物層１０３が安定したキャリアの導通経路として確保され、歪の検出の感度を高く確保することができる。

また、Ｐ型不純物層１０３では、浅い部分では不純物イオン濃度が高くなっている。したがって、キャリアの導通経路は、この不純物イオンに押し下げられ、Ｐ型不純物層１０３の、より中央の部分となると考えられる。そのため、雑音源とされるＮ型シリコン基板２００と酸化膜との界面からキャリアの導通経路までの距離が大きくなり、雑音の影響が小さく、Ｓ／Ｎ比を向上させることができる。

なお、本実施の形態で得られた効果は、Ｐ型シリコン基板にＮ型の不純物層を形成して逆導電型とした半導体歪検出素子１０５においても同様に得ることができる。
また、シリコン基板は、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ）のように、基板内に絶縁層を有するシリコン基板であっても同様に用いることができ、表面のシリコン基板の内部に第一の不純物拡散層２０１を形成することができる。

実施の形態２．
本実施の形態に係る半導体歪検出素子１０５は、図１に示したＭＥＭＳアクチュエータデバイス１００に用いる点、図２及び図３に示した半導体歪検出素子１０５の構造においては実施の形態１と同様であり、製造工程も基本的に図４及び図５に示した実施の形態１と同じである。
本実施の形態においては、実施の形態１において図４（ｃ）に示した、Ｎ型シリコン基板２００に形成したＰ型不純物層１０３の構造が異なっている。

本実施の形態の、Ｎ型シリコン基板２００に形成したＰ型不純物層１０３の断面構造を図８に模式的に示した。
まず、実施の形態１と同様に、写真製版処理技術を用いてＮ型シリコン基板２００上の目的とする位置を開口部とするレジストパターンを形成する。ＭＥＭＳアクチュエータデバイス１００に設置した場合に最も歪の生じやすい部分に開口を形成することが好ましい。
なお、本実施の形態においても、Ｎ型シリコン基板２００中に形成した複数層からなる不純物層全体を一括してＰ型不純物層１０３と呼ぶ。

＜Ｐ型不純物層の形成工程＞
まず、実施の形態１と同様に、中電流イオン注入装置を用いＢ^＋をドープして、第一のＰ型不純物拡散層２０１に続いて第二のＰ型不純物拡散層２０２を作成する。
イオン注入条件も実施の形態１と同一であり、第一のＰ型不純物拡散層２０１では注入量３．５×１０^１３ｃｍ^−２、注入エネルギー８０ｋｅＶ、第二のＰ型不純物拡散層２０２では、注入量３．５×１０^１３ｃｍ^−２、注入エネルギー５０ｋｅＶの条件で形成した。

続いて、第三のＰ型不純物拡散層３００を、Ｂ^＋を用い、中電流イオン注入装置により作成した。
第三のＰ型不純物拡散層３００の作成は、注入量３．５×１０^１３ｃｍ^−２、注入エネルギー１２０ｋｅＶで行った。

＜不純物イオン濃度分布について＞
このＰ型不純物層１０３を作成したＮ型シリコン基板２００の深さ方向の不純物分布を測定した。実施の形態１と同様に、基板表面から深くなると、一度不純物イオン濃度が増加し、およそ深さ０．２μｍで最も不純物イオン濃度が高くなった。さらに深くなると、不純物イオン濃度が徐々に減少した後、Ｎ型シリコン基板２００の表面からの深さが約０．３５μｍで再び不純物イオン濃度が高くなった。

以上の測定結果より、第一のＰ型不純物拡散層２０１はＮ型シリコン基板２００の表面から埋め込まれた位置に形成されていると考えられる。続いて形成された第二のＰ型不純物拡散層２０２は、第一のＰ型不純物拡散層２０１の表面に近い浅い部分に重畳して形成された結果、Ｎ型シリコン基板２００の表面から０．２μｍの位置に不純物イオン濃度の高い領域を形成したと考えられる。さらに、本実施の形態においては、第三のＰ型不純物拡散層３００が、第一のＰ型不純物拡散層２０１の深い部分に重畳して形成された結果、Ｎ型シリコン基板２００の表面から０．３５μｍの深さに不純物イオン濃度が高い領域が形成されたと考えられる。

本実施の形態においては、図８に示すように、第一のＰ型不純物拡散層２０１の上下を不純物イオン濃度の高い第二のＰ型不純物拡散層２０２と第三のＰ型不純物拡散層３００とで挟んだＰ型不純物層１０３が、Ｎ型シリコン基板２００の表面から埋め込まれた位置に形成され、第一、第二及び第三のＰ型不純物拡散層２０１、２０２、３００とからなるＰ型不純物層１０３の全体をＮ型シリコン基板２００が完全に包含した構造になっていると考えられる。

＜半導体歪検出素子の効果＞
本実施の形態の半導体歪検出素子１０５のＰ型不純物層１０３の構成は、図８に示すように、Ｎ型シリコン基板２００に完全に包含された構造となっているため、Ｐ型不純物層１０３が安定したキャリアの導通経路として確保され、歪の検出の感度を高く確保することができる。

さらに、Ｐ型不純物層１０３は、第一のＰ型不純物拡散層２０１の上下に、不純物イオン濃度が高い第二及び第三のＰ型不純物拡散層２０２、３００で挟み込む配置となっているため、キャリアの導通経路は不純物層中の、より中央の部分となり、雑音源とされるＮ型シリコン基板２００と酸化膜との界面からキャリアの導通経路までの距離が大きく離れているので、雑音の影響が小さく、Ｓ／Ｎ比を向上させることができる。

なお、本実施の形態での効果は、Ｐ型シリコン基板にＮ型の不純物層を形成した逆導電型とした半導体歪検出素子においても同様に得ることができる。
また、シリコン基板は、ＳＯＩのように、基板内に絶縁層を有するシリコン基板であっても同様に用いることができる。

実施の形態３．
本実施の形態に係る半導体歪検出素子１０５は、図１に示したＭＥＭＳアクチュエータデバイス１００に用いる点、図２及び図３に示した半導体歪検出素子１０５の構造は実施の形態１と同様であり、製造工程も基本的に図４及び図５に示した実施の形態１と同じである。
本実施の形態においては、実施の形態１において図４（ｃ）に示した、Ｎ型シリコン基板２００に形成したＰ型不純物層１０３の構造が異なっている。

本実施の形態の、Ｎ型シリコン基板２００に形成したＰ型不純物層１０３の構造を図９に模式的に示した。
まず、実施の形態１及び２と同様に写真製版処理技術を用いてＮ型シリコン基板２００上の目的とする位置を開口部とするレジストパターンを形成し、開口を介してＰ型不純物層１０３を形成する。

＜Ｐ型不純物層の形成工程＞
まず、実施の形態２と同様に、中電流イオン注入装置を用いＢ^＋をドープして、第一のＰ型不純物拡散層２０１に続いて第二のＰ型不純物拡散層２０２及び第三のＰ型不純物拡散層３００を作成する。
各注入工程のパラメータは実施の形態２と同一で、第一のＰ型不純物拡散層２０１では注入量３．５×１０^１３ｃｍ^−２、注入エネルギー８０ｋｅＶ、第二のＰ型不純物拡散層２０２では、注入量３．５×１０^１３ｃｍ^−２、注入エネルギー５０ｋｅＶ、第三のＰ型不純物拡散層３００は、３．５×１０^１３ｃｍ^−２、注入エネルギー１２０ｋｅＶの条件で形成した。
この段階で、第一のＰ型不純物拡散層２０１の上下を、高不純物イオン濃度の第二及び第三のＰ型不純物拡散層２０２、３００で挟んだ構成となっており、Ｐ型不純物層１０３はＮ型シリコン基板２００の表面から埋め込まれた位置に形成されている。

続いて、大電流イオン注入機を用いて、Ｐ型不純物層１０３の側面に、ＢＦ_２を注入量１．０×１０^１５ｃｍ^−２、注入エネルギー１４０ｋｅＶの条件でイオン注入し、第四のＰ型高濃度不純物拡散層４００を形成する。
ここで、大電流イオン注入機によるイオン注入において、注入種としてＢＦ_２を用いたが、他のＰ型不純物イオンであっても、注入量、注入エネルギーを調整することで、同様に用いることができる。

＜不純物イオン濃度分布について＞
Ｎ型シリコン基板２００に形成したＰ型不純物層１０３は、実施の形態２と同様に、第一のＰ型不純物拡散層２０１を上下から第二及び第三のＰ型不純物拡散層２０２、３００が挟み込んだ構造をしており、Ｎ型シリコン基板２００の表面からの深さが、約０．２μｍ、約０．３５μｍの位置に、不純物イオン濃度が高い領域を有している。
さらに、本実施の形態では、図９に断面構造を示すように、Ｐ型不純物層１０３の両端に、第四のＰ型高濃度不純物拡散層４００が形成されている。

＜半導体歪検出素子の効果＞
本実施の形態の半導体歪検出素子１０５のＰ型不純物層１０３の構成は、図９に示すように、Ｎ型シリコン基板２００に完全に包含された構造をしているため、Ｐ型不純物層１０３が安定したキャリアの導通経路として確保され、歪の検出の感度を高く確保することができる。

さらに、Ｐ型不純物層１０３は、第一のＰ型不純物拡散層２０１の上下に不純物イオン濃度が高い第二及び第三のＰ型不純物拡散層２０２、３００、両端に第四のＰ型高濃度不純物拡散層４００で挟み込む配置となっているため、キャリアの導通経路を不純物層の、より中央の部分となり、雑音源とされるＮ型シリコン基板２００と酸化膜との界面からキャリアの導通経路までの距離が大きく離れているので、雑音の影響が小さく、Ｓ／Ｎ比を向上させることができる。

また、第四のＰ型高濃度不純物拡散層４００が、Ｎ型シリコン基板２００中の汚染不純物を捕獲する、ゲッタリング層として機能するため、半導体歪検出素子１０５の出力が、さらに低雑音化され、Ｓ／Ｎ比を向上させることができる。

なお、本実施の形態での効果は、Ｐ型シリコン基板にＮ型の不純物層を形成した逆導電型とした場合であっても半導体歪検出素子においても同様に得ることができる。
また、シリコン基板は、ＳＯＩのように、基板内に絶縁層を有するシリコン基板であっても同様に用いることができる。

本実施の形態において、Ｐ型不純物層１０３は、周囲に不純物イオン濃度の高い第二及び第三のＰ型不純物拡散層２０２、３００と第四のＰ型高濃度不純物拡散層４００で囲む形状であったが、反対に、周囲に比べＰ型不純物層１０３の中央付近に不純物イオン濃度の高いＰ型不純物層を、周囲に不純物イオン濃度の低いＰ型不純物層を形成しても高Ｓ／Ｎ比の半導体歪検出素子１０５を得ることができる。

本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つまたは複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。

１００ ＭＥＭＳアクチュエータデバイス、１０１ 支持部、１０２ マイクロミラー、１０３ Ｐ型不純物層、１０５ 半導体歪検出素子、２００ Ｎ型シリコン基板、２０１ 第一のＰ型不純物拡散層、２０２ 第二のＰ型不純物拡散層、２０３ 熱酸化膜、２０４ 層間絶縁膜、２０５ オーミックコンタクト形成用不純物層、２０６ メタル配線層、２０７ 絶縁膜、３００ 第三のＰ型不純物拡散層、４００ 第四のＰ型高濃度不純物拡散層。

本願の半導体歪検出素子は、シリコン基板と、シリコン基板の表面より深い内部に形成され、シリコン基板とは異なる導電型の不純物層と、を有し、不純物層の抵抗変化に基づいて前記シリコン基板の歪量を検出する半導体歪検出素子であって、不純物層は第一の不純物拡散層を有し、シリコン基板の表面より深い内部の面内において逆Ｓ字型に配置されているものである。

Claims (8)

1. シリコン基板と、
   前記シリコン基板の表面より深い内部に形成され、前記シリコン基板とは異なる導電型の第一の不純物拡散層と、を有し、
   前記第一の不純物拡散層の抵抗変化に基づいて前記シリコン基板の歪量を検出する半導体歪検出素子。
2. 前記第一の不純物拡散層の前記シリコン基板の表面側に、前記第一の不純物拡散層よりも不純物イオン濃度が高く、同じ導電型の第二の不純物拡散層を有することを特徴とする請求項１に記載の半導体歪検出素子。
3. 前記第一の不純物拡散層の前記第二の不純物拡散層の反対面側に、前記第一の不純物拡散層よりも不純物イオン濃度が高く、同じ導電型の第三の不純物拡散層を有することを特徴とする請求項２に記載の半導体歪検出素子。
4. 前記第一の不純物拡散層の側面部分に、前記第一の不純物拡散層よりも不純物イオン濃度が高く、同じ導電型の第四の不純物拡散層を有することを特徴とする請求項１から請求項３のいずれか１項に記載の半導体歪検出素子。
5. 前記シリコン基板の導電型がＮ型であり、前記第一の不純物拡散層の導電型がＰ型であることを特徴とする請求項１から請求項４のいずれか１項に記載の半導体歪検出素子。
6. 前記シリコン基板の導電型がＰ型であり、前記第一の不純物拡散層の導電型がＮ型であることを特徴とする請求項１から請求項４のいずれか１項に記載の半導体歪検出素子。
7. 前記シリコン基板が、内部に絶縁膜を有するＳＯＩ基板であり、前記ＳＯＩ基板の表面のシリコン基板の内部に前記第一の不純物拡散層を有することを特徴とする請求項１から請求項６のいずれか１項に記載の半導体歪検出素子。
8. 請求項１から請求項７のいずれか１項に記載の半導体歪検出素子をセンサの一つとして備えたＭＥＭＳアクチュエータデバイス。

Images