JP2020178039A - Method for evaluating resistance to slip dislocation of silicon wafer - Google Patents
Method for evaluating resistance to slip dislocation of silicon wafer Download PDFInfo
- Publication number
- JP2020178039A JP2020178039A JP2019079260A JP2019079260A JP2020178039A JP 2020178039 A JP2020178039 A JP 2020178039A JP 2019079260 A JP2019079260 A JP 2019079260A JP 2019079260 A JP2019079260 A JP 2019079260A JP 2020178039 A JP2020178039 A JP 2020178039A
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- wafer
- slip
- indentation
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 193
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 193
- 239000010703 silicon Substances 0.000 title claims abstract description 193
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000010438 heat treatment Methods 0.000 claims abstract description 94
- 238000007373 indentation Methods 0.000 claims abstract description 71
- 235000012431 wafers Nutrition 0.000 claims description 214
- 238000011156 evaluation Methods 0.000 claims description 20
- 230000003028 elevating effect Effects 0.000 claims description 4
- 230000035945 sensitivity Effects 0.000 abstract description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 39
- 229910052760 oxygen Inorganic materials 0.000 description 39
- 239000001301 oxygen Substances 0.000 description 39
- 230000002093 peripheral effect Effects 0.000 description 24
- 230000008646 thermal stress Effects 0.000 description 14
- 238000004151 rapid thermal annealing Methods 0.000 description 10
- 238000009826 distribution Methods 0.000 description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000879 optical micrograph Methods 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
本発明は、シリコンウェーハのスリップ転位に対する耐性を評価する方法に関する。 The present invention relates to a method for evaluating the resistance of a silicon wafer to slip dislocations.
従来、半導体デバイスを作製するための基板として、シリコンウェーハが広く使用されている。シリコンウェーハは、例えばチョクラルスキー法（Czochralski、ＣＺ）法によって単結晶シリコンインゴットを育成し、得られた単結晶シリコンインゴットに対してウェーハ加工を施すことによって得られる。 Conventionally, a silicon wafer has been widely used as a substrate for manufacturing a semiconductor device. A silicon wafer can be obtained by growing a single crystal silicon ingot by, for example, a Czochralski (CZ) method, and subjecting the obtained single crystal silicon ingot to wafer processing.
シリコンウェーハには、様々な状況でスリップ転位が発生しうる。例えば、近年、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）やパワーデバイスなどにおいては、シリコンウェーハ上にエピタキシャル層が形成されたエピタキシャルウェーハが基板として用いられている。エピタキシャルウェーハの製造工程において、シリコンウェーハの裏面や外周部に、サセプタや保持具などの異種材との接触による傷が形成されることがある。こうした傷が形成されたシリコンウェーハに熱応力が負荷されると、傷を起点としてスリップ転位が発生する場合がある。 Slip dislocations can occur on silicon wafers in various situations. For example, in recent years, in MOSFETs (Metal-Oxide-Semiconductor Field-Effect Transistor), power devices, and the like, an epitaxial wafer in which an epitaxial layer is formed on a silicon wafer is used as a substrate. In the manufacturing process of an epitaxial wafer, scratches may be formed on the back surface or the outer peripheral portion of the silicon wafer due to contact with different materials such as a susceptor and a holder. When a thermal stress is applied to a silicon wafer on which such scratches are formed, slip dislocations may occur starting from the scratches.
また、デバイス形成工程において、シリコンウェーハには様々なデバイスが作り込まれる。例えば、半導体デバイスのＳＴＩ（Shallow Trench Isolation）構造端部などにおいて局所的に大きな応力が発生し、スリップ転位が発生する場合がある。 Further, in the device forming process, various devices are built in the silicon wafer. For example, a large stress may be locally generated at the end of the STI (Shallow Trench Isolation) structure of a semiconductor device, and slip dislocation may occur.
このように、シリコンウェーハには、ウェーハ製造工程からデバイス形成工程までの様々な工程で様々な位置にスリップ転位が発生しうる。スリップ転位は、半導体デバイスのオーバーレイ不良やリーク不良の原因となるため、スリップ転位が発生しないような方途を検討する必要があることは言うまでもない。一方で、シリコンウェーハのスリップ転位に対する耐性（以下、「スリップ耐性」とも言う。）を向上させることも重要であり、そのための評価方法が求められている。 As described above, in the silicon wafer, slip dislocations can occur at various positions in various processes from the wafer manufacturing process to the device forming process. It goes without saying that slip dislocations cause overlay defects and leak defects in semiconductor devices, so it is necessary to consider ways to prevent slip dislocations from occurring. On the other hand, it is also important to improve the resistance of silicon wafers to slip dislocations (hereinafter, also referred to as “slip resistance”), and an evaluation method for that purpose is required.
このような背景の下、特許文献１には、ＲＴＡ装置を用いてシリコンウェーハに対して短時間の熱処理を施し、シリコンウェーハに発生したスリップ転位の長さを測定することにより、酸素析出などの影響を低減してシリコンウェーハのスリップ耐性を評価する方法が記載されている。 Against this background, Patent Document 1 describes oxygen precipitation and the like by subjecting a silicon wafer to a short-time heat treatment using an RTA apparatus and measuring the length of slip dislocations generated on the silicon wafer. A method for evaluating the slip resistance of a silicon wafer by reducing the influence is described.
特許文献１には、加熱条件について特段の記載がない。このことから、ＲＴＡ装置を用いたシリコンウェーハの熱処理の際には従来の加熱条件、つまり、シリコンウェーハの面内方向の温度分布が均一となるような条件に制御していると考えられる。 Patent Document 1 does not particularly describe the heating conditions. From this, it is considered that the heat treatment of the silicon wafer using the RTA apparatus is controlled under the conventional heating conditions, that is, the conditions under which the temperature distribution in the in-plane direction of the silicon wafer becomes uniform.
しかしながら、上述のようなウェーハ面内方向の温度分布が均一となるような熱処理では、シリコンウェーハに生じる熱応力が比較的小さい。そのため、シリコンウェーハ中の酸素濃度などの条件を変更してスリップ耐性を向上させる処理を施してから、この方法で評価しても、条件の変更に対する感度が低く、評価結果に反映されにくい問題がある。 However, in the heat treatment in which the temperature distribution in the in-plane direction of the wafer becomes uniform as described above, the thermal stress generated in the silicon wafer is relatively small. Therefore, even if the conditions such as the oxygen concentration in the silicon wafer are changed to improve the slip resistance and then the evaluation is performed by this method, the sensitivity to the change of the conditions is low and it is difficult to be reflected in the evaluation result. is there.
本発明は上記課題に鑑みてなされたものであり、その目的とするところは、シリコンウェーハのスリップ転位に対する耐性を、従来よりも高感度に評価することができる方法を提案することにある。 The present invention has been made in view of the above problems, and an object of the present invention is to propose a method capable of evaluating the resistance of a silicon wafer to slip dislocations with higher sensitivity than before.
上記課題を解決する本発明は、以下の通りである。
［１］シリコンウェーハのスリップ転位に対する耐性を評価する方法であって、
評価に供するシリコンウェーハの表面の所定の位置に圧痕を形成する第１工程と、
圧痕を形成した前記シリコンウェーハを枚葉式の熱処理装置に導入し、前記シリコンウェーハを加熱して熱処理を施す第２工程と、
前記圧痕から発生したスリップ転位の長さに基づいて、前記シリコンウェーハの前記所定の位置でのスリップ転位に対する耐性を評価する第３工程と、
を有し、
前記第２工程は、前記シリコンウェーハの径方向に温度差を与えるように行うことを特徴とするシリコンウェーハのスリップ転位に対する耐性の評価方法。
The present invention that solves the above problems is as follows.
[1] A method for evaluating the resistance of a silicon wafer to slip dislocations.
The first step of forming an indentation at a predetermined position on the surface of the silicon wafer to be evaluated, and
The second step of introducing the silicon wafer on which the indentation is formed into a single-wafer heat treatment apparatus and heating the silicon wafer to perform heat treatment, and
A third step of evaluating the resistance of the silicon wafer to slip dislocations at the predetermined positions based on the length of the slip dislocations generated from the indentation, and
Have,
The second step is a method for evaluating the resistance of a silicon wafer to slip dislocations, which comprises performing so as to give a temperature difference in the radial direction of the silicon wafer.
［２］前記第２工程は、前記熱処理装置における複数の加熱手段の出力を相違させることによって前記シリコンウェーハを加熱する、前記［１］に記載の評価方法。 [2] The evaluation method according to the above [1], wherein the second step heats the silicon wafer by making the outputs of a plurality of heating means in the heat treatment apparatus different.
［３］前記複数の加熱手段は、前記シリコンウェーハのおもて面側および裏面側のそれぞれについて、互いに平行、かつ前記シリコンウェーハの表面に平行に配置されている、前記［２］に記載の評価方法。 [3] The plurality of heating means according to the above [2], wherein the plurality of heating means are arranged parallel to each other and parallel to the surface of the silicon wafer on the front surface side and the back surface side of the silicon wafer, respectively. Evaluation methods.
［４］前記第２工程は、前記複数の加熱手段のうち、前記シリコンウェーハの一方の表面側の加熱手段の出力のみを相違させて行う、前記［２］または［３］に記載の評価方法。 [4] The evaluation method according to the above [2] or [3], wherein the second step is performed by differentizing only the output of the heating means on one surface side of the silicon wafer among the plurality of heating means. ..
［５］前記熱処理装置は、高速昇降温が可能な装置である、前記［１］〜［４］のいずれか一項に記載の評価方法。 [5] The evaluation method according to any one of [1] to [4] above, wherein the heat treatment apparatus is an apparatus capable of high-speed elevating and lowering temperature.
［６］前記第２工程は、前記シリコンウェーハを、該シリコンウェーハの中心を通り、かつ該シリコンウェーハの表面に垂直な軸の周りに回転させながら行う、前記［１］〜［５］のいずれか一項に記載の評価方法。 [6] Any of the above [1] to [5], wherein the second step is performed while rotating the silicon wafer through the center of the silicon wafer and around an axis perpendicular to the surface of the silicon wafer. The evaluation method described in item 1.
本発明によれば、シリコンウェーハのスリップ転位に対する耐性を、従来よりも高感度に評価することができる。また、本発明によれば、シリコンウェーハ上の様々な位置について、スリップ転位に対する耐性を評価することができる。 According to the present invention, the resistance of a silicon wafer to slip dislocation can be evaluated with higher sensitivity than before. Further, according to the present invention, resistance to slip dislocations can be evaluated at various positions on a silicon wafer.
以下、図面を参照して、本発明の実施形態について説明する。本発明によるシリコンウェーハのスリップ転位に対する耐性を評価する方法は、評価に供するシリコンウェーハの表面の所定の位置に圧痕を形成する第１工程と、圧痕を形成したシリコンウェーハを枚葉式の熱処理装置に導入し、シリコンウェーハを加熱して熱処理を施す第２工程と、圧痕から発生したスリップ転位の長さに基づいて、シリコンウェーハの上記所定の位置でのスリップ転位に対する耐性を評価する第３工程とを有する。ここで、上記第２工程は、シリコンウェーハの径方向に温度差を与えるように行うことを特徴とする。以下、各工程について説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. The method for evaluating the resistance of a silicon wafer to slip dislocations according to the present invention is a first step of forming an indentation at a predetermined position on the surface of the silicon wafer to be evaluated, and a single-wafer heat treatment apparatus for the silicon wafer on which the indentation is formed. The second step of heating the silicon wafer to heat-treat it, and the third step of evaluating the resistance of the silicon wafer to slip dislocations at the predetermined positions based on the length of the slip dislocations generated from the indentations. And have. Here, the second step is characterized in that the temperature difference is given in the radial direction of the silicon wafer. Hereinafter, each step will be described.
＜第１工程＞
まず、第１工程において、評価に供するシリコンウェーハの表面の所定の位置に圧痕を形成する。上記シリコンウェーハとしては、ＣＺ法や浮遊帯溶融法（ＦＺ法）などの方法によって単結晶シリコンインゴットを育成し、得られた単結晶シリコンインゴットに対してウェーハ加工を施して得られたものを用いることができる。
<First step>
First, in the first step, indentations are formed at predetermined positions on the surface of the silicon wafer to be evaluated. As the silicon wafer, a single crystal silicon ingot obtained by growing a single crystal silicon ingot by a method such as a CZ method or a floating zone melting method (FZ method) and subjecting the obtained single crystal silicon ingot to wafer processing is used. be able to.
シリコンウェーハの導電型や直径、ドーパントの種類、抵抗率、面方位などについては、シリコンウェーハのスリップ転位に対する耐性（以下、「スリップ耐性」とも言う。）を評価する条件に合わせて適切に設定することができる。 The conductivity type and diameter of the silicon wafer, the type of dopant, the resistivity, the plane orientation, etc. are appropriately set according to the conditions for evaluating the resistance of the silicon wafer to slip dislocations (hereinafter, also referred to as "slip resistance"). be able to.
また、上記シリコンウェーハとしては、上述のようなシリコンウェーハ（バルクシリコンウェーハ）の表面にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハを用いることもできる。 Further, as the silicon wafer, an epitaxial silicon wafer in which a silicon epitaxial layer is formed on the surface of the silicon wafer (bulk silicon wafer) as described above can also be used.
シリコンウェーハの表面に形成する圧痕は、スリップ転位の起点として形成するものである。圧痕を形成する位置は、スリップ耐性を評価したいシリコンウェーハ表面上の任意の位置とすることができる。 The indentation formed on the surface of the silicon wafer is formed as the starting point of slip dislocation. The position where the indentation is formed can be any position on the surface of the silicon wafer for which slip resistance is to be evaluated.
圧痕の数は、特に限定されないが、後述する第２工程において用いる熱処理装置の内部の温度が必ずしも一定ではないことや、データのばらつきを低減する目的などから、シリコンウェーハ上の等価な位置に複数設けることが好ましい。例えば、面方位が（００１）面のシリコンウェーハを用いる場合には、その表面には４つの等価な位置が存在する。そこで、好ましくはこれら４つの位置のうちの複数の位置、最も好ましくは４つの全ての位置に圧痕を形成し、後述する第３工程において、複数の圧痕からのスリップ転位の長さを測定し、その平均値に基づいてスリップ耐性を評価することが好ましい。 The number of indentations is not particularly limited, but a plurality of indentations are located at equivalent positions on the silicon wafer because the temperature inside the heat treatment apparatus used in the second step described later is not always constant and for the purpose of reducing data variation. It is preferable to provide. For example, when a silicon wafer having a plane orientation of (001) is used, there are four equivalent positions on the surface. Therefore, indentations are preferably formed at a plurality of positions among these four positions, most preferably at all four positions, and the lengths of slip dislocations from the plurality of indentations are measured in the third step described later. It is preferable to evaluate the slip resistance based on the average value.
圧痕の形状は、特に限定されないが、圧痕から＜１１０＞方向（＜１１０＞方向と等価な方向を含む）にスリップ転位が発生しやすい形状を有していることが好ましい。このような圧痕の形状としては、四角形や三角形等の多角形が挙げられ、頂点からスリップ転位が＜１１０＞方向と等価な方向に発生して進展するよう、多角形の少なくとも１つの角の二等分線が＜１１０＞方向と等価な方向に向いていることが好ましい。例えば、菱形の場合には、４つの角のうちの少なくとも１つの角の二等分線が＜１１０＞方向に向いていることが好ましい。また、三角形の場合には、少なくとも頂点の１つの垂直二等分線が＜１１０＞方向に向いていることが好ましい。 The shape of the indentation is not particularly limited, but it is preferable that the indentation has a shape in which slip dislocations are likely to occur in the <110> direction (including the direction equivalent to the <110> direction). Examples of the shape of such indentations include polygons such as quadrangles and triangles, and at least one corner of the polygon so that slip dislocations occur and propagate in a direction equivalent to the <110> direction from the apex. It is preferable that the bisector points in a direction equivalent to the <110> direction. For example, in the case of a rhombus, it is preferable that the bisector of at least one of the four corners points in the <110> direction. Further, in the case of a triangle, it is preferable that at least one vertical bisector of the apex points in the <110> direction.
上記圧痕は、任意の適切な方法により形成することができる。例えば、ビッカース硬度計やロックウェル硬度計などの硬度計を用いて形成することができる。また、圧痕は、図１に示すような圧痕形成装置を用いて形成することができる。図１に示した圧痕形成装置は、上下方向に移動可能な支持部材の下面に、ロードセルを介して圧痕を形成するための圧子が設けられている。そして、支持部材を下方に移動させて圧子をシリコンウェーハに押しつけた際に、シリコンウェーハに押しつける荷重がロードセルに伝達し、図示しない表示器に表示されるように構成されている。シリコンウェーハの表面上への圧痕の形成は、上記支持部材を下方に移動させ、ウェーハ設置ステージ上に載置されたシリコンウェーハに圧子を接触させた後、所定の荷重を負荷することにより形成することができる。シリコンウェーハに負荷される荷重は、ロードセルに接続された表示器から読み取ることができる。 The indentation can be formed by any suitable method. For example, it can be formed by using a hardness tester such as a Vickers hardness tester or a Rockwell hardness tester. Further, the indentation can be formed by using an indentation forming device as shown in FIG. In the indentation forming apparatus shown in FIG. 1, an indenter for forming an indentation is provided on the lower surface of a support member that can move in the vertical direction via a load cell. Then, when the support member is moved downward and the indenter is pressed against the silicon wafer, the load pressed against the silicon wafer is transmitted to the load cell and is displayed on a display (not shown). The indentation on the surface of the silicon wafer is formed by moving the support member downward, bringing the indenter into contact with the silicon wafer placed on the wafer installation stage, and then applying a predetermined load. be able to. The load applied to the silicon wafer can be read from the display connected to the load cell.
圧痕を形成する際にシリコンウェーハに負荷する荷重は、特に限定されないが、シリコンウェーハの外周部に接触傷や搬送傷が形成される際に負荷される荷重と同程度にすることが好ましい。具体的には、１０〜２０００ｇｆ程度とすることが好ましい。 The load applied to the silicon wafer when forming the indentation is not particularly limited, but it is preferably the same as the load applied when contact scratches or transport scratches are formed on the outer peripheral portion of the silicon wafer. Specifically, it is preferably about 10 to 2000 gf.
なお、シリコンウェーハ表面上の様々な位置に対するスリップ耐性を調べたり、シリコンウェーハ中の酸素濃度などの条件を変更してスリップ耐性を調べたりする際には、全ての圧痕を同一の荷重を負荷して形成することが好ましい。これにより、評価結果を定量的に比較することができる。 When investigating slip resistance at various positions on the surface of a silicon wafer, or when investigating slip resistance by changing conditions such as oxygen concentration in a silicon wafer, the same load is applied to all indentations. It is preferable to form the silicon. This makes it possible to quantitatively compare the evaluation results.
図２は、図１に示した装置を用いて形成した圧痕の光学顕微鏡像の一例を示している。図２に示した菱形の圧痕においては、菱形の頂点からクラックが発生しており、クラックは＜１１０＞方向に延びている。このような圧痕を有するシリコンウェーハにスリップ転位が発生する臨界せん断応力を超える熱応力が負荷されると、上記クラックの先端からスリップ転位が発生して進展する。 FIG. 2 shows an example of an optical microscope image of an indentation formed by using the device shown in FIG. In the indentation of the rhombus shown in FIG. 2, cracks are generated from the apex of the rhombus, and the cracks extend in the <110> direction. When a thermal stress exceeding the critical shear stress at which slip dislocations occur is applied to a silicon wafer having such indentations, slip dislocations occur from the tips of the cracks and propagate.
＜第２工程＞
次いで、第２工程において、圧痕を形成したシリコンウェーハを枚葉式の熱処理装置に導入し、シリコンウェーハを加熱して熱処理を施す。ここで、第２工程は、シリコンウェーハの径方向に温度差を与えるように行うことが肝要である。
<Second step>
Next, in the second step, the silicon wafer on which the indentation is formed is introduced into the single-wafer heat treatment apparatus, and the silicon wafer is heated for heat treatment. Here, it is important that the second step is performed so as to give a temperature difference in the radial direction of the silicon wafer.
上述のように、熱処理装置を用いてシリコンウェーハに対して熱処理を施す場合には、シリコンウェーハ全域について均一な特性が得られるように、ウェーハ面内方向の温度が均一となるように行うのが一般的である。 As described above, when heat-treating a silicon wafer using a heat treatment apparatus, the temperature in the in-plane direction of the wafer should be uniform so that uniform characteristics can be obtained over the entire silicon wafer. It is common.
しかし、シリコンウェーハに対して上述のように面内方向の均一になるように熱処理を施すと、シリコンウェーハに生じる熱応力が比較的小さい。そのため、圧痕の形成位置を変更したり、シリコンウェーハ中の酸素濃度を変更したりして評価を行っても、こうした条件の変化に対する感度が低く、評価結果に反映されにくい。 However, when the silicon wafer is heat-treated so as to be uniform in the in-plane direction as described above, the thermal stress generated in the silicon wafer is relatively small. Therefore, even if the evaluation is performed by changing the formation position of the indentation or changing the oxygen concentration in the silicon wafer, the sensitivity to such a change in the condition is low and it is difficult to be reflected in the evaluation result.
本発明者らは、シリコンウェーハのスリップ耐性を従来よりも高感度に評価する方法について鋭意検討した。その結果、シリコンウェーハの径方向に温度差を与え、シリコンウェーハに従来よりも大きな熱応力を意図的に発生させることに想到し、本発明を完成させたのである。 The present inventors have diligently studied a method for evaluating the slip resistance of a silicon wafer with higher sensitivity than before. As a result, the present invention was completed with the idea of giving a temperature difference in the radial direction of the silicon wafer and intentionally generating a larger thermal stress on the silicon wafer than before.
シリコンウェーハに対してウェーハ面内方向に温度差を与えるように熱処理を施すことによって、シリコンウェーハにおいて従来よりも大きな熱応力が発生する。よって、後述する実施例に示すように、シリコンウェーハのスリップ耐性を従来よりも高感度に評価することができるようになる。 By heat-treating the silicon wafer so as to give a temperature difference in the in-plane direction of the wafer, a larger thermal stress than before is generated in the silicon wafer. Therefore, as shown in Examples described later, the slip resistance of the silicon wafer can be evaluated with higher sensitivity than before.
なお、本発明において、「第２工程は、シリコンウェーハの径方向に温度差を与えるように行う」とは、シリコンウェーハに対して、シリコンウェーハの中心部と外周部とで１℃以上の温度差を与えるように熱処理を施すことを意味している。具体的には、第２工程において、シリコンウェーハに対して、シリコンウェーハの中心での温度と外周端から１ｍｍの位置での温度の差が１℃以上となるように熱処理を施すことを意味している。その際、ウェーハ外周部の温度は、ウェーハ外周端から１ｍｍの位置で測定することに限定されない。例えば、第２工程において、シリコンウェーハの中心と外周端から２ｍｍの位置とで２℃の温度差がある場合や、シリコンウェーハの中心と外周端から０．５ｍｍの位置とで３℃の温度差があり、シリコンウェーハの中心とウェーハ外周端から１ｍｍの位置とで１℃以上の温度差がある蓋然性が高い場合には、第２工程は、シリコンウェーハの径方向に温度差を与えるように行っていると見なすことができる。 In the present invention, "the second step is performed so as to give a temperature difference in the radial direction of the silicon wafer" means that the temperature of the central portion and the outer peripheral portion of the silicon wafer is 1 ° C. or higher with respect to the silicon wafer. It means that heat treatment is performed so as to give a difference. Specifically, in the second step, it means that the silicon wafer is heat-treated so that the difference between the temperature at the center of the silicon wafer and the temperature at a position 1 mm from the outer peripheral edge is 1 ° C. or more. ing. At that time, the temperature of the outer peripheral portion of the wafer is not limited to the measurement at a position 1 mm from the outer peripheral edge of the wafer. For example, in the second step, there is a temperature difference of 2 ° C. between the center of the silicon wafer and a position 2 mm from the outer peripheral edge, or a temperature difference of 3 ° C. between the center of the silicon wafer and a position 0.5 mm from the outer peripheral edge. If there is a high probability that there is a temperature difference of 1 ° C. or more between the center of the silicon wafer and the position 1 mm from the outer peripheral edge of the wafer, the second step is performed so as to give a temperature difference in the radial direction of the silicon wafer. Can be considered to be.
本発明に使用する熱処理装置としては、シリコンウェーハの径方向に温度差を与えることができる枚葉式のものであれば、特に限定されないが、例えば複数の加熱手段を有し、これらの出力を相違させることができる装置であることが好ましい。また、熱処理装置としては、高速昇降温が可能な装置であることが好ましい。これにより、酸素析出などの影響を排除してスリップ耐性を評価することができる。こうした高速昇降温が可能な装置としては、ＲＴＡ（Rapid Thermal Annealing）装置やエピタキシャル成長装置などを挙げることができる。 The heat treatment apparatus used in the present invention is not particularly limited as long as it is a single-wafer type that can give a temperature difference in the radial direction of the silicon wafer, but for example, it has a plurality of heating means and outputs these. It is preferable that the device can be made different. Further, the heat treatment apparatus is preferably an apparatus capable of high-speed elevating and lowering temperature. Thereby, the slip resistance can be evaluated by eliminating the influence of oxygen precipitation and the like. Examples of the device capable of such high-speed elevating and lowering temperature include an RTA (Rapid Thermal Annealing) device and an epitaxial growth device.
図３は、本発明に用いることが可能なＲＴＡ装置における加熱手段付近の構成の模式図を示している。図３に例示した加熱手段は、シリコンウェーハのおもて面側および裏面側のそれぞれに配置された２８本の線状の加熱ランプで構成されている。そして、これらの加熱ランプは、互いに平行かつ等間隔で、シリコンウェーハの表面に対して平行に配置されている。また、加熱ランプの上方には、シリコンウェーハの中心付近の温度を制御するための放射温度計、および外周部付近の温度を監視するための放射温度計がそれぞれ設けられている。 FIG. 3 shows a schematic diagram of a configuration in the vicinity of the heating means in the RTA apparatus that can be used in the present invention. The heating means illustrated in FIG. 3 is composed of 28 linear heating lamps arranged on the front surface side and the back surface side of the silicon wafer, respectively. The heating lamps are arranged parallel to each other and at equal intervals and parallel to the surface of the silicon wafer. Further, above the heating lamp, a radiation thermometer for controlling the temperature near the center of the silicon wafer and a radiation thermometer for monitoring the temperature near the outer peripheral portion are provided.
上述のようなＲＴＡ装置における複数の加熱ランプの出力を相違させることによって、シリコンウェーハの径方向に温度差が生じる。それによって、シリコンウェーハに従来よりも大きな熱応力を発生させることができる。 By making the outputs of the plurality of heating lamps in the RTA apparatus as described above different, a temperature difference occurs in the radial direction of the silicon wafer. As a result, it is possible to generate a larger thermal stress on the silicon wafer than before.
例えば、シリコンウェーハの中心付近に配置された加熱ランプの出力を比較的大きくし、シリコンウェーハの外周部付近に配置された加熱ランプの出力を比較的小さくする。具体的には、シリコンウェーハの中心付近を所定温度にするためのランプ出力を１００％とした場合、外周部付近のランプ出力を６０％にすることにより、シリコンウェーハの外周部に大きな熱応力を発生させることができる。 For example, the output of the heating lamp arranged near the center of the silicon wafer is made relatively large, and the output of the heating lamp arranged near the outer peripheral portion of the silicon wafer is made relatively small. Specifically, when the lamp output for setting the temperature near the center of the silicon wafer to a predetermined temperature is 100%, a large thermal stress is applied to the outer periphery of the silicon wafer by setting the lamp output near the outer periphery to 60%. Can be generated.
シリコンウェーハの径方向の温度差については、例えばウェーハ中心部とウェーハ外周部との間に温度差を与える場合には、ウェーハ中心部とウェーハ外周部との温度差を４℃以上１２℃以下とすることが好ましい。温度差をこの範囲とすることによって、シリコンウェーハのスリップ耐性をより高感度に評価することができる。 Regarding the temperature difference in the radial direction of the silicon wafer, for example, when a temperature difference is given between the center of the wafer and the outer periphery of the wafer, the temperature difference between the center of the wafer and the outer periphery of the wafer should be 4 ° C or more and 12 ° C or less. It is preferable to do so. By setting the temperature difference within this range, the slip resistance of the silicon wafer can be evaluated with higher sensitivity.
なお、図３に示した加熱ランプを用いて、シリコンウェーハの中心付近の加熱ランプと外周部付近の加熱ランプとで出力を相違させる場合、加熱ランプの延在方向に対して垂直な方向に対しては出力差に応じた温度差が生じる一方、加熱ランプの延在方向に対する温度差はほとんど生じない。 When the heating lamp shown in FIG. 3 is used to make the output different between the heating lamp near the center of the silicon wafer and the heating lamp near the outer peripheral portion, the output is in the direction perpendicular to the extending direction of the heating lamp. Therefore, while a temperature difference is generated according to the output difference, there is almost no temperature difference with respect to the extending direction of the heating lamp.
よって、熱処理装置内において、シリコンウェーハ表面上に形成された圧痕とウェーハ中心とを結ぶ線分が、加熱ランプの延在方向に対して垂直となるようにシリコンウェーハを配置することが好ましい。これにより、圧痕が形成された領域に大きな熱応力を発生させることができる。 Therefore, in the heat treatment apparatus, it is preferable to arrange the silicon wafer so that the line segment connecting the indentation formed on the surface of the silicon wafer and the center of the wafer is perpendicular to the extending direction of the heating lamp. As a result, a large thermal stress can be generated in the region where the indentation is formed.
ただし、圧痕を複数形成する場合には、上述の対処では対応できない場合がある。こうした場合には、熱処理の間にシリコンウェーハを回転させることにより、ウェーハ周方向に均一に加熱することができるため、全ての圧痕に対して大きな熱応力を与えることができるようになる。 However, when a plurality of indentations are formed, the above measures may not be sufficient. In such a case, by rotating the silicon wafer during the heat treatment, it is possible to uniformly heat the wafer in the circumferential direction, so that a large thermal stress can be applied to all the indentations.
さらに、シリコンウェーハのおもて面側および裏面側のいずれか一方の加熱手段のみ出力を相違させることによって、より大きな熱応力を発生させて、シリコンウェーハのスリップ転位に対する耐性をより高感度に評価することができる。 Furthermore, by making the output of only one of the heating means on the front surface side and the back surface side of the silicon wafer different, a larger thermal stress is generated, and the resistance of the silicon wafer to slip dislocation is evaluated with higher sensitivity. can do.
なお、後述する実施例に示すように、シリコンウェーハに発生する熱応力は、加熱ランプの出力差に依存し、出力差が大きい方がシリコンウェーハに発生する熱応力が大きくなるため、スリップ転位に対する耐性をより高感度に評価することができる。しかし、加熱ランプ間の出力差が大きすぎる場合には、シリコンウェーハに発生する応力が大きくなり、反りが生じるなどして熱処理自体がエラーとなる場合があるため、加熱ランプ間の出力差は適切に設定することが好ましい。 As shown in Examples described later, the thermal stress generated in the silicon wafer depends on the output difference of the heating lamp, and the larger the output difference, the larger the thermal stress generated in the silicon wafer. Tolerance can be evaluated with higher sensitivity. However, if the output difference between the heating lamps is too large, the stress generated in the silicon wafer becomes large and the heat treatment itself may cause an error due to warpage, etc., so the output difference between the heating lamps is appropriate. It is preferable to set to.
また、後述する実施例に示すように、加熱ランプの出力を相違させる場合に、加熱ランプの延在方向に垂直な方向に、加熱ランプの出力を徐々に相違させるよりも、不連続に大きく相違させた場合の方が、シリコンウェーハに発生する熱応力が大きく、圧痕から発生するスリップ転位の長さが長くなり、シリコンウェーハのスリップ耐性を高感度に評価することできる。 Further, as shown in Examples described later, when the output of the heating lamp is different, the difference is discontinuously larger than that of gradually changing the output of the heating lamp in the direction perpendicular to the extending direction of the heating lamp. In this case, the thermal stress generated in the silicon wafer is larger, the length of the slip dislocation generated from the indentation becomes longer, and the slip resistance of the silicon wafer can be evaluated with high sensitivity.
シリコンウェーハに対する熱処理は、枚葉式のエピタキシャル成長装置を熱処理装置として用いて行うこともできる。枚葉式のエピタキシャル装置（例えば、アプライドマテリアルズ株式会社製Centura）では、同心円状（内側と外側に二段）に楕円形のハロゲンランプが配置されている（例えば、特開２０１５−００２２８６公報の図１参照）。よって、内側のランプの出力と外側のランプの出力を相違させることによって、シリコンウェーハのウェーハ径方向に温度差を与えることができる。 The heat treatment of the silicon wafer can also be performed by using a single-wafer type epitaxial growth apparatus as the heat treatment apparatus. In a single-wafer epitaxial device (for example, Centura manufactured by Applied Materials Co., Ltd.), elliptical halogen lamps are arranged concentrically (two stages on the inside and outside) (for example, JP-A-2015-002286). (See FIG. 1). Therefore, by making the output of the inner lamp different from the output of the outer lamp, it is possible to give a temperature difference in the wafer radial direction of the silicon wafer.
＜第３工程＞
続いて、第３工程では、シリコンウェーハの所定の位置（圧痕の形成位置）において、圧痕から発生したスリップ転位の長さに基づいて、スリップ転位に対する耐性を評価する。具体的には、圧痕から発生したスリップ転位の長さが短いほど、スリップ転位に対する耐性が高いと評価することができる。なお、各圧痕から発生したスリップ転位の長さの平均値に基づいて、上記スリップ耐性を評価することもできる。
<Third step>
Subsequently, in the third step, resistance to slip dislocations is evaluated based on the length of slip dislocations generated from the indentations at a predetermined position (position of indentation formation) of the silicon wafer. Specifically, it can be evaluated that the shorter the length of the slip dislocation generated from the indentation, the higher the resistance to the slip dislocation. The slip resistance can also be evaluated based on the average value of the lengths of slip dislocations generated from each indentation.
こうして、シリコンウェーハのスリップ転位に対する耐性を、従来よりも高感度に評価することができる。 In this way, the resistance of the silicon wafer to slip dislocation can be evaluated with higher sensitivity than before.
以下、本発明の実施例について説明するが、本発明は実施例に限定されない。 Hereinafter, examples of the present invention will be described, but the present invention is not limited to the examples.
＜加熱条件の検討＞
（発明例１）
まず、評価に供するシリコンウェーハ（直径：３００ｍｍ、面方位：（００１）、酸素濃度：１０．３×１０17ａｔｏｍｓ／ｃｍ3（ＡＳＴＭ Ｆ１２１−１９７９））を用意し、その表面に、図４に示すような、シリコンウェーハの外周端から５ｍｍの４カ所に圧痕を形成した。その際、圧痕の形成は図１に示した圧痕形成装置を用いて行い、シリコンウェーハに負荷する荷重は１００ｇｆとした。
<Examination of heating conditions>
(Invention Example 1)
First, a silicon wafer (diameter: 300 mm, plane orientation: (001), oxygen concentration: 10.3 × 10 17 atoms / cm 3 (ASTM F121-1979)) to be evaluated was prepared, and on the surface thereof, as shown in FIG. As shown, indentations were formed at four locations 5 mm from the outer peripheral edge of the silicon wafer. At that time, the indentation was formed by using the indentation forming apparatus shown in FIG. 1, and the load applied to the silicon wafer was 100 gf.
次に、圧痕を形成したシリコンウェーハを図３のような線状の加熱ランプを備えるＲＴＡ装置に導入してシリコンウェーハに対して熱処理を施した。雰囲気はＡｒとした。熱処理中はウェーハを７５ｒｐｍで回転させた。シリコンウェーハ中心付近の温度を１２５０℃まで５０℃／秒で昇温させ、１２５０℃３０秒の保持、その後５０℃／秒で室温まで降温させた。その際、圧痕が形成されている側の加熱ランプについて、図５に示すように、１１番目〜１８番目の加熱ランプの出力を１００％として、１番目〜１０番目および１９番目〜２８番目の加熱ランプの出力を８０％とした。なお、圧痕が形成されていない側の加熱ランプについては、全ての加熱ランプの出力を１００％とした。 Next, the silicon wafer on which the indentation was formed was introduced into an RTA apparatus equipped with a linear heating lamp as shown in FIG. 3, and the silicon wafer was heat-treated. The atmosphere was Ar. The wafer was rotated at 75 rpm during the heat treatment. The temperature near the center of the silicon wafer was raised to 1250 ° C. at 50 ° C./sec, held at 1250 ° C. for 30 seconds, and then lowered to room temperature at 50 ° C./sec. At that time, with respect to the heating lamp on the side where the indentation is formed, as shown in FIG. 5, the 1st to 10th and 19th to 28th heatings are heated with the output of the 11th to 18th heating lamps as 100%. The output of the lamp was set to 80%. For the heating lamps on the side where the indentation was not formed, the output of all the heating lamps was set to 100%.
上記熱処理を施したシリコンウェーハをＲＴＡ装置から取り出し、光学顕微鏡を用いて各圧痕から発生したスリップ転位の長さを測定し、４つの圧痕について平均値を求めた。 The silicon wafer subjected to the above heat treatment was taken out from the RTA apparatus, the length of the slip dislocation generated from each indentation was measured using an optical microscope, and the average value was obtained for the four indentations.
（発明例２）
発明例１と同様に、シリコンウェーハのスリップ耐性を評価した。ただし、シリコンウェーハの熱処理時に、１番目〜１０番目および１９番目〜２８番目の加熱ランプの出力を６０％とした。その他の条件は発明例１と全て同じである。
(Invention Example 2)
Similar to Invention Example 1, the slip resistance of the silicon wafer was evaluated. However, during the heat treatment of the silicon wafer, the output of the 1st to 10th and 19th to 28th heating lamps was set to 60%. All other conditions are the same as in Invention Example 1.
（発明例３）
発明例１と同様に、シリコンウェーハのスリップ耐性を評価した。ただし、シリコンウェーハの熱処理時に、１番目〜１０番目および１９番目〜２８番目の加熱ランプの出力を３０％とした。その他の条件は発明例１と全て同じである。
(Invention Example 3)
Similar to Invention Example 1, the slip resistance of the silicon wafer was evaluated. However, during the heat treatment of the silicon wafer, the output of the 1st to 10th and 19th to 28th heating lamps was set to 30%. All other conditions are the same as in Invention Example 1.
（比較例）
発明例１と同様に、シリコンウェーハのスリップ耐性を評価した。ただし、シリコンウェーハの熱処理時に、１番目〜１０番目および１９番目〜２８番目の加熱ランプの出力を０％とした。その他の条件は発明例１と全て同じである。
(Comparison example)
Similar to Invention Example 1, the slip resistance of the silicon wafer was evaluated. However, during the heat treatment of the silicon wafer, the output of the 1st to 10th and 19th to 28th heating lamps was set to 0%. All other conditions are the same as in Invention Example 1.
（従来例１）
発明例１と同様に、シリコンウェーハのスリップ耐性を評価した。ただし、シリコンウェーハの熱処理時に、全ての加熱ランプの出力を１００％とした。その他の条件は発明例１と全て同じである。
(Conventional example 1)
Similar to Invention Example 1, the slip resistance of the silicon wafer was evaluated. However, during the heat treatment of the silicon wafer, the output of all the heating lamps was set to 100%. All other conditions are the same as in Invention Example 1.
図６は、加熱ランプの出力差と圧痕から発生したスリップ転位の長さとの関係を示している。図６から明らかなように、全ての加熱ランプの出力を１００％とした従来例１に比べて、ウェーハ外周部付近の加熱ランプの出力を低減することによって、圧痕から発生したスリップ転位の長さが長くなることが分かる。また、ウェーハ中心部付近の加熱ランプの出力と、ウェーハ外周部付近の加熱ランプの出力との差が大きいほど、スリップ転位の長さが長いことが分かる。なお、比較例の条件では、ＲＴＡ装置のインターロック機構が作動して熱処理ができなかった。しかしながら、もし熱処理できていた場合には、発明例３よりもスリップ転位が長くなるものと考えられる。 FIG. 6 shows the relationship between the output difference of the heating lamp and the length of the slip dislocation generated from the indentation. As is clear from FIG. 6, the length of the slip dislocation generated from the indentation by reducing the output of the heating lamp near the outer peripheral portion of the wafer as compared with the conventional example 1 in which the output of all the heating lamps is 100%. Can be seen to be longer. Further, it can be seen that the larger the difference between the output of the heating lamp near the center of the wafer and the output of the heating lamp near the outer periphery of the wafer, the longer the slip dislocation length. Under the conditions of the comparative example, the interlock mechanism of the RTA device was activated and the heat treatment could not be performed. However, if the heat treatment is possible, it is considered that the slip dislocation becomes longer than that of Invention Example 3.
従来例および発明例１〜３について、シリコンウェーハの中心部と外周部との温度差を測定した。具体的には、温度制御用の中心付近の放射温度計の他に外周部監視用の放射温度計を設け、それぞれの温度を読み取って差を求めた。その結果、シリコンウェーハの中心部と外周部との温度差は、０．８℃（従来例）、４．３℃（発明例１）、８．６℃（発明例２）、１１．８℃（発明例３）だった。 The temperature difference between the central portion and the outer peripheral portion of the silicon wafer was measured for Conventional Examples and Invention Examples 1 to 3. Specifically, in addition to the radiation thermometer near the center for temperature control, a radiation thermometer for monitoring the outer circumference was provided, and the difference was calculated by reading each temperature. As a result, the temperature difference between the central portion and the outer peripheral portion of the silicon wafer is 0.8 ° C. (conventional example), 4.3 ° C. (Invention Example 1), 8.6 ° C. (Invention Example 2), 11.8 ° C. (Invention Example 3).
＜酸素濃度が異なるシリコンウェーハの評価＞
（発明例４）
発明例３と同様に、シリコンウェーハのスリップ耐性を評価した。ただし、シリコンウェーハは、その酸素濃度が５．８×１０17ａｔｏｍｓ／ｃｍ3のものを用いた。その他の条件は発明例３と全て同じである。
<Evaluation of silicon wafers with different oxygen concentrations>
(Invention Example 4)
Similar to Invention Example 3, the slip resistance of the silicon wafer was evaluated. However, a silicon wafer having an oxygen concentration of 5.8 × 10 17 atoms / cm 3 was used. Other conditions are all the same as in Invention Example 3.
（発明例５）
発明例３と同様に、シリコンウェーハのスリップ耐性を評価した。ただし、シリコンウェーハは、その酸素濃度が８．０×１０17ａｔｏｍｓ／ｃｍ3のものを用いた。その他の条件は発明例３と全て同じである。
(Invention Example 5)
Similar to Invention Example 3, the slip resistance of the silicon wafer was evaluated. However, a silicon wafer having an oxygen concentration of 8.0 × 10 17 atoms / cm 3 was used. Other conditions are all the same as in Invention Example 3.
（発明例６）
発明例３と同様に、シリコンウェーハのスリップ耐性を評価した。ただし、シリコンウェーハは、その酸素濃度が１１．３×１０17ａｔｏｍｓ／ｃｍ3のものを用いた。その他の条件は発明例３と全て同じである。
(Invention Example 6)
Similar to Invention Example 3, the slip resistance of the silicon wafer was evaluated. However, a silicon wafer having an oxygen concentration of 11.3 × 10 17 atoms / cm 3 was used. Other conditions are all the same as in Invention Example 3.
（発明例７）
発明例３と同様に、シリコンウェーハのスリップ耐性を評価した。ただし、シリコンウェーハは、その酸素濃度が１７．１×１０17ａｔｏｍｓ／ｃｍ3のものを用いた。その他の条件は発明例３と全て同じである。
(Invention Example 7)
Similar to Invention Example 3, the slip resistance of the silicon wafer was evaluated. However, a silicon wafer having an oxygen concentration of 17.1 × 10 17 atoms / cm 3 was used. Other conditions are all the same as in Invention Example 3.
（従来例２）
従来例１と同様に、シリコンウェーハのスリップ耐性を評価した。ただし、シリコンウェーハは、その酸素濃度が５．８×１０17ａｔｏｍｓ／ｃｍ3のものを用いた。その他の条件は従来例１と全て同じである。
(Conventional example 2)
The slip resistance of the silicon wafer was evaluated in the same manner as in Conventional Example 1. However, a silicon wafer having an oxygen concentration of 5.8 × 10 17 atoms / cm 3 was used. Other conditions are all the same as in Conventional Example 1.
（従来例３）
従来例１と同様に、シリコンウェーハのスリップ耐性を評価した。ただし、シリコンウェーハは、その酸素濃度が８．０×１０17ａｔｏｍｓ／ｃｍ3のものを用いた。その他の条件は従来例１と全て同じである。
(Conventional Example 3)
The slip resistance of the silicon wafer was evaluated in the same manner as in Conventional Example 1. However, a silicon wafer having an oxygen concentration of 8.0 × 10 17 atoms / cm 3 was used. Other conditions are all the same as in Conventional Example 1.
（従来例４）
従来例１と同様に、シリコンウェーハのスリップ耐性を評価した。ただし、シリコンウェーハは、その酸素濃度が１１．３×１０17ａｔｏｍｓ／ｃｍ3のものを用いた。その他の条件は従来例１と全て同じである。
(Conventional Example 4)
The slip resistance of the silicon wafer was evaluated in the same manner as in Conventional Example 1. However, a silicon wafer having an oxygen concentration of 11.3 × 10 17 atoms / cm 3 was used. Other conditions are all the same as in Conventional Example 1.
（従来例５）
従来例１と同様に、シリコンウェーハのスリップ耐性を評価した。ただし、シリコンウェーハは、その酸素濃度が１７．１×１０17ａｔｏｍｓ／ｃｍ3のものを用いた。その他の条件は従来例１と全て同じである。
(Conventional Example 5)
The slip resistance of the silicon wafer was evaluated in the same manner as in Conventional Example 1. However, a silicon wafer having an oxygen concentration of 17.1 × 10 17 atoms / cm 3 was used. Other conditions are all the same as in Conventional Example 1.
図７は、発明例３〜７および従来例１〜５について、シリコンウェーハの酸素濃度と圧痕から発生したスリップ転位の長さとの関係を示している。発明例および従来例のいずれについても、シリコンウェーハの酸素濃度が増加すると、スリップ転位の長さは短くなる。この傾向は、シリコンウェーハの酸素濃度が高いほど転位の拡散が抑制されるという、一般的に知られている知見を再現している。しかし、従来例については、例えば従来例１と従来例３とを比較すると、シリコンウェーハの酸素濃度が異なっているにもかかわらず、スリップ転位の長さはほぼ同じである。また、従来例４と従来例５とを比較すると、シリコンウェーハの酸素濃度が異なっているにもかかわらず、いずれについてもスリップ転位は発生しない（つまり、スリップ転位の長さはゼロ）。つまり、従来例の評価方法は、従来例１と従来例３との間の酸素濃度の違いや、従来例４と従来例５との間の酸素濃度の違いを評価するのに十分な感度を有していない。これに対して、発明例については、シリコンウェーハの酸素濃度の増加とともにスリップ転位の長さは単調に減少しているため、各発明例間の酸素濃度の違いが評価結果に反映されている。以上から、本発明の方法では、従来の方法よりも、シリコンウェーハのスリップ耐性を高感度に評価できるといえる。 FIG. 7 shows the relationship between the oxygen concentration of a silicon wafer and the length of slip dislocations generated from indentations in Invention Examples 3 to 7 and Conventional Examples 1 to 5. In both the invention example and the conventional example, the length of the slip dislocation becomes shorter as the oxygen concentration of the silicon wafer increases. This tendency reproduces the generally known finding that the higher the oxygen concentration of a silicon wafer, the more the diffusion of dislocations is suppressed. However, as for the conventional example, for example, when comparing the conventional example 1 and the conventional example 3, the length of the slip dislocation is almost the same even though the oxygen concentration of the silicon wafer is different. Further, when the conventional example 4 and the conventional example 5 are compared, slip dislocations do not occur in any of the silicon wafers even though the oxygen concentration of the silicon wafer is different (that is, the length of the slip dislocations is zero). That is, the evaluation method of the conventional example has sufficient sensitivity to evaluate the difference in oxygen concentration between the conventional example 1 and the conventional example 3 and the difference in the oxygen concentration between the conventional example 4 and the conventional example 5. I don't have it. On the other hand, in the case of the invention example, the length of the slip dislocation decreases monotonically as the oxygen concentration of the silicon wafer increases, so that the difference in oxygen concentration between the invention examples is reflected in the evaluation result. From the above, it can be said that the method of the present invention can evaluate the slip resistance of a silicon wafer with higher sensitivity than the conventional method.
＜径方向で酸素濃度分布が異なるシリコンウェーハの評価＞
（発明例８）
発明例３と同様に、シリコンウェーハのスリップ耐性を評価した。ただし、中心付近の酸素濃度が１２．０×１０17ａｔｏｍｓ／ｃｍ3で、酸素濃度分布が、図８に示すようなシリコンウェーハを用いた。また、圧痕は、外周から５ｍｍ、の位置および外周端と中心との中央（以後、Ｒ／２）に形成した。その他の条件は発明例３と全て同じである。
<Evaluation of silicon wafers with different oxygen concentration distributions in the radial direction>
(Invention Example 8)
Similar to Invention Example 3, the slip resistance of the silicon wafer was evaluated. However, a silicon wafer having an oxygen concentration near the center of 12.0 × 10 17 atoms / cm 3 and an oxygen concentration distribution as shown in FIG. 8 was used. Further, the indentation was formed at a position 5 mm from the outer circumference and at the center (hereinafter, R / 2) between the outer peripheral edge and the center. Other conditions are all the same as in Invention Example 3.
（発明例９）
発明例３と同様に、シリコンウェーハのスリップ耐性を評価した。ただし、発明例８と同様に中心付近の酸素濃度が１２．０×１０17ａｔｏｍｓ／ｃｍ3であるが、図８に示すように、酸素濃度分布が発明例８と異なったシリコンウェーハを用いた。また、圧痕は、外周から５ｍｍ、およびＲ／２に形成した。その他の条件は発明例３と全て同じである。
(Invention Example 9)
Similar to Invention Example 3, the slip resistance of the silicon wafer was evaluated. However, as in Invention Example 8, the oxygen concentration near the center is 12.0 × 10 17 atoms / cm 3 , but as shown in FIG. 8, a silicon wafer having an oxygen concentration distribution different from that of Invention Example 8 was used. .. Indentations were formed 5 mm from the outer circumference and R / 2. Other conditions are all the same as in Invention Example 3.
（発明例１０）
発明例３と同様に、シリコンウェーハのスリップ耐性を評価した。ただし、発明例８と同様に中心付近の酸素濃度が１２．０×１０17ａｔｏｍｓ／ｃｍ3であるが、図８に示すように、酸素濃度分布が発明例８、発明例９と異なったシリコンウェーハを用いた。また、圧痕は、外周から５ｍｍ、およびＲ／２に形成した。その他の条件は発明例３と全て同じである。
(Invention Example 10)
Similar to Invention Example 3, the slip resistance of the silicon wafer was evaluated. However, as in Invention Example 8, the oxygen concentration near the center is 12.0 × 10 17 atoms / cm 3 , but as shown in FIG. 8, the oxygen concentration distribution is different from that of Invention Example 8 and Invention Example 9. A wafer was used. Indentations were formed 5 mm from the outer circumference and R / 2. Other conditions are all the same as in Invention Example 3.
図８に示すように、酸素濃度はウェーハ径方向でばらついている。例えば、外周端から５ｍｍの位置では、発明例１０で酸素濃度が最も高く、次いで発明例９、発明例８の順に高い。一方、Ｒ／２においては、発明例９で酸素濃度が最も高く、次いで発明例８、発明例１０の順に高い。 As shown in FIG. 8, the oxygen concentration varies in the wafer radial direction. For example, at a position 5 mm from the outer peripheral edge, the oxygen concentration is highest in Invention Example 10, followed by Invention Example 9 and Invention Example 8. On the other hand, in R / 2, the oxygen concentration was highest in Invention Example 9, followed by Invention Example 8 and Invention Example 10.
図９は、発明例８〜１０について、圧痕から発生したスリップ転位の長さを示している。ここで、（ａ）は外周端から５ｍｍ、（ｂ）はＲ／２の結果である。図９（ａ）を見ると、スリップ転位の長さは発明例８が最も長く、次いで発明例９、発明例１０の順に長い。これは、図８に示された外周端から５ｍｍの位置での酸素濃度の高さとは逆の順序となっている。また、図９（ｂ）を見ると、スリップ転位の長さは、発明例１０が最も長く、次いで発明例８、発明例９の順に長い。この場合についても、図８に示されたＲ／２の位置での酸素濃度の高さとは逆の順序となっている。このように、本発明により、シリコンウェーハのスリップ耐性を正確に評価することができる。 FIG. 9 shows the length of slip dislocations generated from indentations in Invention Examples 8 to 10. Here, (a) is the result of 5 mm from the outer peripheral end, and (b) is the result of R / 2. Looking at FIG. 9A, the length of the slip dislocation is the longest in Invention Example 8, followed by Invention Example 9 and Invention Example 10. This is in the reverse order of the high oxygen concentration at the position 5 mm from the outer peripheral edge shown in FIG. Further, looking at FIG. 9B, the length of the slip dislocation is the longest in Invention Example 10, followed by Invention Example 8 and Invention Example 9. Also in this case, the order is opposite to the high oxygen concentration at the position of R / 2 shown in FIG. As described above, according to the present invention, the slip resistance of a silicon wafer can be accurately evaluated.
＜加熱ランプの出力パターンの検討＞
加熱ランプの出力パターンと圧痕から発生するスリップ転位の長さとの関係について調べた。具体的には、まず、シリコンウェーハ（直径：３００ｍｍ、外周部酸素濃度：１０．２×１０17ａｔｏｍｓ／ｃｍ3）を６枚用意し、各シリコンウェーハの表面上に対して、図４に示したように、ウェーハ外周端から５ｍｍの位置に４つの圧痕を形成した。次いで、６つのシリコンウェーハに対して、図１０に示す６つの出力パターンで熱処理を施した。熱処理後、各シリコンウェーハについて、光学顕微鏡を用いて圧痕から発生したスリップ転位の長さを測定し、４つの圧痕についてスリップ転位の長さの平均値を求めた。その結果、スリップ転位の長さの平均値は、３．７ｍｍ（第１パターン）、４．７ｍｍ（第２パターン）、７．１ｍｍ（第３パターン）、４．９ｍｍ（第４パターン）、５．５ｍｍ（第５パターン）、１４．９ｍｍ（第６パターン）となった。このように、加熱ランプの出力パターンを第６パターンとした場合に、スリップ転位の長さが最も長くなることが分かった。
<Examination of heating lamp output pattern>
The relationship between the output pattern of the heating lamp and the length of slip dislocations generated from indentations was investigated. Specifically, first, six silicon wafers (diameter: 300 mm, outer peripheral oxygen concentration: 10.2 × 10 17 atoms / cm 3 ) were prepared, and shown in FIG. 4 on the surface of each silicon wafer. As described above, four indentations were formed at a position 5 mm from the outer peripheral edge of the wafer. Next, the six silicon wafers were heat-treated with the six output patterns shown in FIG. After the heat treatment, the length of the slip dislocations generated from the indentations was measured for each silicon wafer using an optical microscope, and the average value of the slip dislocation lengths was obtained for the four indentations. As a result, the average value of the slip dislocation lengths is 3.7 mm (first pattern), 4.7 mm (second pattern), 7.1 mm (third pattern), 4.9 mm (fourth pattern), and 5 It became .5 mm (fifth pattern) and 14.9 mm (sixth pattern). As described above, it was found that the length of the slip dislocation becomes the longest when the output pattern of the heating lamp is the sixth pattern.
本発明によれば、シリコンウェーハのスリップ転位に対する耐性を、従来よりも高感度に評価することができ、また、シリコンウェーハ上の様々な位置について、スリップ転位に対する耐性を評価することができるため、半導体ウェーハ製造業において有用である。 According to the present invention, the resistance to slip dislocations of a silicon wafer can be evaluated with higher sensitivity than before, and the resistance to slip dislocations can be evaluated at various positions on a silicon wafer. It is useful in the semiconductor wafer manufacturing industry.
Claims (6)
評価に供するシリコンウェーハの表面の所定の位置に圧痕を形成する第１工程と、
圧痕を形成した前記シリコンウェーハを枚葉式の熱処理装置に導入し、前記シリコンウェーハを加熱して熱処理を施す第２工程と、
前記圧痕から発生したスリップ転位の長さに基づいて、前記シリコンウェーハの前記所定の位置でのスリップ転位に対する耐性を評価する第３工程と、
を有し、
前記第２工程は、前記シリコンウェーハの径方向に温度差を与えるように行うことを特徴とするシリコンウェーハのスリップ転位に対する耐性の評価方法。 A method for evaluating the resistance of silicon wafers to slip dislocations.
The first step of forming an indentation at a predetermined position on the surface of the silicon wafer to be evaluated, and
The second step of introducing the silicon wafer on which the indentation is formed into a single-wafer heat treatment apparatus and heating the silicon wafer to perform heat treatment, and
A third step of evaluating the resistance of the silicon wafer to slip dislocations at the predetermined positions based on the length of the slip dislocations generated from the indentation, and
Have,
The second step is a method for evaluating the resistance of a silicon wafer to slip dislocations, which comprises performing so as to give a temperature difference in the radial direction of the silicon wafer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019079260A JP7230661B2 (en) | 2019-04-18 | 2019-04-18 | Evaluation method of resistance to slip dislocation of silicon wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019079260A JP7230661B2 (en) | 2019-04-18 | 2019-04-18 | Evaluation method of resistance to slip dislocation of silicon wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020178039A true JP2020178039A (en) | 2020-10-29 |
| JP7230661B2 JP7230661B2 (en) | 2023-03-01 |
Family
ID=72937579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019079260A Active JP7230661B2 (en) | 2019-04-18 | 2019-04-18 | Evaluation method of resistance to slip dislocation of silicon wafer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7230661B2 (en) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04206943A (en) * | 1990-11-30 | 1992-07-28 | Kyushu Electron Metal Co Ltd | Susceptor temperature equalizing method |
| JPH09321105A (en) * | 1996-03-25 | 1997-12-12 | Sumitomo Electric Ind Ltd | Semiconductor wafer evaluation and heat treating method and apparatus |
| JP2001156011A (en) * | 1999-11-29 | 2001-06-08 | Toshiba Ceramics Co Ltd | Heat treatment equipment for semiconductor wafer |
| JP2003142545A (en) * | 2001-10-30 | 2003-05-16 | Shin Etsu Handotai Co Ltd | Slip-resistance evaluation method |
| JP2008098589A (en) * | 2006-10-16 | 2008-04-24 | Sumco Corp | Method of supporting silicon wafer, jig for heat-treatment and heat-treated wafer |
| JP2012212740A (en) * | 2011-03-30 | 2012-11-01 | Covalent Materials Corp | Heat treatment method of silicon wafer |
| JP2017152436A (en) * | 2016-02-22 | 2017-08-31 | 株式会社Sumco | Slip dislocation occurrence prediction method, manufacturing method of silicon wafer using that method, heat treatment method of silicon wafer, and silicon wafer |
-
2019
- 2019-04-18 JP JP2019079260A patent/JP7230661B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04206943A (en) * | 1990-11-30 | 1992-07-28 | Kyushu Electron Metal Co Ltd | Susceptor temperature equalizing method |
| JPH09321105A (en) * | 1996-03-25 | 1997-12-12 | Sumitomo Electric Ind Ltd | Semiconductor wafer evaluation and heat treating method and apparatus |
| JP2001156011A (en) * | 1999-11-29 | 2001-06-08 | Toshiba Ceramics Co Ltd | Heat treatment equipment for semiconductor wafer |
| JP2003142545A (en) * | 2001-10-30 | 2003-05-16 | Shin Etsu Handotai Co Ltd | Slip-resistance evaluation method |
| JP2008098589A (en) * | 2006-10-16 | 2008-04-24 | Sumco Corp | Method of supporting silicon wafer, jig for heat-treatment and heat-treated wafer |
| JP2012212740A (en) * | 2011-03-30 | 2012-11-01 | Covalent Materials Corp | Heat treatment method of silicon wafer |
| JP2017152436A (en) * | 2016-02-22 | 2017-08-31 | 株式会社Sumco | Slip dislocation occurrence prediction method, manufacturing method of silicon wafer using that method, heat treatment method of silicon wafer, and silicon wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7230661B2 (en) | 2023-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3563224B2 (en) | Semiconductor wafer evaluation method, heat treatment method, and heat treatment apparatus | |
| US7767596B2 (en) | Wafer support pin for preventing slip dislocation during annealing of water and wafer annealing method using the same | |
| US8026182B2 (en) | Heat treatment jig and heat treatment method for silicon wafer | |
| TWI639192B (en) | A method of quality checking for silicon wafers, a method of manufacturing silicon wafers using said method of quality checking, and silicon wafers | |
| JP6520754B2 (en) | Method of predicting occurrence of slip dislocation, method of manufacturing silicon wafer using the method, method of heat treating silicon wafer, and silicon wafer | |
| KR101882290B1 (en) | Quality determination method of silicon wafer, method of manufacturing silicon wafer by using the same, and silicon wafer | |
| JP2011146506A (en) | Susceptor for vapor phase growth device, and vapor phase growth device | |
| US20070240628A1 (en) | Silicon wafer | |
| JP5470769B2 (en) | Heat treatment method for silicon wafer | |
| JP7230661B2 (en) | Evaluation method of resistance to slip dislocation of silicon wafer | |
| TW515117B (en) | Method of manufacturing semiconductor wafer | |
| CN113281304B (en) | Annealing furnace cooling rate calibration method | |
| JP6716344B2 (en) | Silicon wafer heat treatment method | |
| JPH1012689A (en) | Method for inspecting semiconductor substrate and semiconductor substrate for monitoring used therefor | |
| CN109075076B (en) | Silicon wafer | |
| JP7149321B2 (en) | Wafer positioning method and semiconductor manufacturing equipment | |
| JP2010040806A (en) | Heat treatment method of silicon wafer | |
| JP6711320B2 (en) | Silicon wafer | |
| TW202426902A (en) | Method of testing the robustness of semiconductor wafers made of monocrystalline silicon to thermally induced stress | |
| CN101414570B (en) | Semiconductor technology method and semiconductor device system | |
| JPH08203913A (en) | Method of heat-treating semiconductor wafer | |
| JP2019220597A (en) | Manufacturing condition determination method of epitaxial wafer and manufacturing method of the epitaxial wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210421 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220204 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220215 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220408 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220906 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221102 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230117 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230130 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7230661 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |