JP2020145338A - Wiring board - Google Patents
Wiring board Download PDFInfo
- Publication number
- JP2020145338A JP2020145338A JP2019041534A JP2019041534A JP2020145338A JP 2020145338 A JP2020145338 A JP 2020145338A JP 2019041534 A JP2019041534 A JP 2019041534A JP 2019041534 A JP2019041534 A JP 2019041534A JP 2020145338 A JP2020145338 A JP 2020145338A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- main surface
- wiring pattern
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
本発明は、配線基板に関する。 The present invention relates to a wiring board.
電子機器の小型化・高機能化により、電子機器の内部に配置される配線基板として、微細な配線パターンを有する配線基板が求められている。特許文献1には、そのような微細な配線パターンを形成する方法、および配線パターンを備えた配線基板が開示されている。 Due to the miniaturization and high functionality of electronic devices, a wiring board having a fine wiring pattern is required as a wiring board arranged inside the electronic device. Patent Document 1 discloses a method for forming such a fine wiring pattern and a wiring board provided with the wiring pattern.
微細な配線パターンを有する配線基板においては、配線パターンを構成する配線間の絶縁を確実に行うことが難しい。 In a wiring board having a fine wiring pattern, it is difficult to reliably insulate between the wirings constituting the wiring pattern.
そこで、微細な配線パターンの形成が容易で、かつ配線間の絶縁性にも優れる配線基板を提供することを目的とする。 Therefore, it is an object of the present invention to provide a wiring board which can easily form a fine wiring pattern and has excellent insulation between wirings.
本願の配線基板は、第1主面を有し、絶縁体からなる基材層と、第1主面上に接触して配置され、導電体からなる配線パターン層と、を備える。第1主面は、配線パターン層が配置される配線配置領域と、配線パターン層が配置されない絶縁領域とを含む。配線パターン層は、配線配置領域上に接触して配置され、配線配置領域に接触する側とは反対側の主面である第2主面を有するシード層と、第2主面上に接触して配置される導体層と、を含む。シード層は、第2主面を含むように配置される、銅からなる表面層を含む。導体層は銅または銅合金からなる。シード層の第2主面を構成する結晶の面指数をX線回折により分析した場合の、銅結晶の(111)面に対応する回折ピークの強度に対する(200)面に対応する回折ピークの強度の比であるピーク比(200)/(111)は50%超100%以下である。また導体層の、第2主面に接触する側とは反対側の主面である第3主面を構成する結晶の面指数をX線回折により分析した場合の、銅結晶の(111)面に対応する回折ピークの強度に対する(200)面に対応する回折ピークの強度の比であるピーク比(200)/(111)は10%以上50%以下である。 The wiring board of the present application has a first main surface, and includes a base material layer made of an insulator and a wiring pattern layer made of a conductor, which is arranged in contact with the first main surface. The first main surface includes a wiring arrangement area in which the wiring pattern layer is arranged and an insulating area in which the wiring pattern layer is not arranged. The wiring pattern layer is arranged in contact with the wiring arrangement area, and is in contact with the seed layer having the second main surface which is the main surface opposite to the side in contact with the wiring arrangement area on the second main surface. Includes a conductor layer arranged in The seed layer includes a surface layer made of copper, which is arranged so as to include a second main surface. The conductor layer is made of copper or a copper alloy. When the surface index of the crystal constituting the second main surface of the seed layer is analyzed by X-ray diffraction, the intensity of the diffraction peak corresponding to the (200) plane with respect to the intensity of the diffraction peak corresponding to the (111) plane of the copper crystal. The peak ratio (200) / (111), which is the ratio of the above, is more than 50% and 100% or less. Further, the (111) plane of the copper crystal when the plane index of the crystal constituting the third main plane, which is the main plane opposite to the side in contact with the second main plane of the conductor layer, is analyzed by X-ray diffraction. The peak ratio (200) / (111), which is the ratio of the intensity of the diffraction peak corresponding to the (200) plane to the intensity of the diffraction peak corresponding to, is 10% or more and 50% or less.
上記配線基板によれば、微細な配線パターンの形成が容易で、かつ配線間の絶縁性にも優れる配線基板を提供することが可能となる。 According to the wiring board, it is possible to provide a wiring board which can easily form a fine wiring pattern and has excellent insulation between wirings.
[本願発明の実施形態の説明]
最初に本願発明の実施形態を列記して説明する。本願の配線基板は、第1主面を有し、絶縁体からなる基材層と、第1主面上に接触して配置され、導電体からなる配線パターン層と、を備える。第1主面は、配線パターン層が配置される配線配置領域と、配線パターン層が配置されない絶縁領域とを含む。配線パターン層は、配線配置領域上に接触して配置され、配線配置領域に接触する側とは反対側の主面である第2主面を有するシード層と、第2主面上に接触して配置される導体層と、を含む。シード層は、第2主面を含むように配置される、銅からなる表面層を含む。導体層は銅または銅合金からなる。シード層の第2主面を構成する結晶の面指数をX線回折により分析した場合の、銅結晶の(111)面に対応する回折ピークの強度に対する(200)面に対応する回折ピークの強度の比であるピーク比(200)/(111)は50%超100%以下である。また導体層の、第2主面に接触する側とは反対側の主面である第3主面を構成する結晶の面指数をX線回折により分析した場合の、銅結晶の(111)面に対応する回折ピークの強度に対する(200)面に対応する回折ピークの強度の比であるピーク比(200)/(111)は10%以上50%以下である。
[Explanation of Embodiments of the Invention]
First, embodiments of the present invention will be listed and described. The wiring board of the present application has a first main surface, and includes a base material layer made of an insulator and a wiring pattern layer made of a conductor, which is arranged in contact with the first main surface. The first main surface includes a wiring arrangement area in which the wiring pattern layer is arranged and an insulating area in which the wiring pattern layer is not arranged. The wiring pattern layer is arranged in contact with the wiring arrangement area, and is in contact with the seed layer having the second main surface which is the main surface opposite to the side in contact with the wiring arrangement area on the second main surface. Includes a conductor layer arranged in The seed layer includes a surface layer made of copper, which is arranged so as to include a second main surface. The conductor layer is made of copper or a copper alloy. When the surface index of the crystal constituting the second main surface of the seed layer is analyzed by X-ray diffraction, the intensity of the diffraction peak corresponding to the (200) plane with respect to the intensity of the diffraction peak corresponding to the (111) plane of the copper crystal. The peak ratio (200) / (111), which is the ratio of the above, is more than 50% and 100% or less. Further, the (111) plane of the copper crystal when the plane index of the crystal constituting the third main plane, which is the main plane opposite to the side in contact with the second main plane of the conductor layer, is analyzed by X-ray diffraction. The peak ratio (200) / (111), which is the ratio of the intensity of the diffraction peak corresponding to the (200) plane to the intensity of the diffraction peak corresponding to, is 10% or more and 50% or less.
プリント配線板などの配線基板の製造方法は、主に2つの工法に大別される。それらはそれぞれサブトラクティブ法およびアディティブ法と呼ばれる。サブトラクティブ法は基材上に銅箔が積層された銅張積層板を準備し、銅層の不要な部分をエッチングして、必要な導体パターンを残す方法である。サブトラクティブ法はプリント配線板の主要な製造方法である。しかしながら、微細な配線パターンを形成するためには取り扱いの難しいごく薄い銅箔を用いる必要があることから、微細な配線パターンを形成するには不向きである。 Manufacturing methods for wiring boards such as printed wiring boards are roughly divided into two construction methods. They are called the subtractive method and the additive method, respectively. The subtractive method is a method in which a copper-clad laminate in which a copper foil is laminated on a base material is prepared, and an unnecessary portion of the copper layer is etched to leave a necessary conductor pattern. The subtractive method is the main manufacturing method for printed wiring boards. However, since it is necessary to use a very thin copper foil that is difficult to handle in order to form a fine wiring pattern, it is not suitable for forming a fine wiring pattern.
そこで微細な配線パターンを有する配線基板を製造するために、アディティブ法が用いられる。なかでも、基材表面の全面にシード層と呼ばれる中間層を積層し、そのシード層上に配線パターンを形成する方法はセミアディティブ法と呼ばれている。セミアディティブ法においては、まずポリイミドなどの絶縁体からなる基材上に、スパッタリング等によりシード層が形成される。次にシード層上に配線パターンに対応する開口部を有するレジスト層を形成したのち電解めっきを行って配線パターン層を形成する。その後レジスト層を除去し、不要なシード層をエッチングにより除去する。このようなセミアディティブ法は、配線パターン、特に微細な配線パターンを形成するのに適している。 Therefore, an additive method is used to manufacture a wiring board having a fine wiring pattern. Among them, a method in which an intermediate layer called a seed layer is laminated on the entire surface of the base material and a wiring pattern is formed on the seed layer is called a semi-additive method. In the semi-additive method, a seed layer is first formed on a base material made of an insulator such as polyimide by sputtering or the like. Next, a resist layer having an opening corresponding to the wiring pattern is formed on the seed layer, and then electrolytic plating is performed to form the wiring pattern layer. After that, the resist layer is removed, and the unnecessary seed layer is removed by etching. Such a semi-additive method is suitable for forming a wiring pattern, particularly a fine wiring pattern.
セミアディティブ法において、シード層は、電解めっき時の陰極として機能すると共に、配線パターン層と基材との間の密着性を高める役割を有する。一方、シード層は導体であることから、電解めっき後、不要な部分のシード層はエッチングにより除去して配線間の絶縁を確保する必要がある。エッチングによる不要な部分のシード層の除去が不十分であると、配線間の絶縁性が損なわれ、短絡の原因となり得る。 In the semi-additive method, the seed layer functions as a cathode during electrolytic plating and also has a role of enhancing the adhesion between the wiring pattern layer and the base material. On the other hand, since the seed layer is a conductor, it is necessary to remove unnecessary seed layers by etching after electrolytic plating to ensure insulation between wirings. Insufficient removal of the seed layer from the unwanted portion by etching can impair the insulation between the wires and cause a short circuit.
しかしながら、シード層の除去は必ずしも容易でない場合がある。微細な配線パターンの形成時においてはシード層を確実に除去することが難しくなる。特に、配線の厚みが大きくなるほど、また配線間の間隔が狭くなるほど、除去すべき箇所のシード層にエッチング液が届きにくくなり、シード層の除去が難しくなる。 However, removal of the seed layer may not always be easy. When forming a fine wiring pattern, it becomes difficult to reliably remove the seed layer. In particular, the thicker the wiring and the narrower the interval between the wirings, the more difficult it is for the etching solution to reach the seed layer at the location to be removed, and the more difficult it is to remove the seed layer.
またシード層の除去を難しくする要因の一つとして、シード層と配線パターン層の組成として、同一または類似の組成が採用される、ということがある。これはシード層と配線パターン層との密着性を高めるためである。シード層と配線パターン層の組成が同一または類似の場合、シード層と配線パターン層との親和性が高くなるため、密着性が高くなりやすい。一方、組成が同一または類似の場合、シード層をエッチングする際に、配線パターン層までもがエッチングされやすく、必要な部分の配線パターン層の体積が減少してしまうおそれがある。その結果、微細な配線パターンを所望の形に確実に形成することが難しくなる場合がある。 Further, one of the factors that make it difficult to remove the seed layer is that the same or similar composition is adopted as the composition of the seed layer and the wiring pattern layer. This is to improve the adhesion between the seed layer and the wiring pattern layer. When the composition of the seed layer and the wiring pattern layer is the same or similar, the affinity between the seed layer and the wiring pattern layer is high, so that the adhesion tends to be high. On the other hand, when the composition is the same or similar, when the seed layer is etched, even the wiring pattern layer is easily etched, and the volume of the wiring pattern layer in the required portion may be reduced. As a result, it may be difficult to reliably form a fine wiring pattern in a desired shape.
本願の配線基板においては、シード層の第2主面を構成する結晶の面指数をX線回折により分析した場合の、銅結晶の(111)面に対応する回折ピークの強度に対する(200)面に対応する回折ピークの強度の比であるピーク比(200)/(111)が50%超100%以下である。一方、導体層の、上記第2主面に接触する側とは反対側の主面である第3主面を構成する結晶の面指数をX線回折により分析した場合の、銅結晶の(111)面に対応する回折ピークの強度に対する(200)面に対応する回折ピークの強度の比であるピーク比(200)/(111)が10%以上50%以下である。 In the wiring substrate of the present application, the (200) plane with respect to the intensity of the diffraction peak corresponding to the (111) plane of the copper crystal when the plane index of the crystal constituting the second main plane of the seed layer is analyzed by X-ray diffraction. The peak ratio (200) / (111), which is the ratio of the intensity of the diffraction peaks corresponding to, is more than 50% and 100% or less. On the other hand, (111) of the copper crystal when the surface index of the crystal constituting the third main surface, which is the main surface opposite to the side in contact with the second main surface of the conductor layer, is analyzed by X-ray diffraction. The peak ratio (200) / (111), which is the ratio of the intensity of the diffraction peak corresponding to the (200) plane to the intensity of the diffraction peak corresponding to the plane), is 10% or more and 50% or less.
このようなシード層と導体層との組み合わせを採用した場合、シード層がエッチングされる速度(エッチングレート)に対して、導体層がエッチングされる速度が遅く、シード層と導体層との間のエッチングレートの差が大きい。そのため、シード層をエッチングする際、シード層はエッチングされやすく充分に除去されるのに対し、導体層はエッチングされにくく体積の減少が抑制される。このように本願の配線基板によれば、微細な配線パターンの形成が容易で、かつ配線間の絶縁性にも優れる配線基板を提供することが可能となる。 When such a combination of the seed layer and the conductor layer is adopted, the rate at which the conductor layer is etched is slower than the rate at which the seed layer is etched (etching rate), and the rate between the seed layer and the conductor layer is large. The difference in etching rate is large. Therefore, when the seed layer is etched, the seed layer is easily etched and sufficiently removed, whereas the conductor layer is difficult to be etched and the decrease in volume is suppressed. As described above, according to the wiring board of the present application, it is possible to provide a wiring board which can easily form a fine wiring pattern and has excellent insulation between wirings.
上記配線基板において、配線パターン層の、配線配置領域からの高さである厚みTは15μm以上であってもよい。厚みTを15μm以上であることにより、より良好な導電性を有する配線基板を得ることができる。 In the wiring board, the thickness T of the wiring pattern layer, which is the height from the wiring arrangement region, may be 15 μm or more. When the thickness T is 15 μm or more, a wiring board having better conductivity can be obtained.
上記配線基板において、上記配線パターン層を構成する配線の幅Wに対する、上記厚みTの比T/Wが1.5以上であってもよい。比T/Wが1.5以上であれば、配線の断面積をより大きくとることができ、所定の面積の範囲内に高密度の配線パターンを配置することができる。 In the wiring board, the ratio T / W of the thickness T to the width W of the wiring constituting the wiring pattern layer may be 1.5 or more. When the ratio T / W is 1.5 or more, the cross-sectional area of the wiring can be made larger, and a high-density wiring pattern can be arranged within a predetermined area.
上記配線基板において、間隔Gに対する、厚みTとの比T/Gが2以上であってもよい。ここで厚みTは配線パターン層の、配線配置領域からの高さである。間隔Gは次のように定められる。まず配線パターン層において、線状に延在する第1の配線領域を任意に設定する。次に第1の配線領域から離れて配置され、かつ絶縁領域を介して第1の配線領域に隣接して線状に延在する第2の配線領域を特定する。間隔Gは第1の配線領域と第2の配線領域との間の距離の最小値として求められる。一般的には比T/Gが大きくなるほどエッチング液がシード層に届きにくくなるため、シード層の除去が難しくなる。本願の配線基板においては、上記のように、シード層と導体層との間のエッチングレートの差が大きい。そのため、比T/Gが2以上である配線基板においても、導体層のエッチングによる体積減少が抑制され、かつ除去すべき領域のシード層が確実に除去されて配線間の絶縁が維持された配線基板が提供可能である。 In the wiring board, the ratio T / G of the interval G to the thickness T may be 2 or more. Here, the thickness T is the height of the wiring pattern layer from the wiring arrangement area. The interval G is defined as follows. First, in the wiring pattern layer, a first wiring region extending linearly is arbitrarily set. Next, a second wiring region that is arranged away from the first wiring region and extends linearly adjacent to the first wiring region via the insulating region is specified. The interval G is obtained as the minimum value of the distance between the first wiring area and the second wiring area. Generally, the larger the ratio T / G, the more difficult it is for the etching solution to reach the seed layer, which makes it difficult to remove the seed layer. In the wiring board of the present application, as described above, the difference in etching rate between the seed layer and the conductor layer is large. Therefore, even in a wiring board having a ratio T / G of 2 or more, the volume reduction due to etching of the conductor layer is suppressed, and the seed layer in the region to be removed is surely removed to maintain the insulation between the wirings. A substrate can be provided.
上記配線基板において、配線パターン層は、配線パターン層において任意に設定される第1の配線領域と、第1の配線領域から離れて配置され、第1の配線領域に隣接する第2の配線領域とを含み、第1の配線領域と、第2の配線領域とは、いずれも長手方向に延在する領域であり、第1の配線領域と第2の配線領域との間の距離の最小値である間隔Gに対する、上記厚みTとの比T/Gが2以上であってもよい。一般的には比T/Gが大きくなるほど配線領域に囲まれる溝が深くなり、エッチング液がシード層に届きにくくなるため、シード層の除去が難しくなる。本願の配線基板においては、上記のように、シード層と導体層との間のエッチングレートの差が大きい。そのため、比T/Gが2以上である配線基板においても、導体層のエッチングによる体積減少が抑制され、かつ除去すべき領域のシード層が除去されて確実に配線間が維持された配線基板が提供可能である。 In the wiring board, the wiring pattern layer is arranged apart from the first wiring area arbitrarily set in the wiring pattern layer and the first wiring area, and is adjacent to the first wiring area. The first wiring area and the second wiring area both extend in the longitudinal direction, and the minimum value of the distance between the first wiring area and the second wiring area. The ratio T / G to the thickness T with respect to the interval G is 2 or more. Generally, as the ratio T / G increases, the groove surrounded by the wiring region becomes deeper, and it becomes difficult for the etching solution to reach the seed layer, so that it becomes difficult to remove the seed layer. In the wiring board of the present application, as described above, the difference in etching rate between the seed layer and the conductor layer is large. Therefore, even in a wiring board having a ratio T / G of 2 or more, a wiring board in which the volume reduction due to etching of the conductor layer is suppressed and the seed layer in the region to be removed is removed to ensure that the wiring intervals are maintained. It can be provided.
上記配線基板において、導体層は、0.02質量%以上0.50質量%以下のニッケルと、0.003質量%以上0.10質量%以下のクロムと、99.3質量%以上の銅とを含む銅合金からなってもよい。導体層がこのような組成を有する銅合金である場合、シード層と導体層との間のエッチングレートの差をより大きくすることができる。その結果、微細な配線パターンの形成がより容易となる。 In the wiring substrate, the conductor layer includes nickel of 0.02% by mass or more and 0.50% by mass or less, chromium of 0.003% by mass or more and 0.10% by mass or less, and copper of 99.3% by mass or more. It may be made of a copper alloy containing. When the conductor layer is a copper alloy having such a composition, the difference in etching rate between the seed layer and the conductor layer can be made larger. As a result, it becomes easier to form a fine wiring pattern.
[本願発明の実施形態の詳細]
次に、本願の配線基板の一実施の形態を、図面を参照しつつ説明する。以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰り返さない。
[Details of Embodiments of the present invention]
Next, an embodiment of the wiring board of the present application will be described with reference to the drawings. In the following drawings, the same or corresponding parts are given the same reference number and the description is not repeated.
(実施の形態1)
[配線基板の構成]
図1および図2を参照して、実施形態1に係る配線基板の構成を説明する。図1は配線基板の一例を示す模式平面図である。図2は配線基板の一例を示す模式断面図である。図2は図1の線分II−IIに沿う断面図であり、配線パターン層を構成するある配線の延在方向(長手方向)Dに対して垂直な方向に切断した断面の断面図である。
(Embodiment 1)
[Wiring board configuration]
The configuration of the wiring board according to the first embodiment will be described with reference to FIGS. 1 and 2. FIG. 1 is a schematic plan view showing an example of a wiring board. FIG. 2 is a schematic cross-sectional view showing an example of a wiring board. FIG. 2 is a cross-sectional view taken along the line segment II-II of FIG. 1, which is a cross-sectional view cut in a direction perpendicular to the extending direction (longitudinal direction) D of a certain wiring constituting the wiring pattern layer. ..
図1および図2を参照して、配線基板100は、基材層40と、配線パターン層10とを備える。基材層40は第1主面40Aを有する。配線パターン層10は第1主面40A上に接触して配置されている。第1主面40Aは、配線パターン層10が配置される配線配置領域42と、配線パターン層10が配置されない絶縁領域44とを含む。
With reference to FIGS. 1 and 2, the
配線パターン層10は、第1主面40Aの配線配置領域42上に接触して配置されている。絶縁領域44上には配線パターン層10は配置されておらず、第1主面40Aが露出している。配線パターン層10は、シード層20と導体層30とを含む。シード層20は、配線配置領域42上に接触するように配置される。すなわち、シード層20は基材層40と互いに接触するように配置されている。シード層20は、配線配置領域42に接触する側(主面20B側)とは反対側の主面である第2主面20Aを有する。導体層30は、第2主面20A上に接触して配置される。すなわち、導体層30はシード層20と互いに接触するように配置されている。配線基板100においては、基材層40、シード層20、および導体層30がこの順に積層されている。以下、配線基板100の各構成要素についてさらに説明する。
The
[基材層]
配線基板100は基材層40を備える。基材層40は絶縁体からなる。基材層40としては、板状、シート状、フィルム状等の平坦な形状を有するものが好ましく用いられる。基材層40は硬質でもよく、可撓性を有していてもよい。基材層40が可撓性を有する場合、そのような基材層40を備える配線基板100はフレキシブルプリント配線板として好ましく使用することができる。
[Base material layer]
The
基材層40を構成する絶縁体としては、例えば絶縁性の樹脂などが挙げられる。絶縁性の樹脂の具体例としては、例えばポリイミド、ポリアミドイミド等のイミド系樹脂、ポリエチレンテレフタレートなどのポリエステル樹脂、ポリテトラフルオロエチレンなどのフッ素樹脂、液晶ポリマー等が挙げられる。中でもポリイミドは耐熱性、絶縁性、耐薬品性などに優れることから好ましく用いられる。基材層40はこれらの樹脂のうち1種のみを含んでいてもよく、これらの2種以上を組み合わせて含んでいてもよい。また上記以外の樹脂を適宜含んでいてもよい。
Examples of the insulator constituting the
基材層40は単層構造を有していてもよく、複層構造を有していてもよい。複層構造の場合、各層は同一の組成を有していてもよく、層ごとに異なる組成を有していてもよい。さらに基材層40は帯電防止剤や酸化防止剤等の様々な添加剤を含んでいてもよい。
The
基材層40の厚みは特に限定されず、用途に応じて適宜設定される。例えば基材層40の平均厚みの下限としては、特に限定されないが、3μmが好ましく、5μmがより好ましく、10μmがさらに好ましい。一方、上記平均厚みの上限としては、特に限定されないが、200μmが好ましく、150μmがより好ましく、100μmがさらに好ましい。基材層40の平均厚みが上記下限未満であると、絶縁性および機械的強度が不十分となる場合がある。一方、基材層40の平均厚みが上記上限を超えると、配線基板100全体の大きさが増すことから、小型電子機器への適用が難しくなる場合がある。
The thickness of the
ここで「平均厚み」とは、層状物の任意の10点において測定した厚みの平均値をいう。なお、以下において他の部材等に対して「平均厚み」という場合にも同様の定義が採用される。 Here, the "average thickness" means the average value of the thickness measured at any 10 points of the layered material. In the following, the same definition is adopted when the term "average thickness" is used for other members and the like.
上述のように、基材層40は、第1主面40Aを有する。第1主面40Aは、配線パターン層10が配置される配線配置領域42と、配線パターン層10が配置されない絶縁領域44とを含む。配線配置領域42には、後述する配線パターン層10が配置される。
As described above, the
[配線パターン層]
次に図1および図2を参照して配線パターン層10について説明する。配線パターン層10は、電気を導通するための層である。図1および図2を参照して、配線パターン層10は、基材層40側から見て、シード層20と、導体層30とが順に積層された構造を有する。
[Wiring pattern layer]
Next, the
図1および図2を参照して、配線パターン層10は、それぞれ長手方向Dに延在する配線領域12a,12b,12c等を含む。配線領域12aを第1の配線領域と設定する。さらに第1の領域から離れて配置され、第1の配線領域に隣接する配線領域12bを第2の配線領域と設定する。第2の領域から、第1の配線領域とは反対の側にさらに離れて配置され、第2の配線領域に隣接する配線領域12cを第3の配線領域と設定する。この場合、第1の領域と第2の領域とは間隔G1をおいて配置されている。また第2の領域と第3の領域とは間隔G2をおいて配置されている。
With reference to FIGS. 1 and 2, the
図2を参照して、配線パターン層10の、配線配置領域42からの高さである厚みTは15μm以上であってもよい。厚みTは、好ましくは18μm以上、より好ましくは20μm以上である。配線パターン層10の厚みTが15μm以上であれば、配線パターン層10の断面積を充分に大きくすることができる。その結果、充分な導電性を有する配線基板100を提供することができる。また配線パターン層10の厚みの上限は特に限定されないが、配線パターン層10の厚みは例えば100μm以下であってもよいし、50μm以下であってもよい。なお厚みTは、配線パターン層10全体の平均値である。
With reference to FIG. 2, the thickness T of the
図2を参照して、配線パターン層10を構成する配線の幅W(例えば配線領域12aの幅)に対する厚みTの比T/Wは1.5以上であってもよい。比T/Wが1.5以上であることで、配線の断面積をより大きくとることができ、所定の面積の範囲内に高密度の配線パターンを配置することができる。比T/Wは、好ましくは1.8以上、より好ましくは2.0以上である。上限は特に限定されないが、配線パターン層10の加工のしやすさを考慮すると、例えば比T/Wは3.0以下であってもよい。
With reference to FIG. 2, the ratio T / W of the thickness T to the width W (for example, the width of the
配線基板100において、間隔Gに対する、厚みTとの比T/Gが2以上であってもよい。間隔Gは次のように定められる。まず配線パターン層10において、線状に延在する第1の配線領域を任意に設定する。次に第1の配線領域から離れて配置され、かつ絶縁領域を介して第1の配線領域に隣接して線状に延在する第2の配線領域を特定する。間隔Gは第1の配線領域と第2の配線領域との間の距離の最小値として求められる。比T/Gが2以上であることで、密度が充分に高い配線パターンを得ることができる。比T/Gが大きくなると、セミアディティブ法におけるシード層除去工程において、エッチング液がシード層20に届きにくくなり、シード層20の除去が難しくなる。本実施の形態によれば、後述する組成を有するシード層20を備えることにより、比T/Gが大きい配線基板100を得ることが容易である。なお、製造の容易さを考慮すると、上記比T/Gは例えば3以下であるのが好ましい。
In the
図2を参照して具体的に説明すると、まず第1の配線領域としての配線領域12aを設定する。次に配線領域12aに隣接する第2の配線領域としての配線領域12bを設定する。配線領域12aと配線領域12bの間の距離の最小値はG1である。このとき、間隔G1に対する上記厚みTとの比T/G1が2以上であってもよい。同様に、配線領域12bと配線領域12cについても、間隔G2に対する上記厚みTとの比T/G2が2以上であってもよい。
More specifically with reference to FIG. 2, first, the
上記厚みT、配線の幅W、配線間の間隔Gは、光学的手段を用いた形状解析や顕微鏡などを用いた形状観察により測定することができる。また配線基板100から任意の部分を抽出し、図2に示すような、配線の延在方向(長手方向)に対して垂直な方向に配線基板100を切断した断面を拡大して観察することにより厚みT、配線の幅W、および配線間の間隔Gを求めてもよい。
The thickness T, the width W of the wiring, and the distance G between the wiring can be measured by shape analysis using optical means or shape observation using a microscope or the like. Further, by extracting an arbitrary part from the
なお、本実施形態においては、絶縁領域44a,44bにおいては、基材層40の第1主面40Aが露出されている例を説明したが、配線間の絶縁性が保持される限り(絶縁領域44a,44bに導電性物質が存在しない限り)その形態は特に限定されない。基材層40の第1主面40Aに接触するように他の絶縁性の層が配置されていてもよい。例えば配線領域12aと配線領域12bとの間の領域、あるいは配線領域12bと配線領域12cとの間の領域に、絶縁性樹脂が充填されていてもよい。また図1においては配線領域12a,12b,12cはそれぞれ並行になるように同方向に延在しているが、延在方向はそれぞれ異なっていてもよい。
In the present embodiment, in the insulating
[シード層]
次に配線パターン層10を構成するシード層20および導体層30について説明する。シード層20は、基材層40の上記第1主面40A上(配線配置領域42内)に接触して配置される層であり、樹脂からなる基材層40上に、導体層30を固定する役割を果たす層である。図2を参照して、シード層20は、配線配置領域42に接触する側(主面20B側)とは反対側の主面である第2主面20Aを有する。シード層20は、配線配置領域42に接触するように配置される。シード層20は単相構造であってもよく、複層構造であってもよい。図2に示す本実施の形態に係る配線基板100においては、シード層20は、基材層40側から見て、下地層24と、配線定着層22とを含む複層構造を有する。
[Seed layer]
Next, the
下地層24は、樹脂層である基材層40と、導体からなる層である配線定着層22との密着性を高めるために設けられてもよい層である。下地層24を構成する材料としては、ニッケル、金、銀、タングステン、モリブデン、銅、スズ、コバルト、クロム、鉄、亜鉛等、およびそれらの2種以上を含む合金などが挙げられる。このなかでも、ニッケル、クロム、またはニッケル−クロム合金が下地層24を構成する材料として好ましく用いられる。本実施の形態においては、下地層24は、ニッケル−クロム合金からなる。下地層24の平均厚みは、例えば1nm以上50nm以下であってもよい。下地層24は、例えば無電解めっき、金属微粒子分散液の塗工および焼成、蒸着等によって形成される。
The
配線定着層22は導体層30を基材層40上に定着させるための層である。導体層30を配線定着層22上に充分に定着させるために、第2主面20Aを含む配線定着層22の領域が、導体層30を構成する材料と親和性の高い材料から構成されるのが好ましい。例えば導体層30が銅を主体とする組成を有する場合、第2主面20Aを含む領域も銅を主体とする組成を有することが望ましい。そのため、シード層20は、第2主面20Aを含むように配置される、銅および不可避的不純物からなる表面層として、配線定着層22を含む。本実施の形態においては第2主面20Aを含む領域を含む、配線定着層22全体が純銅からなる。配線定着層22の平均厚みは、例えば1nm以上50nm以下であってもよい。配線定着層22は、例えば無電解めっき、金属微粒子分散液の塗工および焼成、蒸着等によって形成される。
The
図2を参照して、シード層20の第2主面20A(すなわち、配線定着層22の、導体層30と接触する側の主面)を構成する結晶の面指数をX線回折により分析した場合の、銅結晶の(111)面に対応する回折ピークの強度に対する(200)面に対応する回折ピークの強度の比であるピーク比(200)/(111)が50%超100%以下である。このような配線定着層22は、スパッタや無電解めっきによって基材層40上に銅の層を積層することにより作製することができる。シード層20の第2主面20Aにおける上記ピーク比(200)/(111)は好ましくは60%以上であり、より好ましくは70%以上である。上記ピーク比(200)/(111)は好ましくは90%以下である。
With reference to FIG. 2, the surface exponent of the crystals constituting the second
シード層20の厚さ(下地層24と配線定着層22の合計の厚さ)に関し、その平均厚さは、1nm以上であるのが好ましく、2nm以上であるのがより好ましい。一方、シード層の平均厚さは2μm以下であるのが好ましく、1μm以下であるがより好ましい。シード層20が薄すぎると、導体層30の定着が不十分になるおそれがある。一方、シード層20が厚すぎると、不要なシード層20を除去する際にシード層20が残存するおそれがある。
Regarding the thickness of the seed layer 20 (the total thickness of the
シード層20においては、配線定着層22と基材層40との密着性が充分な場合には、下地層24を省略することもできる。また上記下地層24と上記配線定着層22とはそれぞれ別の層であってもなくてもよく、下地層24の機能と配線定着層22の機能との両方の機能を果たす単一の層であってもよい。
In the
[導体層]
導体層30は、銅合金からなる、電気を導通するための層である。導体層30は、シード層の第2主面20A上に接触して配置される。導体層30は銅または銅合金からなる。
[Conductor layer]
The
本実施の形態に係る配線基板100において、導体層30の、上記第2主面20Aに接触する側とは反対側の主面である第3主面30Aを構成する結晶の面指数をX線回折により分析した場合の、銅結晶の(111)面に対応する回折ピークの強度に対する(200)面に対応する回折ピークの強度の比であるピーク比(200)/(111)が10%以上50%以下である。上述のように、シード層20は導体層30に比べて(200)面配向性が高く、ピーク比(200)/(111)が50%超100%以下である。これに対し、導体層30は、シード層20と比較して(111)面配向性が高い。本発明者らの検討によれば、このような配向性の違いによってエッチング性を変えることができ、導体層30の体積減少を抑制しつつ、シード層20を除去することができる。これにより、微細な配線パターンの形成が容易で、かつ配線間の絶縁性にも優れる配線基板を提供することが可能となる。
In the
上記ピーク比(200)/(111)は、45%以下であるのが好ましく、40%以下であるのがより好ましい。このようにすることで、シード層20との結晶配向性の違いを大きくすることができ、その結果、エッチングレートの差を大きくすることができる。また加減は例えば20%以上であるのが好ましい。
The peak ratio (200) / (111) is preferably 45% or less, and more preferably 40% or less. By doing so, the difference in crystal orientation from the
導体層30の厚みは15μm以上であるのが好ましく、20μm以上であるのが好ましい。導体層30の厚みが15μm以上であることで、充分な導電性を確保することができる。また導体層30の厚みの上限は特に限定されないが、例えば100μmまたは50μmである。
The thickness of the
[配線基板の製造手順]
次に図1および図2とともに、さらに図3〜図7を参照して、本実施の形態に係る配線基板100の製造手順を説明する。図3は配線基板の製造方法の手順を示すフローチャートである。図4〜図7は配線基板の製造方法の説明するための概略図である。
[Manufacturing procedure of wiring board]
Next, the manufacturing procedure of the
図3を参照して、本実施の形態に係る配線基板100は、S10〜S50のステップを経て製造される。この製造方法においては、まず基板を準備する(S10)。次に基板上にレジスト層を形成する(S20)。その後めっきを行い(S30)、レジスト層を除去する(S40)。最後にシード層20のエッチングを行う(S50)。以下、各工程について説明する。
With reference to FIG. 3, the
最初に基板を準備する(S10)。図3および図4を参照して、基板110としては、絶縁体からなる基材層40の主面40A上に、上記下地層24と上記配線定着層22(以下、下地層24と配線定着層22とを併せてシード層20とも呼ぶ)とがこの順に積層された複層型の基板を準備する。シード層20を備えた基板110は、樹脂からなる基材層40の上に、例えば無電解めっき、金属微粒子分散液の塗工および焼成、蒸着等によってそれぞれ上記下地層24と上記配線定着層22とを順次積層して準備してもよい。またあらかじめ上記下地層24と上記配線定着層22とが積層された市販品を利用してもよい。このような市販品はメタライズCCL(Copper Clad Laminate)として一般的に入手可能である。またシード層20においては、配線定着層22と基材層40との密着性が充分な場合には、下地層24を省略することもできる。さらに上記下地層24と上記配線定着層22とはそれぞれ別の層であってもなくてもよく、下地層24の機能と配線定着層22の機能との両方の機能を果たす単一の層であってもよい。
First, the substrate is prepared (S10). With reference to FIGS. 3 and 4, as the
次に基板上にレジスト層を形成する(S20)。図3、図4および図5を参照して、ステップS20においては、シード層20の表面の絶縁領域44上に、例えば感光性レジスト組成物を用い、公知のフォトリソグラフィ技術により、所定のパターンを有するレジスト層50を形成する。このとき配線パターンが形成される領域に対する開口部60を伴う状態でレジスト層50形成される。
Next, a resist layer is formed on the substrate (S20). With reference to FIGS. 3, 4 and 5, in step S20, a predetermined pattern is formed on the insulating
レジスト層50は、形成される配線パターン層10の厚みTと同等以上の高さを有する必要がある。そのため、レジスト層50の材質としては、厚膜化が容易なドライレジストフィルムなどが好ましく用いられる。
The resist
次にめっきを行う(S30)。図3、図5および図6を参照して、ステップS30においては、ステップS20において形成されたレジスト層50の開口部60を埋めるように導体がめっきされる。めっきに使用されるめっき液として、例えばめっき液として硫酸銅めっき液を用い、所定量の光沢剤またはレベリング剤を添加する。めっきは、例えば電解めっきにて行う。このとき、シード層20は陰極として働く。またシード層20の、基材層40に接する側とは反対側の主面である第2主面20Aを含む領域が銅層であることで、上記組成の導体を良好にめっきすることができる。またシード層20上の銅層と、上記組成の導体との親和性が高いことから、高い密着性でシード層20の第2主面20A上に導体層30を形成することができる。
Next, plating is performed (S30). With reference to FIGS. 3, 5 and 6, in step S30, the conductor is plated so as to fill the
導体層30の第3主面30Aにおける上記のようなピーク比(200)/(111)は、導体層30のめっき時に使用するめっき液に添加される、光沢剤またはレベリング剤の種類や量を調整することで達成可能である。光沢剤またはレベリング剤の量を増減することで、ピーク比(200)/(111)を調整できる。例えば、光沢剤またはレベリング剤の量を増やすと、(111)面配向性が強くなり、ピーク比(200)/(111)は減少する。そのため、めっき液の性質に応じて光沢剤またはレベリング剤の量を増減することでピーク比(200)/(111)が10%以上50%以下の導体層30を形成することが可能となる。
The peak ratio (200) / (111) as described above on the third
上記光沢剤またはレベリング剤は、めっきされる表面の凹凸を平滑化する作用を有する。光沢剤またはレベリング剤としては、ジアミン、トリアミンなどの窒素含有化合物や、ジオール、グリコールなどの酸素含有化合物、ジスルフィドなどの硫黄含有化合物等の、銅に対して配位作用を有するようなヘテロ原子含有化合物が挙げられる。光沢剤またはレベリング剤は、その添加量を多くすれば、主面30Aの銅結晶の、(111)面に対する(200)面の比率も大きくなる。一例として、窒素含有化合物であるアミン系の光沢剤またはレベリング剤を用い、めっき溶液への光沢剤またはレベリング剤の添加量を調整することで、主面30Aにおいて(111)面に対する(200)面の比率が10%以上50%以下である銅結晶からなる導体層30を形成することができる。
The brightener or leveling agent has an action of smoothing the unevenness of the surface to be plated. The brightener or leveling agent contains heteroatoms such as nitrogen-containing compounds such as diamine and triamine, oxygen-containing compounds such as diol and glycol, and sulfur-containing compounds such as disulfide, which have a coordinating effect on copper. Examples include compounds. As the amount of the brightener or leveling agent added is increased, the ratio of the (200) plane to the (111) plane of the copper crystal of the
次にレジスト層50を除去する(S40)。図3、図6および図7を参照して、レジスト層50の除去は化学的にレジスト層を分解することにより行ってもよく、物理的にレジスト層50を剥離することにより行ってもよい。
Next, the resist
最後にシード層20のエッチングを行う(S50)。図2、図3および図7を参照して、ステップS50においては、配線定着層22上の、導体層30が形成されていない領域(絶縁領域44a,44b)に存在する不要なシード層20(配線定着層22および下地層24)を除去する。これにより、基材層40の表面が露出された絶縁領域44a,44bが形成される。その結果、配線領域12aと配線領域12bとの間、および配線領域12bと配線領域12cとの間が絶縁される。
Finally, the
ステップS50で使用されるエッチング液は適宜選択可能である。一例としては、硫酸と過酸化水素水の混合液が用いられる。硫酸と過酸化水素水の混合液は、銅層であるシード層20を良好にエッチングするのに対し、所定の量のニッケルおよびクロムを含む導体層30に対するエッチング性はシード層20に対するエッチング性よりも低い。そのため、シード層20を選択的にエッチングする一方、導体層30の体積減少を抑制することができる。
The etching solution used in step S50 can be appropriately selected. As an example, a mixed solution of sulfuric acid and hydrogen peroxide solution is used. The mixed solution of sulfuric acid and hydrogen peroxide solution satisfactorily etches the
このような一連のステップS10〜S50を通して配線基板100が作製される。このような方法により、微細な配線パターンの形成が容易で、かつ配線間の絶縁性にも優れる配線基板100を提供することが可能となる。
The
(実施の形態2)
次に図8を参照して、実施の形態2に係る配線基板200を説明する。配線基板200は、図1および図2に示す実施の形態1に係る配線基板100とほぼ同等の構造を有する。また配線基板200は、上記配線基板100と類似の方法において製造することができる。一方、実施の形態2に係る配線基板200においては、導体層30の組成が異なる。具体的には、シード層は銅からなる表面層を有するのに対し、上記配線パターン層は、銅合金からなる導体層を含み、上記銅合金は、0.02質量%以上0.50質量%以下のニッケルと、0.003質量%以上0.10質量%以下のクロムと、99.3質量%以上の銅とを含む。
(Embodiment 2)
Next, the
このように少量のニッケルおよびクロムを含有する組成を有する導体層は、シード層よりも耐エッチング性が高く、シード層と導体層との間のエッチングレートの差が大きい。そのためシード層をエッチングする際、シード層はエッチングされやすく、充分に除去されるのに対し、導体層はエッチングされにくく、体積の減少が抑制される。一方、シード層と導体層はいずれも銅を主体とするため、両方の層の間の密着性も充分に保たれる。また導体層が99.3質量%以上の銅を含むために良好な導電性も維持される。そのため微細な配線パターンを有する、導電性に優れた配線基板を提供することが可能となる。 The conductor layer having a composition containing a small amount of nickel and chromium as described above has higher etching resistance than the seed layer, and the difference in etching rate between the seed layer and the conductor layer is large. Therefore, when the seed layer is etched, the seed layer is easily etched and sufficiently removed, whereas the conductor layer is difficult to be etched and the decrease in volume is suppressed. On the other hand, since both the seed layer and the conductor layer are mainly composed of copper, sufficient adhesion between both layers is maintained. In addition, good conductivity is maintained because the conductor layer contains 99.3% by mass or more of copper. Therefore, it is possible to provide a wiring board having a fine wiring pattern and having excellent conductivity.
配線基板200において、導体層30は、銅合金からなる。より具体的には、導体層30は、0.02質量%以上0.50質量%以下のニッケルと、0.003質量%以上0.10質量%以下のクロムと、99.3質量%以上の銅とを含む。例えば導体層30は、0.02質量%以上0.50質量%以下のニッケルと、0.003質量%以上0.10質量%以下のクロムと、99.3質量%以上の銅を含み、残部が不可避的不純物からなる。導体層30は、銅を主成分とすることから、良好な導電性を確保することができる。また導体層30が微量のニッケルおよびクロムを含むことにより、シード層20に対するエッチングレートの差を大きくし、シード層20のエッチング時において、不要なシード層を効率よく除去しつつ、導体層30の体積減少を抑制することができる。その結果、図8に示すように、体積の減少が抑制された導体層30がシード層20上に接触して配置される。
In the
上記ニッケルの量は、好ましくは0.03質量%以上である。また上記クロムの量は好ましくは0.004質量%以上である。 The amount of nickel is preferably 0.03% by mass or more. The amount of chromium is preferably 0.004% by mass or more.
上記銅合金は、銅、ニッケル、クロム以外の他の元素を含んでもよい。そのような他の元素としては、マンガン、鉄、コバルト、銀などが挙げられる。銅合金に含まれる上記他の元素の量は、例えばそれぞれ0.001質量%以上0.05質量%以下である。 The copper alloy may contain elements other than copper, nickel and chromium. Examples of such other elements include manganese, iron, cobalt, silver and the like. The amount of the other elements contained in the copper alloy is, for example, 0.001% by mass or more and 0.05% by mass or less, respectively.
導体層30は、上記実施の形態1のステップS30においてめっきを行う際、めっき液に所定量のニッケル源およびクロム源を添加することで調整することができる。例えばめっき液として硫酸銅めっき液を用い、微量の硫酸クロム(Cr2(SO4)3)および硫酸ニッケル(NiSO4)をその硫酸銅溶液に添加したものを準備し、ステップS30のめっきを行えばよい。硫酸クロム(Cr2(SO4)3)および硫酸ニッケル(NiSO4)の量については、最終的に形成される導体層30を構成する銅合金が、0.02質量%以上0.50質量%以下のニッケルと、0.003質量%以上0.10質量%以下のクロムと、99.3質量%以上の銅とを含む組成を有するように調整される。めっきは、例えば電解めっきにて行う。このとき、シード層20は陰極として働く。またシード層20の、基材層40に接する側とは反対側の主面である第2主面20Aを含む領域が銅層であることで、上記組成の導体を良好にめっきすることができる。またシード層20上の銅層と、上記組成の導体との親和性が高いことから、高い密着性でシード層20の第2主面20A上に導体層30を形成することができる。
The
また上記配線基板200においては、シード層20の第2主面20Aを構成する結晶の面指数をX線回折により分析した場合の、銅結晶の(111)面に対応する回折ピークの半値幅が、上記導体層30の、上記第2主面20Aに接触する側とは反対側の主面である第3主面30Aを構成する結晶の面指数をX線回折により分析した場合の、銅結晶の(111)面に対応する回折ピークの半値幅よりも小さい、という特徴がある。同様にシード層20の第2主面20Aを構成する結晶の面指数をX線回折により分析した場合の、銅結晶の(200)面に対応する回折ピークの半値幅が、上記導体層30の、上記第2主面20Aに接触する側とは反対側の主面である第3主面30Aを構成する結晶の面指数をX線回折により分析した場合の、銅結晶の(200)面に対応する回折ピークの半値幅よりも小さい、という特徴がある。
Further, in the
このような特徴を有する場合、シード層20と導体層30との間のエッチングレートの差は大きくなる傾向がある。したがって、導体層のエッチングによる体積減少を抑制しつつ、除去すべき領域のシード層を除去することが容易となる。
With such characteristics, the difference in etching rate between the
このように、導体層30とシード層との間の配向性の関係に関する第1条件と導体層30の銅合金に関する第2条件の両方を満たすことで、シード層と導体層との間のエッチングレートの差をより大きくすることができる。その結果、導体層のエッチングによる体積減少を抑制しつつ、除去すべき領域のシード層のみをより容易に除去することができる。
As described above, by satisfying both the first condition regarding the orientation relationship between the
上記実施の形態1および実施の形態2に示すとおり、配線基板によれば、微細な配線パターンの形成が容易で、かつ配線間の絶縁性にも優れる配線基板を提供することが可能となる。 As shown in the first and second embodiments, the wiring board makes it possible to provide a wiring board that can easily form a fine wiring pattern and has excellent insulation between wirings.
次に、発明の効果を確認するために以下の実験を行い、特性を評価した。結果を以下に示す。 Next, the following experiments were carried out to confirm the effect of the invention, and the characteristics were evaluated. The results are shown below.
(1)結晶配向性の確認
(1−1)試料の準備
シード層20と導体層30の結晶配向性を調べるために、以下の2つの試料を準備した。まず基材層40上に、スパッタリングにより銅を積層することにより、シード層20を形成した基板1(比較用、銅層の厚み:8μm)を準備した。一方、シード層20上に、さらに電解めっきにより導体層30を形成した基板2を準備した。電解めっきに使用しためっき液として、微量の硫酸クロム(Cr2(SO4)3)および硫酸ニッケル(NiSO4)をその硫酸銅溶液に添加したものを準備し、最終的に形成される導体層30を構成する銅合金が、0.02質量%以上0.50質量%以下のニッケルと、0.003質量%以上0.10質量%以下のクロムと、99.3質量%以上の銅とを含む組成を有するように調整した。
(1) Confirmation of crystal orientation (1-1) Preparation of samples The following two samples were prepared in order to examine the crystal orientation of the
基板1および基板2の表面の結晶配向性を調べるため、以下の条件でXRD測定を行った。
(測定条件)
測定装置:PANalytical社製、EMPYREAN(商品名)
使用X線:Cu−Kαラインフォーカス、励起条件:45kV 40mA
入射光学系:ミラー、受光光学系:平板コリメータ0.27°、走査方法:θ−2θスキャン
測定範囲:2θ=10°〜100°、ステップ幅:0.03゜、積算時間:1sec(基板1)、3sec(基板2)
In order to investigate the crystal orientation of the surfaces of the substrate 1 and the substrate 2, XRD measurement was performed under the following conditions.
(Measurement condition)
Measuring device: EMPYREAN (trade name) manufactured by PANalytical
X-ray used: Cu-Kα line focus, excitation conditions: 45
Incident optical system: Mirror, Light receiving optical system: Flat plate collimator 0.27 °, Scanning method: θ-2θ Scan measurement range: 2θ = 10 ° to 100 °, Step width: 0.03 °, Integration time: 1 sec (Substrate 1) ), 3 sec (board 2)
XRD測定の測定結果を表1および表2に示す。表1は基板1および基板2の結晶配向性の強度比を示したものである。表1の「(111)」欄、「(200)」欄、「(220)」欄、および「(311)」欄の値は、Cuの(111)面、(200)面、(220)面、(311)面にそれぞれ対応するピークの回折強度の総和を1とした場合の、各回折ピークの強度の比の値を示す。最も右の欄にはピーク比(200)/(111)の値(%)を示している。表2はそれぞれの結晶面に対応するピークの半値幅(単位:°)である。 The measurement results of the XRD measurement are shown in Tables 1 and 2. Table 1 shows the intensity ratio of the crystal orientation of the substrate 1 and the substrate 2. The values in the "(111)" column, "(200)" column, "(220)" column, and "(311)" column of Table 1 are the (111) plane, (200) plane, and (220) plane of Cu. The value of the ratio of the intensity of each diffraction peak is shown when the sum of the diffraction intensities of the peaks corresponding to the plane and the (311) plane is 1. The rightmost column shows the peak ratio (200) / (111) value (%). Table 2 shows the full width at half maximum (unit: °) of the peak corresponding to each crystal plane.
表1から分かるように、基板2は基板1に比べて(200)面の強度比が低い。また基板2のピーク比(200)/(111)は25.0%である。これに対し、基板1のピーク比(200)/(111)は72.5%である。さらに、表2から分かるように、基板1の方がピーク半値幅が狭く、結晶性が高いことが分かる。 As can be seen from Table 1, the strength ratio of the (200) plane of the substrate 2 is lower than that of the substrate 1. The peak ratio (200) / (111) of the substrate 2 is 25.0%. On the other hand, the peak ratio (200) / (111) of the substrate 1 is 72.5%. Further, as can be seen from Table 2, it can be seen that the substrate 1 has a narrower peak half-value width and higher crystallinity.
さらに基板1および基板2を、硫酸と過酸化水素水の混合液からなるエッチング液でエッチングした。その結果、基板1は、基板2と比べて明らかにエッチングされる速度が速いことが確認された。 Further, the substrate 1 and the substrate 2 were etched with an etching solution composed of a mixed solution of sulfuric acid and hydrogen peroxide solution. As a result, it was confirmed that the substrate 1 was clearly etched at a higher speed than the substrate 2.
さらに、基板1を用いて実施の形態1に記載の方法により配線基板を形成した。まず基板1にレジスト層50を形成した。次に基板2を形成するための電解めっきに使用しためっき液を用いて、レジスト層50の開口部60を導体が埋めるように、基板1上に電解めっきを行い、導体層30を形成した。その後レジスト層50を除去した。この状態で、さらに基板1上の、導体層30が形成されていない部分のシード層20をエッチングした。その結果、導体層30が形成されていない部分のシード層20が除去された。一方、導体層30の目立った体積減少は見られなかった。
Further, the wiring board was formed by the method described in the first embodiment using the substrate 1. First, the resist
このように、上記配線基板によれば、微細な配線パターンの形成が容易で、かつ配線間の絶縁性にも優れる配線基板を提供することが可能となる。 As described above, according to the wiring board, it is possible to provide a wiring board which can easily form a fine wiring pattern and has excellent insulation between wirings.
今回開示された実施の形態および実施例はすべての点で例示であって、どのような面からも制限的なものではないと理解されるべきである。本発明の範囲は上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 It should be understood that the embodiments and examples disclosed here are exemplary in all respects and are not restrictive in any way. The scope of the present invention is not defined as described above, but is indicated by the scope of claims, and is intended to include all modifications within the meaning and scope equivalent to the scope of claims.
本願の配線基板は、高密度の微細な配線パターンを有する配線基板が求められる分野において、特に有利に適用され得る。 The wiring board of the present application can be particularly advantageously applied in a field where a wiring board having a high-density fine wiring pattern is required.
10 配線パターン層
12a,12b,12c 配線領域
20 シード層
20A,20B,30A,40A 主面
22 配線定着層
24 下地層
30 導体層
40 基材層
42 配線配置領域
44,44a,44b 絶縁領域
50 レジスト層
60 開口部
100,200 配線基板
110 基板
10
Claims (4)
前記第1主面上に接触して配置され、導電体からなる配線パターン層と、
を備え、
前記第1主面は、前記配線パターン層が配置される配線配置領域と、前記配線パターン層が配置されない絶縁領域とを含み、
前記配線パターン層は、
前記配線配置領域上に接触して配置され、前記配線配置領域に接触する側とは反対側の主面である第2主面を有するシード層と、
前記第2主面上に接触して配置される導体層と、を含み、
前記シード層は、前記第2主面を含むように配置される、銅からなる表面層を含み、
前記導体層は銅または銅合金からなり、
前記シード層の前記第2主面を構成する結晶の面指数をX線回折により分析した場合の、銅結晶の(111)面に対応する回折ピークの強度に対する(200)面に対応する回折ピークの強度の比であるピーク比(200)/(111)が50%超100%以下であり、
前記導体層の、前記第2主面に接触する側とは反対側の主面である第3主面を構成する結晶の面指数をX線回折により分析した場合の、銅結晶の(111)面に対応する回折ピークの強度に対する(200)面に対応する回折ピークの強度の比であるピーク比(200)/(111)が10%以上50%以下である、
配線基板。 A base material layer having a first main surface and made of an insulator,
A wiring pattern layer, which is arranged in contact with the first main surface and is made of a conductor,
With
The first main surface includes a wiring arrangement area in which the wiring pattern layer is arranged and an insulating area in which the wiring pattern layer is not arranged.
The wiring pattern layer is
A seed layer that is arranged in contact with the wiring arrangement area and has a second main surface that is a main surface opposite to the side that contacts the wiring arrangement area.
Including a conductor layer arranged in contact with the second main surface.
The seed layer comprises a surface layer made of copper, which is arranged to include the second main surface.
The conductor layer is made of copper or a copper alloy
When the surface index of the crystal constituting the second main surface of the seed layer is analyzed by X-ray diffraction, the diffraction peak corresponding to the (200) plane with respect to the intensity of the diffraction peak corresponding to the (111) plane of the copper crystal. The peak ratio (200) / (111), which is the ratio of the intensities of, is more than 50% and 100% or less.
(111) of a copper crystal when the surface index of the crystal constituting the third main surface, which is the main surface opposite to the side in contact with the second main surface of the conductor layer, is analyzed by X-ray diffraction. The peak ratio (200) / (111), which is the ratio of the intensity of the diffraction peak corresponding to the surface (200) to the intensity of the diffraction peak corresponding to the surface, is 10% or more and 50% or less.
Wiring board.
請求項1に記載の配線基板。 The thickness T of the wiring pattern layer, which is the height from the wiring arrangement region, is 15 μm or more.
The wiring board according to claim 1.
請求項1又は請求項2に記載の配線基板。 The ratio T / W of the thickness T of the wiring pattern layer, which is the height from the wiring arrangement region, to the width W of the wiring constituting the wiring pattern layer is 1.5 or more.
The wiring board according to claim 1 or 2.
前記第1の配線領域と前記第2の配線領域との間の距離の最小値である間隔Gに対する、前記配線パターン層の、前記配線配置領域からの高さである厚みTとの比T/Gが2以上である、
請求項1〜請求項3のいずれか1項に記載の配線基板。 The wiring pattern layer is arbitrarily set in the wiring pattern layer, is arranged apart from the first wiring area extending linearly and the first wiring area, and is adjacent to the first wiring area. Includes a second wiring area that extends linearly
The ratio T / of the thickness T of the wiring pattern layer to the height T from the wiring arrangement area with respect to the interval G which is the minimum value of the distance between the first wiring area and the second wiring area. G is 2 or more,
The wiring board according to any one of claims 1 to 3.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019041534A JP7193132B2 (en) | 2019-03-07 | 2019-03-07 | wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019041534A JP7193132B2 (en) | 2019-03-07 | 2019-03-07 | wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020145338A true JP2020145338A (en) | 2020-09-10 |
JP7193132B2 JP7193132B2 (en) | 2022-12-20 |
Family
ID=72355596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019041534A Active JP7193132B2 (en) | 2019-03-07 | 2019-03-07 | wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7193132B2 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11284316A (en) * | 1998-02-02 | 1999-10-15 | Shinko Electric Ind Co Ltd | Formation of conductor pattern of wiring board |
JP2008508425A (en) * | 2004-07-29 | 2008-03-21 | エントン インコーポレイテッド | Silver plating in electronic component manufacturing |
-
2019
- 2019-03-07 JP JP2019041534A patent/JP7193132B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11284316A (en) * | 1998-02-02 | 1999-10-15 | Shinko Electric Ind Co Ltd | Formation of conductor pattern of wiring board |
JP2008508425A (en) * | 2004-07-29 | 2008-03-21 | エントン インコーポレイテッド | Silver plating in electronic component manufacturing |
Also Published As
Publication number | Publication date |
---|---|
JP7193132B2 (en) | 2022-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101339598B1 (en) | Two-layered flexible substrate, and copper electrolyte for producing same | |
TWI434965B (en) | A roughening method for copper foil, and a copper foil for a printed wiring board which is obtained by the roughening method | |
KR101705403B1 (en) | Adhesiveless copper clad laminates and printed wiring assembly having adhesiveless copper clad laminates as substrate | |
EP1645662A1 (en) | Surface treated copper foil and circuit board | |
JP5178064B2 (en) | Metal layer laminate having metal surface roughened layer and method for producing the same | |
US8409726B2 (en) | Printed circuit board with multiple metallic layers and method of manufacturing the same | |
US20060191709A1 (en) | Printed circuit board, flip chip ball grid array board and method of fabricating the same | |
TWI406614B (en) | Printed wiring substrate and producing method thereof | |
JP2008285751A (en) | Surface treated copper foil, copper clad laminate obtainable using the surface treated copper foil, and printed circuit board obtainable using the copper clad laminate | |
US20130098665A1 (en) | Flexible printed circuit board and production method of same | |
JP7193133B2 (en) | wiring board | |
CN103444275A (en) | Embedding copper plating method for manufacture of printed wiring board, and printed wiring board obtained by using the embedding copper plating method | |
KR20140041084A (en) | Flexible circuit clad laminate, printed circuit board using it, and method of manufacturing the same | |
US7976956B2 (en) | Laminated circuit board | |
KR20140041080A (en) | Flexible circuit clad laminate, printed circuit board using it, and method of manufacturing the same | |
WO2007039992A1 (en) | Two-layer flexible substrate | |
JP2012038823A (en) | Wiring circuit board | |
JP4615226B2 (en) | Composite material for substrate and circuit board using the same | |
KR102353143B1 (en) | Surface-treated copper foil and copper clad laminate and printed wiring board using the same | |
JP2009252952A (en) | Copper charge plating method and printed circuit board manufactured by the method | |
US10602620B2 (en) | Laminate for printed wiring board, method of manufacturing printed wiring board, and method of manufacturing electronic device | |
JP7193132B2 (en) | wiring board | |
JP6379055B2 (en) | Surface-treated copper foil and laminate | |
KR101357141B1 (en) | Flexible circuit clad laminate, printed circuit board using it, and method of manufacturing the same | |
JP2007042696A (en) | Laminated circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20210921 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220823 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221020 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221201 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7193132 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |