[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2020140796A - 発光制御装置、光源装置及び投写型映像表示装置 - Google Patents

発光制御装置、光源装置及び投写型映像表示装置 Download PDF

Info

Publication number
JP2020140796A
JP2020140796A JP2019033687A JP2019033687A JP2020140796A JP 2020140796 A JP2020140796 A JP 2020140796A JP 2019033687 A JP2019033687 A JP 2019033687A JP 2019033687 A JP2019033687 A JP 2019033687A JP 2020140796 A JP2020140796 A JP 2020140796A
Authority
JP
Japan
Prior art keywords
light emission
emission control
resistor
circuit
switching element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019033687A
Other languages
English (en)
Other versions
JP7172726B2 (ja
Inventor
佑基 山元
Yuki Yamamoto
佑基 山元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2019033687A priority Critical patent/JP7172726B2/ja
Publication of JP2020140796A publication Critical patent/JP2020140796A/ja
Application granted granted Critical
Publication of JP7172726B2 publication Critical patent/JP7172726B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/40Control techniques providing energy savings, e.g. smart controller or presence detection

Landscapes

  • Projection Apparatus (AREA)
  • Circuit Arrangement For Electric Light Sources In General (AREA)

Abstract

【課題】発光素子に流れる電流を検出するセンス抵抗の両端が短絡した場合であっても、過電流を適切に停止できる発光制御装置等を提供すること。【解決手段】発光制御装置100は、検出回路132と発光制御回路101とを含む。検出回路132は、第2抵抗RISの両端の電位差を検出する。発光制御回路101は、第1スイッチング素子11のオンオフを制御する第1制御信号DRVと、第2スイッチング素子12のオンオフを制御する第2制御信号GTBと、を出力する。発光制御回路101は、第2抵抗RISの両端の電位差がしきい値より大きいと検出されたとき、第2スイッチング素子12に流れる電流を停止させた後に、その電流を増加させる再起動処理を行う。発光制御回路101は、再起動処理が所定回数行われたとき、第1制御信号DRV及び第2制御信号GTBの少なくとも一方を非アクティブにする。【選択図】 図1

Description

本発明は、発光制御装置、光源装置及び投写型映像表示装置等に関する。
プロジェクター等に用いられる光源を制御する発光制御装置が知られている。発光制御装置は、インダクターに電流を流すトランジスターをオンオフ制御することでスイッチングレギュレート制御を行い、そのスイッチングレギュレート制御により得られた定電流を発光素子に流すことで、発光素子の発光量を制御する。このとき、発光制御装置は、発光素子に流れる電流と、スイッチングレギュレート用のトランジスターに流れる電流とを検出し、それらの電流に基づいてスイッチングレギュレート制御を行う。このような発光制御装置の従来技術は、例えば特許文献1に開示されている。
特開2018−106862号公報
発光制御装置は、過電流による異常又は故障を回避するために、過電流検出を行う。従来は、発光素子とセンス抵抗を直列に接続し、センス抵抗の両端の電位差が所定値以上であるか否かを検出することで、発光素子の過電流検出を行っていた。しかしながら、センス抵抗の両端が短絡された場合、センス抵抗の両端の電位差が本来の値よりも小さくなる。このため、発光素子に過電流が流れているにも関わらず、その過電流が正しく検出されず、発光素子に過電流が流れ続けるおそれがある。
本発明の一態様は、第1電源ノードと第1ノードとの間に直列に設けられる発光素子及び第1抵抗及び第1スイッチング素子と、前記第1ノードと第2電源ノードとの間に直列に設けられるインダクター及び第2スイッチング素子及び第2抵抗と、を含む光源回路の前記第1スイッチング素子及び前記第2スイッチング素子を制御する発光制御装置であって、前記第2抵抗の両端の電位差を検出する検出回路と、前記第1スイッチング素子のオンオフを制御する第1制御信号と、前記第2スイッチング素子のオンオフを制御する第2制御信号と、を出力する発光制御回路と、を含み、前記発光制御回路は、前記検出回路により前記第2抵抗の両端の電位差がしきい値より大きいと検出されたとき、前記第2スイッチング素子に流れる電流を停止させた後に前記電流を増加させる再起動処理を行い、前記再起動処理が2以上の所定回数行われたとき、前記第1制御信号及び前記第2制御信号の少なくとも一方を、非アクティブにする停止処理を行う発光制御装置に関係する。
光源装置の構成例。 光源装置の構成例。 アナログ調光モードにおける波形図。 PWM調光モードにおける波形図。 停止処理を説明する波形図。 検出回路の詳細構成例。 動作制御回路の詳細構成例。 動作制御回路の動作を説明する波形図。 ソフトスタート制御回路の詳細構成例。 ソフトスタート制御回路の動作を説明する波形図。 正常時においてソフトスタート処理が行われる場合の波形図。 投写型映像表示装置の構成例。
以下、本開示の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載内容を不当に限定するものではなく、本実施形態で説明される構成の全てが必須構成要件であるとは限らない。
1.光源装置、発光制御装置
図1及び図2は、光源装置200の構成例である。光源装置200は、発光素子及びその周辺回路である光源回路10と、発光素子の発光を制御する発光制御装置100と、を含む。発光制御装置100は例えば集積回路装置であり、例えば半導体チップにより実現される。
まず図1及び図2を用いて光源回路10と発光制御装置100の構成を説明し、図3、図4を用いてPWM調光モードとアナログ調光モードについて説明する。その後、図5以降において過電流検出について説明する。
図2に示すように、光源回路10は、第1スイッチング素子11と第2スイッチング素子12とインダクター14と発光素子15とを含む。また光源回路10は、第1抵抗RCSと第2抵抗RISとキャパシターCAとダイオードDAとを含む。なお図1には、第1スイッチング素子11と第2スイッチング素子12がN型トランジスターである場合を図示するが、これらのスイッチング素子はN型トランジスターに限定されない。
発光素子15は、電流ILDによって駆動され、電流ILDの電流値に応じた明るさで発光する。発光素子15は、直列に接続された複数のレーザーダイオードである。但し、発光素子15は、1つのレーザーダイオードであってもよいし、或いはLED(Light Emitting Diode)であってもよい。
発光素子15と第1スイッチング素子11は、第1電源ノードNVIと第1ノードN1との間に直列に設けられる。第1ノードN1は、インダクター14の一端に接続されるノードである。インダクター14及び第2スイッチング素子12及び第2抵抗RISは、第1ノードN1と第2電源ノードNGNとの間に直列に設けられる。具体的には、第1電源ノードNVIと発光素子15の一端の間に第1抵抗RCSが接続され、発光素子15の他端が第1スイッチング素子11のドレインに接続され、第1スイッチング素子11のソースがインダクター14の一端に接続される。インダクター14の他端が第2スイッチング素子12のドレインに接続され、第2スイッチング素子12のソースと第2電源ノードNGNの間に第2抵抗RISが接続される。第1電源ノードNVIは第1電源が入力されるノードであり、第2電源ノードNGNは第2電源が入力されるノードである。第1電源の電圧は第2電源の電圧より高い。第2電源は例えばグランドである。なお、キャパシターCA、ダイオードDAについて接続関係は図2に図示する通りであり、これらの回路素子を含む光源回路10の動作について図3、図4で後述する。
第2スイッチング素子12は、インダクター14に流れる電流をスイッチングレギュレート制御する。第1スイッチング素子11は、インダクター14に流れる電流を発光素子15に流すか否かを制御する。詳細は後述するが、第1スイッチング素子11が常時オンしており、第2スイッチング素子12のスイッチングレギュレート制御によって発光素子15の発光量が制御されるモードをアナログ調光モードと呼ぶ。また、第1スイッチング素子11がオンオフすることで、そのオンデューティーによって発光素子15の発光量が制御されるモードをPWM調光モードと呼ぶ。
図1に示すように、発光制御装置100は、発光制御回路101と検出回路132とを含む。また発光制御装置100は、PWM端子TDCSと調光用電圧入力端子TACSと端子TDRV、TGTB、TIS、TCSP、TCSNとを含む。
PWM端子TDCSには、PWM調光モードにおいて調光制御に用いられるPWM信号DCSが、処理装置から入力される。調光用電圧入力端子TACSには、アナログ調光モードにおいて調光制御に用いられる調光用電圧ACSが、処理装置から入力される。処理装置は、発光制御装置100のホスト装置であり、例えばMPU、CPU等のプロセッサーである。
発光制御回路101は、PWM信号DCS及び調光用電圧ACSに基づいて第1スイッチング素子及び前記第2スイッチング素子をオンオフ制御することで、発光素子15の発光量を調光する。発光制御回路101は、第1駆動回路110と第2駆動回路120と発振回路140とソフトスタート制御回路135と動作制御回路133とを含む。
第1駆動回路110は、第1スイッチング素子11をオン又はオフに制御する第1制御信号DRVを、PWM信号DCSに基づいて出力する。第1制御信号DRVは端子TDRVから出力され、第1スイッチング素子11のゲートに入力される。第1駆動回路110は、PWM信号DCSがアクティブのとき、第1スイッチング素子11をオンさせる第1制御信号DRVを出力し、PWM信号DCSが非アクティブのとき、第1スイッチング素子11をオフさせる第1制御信号DRVを出力する。第1駆動回路110は、例えば、PWM信号DCSをバッファリングするバッファー回路等により構成される。
発振回路140は、クロック信号CLKを生成する。例えば発振回路140は、CR発振回路、又はリングオシレーター、マルチバイブレーター等である。
第2駆動回路120は、調光用電圧ACSとPWM信号DCSとクロック信号CLKに基づいて第2制御信号GTBを出力する。第2制御信号GTBは、端子TGTBから出力され、第2スイッチング素子12のゲートに入力される。第2制御信号GTBは、PWM信号DCSがアクティブである期間において、第2スイッチング素子12のオンオフを制御する。具体的には、第1抵抗RCSの一端の電圧CSPが端子TCSPに入力され、第1抵抗RCSの他端の電圧CSNが端子TCSNに入力され、第2抵抗RISの一端の電圧ISが端子TISに入力される。第2駆動回路120は、電圧CSP、CSN、ISと調光用電圧ACSに基づいて、発光素子15に流れる電流ILDをスイッチングレギュレート制御することで、調光用電圧ACSに対応した電流ILDとなるように制御する。
第2駆動回路120は、制御信号出力回路121とスロープ補償回路122と電流検出回路123とエラーアンプ回路124とスイッチ回路125とコンパレーター126とを含む。以下、これら第2駆動回路120の各部と第1駆動回路110の各調光モードにおける動作について、図3、図4の波形図を用いて説明する。なお以下ではアクティブをハイレベルとし、非アクティブをローレベルとする。
図3はアナログ調光モードにおける波形図である。アナログ調光モードにおいて、PWM信号DCSはハイレベルである。第1駆動回路110は、ハイレベルの第1制御信号DRVを出力することで、第1スイッチング素子11を常時オンさせる。なおPWM調光モードでは、PWM信号DCSは、ハイ幅のデューティーが100%未満の矩形波である。このため、アナログ調光モードにおける常時ハイレベルのPWM信号DCSを、ハイ幅のデューティーが100%のPWM信号とする。
電流検出回路123は、第1抵抗RCSの両端の電位差CSP−CSN=RCS×ILDに所与のゲインを乗じることで、検出電圧DTQを出力する。エラーアンプ回路124は、検出電圧DTQと調光用電圧ACSの誤差を増幅する。スイッチ回路125は、PWM信号DCSがハイレベルのときオンであり、PWM信号DCSがローレベルのときオフである。アナログ調光モードではスイッチ回路125は常時オンである。
スロープ補償回路122は、レーザーダイオードに流れる駆動電流のサブハーモニック発振を抑制するために、電圧ISの時間変化における傾きを増加させ、その傾き増加後の電圧SLQを出力する。コンパレーター126は、電圧SLQとエラーアンプ回路124の出力電圧ERQとを比較し、SLQ<ERQのときローレベルの信号CPQを出力し、SLQ>ERQのときハイレベルの信号CPQを出力する。
制御信号出力回路121は、クロック信号CLKのエッジで第2制御信号GTBをローレベルからハイレベルに遷移させる。第2制御信号GTBがハイレベルのとき第2スイッチング素子12がオンなので、第2スイッチング素子12と第2抵抗RISを介してインダクター14から第2電源ノードNGNに電流が流れる。インダクター14に流れる電流が増加するので、電圧ISが上昇し、スロープ補償回路122の出力電圧SLQが上昇する。インダクター14に流れる電流は第1スイッチング素子11を介して発光素子15に流れるので、発光素子15に流れる電流ILDも上昇する。
SLQ>ERQとなったときコンパレーター126の出力信号CPQがローレベルからハイレベルに遷移する。このとき制御信号出力回路121は、第2制御信号GTBをハイレベルからローレベルに遷移させる。第2制御信号GTBがローレベルのとき、第2スイッチング素子12がオフなので、インダクター14からダイオードDAを介して第1電源ノードNVIに電流が流れる。インダクター14に流れる電流は低下するので、発光素子15に流れる電流ILDも低下する。
電流ILDの検出結果である検出電圧DTQと、調光用電圧ACSとが異なっている場合、エラーアンプ回路124の出力電圧ERQが変化するので、第2制御信号GTBのデューティーが変化する。これにより、検出電圧DTQが調光用電圧ACSに一致するように、電流ILDがフィードバック制御される。このようなフィードバック制御によって、電流ILDが一定に保たれる。この電流ILDを一定に保つ制御をスイッチングレギュレート制御と呼ぶ。電流ILDは、調光用電圧ACSに対応した電流値に保たれ、処理装置が調光用電圧ACSを変化させた場合には、それに応じて電流ILDが変化する。即ち、アナログ調光モードでは、調光用電圧ACSによって発光素子15の発光量が調光される。
以上のアナログ調光モードは、電流ILDの最大値から所定値まで用いられる。即ち発光素子15を高輝度で発光させる場合にアナログ調光モードが用いられる。一方、電流ILDが所定値未満のとき、即ち、発光素子15を低輝度で発光させる場合には、PWM調光モードが用いられる。
図4は、PWM調光モードにおける波形図である。PWM信号DCSの周期をTPWMとし、PWM信号DCSがハイレベルの期間をTHWとする。PWM信号DCSのデューティーは(THW/TPWM)×100%である。なお、第2制御信号GTBの周波数は、PWM信号DCSの周波数よりも高く設定されている。
PWM信号DCSがハイレベルのとき、第1駆動回路110はハイレベルの第1制御信号DRVを出力し、第1スイッチング素子11をオンさせる。このとき、第2駆動回路120が第2制御信号GTBをスイッチングすることで、スイッチングレギュレート制御を行う。これにより、調光用電圧ACSに対応した電流ILDが発光素子15に流れる。PWM信号DCSがローレベルのとき、第1駆動回路110はローレベルの第1制御信号DRVを出力し、第1スイッチング素子11をオフさせる。また第2駆動回路120は、第2制御信号GTBをローレベルにする。このとき、発光素子15に電流は流れない。
発光素子15に流れる電流ILDの時間平均は、PWM信号DCSのデューティーによって決まるので、発光量もPWM信号DCSのデューティーによって決まる。このように、PWM調光モードでは、PWM信号DCSのデューティーにより調光制御される。一方で、発光素子15に電流ILDが流れているときの電流値は、その時間平均よりも高い電流値が確保されている。レーザーダイオードを発光させるためには、しきい値以上の電流ILDをレーザーダイオードに流す必要がある。上記のようなPWM制御を行うことで、レーザーダイオードにしきい値以上の電流ILDを流して発光させる共に、時間平均として調光を行うことが可能となっている。
2.過電流検出
次に、過電流検出について説明する。まず比較例を説明し、その後に本実施形態の過電流検出を説明する。
比較例では、第1抵抗RCSの両端の電位差(CSP−CSN)に基づいて、発光素子15に過電流が流れたか否かが判断される。発光素子15に過電流が流れたと判断されたとき、第2駆動回路120が第2制御信号GTBを非アクティブにすることで第2スイッチング素子12をオフにする。これにより電流経路が遮断されるので、発光素子15に電流が流れなくなる。
また比較例では、第2抵抗RISの一端の電圧ISに基づいて、第2スイッチング素子12に過電流が流れたか否かが判断される。第2スイッチング素子12に過電流が流れたと判断されたとき、第2駆動回路120がスイッチングレギュレート制御を再起動する。再起動において、第2スイッチング素子12のオンデューティーを徐々に増加させるソフトスタートが行われる。これにより過電流が抑制される。なお、後述するように正常時においても第2スイッチング素子12に大きな電流が流れる場合がある。このため、第2スイッチング素子12の過電流を検出しても、スイッチングレギュレート制御を停止せず、再起動する。
以上の比較例では、発光素子15に過電流が流れたか否かが、第1抵抗RCSの両端の電位差に基づいて判断されている。このため、第1抵抗RCSの両端が短絡した場合に、過電流に適切に対処できないおそれがある。即ち、第1抵抗RCSの両端が短絡した場合、その短絡による経路を介して電流が流れるので、第1抵抗RCSの両端の電位差は小さくなる。このため、電流検出回路123は、発光素子15に流れる電流を小さいと誤判断し、第2駆動回路120が発光素子15に流れる電流を増加させる。即ち、実際には発光素子15に大きな電流が流れていても、更に発光素子15の電流が増加され、その電流又は発光量が定格を超える可能性がある。
本実施形態では、第1抵抗RCSの両端が短絡したか否かを、第2抵抗RISの両端の電位差に基づいて判断することで、過電流に適切に対処できる。
なお、短絡とは、正規の電流経路以外に異常な電流経路が発生することである。即ち、抵抗の両端の短絡とは、金属又は埃等の付着、或いは実装不良によって、抵抗の両端を接続する異常な電流経路が発生することである。短絡により抵抗と並列に電流経路が発生するので、見かけ上、抵抗値が下がった状態となる。この見かけ上の抵抗値はゼロΩに限らず、見かけ上の抵抗値がゼロΩより大きい場合も短絡に含まれる。
以下、本実施形態について詳細に説明する。まず図1、図2を用いて、発光制御装置100が行う過電流検出を説明する。以下では、第1抵抗RCSの両端の電位差を第1電位差と呼び、第2抵抗RISの両端の電位差を第2電位差と呼ぶ。
検出回路132は、第2抵抗RISの一端の電圧ISを検出することで、第2抵抗RISの両端の電位差である第2電位差を検出する。具体的には、検出回路132は、第2電位差がしきい値より小さいか否かを検出し、その結果である検出信号DETBを出力する。しきい値は、第2スイッチング素子12の過電流を検出するためのしきい値である。スイッチングレギュレート制御の定常状態において第2スイッチング素子12に流れる電流よりも十分大きい値に設定されている。即ち、第2スイッチング素子12のオンデューティーがほぼ変化せず安定した状態において第2スイッチング素子12に流れる電流の最大値よりも大きい値である。
なお、電位差の検出は必ずしも抵抗の両端の電圧をモニターしていなくてもよい。即ち、抵抗の一端が定電圧である場合には、抵抗の他端の電圧をモニターすることで電位差を検出可能である。具体的には、図2において電圧ISはグランド基準の電圧である。この電圧ISをモニターすることで、第2抵抗RISの両端の電位差を検出可能である。
発光制御回路101は、第2抵抗RISの両端の電位差がしきい値より大きいと検出されたとき、第2スイッチング素子12に流れる電流を停止させた後に、その電流を増加させる。この処理を再起動処理と呼ぶ。そして発光制御回路101は、再起動処理が2以上の所定回数行われたとき、第1制御信号DRV及び第2制御信号GTBの少なくとも一方を、非アクティブにする。この処理を停止処理と呼ぶ。
図5に、発光制御回路101の動作を説明する波形図を示す。なお以下ではハイレベルをアクティブとし、ローレベルを非アクティブとするが、アクティブと論理レベルの対応はこれに限定されない。
図5に示すように、第1抵抗RCSの両端が短絡していないとき、ソフトスタートにより電流ILDが上昇し、それにともなって電流検出回路123の検出電圧DTQが上昇する。
時間t0で第1抵抗RCSの両端が短絡したとする。短絡により検出電圧DTQが低下すると、第2駆動回路120は、発光素子15に流れる電流ILDを増やそうとするので、第2スイッチング素子12のオンデューティーを大きくする。そうすると第2抵抗RISに流れる電流が増加するので、第2抵抗RISの両端の電位差がしきい値より大きくなったとき検出回路132が検出信号DETBをローレベルからハイレベルにする。
検出信号DETBがハイレベルになると、ソフトスタート制御回路135がソフトスタートを行う。このソフトスタートが再起動処理に相当する。ソフトスタートが実行されると、第2スイッチング素子12のオンデューティーが下がり、発光素子15に流れる電流ILDが低下する。また、検出信号DETBがハイレベルからローレベルになる。
時間t0以降は第1抵抗RCSの両端が短絡しているので、電流検出回路123の検出電圧DTQが低いままである。発光素子15に流れる電流ILDがソフトスタートにより徐々に上昇するが、電流検出回路123の検出電圧DTQが低いままなので第2駆動回路120が電流ILDを小さいままと判断し、第2スイッチング素子12のオンデューティーを増加させ続ける。そうすると、再び第2抵抗RISの両端の電位差がしきい値より大きくなるので、検出回路132が検出信号DETBをローレベルからハイレベルにし、ソフトスタート制御回路135がソフトスタートを行う。以降、同様な動作が繰り返される。
検出信号DETBの立ち上がりエッジが2回発生したとき、動作制御回路133は、停止信号SSTをローレベルからハイレベルにする。停止信号SSTがハイレベルのとき、第2駆動回路120は第2制御信号GTBをローレベルにすることで第2スイッチング素子12をオフにする。なお、図5では所定回数を2回としたが、これに限定されず、所定回数は2以上であればよい。また、図5では停止信号SSTが制御信号出力回路121に入力されるが、停止信号SSTは第1駆動回路110に入力されてもよい。その場合、第1駆動回路110は、停止信号SSTがアクティブのとき、非アクティブの第1制御信号DRVを出力する。これにより、第1スイッチング素子11がオフされるので、発光素子15に流れる電流が停止する。
本実施形態によれば、第1抵抗RCSの両端が短絡した場合であっても、第2抵抗RISの両端の電位差に基づいて、発光素子15に流れる過電流を停止できる。即ち、第2抵抗RISの両端の電位差がしきい値を超えたとき再起動処理が行われるが、第1抵抗RCSの両端が短絡した場合には再起動処理が繰り返される。本実施形態では、再起動処理が繰り返されたときに停止処理を行うことで、発光素子15に流れる過電流を停止できる。
また、図5では第1抵抗RCSの両端が短絡したことで検出信号DETBがハイレベルとなったが、後述するように正常時においても1又は複数回、検出信号DETBがハイレベルとなる可能性がある。本実施形態によれば、ソフトスタートによる再起動処理が2以上の所定回数行われたとき停止処理が行われるので、正常時において停止処理が実行されてしまうことを防止できる。なお、所定回数は、正常時において検出信号DETBがハイレベルとなる回数よりも多い回数に設定しておけばよい。
また本実施形態では、発光制御回路101は、第1抵抗RCSの両端の電位差及び第2抵抗RISの両端の電位差に基づいて第2制御信号GTBをPWM制御する。発光制御回路101は、再起動処理において、第2制御信号GTBのデューティーを増加させていくことで、第2スイッチング素子12に流れる電流を増加させていく。この処理をソフトスタート処理と呼ぶ。
具体的には、ソフトスタート制御回路135は、ソフトスタート処理において、エラーアンプ回路124の出力電圧ERQを一旦低下させた後、出力電圧ERQを徐々に上昇させる。図3で説明したように、ERQによって第2制御信号GTBのデューティーが決まる。このため、出力電圧ERQが低下することで第2制御信号GTBが非アクティブとなって第2スイッチング素子12がオフとなる。そして、出力電圧ERQが徐々に上昇することで第2制御信号GTBのデューティーが徐々に上昇する。第2スイッチング素子12に流れる電流はオンオフしているが、それを時間平均してみると、オンデューティーが徐々に増加することで電流が増加する。
後述するように、正常時、即ち第1抵抗RCSの両端が短絡していないときでも、第2抵抗RISの両端の電位差がしきい値より大きくなる場合がある。第2抵抗RISの両端の電位差がしきい値より大きいと検出されたとき、再起動処理が行われることで、正常なスイッチングレギュレート制御に復帰できる。一方、第1抵抗RCSの両端が短絡している場合には、再起動処理が繰り返されるので、停止処理が行われる。これにより、発光素子15に流れる過電流を停止できる。
また本実施形態では、発光制御回路101は、再起動処理が所定回数行われたとき、第1抵抗RCSの両端が短絡されたと判断する。
第1抵抗RCSの両端が短絡したとき、その短絡の状態によって第1抵抗RCSの両端間の抵抗値が異なるため、第1抵抗RCSの両端の電位差がどのような値となるか分からない。このため、第1抵抗RCSの両端の電位差に基づいて短絡を判断することは難しい。本実施形態によれば、第2スイッチング素子12に流れる電流の検出結果に基づいて、第1抵抗RCSの両端が短絡されたことを判断できる。即ち、第2スイッチング素子12に流れる電流がしきい値を超えた場合に再起動処理が実行されるので、再起動処理に基づいて短絡を判断することで、適切に第1抵抗RCSの両端が短絡されたことを判断できる。
3.詳細構成例
図6は、検出回路132の詳細構成例である。検出回路132は、コンパレーターCPBを含む。コンパレーターCPBは、第2抵抗RISの一端の電圧ISと基準電圧VTBとを比較し、その結果である検出信号DETBを出力する。基準電圧VTBは、上述したしきい値、即ち第2抵抗RISの両端の電位差に対するしきい値に、対応する。コンパレーターCPBは、IS<VTBのときDETB=Lを出力し、IS>VTBのときDETB=Hを出力する。
図7は、動作制御回路133の詳細構成例である。動作制御回路133は、タイマーTIMとカウンターCNTAとラッチ回路FA3とアンド回路ANAとを含む。ラッチ回路FA3は例えばダイナミックフリップフロップ回路である。
図8は、動作制御回路133の動作を説明する波形図である。タイマーTIMは、検出信号DETBの立ち上がりエッジで起動し、その立ち上がりエッジから所定期間だけハイレベルとなる信号TMQを出力する。第1抵抗RCSの両端が短絡された場合、ソフトスタート処理が繰り返されるが、その間隔よりも長い期間をタイマーTIMの所定期間として設定しておく。
カウンターCNTAは、再起動処理の回数をカウントする。具体的には、カウンターCNTAは、信号TMQがハイレベルである期間において検出信号DETBの立ち上がりエッジをカウントする。カウンターCNTAはラッチ回路FA1、FA2を含む。ラッチ回路FA1、FA2は例えばダイナミックフリップフロップ回路である。
検出信号DETBの最初の立ち上がりエッジで信号TMQがローレベルからハイレベルとなる。信号TMQがハイレベルのとき、ラッチ回路FA1、FA2はリセット解除状態である。ラッチ回路FA1は、検出信号DETBの最初の立ち上がりエッジでハイレベルを取り込む。これにより、ラッチ回路FA1の出力信号ERR1がローレベルからハイレベルになる。
信号TMQがハイレベルの期間内に2回目の検出信号DETBの立ち上がりエッジが発生したとする。このとき、ラッチ回路FA2は、検出信号DETBの立ち上がりエッジで、ハイレベルの出力信号ERR1を取り込む。これにより、ラッチ回路FA2の出力信号ERR2がローレベルからハイレベルになる。
アンド回路ANAは、出力信号ERR1、ERR2の論理積を出力する。出力信号ERR1、ERR2の全てがハイレベルになったとき、即ち、図8において2つ目の検出信号DETBの立ち上がりエッジで、アンド回路ANAの出力信号ANAQがローレベルからハイレベルになる。なお、所定期間が経過して信号TMQがローレベルになるとラッチ回路FA1、FA2がリセット状態となるので、出力信号ERR1、ERR2、ANAQがローレベルになる。
アンド回路ANAの出力信号ANAQは、ラッチ回路FA3のクロック端子に入力される。出力信号ANAQの立ち上がりエッジでラッチ回路FA3はハイレベルを取り込む。これにより、ラッチ回路FA3が出力する停止信号SSTが、ローレベルからハイレベルになる。
以上のように、検出信号DETBの立ち上がりエッジが所定回数発生したとき、即ちカウンターCNTAのカウント回数が所定回数になったとき、停止信号SSTがローレベルからハイレベルになる。停止信号SSTがハイレベルのとき、制御信号出力回路121は第2制御信号GTBを非アクティブにする。即ち、停止処理が行われる。なお図8では所定回数を2回としたが、所定回数は2以上であればよい。
4.ソフトスタート制御回路
ソフトスタート制御回路135の構成及び動作を説明する。図9は、ソフトスタート制御回路135の詳細構成例である。
ソフトスタート制御回路135は、P型トランジスターTP1〜TP3とN型トランジスターTN1、TN2とバイポーラートランジスターBPTとインバーターINVと電流源IBS1とを含む。
図10に、ソフトスタート制御回路135の動作を説明する波形図を示す。検出信号DETBがローレベルからハイレベルになると、N型トランジスターTN1、TN2がオフからオンになる。
N型トランジスターTN1、TN2がオンのとき、端子TCM、TSSがN型トランジスターTN1、TN2を介してグランドに接続される。これにより、端子TCMに接続されたキャパシターCMと、端子TSSに接続されたキャパシターCSSがディスチャージされる。キャパシターCM、CSSは発光制御装置100の外付け部品である。キャパシターCM、CSSがディスチャージされると、エラーアンプ回路124の出力電圧ERQと端子TSSの電圧SSとがグランド付近の電圧になる。
P型トランジスターTP2、TP3はカレントミラー回路を構成しており、電流源IBS1が流す電流が、P型トランジスターTP3のドレイン電流にミラーされている。検出信号DETBがハイレベルのとき、P型トランジスターTP1はオンである。このとき、電流源IBS1が流す電流はP型トランジスターTP1に流れるので、ミラー電流はゼロになっている。
検出信号DETBがハイレベルからローレベルになると、N型トランジスターTN1、TN2がオンからオフになる。
検出信号DETBがローレベルのとき、P型トランジスターTP1とN型トランジスターTN1、TN2がオフである。このとき、電流源IBS1が流す電流がP型トランジスターTN3のドレイン電流にミラーされ、そのミラー電流がキャパシターCSSをチャージするので、電圧SSが徐々に上昇する。電圧SSが上昇すると、バイポーラートランジスターBPTのベース−エミッター間電圧が大きくなるのでバイポーラートランジスターBPTがオフになる。これにより、エラーアンプ回路124の出力によってキャパシターCMがチャージされ、エラーアンプ回路124の出力電圧ERQが徐々に上昇する。
図11は、正常時においてソフトスタート処理が行われる場合の波形図である。発光制御装置100に電源が投入された後、ソフトスタートにより電圧SSが上昇する。このとき調光用電圧ACSが小さい、即ち発光素子15に流れる電流ILDが小さいとする。
ソフトスタートが終了してキャパシターCSSが十分にチャージされた状態のとき、調光用電圧ACSが急に大きくなったとする。このとき、発光素子15に流れる電流ILDはまだ小さいので、電流検出回路123の検出電圧DTQは調光用電圧ACSより低い。このためエラーアンプ回路124の出力電圧ERQが上昇する。
ERQが大きくなると第2制御信号GTBのデューティーが大きくなるので、第2スイッチング素子12のオンデューティーが大きくなり、インダクター14に大きな電流が供給される。そうすると第2抵抗RISの一端の電圧ISが大きくなるので、検出信号DETBがハイレベルとなり、再起動処理、即ちソフトスタート処理が実行される。
以上のように、第1抵抗RCSの両端が短絡していない正常時において、少なくとも1回、再起動処理が実行される可能性がある。
5.投写型映像表示装置
図12は、光源装置200を含む投写型映像表示装置400の構成例である。投写型映像表示装置400は、スクリーンに映像を投写する装置であり、プロジェクターとも呼ばれる。投写型映像表示装置400は、光源装置200と処理装置300と操作部310と記憶部320と通信部330と表示装置340と光学系350とを含む。光源装置200は発光制御装置100と光源回路10とを含む。
通信部330は、PC等の情報処理装置との間で通信を行う。通信部330は、VGA規格又はDVI規格、HDMI(HDMIは登録商標)規格等の種々の映像インターフェースである。或いは、通信部330は、USB規格等の通信インターフェースであってもよいし、又はLAN等のネットワークインターフェースであってもよい。記憶部320は、通信部330から入力された画像データを記憶する。また記憶部320は処理装置300のワーキングメモリーとして機能してもよい。記憶部320は、半導体メモリー又はハードディスクドライブ等の種々の記憶装置である。操作部310は、ユーザーが投写型映像表示装置400を操作するためのユーザーインターフェースである。例えば操作部310は、ボタン又はタッチパネル、ポインティングデバイス、文字入力デバイス等である。処理装置300は、CPU又はMPU等のプロセッサーである。処理装置300は、記憶部320に記憶された画像データを表示装置340へ送信する。また処理装置300は、発光制御装置100にPWM信号及び調光用電圧を出力することで調光制御を行う。表示装置340は、液晶表示パネルと、画像データに基づいて液晶表示パネルに画像を表示させる表示ドライバーと、を含む。液晶パネルには光源回路10から光が入射され、液晶パネルを透過した光が光学系350によってスクリーンに投写される。図12では光の経路を点線矢印で示している。
以上に説明した本実施形態の発光制御装置は、光源回路の第1スイッチング素子及び第2スイッチング素子を制御する。光源回路は、第1電源ノードと第1ノードとの間に直列に設けられる発光素子及び第1抵抗及び第1スイッチング素子と、第1ノードと第2電源ノードとの間に直列に設けられるインダクター及び第2スイッチング素子及び第2抵抗と、を含む。発光制御装置は、検出回路と発光制御回路とをふくむ。検出回路は、第2抵抗の両端の電位差を検出する。発光制御回路は、第1スイッチング素子のオンオフを制御する第1制御信号と、第2スイッチング素子のオンオフを制御する第2制御信号と、を出力する。発光制御回路は、検出回路により第2抵抗の両端の電位差がしきい値より大きいと検出されたとき、第2スイッチング素子に流れる電流を停止させた後に電流を増加させる再起動処理を行う。発光制御回路は、再起動処理が2以上の所定回数行われたとき、第1制御信号及び第2制御信号の少なくとも一方を、非アクティブにする停止処理を行う。
このようにすれば、第1抵抗の両端が短絡した場合であっても、第2抵抗の両端の電位差に基づいて、発光素子に流れる過電流を停止できる。即ち、第2抵抗の両端の電位差がしきい値を超えたとき再起動処理が行われるが、第1抵抗の両端が短絡した場合には再起動処理が繰り返される。本実施形態によれば、再起動処理が繰り返されたときに停止処理を行うことで、発光素子に流れる過電流を停止できる。
また本実施形態では、発光制御回路は、再起動処理の回数をカウントするカウンターを有してもよい。発光制御回路は、カウンターのカウント回数が所定回数になったとき、停止処理を行ってもよい。
本実施形態によれば、カウンターのカウント回数が再起動処理の回数であり、その回数が所定回数になったとき停止処理が行われる。これにより、再起動処理が2以上の所定回数行われたとき、第1制御信号及び第2制御信号の少なくとも一方を、非アクティブにできる。
また本実施形態では、発光制御回路は、第1抵抗の両端の電位差及び第2抵抗の両端の電位差に基づいて第2制御信号をPWM制御してもよい。発光制御回路は、再起動処理において、第2制御信号のデューティーを増加させていくことで、第2スイッチング素子に流れる電流を増加させていくソフトスタート処理を行ってもよい。
第1抵抗の両端が短絡していない正常時において、第2抵抗の両端の電位差がしきい値より大きくなる場合がある。第2抵抗の両端の電位差がしきい値より大きいと検出されたとき、ソフトスタート処理により再起動処理が行われることで、正常なスイッチングレギュレート制御に復帰できる。一方、第1抵抗の両端が短絡している場合には、再起動処理が繰り返されるので、停止処理が行われる。これにより、発光素子に流れる過電流を停止できる。
また本実施形態では、発光制御回路は、再起動処理が所定回数行われたとき、第1抵抗の両端が短絡されたと判断してもよい。
第1抵抗の両端が短絡したとき、その短絡の状態によって第1抵抗の両端間の抵抗値が異なるため、第1抵抗の両端の電位差がどのような値となるか分からない。このため、第1抵抗の両端の電位差に基づいて短絡を判断することは難しい。本実施形態によれば、第2スイッチング素子に流れる電流の検出結果に基づいて、第1抵抗の両端が短絡されたことを判断できる。即ち、第2スイッチング素子に流れる電流がしきい値を超えた場合に再起動処理が実行されるので、再起動処理に基づいて短絡を判断することで、適切に第1抵抗の両端が短絡されたことを判断できる。
また本実施形態では、発光制御回路は、検出回路により第2抵抗の両端の電位差がしきい値より大きいと検出されたとき、第2スイッチング素子に過電流が流れたと判断してもよい。
このようにすれば、第1抵抗の両端が短絡されたとき、及び第1抵抗の両端が短絡されていない正常時の両方において、第2スイッチング素子に過電流が流れたか否かを判断できる。
また本実施形態では、発光制御回路は、第1抵抗の両端の電位差に基づいて発光素子に流れる電流を検出する電流検出回路を含んでもよい。発光制御回路は、電流検出回路からの検出結果と第2抵抗の両端の電位差とに基づいて、第2制御信号をPWM制御してもよい。
このようにすれば、発光素子に流れる電流の検出結果と、第2スイッチング素子に流れる電流の検出結果とに基づいて、発光素子に流れる電流をスイッチングレギュレート制御できる。そして、第1抵抗の両端が短絡した場合であっても、第2スイッチング素子に流れる電流の検出結果を用いて、過電流に適切に対処できる。
また本実施形態では、光源装置は、上記のいずれかに記載の発光制御装置と、光源回路と、を含む。
また本実施形態では、第1抵抗は、第1電源ノードと発光素子の一端との間に接続されてもよい。第1スイッチング素子は、発光素子の他端とインダクターの一端との間に接続されてもよい。第2スイッチング素子は、インダクターの他端と第2抵抗の一端との間に接続されてもよい。第2抵抗の他端は、第2電源ノードに接続されてもよい。
また本実施形態の投写型映像表示装置は、上記のいずれかに記載された光源装置と、光源装置を制御する処理装置と、を含む。
なお、上記のように本実施形態について詳細に説明したが、本開示の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本開示の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本開示の範囲に含まれる。また発光制御回路、発光制御装置、光源回路、光源装置、投写型映像表示装置の構成及び動作等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。
10…光源回路、11…第1スイッチング素子、12…第2スイッチング素子、14…インダクター、15…発光素子、100…発光制御装置、101…発光制御回路、110…第1駆動回路、120…第2駆動回路、121…制御信号出力回路、122…スロープ補償回路、123…電流検出回路、124…エラーアンプ回路、125…スイッチ回路、126…コンパレーター、132…検出回路、133…動作制御回路、135…ソフトスタート制御回路、140…発振回路、200…光源装置、300…処理装置、310…操作部、320…記憶部、330…通信部、340…表示装置、350…光学系、400…投写型映像表示装置、ACS…調光用電圧、DCS…PWM信号、DRV…第1制御信号、GTB…第2制御信号、ILD…発光素子に流れる電流、N1…第1ノード、NGN…第2電源ノード、NVI…第1電源ノード、RCS…第1抵抗、RIS…第2抵抗

Claims (9)

  1. 第1電源ノードと第1ノードとの間に直列に設けられる発光素子及び第1抵抗及び第1スイッチング素子と、前記第1ノードと第2電源ノードとの間に直列に設けられるインダクター及び第2スイッチング素子及び第2抵抗と、を含む光源回路の前記第1スイッチング素子及び前記第2スイッチング素子を制御する発光制御装置であって、
    前記第2抵抗の両端の電位差を検出する検出回路と、
    前記第1スイッチング素子のオンオフを制御する第1制御信号と、前記第2スイッチング素子のオンオフを制御する第2制御信号と、を出力する発光制御回路と、
    を含み、
    前記発光制御回路は、
    前記検出回路により前記第2抵抗の両端の電位差がしきい値より大きいと検出されたとき、前記第2スイッチング素子に流れる電流を停止させた後に前記電流を増加させる再起動処理を行い、
    前記再起動処理が2以上の所定回数行われたとき、前記第1制御信号及び前記第2制御信号の少なくとも一方を、非アクティブにする停止処理を行うことを特徴とする発光制御装置。
  2. 請求項1に記載の発光制御装置において、
    前記発光制御回路は、
    前記再起動処理の回数をカウントするカウンターを有し、
    前記カウンターのカウント回数が前記所定回数になったとき、前記停止処理を行うことを特徴とする発光制御装置。
  3. 請求項1又は2に記載の発光制御装置において、
    前記発光制御回路は、
    前記第1抵抗の両端の電位差及び前記第2抵抗の両端の電位差に基づいて前記第2制御信号をPWM制御し、
    前記再起動処理において、前記第2制御信号のデューティーを増加させていくことで、前記第2スイッチング素子に流れる前記電流を増加させていくソフトスタート処理を行うことを特徴とする発光制御装置。
  4. 請求項1乃至3のいずれか一項に記載の発光制御装置において、
    前記発光制御回路は、
    前記再起動処理が前記所定回数行われたとき、前記第1抵抗の両端が短絡されたと判断することを特徴とする発光制御装置。
  5. 請求項1乃至4のいずれか一項に記載の発光制御装置において、
    前記発光制御回路は、
    前記検出回路により前記第2抵抗の両端の電位差が前記しきい値より大きいと検出されたとき、前記第2スイッチング素子に過電流が流れたと判断することを特徴とする発光制御装置。
  6. 請求項1又は2に記載の発光制御装置において、
    前記発光制御回路は、
    前記第1抵抗の両端の電位差に基づいて前記発光素子に流れる電流を検出する電流検出回路を含み、
    前記発光制御回路は、
    前記電流検出回路からの検出結果と前記第2抵抗の両端の電位差とに基づいて、前記第2制御信号をPWM制御することを特徴とする発光制御装置。
  7. 請求項1乃至6のいずれか一項に記載の発光制御装置において、
    前記光源回路と、
    前記発光制御装置と、
    を含むことを特徴とする光源装置。
  8. 請求項7に記載の光源装置において、
    前記第1抵抗は、前記第1電源ノードと前記発光素子の一端との間に接続され、
    前記第1スイッチング素子は、前記発光素子の他端と前記インダクターの一端との間に接続され、
    前記第2スイッチング素子は、前記インダクターの他端と前記第2抵抗の一端との間に接続され、
    前記第2抵抗の他端は、前記第2電源ノードに接続されることを特徴とする光源装置。
  9. 請求項7又は8に記載の光源装置と、
    前記光源装置を制御する処理装置と、
    を含むことを特徴とする投写型映像表示装置。
JP2019033687A 2019-02-27 2019-02-27 発光制御装置、光源装置及び投写型映像表示装置 Active JP7172726B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019033687A JP7172726B2 (ja) 2019-02-27 2019-02-27 発光制御装置、光源装置及び投写型映像表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019033687A JP7172726B2 (ja) 2019-02-27 2019-02-27 発光制御装置、光源装置及び投写型映像表示装置

Publications (2)

Publication Number Publication Date
JP2020140796A true JP2020140796A (ja) 2020-09-03
JP7172726B2 JP7172726B2 (ja) 2022-11-16

Family

ID=72265058

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019033687A Active JP7172726B2 (ja) 2019-02-27 2019-02-27 発光制御装置、光源装置及び投写型映像表示装置

Country Status (1)

Country Link
JP (1) JP7172726B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018106862A (ja) * 2016-12-26 2018-07-05 セイコーエプソン株式会社 発光制御回路、光源装置、及び、電子機器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018106862A (ja) * 2016-12-26 2018-07-05 セイコーエプソン株式会社 発光制御回路、光源装置、及び、電子機器

Also Published As

Publication number Publication date
JP7172726B2 (ja) 2022-11-16

Similar Documents

Publication Publication Date Title
US8947056B2 (en) Control circuit for step-up switching regulator
US10101646B2 (en) Semiconductor device, light emission control circuit, and electronic appliance
US20120126772A1 (en) Current mode synchronous rectification dc/dc converter
CN111601426B (zh) 发光控制装置、光源装置以及投射型影像显示装置
JP5148537B2 (ja) 電源電圧検出回路
CN110083002B (zh) 光源装置、投影型显示装置以及半导体装置
US11057594B2 (en) Light emission control device, light source device, and projection-type video display device
US11032880B2 (en) Light emission control device, light source device, and projection-type video display apparatus
JP2006115594A (ja) 誤動作防止回路
US10942435B2 (en) Light emission control device, light source device, and projection-type video display apparatus
US20210082362A1 (en) Liquid crystal panel driving circuit and liquid crystal panel
JP7172726B2 (ja) 発光制御装置、光源装置及び投写型映像表示装置
US10993306B2 (en) Light emission control device, light source device, and projection-type video display apparatus
JP2005286060A (ja) レーザ素子駆動装置
JP2012204301A (ja) 点灯制御回路、及び、表示装置
US20200274322A1 (en) Light emission control device, light source device, and projection-type video display apparatus
JP2019129080A (ja) 光源装置、投写型表示装置、及び、半導体装置
WO2021149584A1 (ja) 光源装置、投射型映像表示装置、および光源装置の保護方法
JP2022113203A (ja) 集積回路装置及び光源装置
JP2019129108A (ja) 光源装置、投写型表示装置、及び、半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211208

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220929

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221017

R150 Certificate of patent or registration of utility model

Ref document number: 7172726

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150