JP2020088257A - 半導体装置、半導体装置の製造方法、半導体装置の使用方法及び電力変換装置 - Google Patents

Abstract

【課題】半導体装置の改善を図ることが可能な技術を提供する。【解決手段】半導体装置は、主電極と、当該半導体装置を制御する制御回路と当該半導体装置とを電気的に接続するための複数の第１電極とを備える。複数の第１電極は、半導体装置を制御するための制御電極と、主電極と電気的に接続された第２電極とを有する。【選択図】図６

Description

本発明は、半導体装置に関する。

特許文献１には、半導体装置に関する技術が記載されている。

特開２０１１−１９９１５０号公報

半導体装置については、その改善が望まれる。

そこで、本発明は上述の点に鑑みて成されたものであり、半導体装置の改善を図ることが可能な技術を提供することを目的とする。

本発明にかかる半導体装置の一態様は、主電極と、前記半導体装置を制御する制御回路と前記半導体装置とを電気的に接続するための複数の第１電極とを備え、前記複数の第１電極は、前記半導体装置を制御するための制御電極と、前記主電極と電気的に接続された第２電極とを有する。

また、本発明にかかる半導体装置の製造方法の一態様は、主電極と、前記半導体装置を制御する制御回路と前記半導体装置とを電気的に接続するための複数の第１電極とを形成する第１工程と、前記複数の第１電極のうち、前記半導体装置を制御するための制御電極以外の第２電極と前記主電極とを電気的に接続する第２工程とを備える。

また、本発明にかかる半導体装置の使用方法の一態様は、第１及び第２工程を備える。前記半導体装置は、主電極と、前記半導体装置を制御する制御回路と前記半導体装置とを電気的に接続するための複数の第１電極と備える。前記第１工程は、前記複数の第１電極のうち、前記半導体装置を制御するための制御電極以外の第２電極と前記主電極とが電気的に接続された前記半導体装置を含む装置を製造する工程であり、前記第２工程は、前記制御回路と前記複数の第１電極とが電気的に接続された前記半導体装置と前記制御回路とを含む装置を製造する工程である。

また、本発明にかかる半導体装置の一態様は、第１及び第２主面を有する半導体層と、前記第１主面上の第１主電極と、前記第１主面上の第１電極と、前記第２主面上の第２主電極と、前記半導体層内において、前記第１主電極及び前記第１電極の下方に位置する、前記第２主電極から前記第１主電極に電流を流すためのセル領域とを備える。

本発明によれば、半導体装置の改善が可能となる。

半導体チップの構造の一例を示す上面図である。 半導体チップの構造の一例を示す裏面図である。 半導体チップの回路構成の一例を示す図である。 半導体チップの構造の一例を示す上面図である。 半導体チップの構造の一例を示す上面図である。 半導体モジュールの製造方法の一例を説明するための図である。 半導体モジュールの製造方法の一例を説明するための図である。 半導体モジュールの製造方法の一例を説明するための図である。 半導体チップの構造の一例を示す上面図である。 半導体チップの構造の一例を示す上面図である。 半導体チップの断面構造の一例を示す図である。 半導体チップの断面構造の一例を示す図である。 半導体チップの通電可能領域及び通電不可領域の一例を示す図である。 半導体チップの構造の一例を示す上面図である。 半導体チップの断面構造の一例を示す図である。 半導体チップの断面構造の一例を示す図である。 半導体チップでの電流の流れの一例を示す図である。 半導体チップの通電可能領域の一例を示す図である。 半導体チップの構造の一例を示す上面図である。 半導体チップの構造の一例を示す上面図である。 電力変換システムの構成の一例を示す図である。

実施の形態１．
図１及び２は、それぞれ、本実施の形態にかかる半導体チップ１の構造の一例を示す上面図及び裏面図である。半導体チップ１は、例えば、自動車及びエアーコンディショナー等の電力機器の制御に用いられるパワー半導体チップである。半導体チップ１は半導体装置とも言える。以下では、図１及び２に示される第１方向ＤＲ１及び第２方向ＤＲ２を用いて半導体チップ１の構造を説明する。第１方向ＤＲ１及び第２方向ＤＲ２は、半導体チップ１の厚み方向に垂直な方向である。第１方向ＤＲ１は第２方向ＤＲ２に垂直な方向である。なお、半導体チップ１の使用用途は上記の限りではない。

図１及び２に示されるように、半導体チップ１は、半導体層１４と、第１主電極２と、第２主電極９と、電極３〜６とを備える。電極３〜６は、半導体チップ１を制御する制御回路と半導体チップ１とを電気的に接続するための電極である。電極３は、半導体チップ１を制御するための制御電極である。第１主電極２、第２主電極９及び電極３〜６のそれぞれは電極パッドと呼ばれることがある。本実施の形態と、後述の実施の形態１及び２において、単に制御回路と言えば、半導体チップ１を制御する制御回路を意味する。

半導体層１４は、複数の層から成り、上面側の第１主面１４ａと、裏面側の第２主面１４ｂとを備える。第１主電極２及び電極３〜６は第１主面１４ａ上に位置する。第２主電極９は第２主面１４ｂ上に位置する。複数の電極３〜６は、例えば第１方向ＤＲ１に沿って一列に並んでいる。複数の電極３〜６は、第１主面１４ａの周端部上に位置する。具体的には、複数の電極３〜６は、第１主面１４ａについての第２方向ＤＲ２における両端部の一方の端部上に位置する。複数の電極３〜６のそれぞれは、第２方向ＤＲ２において第１主電極２と並んでいる。第２主電極９は、第２主面１４ｂの大部分を占めるように第２主面１４ｂ上に位置する。第２主電極９は、第２主面１４ｂにおいて、周端部を除く部分の上に位置する。第１主電極２及び電極３〜６のそれぞれは、半導体層１４を介して第２主電極９と対向する。

図３は半導体チップ１の回路構成の一例を示す図である。図３に示されるように、半導体チップ１の回路構成は、例えば、半導体チップ１の主回路としてのＩＧＢＴ（Insulated Gate Bipolar Transistor）１１０と、半導体チップ１に流れる主電流を検出するための電流検出用ＩＧＢＴ１１１と、半導体チップ１の温度を検出するための温度検出用ダイオード１１２とを備える。ＩＧＢＴ１１０のゲート１０３及びコレクタ１０９は、電流検出用ＩＧＢＴ１１１のゲート及びコレクタとそれぞれ接続されている。

本例では、第１主電極２及び第２主電極９は、ＩＧＢＴ１１０のエミッタ１０２及びコレクタ１０９としてそれぞれ機能する電極である。電極３は、ＩＧＢＴ１１０のゲート１０３として機能する電極である。ゲート１０３の電位を制御することによってＩＧＢＴ１１０を制御することができることから、電極３は、ＩＧＢＴ１１０を制御するための制御電極であると言える。電極４は、電流検出用ＩＧＢＴ１１１のエミッタとして機能する電極である。電極５及び６は、温度検出用ダイオード１１２のアノード及びカソードとしてそれぞれ機能する電極である。

以後、第１主電極２及び第２主電極９をそれぞれエミッタ電極２及びコレクタ電極９と呼ぶことがある。また、電極３をゲート電極３と呼ぶことがある。

以上のような構成を有する半導体チップ１を制御する制御回路は、ゲート電極３に対して制御信号を与えることによって、例えば半導体チップ１をスイッチング動作させる。これにより、半導体チップ１に流れる主電流、つまりＩＧＢＴ１１０に流れる主電流が、制御回路によって制御される。主電流は、半導体チップ１の厚み方向に流れる。具体的には、主電流は、裏面側のコレクタ電極９から上面側のエミッタ電極２に流れる。

また制御回路は、電流検出用ＩＧＢＴ１１１のエミッタとして機能する電極４に流れる電流に基づいて、半導体チップ１に流れる主電流を検出する。そして、制御回路は、検出した主電流がしきい値以上である場合、ゲート電極３に制御信号を与えて、半導体チップ１（言い換えれば、ＩＧＢＴ１１０）を強制的にオフ状態にする。これにより、半導体チップ１を過電流から保護することができる。

また、制御回路は、温度検出用ダイオード１１２のアノード及びカソードとしてそれぞれ機能する電極５及び６を用いて温度検出用ダイオード１１２の順方向電圧を検出する。そして、制御回路は、検出した順方向電圧に基づいて半導体チップ１の温度を検出する。制御回路は、検出した温度がしきい値以上である場合、ゲート電極３に制御信号を与えて、半導体チップ１（言い換えれば、ＩＧＢＴ１１０）を強制的にオフ状態にする。これにより、半導体チップ１を過熱から保護することができる。

なお、電極３〜６の配置は上記の例に限られない。例えば図４に示されるように、電極３〜６は、第１主面１４ａの四隅の角部にそれぞれ配置されてもよい。また、制御回路と半導体チップ１とを接続するための電極が果たす役割は上記の例に限られない。つまり、制御回路と半導体チップ１とを接続するための電極は、上記の例とは異なる回路に接続されてもよい。また、制御回路と半導体チップ１とを接続するための電極の数は、上記の例に限られず、４個よりも少なくてもよいし、４個よりも多くてもよい。図５は、制御回路と半導体チップ１とを接続するための電極の数が５個の場合の半導体チップ１の構造の一例を示す上面図である。図５の例では、半導体チップ１は、制御回路と半導体チップ１とを接続するための電極として、電極３〜７を備える。ゲート電極３は第１主面１４ａの中央部に配置されており、ゲート電極３を取り込むようにエミッタ電極２が配置されている。電極４〜７は、図１に示される電極３〜６と同様に、第１主面１４ａの周端部に配置されている。

＜半導体チップの使用方法の一例について＞
ここでは、上記の半導体チップ１を使用して２種類の半導体モジュールを製造する方法について説明する。具体的には、半導体チップ１及び制御回路のうち、半導体チップ１だけを備える半導体モジュール（以後、第１半導体モジュールと呼ぶことがある）を製造する方法と、半導体チップ１及び制御回路の両方を備える半導体モジュール（以後、第１半導体モジュールと呼ぶことがある）を製造する方法とを説明する。半導体モジュールも、半導体チップ１と同様に半導体装置であると言える。

＜第１半導体モジュールの製造方法＞
図６及び７は、第１半導体モジュール２５０の製造方法の一例を説明するための図である。半導体チップ１を製造した後に、図６に示されるように、半導体チップ１のコレクタ電極９を、例えば半田等の合金を用いて、コレクタ電極用の板状導電部材２００のダイパッド部分２００ａに対して接合する。これにより、半導体チップ１が板状導電部材２００上に搭載される。

また、導電性のワイヤ２１０を用いて、ゲート電極用の板状導電部材２０１にゲート電極３を接続する。また、ワイヤ２１０を用いて、エミッタ電極用の板状導電部材２０２にエミッタ電極２を接続する。図６の例では、３本のワイヤ２１０を通じて、板状導電部材２０２とエミッタ電極２とが接続されている。板状導電部材２０１及び２０２はリードあるいはリード端子とも呼ばれる。

ここで、第１半導体モジュール２５０には、制御回路が搭載されていないことに起因して、制御回路と半導体チップ１とを接続するための複数の電極３〜６のうち、電極３以外の電極４〜６は未使用となっている。本例では、図６に示されるように、ワイヤ２１０を用いて、未使用の電極４〜６のそれぞれを、エミッタ電極用の板状導電部材２０２に接続する。これにより、電極４〜６がエミッタ電極２と同電位になる。

図６に示される構造が得られた後、図７に示されるように、板状導電部材２００のリード部分２００ｂと、板状導電部材２０１及び２０２とが露出するように、絶縁性の樹脂あるいはゲルから成るパッケージ２２０で図６に示される構造を覆って、半導体チップ１の全体をパッケージ２２０で封止する。これにより、第１半導体モジュール２５０が完成する。

第１半導体モジュール２５０では、例えば、コレクタ電極用の板状導電部材２００に高電圧が印加され、エミッタ電極用の板状導電部材２０２の電位が基準電位となる。図６に示されるように、エミッタ電極２だけではなく、電極４〜６もエミッタ電極用の板状導電部材２０２に接続することによって、電極４〜６において、電位が固定されていない電極が存在しなくなる。

なお、ゲート電極３は、ＤＬＢ（Direct Lead Bonding）技術が使用されて、板状導電部材２０１に接続されてもよい。同様に、エミッタ電極２と電極４〜６は、ＤＬＢ技術が使用されて、板状導電部材２０２に接続されてもよい。

＜第２半導体モジュールの製造方法＞
図８は第２半導体モジュール４００の製造方法の一例を説明するための図である。第２半導体モジュール４００は、半導体チップ１と、制御回路が形成された半導体チップ３０１とを備える。半導体チップ３０１は、制御ＩＣ（integrated circuit）とも言える。半導体チップ３０１の一方の主面３０１ａ上には、半導体チップ１の電極３〜６とそれぞれ電気的に接続される電極３０３〜３０６が位置している。なお、電極３０３〜３０６の配置は図８の例に限られない。

第２半導体モジュール４００を製造する場合には、半導体チップ１及び３０１が製造された後、上記と同様に、半導体チップ１が板状導電部材上に搭載され、半導体チップ３０１が板状導電部材上に搭載される。そして、図８に示されるように、半導体チップ１の電極３〜６を、例えばワイヤ２１０を用いて、半導体チップ３０１の電極３０３〜３０６にそれぞれ接続する。これにより、半導体チップ３０１の制御回路と、半導体チップ１のＩＧＢＴ１１０、電流検出用ＩＧＢＴ１１１及び温度検出用ダイオード１１２とが電気的に接続される。その後、半導体チップ１及び３０１を覆うようにパッケージが形成されて、第２半導体モジュール４００が完成する。

第２半導体モジュール４００では、半導体チップ３０１が、半導体チップ１の温度と、半導体チップ１に流れる主電流とを検出し、検出した温度及び主電流に基づいて半導体チップ１のスイッチング動作を制御する。

以上のように、制御回路を備える第１半導体モジュール２５０では、制御回路と半導体チップ１とを接続するための複数の電極３〜６のうち、未使用の電極４〜６が第１主電極２と電気的に接続されている。これにより、電極４〜６の電位が安定する。

これに対して、未使用の電極４〜６が第１主電極２に接続されておらす、電極４〜６の電位が不安定である場合、電極４〜６が半導体チップ１の電気的特性に影響を与えることがある。例えば、電位が不安定な電極４〜６に接続された回路がアンテナとして機能してノイズの発信源となる可能性がある。本例では、電極４に接続された電流検出用ＩＧＢＴ１１１の電位と、電極５及び６に接続された温度検出用ダイオード１１２の電位が安定せず、これらが、回路上でアンテナとなり、ノイズの発信源となる可能性がある。

本例にかかる第１半導体モジュール２５０では、電極４〜６の電位が安定することから、電極４〜６が半導体チップ１の電気的特性に影響を与える可能性が低減する。例えば、電流検出用ＩＧＢＴ１１１と温度検出用ダイオード１１２がノイズの発信源となる可能性を低減することができる。よって、第１半導体モジュール２５０の改善を図ることができる。その結果、図９に示されるような、電極４〜６を備えていない半導体チップ１Ｚ（つまり、電流検出用ＩＧＢＴ１１１及び温度検出用ダイオード１１２を備えていない半導体チップ１Ｚ）を備える半導体モジュールと同様に、第１半導体モジュール２５０を使用することができる。

また本例のように、電極４〜６が未使用の場合に、電極４〜６を第１主電極２と電気的に接続することによって、同じ種類の半導体チップ１を用いて、２種類の半導体モジュール（第１半導体モジュール２５０及び第２半導体モジュール４００）を製造することができる。よって、半導体モジュールの製造工期の短縮化、ウエハプロセスでの在庫の減少及びチップの在庫の減少等を実現することができる。その結果、半導体モジュールの生産性を向上することができる。

なお上記の例では、電極３〜６のすべてが第１主電極２と電気的に接続されているが、電極３〜６の一部だけが第１主電極２と電気的に接続されてもよい。この場合であっても、第１主電極２と電気的に接続された電極が半導体チップ１の電気的特性に影響を与える可能性が低減することから、半導体チップ１の改善を実現することができる。

実施の形態２．
本実施の形態にかかる半導体チップ１の構造を説明する前に、上記の実施の形態１にかかる半導体チップ１の断面構造の一例について説明する。図１１は、図１０に示される実施の形態１にかかる半導体チップ１の矢視Ａ−Ａにおける断面構造の一例を示す図である。図１２は、図１０に示される実施の形態１にかかる半導体チップ１の矢視Ｂ−Ｂにおける断面構造の一例を示す図である。図１０において、Ａ−Ａの距離とＢ−Ｂの距離とは同じとなっている。図１２には電極６の下方の構造が示されているが、電極３〜５の下方の構造も図１２と同様である。

上述の半導体層１４は、例えばＮ型の半導体基板である。以後、半導体層１４を半導体基板１４と呼ぶことがある。図１１及び１２に示されるように、半導体基板１４の第１主面１４ａ上にはエミッタ電極２が位置する。半導体基板１４の第２主面１４ｂ上にはコレクタ電極９が位置する。半導体基板１４の第２主面１４ｂ側の表層部にはＰ型の拡散領域１６が位置する。半導体基板１４内において、拡散領域１６の上側にはＮ型の拡散領域１５が位置する。拡散領域１５及び１６はそれぞれバッファ層及びコレクタ層と呼ばれることがある。

図１１に示されるように、エミッタ電極２の下方（より詳細には直下）においては、半導体基板１４の第１主面１４ａ側の表層部にＰ型の拡散領域１３が位置する。半導体基板１４内において、エミッタ電極２の下方では、拡散領域１３と拡散領域１５との間が、Ｎ型領域１４０となっている。Ｎ型領域１４０は、半導体基板１４において拡散領域が形成されていない部分である。拡散領域１３はキャリア層と呼ばれることがある。

一方で、電極３〜６の下方においては、図１２に示されるように、半導体基板１４内にＰ型の拡散領域２４が存在する。拡散領域２４は、第１主面１４ａから、拡散領域１５の上方のＮ型領域１４０まで存在している。

また、エミッタ電極２の下方では、半導体基板１４内に複数の構造１７が存在する。各構造１７は、トレンチ型のゲート構造２１と一対のＮ型の拡散領域１８とを備える。拡散領域１８はエミッタ層と呼ばれることがある。複数の構造１７は、第１方向ＤＲ２に沿って延在しつつ、第２方向ＤＲ２に沿って並んでいる。複数の構造１７は、エミッタ電極２の下方に位置するが、電極３〜６の下方には位置しない。

各構造１７のゲート構造２１は、第１方向ＤＲ１に沿って延在している。また各構造１７のゲート構造２１は、半導体基板１４内において、第１主面１４ａから第２主面１４ｂ側に延びている。ゲート構造２１は、ゲート電極１９及びゲート絶縁膜２０を備える。ゲート電極１９は、第１主面１４ａから第２主面１４ｂ側に延びて、半導体基板１４のＮ型領域１４０内にまで達している。各ゲート構造２１のゲート電極１９は電極３と電気的に接続されている。これにより、電極３に電圧を印加すると、各ゲート構造２１のゲート電極１９に電圧が印加される。

ゲート絶縁膜２０は、ゲート電極１９の側面及び底面を覆っている。ゲート電極１９の上面は、第１主面１４ａから露出しており、絶縁膜２３で覆われている。一対の拡散領域１８は、拡散領域１３の上面側の表層部に位置する。一対の拡散領域１８は、第１方向ＤＲ１に沿って延在しており、ゲート構造２１の上端部を第２方向ＤＲ２で挟んでいる。各拡散領域１８の上面は第１主面１４ａから露出している。拡散領域１８の上面の一部は絶縁膜２３で覆われている。エミッタ電極２は、各拡散領域１８と接触しつつ、各ゲート電極１９上の絶縁膜２３を覆うように、第１主面１４ａ上に位置する。

図１２に示されるように、絶縁膜２３は、第１主面１４ａ上において、エミッタ電極２が存在する領域だけではなく、電極３〜６が存在する領域にも形成されている。電極３〜６は絶縁膜２３を介して第１主面１４ａ上に位置する。

図１１に示されるように、半導体チップ１は、半導体基板１４内に位置し、コレクタ電極９からエミッタ電極２に電流を流すための複数のセル領域２２を備える。セル領域２２はセル構造とも言える。複数のセル領域２２は、エミッタ電極２の下方に位置するが、電極３〜６の下方には位置しない。言い換えれば、複数のセル領域２２は、エミッタ電極２の直下に位置するが、電極３〜６の直下には位置しない。各セル領域２２は、第１主面１４ａから第２主面１４ｂにかけて存在する。

各セル領域２２は構造１７を含む。また、各セル領域２２は、拡散領域１３、Ｎ型領域１４０、拡散領域１５及び拡散領域１６の一部を含む。具体的には、セル領域２２は、拡散領域１３における、一対の拡散領域１８の下方の部分と、Ｎ型領域１４０における、一対の拡散領域１８の下方の部分と、拡散領域１５における、一対の拡散領域１８の下方の部分と、拡散領域１６における、一対の拡散領域１８の下方の部分とを含む。

以上のような構造を有する実施の形態１にかかる半導体チップ１では、電極３を介して各セル領域２２のゲート電極１９に電圧を印加すると、各セル領域２２において、Ｐ型の拡散領域１３における、ゲート絶縁膜２０周辺の部分の導電型がＮ型に反転する。これにより、各セル領域２２において、電流が流れる経路が、第２主面１４ｂから第１主面１４ａかけて形成される。この状態で、コレクタ電極９に高電位を印加し、エミッタ電極２に低電位を印加すると、図１１に示されるように、各セル領域２２において、コレクタ電極９からエミッタ電極２にかけて電流５０が流れる。これにより、半導体チップ１の厚み方向ＤＲ３において主電流が流れる。一方で、各セル領域２２において、ゲート電極１９の電位を０Ｖに設定すると、拡散領域１３における、ゲート絶縁膜２０周辺の部分の導電型はＰ型を維持する。したがって、半導体基板１４内には、電流が流れる経路が形成されず、半導体チップ１では主電流が流れない。

このように、各セル領域２２のゲート電極１９に印加する電圧を制御することによって、半導体チップ１に主電流を流すか否かの制御を行うことができる。

実施の形態１にかかる半導体チップ１では、電極３〜６の下方（詳細には直下）には、セル領域２２が存在しない。このため、実施の形態１にかかる半導体チップ１では、エミッタ電極２の下方の部分でしか、厚み方向ＤＲ３に主電流を流すことができない。

図１３は、実施の形態１にかかる半導体チップ１が備える半導体基板１４において、厚み方向に主電流を流すことができる通電可能領域３０と、厚み方向に主電流を流すことができない通電不可領域３１とを示す図である。実施の形態１での半導体基板１４では、エミッタ電極２の下方の部分にはセル領域２２が存在するものの、電極３〜６の下方の部分にはセル領域２２が存在しない。したがって、エミッタ電極２の下方の部分が通電可能領域３０となり、電極３〜６の下方の部分が通電不可領域３１となる。半導体基板１４の通電可能領域３０では、第１方向ＤＲ１に沿って延在する複数のゲート構造２１が、第２方向ＤＲ２に沿って並ぶように縞状に形成されている。また、通電可能領域３０では、第１方向ＤＲ１に沿って延在する複数の拡散領域１８が、第２方向ＤＲ２に沿って並ぶように縞状に形成されている。

実施の形態１にかかる半導体チップ１では、電極３〜６の下方の部分において、厚み方向（言い換えれば縦方向）に主電流を流すことができない。したがって、より多くの主電流を半導体チップ１に流す場合には、半導体チップ１のチップ面積を大きくする必要がある。

そこで、本実施の形態では、より多くの主電流を流すことが可能な半導体チップについて説明する。

図１４は、本実施の形態にかかる半導体チップ１Ａの構造の一例を示す上面図である。図１５は、図１４の矢視Ｃ−Ｃにおける半導体チップ１Ａの断面構造の一例を示す図である。図１６は、図１４の矢視Ｄ−Ｄにおける半導体チップ１Ａの断面構造の一例を示す図である。以下に、実施の形態１にかかる半導体チップ１との相違点を中心に、半導体チップ１Ａの構造について説明する。

半導体チップ１Ａは、エミッタ電極２の替わりにエミッタ電極４０を備える。図１４に示されるように、エミッタ電極４０は３つの凸部４１ａ，４１ｂ，４１ｃを備える。凸部４１ａ，４１ｂ，４１ｃは、電極３と電極４の間と、電極４と電極５の間と、電極５と電極６の間にそれぞれ位置する。図１５に示されるように、半導体チップ１Ａは、電極３〜６とエミッタ電極６を絶縁するための絶縁膜４１を備える。

図１５及び１６に示されるように、半導体チップ１Ａのエミッタ電極４０の下方の構造は、実施の形態１にかかる半導体チップ１のエミッタ電極２の下方の構造と同じである。半導体チップ１Ａでは、エミッタ電極４０の凸部４１ａ，４１ｂ，４１ｃの下方にも、セル領域２２が形成されている。図１６には凸部４１ａの下方の構造が示されているが、凸部４１ｂ及び４１ｃの下方の構造も図１６と同様である。

半導体チップ１Ａでの電極３〜６の下方の構造は、実施の形態１と異なっている。図１５に示されるように、電極３〜６の下方の構造は、エミッタ電極４０の下方の構造と同様となっている。したがって、半導体チップ１Ａでは、電極３〜６の下方にもセル領域２２が存在する。図１５には電極３の下方の構造が示されているが、電極４〜６の下方の構造も図１５と同様である。

各電極３〜６の下方には、例えば、複数のセル領域２２が存在する。図１５に示されるように、電極３の下方では、セル領域２２の拡散領域１８の上面の全領域が絶縁膜２３で覆われている。これより、電極３が拡散領域１８（エミッタ層）に接触しないようになっている。同様に、電極４〜６のそれぞれの下方では、セル領域２２の拡散領域１８の上面の全領域が絶縁膜２３で覆われている。これより、電極４〜６が拡散領域１８に接触しないようになっている。

半導体チップ１Ａでは、エミッタ電極４０及び電極３〜６の下方において、第１方向ＤＲ１に沿って延在する複数のセル領域２２が、第２方向ＤＲ２に沿って並ぶように縞状に形成されている。したがって、電極３の下方の一つのセル領域２２に着目した場合、そのセル領域２２は、電極３の下方から、エミッタ電極４０の凸部４１ａ，４１ｂ，４１ｃの下を通って、電極６の下方まで連続的に存在する。

以上のような構造を有する半導体チップ１Ａにおいて、エミッタ電極４０の下方では、実施の形態１と同様に、コレクタ電極９からエミッタ電極４０まで厚み方向ＤＲ３に電流５０が流れる（図１５参照）。

一方で、電極３〜６のそれぞれの下方では、厚み方向ＤＲ３に沿って、コレクタ電極９から拡散領域１８まで流れてきた電流は、当該拡散領域１８の上方にエミッタ電極４０が存在しないことから、そのまま厚み方向に流れることはできない。拡散領域１８まで流れてきた電流は、当該拡散領域１８内を第１方向ＤＲ１に沿って流れていき、当該拡散領域１８において上方にエミッタ電極４０が存在する箇所からエミッタ電極４０に流れる。

図１７は、半導体チップ１Ａにおいて主電流が流れる方向の一例を示す図である。図１７に示されるように、エミッタ電極４０が存在する部分では、主電流は、紙面の奥側から手前側に向かう方向６０に沿ってエミッタ電極４０まで流れる。一方で、電極３〜６が存在する部分では、主電流は、拡散領域１８までは厚み方向に沿って流れる。その後、主電流は、拡散領域１８内を矢印６１の方向に流れる。電極３の下方の拡散領域１８まで流れてきた主電流はエミッタ電極４０の凸部４１ａに流れる。電極４の下方の拡散領域１８まで流れてきた主電流は凸部４１ａ及び４１ｂに流れる。電極５の下方の拡散領域１８まで流れてきた主電流は凸部４１ｂ及び４１ｃに流れる。電極６の下方の拡散領域１８まで流れてきた主電流は凸部４１ｃに流れる。

このように、半導体チップ１Ａでは、電極３〜６の下方にもセル領域２２が存在することから、半導体基板１４では、エミッタ電極４０の下方だけではなく、電極３〜６の下方においても、厚み方向ＤＲ３に主電流を流すことができる。よって、実施の形態１にかかる半導体チップ１と比較して、半導体チップ１Ａでは、より多くの主電流を流すことができる。見方を変えれば、実施の形態にかかる半導体チップ１と半導体チップ１Ａとで、厚み方向ＤＲ３に流す主電流の量を同じにした場合、実施の形態にかかる半導体チップ１よりも半導体チップ１Ａの方が、チップ面積を小さくすることができる。よって、半導体チップ１Ａの改善を実現することができる。

図１８は、半導体チップ１Ａの半導体基板１４において、厚み方向に主電流を流すことができる通電可能領域３２を示す図である。通電可能領域３２は、図１３に示される通電可能領域３０よりも大きくなっている。実施の形態１にかかる半導体チップ１について、通電可能領域３０の面積をαとし、通電不可領域３１の面積をβとすると、半導体チップ１の通電可能領域３０の面積を（α＋β）とすることができる。よって、半導体チップ１Ａについて、実施の形態１の半導体チップ１と同じ電流密度を実現する場合、チップ面積をβだけ小さくすることができる。その結果、半導体チップ１Ａを製造する際にチップコストを削減することができる。

また、本実施の形態にかかる半導体チップ１Ａを用いて、上述の第１半導体モジュール２５０及び第２半導体モジュール４００を製造することによって、第１半導体モジュール２５０及び第２半導体モジュール４００のサイズを小さくすることができる。見方を変えれば、第１半導体モジュール２５０及び第２半導体モジュール４００に流すことが可能な電流を増大することが可能となる。

実施の形態３．
図１９は、本実施の形態にかかる半導体チップ１Ｂの構造の一例を示す上面図である。半導体チップ１Ｂは、上述の半導体チップ１Ａにおいて、エミッタ電極４０の形状と電極３〜６の配置を変更したものである。以下に、実施の形態２にかかる半導体チップ１Ａとの相違点を中心に、半導体チップ１Ｂの構造について説明する。

半導体チップ１Ｂでは、エミッタ電極４０が、２つの部分電極４２及び４３に分割されている。そして、電極３〜６が２つの部分電極４２及び４３の間に挟まれている。電極３〜６は、第２方向ＤＲ２に沿って一列に並んでいる。電極３〜６は、第１方向ＤＲ１における第１主面１４ａの中央部上に位置している。半導体チップ１Ｂでは、半導体チップ１Ａと同様に、エミッタ電極４０（部分電極４２及び４３）及び電極３〜６の下方において、第１方向ＤＲ１に沿って延在する複数のセル領域２２が、第２方向ＤＲ２に沿って並んでいる。

実施の形態２にかかる半導体チップ１Ａでは、上述の図１７に示されるように、電極３及び４の下方の拡散領域１８に流れてきた主電流は、電極３及び電極４の間の位置する、エミッタ電極４０の凸部４１ａに流れる。このため、幅の狭い凸部４１ａに電流が集中して、凸部４１ａの短絡耐量が低下する可能性がある。また、電極４及び５の下方の拡散領域１８に流れてきた主電流は、電極４及び電極５の間の位置する凸部４１ｂに流れる。このため、凸部４１ｂに電流が集中して、凸部４１ｂの短絡耐量が低下する可能性がある。また、電極５及び６の下方の拡散領域１８に流れてきた主電流は、電極５及び電極６の間の位置する凸部４１ｃに流れる。このため、凸部４１ｃに電流が集中して、凸部４１ｃの短絡耐量が低下する可能性がある。

このように、半導体チップ１Ａでは、エミッタ電極４０は他の電極間に挟まれる部分を有することから、当該部分に電流で集中して、エミッタ電極４０に電流密度の偏りが発生する可能性がある。その結果、エミッタ電極４０の短絡耐量が低下する可能性がある。

これに対して、本実施の形態にかかる半導体チップ１Ｂでは、エミッタ電極４０は、他の電極間に挟まれる部分を有していないことから、エミッタ電極４０に電流密度の偏りが発生する可能性を低減することができる。よって、エミッタ電極４０の短絡耐量が向上し、その結果、半導体チップ１Ａの改善が実現される。本実施の形態にかかる半導体チップ１Ｂにおいては、電極３〜６の下方の拡散領域１８まで流れてきた主電流は、拡散領域１８内を矢印６２の方向に流れる。電極３の下方の拡散領域１８まで流れてきた主電流は、電極３を挟む部分電極４２及び４３に流れる。同様に、電極４の下方の拡散領域１８まで流れてきた主電流と、電極５の下方の拡散領域１８まで流れてきた主電流と、電極６の下方の拡散領域１８まで流れてきた主電流とは、部分電極４２及び４３に流れる。

また、本実施の形態にかかる半導体チップ１Ｂを用いて、上述の第１半導体モジュール２５０及び第２半導体モジュール４００を製造することによって、第１半導体モジュール２５０及び第２半導体モジュール４００の短絡耐量を向上することができる。

なお、半導体チップ１Ｂの構造は上記の例に限られない。例えば、図２０に示されるように、エミッタ電極４０が電極３〜６を取り囲んでもよい。この場合でも、エミッタ電極４０は、他の電極間に挟まれる部分を有していないことから、エミッタ電極４０に電流密度の偏りが発生する可能性を低減することができる。

以上の実施の形態１〜３では、半導体チップ１，１Ａ，１Ｂは、ＩＧＢＴを備えていたが、ＩＧＢＴの替わりに他の種類の半導体素子を備えてもよい。例えば、半導体チップ１，１Ａ，１Ｂは、ＭＯＳ（metal-oxide-semiconductor）トランジスタを備えてもよい。この場合、例えば、第１主電極２及び４０はソース電極となり、第２主電極９はドレイン電極となる。

実施の形態４．
本実施の形態は、上述した実施の形態１〜３にかかる半導体装置（半導体チップあるいは半導体モジュール）を電力変換装置に適用したものである。実施の形態１〜３にかかる半導体装置の適用は特定の電力変換装置に限定されるものではないが、以下、実施の形態４として、三相のインバータに実施の形態１〜３にかかる半導体装置を適用した場合について説明する。

図２１は、本実施の形態にかかる電力変換装置を適用した電力変換システムの構成を示すブロック図である。

図２１に示す電力変換システムは、電源５００、電力変換装置６００、負荷７００から構成される。電源５００は、直流電源であり、電力変換装置６００に直流電力を供給する。電源５００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源５００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。

電力変換装置６００は、電源５００と負荷７００の間に接続された三相のインバータであり、電源５００から供給された直流電力を交流電力に変換し、負荷７００に交流電力を供給する。電力変換装置６００は、図２１に示されるように、直流電力を交流電力に変換して出力する主変換回路６０１と、主変換回路６０１の各スイッチング素子を駆動する駆動信号を出力する駆動回路６０２と、駆動回路６０２を制御する制御信号を駆動回路６０２に出力する制御回路６０３とを備えている。

負荷７００は、電力変換装置６００から供給された交流電力によって駆動される三相の電動機である。なお、負荷７００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。

以下、電力変換装置６００の詳細を説明する。主変換回路６０１は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源５００から供給される直流電力を交流電力に変換し、負荷７００に供給する。主変換回路６０１の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路６０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路６０１の各スイッチング素子には、上述した実施の形態１〜３のいずれかにかかる半導体装置を適用する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路６０１の３つの出力端子は、負荷７００に接続される。

駆動回路６０２は、主変換回路６０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路６０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路６０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。

制御回路６０３は、負荷７００に所望の電力が供給されるよう主変換回路６０１のスイッチング素子を制御する。具体的には、負荷７００に供給すべき電力に基づいて主変換回路６０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路６０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、駆動回路６０２に制御指令（制御信号）を出力する。駆動回路６０２は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。実施の形態１〜３で説明した半導体チップ１，１Ａ，１Ｂを制御する上述の制御回路は、例えば、駆動回路６０２及び制御回路６０３を備える。

本実施の形態にかかる電力変換装置では、主変換回路６０１のスイッチング素子として実施の形態１〜３にかかる半導体装置を適用するため、電力変換装置の改善を実現することができる。

本実施の形態では、２レベルの三相インバータに実施の形態１〜３にかかる半導体装置を適用する例を説明したが、実施の形態１〜３にかかる半導体装置の適用は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに実施の形態１〜３にかかる半導体装置を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに実施の形態１〜３にかかる半導体装置を適用することも可能である。

また、実施の形態１〜３にかかる半導体装置を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触器給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。

本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

１，１Ａ，１Ｂ 半導体チップ、２，４０ 第１主電極、９ 第２主電極、３〜６ 電極、２０２ 板状導電部材、２５０ 第１半導体モジュール、４００ 第２半導体モジュール、６００ 電力変換装置、６０１ 主変換回路、６０２ 駆動回路、６０３ 制御回路。

Claims (8)

1. 半導体装置であって、
   主電極と、
   前記半導体装置を制御する制御回路と前記半導体装置とを電気的に接続するための複数の第１電極と
   を備え、
   前記複数の第１電極は、
   前記半導体装置を制御するための制御電極と、
   前記主電極と電気的に接続された第２電極と
   を有する、半導体装置。
2. 請求項１に記載の半導体装置であって、
   前記複数の第１電極における、前記制御電極以外のすべての電極が、前記第２電極となっている、半導体装置。
3. 請求項１及び請求項２のいずれか一つに記載の半導体装置であって、
   前記主電極及び前記第２電極がワイヤボンディングされた導電部材をさらに備える、半導体装置。
4. 半導体装置の製造方法であって、
   主電極と、前記半導体装置を制御する制御回路と前記半導体装置とを電気的に接続するための複数の第１電極とを形成する第１工程と、
   前記複数の第１電極のうち、前記半導体装置を制御するための制御電極以外の第２電極と前記主電極とを電気的に接続する第２工程と
   を備える、半導体装置の製造方法。
5. 半導体装置の使用方法であって、
   前記半導体装置は、
   主電極と、
   前記半導体装置を制御する制御回路と前記半導体装置とを電気的に接続するための複数の第１電極と
   備え、
   前記複数の第１電極のうち、前記半導体装置を制御するための制御電極以外の第２電極と前記主電極とが電気的に接続された前記半導体装置を含む装置を製造する第１工程と、
   前記制御回路と前記複数の第１電極とが電気的に接続された前記半導体装置と前記制御回路とを含む装置を製造する第２工程と
   を備える、半導体装置の使用方法。
6. 第１及び第２主面を有する半導体層と、
   前記第１主面上の第１主電極と、
   前記第１主面上の第１電極と、
   前記第２主面上の第２主電極と、
   前記半導体層内において、前記第１主電極及び前記第１電極の下方に位置する、前記第２主電極から前記第１主電極に電流を流すためのセル領域と
   を備える、半導体装置。
7. 請求項６に記載の半導体装置であって、
   前記第１主面上の第２電極をさらに備え、
   前記第１主電極は、前記第１及び第２電極に挟まれる部分を有しない、半導体装置。
8. 請求項１から請求項３、請求項６及び請求項７のいずれか一つ記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
   前記半導体装置を駆動する駆動信号を前記半導体装置に出力する駆動回路と、
   前記駆動回路を制御する制御信号を前記駆動回路に出力する制御回路と
   を備える、電力変換装置。

Images