[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2020047799A - プリント基板の構造 - Google Patents

プリント基板の構造 Download PDF

Info

Publication number
JP2020047799A
JP2020047799A JP2018175494A JP2018175494A JP2020047799A JP 2020047799 A JP2020047799 A JP 2020047799A JP 2018175494 A JP2018175494 A JP 2018175494A JP 2018175494 A JP2018175494 A JP 2018175494A JP 2020047799 A JP2020047799 A JP 2020047799A
Authority
JP
Japan
Prior art keywords
resist layer
solder resist
printed circuit
circuit board
land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018175494A
Other languages
English (en)
Inventor
隆一 吉田
Ryuichi Yoshida
隆一 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Original Assignee
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp, Meidensha Electric Manufacturing Co Ltd filed Critical Meidensha Corp
Priority to JP2018175494A priority Critical patent/JP2020047799A/ja
Publication of JP2020047799A publication Critical patent/JP2020047799A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】プリント基板に実装される部品のチップサイズに依存することなくプリント基板のリペアや複数のランド部の実装を任意に行え、部品小型化に伴う特性値制限があっても従来と同様の特性値となる設計の容易化を図る。【解決手段】プリント基板10は、プリント基板10の基材に第一ソルダレジスト層2Aまたは第二ソルダレジスト層のいずれかが設置可能となっている。第一ソルダレジスト層2Aは、チップサイズの異なる複数のランド部が配置された一対の導体パッド8を備える。第二ソルダレジスト層は、前記複数のランド部のサイズと異なる他のランド部が配置された一対の導体パッドを備える。【選択図】図1

Description

本発明は、プリント基板の構造、特に、小型チップ部品のリペア性を向上したフットプリント(例えば、部品を搭載するためのランド、レジスト、シンボルマークをグループ化したもの)の態様に関する。
プリント基板に搭載される積層セラミックコンデンサのうち、表面実装タイプの部品は直方体のチップ部品形状をしている。このような部品は、例えば、3216(3.2mm×1.6mm)、2012(2.0mm×1.2mm)、1608(1.6mm×0.8mm)、1005(1.0mm×0.5mm)、0603(0.6mm×0.3mm)、0402(0.4mm×0.2mm)の規格により、サイズが決められている。
そして、携帯電話等の普及により従来と同性能で小型サイズの部品が積極的に開発されている。例えば、特に最近ではスマートフォン等の普及で0603以下の小型部品の需要が大幅に伸び、小型部品の生産に注力するため、同等性能の1005以上の大型部品については生産縮小が行われている(特許文献1〜3等)。
産業用機器では製品の小型化よりも信頼性や長寿命が重視されるため、小型部品の採用は積極的ではなく最小でも1005サイズまでのセラミックコンデンサの使用が現状である。
携帯端末等の普及により、産業用機器に適用されるプリント基板でも、チップ部品の小型化に対応する必要がある。そのためには部品サイズに合わせてプリント基板のパッドサイズの変更が必要となり、プリント基板設計の修正に多くの時間を要する。また、プリント基板の再製作が必要となり、製造コストが高くなる。
上記の問題に対して、特許文献1に開示のプリント基板は、導体パターンに接続される一対のパッドが設けられたプリント基板において、当該パッドの間にソルダレジストを介して小型のパッドを設けて、小型部品の実装に支障なく、小型化を図っている。
特開2000−124577号公報 特開2003−243814号公報 特開2007−80969号公報
特許文献1のようなプリント基板の態様は、大型部品の実装には小型部品との境界にあるソルダレジストがあるため、はんだ付けされないエリアが生じる。そのため、大型部品を実装する場合には、はんだ付け不良や接合強度に問題を引き起こすことがある。
また、前記プリント基板は、1005サイズ未満の小型部品の実装に支障はないが、実装に失敗した場合には、小型部品の手作業による取り外しやはんだ付け(リペア)が困難となる。
さらに、前記プリント基板は、シンボルマークの表示の妨げとなることがある。特に、1005サイズ未満になると、一対の部品搭載用はんだ付けランドの間の距離が近くなる。一般に0603サイズの部品は前記ランド間が0.2〜0.25mm程の距離であり、シンボルマークは、ソルダレジストの開口部から0.1mm以上離す必要があるので、前記ランド間に配置できなくなる。前記ランドを囲むように表示されるシンボルマークは部品サイズよりも大きくなるので、部品の高密度な実装が困難となる。
また、1005規格のサイズ未満のような小型のチップ部品では、大型のチップ部品よりも選択可能な部品特性の範囲が制限される。特に、コンデンサにおいては同一の定格電圧のもとで選択可能な最大の静電容量値や蓄電量、ダイオード等のディスクリート素子やインダクタにおいては最大許容電流値、その他部品の種類によらず最大許容損失が、部品の小型化により小さな値に制限される。
本発明は、上記の事情を鑑み、プリント基板に実装される部品のサイズに依存することなくプリント基板のリペアや複数のランド部の実装を任意に行え、部品小型化に伴う特性値制限があっても従来と同様の特性値となる設計の容易化を図ることを課題とする。
そこで、本発明の一態様は、プリント基板の構造であって、プリント基板の基材に第一ソルダレジスト層または第二ソルダレジスト層のいずれかが設置可能であり、前記第一ソルダレジスト層は、チップサイズの異なる複数のランド部が配置された一対の導体パッドを備え、前記第二ソルダレジスト層は、前記複数のランド部のサイズと異なる他のランド部が配置された一対の導体パッドを備える。
本発明の一態様は、前記プリント基板の構造において、前記第一ソルダレジスト層の一つのランド部は、第一チップ部品が接続されるランドであり、前記第一ソルダレジスト層の他の一つのランド部は、前記第一チップ部品と前記ランドとを接続したはんだを溶融させるリペア用ランドである。
本発明の一態様は、前記プリント基板の構造において、前記第二ソルダレジスト層の他のランド部は、前記第一チップ部品よりもチップサイズの大きい第二チップ部品が接続されるランドである。
本発明の一態様は、前記プリント基板の構造において、前記第一ソルダレジスト層または前記第二ソルダレジスト層に代えて、第三ソルダレジスト層が前記基材に設置可能であり、前記第三ソルダレジスト層は、前記第一ソルダレジスト層及び前記第二ソルダレジスト層のランド部のサイズと異なる他のランド部が配置された一対の導体パッドを備え、前記第三ソルダレジスト層の他のランド部は、前記第二チップ部品よりもチップサイズの大きい第三チップ部品が接続されるランドである。
本発明の一態様は、前記プリント基板の構造において、前記一対の導体パッドを包囲するシンボルマークが付されている。
以上の本発明によれば、プリント基板に実装される部品のチップサイズに依存することなくプリント基板のリペアや複数のランドの実装を任意に行える。また、複数の小型部品の実装が可能なランド部が存在する構成においては、部品小型化に伴う特性値制限があっても、並列数を増やすのみで従来と同様の特性値となる設計の容易化が図られる。
本発明の実施形態である小型チップ部品を実装するプリント基板の平面図。 本発明の実施形態である中型チップ部品を実装するプリント基板の平面図。 本発明の実施形態である大型チップ部品を実装するプリント基板の平面図。 前記小型チップ部品を実装するプリント基板の態様例を示した平面図。 前記小型チップ部品が接続される一対の導体パッドの態様例を示した斜視図。 (a)は図5の導体パッドを備えたプリント基板の態様例を示した平面図、(b)は当該態様例のA−A’断面図、(c)は当該態様例のB−B’断面図。 前記大型チップ部品が接続される一対の導体パッドの態様例を示した斜視図。 図7の導体パッドを備えたプリント基板の態様例を示した平面図。
以下に図面を参照しながら本発明の実施形態について説明する。
[本発明のプリント基板の態様例]
図1〜4に例示されたプリント基板10は、プリント基板10の基材に第一ソルダレジスト層2A〜第四ソルダレジスト層2Dのいずれかが選択的に設置可能となっている。
第一ソルダレジスト層2A〜第四ソルダレジスト層2Dは周知のソルダレジストの工法(例えば、シルク印刷法、スプレーコート法、カーテンコート法等)によりプリント基板10の基材に形成される。
図1に示されたプリント基板10の第一ソルダレジスト層2Aは、一対の導体パッド8を備える。この一対の導体パッド8の一端側には導体配線部9がさらに接続されている。
導体パッド8は矩形の表面部を有する。この表面部には、チップサイズの異なる複数のランド部として、第一部品搭載用はんだ付けランド1A、第二部品搭載用はんだ付けランド1B,リペア用ランド4が配置されている。
一対の第一部品搭載用はんだ付けランド1Aは、第一チップ部品として図5に例示の小型チップ部品6が接続される表面部が矩形のランド部である。
一対の第二部品搭載用はんだ付けランド1Bも、小型チップ部品6が接続されるランドであって、第一部品搭載用はんだ付けランド1Aと同一の態様を成す。
一対のリペア用ランド4は、小型チップ部品6と第一部品搭載用はんだ付けランド1A,第二部品搭載用はんだ付けランド1Bとを接続したはんだを溶融させるリペア用ランドである。このリペア用ランドは、第一部品搭載用はんだ付けランド1A及び第二部品搭載用はんだ付けランド1Bよりも表面積が大きな矩形に形成されている。
図2に例示されたプリント基板10は、第一ソルダレジスト層2Aに代えて、第二ソルダレジスト層2Bがプリント基板10の基材に設置可能となっている。
第二ソルダレジスト層2Bは、中型部品搭載用はんだ付けランド1Cが配置された一対の導体パッド8を備える。
一対の中型部品搭載用はんだ付けランド1Cは、小型チップ部品6よりもチップサイズの大きな第二チップ部品として中型チップ部品(図示省略)が接続されるランドである。中型部品搭載用はんだ付けランド1Cは、少なくとも第一部品搭載用はんだ付けランド1A及び第二部品搭載用はんだ付けランド1Bよりも表面積が大きな矩形に形成されている。
図3に例示されたプリント基板10は、第一ソルダレジスト層2A及び第二ソルダレジスト層2Bに代えて、第三ソルダレジスト層2Cがプリント基板10の基材に設置可能となっている。
第三ソルダレジスト層2Cは、大型部品搭載用はんだ付けランド1Dが配置された一対の導体パッド8を備える。
一対の大型部品搭載用はんだ付けランド1Dは、前記中型チップ部品(第二チップ部品)よりもチップサイズの大きい第三チップ部品として図7に例示の大型チップ部品11が接続されるランドである。大型部品搭載用はんだ付けランド1Dは中型部品搭載用はんだ付けランド1Cよりも表面積が大きな矩形に形成されている。
図4に例示されたプリント基板10は、第一ソルダレジスト層2A、第二ソルダレジスト層2B及び第三ソルダレジスト層2Cに代えて、第四ソルダレジスト層2Dがプリント基板10の基材に設置可能となっている。
第四ソルダレジスト層2Dの導体パッド8は、小型チップ部品6が接続される部品搭載用はんだ付けランド1Eが一つ配置されていること以外は、図1の導体パッド8と同一の態様となっている。
以上の図1〜4に示されたプリント基板10の第一ソルダレジスト層2A〜第四ソルダレジスト層2Dの表面には、一対の導体パッド8を包囲するシンボルマーク3がシルク印刷により付されている。
また、シンボルマーク3は、図5〜8に例示されたプリント基板10のように、一対の導体パッド8の間に付されてもよい。
図5に示されたプリント基板10のソルダレジスト層2に配置された一対の導体パッド8は表面部が凸型を成す。導体パッド8の小幅の表面部には、小型チップ部品6の電極7が接続される部品搭載用はんだ付けランド1Eが配置される。一方、導体パッド8の大幅の表面部には、リペア用ランド4が配置される。この一対の導体パッド8は、ソルダレジスト層2の表面において、小幅の表面部が所定の間隔を以って直列に配置される。シンボルマーク3は、双方の導体パッド8の大幅の表面部の間にて、シルク印刷により一対に付される。
図6に示されたプリント基板10の一対の導体パッド8は、プリント基板10の基材5に配置されたソルダレジスト層2に埋設されている。このソルダレジスト層2から部品搭載用はんだ付けランド1E及びリペア用ランド4が露出した状態となっている。ソルダレジスト層2に埋設された一対の導体パッド8は、図5の導体パッド8と同一の態様を成す。ソルダレジスト層2において、小幅の開口部81から導体パッド8の部品搭載用はんだ付けランド1Eが露出し、大幅の表面部の開口部82から導体パッド8のリペア用ランド4を露出している。そして、シンボルマーク3は、ソルダレジスト層2上において双方のリペア用ランド4の間に配置されている。
図7,8に示されたプリント基板10の一対の導体パッド8は、図5,6の導体パッド8と同様に、表面部が凸型を成す。導体パッド8の大幅の表面部には、大型チップ部品11の電極7が接続される大型部品搭載用はんだ付けランド1Dが配置される。シンボルマーク3は、図5の態様と同様に、双方の導体パッド8の大幅の表面部の間に配置された状態で、シルク印刷により一対に付されている。
[プリント基板10の使用例]
(使用例1)
図1のプリント基板10において、一対の導体パッド8の第一部品搭載用はんだ付けランド1Aには図5の小型チップ部品6の電極7がはんだ付けにより接続され、第二部品搭載用はんだ付けランド1Bには小型チップ部品6の電極7がはんだ付けにより接続される。
プリント基板10のリペアの際には、はんだごてによりリペア用ランド4を加熱すれば、第一部品搭載用はんだ付けランド1A及び第二部品搭載用はんだ付けランド1Bと小型チップ部品6とを接続したはんだ成分が溶融する。前記はんだ成分が溶融すると、ピンセットなどにより小型チップ部品6を取り外すことができる。
代替の小型チップ部品6を搭載する際には、第一部品搭載用はんだ付けランド1Aまたは第二部品搭載用はんだ付けランド1Bにクリームはんだが塗布される。次いで、図5の小型チップ部品6の電極7がピンセット等により第一部品搭載用はんだ付けランド1Aまたは第二部品搭載用はんだ付けランド1Bに搭載され、はんだごてによりリペア用ランド4が加熱される。これより、第一部品搭載用はんだ付けランド1A及び第二部品搭載用はんだ付けランド1Bのはんだ成分が溶融し、小型チップ部品6のはんだ付けが可能となる。
図2のプリント基板10に中型チップ部品の接続される際にも、上述の小型チップ部品6のはんだ付けと同様の手順により行われる。前記中型チップ部品は、中型部品搭載用はんだ付けランド1Cにはんだごてを当てることが容易であるので、従来と同様にリペアが可能である。
図3に示されたプリント基板10への大型チップ部品11を実装する際にも、部品搭載用はんだ付けランド1にはんだごてを当てることが容易であるので、従来と同様にリペアが可能である。
(使用例2)
図1,4,5,6のプリント基板10に対する小型チップ部品6の実装は、第一部品搭載用はんだ付けランド1A,第二部品搭載用はんだ付けランド1B,部品搭載用はんだ付けランド1Eに対して図5の小型チップ部品6の電極7がはんだ付けにより接続される。前記はんだ付けは、例えば特許文献2に開示のリフロー過程を有するはんだ付けにより行われる。
ところで、接合の工程で不具合が発生した場合や小型チップ部品6を間違って搭載した場合に、後から手作業によるリペアが必要になった際は、直接、部品搭載用はんだ付けランド1にはんだごてを当てることは部品のサイズが非常に小型のため困難となる。
これに対して、図1,4,5,6のプリント基板10のソルダレジスト層2には、リペア用ランド4が設けられているので、リペア用ランド4をはんだごてにより加熱することにより、部品搭載用はんだ付けランド1上のはんだ成分が溶融される。前記はんだ成分が溶融した後、ピンセットなどにより小型チップ部品6を取り外すことが可能である。
そして、代替の小型チップ部品6を搭載する際には、第一部品搭載用はんだ付けランド1A,第二部品搭載用はんだ付けランド1B,部品搭載用はんだ付けランド1Eにクリームはんだが塗布される。次いで、小型チップ部品6がピンセット等により第一部品搭載用はんだ付けランド1A,第二部品搭載用はんだ付けランド1B,部品搭載用はんだ付けランド1Eに搭載された状態で、リペア用ランド4がはんだごてにより加熱される。このとき、部品搭載用はんだ付けランド1上のクリームはんだが溶融し、第一部品搭載用はんだ付けランド1A,第二部品搭載用はんだ付けランド1B,部品搭載用はんだ付けランド1Eに対する小型チップ部品6のはんだ付けが可能となる。
図7,8のプリント基板10に対する大型チップ部品11の実装は、ソルダレジスト層2上の大型部品搭載用はんだ付けランド1Dに大型チップ部品11の電極7が搭載された後にはんだ付けにより接続される。大型チップ部品11が実装される場合は、大型部品搭載用はんだ付けランド1Dに対してはんだごてを当てることが容易であるので、従来と同様にリペアが可能である。
[プリント基板10の効果]
以上のように図1〜8のプリント基板10によれば、第一ソルダレジスト層2A、第二ソルダレジスト層2B、第三ソルダレジスト層2Cまたは第四ソルダレジスト層2Dのいずれかが、チップ部品のサイズや搭載数に応じて任意に選択可能となっている。したがって、プリント基板の変更の費用を大幅に抑えることができる。尚、プリント基板10の設計をするCADにおいて、チップ部品に対応するソルダレジスト層のフォーマットを予め構成しておけば、小型部品用、中型部品等、大型部品用の様々なチップ部品が実装されるソルダレジスト層の態様を任意かつ効率的に設計できる。
また、図1のプリント基板10によれば、第一部品搭載用はんだ付けランド1Aと第二部品搭載用はんだ付けランド1Bを有する第一ソルダレジスト層2Aを備えることにより、小型チップ部品6を複数並列に搭載することが可能となる。複数の小型チップ部品6が搭載可能であることにより、小型化に伴う部品の容量低下により、大型品であれば単一の部品であったものを複数の部品としなければならない場合の対応が可能となる。すなわち、小型化に伴う部品の容量の制約がより強くなった場合においても、プリント基板の再設計の必要性を低減できる。前記部品の容量とは、部品における許容電流、許容損失、静電容量、蓄電量の値である。
さらに、図1,4〜6のプリント基板10によれば、リペア用ランド4が設けられているため、小型チップ部品6の搭載時にリペア用ランド4をはんだごてにより加熱すればよい。これにより、第一部品搭載用はんだ付けランド1A,第二部品搭載用はんだ付けランド1B,部品搭載用はんだ付けランド1Eのはんだを溶融することができる。したがって、小型チップ部品6に直接触れることなく小型チップ部品6のはんだ付けや取り外しが容易となる。
そして、図5〜7のプリント基板10においては、シンボルマーク3が導体パッド8の間に付されることにより、フットプリントのサイズが導体パッド8の外形サイズよりも大型化することが回避される。
したがって、以上のプリント基板10の構造によれば、プリント基板に実装される部品のチップサイズに依存することなくプリント基板のリペアを行え、また、複数のランドの実装も任意に行える。さらに、複数の小型部品の実装が可能なランド部が存在する構成においては、部品小型化に伴う特性値制限があっても、並列数を増やすのみで従来と同様の特性値となる設計の容易化を図ることできる。
1A…第一部品搭載用はんだ付けランド、1B…第二部品搭載用はんだ付けランド、1E…部品搭載用はんだ付けランド
1C…中型部品搭載用はんだ付けランド
1D…大型部品搭載用はんだ付けランド
2A…第一ソルダレジスト層
2B…第二ソルダレジスト層
2C…第三ソルダレジスト層
2D…第四ソルダレジスト層
3…シンボルマーク
4…リペア用ランド
5…基材
6…小型チップ部品、11…大型チップ部品、7…電極
8…導体パッド、9…導体配線部
10…プリント基板

Claims (5)

  1. プリント基板の基材に第一ソルダレジスト層または第二ソルダレジスト層のいずれかが設置可能であり、
    前記第一ソルダレジスト層は、チップサイズの異なる複数のランド部が配置された一対の導体パッドを備え、
    前記第二ソルダレジスト層は、前記複数のランド部のサイズと異なる他のランド部が配置された一対の導体パッドを備えたこと
    を特徴とするプリント基板の構造。
  2. 前記第一ソルダレジスト層の一つのランド部は、第一チップ部品が接続されるランドであり、
    前記第一ソルダレジスト層の他の一つのランド部は、前記第一チップ部品とランドとを接続したはんだを溶融させるリペア用ランドであること
    を特徴とする請求項1に記載のプリント基板の構造。
  3. 前記第二ソルダレジスト層の他のランド部は、前記第一チップ部品よりもチップサイズの大きい第二チップ部品が接続されるランドであることを特徴とする請求項2に記載のプリント基板の構造。
  4. 前記第一ソルダレジスト層または前記第二ソルダレジスト層に代えて、第三ソルダレジスト層が前記基材に設置可能であり、
    前記第三ソルダレジスト層は、前記第一ソルダレジスト層及び前記第二ソルダレジスト層のランド部のサイズと異なる他のランド部が配置された一対の導体パッドを備え、
    前記第三ソルダレジスト層の他のランド部は、前記第二チップ部品よりもチップサイズの大きい第三チップ部品が接続されるランドであること
    を特徴とする請求項3に記載のプリント基板の構造。
  5. 前記一対の導体パッドを包囲するシンボルマークが付されたことを特徴とする請求項1から4のいずれか1項に記載のプリント基板の構造。
JP2018175494A 2018-09-20 2018-09-20 プリント基板の構造 Pending JP2020047799A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018175494A JP2020047799A (ja) 2018-09-20 2018-09-20 プリント基板の構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018175494A JP2020047799A (ja) 2018-09-20 2018-09-20 プリント基板の構造

Publications (1)

Publication Number Publication Date
JP2020047799A true JP2020047799A (ja) 2020-03-26

Family

ID=69899936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018175494A Pending JP2020047799A (ja) 2018-09-20 2018-09-20 プリント基板の構造

Country Status (1)

Country Link
JP (1) JP2020047799A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021235196A1 (ja) * 2020-05-21 2021-11-25 パナソニックIpマネジメント株式会社 チップ部品の実装構造

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62132396A (ja) * 1985-12-04 1987-06-15 富士通株式会社 チツプ部品の実装方法
JPH0955565A (ja) * 1995-08-11 1997-02-25 Kenwood Corp プリント配線基板
JP2012033792A (ja) * 2010-08-02 2012-02-16 Mitsubishi Electric Corp プリント配線板及び光源回路及び照明装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62132396A (ja) * 1985-12-04 1987-06-15 富士通株式会社 チツプ部品の実装方法
JPH0955565A (ja) * 1995-08-11 1997-02-25 Kenwood Corp プリント配線基板
JP2012033792A (ja) * 2010-08-02 2012-02-16 Mitsubishi Electric Corp プリント配線板及び光源回路及び照明装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021235196A1 (ja) * 2020-05-21 2021-11-25 パナソニックIpマネジメント株式会社 チップ部品の実装構造
JP7522973B2 (ja) 2020-05-21 2024-07-26 パナソニックIpマネジメント株式会社 チップ部品の実装構造

Similar Documents

Publication Publication Date Title
US8338715B2 (en) PCB with soldering pad projections forming fillet solder joints and method of production thereof
CN106973500B (zh) 电子电路装置
JP2006210353A (ja) デュアルヒューズリンク薄膜ヒューズ
TWI548046B (zh) 電路板及其製造方法
KR100503223B1 (ko) 부품 실장 방법
KR20000011055A (ko) 회로기판에의 단자의 실장방법 및 회로기판
JP2010212318A (ja) プリント配線基板および部品実装構造体
JP2006060141A (ja) 印刷基板及びこれを用いた表面実装型半導体パッケージの実装方法
JP2020047799A (ja) プリント基板の構造
JP4823201B2 (ja) 回路基板
US20040238205A1 (en) Printed circuit board with controlled solder shunts
JP2009130147A (ja) チップ状電子部品およびチップ状電子部品の実装方法
KR20200076589A (ko) 프린트 기판
CN108781515B (zh) 电子装置及其制造方法
JP7522973B2 (ja) チップ部品の実装構造
CN219938646U (zh) 一种焊盘、焊接结构和pcb板
JP2001308503A (ja) はんだ付け用電極構造
JP2003008191A (ja) 配線基板装置
JPS63124496A (ja) 多端子部品の取付方法
JP2008103547A (ja) 半田ペースト塗布方法及び電子回路基板
KR100287738B1 (ko) 인쇄회로기판용 표면실장 방법
JP2007258654A (ja) 回路基板のランド接続方法及び回路基板
KR101851455B1 (ko) 인쇄회로기판, 인쇄회로기판의 제조 방법 및 전자부품 패키지
JP2021019153A (ja) 配線基板、モジュール及びその製造方法
JP6694311B2 (ja) プリント配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220531