JP2019532507A - 量子信号クロストークを低減させるための多層プリント回路板 - Google Patents

Abstract

プリント回路板は、積層体として貼り合わされた複数の電気絶縁積層シートと、積層体の第１の外面上に配置された超伝導体材料から形成された第１の導電層であって、信号線と接地面とを含む第１の導電層と、積層体の第２の外面上に配置された超伝導体材料から形成された第２の導電層であって、第２の外面が第１の外面に対向する第２の導電層と、積層体の第１の電気絶縁積層シートと第１の電気絶縁積層シートのすぐ隣に位置する積層体の第２の電気絶縁積層シートとの間の第３の導電トレースと、信号線から積層体を貫通して第３の導電トレースまで延びる第１のビアであって、信号線がビアを介して第３の導電トレースに電気的に接続される第１のビアとを含む。

Description

本開示は、量子信号クロストークを低減させるための多層プリント回路板に関する。

量子計算は、基本状態の重ね合わせおよびもつれなどの量子効果を利用して古典デジタルコンピュータよりも効率的に特定の計算を実行する比較的新しい計算方法である。情報をビットの形（たとえば、「１」または「０」）で記憶し操作するデジタルコンピュータとは対照的に、量子計算システムは、キュービットを使用して情報を操作することができる。キュービットは、複数の状態の重ね合わせ（たとえば、「０」と「１」の両方の状態にあるデータ）を可能にする量子デバイスおよび／またはデータの複数の状態での重ね合わせ自体を指すことがある。従来の用語によれば、量子システムにおける「０」状態と「１」状態の重ね合わせは、たとえばα｜０＞ ＋ β｜１＞と表されることがある。デジタルコンピュータの「０」状態および「１」状態はそれぞれ、キュービットの｜０＞基本状態および｜１＞基本状態に類似している。値｜α｜^２は、キュービットが｜０＞状態である確率を表し、値｜β｜^２は、キュービットが｜１＞基本状態である確率を表す。

概して、いくつかの態様では、本開示の主題は、プリント回路板であって、積層体として貼り合わされた複数の電気絶縁積層シートと、積層体の第１の外面上に配置された第１の導電層であって、第１の導電トレースと第２の導電トレースとを含む第１の導電層と、積層体の第２の外面上に配置された第２の導電層であって、第２の外面が第１の外面に対向する第２の導電層と、積層体の第１の電気絶縁積層シートと第１の電気絶縁積層シートのすぐ隣に位置する積層体の第２の電気絶縁積層シートとの間の第３の導電トレースと、第２の導電トレースから積層体を貫通して第３の導電トレースまで延びる第１のビアであって、第２の導電トレースが第１のビアを介して第３の導電トレースに電気的に接続される第１のビアとを含むプリント回路板と、量子回路素子と接地接点とを有するチップであって、量子回路素子がプリント回路板の第２の導電トレースに電気的に結合され、接地線が第１の導電トレースに電気的に結合されるチップとを含むデバイスにおいて具体化することができる。

デバイスの実装形態は、以下の特徴のうちの１つまたは複数を含むことができる。たとえば、いくつかの実装形態では、第１の導電トレースおよび第２の導電層の各々は、対応する臨界温度以下で超伝導特性を示す超伝導体材料である。超伝導体材料はアルミニウムであってもよい。第３の導電トレースは銅であってもよい。第２の導電トレースは、超伝導体材料から形成されてもよい。第１のビアは、超伝導体材料を含んでもよく、第１のビア内の超伝導体材料は、第２の導電トレースを第３の導電トレースに物理的に接続してもよい。

いくつかの実装形態では、プリント回路板は、第１の導電トレースから積層体を貫通して第２の導電層まで延びる第２のビアを含み、第１の導電トレースは、第２のビアを通して第２の導電層に電気的に接続される。

いくつかの実装形態では、第２の導電トレースおよび第３の導電トレースは、５０オームのインピーダンスを示すように構成される。

いくつかの実装形態では、プリント回路板は、積層体に取り付けられたマイクロ波ローンチコネクタを含み、マイクロ波ローンチコネクタの外側接地接点は、第１の導電トレースおよび第２の導電層に電気的に結合され、マイクロ波ローンチコネクタの内側信号接点は、第３の導電トレースに電気的に接続される。

いくつかの実装形態では、プリント回路板は、２つよりも多くの電気絶縁積層シートを含む。

いくつかの実装形態では、量子回路素子はキュービットを含む。

いくつかの実装形態では、量子回路素子は、キュービットに結合された測定値読出し共振器を含む。

概して、いくつかの他の態様では、本開示の主題は、プリント回路板であって、積層体として貼り合わされた複数の電気絶縁積層シートと、積層体の第１の外面上に配置された第１の接地面であって、第１の超伝導体材料である第１の接地面と、積層体の第１の外面上において接地面から離れた第１の導電信号トレースと、積層体の第２の外面上に配置された第２の接地面であって、第２の外面が第１の外面に対向し、第２の接地面が第２の超伝導体材料である第２の接地面と、積層体の第１の電気絶縁積層シートと第１の電気絶縁積層シートのすぐ隣に位置する積層体の第２の電気絶縁積層シートとの間の第２の導電信号トレースと、第１の導電トレースから積層体を貫通して第２の導電トレースまで延びる第１のビアであって、第１の導電トレースがこのビアを介して第２の導電トレースに電気的に接続される第１のビアとを含むプリント回路板を含むデバイスにおいて具体化することができる。

デバイスの実装形態は、以下の特徴のうちの１つまたは複数を含んでもよい。たとえば、いくつかの実装形態では、第１の超伝導体材料と第２の超伝導体材料は同じ材料である。第１の超伝導体材料および第２の超伝導体材料はアルミニウムであってもよい。

いくつかの実装形態では、第２の導電信号トレースは銅を含む。

いくつかの実装形態では、第１の導電信号トレースは、第１の超伝導体材料を含む。第１のビアは、第１の超伝導体材料を含んでもよく、第１のビア内の超伝導体材料は、第１の導電トレースを第２の導電トレースに物理的かつ電気的に接続する。いくつかの実装形態では、第１の超伝導体材料はアルミニウムである。

いくつかの実装形態では、デバイスは、第１の接地面から積層体を貫通して第２の接地面まで延びる第２のビアを含み、第１の接地面は、第２のビアを通して第２の接地面に電気的に接続される。

いくつかの実装形態では、第１の導電信号トレースおよび第２の導電信号トレースは、５０オームのインピーダンスを示すように構成される。

いくつかの実装形態では、デバイスは、積層体に取り付けられたマイクロ波ローンチコネクタを含み、マイクロ波ローンチコネクタの外側接地接点が、第１の接地面および第２の接地面に電気的に接続され、マイクロ波ローンチコネクタの内側信号接点が、第２の導電信号トレースに電気的に接続される。

いくつかの実装形態では、プリント回路板は、２つよりも多くの電気絶縁積層シートを含む。

各実装形態は、以下の利点のうちの１つまたは複数を含んでもよい。たとえば、いくつかの実装形態では、接地線用の導体として超伝導体材料を使用することによって、多層プリント回路板を超伝導体材料の臨界温度よりも低い温度で動作させるときにキュービットデバイスに送られる制御信号の整定時間を実質的に短縮することができる。いくつかの実装形態では、接地線から分離された層内に制御／測定線（または制御／測定線の実質的な部分）を設けると、それらの信号線間のクロストークを低減させることができる。

本開示では、超伝導体（または超伝導）材料は、対応する超伝導臨界温度以下で超伝導特性を示す材料を含む。

１つまたは複数の実装形態の詳細は、添付の図面および以下の説明に記載されている。他の特徴および利点は、説明、図面、および特許請求の範囲から明らかになろう。

本開示による例示的な多層プリント回路板を示す図である。 本開示による例示的な多層プリント回路板を示す図である。 本開示による例示的な多層プリント回路板を示す図である。 プリント回路板に結合されたチップの一例の上面図である。 プリント回路板の一例の断面図である。

超伝導体量子アニーラなどの量子プロセッサが動作する間、キュービットの周波数は、キュービットに制御信号を供給することによって動的に調整されてもよい。一般に、制御信号は、キュービットを含むチップに与えられてもよく、その場合、制御信号は、プリント回路板からの方形波または方形パルスの形になる。さらに、キュービット状態の測定値は、キュービットを含むチップからプリント回路板に結合されてもよく、その後、測定信号は、分析のためにアナログ形式からデジタル形式に変換されてもよい。

一般に、プリント回路板上の制御線および接地線を備える導電線は、コプレーナ導波路の形にパターニングされてもよい。すなわち、制御信号／測定信号は、プリント回路板の表面上の材料の中央導電線に沿って伝わり、接地接続部を構成する２本の導電線が、中央導電線の各側に沿って延び、一方、一定幅の間隙によって中央導電線から分離される。接地線は、中央導電線と同じ表面上に形成される。しかし、いくつかの実装形態では、コプレーナ導波路伝送線を使用すると、実質的なクロストークが生じることがある。たとえば、第１の制御線上の第１の電圧信号から電気力線が延び、第２の制御線上の第２の電圧信号に干渉することがある。この干渉は、キュービットに与えられる制御信号および／またはキュービット読出しデバイスから読み出される測定信号の完全性を低減させることがある。

さらに、一般にプリント回路板用の導体として使用される銅などの金属は、超伝導体量子プロセッサが動作させられることがある超伝導体臨界温度まで冷却されたときに低い抵抗を保持する。この小さいが残留する抵抗が、キュービットに与えられる制御信号の整定時間定数を増大させ、時間定数が１０マイクロ秒を超えることがある。

本開示は、信号クロストークを低減させるとともに整定時間を短縮させることがある量子プロセッサ用のシステム、デバイス、および構造を対象とする。たとえば、多層プリント回路板が設けられてもよく、制御信号／測定信号線がプリント回路板の１つまたは複数の内部層として配置され、接地線がプリント回路板の外部層として配置される。そのような構成によって、いくつかの実装形態では、それぞれに異なる制御／測定線間のクロストークが実質的に低減することがある。いくつかの実装形態では、接地線は、超伝導性を実現できない導体ではなく超伝導性を実現することができる材料から形成される。その結果、多層基板を超伝導体材料の臨界温度よりも低い温度で動作させたときに、接地線が内部抵抗を示さず、したがって、制御信号整定時間を実質的に短縮することが可能になる。

図１は、本開示による例示的な多層プリント回路板１００を示す概略図である。図１Ａは、プリント回路板１００の概略上面図であり、図１Ｂおよび図１Ｃは、図１Ａの線Ａ−ＡおよびＢ−Ｂにおける断面図である。図１Ａに示すように、デバイス１００は、第１の導電層１０２を含む。第１の導電層１０２は、複数の電気絶縁積層シートの積層体の外面上に配置されてもよい。本例では、この積層体は、２枚のシート、すなわち、第１の電気絶縁積層シート１０４と第２の電気絶縁積層シート１０６とを含む。ただし、積層体にはさらなる絶縁積層シートが含まれてもよい。第１の導電層１０２は、第１の導電トレース１０８と第２の導電トレース１１０とを含む。第１の導電トレース１０８は、電源接地端子に接続された接地面であってもよく、様々な回路構成要素からの電流用のリターンパスとして働く。第２の導電トレース１１０は、制御信号および／または測定信号が伝搬することがある信号経路であってもよい。第１の導電トレース１０８および第２の導電トレース１１０は、互いに接触しないように画定されてもよい。たとえば、図１Ａに示すように、第２の導電トレース１１０は、第１の電気絶縁積層シート１０４の表面を露出させる間隙によって導電トレース１０８から分離されてもよい。

例示的なデバイス１００では、第２の導電トレース１１０は、電気絶縁積層シートの積層体を貫通して延びる開口部１１２の周りに配置される。開口部１１２は、量子回路デバイス（量子回路素子または量子デバイスとも呼ばれる）を含むチップが配置されることがある場所として設けられてもよい。量子回路デバイスを含むチップは、開口部１１２内に配置されたときに、導電層１０２に結合されてもよい。たとえば、チップからの接地接続部が、接地面として働く第１の導電トレース１０８に電気的に結合されてもよく、チップからの量子デバイスが、第２の導電トレース１１０に電気的に結合されてもよい。たとえば、量子デバイスは、キュービットを含んでもよく、キュービットの制御端子は第２の導電トレース１１０に電気的に結合されてもよい。代替として、量子デバイスは、キュービットに結合された測定共振器を含んでもよく、測定共振器の出力ポートは、第２の導電トレース１１０に電気的に結合されてもよい。

図１Ｂ〜図１Ｃに示すように、デバイス１００は、電気絶縁積層シートの積層体の第２の外面上に第２の導電層１１４を含んでもよい。第２の導電層１１４は、接地面として設けられてもよい。第２の外面は、接地面が積層体の上面と下面の両方に位置するように積層体の第１の外面と対向してもよい。

デバイス１００はまた、第１の電気絶縁積層シート１０４と第２の電気絶縁積層シート１０６との間に位置してもよい第３の導電トレース１１６を含む。第３の導電トレース１１６は、ビア１１８（図１Ｂ参照）を介して第２の導電トレース１１０に電気的に接続されてもよい。ビア１１８は、第１の電気絶縁積層シート１０４の外面から、第１の電気絶縁積層シート１０４と第２の電気絶縁積層シート１０６との間の界面の所のトレース１１６まで延びる導電材料で充填された開口部を含む。各シートが貼り合わされる前にシート１０４の下側またはシート１０６の上側に第３の導電トレース１１６が形成されてもよい。シート１０４をシート１０６に貼り合わせると、導電トレース１１６を囲む各シートからの樹脂が互いに付着し、トレース１１６の周りの領域を密封する。

デバイス１００はまた、追加のビア１２０を含む。各ビア１２０は、第１の電気絶縁積層シート１０４の外面から第２の電気絶縁積層シート１０６の外面まで延びる導電材料で充填された対応する開口部を含み、それによって、（第１の接地面を形成する）第１の導電トレース１０８は、（第２の接地面を形成する）第２の導電層１１４に電気的に接続される。ビア１１８および１２０は、たとえば、積層シートに穴を掘削し、次いでビア１１８および１２０に導電材料を充填することによって形成されてもよい。ビア１１８および１２０は、たとえば、約１２ミルの直径を含む、約１ミルから約２０ミルの間の直径を有してもよい。いくつかの実装形態では、デバイス１００は、第１の導電トレース１０８から第２の導電トレース１１４まで延びる複数のビア１２０を含む。複数のビア１２０は、互いに所定の距離だけ離して配置されてもよい。たとえば、ビア１２０はピッチが２５ミルであってもよい。いくつかの実装形態では、ビア１２０は、たとえば約７ミルを含む、約５ミルから約１０ミルの間などの固定量だけ、隣接する導電トレース１１６から横方向に分離される。導電トレース１１６間のピッチは所定のピッチであってもよい。たとえば、トレース１１６間のピッチは、たとえば約３４ミルを含む、約２０ミルから約５０ミルの間であってもよい。

電気絶縁積層シート１０４、１０６は、限定はしないが、ＦＲ−１、ＦＲ−２、ＦＲ−３、ＦＲ−４、ＦＲ−５、ＦＲ−６、Ｇ−１０、Ｇ−１１、ＣＥＭ−１、ＣＥＭ−２、ＣＥＭ−３、ＣＥＭ−４、ＣＥＭ−５、ＡＤ−１０００、４５Ｎｋ、５５ＮＫ、または８５ＮＫなどの、樹脂／エポキシを含侵させた紙または布などのプリント回路板を形成するために使用される材料を含んでもよい。基板１１４として使用されることがある他の例示的な積層シートは、ポリテトラフルオロエチレン（ＰＴＦＥ）、ＲＦ−３５、およびポリイミドを含む。絶縁積層シートはそれぞれに異なる厚さを有してもよい。たとえば、絶縁積層シートは、厚さが約１ミル〜２ミル（約２５ミクロン〜５０ミクロン）から約数百ミルの間であってもよい。具体的な例では、絶縁積層シートの各々は、厚さが約２５ミルである。デバイス１００の製造時には、積層シートはたとえば、プレス内に配置されてもよく、そこで加熱および加圧を受ける。それによって、樹脂が完全に硬化し、各シートがぴったりと結合され、したがって、各シートは互いに密着したままになる。貼り合わせの前または後にシートにビアホールが掘削されてもよい。

プリント回路板１００から量子回路デバイスに送信される信号（たとえば、制御パルス）に対して実質的に均一な短い整定時間を実現するために、少なくとも接地面を構成する材料として超伝導材料が設けられる。たとえば、第１の導電トレース１０８、第２の導電層１１４、およびビア１２０内の材料は、対応する超伝導臨界温度以下で超伝導特性を示す超伝導体材料から形成される。超伝導材料はたとえば、アルミニウム、ニオビウム、または窒化チタンを含んでもよい。

第２の導電トレース１１０、第３の導電トレース１１６、およびビア１１８を構成する材料は、超伝導性を実現できる導電材料または超伝導性を実現できない導電材料のいずれかを含んでもよい。たとえば、第２の導電トレース１１０、第３の導電トレース１１６、およびビア１１８は銅を含んでもよい。代替として、第２の導電トレース１１０、第３の導電トレース１１６、およびビア１１８は、たとえばアルミニウムを含んでもよい。代替として、いくつかの実装形態では、第２の導電トレース１１０およびビア１１８内の材料は、アルミニウムなどの超伝導体材料から形成され、一方、第３の導電トレースは、銅などの非超伝導体から形成されてもよい。導電トレースは、厚さがたとえば約１ミル〜１０ミル（約２５ミクロン〜２５０ミクロン）であってもよい。いくつかの実装形態では、接地面は、信号線を形成する導電トレースよりも厚く、および／または導電トレースよりも広い面積を覆う。たとえば、第１の導電トレース１０８および第２の導電トレース１１４は、それらの導電トレースが形成される外面の実質的にすべてを覆ってもよく、一方、第２の導電トレース１１０および第３の導電トレース１１６は、トレース１０８および層１１４と比較して比較的狭い幅を有してもよい。たとえば、第２の導電トレース１１０および第３の導電トレース１１６は、８ミルなどの１ミルから１０ミルの間の幅を有してもよい。いくつかの実装形態では、デバイス１００の導電トレースは、受け入れられる信号損失および耐電力を実現するのに適した所定の特性インピーダンス（たとえば、５０オームインピーダンス）を示すように設計されてもよい。

デバイス１００の導電層および絶縁体の構成はハイブリッド構造を有し、量子デバイスを含むチップからの信号線は、最初にコプレーナ導波路構造（たとえば、第２の導電トレース１１０が開口領域１１２を囲み、接地面１０８がトレース１１０の各側で一定の間隙幅だけ延びる構造を参照されたい）に結合され、次いで垂直構成に遷移し、上部および下部において絶縁層１０４、１０６および接地面１０８、１１４と隣接する。この垂直構成は、いくつかの実装形態では、クロストークを低減させる助けになる。その理由は、各信号線から延びる電気力線の終端末が接地面でのみになる傾向があり、一般に、隣接する信号線には重ならないからである。このことは、第２の導電トレースの長さが第３の導電トレース１１６において信号が伝わる全長と比較して比較的短いことを考慮すると、コプレーナ導波路構成が依然として開口領域１１２の近くで使用されるにもかかわらずに起こり得る。たとえば、第２の導電トレース１１０の長さは、約２５ミルなど、約５ミルから約５０ミルの間であってもよく、一方、第３の導電トレースは、ビア１１８からこれよりもずっと遠くの、デバイス１００の縁部の近くまで延びる（たとえば、少なくとも数百ミル）。

導電トレース１１６は、第１の絶縁積層シート１０４と第２の絶縁積層シート１０６との間の界面に形成され、ビア１１８からデバイス１００の外周まで（たとえば、デバイス１００の縁部近くまで）延び、接続ポート１２２の所でマイクロ波コネクタ（たとえば、マイクロ波ローンチャ）に結合されてもよい。マイクロ波コネクタは、導電トレース１１６からの信号を同軸ケーブルに結合するかまたは同軸ケーブルからの信号を導電トレース１１６に結合するために使用されてもよい。

本明細書で説明するように、開口領域１１２は、量子回路デバイスを含むチップを配置するために設けられてもよい。チップの量子回路デバイスおよび接地接続部はそれぞれ、デバイス１００の導電トレースおよび接地面に電気的に結合されてもよい。図２は、デバイス１００などのプリント回路板２００に結合されたチップ２０２の一例の概略上面図である。図を見やすくするために、チップ２０２およびデバイス２００の一部のみが示されている。チップ２０２は、１つまたは複数の導電層が形成された基板２０８を含む。図２に示す例では、基板２０８上に形成された導電層は、１つまたは複数の信号線２０４と１つまたは複数の接地線２０６とを含む。基板２０８は、たとえば単結晶シリコンまたはサファイアなどの誘電体基板を含む。信号線２０４および接地線２０６は、対応する超伝導体臨界温度以下で冷却されたときに超伝導特性を示す薄膜超伝導体材料から基板２０８上に形成される。たとえば、信号線２０４および接地線２０６は、特にアルミニウム、窒化チタン、またはニオビウムから形成されてもよい。導電層は、たとえば数ナノメートルから数ミクロンの間などの厚さを有する薄膜として形成されてもよい。いくつかの実装形態では、信号線２０４および接地線２０６は、基板２０８の表面と直接接触する超伝導体材料の単一の薄膜層から形成される。図では信号線２０４が単一の一体構成要素として示されているが、信号線２０４は、たとえば、接地面／線によって各側において単一の平面として分離された中央トレース線を有するコプレーナ導波路として構成されてもよい。

チップ２０２からの信号線２０４および接地線２０６はそれぞれ、プリント回路板２００上の信号線２１０および接地面２１２に結合される。いくつかの実装形態では、信号線２０４および接地線２０６はそれぞれ、結合素子２１６（たとえば、ワイヤボンド）を使用して信号線２１０および接地面２１２に結合される。たとえば、信号線２０４は、ワイヤボンド２１６ａを使用して信号線２１０に電気的に結合され、一方、接地線２０６は、ワイヤボンド２１６ｂを使用して接地面２１２に電気的に結合される。結合素子２１６は、アルミニウムワイヤボンドなどの超伝導材料から形成されてもよい。いくつかの実装形態では、超音波ボンディングを使用して、信号線、接地線、および／またはワイヤボンド材料上に存在する酸化物（たとえば、自然酸化物）を除去して電気的接続を改善してもよい。

チップ２０２は、基板２０８上または基板２０８内に形成された１つまたは複数の超伝導体回路素子２１８を含んでもよい。図を見やすくするために、超伝導体回路素子２１８は、基板２０８から分離して示されているが、基板２０８上または基板２０８内に形成されることを理解されたい。信号線２０４および接地線２０６は、チップ２０２の超伝導体回路素子２１８のうちの１つもしくは複数に電気的に結合され、容量結合され、および／または誘導結合されてもよい。超伝導体回路素子２１８ならびに信号線２０４および／または接地線２０６は、基板２０８の表面上に形成された同じ導電層の一部であってもよい。

超伝導体回路素子２１８は、超伝導体量子回路素子を含んでもよい。超伝導体量子回路素子は、重ね合わせおよびもつれなどの量子力学的現象を利用してデータに対して演算を非決定論的に実行するように構成された回路素子を含む。これに対して、古典回路素子は一般に、データを決定論的に処理する。超伝導体量子回路素子は、対応する超伝導体臨界温度以下で超伝導特性を示す超伝導体材料を使用して形成された量子回路素子を含む。たとえば、超伝導体量子回路素子は、特に窒化チタン、アルミニウム、またはニオビウムを含んでもよい。キュービットなどの特定の量子回路素子は、複数の状態における情報を同時に表し複数の状態における情報に対して同時に作用するように構成されてもよい。いくつかの実装形態では、量子回路素子は、特に超伝導コプレーナ導波路、量子ＬＣ発振器、磁束量子キュービット、電荷量子キュービット、超伝導量子干渉計（ＳＱＵＩＤ）（たとえば、ＲＦ−ＳＱＵＩＤまたはＤＣ−ＳＱＵＩＤ）などの回路素子を含む。

いくつかの実装形態では、超伝導体材料回路素子２１８は、超伝導体古典回路素子を含む。本明細書で説明するように、古典回路素子は一般に、データを決定論的に処理する。超伝導体古典回路素子は、基本算術演算、論理演算、および／または入出力演算をデータに対して実行することによってコンピュータプログラムの命令をまとめて実行するように構成されてもよく、この場合、データは、アナログ形式またはデジタル形式で表される。いくつかの実装形態では、チップ２０２上の超伝導体古典回路素子は、電気接続部または電磁接続部を通じてチップ２０２上の量子回路素子との間でデータの送信および／または受信を行うために使用されてもよい。超伝導体古典回路素子は、特にアルミニウム、窒化チタン、またはニオビウムなどの、対応する超伝導体臨界温度以下で超伝導特性を示す超伝導体材料を使用して形成された古典回路素子を含む。超伝導体古典回路素子の例には、高速単一磁束量子（ＲＳＦＱ）デバイスが含まれる。ＲＳＦＱは、半導体デバイス、すなわち、ジョセフソン接合を使用してデジタル信号を処理するデジタル電子技術である。ＲＳＦＱ論理では、情報は磁束量子の形で記憶され、単一磁束量子（ＳＦＱ）電圧パルスの形で転送される。ジョセフソン接合は、トランジスタが半導体ＣＭＯＳ電子機器用の能動素子であるのとまったく同じようにＲＳＦＱ電子機器用の能動素子である。ＲＳＦＱは、超伝導体またはＳＦＱ論理の集合である。他の例には、たとえば、レシプロカル量子論理（ＲＱＬ）、およびバイアス抵抗器を使用しないＲＳＦＱのエネルギー効率的バージョンであるＥＲＳＦＱが含まれる。

プリント回路板の絶縁積層シートへの超伝導体材料の付着を補助するために、基板上およびビア内にベース層を堆積させ、その後、第１の層の表面上に第１の層に接触するように超伝導体材料層を堆積させてもよい。図３は、図１に示す基板１００などのプリント回路板３００の一例の概略断面図である。プリント回路板は、互いに貼り合わされた、図１に示すシート１０４、１０６などの２枚の絶縁積層シート３０２ａ、３０２ｂを含む。２枚のシート間の界面の所に導電トレース（図３には示されていない）が形成されてもよい。超伝導体材料で形成された第１の導電層３０４がシート３０２ａの上側に位置してもよく、超伝導体材料で形成された第２の導電層３０６がシート３０２ｂの下側に位置してもよい。第１および第２の導電層３０４、３０６は、特にアルミニウム、窒化チタン、またはニオビウムなどの同じ超伝導体材料またはそれぞれに異なる超伝導体材料から形成されてもよい。第１および第２の導電層３０４、３０６は、絶縁積層シート３０２ａ、３０２ｂ内のビアを通って延びるビア相互接続部３０８を介して電気的に接続される。

図３に示す例では、第１および第２の導電層３０４、３０６、ならびにビア相互接続部３０８は、ベース層３１０の表面上にこの表面に接触するように形成される。ベース層３１０は、たとえば、第１および第２の導電層３０４、３０６の超伝導体材料ならびにビア相互接続部３０８を形成する超伝導体材料の付着を可能にする導電金属を含んでもよい。たとえば、いくつかの実装形態では、ベース層３１０は銅から形成されてもよい。銅を、たとえば電気めっきによって堆積させ、次いでパターニングしてプリント回路板３００のトレースワイヤ（たとえば、信号線および接地線）の外形に整合させてもよい。ベース層３１０の厚さは、一定でなくてもよく、約５ミクロンから約５０ミクロンの間（たとえば、約２５ミクロンまたは約３５ミクロン）の厚さを含む。銅をめっきしパターニングした後、層３０４、３０６およびビア相互接続部３０８を形成する超伝導体材料がベース層３１０の表面上にベース層３１０の表面に接触するように形成されてもよい。たとえば、いくつかの実装形態では、アルミニウムをベース層３１０の表面上に電気めっきし、次いでトレースワイヤ（たとえば、信号線および接地線）の外形に整合するようにパターニングしてもよい。いくつかの実装形態では、電気めっきによって、ベース層３１０では充填されないビア内に残る空間が充填される。

本明細書で説明するように、信号／測定線を構成する導電トレースは、プリント回路板の周囲の近くまで延びてもよく、そこでマイクロ波カプラに接続する。マイクロ波カプラは、たとえば、標準型（たとえば、ＢＭＡコネクタまたはＢＮＣコネクタ）、ミニチュア型（たとえば、ミニチュアＢＮＣコネクタ）、サブミニチュア型（たとえば、ＳＭＡコネクタまたはＳＭＣコネクタ）、およびマイクロミニチュア型（たとえば、ＩＭＰコネクタ、ＭＭＣＸコネクタ、ＭＭＳコネクタ、またはＭＭＴコネクタ）を含む同軸コネクタを含んでもよい。この代わりに他のマイクロ波カプラが使用されてもよい。いくつかの実装形態では、コネクタの接地部分は、基板の接地面（たとえば、図１における接地面１０８、１１４）に結合し、一方、コネクタの信号部分は、基板の信号線（たとえば、図１における導電トレース１１６）に結合する。この結合は直接電気接続であってもよい。たとえば、カプラの接地部分は、積層シートの開口部を通って延び、開口部にはんだが充填され、２つの接地面をカプラの接地部分に電気的に接続する。同様に、カプラの信号部分は、導電トレース１１６の一部を露出させる積層シートの異なる開口部を通って延びてもよく、開口部にはんだが充填され、カプラの信号部分を導電トレース１１６に電気的に接続する。

図１に示す例示的な基板は、２枚の絶縁積層シートのみを示す。しかし、２枚よりも多くの絶縁積層シートが使用されてもよい。たとえば、３枚、４枚、５枚、または６枚以上の絶縁積層シートを貼り合わせて積層体を形成してもよい。絶縁積層シートの各対の互いに隣接する絶縁積層シート間の界面の所に、導電トレース１１６と同様な導電トレースが形成されてもよい。１番上の絶縁積層シートの外面から、絶縁積層シート間のそれぞれに異なる界面の所に形成されたそれぞれに異なる導電トレースまで延びるビアが形成されてもよい。図１と同様に、ビアは、積層体の表面上の導電トレースを積層シート同士の間の界面の所に形成された導電トレースに電気的に接続する。３枚以上の絶縁積層シートを含む積層体のそれぞれに異なる界面の所に導電トレースを形成することの利点は、必ずしも同じ平面内にすべての信号線を形成しなくてもよくなる（図１に示す構成の場合などでは同じ平面内にすべての信号線を形成する必要がある）ので、いくつかの実装形態において、信号線の密度を高くすることが可能になる場合があることである。

本明細書で説明する量子主題および量子演算の実装形態は、適切な量子回路、あるいはより一般的には、本明細書で開示する構造およびその構造均等物、またはそれらのうちの１つもしくは複数の組合せを含む量子計算システムに実装することができる。「量子計算システム」という用語は、限定はしないが、量子コンピュータ、量子情報処理システム、量子暗号システム、または量子シミュレータを含んでもよい。

量子情報および量子データという用語は、量子システムによって伝達され、量子システムに保持または記憶される情報またはデータを指し、この場合、最小の自明なシステム、たとえば、量子情報の単位を定めるシステムはキュービットである。「キュービット」という用語が、対応する文脈において２レベルシステムとして適切に近似されることがあるすべての量子システムを包含することを理解されたい。そのような量子システムは、たとえば２つ以上のレベルを含むマルチレベルシステムを含んでもよい。一例として、そのようなシステムは、原子、電子、光子、イオン、または超伝導キュービットを含んでもよい。多くの実装形態では、計算の基本状態は、接地状態および第１の励起状態に関連付けられるが、計算の状態がより高次の励起状態に関連付けられる他の構成が考えられることを理解されたい。量子メモリが量子データを長時間にわたって非常に忠実にかつ効率的に記憶することができるデバイスであり、たとえば、光が伝送に使用され、物質が、重ね合わせまたは量子コヒーレンスなどの量子データの量子機能を記憶し保存するために使用される光−物質インターフェースであることを理解されたい。

量子回路素子は、量子処理演算を実行するために使用されてもよい。すなわち、量子回路素子は、重ね合わせおよびもつれなどの量子力学的現象を利用してデータに対して演算を非決定論的に実行するように構成されてもよい。キュービットなどの特定の量子回路素子は、複数の状態における情報を同時に表し複数の状態における情報に対して同時に作用するように構成されてもよい。本開示において開示するプロセスを備えてもよい超伝導量子回路素子の例には、特にコプレーナ導波路、量子ＬＣ発振器、キュービット（たとえば、磁束量子キュービットまたは電荷量子キュービット）、超伝導量子干渉計（ＳＱＵＩＤ）（たとえば、ＲＦ−ＳＱＵＩＤまたはＤＣ−ＳＱＵＩＤ）、インダクタ、キャパシタ、伝送線、接地面などの回路素子を含む。

これに対して、古典回路素子は一般に、決定論的にデータを処理する。古典回路素子は、基本算術演算、論理演算、および／または入出力演算をデータに対して実行することによってコンピュータプログラムの命令をまとめて実行するように構成されてもよく、この場合、データは、アナログ形式またはデジタル形式で表される。いくつかの実装形態では、古典回路素子は、電気接続部または電磁接続部を通じて量子回路素子との間でデータの送信および／または受信を行うために使用されてもよい。本開示で開示するプロセスを備えてもよい古典回路素子の例には、高速単一磁束量子（ＲＳＦＱ）デバイス、レシプロカル量子論理（ＲＱＬ）デバイス、およびバイアス抵抗器を使用しないＲＳＦＱのエネルギー効率的バージョンであるＥＲＳＦＱデバイスが含まれる。他の古典回路素子が、本明細書で開示するプロセスを備えてもよい。

本明細書で開示する回路素子などの、超伝導量子回路素子および／または超伝導体古典回路素子を使用する量子計算システムの動作時には、超伝導回路素子がクライオスタット内において、超伝導体材料が超伝導特性を示すのを可能にする温度まで冷却される。

本明細書は、多くの特定の実装形態詳細情報を含むが、これらの情報は、請求されることがあるものの範囲に対する制限として解釈されるべきではなく、特定の実装形態に特有の特徴である場合がある特徴の説明として解釈すべきである。本明細書において別々の実装形態の文脈で説明した特定の特徴は、単一の実装形態として組み合わせて実現することもできる。逆に、単一の実装形態の文脈で説明した様々な特徴を複数の実装形態において別々に実施するか、または任意の適切な部分的組合せとして実施することもできる。さらに、特徴について上記では特定の組合せにおいて作用するものとして説明し、場合によっては、最初からそのように請求することがあるが、場合によっては、請求される組合せにおける１つまたは複数の特徴を組合せから抽出することができ、請求される組合せが部分的組合せまたは部分的組合せの変形例を対象としてもよい。

同様に、図面では動作が特定の順序で示されているが、このことは、そのような動作を図示の特定の順序または順序通りに実行する必要があるか、または所望の結果を実現するうえですべての図示された動作を実行する必要があると解釈すべきではない。たとえば、特許請求の範囲に記載された動作を異なる順序で実行することができ、それでも所望の結果を実現することができる。いくつかの状況では、マルチタスキングおよび並列処理が有利である場合がある。さらに、上記で説明した実装形態における様々な構成要素の分離は、すべての実装形態においてそのような分離が必要であると理解すべきではない。

いくつかの実装形態について説明した。それにもかかわらず、本発明の趣旨および範囲から逸脱せずに様々な修正が施される場合があることが理解されよう。したがって、他の実装形態も以下の特許請求の範囲内である。

１００ プリント回路板
１０２ 第１の導電層
１０４ 第１の電気絶縁積層シート
１０６ 第２の電気絶縁積層シート
１０８ 第１の導電トレース
１１０ 第２の導電トレース
１１２ 開口部
１１４ 第２の導電層
１１６ 第３の導電トレース
１１８ ビア
１２０ ビア
１２２ 接続ポート
２００ プリント回路板
２０２ チップ
２０４ 信号線
２０６ 接地線
２０８ 基板
２１０ 信号線
２１２ 接地面
２１６ａ ワイヤボンド
２１６ｂ ワイヤボンド
２１８ 超伝導体回路素子
３００ プリント回路板
３０２ａ 絶縁積層シート
３０２ｂ 絶縁積層シート
３０４ 第１の導電層
３０６ 第２の導電層
３０８ ビア相互接続部
３１０ ベース層

Claims (23)

1. プリント回路板であって、
   積層体として貼り合わされた複数の電気絶縁積層シートと、
   前記積層体の第１の外面上に配置された第１の導電層であって、第１の導電トレースと第２の導電トレースとを備える第１の導電層と、
   前記積層体の第２の外面上に配置された第２の導電層であって、前記第２の外面が前記第１の外面に対向する第２の導電層と、
   前記積層体の第１の電気絶縁積層シートと前記第１の電気絶縁積層シートのすぐ隣に位置する前記積層体の第２の電気絶縁積層シートとの間の第３の導電トレースと、
   前記第２の導電トレースから前記積層体を貫通して前記第３の導電トレースまで延びる第１のビアであって、前記第２の導電トレースを前記第３の導電トレースに電気的に接続する第１のビアとを備えるプリント回路板と、
   量子回路素子と接地接点とを備えるチップであって、前記量子回路素子が前記プリント回路板の前記第２の導電トレースに電気的に結合され、前記接地線が前記第１の導電トレースに電気的に結合されるチップとを備えるデバイス。
2. 前記第１の導電トレースおよび前記第２の導電層の各々は、対応する臨界温度以下で超伝導特性を示す超伝導体材料である、請求項１に記載のデバイス。
3. 前記超伝導体材料はアルミニウムである、請求項２に記載のデバイス。
4. 前記第３の導電トレースは銅である、請求項２に記載のデバイス。
5. 前記第２の導電トレースは、前記超伝導体材料から形成される、請求項４に記載のデバイス。
6. 前記第１のビアは、前記超伝導体材料を備え、前記第１のビア内の前記超伝導体材料は、前記第２の導電トレースを前記第３の導電トレースに物理的に接続する、請求項５に記載のデバイス。
7. 前記プリント回路板は、前記第１の導電トレースから前記積層体を貫通して前記第２の導電層まで延びる第２のビアを備え、前記第２のビアは、前記第１の導電トレースを第２の導電層に電気的に接続する、請求項１に記載のデバイス。
8. 前記第２の導電トレースおよび前記第３の導電トレースは、５０オームのインピーダンスを示すように構成される、請求項１に記載のデバイス。
9. 前記プリント回路板は、前記積層体に取り付けられたマイクロ波ローンチコネクタを備え、前記マイクロ波ローンチコネクタの外側接地接点は、前記第１の導電トレースおよび前記第２の導電層に電気的に結合され、前記マイクロ波ローンチコネクタの内側信号接点は、前記第３の導電トレースに電気的に接続される、請求項１に記載のデバイス。
10. 前記プリント回路板は、２つよりも多くの電気絶縁積層シートを備える、請求項１に記載のデバイス。
11. 前記量子回路素子はキュービットを備える、請求項１に記載のデバイス。
12. 前記量子回路素子は、キュービットに結合された測定値読出し共振器を備える、請求項１に記載のデバイス。
13. プリント回路板であって、
    積層体として貼り合わされた複数の電気絶縁積層シートと、
    前記積層体の第１の外面上に配置された第１の接地面であって、第１の超伝導体材料である第１の接地面と、
    前記積層体の前記第１の外面上において前記接地面から離れた第１の導電信号トレースと、
    前記積層体の第２の外面上に配置された第２の接地面であって、前記第２の外面が前記第１の外面に対向し、前記第２の接地面が第２の超伝導体材料である第２の接地面と、
    前記積層体の第１の電気絶縁積層シートと前記第１の電気絶縁積層シートのすぐ隣に位置する前記積層体の第２の電気絶縁積層シートとの間の第２の導電信号トレースと、
    前記第１の導電トレースから前記積層体を貫通して前記第２の導電トレースまで延びる第１のビアであって、前記第１の導電トレースを前記第２の導電トレースに電気的に接続する第１のビアとを備えるプリント回路板を備えるデバイス。
14. 前記第１の超伝導体材料と前記第２の超伝導体材料は同じ材料である、請求項１３に記載のデバイス。
15. 前記第１の超伝導体材料および前記第２の超伝導体材料はアルミニウムである、請求項１４に記載のデバイス。
16. 前記第２の導電信号トレースは銅を含む、請求項１３に記載のデバイス。
17. 前記第１の導電信号トレースは、前記第１の超伝導体材料を含む、請求項１６に記載のデバイス。
18. 前記第１のビアは、前記第１の導電トレースを前記第２の導電トレースに物理的に接続する前記第１の超伝導体材料を含む、請求項１７に記載のデバイス。
19. 前記第１の超伝導体材料はアルミニウムである、請求項１８に記載のデバイス。
20. 前記第１の接地面から前記積層体を貫通して前記第２の接地面まで延びる第２のビアを備え、前記第２のビアは、前記第１の接地面を前記第２の接地面に電気的に接続する、請求項１３に記載のデバイス。
21. 前記第１の導電信号トレースおよび前記第２の導電信号トレースは、５０オームのインピーダンスを示すように構成される、請求項１３に記載のデバイス。
22. 前記積層体に取り付けられたマイクロ波ローンチコネクタを備え、前記マイクロ波ローンチコネクタの外側接地接点が、前記第１の接地面および前記第２の接地面に電気的に接続され、前記マイクロ波ローンチコネクタの内側信号接点が、前記第２の導電信号トレースに電気的に接続される、請求項１３に記載のデバイス。
23. 前記プリント回路板は、２つよりも多くの電気絶縁積層シートを備える、請求項１３に記載のデバイス。