[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2019525470A - 半導体レーザの製造方法および半導体レーザ - Google Patents

半導体レーザの製造方法および半導体レーザ Download PDF

Info

Publication number
JP2019525470A
JP2019525470A JP2019503716A JP2019503716A JP2019525470A JP 2019525470 A JP2019525470 A JP 2019525470A JP 2019503716 A JP2019503716 A JP 2019503716A JP 2019503716 A JP2019503716 A JP 2019503716A JP 2019525470 A JP2019525470 A JP 2019525470A
Authority
JP
Japan
Prior art keywords
contact layer
partial region
substrate
layer
semiconductor laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019503716A
Other languages
English (en)
Other versions
JP6651052B2 (ja
Inventor
アルフレド レル
アルフレド レル
ゲオルク ブルデール
ゲオルク ブルデール
ジョン ブルックナー
ジョン ブルックナー
スヴェン ゲルハルト
スヴェン ゲルハルト
ムハンマド アリ
ムハンマド アリ
トーマス アドルホッホ
トーマス アドルホッホ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2019525470A publication Critical patent/JP2019525470A/ja
Application granted granted Critical
Publication of JP6651052B2 publication Critical patent/JP6651052B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/04Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042Electrical excitation ; Circuits therefor
    • H01S5/0425Electrodes, e.g. characterised by the structure
    • H01S5/04252Electrodes, e.g. characterised by the structure characterised by the material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/04Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042Electrical excitation ; Circuits therefor
    • H01S5/0425Electrodes, e.g. characterised by the structure
    • H01S5/04254Electrodes, e.g. characterised by the structure characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/04Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042Electrical excitation ; Circuits therefor
    • H01S5/0425Electrodes, e.g. characterised by the structure
    • H01S5/04256Electrodes, e.g. characterised by the structure characterised by the configuration

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Semiconductor Lasers (AREA)

Abstract

半導体レーザ(100)を製造する方法であって、以下のステップ、すなわち、半導体レーザ(100)の動作時に光(8)を生成するように実施および意図されている活性層(3)を有する半導体積層体(2)を有する基板(1)を設けるステップと、半導体積層体(2)とは反対側の基板(1)の底面(10)に、少なくとも1つの第1の部分領域(12)および少なくとも1つの第2の部分領域(13)を有する連続的なコンタクト層(11)を形成するステップと、コンタクト層(11)を少なくとも1つの第1の部分領域(12)のみにおいて局所的にアニール処理するステップと、を含む方法を開示する。さらに、半導体レーザ(100)を開示する。【選択図】図1C

Description

半導体レーザの製造方法および半導体レーザを開示する。
紫外線から赤外線までのスペクトル領域におけるレーザダイオードは、新しい市場(例えば、照明用途、投影用途、材料加工用途)をますます広げており、なぜならこれらの用途では、レーザダイオードが例えば高輝度の点で発光ダイオードより優れているためである。このようなレーザダイオードは、通常では、欠陥ができる限り少ないエピタキシャル構造(例えばGaN基板またはGaAs基板)を実質的にベースとしており、基板の裏面にn型コンタクトが形成される。実験が示すところによれば、このn型コンタクトにおいて著しい電圧降下が発生する。これは問題となることがあり、なぜならレーザダイオードの効率が低下することがあり、したがって部品の安定性にもマイナスに影響しうるためである。
特定の実施形態の少なくとも1つの目的は、半導体レーザを製造する方法を提供することである。特定の実施形態の少なくとも1つのさらなる目的は、半導体レーザを提供することである。
これらの目的は、独立請求項に係る方法および主題によって達成される。本方法および主題の有利な実施形態および発展形態は、その特徴が従属請求項に記載されており、さらに以下の説明および図面によって開示されている。
少なくとも一実施形態によれば、半導体レーザダイオードを製造する方法においては、半導体レーザダイオードの動作時に光を生成するように実施および意図されている活性層を設ける。少なくとも1つのさらなる実施形態によれば、半導体レーザダイオードは、動作時に活性領域において光を生成するように実施および意図されている少なくとも1つの活性層を有する。以下に説明されている実施形態および特徴は、本半導体レーザダイオードと、半導体レーザダイオードを製造する本方法とに、等しく適用される。
活性層は、特に、複数の半導体層を有する半導体積層体の一部とすることができる。活性層は、例えば、動作時にレーザ光を放出することのできるただ1つの活性領域を有することができる。活性領域は、少なくとも部分的に、半導体積層体と半導体積層体の上の電極層との接触面によって(すなわち電流が半導体積層体に、したがって活性層に印加されるときに通過する面によって)、定義することができる。さらに、活性領域は、少なくとも部分的に、リッジ導波路構造(ridge waveguide structure)によって(すなわち半導体積層体の半導体材料における細長い突出部の形で形成されているリッジによって)、定義することができる。さらには、活性層は、複数の活性領域を有することもでき、これらの活性領域は、説明した複数の対応する方策によって形成することができる。
半導体積層体は、特に、エピタキシャル積層体として(すなわちエピタキシャル成長した半導体積層体として)実施することができる。半導体積層体は、例えばInAlGaN系とすることができる。InAlGaN系の半導体積層体としては、特に、エピタキシャルに生成された半導体積層体が、一般には、III−V族化合物半導体材料系InAlGa1−x−yN(0≦x≦1、0≦y≦1、x+y≦1)の材料を含む少なくとも1つの層を含む、複数の異なる個別の層の積層体を備えた半導体積層体、が挙げられる。特に活性層を、このような材料系とすることができる。InAlGaN系の少なくとも1つの活性層を有する半導体積層体は、例えば、紫外線〜緑色の波長領域における電磁放射を放出することができる。これに代えて、またはこれに加えて、半導体積層体は、InAlGaP系とすることもでき、すなわち半導体積層体は複数の異なる個別の層を有することができ、そのうちの少なくとも1つの層(例:活性層)が、III−V族化合物半導体材料系InAlGa1−x−yP(0≦x≦1、0≦y≦1、x+y≦1)からなる材料を含む。InAlGaP系の少なくとも1つの活性層を有する半導体積層体は、例えば好ましくは、緑色〜赤色の波長領域における1つまたは複数のスペクトル成分を有する電磁放射を放出することができる。これに代えて、またはこれに加えて、半導体積層体は、別のIII−V族化合物半導体材料系(InAlGaAs系材料など)またはII−VI族化合物半導体材料系を含むこともできる。特に、InAlGaAs系材料を含む、半導体レーザの活性層は、赤色〜赤外線の波長領域における1つまたは複数のスペクトル成分を有する電磁放射を放出することができる。II−VI族化合物半導体材料は、第2族の少なくとも1種類の元素(Be、Mg、Ca、Srなど)と、第6族の1種類の元素(O、S、Seなど)とを有することができる。II−VI族化合物半導体材料としては、ZnO、ZnMgO、CdS、ZnCdS、MgBeOが挙げられる。
活性層、特に、活性層を有する半導体積層体は、基板上に配置することができる。特に、活性層を有する半導体積層体を有する基板を設けることができる。基板は、例えば、その上に半導体積層体が成長する成長基板として実施することができる。活性層、特に、活性層を有する半導体積層体は、ウェハとして形成された成長基板上に、エピタキシャル工程によって(例えば有機金属気相成長法(MOVPE)または分子線エピタキシ(MBE)によって)成長させることができ、さらに電気コンタクトを設けることができる。さらには、成長工程の後に成長基板を除去することも可能である。この場合、半導体積層体を、成長後に、例えばキャリア基板として実施されている基板に移載することもできる。基板は、半導体材料(上に挙げた化合物半導体材料系など)または別の材料を含むことができる。基板は、特に導電性とすることができ、例えばGaを含む。この場合、基板は、GaAs、GaP、および/またはGaNを含む、またはこのような材料からなることができる。これに代えて、またはこれに加えて、基板は、InP、SiC、Si、および/またはGeを含む、またはこのような材料からなることができる。
活性層は、例えば、光を生成するための従来のpn接合部、ダブルヘテロ構造、単一量子井戸構造(SQW構造)、または多重量子井戸構造(MQW構造)を備えていることができる。半導体積層体は、活性層に加えて、別の機能層および機能領域、例えばp型またはn型にドープされた電荷キャリア輸送層(すなわち電子またはホールの輸送層)、ドープされていないかp型またはn型にドープされた閉じ込め層、クラッド層、または導波路層、障壁層、平坦化層、バッファ層、保護層、および/または電極、およびこれらの組合せ、を備えていることもできる。さらには、半導体積層体の成長方向に垂直に、例えば半導体積層体の周囲に(すなわち半導体積層体の側面に)、バッファ層、障壁層、および/または保護層などの追加の層を配置することもできる。
さらなる実施形態によれば、半導体積層体とは反対側の基板の底面に、コンタクト層を形成する。コンタクト層は、半導体レーザの動作時に、上述した半導体積層体の上の電極層(実施によっては電極層によって活性領域を定義することができる)とともに、半導体積層体、特に活性層に、電流を印加する役割を果たす。この場合および以下では、電極層が形成されている側をエピタキシャル側と称することもあり、一方でコンタクト層が形成されている側を基板側と称することもある。コンタクト層は、少なくとも1つの第1の部分領域と、少なくとも1つの第2の部分領域とを有し、これらは隣接して形成されている。言い換えれば、少なくとも1つの第1の部分領域と少なくとも1つの第2の部分領域は、コンタクト層の連続的な部分を形成しており、特に、横方向において互いに直接隣接していることができる。横方向とは、この場合および以下では、基板の底面に平行な方向、したがって好ましくは半導体積層体の活性層および他の半導体層の主面に平行な方向、として定義される。コンタクト層が少なくとも1つの第1の部分領域および少なくとも1つの第2の部分領域を備えているとは、コンタクト層が、1つまたは複数の第1の部分領域と、1つまたは複数の第2の部分領域とを備えており、これらの部分領域すべてが横方向に隣接しており、まとまって1つの層を形成していることを意味する。特に、第1の部分領域それぞれが、少なくとも1つの第2の部分領域に直接隣接していることができ、逆も同様である。結果として、コンタクト層は、1つまたは複数の第2の部分領域(局所的に焼き戻しされている)によって互いに隔てられている複数の第1の部分領域を有することができる。少なくとも1つの第1の部分領域は、線、十字形、円、楕円、螺旋、格子、正方形、波線、から選択される1つまたは複数の幾何学形状を有することができる。
さらなる実施形態によれば、コンタクト層を、少なくとも1つの第1の部分領域のみにおいてアニール処理する。すなわち具体的には、コンタクト層は、1つまたは複数の第2の部分領域のいずれにおいてもアニール処理されず、コンタクト層の1つまたは複数の第1の部分領域において局所的にのみアニール処理される。アニール処理は、少なくとも1つの第1の部分領域において局所的に温度を高めることによってもたらすことができる。アニール処理によって、少なくとも1つの第1の部分領域においてコンタクト層の材料の混合を起こすことができる。さらには、コンタクト層の材料と基板の材料の混合を起こすことができる。したがってアニール処理によって、コンタクト層を少なくとも第1の部分領域において合金化することができる。これに対して少なくとも1つの第2の部分領域においては、コンタクト層が変化しないままとすることができ、したがって少なくとも1つの第2の部分領域においては、材料の混合、したがって合金化が起こらない。コンタクト層が積層体の形の層構造を有する場合、少なくとも1つの第2の部分領域においてはこの構造を維持することができ、その一方で少なくとも1つの第1の部分領域においては、合金化によってこの構造が変化する。したがって本明細書に記載されている半導体レーザは、少なくとも1つの第1の部分領域および少なくとも1つの第2の部分領域を有する連続的なコンタクト層を、半導体積層体とは反対側の基板の底面に有することができ、少なくとも1つの第1の部分領域がアニール処理され、少なくとも1つの第2の部分領域がアニール処理されない。少なくとも1つの第2の部分領域は、特に完成した半導体レーザにおいて、アニール処理されないままである。このことは、複数の第2の部分領域を有するコンタクト層の場合には第2の部分領域それぞれにあてはまる。
さらなる実施形態によれば、基板上のウェハの形で成長させた後、半導体積層体を、最初に、基板とは反対の側(上述したように基板側と比較してエピタキシャル側と称することもできる)において処理する。エピタキシャル側は好ましくは半導体積層体のp側とすることができ、一方で基板側は半導体積層体のn側とすることができる。これに代えて、半導体積層体の極性を逆にすることもできる。エピタキシャル側を処理するときには、例えばリッジ導波路構造を形成する(次いでその側面を誘電体によって不動態化する)ことによって、通常では多数の半導体レーザの活性領域が生成される。エピタキシャル側に接触するための電極層を、リッジ導波路構造の上に堆積させる。次いで、端面の割断を改善する、および/または、後から半導体レーザを動作させるときの動作電圧を低減する目的で、基板を薄くすることができる。次いで、基板の底面にコンタクト層を形成し、第1の領域において局所的にアニール処理することができる。基板側にコンタクト層を形成した後、ウェハ工程を完了することができる。続いてレーザ端面を割断することによって、多数の活性領域を有するレーザバー(laser bar)を作製することができる。次いで、端面にミラー特性を与えることができる。さらに、レーザバーを、より少ない活性領域を有するレーザバーに分離する、または個々のレーザに分離することができる。したがって本明細書に記載されている半導体レーザは、1つの活性領域を有する単一レーザ、または複数の活性領域を有するレーザバー、とすることができる。この場合および以下において、半導体レーザという用語は、ウェハ複合体において実行される工程ステップの場合、後から個片化される半導体レーザに対応するウェハの領域にも適用することができる。
基板側におけるコンタクトが熱的に合金化されないレーザダイオードの場合、コンタクトは不十分なオーミック挙動を示すのみである。しかしながら、最新技術においては、そのような合金化がしばしば回避され、なぜなら前に形成されたエピタキシャル側の電極層において、材料系およびコンタクトの材料に応じて250℃〜500℃の一般的な温度条件において電圧損失が発生するためである。これに加えて、合金化工程の高い温度では、コンタクトの材料(一般には積層体として堆積される)の混合が起こる。さらには、Gaを含有する基板の場合、例えば基板からのガリウムと、(例えばコンタクトの接着促進層として使用される場合における)チタンとが、部分的に部品の表面に達することがあり、対応する酸化物が形成されることにより、組立工程時にボンディングワイヤの接合または部品のはんだ付けの品質が低下する、または場合によっては妨げられることがある。
基板側コンタクトを合金化するときのエピタキシャル側コンタクトの損傷を回避する1つの可能な方法は、基板側コンタクトを合金化した後に初めてエピタキシャル側コンタクトを形成することによって、工程順序の一部を逆にすることである。しかしながらこの工程順序では、エピタキシャル側における長い工程手順(活性化、リッジ導波路構造の作製、パッシベーション、メタライゼーション、および/またはメサエッチングなど)の前に、ウェハを薄くする必要がある。したがって、この逆の工程順序の大きな欠点として、ほとんどの技術的ステップにおいて、薄くされたウェハに起因して破損の危険性が高く、したがって高い歩留り損失が予測される。
さらなる実施形態によれば、局所的なアニール処理は、照射によって実行する。特に、基板とは反対側からコンタクト層を照射する。特に、照射法としてレーザベースの照射法を使用することができる。したがって、基板とは反対側のコンタクト層の面からコンタクト層および基板の底面を照射する目的に、レーザを使用することができる。少なくとも1つの第1の部分領域においてコンタクト層を選択的に照射することは、レーザを使用することによって達成することができ、したがって局所的な加熱、したがって局所的なアニール処理を達成することができる。選択的な照射は、スキャニングによって実行することができ、したがって局所的な加熱を、第1の部分領域の大きさ、形状、および数に合わせて行うことができる。効率的に加熱するため、特に、少なくとも一部が基板によって吸収されるレーザ光を使用することができる。これに代えて、またはこれに加えて、少なくとも一部がコンタクト層の1種類または複数種類の材料によって吸収されるレーザ光を使用することができる。レーザの代替として、別の光源(1つまたは複数の発光ダイオード、および/またはハロゲンランプ、および/またはガス放電ランプからの集束光など)を使用することも可能である。
さらなる実施形態によれば、コンタクト層を、基板の底面に表面全体にわたり形成する。すなわち本半導体レーザは、特に、基板の底面を完全に覆っているコンタクト層を有する。
さらなる実施形態によれば、本半導体レーザの基板の底面の縁部領域にコンタクト層が存在しないように、コンタクト層を形成する。特に、本半導体レーザの基板の底面の周縁部領域に、コンタクト層が存在しないようにすることができ、したがってコンタクト層は、周縁部領域においては横方向に基板の縁部に達しない。コンタクト層の対応する構造化は、ウェハ複合体において(すなわち個々の半導体レーザに分離する前に)すでに行うことができ、これにより、後から分離される半導体レーザに対応する各領域が、コンタクト層の存在しない対応する縁部領域を有する。コンタクト層が存在しない領域によって、これらの領域に沿って容易に個片化することができる。特に、個片化中にコンタクト層が制御されることなく裂けることと、これに関連して意図することなくコンタクト層の「端部が剥離する」ことを防止することができる。
さらなる実施形態によれば、コンタクト層は、少なくとも1つの金属層(すなわち、1種類または複数種類の金属、金属合金、および/または金属混合物を有する層)を有する。特に、コンタクト層は、いくつかの金属層を有する積層体を有することができる。この場合、コンタクト層は、基板の底面に直接隣接する接着層(例えばTiを含む、またはTiからなる)を有することが特に好ましい。コンタクト層は、基板とは反対側の上面に、Auを含む、またはAuからなる層を有することができ、この層は、例えばワイヤボンディングの接合層として意図されて実施される。この場合、接合層は、400nmより大きいかまたは等しく、かつ1.5μmより小さいかまたは等しい厚さを有することが好ましい。コンタクト層は、これらの層の間に、1つまたは複数の別の層(例えばPt、Pd、Ni、Cr、TiWNから選択される1種類または複数種類の材料を含む、またはこのような材料からなる拡散障壁層など)を有することができる。本半導体レーザをはんだ付けする目的でコンタクト層が設けられる場合、上述した接合層の代わりに、または接合層の上に、1つまたは複数のさらなる層(例えば特に、上に挙げた材料のうちの1種類または複数種類の材料を含むさらなる拡散障壁層、および/または、Auを含む、またはAuからなり、上述した接合層より薄いさらなる層)を形成することができる。少なくとも1つの第1の部分領域における局所的なアニール処理の結果として、特に、Au含有層が脆化し、したがってワイヤボンディングまたははんだ付けにもはや適さないことがある。少なくとも1つの第2の部分領域はアニール処理されないままであるため、接合またははんだ付けによってコンタクト層を接続する目的に、この少なくとも1つの第2の部分領域を使用することができる。
さらなる実施形態によれば、基板の底面は、表面構造を有する。表面構造は、特に、少なくとも1つの第1の部分領域における凹部を有することができる。凹部は、例えば、コンタクト層を形成する前にエッチングによって形成することができる。したがって、コンタクト層の部分的なアニール処理を、部分的な表面構造(エッチングによって形成される表面構造など)と組み合わせることができる。このようにして、これらの領域において基板の厚さを小さくすることにより、動作電圧のさらなる低減を達成することができる。少なくとも1つの第1の部分領域が、本半導体レーザの基板の底面の縁部領域に位置している場合、この領域に形成される追加の凹部によって、分離を容易にすることができる。
さらなる実施形態によれば、局所的なアニール処理の後、コンタクト層のさらなる層を形成する。さらなる層は、少なくとも1つの第1の部分領域および/または少なくとも1つの第2の部分領域に、形成することができる。このさらなる層は、特に、大きな領域にわたり(すなわち第1の部分領域および第2の部分領域の上に)形成することができ、例えば、Auを有する、またはAuからなることができる。基板の底面が表面構造(すなわち特に1つまたは複数の凹部)を有する場合、平坦化の目的に、さらなる層を使用することもできる。
さらなる実施形態によれば、少なくとも1つの第1の部分領域を、少なくとも部分的に、本半導体レーザの基板の底面の縁部領域(この領域において分離が実行される)に形成する。この場合、ウェハおよび/またはレーザバーを個片化するために破断核形成(fracture nucleation)が始まるように、局所的なアニール処理によって(特に照射によって)基板も損傷するならば、有利であり得る。
さらなる実施形態によれば、本半導体レーザの半導体積層体は、リッジ導波路構造を有する。リッジ導波路構造は、特に、半導体積層体の、縦方向に延びたリッジ(尾根)形状の隆起した領域によって、形成することができる。横方向においてリッジ導波路構造の境界を画成している側面は、特に半導体積層体の上面の隣接する表面領域とともに段差輪郭を形成していることができる。少なくとも1つの第1の部分領域は、少なくとも部分的にリッジ導波路構造に平行に延びていることができ、したがってリッジ導波路構造に平行に電流を印加することができる。特に底面から基板を見たとき、少なくとも1つの第1の部分領域は、少なくとも部分的にリッジ導波路構造と重なっていることができる。これにより、基板側から活性層の活性領域のできる限り近くに電流を印加することができる。
本明細書に記載されている、コンタクト層の部分的なアニール処理、したがって部分的な合金化の利点として、まったくアニール処理されていないコンタクトと比較して、エピタキシャル電極層が熱的に損傷することなくコンタクト層のオーミック挙動が改善される。全体的には、この結果として、アニール処理されていない対応するレーザダイオードと比較して、動作電圧が著しく低減し、このことは効率の増大に反映される。記載した方法を適用する場合、極めて重要な点として、好ましくはレーザによって支援されるアニール処理工程(少なくとも1つの第1の部分領域に局所的にのみ作用する)によって、対応する局所的な合金化プロセスが起こり、したがって基板の底面におけるコンタクト層は表面全体にわたり混合することはない。これにより、後から本部品を小さい損失で電気的および熱的に組み立てることができる。特に、本明細書に記載されている工程では、Ga含有基板からのガリウム、またはコンタクト層からのチタンが、大きな領域にわたるコンタクト層の表面に達する(それにより、避けることのできない酸化の後に部品の電気特性および熱特性が低下する)ことを防止することができる。対応する酸化は、第1の部分領域の1つまたは複数において起こるのみであり、第2の部分領域の1つまたは複数においてはコンタクト層はアニール処理によって影響されないままである。後から半導体レーザをヒートシンクに取り付けるタイプ(コンタクト層が上または下に位置する)に応じて、特にコンタクト層の1つまたは複数の所望の第1の部分領域のみにおいてコンタクト層の合金化が起こる有利な設計が存在する。例えば、後から半導体レーザを、エピタキシャル側の電極層が下向きの状態でヒートシンクの上にはんだ付けによって取り付ける場合、コンタクト層の第2の部分領域をアニール処理されないままにすることができ、したがって合金化工程を省くことができる。例えば動作電流の高いハイパワーのレーザにおいて、電流をより均一に印加することが望ましい場合、このような第2の部分領域がいくつか存在することが有利なことがあり、これに対応してより多くのボンディングワイヤを使用することができる。
技術的に有利な別の組合せは、第1の部分領域によって形成される部分的なアニール処理領域に、追加の応力緩和構造を組み込むことである。これらの応力緩和構造(エッチングまたはレーザによる材料除去によって生成される)は、部品のボーイング(bowing)を低減して低損失かつ低応力の安定的な取り付けを可能にする目的で、例えば大面積チップまたはレーザバーの場合に有利であり得る。
さらなる利点、有利な実施形態、およびさらなる発展形態は、図面に関連して以下に説明する実施形態によって明らかになる。
一実施形態に係る、半導体レーザの製造方法の概略図を示している。 一実施形態に係る、半導体レーザの製造方法の概略図を示している。 一実施形態に係る、半導体レーザの製造方法の概略図を示している。 一実施形態に係る、半導体レーザの製造方法の概略図を示している。 一実施形態に係る、半導体レーザの製造方法の概略図を示している。 さらなる実施形態に係る半導体レーザの概略図を示している。 さらなる実施形態に係る半導体レーザの概略図を示している。 さらなる実施形態に係る半導体レーザの概略図を示している。 さらなる実施形態に係る半導体レーザの概略図を示している。 さらなる実施形態に係る半導体レーザの概略図を示している。 さらなる実施形態に係る半導体レーザの概略図を示している。 さらなる実施形態に係る半導体レーザの概略図を示している。 さらなる実施形態に係る半導体レーザの概略図を示している。 さらなる実施形態に係る半導体レーザの概略図を示している。 さらなる実施形態に係る半導体レーザの概略図を示している。 さらなる実施形態に係る半導体レーザの概略図を示している。 さらなる実施形態に係る半導体レーザの概略図を示している。 さらなる実施形態に係る半導体レーザの概略図を示している。 さらなる実施形態に係る半導体レーザの概略図を示している。 さらなる実施形態に係る半導体レーザの概略図を示している。 さらなる実施形態に係る半導体レーザの概略図を示している。 さらなる実施形態に係る半導体レーザの概略図を示している。 さらなる実施形態に係る半導体レーザの概略図を示している。 さらなる実施形態に係る半導体レーザの概略図を示している。 さらなる実施形態に係る半導体レーザの概略図を示している。 さらなる実施形態に係る半導体レーザの概略図を示している。 さらなる実施形態に係る半導体レーザの概略図を示している。 さらなる実施形態に係る半導体レーザの概略図を示している。 さらなる実施形態に係る半導体レーザの概略図を示している。 さらなる実施形態に係る半導体レーザの概略図を示している。 さらなる実施形態に係る半導体レーザの概略図を示している。 さらなる実施形態に係る半導体レーザの概略図を示している。 さらなる実施形態に係る半導体レーザの概略図を示している。 さらなる実施形態に係る半導体レーザの概略図を示している。 さらなる実施形態に係る半導体レーザの概略図を示している。 さらなる実施形態に係る半導体レーザの概略図を示している。 さらなる実施形態に係る半導体レーザの断面の画像を示している。 さらなる実施形態に係る半導体レーザの断面の画像を示している。 さらなる実施形態に係る半導体レーザの断面の画像を示している。
実施形態および図面において、同じ要素、類似する要素、または同じ機能の要素には、それぞれ同じ参照数字を付してある。図示した要素と、それらの互いのサイズの比率は、正しい縮尺ではないものとみなされたい。むしろ、図を見やすくする、および/または理解を助ける目的で、個々の要素(例えば、層、部品、デバイス、領域など)を、誇張して大きく示してあることがある。
図1A〜図1Eは、半導体レーザダイオード100を製造する方法の実施形態を示しており、図1Aおよび図1Bは、ウェハ複合体(wafer composite)の断面図を示している。後から個片化される半導体レーザ100に対応する領域は、図1Aおよび図1Bに縦方向の点線によって示してある。図1C〜図1Eは、個片化されて完成した半導体レーザ100の図を、光取り出し面6の方を見た図、光取り出し面6に垂直な断面によって半導体レーザダイオード100を切断した断面図、基板1の底面100の方を見た図、において示している。
図1Aに示したように、半導体レーザ100を製造するため、ウェハの形の基板1を設け、基板1は、例えば、上にエピタキシャル成長させる半導体積層体2のための成長基板である。これに代えて、基板1は、成長基板上に成長した半導体積層体2を成長後に移載する先のキャリア基板とすることもできる。基板1は、例えばGaNから作製することができ、この基板上に、InAlGaN化合物半導体材料系の半導体積層体2を成長させる。これに加えて、基板1および半導体積層体2の別の材料(特に発明の概要のセクションで説明した材料)も可能である。半導体積層体2は活性層3を有し、活性層3は、動作時に光8(特に、レーザしきい値を超えたときのレーザ光)を生成し、図1Dに示したように光取り出し面6として形成されている端面を介してその光を放出するのに適している。活性層3に加えて、半導体積層体2は、さらなる半導体層(クラッド層、導波路層、障壁層、電流拡散層、および/または電流制限層など)(図を簡潔にするため示していない)を含むことができる。特に、半導体積層体2は、それぞれの半導体層によって形成されているn型にドープされた側およびp型にドープされた側を有することができ、これらの間に活性層3が配置されている。一例として、図示した実施形態における半導体積層体2は、基板1の上に、最初にn型ドープ半導体層を成長させ、次に活性層3を成長させ、活性層3の上にp型ドープ層を成長させたものである。これに代えて、特に基板1がキャリア基板によって形成されている場合、基板1の上の半導体積層体2の逆の極性も可能である。
基板1とは反対の半導体積層体2の側に(すなわちエピタキシャル側に)、電極層4が形成され、電極層4は、エピタキシャル側から半導体積層体2に電気的に接触するために設けられる。電極層4は、例えば、次の金属、すなわちAg、Al、Au、Pt、Pd、のうちの1種類または複数種類を含むことができる。基板1とは反対側の半導体積層体2の上面に、基板1とは反対側の半導体積層体2の面から半導体材料の一部を除去することによって、リッジ導波路構造9を形成する。リッジ導波路構造9は、縦方向に延びており、横方向における両側の境界が側面によって画成される。リッジの側面と、半導体積層体2の残りの上面を、パッシベーション材料19(例えば、Si、Al、Tiから選択される1種類または複数種類の材料を有する電気絶縁性の酸化物、窒化物、または酸窒化物)によって覆う。リッジ導波路構造9の側面では半導体材料からパッシベーション材料19に遷移する理由で屈折率が変化することに起因して、活性層3において生成される光のいわゆる屈折率誘導(index guidance)をもたらすことができ、このことを実質的に活性領域5の形成につなげることができる。活性領域5は、生成された光がレーザ動作においてその中でガイドされて増幅される、半導体積層体2内の領域を示す。これに代えて、半導体レーザダイオード100を、リッジ導波路構造を持たないいわゆるワイドストライプレーザダイオード(wide-strip laser diode)として設計することもできる。
さらには、ウェハ複合体を個片化した後、光取り出し面6および反対側の裏面7(これらは図1Cおよび図1Dに示したように、半導体積層体2および基板1の側面を形成している)に、反射層もしくは反射積層体、または部分反射層もしくは部分反射積層体、または反射防止層もしくは反射防止積層体(これらは簡潔さのため示しておらず、半導体積層体2の中に光共振器を形成するために配置される)を形成することができる。
活性層3を有する半導体積層体2を有する基板1を設ける、図1Aに示した方法ステップの後、図1Bに示したように、半導体積層体2とは反対側の基板1の底面10に、コンタクト層11を堆積させる。コンタクト層11は、半導体積層体2の上の電極層4とともに、半導体レーザ100の動作時に、半導体積層体2、特に活性層3に電流を注入する役割を果たす。コンタクト層11は、少なくとも1つの第1の部分領域12と、少なくとも1つの第2の部分領域13とを有し、これらは連続的に形成される。この少なくとも1つの第1の部分領域12と、少なくとも1つの第2の部分領域13は、コンタクト層11の連続的な部分を形成しており、横方向において互いに直接隣接している。特に、第1のコンタクト層11は、大きな領域にわたり形成され、すべての第1および第2の部分領域12,13は、形成した直後には同じ構造および同じ組成を有する。以下のいくつかの例において示すように、後から個片化される半導体レーザ100の縁部領域にコンタクト層11が存在しないようにする場合、それに応じてウェハ複合体においてコンタクト層をさらに構造化することができ、したがって隣り合う半導体レーザの境界において(すなわち図1Aおよび図1Bに示した縦方向の点線の領域において)底面10にコンタクト層11が存在しない。
図示した実施形態においては、コンタクト層11は、単一の層、または好ましくは複数の金属層を有する層構造、を有する。特に、コンタクト層11は、基板1の底面10に直接接する接着促進層(例えばTiからなる、またはTiを含む)と、接着促進層の上の1つまたは複数の拡散障壁層(例えばPt、Pd、Ni、Cr、TiWNから選択される1種類または複数種類の材料からなる、またはこのような材料を含む)と、拡散障壁層の上の層(Auからなる、またはAuを含む)、を備えていることができる。半導体レーザ100が電極層4によってヒートシンクにはんだ付けされ、かつコンタクト層11にはボンディングワイヤによって電気的に接続される場合、コンタクト層11のうちAuを含む、またはAuからなる一番上の層は、好ましくは400nmより大きいかまたは等しく、かつ1.5μmより小さいかまたは等しい厚さを有することができる。半導体レーザ100がコンタクト層11によってヒートシンクの上にはんだ付けされる場合には、コンタクト層は、上述したAu層の上に、またはAu層の代わりに、1つまたは複数のさらなる拡散障壁層と、より小さい厚さを有するさらなる層(Auからなる、またはAuを含む)とを有することができる。
コンタクト層11を形成した後、図1Bに示したように、コンタクト層11を、少なくとも1つの第1の部分領域12において、照射90によってアニール処理する。特に、少なくとも1つの第1の部分領域12のみにおいてコンタクト層11をアニール処理し、第2の部分領域においてはコンタクト層11をアニール処理しない。照射90(特に好ましくは光源によって供給される)により、少なくとも1つの第1の部分領域12において局所的に温度が上昇し、コンタクト層11の少なくとも1つの第1の部分領域12の材料と基板1とが混合する。したがってアニール処理によって、少なくとも1つの第1の部分領域12においてコンタクト層11の少なくとも一部の合金化をもたらすことができ、その一方でコンタクト層11は、少なくとも1つの第2の部分領域13においては変化しないままであり、この領域では材料の混合、したがって合金化が起こらない。特に、完成した半導体レーザ100において、少なくとも1つの第2の部分領域13はアニール処理されないままである。照射は、レーザ光によって実施されることが好ましく、レーザ光は、例えば、スキャニングによって少なくとも1つの第1の部分領域12をカバーすることができ、レーザ光は少なくとも一部が基板1によって吸収される波長を有することが特に好ましい。
少なくとも1つの第1の部分領域12のみにおいて局所的にアニール処理することによって、上述したように、この領域において特にコンタクト層11の層構造が変化し、基板1とコンタクト層11との間の界面において、それぞれの材料の少なくとも一部が溶けることにより材料の混合物が生成される。これによって、本発明者が実験によって何度か実証したように、半導体レーザ100のフラックス電圧(flux voltage)が著しく改善される。さらに、少なくとも1つの部分領域12を局所的にアニール処理する結果として、Au含有層が脆化し、また、接着促進層からのTiおよび/または基板1からのGaが表面まで移動し、表面において酸化することがある。結果としてコンタクト層11は、少なくとも1つの第1の部分領域12においては、もはや容易に接合またははんだ付けすることができないが、上述した低い接触抵抗を有する。しかしながら、アニール処理されていない少なくとも1つの第2の部分領域13においては、コンタクト層11はその所望の構造および良好な接合性またははんだ付け性を維持している。図示した実施形態においては、第1の部分領域12は、端面の間に(すなわち光取り出し面6から裏面7まで)、リッジ導波路構造9に平行な帯状に延びており、半導体積層体2の成長方向に沿った方向に見たとき、リッジ導波路構造9と重なっている。言い換えれば、第1の部分領域12はリッジ導波路構造9の下方に配置されており、したがって動作時に半導体積層体2の中の最短の電流経路が達成される。
局所的にアニール処理した後、ウェハ複合体を半導体レーザ100に個片化し、そのうちの1つを図1C〜図1Eに示してある。図示した実施形態においては、個片化された半導体レーザ100におけるコンタクト層11は、アニール処理された帯状の第1の部分領域12を有し、この第1の部分領域12は、純粋に例示的に、リッジ導波路構造9に平行に延びておりかつリッジ導波路構造9と重なっており、アニール処理されていない2つの第2の部分領域13の間に配置されている。一部のみが合金化されているコンタクト層11によって、半導体レーザ100は低減したフラックス電圧を示し、これにより部品の効率が向上し、したがって部品の安定性も改善される。その一方で、コンタクト層11のうち合金化されていない領域によって、信頼性が高く損失の小さい、熱的に最適化されたはんだ付けまたは接合工程のために、上述したように良好な取り付け性が確保される。
図1A〜図1Eに示した第1および第2の部分領域12,13の形状、大きさ、および数は、単なる例として理解されたい。特に、コンタクト層11は、さまざまな幾何学配置における複数の第1の部分領域12および/または複数の第2の部分領域13を有することができる。例えば、第1の部分領域12は、線、十字形、円、楕円、螺旋、格子、正方形、波線、蛇行線、およびこれらの組合せ、から選択される1つまたは複数の幾何学形状を有することができる。以降の図には、半導体レーザ100のさらなる実施形態を、特に明記されていない限りは図1Eに対応する表現形態において示してあり、これらの図は、第1の部分領域12および第2の部分領域13の多数の可能なバリエーションによるコンタクト層11を示している。コンタクト層11の第1の部分領域12および第2の部分領域13の図示したさまざまなバリエーションは、特に、互いに組み合わせることもできる。
図2Aに示した半導体レーザ100は、前の実施形態と同様に、基板の底面の表面全体にわたり形成されておりかつ基板の底面を完全に覆っているコンタクト層11を有する。しかしながらこのコンタクト層11は、前の実施形態とは異なり、2つの第1の部分領域12を有し、横方向においてこれらの間に第2の部分領域13が配置されている。理解しやすいように、リッジ導波路構造9の純粋に例示的な位置も、点線領域によって示してある。2つの第1の部分領域12は、基板の底面の側縁部領域に配置されている。これにより基板の縁部から電流を均一に印加することができ、その一方で、第1の部分領域12の間の第2の部分領域13は、ボンディングワイヤによる電気的接続、またははんだ付けによる組み立てを目的としている。さらには、第1の部分領域12における局所的なアニール処理により(特に照射により)、個片化するための破断核形成が結果として形成されるように基板も損傷するならば、有利であり得る。図2Aに示した構造は、いわゆるスクライブ構造(scribing structure)と称することもできる。基板の底面の縁部領域に第1の部分領域12を有する以下の実施形態においても、合金構造と、個片化を改善するための破断核形成とを、同様に有利に組み合わせることができる。
図2Bは、基板1の底面10の縁部領域にコンタクト層11が存在しない実施形態を示している。特に、この半導体レーザ100は、コンタクト層11が存在しない、底面10の横方向周縁部領域(laterally circumferential edge region)を有する。このような構造化されたコンタクト層11は、個片化に関して有利なことがあり、なぜなら例えば個片化工程時における端面の割断時にコンタクト層11が制御されることなく裂けることを回避できるためである。
図3Aは、コンタクト層11の実施形態を示しており、第1の部分領域12がリッジ導波路構造9に沿って2つの第2の部分領域13の間に配置されていることは、図1A〜図1Eにおいて説明した実施形態に対応している。この実施形態では、半導体積層体内の最短の電流経路が達成される。しかしながら図1A〜図1Eの実施形態とは異なり、図2Bの実施形態に関連して説明したように、基板1の底面10の周縁部領域にコンタクト層11が存在しない。
図3Bおよび図3Cに示した実施形態においては、コンタクト層11は、リッジ導波路構造9に平行でありかつリッジ導波路構造9と重なっているいくつかの第1の部分領域12を有し、これらの第1の部分領域12は、連続的な第2の部分領域13によって互いに隔てられている。連続的な第2の部分領域13によって、コンタクト層11の横方向導電率の改善を達成することができる。
図4Aは、4つの第2の部分領域13を互いに隔てている十字形状の第1の部分領域12を有するコンタクト層11の実施形態を示している。例えば、第2の部分領域13それぞれを、ボンディングワイヤの接続用に設けることができ、これにより、例えば高電流用途向けに高電流の注入を達成することができる。図4Bは、基板へのコンタクト層11の電気的接続を改善するため、第1の部分領域12が周縁部領域に追加的に形成されている例を示している。図4Cに示した実施形態は、前の2つの実施形態と比較して、6つの第2の部分領域13を示しており、これらは連続的な第1の部分領域12によって互いに隔てられている。これに代えて、より多くの部分領域13、またはより少ない部分領域13も可能である。
図4Dに示した実施形態は、ここまでの実施形態と比較して、それぞれリッジ導波路構造9に平行であり、かつビーム方向に沿って2つのグループに配置されている複数の第1の部分領域12、を示している。第1の部分領域12のグループそれぞれは、放射方向に垂直な方向に複数の第1の部分領域12を有する。第2の部分領域13は連続的に形成されている。第2の部分領域13は、放射方向において、光取り出し面と第1の部分領域12のグループの一方との間と、部分領域12の2つのグループの間と、裏面と2つのグループの他方との間とに、点線によって示したように、それぞれがボンディングワイヤの接続用に設けられている1つまたは複数の領域を有する。これにより、高性能ダイオードにおいて高電流の注入を達成することができる。図示した第1の部分領域12および第1の部分領域12のグループの数、大きさ、および密度は、単なる例示にすぎず、半導体レーザダイオードに関する要件に応じて変えることもできることを理解されたい。
図5A〜図5Cに示した実施形態は、図4A〜図4Cに関連して説明した実施形態に対応しており、図4A〜図4Cにおける第2の部分領域13(互いに隔てられている)それぞれが、図5A〜図5Cの実施形態では、コンタクト層11の横方向導電率を改善する目的で、連続的な第2の部分領域13として形成されている。
図6Aは、横方向において第2の部分領域13を完全に囲んでいる、基板の底面の横方向周縁部における第1の部分領域12、を有するコンタクト層11の実施形態を示している。図6Bの実施形態では、これとは異なり、端面における、リッジ導波路構造が配置されている領域が省かれている。これに対して、図6Cに示した実施形態のコンタクト層11は、縁部に沿った周囲に第1の部分領域12を有し、この第1の部分領域12は、基板へのコンタクト層11のより均一な電気的接続を可能にする目的で、中央領域に突き出した指状の構造を追加的に有する。
図7A〜図7Cおよび図8A〜図8Cに示した実施形態は、蛇状または蛇行形状の第1の部分領域12、および螺旋形状の第1の部分領域12を有する。図7Aおよび図8Aでは、基板1の底面10の周縁部領域にコンタクト層11が存在せず、一方で図7Bおよび図8Bの実施形態のコンタクト層11は、表面全体にわたり形成されている。図7Cおよび図8Cに示した実施形態は、図2Aに関連して上述した、個片化を容易にするためのスクライブ構造の形の、縁部における追加の第1の部分領域12を示している。
図9Aおよび図9Bは、周縁部領域を除いて(図9A)、または表面全体にわたり(図9B)形成されているコンタクト層11を示しており、このコンタクト層11は、対応する第2の部分領域13によって互いに隔てられている円形の第1の部分領域12を有する。図9Cは、コンタクト層11の横方向導電率を改善するために連続的な第2の部分領域13が形成されるように、円形の第1の部分領域12が開いている実施形態を示している。
ここまでの例において説明した半導体レーザ100は、シングルエミッタとして設計されているが、図10A〜図10Dには、レーザバーとして設計されている半導体レーザ100を示してあり、これらの半導体レーザ100それぞれは、レーザ光を放出するための複数のリッジ導波路構造9およびしたがって複数の活性領域を有する。図10A〜図10Dにおけるリッジ導波路構造9の数は、純粋に例として理解されるものとし、好ましくは2以上50以下の数とすることができる。各場合においてコンタクト層11は、基板の底面に連続的に形成することができ、このコンタクト層11は、周縁部と、純粋に例として、隣り合う活性領域の間とに(図10A)、または隣り合う活性領域の対の間(図10B)とに、第1の部分領域12を有する。図10Cに示したように、第1の部分領域12が活性領域を横切って延びていることもできる。さらには、図10Dに示したように、活性領域の間に第1の部分領域12を配置することもできる。第1の部分領域12および第2の部分領域13の図示した形状の代替形状として、これらの部分領域を、別の実施形態において説明したように設計することもできる。
図11Aは、さらなる実施形態に係る半導体レーザ100を、コンタクト層11の方を見た図と、図示した断面AAに沿った断面図の一部とにおいて示しており、この実施形態では、基板1は、凹部として形成されている表面構造20を底面10に有する。コンタクト層11は、第1および第2の部分領域12,13に関して、例として、図4Aに関連して上述したように実施されている。これに代えて、表面構造20を、任意の別の実施形態と組み合わせることもできる。底面10に形成されているコンタクト層11は、凹部に配置されている少なくとも1つの第1の部分領域12を有する。特に、この少なくとも1つの第1の部分領域12は、本実施形態に示したように凹部全体を覆うことができる。言い換えれば、コンタクト層11の第1の部分領域12が形成されているところには、基板1の底面10における凹部も存在する。表面構造20は、1つまたは複数の凹部の経路に関して、第1の部分領域12など、上述した実施形態に関連して示したように形成することができる。
表面構造は、基板1の底面10にコンタクト層11を形成する前に、例えばエッチングまたはレーザアブレーションによって作製することができる。次いで、コンタクト層11の部分的なアニール処理時に、1つまたは複数の凹部が1つまたは複数の第1の部分領域12によって覆われるように、表面構造20に沿ったレーザ照射によって底面10をスキャンすることができる。表面構造20によって、例えば、第1の部分領域12と基板1との間の接触面積を大きくすることができ、また、第1の部分領域12の範囲において基板の厚さを小さくすることができ、これにより半導体導体レーザ100の電気抵抗を下げることができる。さらには、表面構造によって、合金構造と応力緩和構造の組合せに起因する応力に関して改善することができる。
図11Bには、実施形態に係る半導体レーザ100を、コンタクト層11の方を見た図と、断面AAに沿った断面図の一部とにおいて、示してある。図11Aの実施形態と比較すると、図11Bの実施形態におけるコンタクト層11は、第1の部分領域12および第2の部分領域13の全体にわたるさらなる層14(局所的にアニール処理した後に形成される)を有する。少なくとも1つの第1の部分領域12のみ、または少なくとも1つの第2の部分領域13のみに、さらなる層14を形成することもできる。さらなる層14は、図示したように大きな領域にわたり(すなわちすべての第1および第2の領域12,13の上に)形成することができ、例えば、Auを有する、またはAuからなることができる。基板1の底面10が表面構造20(すなわち特に、図示した実施形態におけるように1つまたは複数の凹部)を有する場合、さらなる層14は、特に、平坦化(表面構造20を平らにならす)の役割を果たすこともできる。さらなる層14は、説明した他のすべての実施形態のコンタクト層11の一部とすることもできる。
図11Cは、さらなる実施形態に係る半導体レーザ100を、コンタクト層11の方を見た図と、図示した断面AAに沿った断面図の一部とにおいて示しており、この実施形態では、表面構造20は、基板1の底面10の縁部領域における凹部を有する。同時に、この縁部領域におけるコンタクト層11は、縁部領域に第1の部分領域12が形成されるように局所的にアニール処理されている。コンタクト層11は、第1の部分領域12および第2の部分領域13に関して、例として、図6Bに関連して上述したように実施されている。これに代えて、表面構造20を、縁部における凹部と組み合わせる、または任意の別の実施形態と組み合わせることができる。凹部を形成する溝と、凹部を覆うチップ縁部における局所的に合金化された第1の部分領域12とを組み合わせることによって、コンタクト層11と基板1との間の電気的接触を改善できるのみならず、個片化工程も改善することができる(特に、縁部における凹部の領域で基板1を割断することによる)。この結果として、特に、端面の割断品質を改善することができる。
図12A〜図12Cは、純粋に例示的に、図2Aに関連して上述した実施形態として実施された半導体レーザの断面の画像を示している。コンタクト層11の局所的にアニール処理された第1の部分領域12と、アニール処理されていない第2の部分領域13とが、明確に見えている。
図に示した実施形態は、互いに組み合わせることもできる(たとえそのような組合せすべてが明示的に示されていない場合でも)。さらには、図に示した実施形態は、発明の概要のセクションの説明による追加の特徴および/または代替の特徴を有することができる。
ここまで、本発明について実施形態に基づいて説明してきたが、本発明はこれらの実施形態に限定されない。むしろ本発明は、新規の各特徴および特徴の各組合せ(特に特許請求項における特徴の各組合せを含む)を包含しており、これらの特徴または特徴の組合せは、それ自体が特許請求項あるいは実施形態に明示的に説明されていない場合であっても、本発明に含まれる。
本特許出願は、独国特許出願第102016120685.7号の優先権を主張し、この文書の開示内容は参照により本明細書に組み込まれる。
1 基板
2 半導体積層体
3 活性層
4 電極層
5 活性領域
6 光取り出し面
7 裏面
8 光
9 リッジ導波路構造
10 底面
11 コンタクト層
12 第1の部分領域
13 第2の部分領域
14 層
20 表面構造
19 パッシベーション層
90 照射
100 半導体レーザダイオード

Claims (15)

  1. 半導体レーザ(100)を製造する方法であって、以下のステップ、すなわち、
    − 前記半導体レーザ(100)の動作時に光(8)を生成するように実施および意図されている活性層(3)を有する半導体積層体(2)を有する基板(1)を設けるステップと、
    − 前記半導体積層体(2)とは反対側の前記基板(1)の底面(10)に、少なくとも1つの第1の部分領域(12)および少なくとも1つの第2の部分領域(13)を有する連続的なコンタクト層(11)を形成するステップと、
    − 前記コンタクト層(11)を前記少なくとも1つの第1の部分領域(12)のみにおいて局所的にアニール処理するステップと、
    を含む、方法。
  2. 前記局所的にアニール処理するステップが、レーザベースの照射工程(90)によって実行される、請求項1に記載の方法。
  3. 前記レーザベースの照射法(90)が、前記基板(1)によって少なくとも一部が吸収されるレーザ光を使用する、請求項2に記載の方法。
  4. 前記コンタクト層(11)が、前記基板(1)の前記底面(10)に、表面全体にわたり形成される、請求項1から請求項3のいずれか1項に記載の方法。
  5. 前記コンタクト層(11)が、前記基板(1)の前記底面(10)を、縁部領域を除いて表面全体にわたり覆う、請求項1から請求項3のいずれか1項に記載の方法。
  6. 前記コンタクト層(11)が複数の層を備えている、請求項1から請求項5のいずれか1項に記載の方法。
  7. アニール処理の後に、前記コンタクト層(11)のさらなる層(14)が形成される、請求項6に記載の方法。
  8. 前記さらなる層(14)が、少なくとも前記第1の部分領域(12)に形成される、請求項7に記載の方法。
  9. 前記コンタクト層(11)の前記少なくとも1つの第1の部分領域(12)が、前記基板(1)の前記底面(10)における凹部に形成される、請求項1から請求項8のいずれか1項に記載の方法。
  10. 前記コンタクト層(11)が、1つまたは複数の第2の部分領域(13)によって互いに隔てられておりかつ局所的にアニール処理されている複数の第1の部分領域(12)、を有する、請求項1から請求項9のいずれか1項に記載の方法。
  11. 前記少なくとも1つの第1の部分領域(12)が、前記コンタクト層(11)の縁部領域に配置される、請求項1から請求項10のいずれか1項に記載の方法。
  12. 前記半導体積層体(2)がリッジ導波路構造(9)を備えており、前記少なくとも1つの第1の部分領域(12)が前記リッジ導波路構造(9)に平行に延びる、請求項1から請求項11のいずれか1項に記載の方法。
  13. 前記基板(1)の前記底面(10)から見たとき、前記少なくとも1つの第1の部分領域(12)が前記リッジ導波路構造(9)と重なっている、請求項12に記載の方法。
  14. 前記少なくとも1つの第1の部分領域(12)が、線、十字形、円、楕円、螺旋、格子、正方形、波線、蛇行線から選択される1つまたは複数の幾何学形状を有する、請求項1から請求項13のいずれか1項に記載の方法。
  15. 半導体レーザ(100)であって、
    − 前記半導体レーザ(100)の動作時に光(8)を生成するように実施および意図されている活性層(3)を有する半導体積層体(2)を有する基板(1)と、
    − 前記半導体積層体(2)とは反対側の前記基板(1)の底面(10)におけるコンタクト層(11)と、
    を備えており、
    前記コンタクト層(11)が、隣接して形成されている少なくとも1つの第1の部分領域(12)および少なくとも1つの第2の部分領域(13)を有し、
    前記少なくとも1つの第1の部分領域(12)がアニール処理されており、前記少なくとも1つの第2の部分領域(13)がアニール処理されていない、
    半導体レーザ(100)。
JP2019503716A 2016-10-28 2017-10-25 半導体レーザの製造方法および半導体レーザ Active JP6651052B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102016120685.7 2016-10-28
DE102016120685.7A DE102016120685A1 (de) 2016-10-28 2016-10-28 Verfahren zur Herstellung eines Halbleiterlasers und Halbleiterlaser
PCT/EP2017/077318 WO2018077954A1 (de) 2016-10-28 2017-10-25 Verfahren zur herstellung eines halbleiterlasers und halbleiterlaser

Publications (2)

Publication Number Publication Date
JP2019525470A true JP2019525470A (ja) 2019-09-05
JP6651052B2 JP6651052B2 (ja) 2020-02-19

Family

ID=60164730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019503716A Active JP6651052B2 (ja) 2016-10-28 2017-10-25 半導体レーザの製造方法および半導体レーザ

Country Status (5)

Country Link
US (2) US10910226B2 (ja)
JP (1) JP6651052B2 (ja)
CN (1) CN109891691B (ja)
DE (1) DE102016120685A1 (ja)
WO (1) WO2018077954A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018114133B4 (de) 2018-06-13 2024-05-08 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterlaser und Herstellungsverfahren für einen Halbleiterlaser

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100790964B1 (ko) * 2000-02-16 2008-01-04 니치아 카가쿠 고교 가부시키가이샤 질화물반도체 레이저소자
US6657237B2 (en) * 2000-12-18 2003-12-02 Samsung Electro-Mechanics Co., Ltd. GaN based group III-V nitride semiconductor light-emitting diode and method for fabricating the same
DE10141352A1 (de) 2001-08-23 2003-06-05 Osram Opto Semiconductors Gmbh Verfahren zur Oberflächenbehandlung eines Halbleiters
US7262468B2 (en) 2001-12-28 2007-08-28 Texas Instruments Incorporated Method and system for reducing charge damage in silicon-on-insulator technology
US20050104072A1 (en) * 2003-08-14 2005-05-19 Slater David B.Jr. Localized annealing of metal-silicon carbide ohmic contacts and devices so formed
DE102004061865A1 (de) * 2004-09-29 2006-03-30 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Dünnfilmhalbleiterchips
JP4884698B2 (ja) * 2005-04-27 2012-02-29 シャープ株式会社 半導体装置の製造方法、半導体レーザ装置、光伝送モジュールおよび光ディスク装置
US20100200863A1 (en) * 2005-07-08 2010-08-12 Nec Corporation Electrode structure, semiconductor device, and methods for manufacturing those
KR101041843B1 (ko) * 2005-07-30 2011-06-17 삼성엘이디 주식회사 질화물계 화합물 반도체 발광소자 및 그 제조방법
US7880192B2 (en) * 2006-01-11 2011-02-01 Panasonic Corporation Nitride semiconductor light emitting element and nitride semiconductor light emitting device
JP5056142B2 (ja) * 2006-05-11 2012-10-24 日亜化学工業株式会社 窒化物半導体レーザ素子の製造方法及び窒化物半導体レーザ素子
US8169078B2 (en) 2006-12-28 2012-05-01 Renesas Electronics Corporation Electrode structure, semiconductor element, and methods of manufacturing the same
JP2009158745A (ja) * 2007-12-27 2009-07-16 Mitsubishi Electric Corp 半導体装置の製造方法
JP5316784B2 (ja) * 2008-06-11 2013-10-16 株式会社リコー 面発光レーザ素子、面発光レーザアレイ、光走査装置及び画像形成装置
DE102009015314B4 (de) * 2009-03-27 2023-04-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterlaservorrichtung
KR101701337B1 (ko) * 2009-12-22 2017-02-01 가부시키가이샤 도쿠야마 Ⅲ족 질화물 반도체의 n형 접촉 전극과 그 형성 방법 및 그를 포함하는 III족 질화물 반도체
CN101908591A (zh) * 2010-06-23 2010-12-08 山东华光光电子有限公司 一种SiC衬底LED的欧姆接触电极制备方法
WO2012127778A1 (ja) * 2011-03-24 2012-09-27 パナソニック株式会社 窒化物半導体発光素子
DE102011100175B4 (de) * 2011-05-02 2021-12-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Laserlichtquelle mit einer Stegwellenleiterstruktur und einer Modenfilterstruktur
CN103001119B (zh) * 2011-09-16 2015-06-24 山东浪潮华光光电子有限公司 一种基于SiC衬底的倒装激光器芯片及其制作方法

Also Published As

Publication number Publication date
CN109891691B (zh) 2021-03-12
US20200028024A1 (en) 2020-01-23
JP6651052B2 (ja) 2020-02-19
US20210111030A1 (en) 2021-04-15
WO2018077954A1 (de) 2018-05-03
US11935755B2 (en) 2024-03-19
CN109891691A (zh) 2019-06-14
US10910226B2 (en) 2021-02-02
DE102016120685A1 (de) 2018-05-03

Similar Documents

Publication Publication Date Title
US20240042166A1 (en) Semiconductor light-emitting device
TWI736544B (zh) 發光元件及其製造方法
US11626707B2 (en) Semiconductor laser diode
JP4860024B2 (ja) InXAlYGaZN発光素子及びその製造方法
JP2011055003A (ja) 成長基板が除去された窒化物レーザダイオードの構造及び窒化物レーザダイオードアレイ構造の製造方法
TWI266462B (en) Nitride-based compound semiconductor light emitting device, structural unit thereof, and fabricating method thereof
US20060006398A1 (en) Nitride-based compound semiconductor light emitting device and fabricating method thereof
JP2007335877A (ja) 発光ダイオードおよびその製造方法
JPWO2020110783A1 (ja) 半導体レーザ装置
JP4597796B2 (ja) 窒化物系化合物半導体発光素子およびその製造方法
US11935755B2 (en) Method of producing a semiconductor laser and semiconductor laser
US20210143306A1 (en) Semiconductor light-emitting device
US9287481B2 (en) Vertical nitride semiconductor device and method for manufacturing same
US8742395B2 (en) Semiconductor light emitting device
JP4570683B2 (ja) 窒化物系化合物半導体発光素子の製造方法
CN115148870A (zh) 垂直发光二极管及其制备方法
JP2016195176A (ja) 窒化物半導体発光素子
JP2015130399A (ja) 発光素子及びその製造方法
KR20070039195A (ko) 열적 안정성이 개선된 반도체 소자 및 이의 제조방법
JP2017005156A (ja) 半導体発光素子及びその製造方法
CN116998073A (zh) 半导体激光器
JP2016195170A (ja) 半導体発光素子の製造方法、半導体発光素子

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190124

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190124

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190723

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190726

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200121

R150 Certificate of patent or registration of utility model

Ref document number: 6651052

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250