[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2019220824A - 発振回路および発振回路の制御方法 - Google Patents

発振回路および発振回路の制御方法 Download PDF

Info

Publication number
JP2019220824A
JP2019220824A JP2018116316A JP2018116316A JP2019220824A JP 2019220824 A JP2019220824 A JP 2019220824A JP 2018116316 A JP2018116316 A JP 2018116316A JP 2018116316 A JP2018116316 A JP 2018116316A JP 2019220824 A JP2019220824 A JP 2019220824A
Authority
JP
Japan
Prior art keywords
voltage value
reference voltage
circuit
signal
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018116316A
Other languages
English (en)
Other versions
JP7206062B2 (ja
Inventor
民夫 堀江
Tamio Horie
民夫 堀江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2018116316A priority Critical patent/JP7206062B2/ja
Publication of JP2019220824A publication Critical patent/JP2019220824A/ja
Application granted granted Critical
Publication of JP7206062B2 publication Critical patent/JP7206062B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】三角波信号の周波数が高い場合においてもオーバーシュートが抑制された適正な波形の三角波信号を生成できる発振回路および発振回路の制御方法を提供する。【解決手段】基準電圧値切替回路は、キャパシタの放電から充電に切り替えるために基準信号の基準電圧値を三角波信号の下限電圧値から上限電圧値に切り替え、キャパシタの充電から放電に切り替えるために基準信号の基準電圧値を上限電圧値から下限電圧値に切り替え、基準信号調整回路は、基準電圧値が上限電圧値に切り替えられたときに、充放電制御回路に出力される基準電圧値が上限電圧値より低い第1基準電圧値になるように基準信号を調整し、基準電圧値が下限電圧値に切り替えられたときに、充放電制御回路に出力される基準電圧値が下限電圧値よりも高く第1基準電圧値より低い第2基準電圧値になるように基準信号を調整する。【選択図】図1

Description

本発明は、発振回路および発振回路の制御方法に関する。
従来、発振回路においては、外付けコンデンサへの定電流による充放電電圧をコンパレータで閾値電圧と比較し、比較結果に応じて充放電を切り替えることで、外付けコンデンサの電圧に応じた三角波信号を生成していた。
特開2003−188693号公報
しかしながら、従来は、高周波の三角波信号を生成する場合に、コンパレータの応答遅れによって三角波信号のオーバーシュートが発生してしまい、高周波に適切に対応することができないといった問題が生じていた。このような問題は、充電電流を増加させたり、コンデンサを小さくしたりしても解決することができなかった。
そこで、本発明は、三角波信号の周波数が高い場合においても、オーバーシュートが抑制された適正な波形の三角波信号を生成することができる発振回路および発振回路の制御方法を提供することを目的とする。
本発明の一態様に係る発振回路は、
電源から供給される電力によるキャパシタの充放電を制御し、前記キャパシタの充電電圧に応じた三角波信号を生成する充放電回路と、
前記三角波信号と基準信号とが入力され、前記三角波信号の電圧値と前記基準信号の基準電圧値とを比較し、比較結果に応じて前記キャパシタの充電と放電とを切り替えるように前記充放電回路を制御する充放電制御回路と、
前記基準信号を生成して前記充放電制御回路に出力し、前記基準信号の前記基準電圧値を切り替える基準電圧値切替回路と、
前記基準信号を調整する基準信号調整回路と、を備え、
前記基準電圧値切替回路は、
前記充放電制御回路による前記キャパシタの放電から充電に切り替えるために、前記基準信号の前記基準電圧値を前記三角波信号の下限電圧値から上限電圧値に切り替え、一方、前記充放電制御回路による前記キャパシタの充電から放電に切り替えるために、前記基準信号の前記基準電圧値を前記上限電圧値から前記下限電圧値に切り替え、
前記基準信号調整回路は、
前記基準電圧値切替回路が前記基準電圧値を前記上限電圧値に切り替えたときに、前記充放電制御回路に出力される前記基準電圧値が前記上限電圧値よりも低い第1基準電圧値になるように前記基準信号を調整し、一方、前記基準電圧値切替回路が前記基準電圧値を前記下限電圧値に切り替えたときに、前記充放電制御回路に出力される前記基準電圧値が前記下限電圧値よりも高く前記第1基準電圧値よりも低い第2基準電圧値になるように前記基準信号を調整する。
前記発振回路において、
前記充放電制御回路は、
前記キャパシタの充電中に前記三角波信号の電圧値が前記第1基準電圧値に達した場合に、前記キャパシタの充電から放電に切り替えるように前記充放電回路を制御し、
前記キャパシタの放電中に前記三角波信号の電圧値が前記第2基準電圧値に達した場合に、前記キャパシタの放電から充電に切り替えるように前記充放電回路を制御してもよい。
前記発振回路において、
前記基準信号は、前記三角波信号よりも振幅が小さい三角波信号であってもよい。
前記発振回路において、
前記基準信号調整回路は、前記三角波信号の周波数が高いほど前記第1基準電圧値が小さくなり、かつ、前記第2基準電圧値が大きくなるように前記基準信号を調整してもよい。
前記発振回路において、
基準信号調整回路は、前記基準電圧値切替回路によって前記基準電圧値が前記上限電圧値に維持されている期間において、前記充放電制御回路に出力される前記基準電圧値が前記第2基準電圧値から前記第1基準電圧値まで増加するように前記基準信号を調整し、前記基準電圧値切替回路によって前記基準電圧値が前記下限電圧値に維持されている期間において、前記充放電制御回路に出力される前記基準電圧値が前記第1基準電圧値から前記第2基準電圧値まで減少するように前記基準信号を調整してもよい。
前記発振回路において、
前記充放電制御回路は、前記三角波信号を入力する第1入力端子と、前記基準信号を入力する第2入力端子と、前記充放電回路による前記キャパシタの充放電を制御するための制御信号を出力する出力端子と、を有するコンパレータを備えてもよい。
前記発振回路において、
前記基準電圧値切替回路は、
前記電源と固定電位との間で直列接続された複数の抵抗と、
前記複数の抵抗に対する前記第2入力端子の接点を、前記電源の電圧を前記三角波信号の上限電圧に分圧する第1接点と、前記電源の電圧を前記三角波信号の下限電圧に分圧する第2接点との間で切り替えるスイッチと、を有し、
前記基準信号調整回路は、
前記第2入力端子が前記第1接点に接続されたときに、前記充放電制御回路に出力される前記基準電圧値が前記第1基準電圧値になるように前記基準信号を調整し、
前記第2入力端子が前記第2接点に接続されたときに、前記充放電制御回路に出力される前記基準電圧値が前記第2基準電圧値になるように前記基準信号を調整してもよい。
前記発振回路において、
前記スイッチは、前記出力端子から出力される前記制御信号が前記キャパシタの充電を指示する場合に、前記第2入力端子を前記第1接点に接続し、前記制御信号が前記キャパシタの放電を指示する場合に、前記第2入力端子を前記第2接点に接続してもよい。
前記発振回路において、
前記基準信号調整回路は、一端が前記スイッチおよび前記第2入力端子に接続され、他端が固定電位に接続された第2のキャパシタを有してもよい。
前記発振回路において、
前記第2のキャパシタは、前記スイッチによって前記第2入力端子が前記第1接点に接続されたときに、前記複数の抵抗のうちの前記第1接点と前記第2接点との間の第1抵抗および前記第2接点と前記固定電位との間の第2抵抗に接続され、前記スイッチによって前記第2入力端子が前記第2接点に接続されたときに、前記第2抵抗に接続されてもよい。
前記発振回路において、
前記基準信号調整回路は、一端が前記スイッチおよび前記第2入力端子に接続され、他端が固定電位に接続された第2のキャパシタを有し、
前記スイッチは、
一端が前記第2のキャパシタの一端に接続され、他端が前記第1接点に接続され、制御端子が前記コンパレータの出力端子側に接続された第1スイッチング素子と、
一端が前記第2のキャパシタの一端に接続され、他端が前記第2接点に接続され、制御端子が前記コンパレータの出力端子側に接続された第2スイッチング素子と、を有してもよい。
前記発振回路において、
前記第1入力端子は、非反転入力端子であり、
前記第2入力端子は、反転入力端子であり、
前記コンパレータは、前記キャパシタの充電から放電に切り替える場合に、前記出力端子からハイレベルの制御信号を出力し、一方、前記キャパシタの放電から充電に切り替える場合に、前記出力端子からローレベルの制御信号を出力し、
前記基準電圧切替回路は、一端が前記コンパレータの出力端子に接続され、他端が前記第1スイッチング素子の制御端子および前記第2スイッチング素子の制御端子に接続されたインバータを更に有し、
前記第1スイッチング素子は、前記ローレベルの制御信号を前記インバータで論理反転した第1反転信号によってオンし、前記ハイレベルの制御信号を前記インバータで論理反転した第2反転信号によってオフし、
前記第2スイッチング素子は、前記第1反転信号によってオフし、前記第2反転信号によってオンしてもよい。
前記発振回路において、
前記第1入力端子は、非反転入力端子であり、
前記第2入力端子は、反転入力端子であり、
前記コンパレータは、前記キャパシタの充電から放電に切り替える場合に、前記出力端子からハイレベルの制御信号を出力し、一方、前記キャパシタの放電から充電に切り替える場合に、前記出力端子からローレベルの制御信号を出力し、
前記第1スイッチング素子は、前記ローレベルの制御信号によってオンし、前記ハイレベルの制御信号によってオフし、
前記第2スイッチング素子は、前記ローレベルの制御信号によってオフし、前記ハイレベルの制御信号によってオンしてもよい。
前記発振回路において、
前記充放電回路は、
前記電源と前記キャパシタの一端との間に接続された第1定電流回路と、
一端が前記キャパシタの一端に接続され、制御端子が前記コンパレータの出力端子に接続されたトランジスタと、
前記トランジスタの他端と固定電位との間に接続された第2定電流回路と、を有してもよい。
本発明の一態様に係る発振回路の制御方法は、
電源から供給される電力によるキャパシタの充放電を制御し、前記キャパシタの充電電圧に応じた三角波信号を生成する充放電回路と、
前記三角波信号と基準信号とが入力され、前記三角波信号の電圧値と前記基準信号の基準電圧値とを比較し、比較結果に応じて前記キャパシタの充電と放電とを切り替えるように前記充放電回路を制御する充放電制御回路と、
前記基準信号を生成して前記充放電制御回路に出力し、前記基準信号の前記基準電圧値を切り替える基準電圧値切替回路と、
前記基準信号を調整する基準信号調整回路と、を備えた発振回路を制御し、
前記発振回路の制御は、
前記基準電圧値切替回路が、
前記充放電制御回路による前記キャパシタの放電から充電に切り替えるために、前記基準信号の前記基準電圧値を前記三角波信号の下限電圧値から上限電圧値に切り替え、一方、前記充放電制御回路による前記キャパシタの充電から放電に切り替えるために、前記基準信号の前記基準電圧値を前記上限電圧値から前記下限電圧値に切り替え、
前記基準信号調整回路が、
前記基準電圧値切替回路が前記基準電圧値を前記上限電圧値に切り替えたときに、前記充放電制御回路に出力される前記基準電圧値が前記上限電圧値よりも低い第1基準電圧値になるように前記基準信号を調整し、一方、前記基準電圧値切替回路が前記基準電圧値を前記下限電圧値に切り替えたときに、前記充放電制御回路に出力される前記基準電圧値が前記下限電圧値よりも高く前記第1基準電圧値よりも低い第2基準電圧値になるように前記基準信号を調整することを含む。
本発明の一態様に係る発振回路は、電源から供給される電力によるキャパシタの充放電を制御し、キャパシタの充電電圧に応じた三角波信号を生成する充放電回路と、三角波信号と基準信号とが入力され、三角波信号の電圧値と基準信号の基準電圧値とを比較し、比較結果に応じてキャパシタの充電と放電とを切り替えるように充放電回路を制御する充放電制御回路と、基準信号を生成して充放電制御回路に出力し、基準信号の基準電圧値を切り替える基準電圧値切替回路と、基準信号を調整する基準信号調整回路と、を備え、基準電圧値切替回路は、充放電制御回路によるキャパシタの放電から充電に切り替えるために、基準信号の基準電圧値を三角波信号の下限電圧値から上限電圧値に切り替え、一方、充放電制御回路によるキャパシタの充電から放電に切り替えるために、基準信号の基準電圧値を上限電圧値から下限電圧値に切り替え、基準信号調整回路は、基準電圧値切替回路が基準電圧値を上限電圧値に切り替えたときに、充放電制御回路に出力される基準電圧値が上限電圧値よりも低い第1基準電圧値になるように基準信号を調整し、一方、基準電圧値切替回路が基準電圧値を下限電圧値に切り替えたときに、充放電制御回路に出力される基準電圧値が下限電圧値よりも高く第1基準電圧値よりも低い第2基準電圧値になるように基準信号を調整する。
本発明によれば、基準信号調整回路によって基準信号の基準電圧値を調整することで、充放電制御回路の遅延時間を考慮して、三角波信号が上限電圧値および下限電圧値に達する前に充放電の制御を切り替えることで、オーバーシュートの発生を抑制することができる。
これにより、本発明によれば、三角波信号の周波数が高い場合においても、オーバーシュートが抑制された適正な波形の三角波信号を生成することができる。
第1の実施形態に係る発振回路の一例を示す回路図である。 第1の実施形態に係る発振回路の動作波形図である。 比較例に係る発振回路の動作波形図である。 第2の実施形態に係る発振回路の一例を示す回路図である。 第3の実施形態に係る発振回路の一例を示す回路図である。 第4の実施形態に係る発振回路の一例を示す回路図である。 第5の実施形態に係る発振回路の一例を示す回路図である。
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。
(第1の実施形態)
先ず、第1の実施形態に係る発振回路およびその制御方法について説明する。図1は、第1の実施形態に係る発振回路1の一例を示す回路図である。図2は、第1の実施形態に係る発振回路1の動作波形図である。
第1の実施形態に係る発振回路1は、図1に示すように、充放電回路2と、充放電制御回路3と、基準電圧値切替回路4と、基準信号調整回路5とを備える。以下、これらの発振回路1の構成部について詳しく説明する。
(充放電回路2)
充放電回路2は、電源から供給される電力による第1キャパシタC1の充放電を制御する回路である。
充放電回路2は、第1キャパシタC1の充電電圧に応じた三角波信号Aを生成する。
三角波信号Aを生成するための具体的な構成として、充放電回路2は、第1定電流回路21と、トランジスタTrと、第2定電流回路22とを有する。
第1定電流回路21は、電源VDDと第1キャパシタC1の一端との間に接続されている。
トランジスタTrは、一端が第1キャパシタC1の一端に接続され、制御端子が後述する充放電制御回路3のコンパレータ31の出力端子に接続されている。トランジスタTrは、図1に示すように、ハイレベルの制御信号によってオンし、ローレベルの制御信号によってオフするnMOSFETであってもよい。
第2定電流回路22は、トランジスタTrの他端と固定電位の一例である接地電位との間に接続されている。
このような構成を有する充放電回路2は、後述するコンパレータ31の出力端子からの制御信号に応じてトランジスタTrがオフすることで、第1キャパシタC1を充電させる。一方、充放電回路2は、コンパレータ31の出力端子からの制御信号に応じてトランジスタTrがオンすることで、第1キャパシタC1を放電させる。
より具体的には、トランジスタTrがオフしたときに、第1定電流回路21は、所望の周波数に応じた抵抗値の調整によって決められた定電流を第1キャパシタC1に出力することで、第1キャパシタC1を定電流で充電させる。一方、トランジスタTrがオンしたときに、第2定電流回路22は、第1キャパシタC1の蓄積電荷と第1定電流回路21の定電流とを吸い込むために定電流を流し、第1キャパシタC1を定電流で放電する。
そして、充放電回路2は、第1定電流回路21とトランジスタTrとの間のノードNから、後述するコンパレータ31の非反転入力端子に対して、第1キャパシタC1の充電電圧に応じた三角波信号Aを出力する。
(充放電制御回路3)
充放電制御回路3は、充放電回路2を制御する回路である。充放電制御回路3には、充放電回路2から出力された三角波信号Aと、後述する基準電圧値切替回路4から出力された基準信号Bとが入力される。基準信号Bは、例えば、図2に示すように、三角波信号Aよりも振幅が小さい三角波信号である。
充放電制御回路3は、三角波信号Aの電圧値と基準信号Bの基準電圧値とを比較し、比較結果に応じて第1キャパシタC1の充電と放電とを切り替えるように充放電回路2を制御する。
充放電回路2を制御するための具体的な構成として、充放電制御回路3は、図1に示すように、コンパレータ31を備える。コンパレータ31は、第1入力端子の一例である非反転入力端子(+)と、第2入力端子の一例である反転入力端子(−)と、出力端子とを有する。
非反転入力端子には、充放電回路2から三角波信号Aが入力される。反転入力端子には、後述する基準電圧値切替回路4から基準信号Bが入力される。出力端子からは、充放電回路2のトランジスタTrの制御端子に対して、充放電回路2による第1キャパシタC1の充放電を制御するための制御信号が出力される。
このような構成を有する充放電制御回路3は、図2において三角波信号Aが上昇(増加)する期間である第1キャパシタC1の充電中に、三角波信号Aの電圧値が第1基準電圧値Vr1に達した場合に、三角波信号Aの電圧値が第1基準電圧値Vr1から上限電圧値VC1Hに達するまでのコンパレータ31の応答時間(すなわち、遅延時間)をかけて、第1キャパシタC1の充電から放電に切り替えるように充放電回路2を制御する。
一方、充放電制御回路3は、図2において三角波信号Aが下降(減少)する期間である第1キャパシタC1の放電中に、三角波信号Aの電圧値が第2基準電圧値Vr2に達した場合に、第1キャパシタC1の放電から充電に切り替えるように充放電回路2を制御する。
より具体的には、コンパレータ31は、第1キャパシタC1の充電中に、非反転入力端子に入力された三角波信号Aの電圧値が、反転入力端子に入力された基準信号Bの第1基準電圧値Vr1に達した場合に、充放電回路2のトランジスタTrの制御端子に対して、出力端子から第1キャパシタC1の放電を指示するハイレベルの制御信号を出力する。すなわち、コンパレータ31は、第1キャパシタC1の充電から放電に切り替える場合に、出力端子からハイレベルの制御信号を出力する。トランジスタTrは、ハイレベルの制御信号によってオンすることで、第1キャパシタC1を放電する。
このとき、コンパレータ31の非反転入力端子に入力された三角波信号Aの電圧値が第1基準電圧値Vr1に達してからコンパレータ31の出力端子からハイレベルの制御信号が出力されるまでの間には、コンパレータ31の応答時間(すなわち、遅延時間)を要する。
このコンパレータ31の応答時間は、三角波信号Aの電圧値が第1基準電圧値Vr1から上限電圧値VC1Hに達するまでの時間に相当する。言い換えれば、第1基準電圧値Vr1は、この電圧値Vr1に三角波信号Aが達したときから、コンパレータ31の応答時間が経過したときに、三角波信号Aが上限電圧値VC1Hに達するように調整された電圧である。
このように調整された第1基準電圧値Vr1をコンパレータ31で三角波信号Aと比較することで、第1キャパシタC1の充電から放電に切り替えるときに三角波信号Aが上限電圧値VC1Hより大きくなるオーバーシュートが発生することを抑制することができる。
一方、コンパレータ31は、第1キャパシタC1の充電中に、非反転入力端子に入力された三角波信号Aの電圧値が、反転入力端子に入力された基準信号Bの第1基準電圧値Vr1に達していない場合に、トランジスタTrの制御端子に対して、出力端子から第1キャパシタC1の充電を指示するローレベルの制御信号を出力し続ける。トランジスタTrは、ローレベルの制御信号によってオフし続けることで、第1キャパシタC1を充電し続ける。
また、コンパレータ31は、第1キャパシタC1の放電中に、非反転入力端子に入力された三角波信号Aの電圧値が、反転入力端子に入力された基準信号Bの第2基準電圧値Vr2に達した場合に、充放電回路2のトランジスタTrの制御端子に対して、出力端子から第1キャパシタC1の充電を指示するローレベルの制御信号を出力する。すなわち、コンパレータ31は、第1キャパシタC1の放電から充電に切り替える場合に、出力端子からローレベルの制御信号を出力する。トランジスタTrは、ローレベルの制御信号によってオフすることで、第1キャパシタC1を充電する。
このとき、コンパレータ31の非反転入力端子に入力された三角波信号Aの電圧値が第2基準電圧値Vr2に達してからコンパレータ31の出力端子からローレベルの制御信号が出力されるまでの間には、コンパレータ31の応答時間を要する。
このコンパレータ31の応答時間は、三角波信号Aの電圧値が第2基準電圧値Vr2から下限電圧値VC1Lに達するまでの時間に相当する。言い換えれば、第2基準電圧値Vr2は、この電圧値Vr2に三角波信号Aが達したときから、コンパレータ31の応答時間が経過したときに、三角波信号Aが下限電圧値VC1Lに達するように調整された電圧である。
このように調整された第2基準電圧値Vr2をコンパレータ31で三角波信号Aと比較することで、第1キャパシタC1の放電から充電に切り替えるときに三角波信号Aが下限電圧値VC1Lより小さくなるオーバーシュートが発生することを抑制することができる。
一方、コンパレータ31は、第1キャパシタC1の放電中に、非反転入力端子に入力された三角波信号Aの電圧値が、反転入力端子に入力された基準信号Bの第2基準電圧値Vr2に達していない場合に、トランジスタTrの制御端子に対して、出力端子から第1キャパシタC1の放電を指示するハイレベルの制御信号を出力し続ける。トランジスタTrは、ハイレベルの制御信号によってオンし続けることで、第1キャパシタC1を放電し続ける。
このようにしてコンパレータ31の出力端子から充放電回路2のトランジスタTrの制御端子に制御信号が出力されることで、充放電回路2による第1キャパシタC1の充放電が制御される。
(基準電圧値切替回路4)
基準電圧値切替回路4は、基準信号Bを生成して充放電制御回路3に出力し、基準信号Bの基準電圧値を切り替える回路である。
基準電圧値切替回路4は、充放電制御回路3による第1キャパシタC1の放電から充電に切り替えるために、基準信号Bの基準電圧値を三角波信号Aの下限電圧値VC1Lから上限電圧値VC1Hに切り替える。
一方、基準電圧値切替回路4は、充放電制御回路3による第1キャパシタC1の充電から放電に切り替えるために、基準信号Bの基準電圧値を上限電圧値VC1Hから下限電圧値VC1Lに切り替える。
基準信号Bの生成および切り替えのための具体的な構成として、基準電圧値切替回路4は、図1に示すように、複数の抵抗の一例である3つの抵抗R1、R2、R3と、スイッチSWと、インバータ41とを備える。抵抗R2は、第1抵抗の一例である。抵抗R3は、第2抵抗の一例である。スイッチSWは、第1スイッチング素子の一例である第1トランスファーゲートTG1と、第2スイッチング素子の一例である第2トランスファーゲートTG2とを有する。
抵抗R1〜R3は、電源VDDと固定電位の一例である接地電位との間で直列接続されている。より詳しくは、抵抗R1は、一端が電源VDDに接続され、他端が抵抗R2の一端に接続されている。抵抗R2の他端は、抵抗R3の一端に接続されている。抵抗R3の他端は、接地電位に接続されている。
スイッチSWは、第1〜第3抵抗R1〜R3に対するコンパレータ31の反転入力端子の接点を、抵抗R1と抵抗R2との間の第1ノードN1(第1接点)と、抵抗R2と抵抗R3との間の第2ノードN2(第2接点)との間で切り替える。
第1ノードN1は、電源電圧(以下、電源と同一の符号VDDで表す)を三角波信号Aの上限電圧VC1Hに分圧するためのスイッチSWの接点である。第2ノードN2は、電源電圧VDDを三角波信号Aの下限電圧VC1Lに分圧するためのスイッチSWの接点である。
スイッチSWの第1トランスファーゲートTG1は、一端が後述する基準信号調整回路5の第2キャパシタC2の一端に接続され、他端が第1ノードN1に接続され、制御端子がコンパレータ31の出力端子側に接続されている。
スイッチSWの第2トランスファーゲートTG2は、一端が第2キャパシタC2の一端に接続され、他端が第2ノードN2に接続され、制御端子がコンパレータ31の出力端子側に接続されている。
インバータ41は、一端がコンパレータ31の出力端子に接続され、他端が第1トランスファーゲートTG1の制御端子および第2トランスファーゲートTG2の制御端子に接続されている。
スイッチSWは、コンパレータ31の出力端子から出力された制御信号が第1キャパシタC1の充電を指示する場合(すなわち、ローレベルの制御信号である場合)には、コンパレータ31の反転入力端子を第1ノードN1に接続する。コンパレータ31の反転入力端子を第1ノードN1に接続することで、スイッチSWは、基準信号Bの基準電圧値を三角波信号Aの下限電圧値VC1Lから上限電圧値VC1Hに切り替える。
一方、スイッチSWは、コンパレータ31の出力端子から出力された制御信号が第1キャパシタC1の放電を指示する場合(すなわち、ハイレベルの制御信号である場合)には、コンパレータ31の反転入力端子を第2ノードN2に接続する。コンパレータ31の反転入力端子を第2ノードN2に接続することで、スイッチSWは、基準信号Bの基準電圧値を上限電圧値VC1Hから下限電圧値VC1Lに切り替える。
より具体的には、第1トランスファーゲートTG1は、コンパレータ31の出力端子から出力された制御信号が第1キャパシタC1の充電を指示するローレベルの制御信号である場合に、ローレベルの制御信号をインバータ41で論理反転した第1反転信号によってオンする。第1反転信号によってオンすることで、第1トランスファーゲートTG1は、コンパレータ31の反転入力端子を第1ノードN1に接続し、基準信号Bの基準電圧値を三角波信号Aの下限電圧値VC1Lから上限電圧値VC1Hに切り替える。
一方、第1トランスファーゲートTG1は、コンパレータ31の出力端子から出力された制御信号が第1キャパシタC1の放電を指示するハイレベルの制御信号である場合に、ハイレベルの制御信号をインバータ41で論理反転した第2反転信号によってオフする。第2反転信号によってオフすることで、第1トランスファーゲートTG1は、コンパレータ31の反転入力端子を第1ノードN1から切断する。
また、第2トランスファーゲートTG2は、コンパレータ31の出力端子から出力された制御信号が第1キャパシタC1の充電を指示するローレベルの制御信号である場合に、ローレベルの制御信号をインバータ41で論理反転した第1反転信号によってオフする。第1反転信号によってオフすることで、第2トランスファーゲートTG2は、コンパレータ31の反転入力端子を第2ノードN2から切断する。
一方、第2トランスファーゲートTG2は、コンパレータ31の出力端子から出力された制御信号が第1キャパシタC1の放電を指示するハイレベルの制御信号である場合に、ハイレベルの制御信号をインバータ41で論理反転した第2反転信号によってオンする。第2反転信号によってオンすることで、第2トランスファーゲートTG2は、コンパレータ31の反転入力端子を第2ノードN2に接続し、基準信号Bの基準電圧値を三角波信号Aの上限電圧値VC1Hから下限電圧値VC1Lに切り替える。
(基準信号調整回路5)
基準信号調整回路5は、基準信号Bを調整する回路である。
基準信号調整回路5は、第1キャパシタC1の放電から充電に切り替えるために基準電圧値切替回路4が基準電圧値を上限電圧値VC1Hに切り替えたときに、充放電制御回路3に出力される基準電圧値が上限電圧値VC1Hよりも低い第1基準電圧値Vr1になるように基準信号Bを調整する。
すなわち、基準信号調整回路5は、コンパレータ31の反転入力端子が第1ノードN1に接続されたときに、充放電制御回路3に出力される基準電圧値が第1基準電圧値Vr1になるように基準信号Bを調整する。
一方、基準信号調整回路5は、第1キャパシタC1の充電から放電に切り替えるために基準電圧値切替回路4が基準電圧値を下限電圧値VC1Lに切り替えたときに、充放電制御回路3に出力される基準電圧値が下限電圧値VC1Lよりも高く第1基準電圧値Vr1よりも低い第2基準電圧値Vr2になるように基準信号Bを調整する。
すなわち、基準信号調整回路5は、コンパレータ31の反転入力端子が第2ノードN2に接続されたときに、充放電制御回路3に出力される基準電圧値が第2基準電圧値Vr2になるように基準信号Bを調整する。
基準信号調整回路5は、三角波信号Aの周波数が高いほど第1基準電圧値Vr1が小さくなり、かつ、第2基準電圧値Vr2が大きくなるように基準信号Bを調整してもよい。
より具体的には、基準信号調整回路5は、図2において破線の矩形波形で示すように、基準電圧値切替回路4によって基準信号Bの基準電圧値が上限電圧値VC1Hに維持されている期間T1において、充放電制御回路3に出力される基準電圧値が第2基準電圧値Vr2から第1基準電圧値Vr1まで増加するように基準信号B(実線波形)を調整する。基準信号調整回路5は、基準電圧値が第2基準電圧値から第1基準電圧値まで一次関数にしたがって増加するように基準信号Bを調整してもよい。
一方、基準信号調整回路5は、基準電圧値切替回路4によって基準電圧値が下限電圧値VC1Lに維持されている期間T2において、充放電制御回路3に出力される基準電圧値が第1基準電圧値Vr1から第2基準電圧値Vr2まで減少するように基準信号Bを調整する。基準信号調整回路5は、基準電圧値が第1基準電圧値Vr1から第2基準電圧値Vr2まで一次関数にしたがって減少するように基準信号Bを調整してもよい。
基準信号Bを調整するための具体的な構成例として、基準信号調整回路5は、第2キャパシタC2を有する。第2キャパシタC2は、一端がスイッチSWおよびコンパレータ31の反転入力端子に接続され、他端が固定電位の一例である接地電位に接続されている。
第2キャパシタC2は、スイッチSWによってコンパレータ31の反転入力端子が第1ノードN1に接続されたときに、第1〜第3抵抗R1〜R3のうちの第1ノードN1と第2ノードN2との間の抵抗R2および第2ノードN2と接地電位との間の抵抗R3に接続される。
抵抗R2および抵抗R3に接続されることで、第2キャパシタC2は、基準電圧値切替回路4が基準電圧値を上限電圧値VC1Hに切り替えたときに、充放電制御回路3に出力される基準電圧値が上限電圧値VC1Hよりも低い第1基準電圧値Vr1になるように基準信号Bを調整する。より具体的には、第2キャパシタC2、抵抗R2および抵抗R3で構成される回路の時定数によって、基準電圧値切替回路4が基準電圧値を上限電圧値VC1Hに切り替えたときにコンパレータ31の反転入力端子に出力される基準電圧値が、第1基準電圧値Vr1に調整される。
一方、第2キャパシタC2は、スイッチSWによってコンパレータ31の反転入力端子が第2ノードN2に接続されたときに、抵抗R3に接続される。
抵抗R3に接続されることで、第2キャパシタC2は、基準電圧値切替回路4が基準電圧値を下限電圧値VC1Lに切り替えたときに、充放電制御回路3に出力される基準電圧値が下限電圧値VC1Lよりも高く第1基準電圧値Vr1よりも低い第2基準電圧値Vr2になるように基準信号Bを調整する。より具体的には、第2キャパシタC2および抵抗R3で構成される回路の時定数によって、基準電圧値切替回路4が基準電圧値を下限電圧値VC1Lに切り替えたときにコンパレータ31の反転入力端子に出力される基準電圧値が、第2基準電圧値Vr2に調整される。
ここで、もし、第1キャパシタC1の放電から充電に切り替えるときに、基準電圧値切替回路4で設定された三角波信号Aの上限電圧値VC1Hを、そのままコンパレータ31の反転入力端子に出力する場合、コンパレータ31は、充電の開始後に、非反転入力端子に入力される三角波信号Aが上限電圧値VC1Hに達したことを契機として、充電を指示するローレベルの制御信号の出力から、放電を指示するハイレベルの制御信号の出力へと切り替える。しかしながら、この制御信号の出力の切り替えには、コンパレータ31の応答時間(すなわち、遅延時間)を要する。応答時間を要することで、図3に示すように、三角波信号Aが上限電圧値VC1Hに達した後も、ローレベルの制御信号の出力が継続されることで第1キャパシタC1が充電され続けてしまい、結果的に三角波信号Aが上限電圧値VC1Hより大きくなるオーバーシュートが生じてしまう。
これに対して、基準信号調整回路5によれば、第1キャパシタC1の放電から充電に切り替えるときに、基準電圧値切替回路4で設定された三角波信号Aの上限電圧値VC1Hよりも低い第1基準電圧値Vr1を、コンパレータ31の反転入力端子に出力することができる。そして、コンパレータ31は、充電の開始後に、非反転入力端子に入力される三角波信号Aが第1基準電圧値Vr1に達したことを契機として、充電を指示するローレベルの制御信号の出力から、放電を指示するハイレベルの制御信号の出力へと切り替える。この制御信号の切り替えには、コンパレータ31の応答時間(すなわち、遅延時間)を要する。応答時間を要することで、図2に示すように、三角波信号Aが第1基準電圧値Vr1に達した後も第1キャパシタC1が充電され続ける。
しかるに、三角波信号Aが上限電圧値VC1Hに達したときには、コンパレータ31の応答時間が経過することで、コンパレータ31がハイレベルの制御信号を出力することができ、第1キャパシタC1の放電に切り替えることができる。この結果、三角波信号Aが上限電圧値VC1Hより大きくなるオーバーシュートを抑制することができる。
また、もし、第1キャパシタC1の充電から放電に切り替えるときに、基準電圧値切替回路4で設定された三角波信号Aの下限電圧値VC1Lを、そのままコンパレータ31の反転入力端子に出力する場合、コンパレータ31は、放電の開始後に、非反転入力端子に入力される三角波信号Aが下限電圧値VC1Lに達したことを契機として、放電を指示するハイレベルの制御信号の出力から、充電を指示するローレベルの制御信号の出力へと切り替える。しかしながら、この制御信号の出力の切り替えには、コンパレータ31の応答時間(すなわち、遅延時間)を要する。応答時間を要することで、図3に示すように、三角波信号Aが下限電圧値VC1Lに達した後も、ハイレベルの制御信号の出力が継続されることで第1キャパシタC1が放電され続けてしまい、結果的に三角波信号Aが下限電圧値VC1Lより小さくなるオーバーシュートが生じてしまう。
これに対して、基準信号調整回路5によれば、第1キャパシタC1の充電から放電に切り替えるときに、基準電圧値切替回路4で設定された三角波信号Aの下限電圧値VC1Lよりも高い第2基準電圧値Vr2を、コンパレータ31の反転入力端子に出力することができる。そして、コンパレータ31は、放電の開始後に、非反転入力端子に入力される三角波信号Aが第2基準電圧値Vr2に達したことを契機として、放電を指示するハイレベルの制御信号の出力から、充電を指示するローレベルの制御信号の出力へと切り替える。この制御信号の切り替えには、コンパレータ31の応答時間(すなわち、遅延時間)を要する。応答時間を要することで、図2に示すように、三角波信号Aが第2基準電圧値Vr2に達した後も第1キャパシタC1が放電され続ける。
しかるに、三角波信号Aが下限電圧値VC1Lに達したときには、コンパレータ31の応答時間が経過することで、コンパレータ31がローレベルの制御信号を出力することができ、第1キャパシタC1の充電に切り替えることができる。この結果、三角波信号Aが下限電圧値VC1Lより小さくなるオーバーシュートを抑制することができる。
このように、基準信号調整回路5によれば、第1キャパシタC1の放電から充電に切り替えるときには、三角波信号Aの上限電圧値VC1Hよりも低い第1基準電圧値Vr1をコンパレータ31に設定することで、三角波信号Aの上限側でのオーバーシュートを抑制することができる。また、基準信号調整回路5によれば、第1キャパシタC1の充電から放電に切り替えるときには、三角波信号Aの下限電圧値VC1Lよりも高い第2基準電圧値Vr2をコンパレータ31に設定することで、三角波信号Aの下限側でのオーバーシュートを抑制することができる。
次に、以上のように構成された第1の実施形態に係る発振回路1によってもたらされる作用について説明する。
既述したように、第1の実施形態に係る発振回路1は、充放電回路2と、充放電制御回路3と、基準電圧値切替回路4と、基準信号調整回路5とを備える。充放電回路2は、電源から供給される電力による第1キャパシタC1の充放電を制御し、第1キャパシタC1の充電電圧に応じた三角波信号Aを生成する。充放電制御回路3は、三角波信号Aと基準信号Bとが入力され、三角波信号Aの電圧値と基準信号Bの基準電圧値とを比較し、比較結果に応じて第1キャパシタC1の充電と放電とを切り替えるように充放電回路2を制御する。基準電圧値切替回路4は、基準信号Bを生成して充放電制御回路3に出力し、基準信号Bの基準電圧値を切り替える。基準信号調整回路5は、基準信号Bを調整する。基準電圧値切替回路4は、充放電制御回路3による第1キャパシタC1の放電から充電に切り替えるために、基準信号Bの基準電圧値を三角波信号Aの下限電圧値VC1Lから上限電圧値VC1Hに切り替え、一方、充放電制御回路3による第1キャパシタC1の充電から放電に切り替えるために、基準信号Bの基準電圧値を上限電圧値VC1Hから下限電圧値VC1Lに切り替える。
そして、基準信号調整回路5は、基準電圧値切替回路4が基準電圧値を上限電圧値VC1Hに切り替えたときに、充放電制御回路3に出力される基準電圧値が上限電圧値VC1Hよりも低い第1基準電圧値Vr1になるように基準信号Bを調整する。一方、基準信号調整回路5は、基準電圧値切替回路4が基準電圧値を下限電圧値VC1Lに切り替えたときに、充放電制御回路3に出力される基準電圧値が下限電圧値VC1Lよりも高く第1基準電圧値Vr1よりも低い第2基準電圧値Vr2になるように基準信号Bを調整する。
このような構成によれば、基準信号調整回路5によって基準信号Bの基準電圧値を調整することで、充放電制御回路3の遅延時間を考慮して、三角波信号Aが上限電圧値VC1Hおよび下限電圧値VC1Lに達する前に充放電の制御を切り替えることで、オーバーシュートの発生を抑制することができる。
これにより、第1の実施形態によれば、三角波信号Aの周波数が高い場合においても、オーバーシュートが抑制された適正な波形の三角波信号を生成することができる。
また、既述したように、充放電制御回路3は、第1キャパシタC1の充電中に三角波信号Aの電圧値が第1基準電圧値Vr1に達した場合に、三角波信号Aの電圧値が第1基準電圧値Vr1から上限電圧値VC1Hに達するまでの充放電制御回路3の応答時間をかけて、第1キャパシタC1の充電から放電に切り替えるように充放電回路2を制御する。また、充放電制御回路3は、第1キャパシタC1の放電中に三角波信号Aの電圧値が第2基準電圧値Vr2に達した場合に、第1キャパシタC1の放電から充電に切り替えるように充放電回路2を制御する。
このような構成によれば、充放電制御回路3の遅延時間を考慮して、三角波信号Aが上限電圧値VC1Hおよび下限電圧値VC1Lに達したときに第1キャパシタC1の充放電が実際に切り替わるようにすることができるので、実際の充放電の切替わりが早過ぎることによるアンダーシュートの発生も抑制することができる。
また、既述したように、基準信号Bは、三角波信号Aよりも振幅が小さい三角波信号である。
このような構成によれば、シンプルな基準信号Bの信号波形により、基準信号Bが第1基準電圧値Vr1または第2基準電圧値Vr2に達するまでは、充放電が切り替わらないようにすることができる。
また、既述したように、基準信号調整回路5は、三角波信号Aの周波数が高いほど第1基準電圧値Vr1が小さくなり、かつ、第2基準電圧値Vr2が大きくなるように基準信号Bを調整してもよい。
このような構成によれば、簡便な手法により、三角波信号Aの周波数にかかわらず、オーバーシュートが抑制された適正な波形の三角波信号を生成することができる。
また、既述したように、基準信号調整回路5は、基準電圧値切替回路4によって基準電圧値が上限電圧値VC1Hに維持されている期間において、充放電制御回路3に出力される基準電圧値が第2基準電圧値Vr2から第1基準電圧値Vr1まで増加するように基準信号Bを調整する。また、基準信号調整回路5は、基準電圧値切替回路4によって基準電圧値が下限電圧値VC1Lに維持されている期間において、充放電制御回路3に出力される基準電圧値が第1基準電圧値Vr1から第2基準電圧値Vr2まで減少するように基準信号Bを調整する。
このような構成によれば、第1基準電圧値Vr1の放電中に、三角波信号Aが第2基準電圧値Vr2に達した後は、基準電圧値切替回路4の基準電圧を上限電圧値VC1Hに切り替え、上限電圧値VC1Hの維持期間をかけて、基準信号Bの基準電圧値を第2基準電圧値Vr2から第1基準電圧値Vr1まで上昇させることができる。また、第1基準電圧値Vr1の充電中に、三角波信号Aが第1基準電圧値Vr1に達した後は、基準電圧値切替回路4の基準電圧を下限電圧値VC1Lに切り替え、下限電圧値VC1Lの維持期間をかけて、基準信号Bの基準電圧値を第1基準電圧値Vr1から第2基準電圧値Vr2まで下降させることができる。これにより、基準電圧値切替回路4による基準電圧値の設定状態に基づいて、基準信号調整回路5が基準信号Bを第1基準電圧値Vr1と第2基準電圧値Vr2との間で適切に調整することができる。
また、既述したように、充放電制御回路3は、三角波信号Aを入力する非反転入力端子(第1入力端子)と、基準信号Bを入力する反転入力端子(第2入力端子)と、充放電回路2による第1キャパシタC1の充放電を制御するための制御信号を出力する出力端子と、を有するコンパレータ31を備える。
このような構成によれば、簡易な構成により、三角波信号Aと基準信号Bとの比較に基づく充放電の切り替えを制御することができる。
また、既述したように、基準電圧値切替回路4は、電源と接地電位(固定電位)との間で直列接続された複数の抵抗R1〜R3と、複数の抵抗R1〜R3に対する反転入力端子(第2入力端子)の接点を、電源の電圧VDDを三角波信号Aの上限電圧値VC1Hに分圧する第1ノードN1(第1接点)と、電源の電圧VDDを三角波信号Aの下限電圧値VC1Lに分圧する第2ノードN2(第2接点)との間で切り替えるスイッチSWと、を有する。そして、基準信号調整回路5、反転入力端子が第1ノードN1に接続されたときに、充放電制御回路3に出力される基準電圧値が第1基準電圧値Vr1になるように基準信号Bを調整する。また、基準信号調整回路5は、反転入力端子が第2ノードN2に接続されたときに、充放電制御回路3に出力される基準電圧値が第2基準電圧値Vr2になるように基準信号Bを調整する。スイッチSWは、出力端子から出力される制御信号が第1キャパシタC1の充電を指示する場合に、反転入力端子を第1ノードN1接続し、制御信号が第1キャパシタC1の放電を指示する場合に、反転入力端子を第2ノードN2に接続する。
このような構成によれば、第1ノードN1または第2ノードN2への反転入力端子の接続を切り替える簡便な制御によって、基準電圧値を第1基準電圧値Vr1と第2基準電圧値Vr2との間で適切に切り替えることができる。
また、既述したように、基準信号調整回路5は、一端がスイッチSWおよび反転入力端子に接続され、他端が接地電位に接続された第2キャパシタC2を有する。
このような構成によれば、基準信号調整回路5の部品点数を最小限に抑えることができる。
また、既述したように、第2キャパシタC2は、スイッチSWによって反転入力端子が第1ノードN1に接続されたときに、複数の抵抗R1〜R3のうちの第1ノードN1と第2ノードN2との間の抵抗R2および第2ノードN2と接地電位との間の抵抗R3に接続される。また、第2キャパシタC2は、スイッチSWによって反転入力端子が第2ノードN2に接続されたときに、抵抗R3に接続される。
このような構成によれば、反転入力端子が第1ノードN1に接続されて基準電圧値切替回路4に上限電圧値VC1Hが設定された場合には、第2キャパシタC2、抵抗R2および抵抗R3で構成される回路の時定数によって、オーバーシュートを生じさせない充電制御から放電制御への切り替えを行うのに好適なタイミングで、コンパレータ31の反転入力端子に第1基準電圧値Vr1を出力することができる。また、反転入力端子が第2ノードN2に接続されて基準電圧値切替回路4に下限電圧値VC1Lが設定された場合には、第2キャパシタC2および抵抗R3で構成される回路の時定数によって、オーバーシュートを生じさせない放電制御から充電制御への切り替えを行うのに好適なタイミングで、コンパレータ31の反転入力端子に第2基準電圧値Vr2を出力することができる。
また、既述したように、スイッチSWは、一端が第2キャパシタC2の一端に接続され、他端が第1ノードN1に接続され、制御端子がコンパレータ31の出力端子側に接続された第1トランスファーゲートTG1(第1スイッチング素子)と、一端が第2キャパシタC2の一端に接続され、他端が第2ノードN2に接続され、制御端子がコンパレータ31の出力端子側に接続された第2トランスファーゲートTG2(第2スイッチング素子)とを有する。
このような構成によれば、第1トランスファーゲートTG1および第2トランスファーゲートTG2による簡易な回路構成によってスイッチSWを構成することができる。
また、既述したように、コンパレータ31は、第1キャパシタC1の充電から放電に切り替える場合に、出力端子からハイレベルの制御信号を出力し、一方、第1キャパシタC1の放電から充電に切り替える場合に、出力端子からローレベルの制御信号を出力する。また、基準電圧値切替回路4は、一端がコンパレータ31の出力端子に接続され、他端が第1トランスファーゲートTG1の制御端子および第2トランスファーゲートTG2の制御端子に接続されたインバータ41を更に有する。第1トランスファーゲートTG1は、ローレベルの制御信号をインバータ41で論理反転した第1反転信号によってオンし、ハイレベルの制御信号をインバータ41で論理反転した第2反転信号によってオフする。第2トランスファーゲートTG2は、第1反転信号によってオフし、第2反転信号によってオンする。
このような構成によれば、コンパレータ31からの制御信号に基づくインバータ41からの反転信号によって第1トランスファーゲートTG1と第2トランスファーゲートTG2とを相補的に動作させることで、基準電圧値切替回路4における基準電圧値の切り替えを適切に行うことができる。
また、既述したように、充放電回路2は、電源と第1キャパシタC1の一端との間に接続された第1定電流回路21と、一端が第1キャパシタC1の一端に接続され、制御端子がコンパレータ31の出力端子に接続されたトランジスタTrと、トランジスタTrの他端と接地電位との間に接続された第2定電流回路22と、を有する。
このような構成によれば、第1キャパシタC1を定電流充電させることで三角波信号Aを適切な波形で上昇させることができ、第1キャパシタC1を定電流放電させることで三角波信号Aを適切な波形で下降させることができる。
(第2の実施形態)
次に、インバータ41を省略した第2の実施形態について、第1の実施形態との差異を中心に説明する。図4は、第2の実施形態に係る発振回路1の一例を示す回路図である。
第1の実施形態と同様に、コンパレータ31は、第1キャパシタC1の充電から放電に切り替える場合に、出力端子からハイレベルの制御信号を出力し、一方、第1キャパシタC1の放電から充電に切り替える場合に、出力端子からローレベルの制御信号を出力する。
第1の実施形態と異なり、第1トランスファーゲートTG1の制御端子は、インバータ41を介さずに直接コンパレータ31の出力端子に接続されている。そして、第1トランスファーゲートTG1は、は、ローレベルの制御信号によってオンし、ハイレベルの制御信号によってオフする。
また、第1の実施形態と異なり、第2トランスファーゲートTG2の制御端子は、インバータ41を介さずに直接コンパレータ31の出力端子に接続されている。そして、第2トランスファーゲートTG2は、ローレベルの制御信号によってオフし、ハイレベルの制御信号によってオンする。
このような構成によれば、インバータ41を省略することができるので、部品点数を削減することができる。
(第3の実施形態)
次に、基準信号調整回路5が更に抵抗を有する第3の実施形態について、第1の実施形態との差異を中心に説明する。図5は、第3の実施形態に係る発振回路1の一例を示す回路図である。
第3の実施形態における基準信号調整回路5は、図5に示すように、既述した第2キャパシタC2に加えて、更に、第2キャパシタC2と接地電位との間において第2キャパシタC2に直接接続された抵抗Rを有する。
第3の実施形態によれば、第2キャパシタC2に加えて抵抗Rを有することで、基準信号調整回路5の時定数を高精度に制御することができる。これにより、三角波信号Aの周波数が高い場合においても、オーバーシュートがより効果的に抑制され、より適正な波形の三角波信号を生成することができる。
(第4の実施形態)
次に、第4の実施形態について、第1の実施形態との差異を中心に説明する。図6は、第4の実施形態に係る発振回路1の一例を示す回路図である。
第4の実施形態における充放電回路2は、図6に示すように、第1の実施形態における充放電回路2の構成に加えて、更に、トランジスタTr2とインバータ23とを備える。
トランジスタTr2は、一端が第1定電流回路21に接続され、他端がトランジスタTrの一端すなわちノードNに接続されている。トランジスタTr2は、ローレベルの制御信号によってオンし、ハイレベルの制御信号によってオフするpMOSFETであってもよい。
インバータ23は、一端がコンパレータ31の出力端に接続され、他端がトランジスタTr2の制御端子に接続されている。
また、第4の実施形態における基準電圧値切替回路4は、第1の実施形態における抵抗R1〜R3の代わりに、定電圧源42、43を備える。
定電圧源42は、第1トランスファーゲートTG1と接地電位との間に接続され、定電圧として上限電圧値VC1Hを有する。
定電圧源43は、第2トランスファーゲートTG2と接地電位との間に接続され、定電圧として下限電圧値VC1Lを有する。
また、第4の実施形態における基準信号調整回路5は、第1の実施形態の構成に加えて、更に、抵抗rを備える。
抵抗rは、一端が第2キャパシタC2の一端に接続され、他端が第1トランスファーゲートTG1および第2トランスファーゲートTG2に接続されている。
第4の実施形態の構成によれば、充放電回路2がトランジスタTr2を有することで、第1キャパシタC1の充放電を更に適切に制御することができる。また、基準電圧値切替回路4が定電圧源42、43を有することで、簡便かつ適切に基準電圧を上限電圧値VC1Hと下限電圧値VC1Lとの間で切り替えることができる。また、基準信号調整回路5が抵抗rを備えることで、基準信号調整回路5の時定数を高精度に制御することができる。
(第5の実施形態)
次に、第5の実施形態について、第1の実施形態との差異を中心に説明する。図7は、第5の実施形態に係る発振回路1の一例を示す回路図である。
第5の実施形態における基準信号調整回路5は、図7に示すように、第1の実施形態における基準信号調整回路5の構成に加えて、更に、抵抗r1、r2を備える。
抵抗r1は、一端が第2キャパシタC2の一端に接続され、他端が第1トランスファーゲートTG1に接続されている。
抵抗r2は、一端が第2キャパシタC2の一端に接続され、他端が第2トランスファーゲートTG2に接続されている。
なお、基準電圧値切替回路4の構成は、第4の実施形態と同様である。
第5の実施形態の構成によれば、基準信号調整回路5が抵抗r1、r2を備えることで、基準信号調整回路5の時定数を高精度に制御することができる。
上述した実施形態は、あくまで一例であって、発明の範囲を限定するものではない。発明の要旨を逸脱しない限度において、上述した実施形態に対して種々の変更を行うことができる。変更された実施形態は、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
1 発振回路
2 充放電回路
3 充放電制御回路
4 基準電圧値切替回路
5 基準信号調整回路

Claims (15)

  1. 電源から供給される電力によるキャパシタの充放電を制御し、前記キャパシタの充電電圧に応じた三角波信号を生成する充放電回路と、
    前記三角波信号と基準信号とが入力され、前記三角波信号の電圧値と前記基準信号の基準電圧値とを比較し、比較結果に応じて前記キャパシタの充電と放電とを切り替えるように前記充放電回路を制御する充放電制御回路と、
    前記基準信号を生成して前記充放電制御回路に出力し、前記基準信号の前記基準電圧値を切り替える基準電圧値切替回路と、
    前記基準信号を調整する基準信号調整回路と、を備え、
    前記基準電圧値切替回路は、
    前記充放電制御回路による前記キャパシタの放電から充電に切り替えるために、前記基準信号の前記基準電圧値を前記三角波信号の下限電圧値から上限電圧値に切り替え、一方、前記充放電制御回路による前記キャパシタの充電から放電に切り替えるために、前記基準信号の前記基準電圧値を前記上限電圧値から前記下限電圧値に切り替え、
    前記基準信号調整回路は、
    前記基準電圧値切替回路が前記基準電圧値を前記上限電圧値に切り替えたときに、前記充放電制御回路に出力される前記基準電圧値が前記上限電圧値よりも低い第1基準電圧値になるように前記基準信号を調整し、一方、前記基準電圧値切替回路が前記基準電圧値を前記下限電圧値に切り替えたときに、前記充放電制御回路に出力される前記基準電圧値が前記下限電圧値よりも高く前記第1基準電圧値よりも低い第2基準電圧値になるように前記基準信号を調整することを特徴とする発振回路。
  2. 前記充放電制御回路は、
    前記キャパシタの充電中に前記三角波信号の電圧値が前記第1基準電圧値に達した場合に、前記キャパシタの充電から放電に切り替えるように前記充放電回路を制御し、
    前記キャパシタの放電中に前記三角波信号の電圧値が前記第2基準電圧値に達した場合に、前記キャパシタの放電から充電に切り替えるように前記充放電回路を制御することを特徴とする請求項1に記載の発振回路。
  3. 前記基準信号は、前記三角波信号よりも振幅が小さい三角波信号であることを特徴とする請求項1に記載の発振回路。
  4. 前記基準信号調整回路は、前記三角波信号の周波数が高いほど前記第1基準電圧値が小さくなり、かつ、前記第2基準電圧値が大きくなるように前記基準信号を調整することを特徴とする請求項1に記載の発振回路。
  5. 基準信号調整回路は、前記基準電圧値切替回路によって前記基準電圧値が前記上限電圧値に維持されている期間において、前記充放電制御回路に出力される前記基準電圧値が前記第2基準電圧値から前記第1基準電圧値まで増加するように前記基準信号を調整し、前記基準電圧値切替回路によって前記基準電圧値が前記下限電圧値に維持されている期間において、前記充放電制御回路に出力される前記基準電圧値が前記第1基準電圧値から前記第2基準電圧値まで減少するように前記基準信号を調整することを特徴とする請求項1に記載の発振回路。
  6. 前記充放電制御回路は、前記三角波信号を入力する第1入力端子と、前記基準信号を入力する第2入力端子と、前記充放電回路による前記キャパシタの充放電を制御するための制御信号を出力する出力端子と、を有するコンパレータを備えることを特徴とする請求項1に記載の発振回路。
  7. 前記基準電圧値切替回路は、
    前記電源と固定電位との間で直列接続された複数の抵抗と、
    前記複数の抵抗に対する前記第2入力端子の接点を、前記電源の電圧を前記三角波信号の上限電圧に分圧する第1接点と、前記電源の電圧を前記三角波信号の下限電圧に分圧する第2接点との間で切り替えるスイッチと、を有し、
    前記基準信号調整回路は、
    前記第2入力端子が前記第1接点に接続されたときに、前記充放電制御回路に出力される前記基準電圧値が前記第1基準電圧値になるように前記基準信号を調整し、
    前記第2入力端子が前記第2接点に接続されたときに、前記充放電制御回路に出力される前記基準電圧値が前記第2基準電圧値になるように前記基準信号を調整することを特徴とする請求項6に記載の発振回路。
  8. 前記スイッチは、前記出力端子から出力される前記制御信号が前記キャパシタの充電を指示する場合に、前記第2入力端子を前記第1接点に接続し、前記制御信号が前記キャパシタの放電を指示する場合に、前記第2入力端子を前記第2接点に接続することを特徴とする請求項7に記載の発振回路。
  9. 前記基準信号調整回路は、一端が前記スイッチおよび前記第2入力端子に接続され、他端が固定電位に接続された第2のキャパシタを有することを特徴とする請求項7に記載の発振回路。
  10. 前記第2のキャパシタは、前記スイッチによって前記第2入力端子が前記第1接点に接続されたときに、前記複数の抵抗のうちの前記第1接点と前記第2接点との間の第1抵抗および前記第2接点と前記固定電位との間の第2抵抗に接続され、前記スイッチによって前記第2入力端子が前記第2接点に接続されたときに、前記第2抵抗に接続されることを特徴とする請求項9に記載の発振回路。
  11. 前記基準信号調整回路は、一端が前記スイッチおよび前記第2入力端子に接続され、他端が固定電位に接続された第2のキャパシタを有し、
    前記スイッチは、
    一端が前記第2のキャパシタの一端に接続され、他端が前記第1接点に接続され、制御端子が前記コンパレータの出力端子側に接続された第1スイッチング素子と、
    一端が前記第2のキャパシタの一端に接続され、他端が前記第2接点に接続され、制御端子が前記コンパレータの出力端子側に接続された第2スイッチング素子と、を有することを特徴とする請求項7に記載の発振回路。
  12. 前記第1入力端子は、非反転入力端子であり、
    前記第2入力端子は、反転入力端子であり、
    前記コンパレータは、前記キャパシタの充電から放電に切り替える場合に、前記出力端子からハイレベルの制御信号を出力し、一方、前記キャパシタの放電から充電に切り替える場合に、前記出力端子からローレベルの制御信号を出力し、
    前記基準電圧値切替回路は、一端が前記コンパレータの出力端子に接続され、他端が前記第1スイッチング素子の制御端子および前記第2スイッチング素子の制御端子に接続されたインバータを更に有し、
    前記第1スイッチング素子は、前記ローレベルの制御信号を前記インバータで論理反転した第1反転信号によってオンし、前記ハイレベルの制御信号を前記インバータで論理反転した第2反転信号によってオフし、
    前記第2スイッチング素子は、前記第1反転信号によってオフし、前記第2反転信号によってオンすることを特徴とする請求項11に記載の発振回路。
  13. 前記第1入力端子は、非反転入力端子であり、
    前記第2入力端子は、反転入力端子であり、
    前記コンパレータは、前記キャパシタの充電から放電に切り替える場合に、前記出力端子からハイレベルの制御信号を出力し、一方、前記キャパシタの放電から充電に切り替える場合に、前記出力端子からローレベルの制御信号を出力し、
    前記第1スイッチング素子は、前記ローレベルの制御信号によってオンし、前記ハイレベルの制御信号によってオフし、
    前記第2スイッチング素子は、前記ローレベルの制御信号によってオフし、前記ハイレベルの制御信号によってオンすることを特徴とする請求項11に記載の発振回路。
  14. 前記充放電回路は、
    前記電源と前記キャパシタの一端との間に接続された第1定電流回路と、
    一端が前記キャパシタの一端に接続され、制御端子が前記コンパレータの出力端子に接続されたトランジスタと、
    前記トランジスタの他端と固定電位との間に接続された第2定電流回路と、を有することを特徴とする請求項6に記載の発振回路。
  15. 電源から供給される電力によるキャパシタの充放電を制御し、前記キャパシタの充電電圧に応じた三角波信号を生成する充放電回路と、
    前記三角波信号と基準信号とが入力され、前記三角波信号の電圧値と前記基準信号の基準電圧値とを比較し、比較結果に応じて前記キャパシタの充電と放電とを切り替えるように前記充放電回路を制御する充放電制御回路と、
    前記基準信号を生成して前記充放電制御回路に出力し、前記基準信号の前記基準電圧値を切り替える基準電圧値切替回路と、
    前記基準信号を調整する基準信号調整回路と、を備えた発振回路を制御し、
    前記発振回路の制御は、
    前記基準電圧値切替回路が、
    前記充放電制御回路による前記キャパシタの放電から充電に切り替えるために、前記基準信号の前記基準電圧値を前記三角波信号の下限電圧値から上限電圧値に切り替え、一方、前記充放電制御回路による前記キャパシタの充電から放電に切り替えるために、前記基準信号の前記基準電圧値を前記上限電圧値から前記下限電圧値に切り替え、
    前記基準信号調整回路が、
    前記基準電圧値切替回路が前記基準電圧値を前記上限電圧値に切り替えたときに、前記充放電制御回路に出力される前記基準電圧値が前記上限電圧値よりも低い第1基準電圧値になるように前記基準信号を調整し、一方、前記基準電圧値切替回路が前記基準電圧値を前記下限電圧値に切り替えたときに、前記充放電制御回路に出力される前記基準電圧値が前記下限電圧値よりも高く前記第1基準電圧値よりも低い第2基準電圧値になるように前記基準信号を調整することを含むことを特徴とする発振回路の制御方法。
JP2018116316A 2018-06-19 2018-06-19 発振回路および発振回路の制御方法 Active JP7206062B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018116316A JP7206062B2 (ja) 2018-06-19 2018-06-19 発振回路および発振回路の制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018116316A JP7206062B2 (ja) 2018-06-19 2018-06-19 発振回路および発振回路の制御方法

Publications (2)

Publication Number Publication Date
JP2019220824A true JP2019220824A (ja) 2019-12-26
JP7206062B2 JP7206062B2 (ja) 2023-01-17

Family

ID=69097104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018116316A Active JP7206062B2 (ja) 2018-06-19 2018-06-19 発振回路および発振回路の制御方法

Country Status (1)

Country Link
JP (1) JP7206062B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114301439A (zh) * 2022-01-18 2022-04-08 国微集团(深圳)有限公司 一种用于电容触摸按键检测的振荡器电路及检测方法
CN117093047A (zh) * 2023-08-30 2023-11-21 合芯科技(苏州)有限公司 加速稳压电路、低压差线性稳压器及电子产品

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0228927B2 (ja) * 1983-11-09 1990-06-27 Mitsubishi Electric Corp
JPH1141069A (ja) * 1997-07-24 1999-02-12 Nippon Precision Circuits Kk Cr発振回路
JP2003188693A (ja) * 2001-12-20 2003-07-04 Nec Kansai Ltd 発振回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0228927B2 (ja) * 1983-11-09 1990-06-27 Mitsubishi Electric Corp
JPH1141069A (ja) * 1997-07-24 1999-02-12 Nippon Precision Circuits Kk Cr発振回路
JP2003188693A (ja) * 2001-12-20 2003-07-04 Nec Kansai Ltd 発振回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114301439A (zh) * 2022-01-18 2022-04-08 国微集团(深圳)有限公司 一种用于电容触摸按键检测的振荡器电路及检测方法
CN117093047A (zh) * 2023-08-30 2023-11-21 合芯科技(苏州)有限公司 加速稳压电路、低压差线性稳压器及电子产品

Also Published As

Publication number Publication date
JP7206062B2 (ja) 2023-01-17

Similar Documents

Publication Publication Date Title
US10547297B2 (en) Digital clock duty cycle correction
CN107453593B (zh) 一种开关管驱动电路及其驱动方法
US7324358B2 (en) Power supply apparatus including charge-pump type step-up circuit operated at clock signal frequency
TWI343185B (ja)
KR101200946B1 (ko) 펄스폭 변조회로
JP2012249357A (ja) 電圧制御型スイッチング素子のゲート駆動回路
JP7281805B2 (ja) チャージポンプ制御回路及びバッテリ制御回路
JP2007235188A (ja) 三角波発振回路
JP2008167556A (ja) スイッチング制御回路
JP2011151878A (ja) 昇降圧型のスイッチング電源の制御回路、昇降圧型のスイッチング電源、及び昇降圧型のスイッチング電源の制御方法
JP2019220824A (ja) 発振回路および発振回路の制御方法
US10680524B2 (en) Fast-charging voltage generator
JP2008205901A (ja) 三角波生成回路
US8334715B1 (en) Method to achieve constant slew rate (over process corners) for an output buffer
US9634608B2 (en) Crystal oscillation circuit and electronic timepiece
US9354647B2 (en) Adjustable reference current generating circuit and method for driving the same
JP2009010623A (ja) 発振回路およびパルス信号の生成方法
JP2004104645A (ja) 三角波発生装置、パルス幅変調信号生成装置、及び外部同期/内部同期/非同期切替装置
CN102255497B (zh) 电荷泵电路的控制电路
JP2018207276A (ja) ゲート駆動回路
JP2004048880A (ja) スイッチドキャパシタ型安定化電源装置
JPWO2019077890A1 (ja) コンパレータを用いた発振器回路
US7915964B2 (en) Variable frequency oscillating circuit
CN103986311B (zh) 适用于开关电源脉冲宽度调制系统的锯齿波振荡电路
JP5499431B2 (ja) 三角波発生回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230104

R150 Certificate of patent or registration of utility model

Ref document number: 7206062

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150