JP2019207950A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2019207950A JP2019207950A JP2018102570A JP2018102570A JP2019207950A JP 2019207950 A JP2019207950 A JP 2019207950A JP 2018102570 A JP2018102570 A JP 2018102570A JP 2018102570 A JP2018102570 A JP 2018102570A JP 2019207950 A JP2019207950 A JP 2019207950A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- forming
- gas
- fluorine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 29
- 239000011737 fluorine Substances 0.000 claims abstract description 29
- 230000007423 decrease Effects 0.000 claims abstract description 10
- 230000000149 penetrating effect Effects 0.000 claims abstract description 5
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims abstract 7
- 238000000034 method Methods 0.000 claims description 30
- 239000007789 gas Substances 0.000 claims description 22
- 238000000137 annealing Methods 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910018503 SF6 Inorganic materials 0.000 claims description 4
- IAQRGUVFOMOMEM-UHFFFAOYSA-N but-2-ene Chemical compound CC=CC IAQRGUVFOMOMEM-UHFFFAOYSA-N 0.000 claims description 4
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 claims description 4
- GAYKMYXILLFVRB-UHFFFAOYSA-N 1,1,3,4,4,4-hexafluorobuta-1,2-diene Chemical compound FC(F)=C=C(F)C(F)(F)F GAYKMYXILLFVRB-UHFFFAOYSA-N 0.000 claims description 2
- XNMQEEKYCVKGBD-UHFFFAOYSA-N dimethylacetylene Natural products CC#CC XNMQEEKYCVKGBD-UHFFFAOYSA-N 0.000 claims description 2
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 claims description 2
- GVGCUCJTUSOZKP-UHFFFAOYSA-N nitrogen trifluoride Chemical compound FN(F)F GVGCUCJTUSOZKP-UHFFFAOYSA-N 0.000 claims description 2
- 229960000909 sulfur hexafluoride Drugs 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 22
- 230000007547 defect Effects 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000003860 storage Methods 0.000 description 7
- 238000000231 atomic layer deposition Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 239000012528 membrane Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 125000001153 fluoro group Chemical group F* 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】電子移動度の低下を改善することが可能な半導体装置を提供する。【解決手段】実施形態に係る半導体装置は、絶縁層と導電層とが交互に積層された積層体と、積層体を貫通する凹部内に設けられた第１膜と、第１膜の表面に設けられた第２膜と、第２膜の表面に設けられた第３膜と、第３膜の表面に設けられた第４膜と、を備える。第３膜および第４膜における単位面積当たりのフッ素の平均濃度は、第３膜と第４膜との界面における単位面積当たりのフッ素の平均濃度よりも低い。【選択図】 図２
Description
本発明の実施形態は、半導体装置およびその製造方法に関する。
半導体装置の一例として、三次元半導体メモリが知られている。三次元半導体メモリは、絶縁層と導電層が交互に積層された積層体を有する。また、メモリホールが、この積層体を貫通している。このメモリホール内には、ブロック絶縁膜、電荷蓄積層、トンネル絶縁膜、チャネル等が形成される。
上記三次元半導体メモリでは、トンネル絶縁膜とチャネルとの界面に結晶欠陥が生じると、チャネル抵抗が増加し、電子移動度が低下する。
本発明の実施形態は、電子移動度の低下を改善することが可能な半導体装置、およびその製造方法を提供する。
本実施形態に係る半導体装置は、絶縁層と導電層とが交互に積層された積層体と、積層体を貫通する凹部内に設けられた第１膜と、第１膜の表面に設けられた第２膜と、第２膜の表面に設けられた第３膜と、第３膜の表面に設けられた第４膜と、を備える。第３膜および第４膜における単位面積当たりのフッ素の平均濃度は、第３膜と第４膜との界面における単位面積当たりのフッ素の平均濃度よりも低い。
以下、図面を参照して本発明の実施形態を説明する。本実施形態は、本発明を限定するものではない。
（第１実施形態）
図１は、第１実施形態に係る半導体装置の断面図である。図１に示す半導体装置１は、三次元半導体メモリである。この半導体装置１は、基板１０と、下地層２０と、積層体３０と、メモリセル膜４０と、を備える。
図１は、第１実施形態に係る半導体装置の断面図である。図１に示す半導体装置１は、三次元半導体メモリである。この半導体装置１は、基板１０と、下地層２０と、積層体３０と、メモリセル膜４０と、を備える。
基板１０は、例えばシリコン基板である。なお、基板１０には、トランジスタ（不図示）や、このトランジスタを駆動するための電極（不図示）などが形成されていてもよい。以下、基板１０に平行な方向をＸ方向、基板１０に直交する方向をＺ方向とそれぞれ称する場合がある。
下地層２０は、メモリセル膜４０に通電するための配線として機能する。下地層２０では、金属ソース線２１が基板１０上に設けられている。金属ソース線２１上には、リン（Ｐ）ドープポリシリコン層２２が設けられている。リンドープポリシリコン層２２上には、ノンドープポリシリコン層２３が設けられている。ノンドープポリシリコン層２３上には、ノンドープポリシリコン層２４が設けられている。ノンドープポリシリコン層２４上には、リンドープポリシリコン層２５が設けられている。なお、実施形態においてドープされている不純物はリン限定されない。
積層体３０は、リンドープポリシリコン層２５上に設けられている。なお、下地層２０が不要な場合、積層体３０は、基板１０上に直接設けられていてもよい。積層体３０では、絶縁層３１と導電層３２とがＺ方向で交互に積層されている。絶縁層３１は、例えばシリコン窒化物（ＳｉＯ２）を含んでいる。また、導電層３２は、例えばタングステン（Ｗ）等の金属を含んでいる。導電層３２は、メモリセル膜４０の電極として機能する。
メモリセル膜４０は、積層体３０を貫通し、その底部は、リンドープポリシリコン層２２まで達している。図１には、２つのメモリセル膜４０がＸ方向に並んでいるが、メモリセル膜４０の数は特に制限されない。ここで、図２を参照してメモリセル膜４０の断面構造について説明する。
図２は、図１に示す領域Ａを拡大した断面図である。図２に示すように、メモリセル膜４０は、ブロック膜４１と、電荷蓄積層４２と、トンネル絶縁膜４３、４４と、チャネル４５と、コア４６と、を有する。
ブロック膜４１は、第１シリコン酸化膜として形成される第１膜の例である。または、シリコン酸化膜とHigh-k膜との積層膜でも良い。ブロック膜４１は、後述するメモリホールの内周面を構成する絶縁層３１および導電層３２のそれぞれと接している。
電荷蓄積層４２は、シリコン窒化膜（ＳｉＮ）として形成される第２膜の例である。電荷蓄積層４２は、ブロック膜４１の表面、より具体的には内周面に設けられている。
トンネル絶縁膜４３、４４は、第３膜の例である。トンネル絶縁膜４３は、電荷蓄積層４２の表面、より具体的には内周面にシリコン酸窒化膜（ＳｉＯＮ）として形成される。また、トンネル絶縁膜４４は、このシリコン酸窒化膜の表面に第２シリコン酸化膜として形成される。なお、本実施形態では、電子および正孔の注入効率を向上させるために、トンネル絶縁膜は２層であるが、１層であってもよい。
チャネル４５は、ポリシリコンとして形成される第４膜の例である。チャネル４５に通電することによって、チャネル４５とトンネル絶縁膜４４との界面にチャネルが形成される。チャネル４５とトンネル絶縁膜４４との界面には、図２に示すように、欠陥終端元素が含まれている。欠陥終端元素は、例えばフッ素（Ｆ）を含む。
コア４６は、チャネル４５の表面に設けられている。コア４６は、例えばシリコン酸化膜として形成される。
本実施形態の半導体装置は、チャネル４５とトンネル絶縁膜４４との界面に欠陥終端元素を含む。これにより、結晶欠陥、例えばシリコン原子の未結合手（ダンリングボンド）がこの界面で発生しても、未結合手が欠陥終端元素と結合することによって、結晶欠陥が終端して、化学的に安定する。
以下、図３〜図７を参照して、本実施形態に係る半導体装置１の製造方法を説明する。
まず、図３に示すように、下地層２０を基板１０上に形成し、続いて、および積層体３０ａを下地層２０上に形成する。積層体３０ａは、絶縁層３１と絶縁層３２ａとをＺ方向で交互に積層をすることによって形成される。絶縁層３２ａは、例えばシリコン窒化物を含んでいる。下地層２０および積層体３０ａは、例えばＣＶＤ（Chemical Vapor Deposition）法またはＡＬＤ（Atomic Layer Deposition）法を用いて形成される。
次に、図４に示すように、例えばＲＩＥ（Reactive Ion Etching）法を用いてメモリホール５０を形成する。メモリホール５０は、積層体３０ａを貫通する凹部の例である。メモリホール５０の底部は、リンドープポリシリコン層２２まで達している。
次に、図５に示すように、メモリホール５０内に、ブロック膜４１と、電荷蓄積層４２と、トンネル絶縁膜４３、４４を順次に形成する。各膜は、例えばＣＶＤ法またはＡＬＤ法を用いて形成される。
次に、図６に示すように、トンネル絶縁膜４４に対して、フッ素を含むガス１００を用いたアニール処理を実行する。ガス１００には、例えば、Ｆ２（フッ素）ガス、ＮＦ３（三フッ化窒素）ガス、ＳＦ６（六フッ化硫黄）ガス、Ｃ４Ｆ６（ヘキサフルオロ−１，２−ブタジエン）ガス、Ｃ４Ｆ８（オクタフルオロ−１，２−ブテン）ガスを適用することができる。
このアニール処理では、ガス１００は、例えば５００〜６００℃の温度条件で約１０分間導入される。これにより、フッ素原子が、トンネル絶縁膜４４へ吸着および／またはトンネル絶縁膜４３へ拡散する。
上記アニール処理後、図７に示すように、トンネル絶縁膜４４の表面にチャネル４５を形成する。続いて、図２に示すように、チャネル４５の表面にコア４６を形成する。これにより、メモリホール５０がメモリセル膜４０で充填される。チャネル４５およびコア４６は、例えばＣＶＤ法またはＡＬＤ法を用いて形成される。
コア４６の形成後、絶縁層３２ａが例えば図示しないスリット等を介して高温のリン酸溶液で除去される。続いて、導電層３２が、例えばＣＶＤ法またはＡＬＤ法を用いて絶縁層３２ａの除去箇所に形成される。このようにして、絶縁層３２ａが導電層３２に置換（リプレイス）される。
図８は、本実施形態のメモリセル膜４０におけるフッ素の濃度プロファイルを示すグラフである。図８において、横軸はコア４６からのＸ方向の深さを示し、縦軸は単位面積あたりのフッ素の平均濃度を示す。また、この濃度プロファイルは、５５０℃の温度条件でフッ素を含むガスを１０分間導入したアニール処理によって得られた。
図８に示すように、フッ素の平均濃度は、トンネル絶縁膜４４とチャネル４５との界面に近づくにつれて高くなっている。換言すると、平均濃度のピーク値がこの界面に存在する。そのため、本実施形態によれば、フッ素によって、この界面で発生するポリシリコンの結晶欠陥を大幅に終端することができる。これにより、チャネル抵抗の増加が抑制されるので、チャネル４５における電子移動度の低下を改善することが可能となる。
また、本実施形態では、トンネル絶縁膜４３、４４に対して直接的にガス１００を導入している。より具体的には、トンネル絶縁膜４４がメモリホール５０内に露出した状態でガス１００を導入している。そのため、フッ素の平均濃度に関し、上記界面からトンネル絶縁膜４３、４４側への減少量ΔＣ１は、上記界面からチャネル４５側への減少量ΔＣ２よりも少ない。図８によれば、減少量ΔＣ１は、（１×１０）２／３ｃｍ−２未満である。これは、フッ素がトンネル絶縁膜４３、４４の全体に含まれていることを意味する。これにより、メモリセル膜４０の信頼性を向上させることが可能となる。
（第２実施形態）
図９は、第２実施形態に係る半導体装置のメモリセル膜４０の一部を拡大した断面図である。第１実施形態と同様の構成要素には同じ符号を付し、詳細な説明を省略する。
図９は、第２実施形態に係る半導体装置のメモリセル膜４０の一部を拡大した断面図である。第１実施形態と同様の構成要素には同じ符号を付し、詳細な説明を省略する。
図９に示すメモリセル膜４０には、キャップ膜４７がチャネル４５とコア４６との間に設けられている。キャップ膜４７は第５膜の例であり、コア４６は第６膜の例である。キャップ膜４７は、例えばシリコン酸化膜として形成される。
以下、図１０〜図１２を参照して、本実施形態に係る半導体装置の製造方法を説明する。本実施形態では、積層体３０ａおよびメモリホール５０は、第１実施形態と同様の方法で形成されるので、説明を省略し、メモリセル膜４０の製造方法を説明する。
第１実施形態では、トンネル絶縁膜４４を形成した後、チャネル４５を形成する前に、フッ素を含むガス１００を用いたアニール処理を実行する（図６参照）。一方、本実施形態では、図１０に示すように、トンネル絶縁膜４４の形成に続いて、チャネル４５およびキャップ膜４７を順次にメモリホール５０内に形成する。キャップ膜４７は、例えば、低温のＡＬＤ法を用いて形成される。
次に、図１１に示すように、キャップ膜４７に対して、ガス１００を用いたアニール処理を実行する。このアニール処理によって、キャップ膜４７は、単位面積当たりの平均濃度が（１×１０２１）２／３ｃｍ−２程度のフッ素原子を均一に含んだ膜に変質される。また、このアニール処理時に、フッ素がキャップ膜４７を介してチャネル４５にも導入される。その結果、チャネル４５は、その表面側から（１×１０２０）２／３ｃｍ−２から（５×１０１７）２／３ｃｍ−２程度のフッ素の濃度プロファイルを有する。
次に、ＲＴＡ（Rapid Thermal Anneal）処理を実行する。この処理により、図１２に示すように、フッ素が、キャップ膜４７からチャネル４５とトンネル絶縁膜４４との界面まで拡散される。
続いて、図９に示すように、キャップ膜４７の表面にコア４６を形成する。コア４６は、キャップ膜４７の成膜温度よりも高い成膜温度で形成される。なお、キャップ膜４７を除去した後、チャネル４５の表面にコア４６を形成してもよい。その後、第１実施形態と同様に、絶縁層３２ａが導電層３２に置換される。
図１３は、本実施形態のメモリセル膜４０におけるフッ素の濃度プロファイルを示すグラフである。図１３において、横軸はキャップ膜４７からのＸ方向の深さを示し、縦軸は単位面積あたりのフッ素の平均濃度を示す。また、この濃度プロファイルは、５５０℃の温度条件でフッ素を含むガスを１０分間導入したアニール処理によって得られた。
図１３に示すように、本実施形態も、図８に示す第１実施形態と同様に、フッ素の平均濃度が、トンネル絶縁膜４４とチャネル４５との界面に近づくにつれて高くなっている。すなわち、この界面における欠陥終端元素の濃度が高くなる。これにより、チャネル抵抗の増加が抑制されるので、チャネル４５における電子移動度の低下を改善することが可能となる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
３０ 積層体、３１ 絶縁層、３２ 導電層、４１ ブロック絶縁膜（第１膜）、４２ 電荷蓄積層（第２膜）、４３，４４ トンネル絶縁膜（第３膜）、４５ チャネル（第４膜）、４６ コア（第６膜）、４７ キャップ膜（第５膜）、５０ メモリホール
Claims (10)
- 絶縁層と導電層とが交互に積層された積層体と、
前記積層体を貫通する凹部内に設けられた第１膜と、
前記第１膜の表面に設けられた第２膜と、
前記第２膜の表面に設けられた第３膜と、
前記第３膜の表面に設けられた第４膜と、を備え、
前記第３膜および前記第４膜における単位面積当たりのフッ素の平均濃度は、前記第３膜と前記第４膜との界面における単位面積当たりのフッ素の平均濃度よりも低い、半導体装置。 - 前記界面から前記第３膜側への前記平均濃度の減少量は、前記界面から前記第４膜側への前記平均濃度の減少量よりも少ない、請求項１に記載の半導体装置。
- 前記第４膜の表面に設けられた第５膜と、
前記第５膜の表面に設けられた第６膜と、をさらに備える、請求項１に記載の半導体装置。 - 前記第５膜および前記第６膜が、絶縁膜である、請求項３に記載の半導体装置。
- 前記第１膜が、第１シリコン酸化膜であり、
前記第２膜が、シリコン窒化膜であり、
前記第３膜が、前記シリコン窒化膜の表面に設けられたシリコン酸窒化膜と、前記シリコン酸窒化膜の表面に設けられた第２シリコン酸化膜と、を有し、
前記第４膜が、ポリシリコン膜である、請求項１から４のいずれかに記載の半導体装置。 - 絶縁層と導電層とが交互に積層された積層体を形成し、
前記積層体を貫通する凹部を形成し、
前記凹部内に第１膜を形成し、
前記第１膜の表面に第２膜を形成し、
前記第２膜の表面に第３膜を形成し、
前記第３膜に対して、フッ素を含むガスを用いたアニール処理を実行し、
前記第３膜の表面に第４膜を形成する、
半導体装置の製造方法。 - 絶縁層と導電層とが交互に積層された積層体を形成し、
前記積層体を貫通する凹部を形成し、
前記凹部内に第１膜を形成し、
前記第１膜の表面に第２膜を形成し、
前記第２膜の表面に第３膜を形成し、
前記第３膜の表面に第４膜を形成し、
前記第４膜の表面に第５膜を形成し、
前記第５膜に対して、フッ素を含むガスを用いたアニール処理を実行し、
前記第５膜から前記第３膜と前記第４膜との界面へ前記フッ素を拡散する、
半導体装置の製造方法。 - 前記第５膜の表面に、前記第５膜の形成温度よりも高い温度で第６膜を形成する、請求項７に記載の半導体装置の製造方法。
- 前記アニール処理の後、前記第５膜を除去し、
前記第４膜の表面に、前記第５膜の形成温度よりも高い温度で第６膜を形成する、請求項７に記載の半導体装置の製造方法。 - 前記ガスが、Ｆ２ガス、ＮＦ３（三フッ化窒素）ガス、ＳＦ６（六フッ化硫黄）ガス、Ｃ４Ｆ６（ヘキサフルオロ−１，２−ブタジエン）ガス、Ｃ４Ｆ８（オクタフルオロ−１，２−ブテン）ガスのいずれかである、請求項６から９のいずれかに記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018102570A JP2019207950A (ja) | 2018-05-29 | 2018-05-29 | 半導体装置およびその製造方法 |
| US16/290,849 US11322512B2 (en) | 2018-05-29 | 2019-03-01 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018102570A JP2019207950A (ja) | 2018-05-29 | 2018-05-29 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2019207950A true JP2019207950A (ja) | 2019-12-05 |
Family
ID=68694327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018102570A Pending JP2019207950A (ja) | 2018-05-29 | 2018-05-29 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US11322512B2 (ja) |
| JP (1) | JP2019207950A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112020005675T5 (de) | 2019-11-18 | 2022-09-22 | Denso Corporation | Erwärmungsvorrichtung |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019054068A (ja) * | 2017-09-13 | 2019-04-04 | 東芝メモリ株式会社 | 半導体記憶装置及びその製造方法 |
| JP2021125594A (ja) | 2020-02-06 | 2021-08-30 | キオクシア株式会社 | 半導体記憶装置及びその製造方法 |
| JP2022046329A (ja) * | 2020-09-10 | 2022-03-23 | キオクシア株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100757335B1 (ko) * | 2006-10-18 | 2007-09-11 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 이를 제조하는 방법 |
| JP5534748B2 (ja) | 2009-08-25 | 2014-07-02 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
| JP2012174907A (ja) | 2011-02-22 | 2012-09-10 | Toshiba Corp | 半導体装置 |
| JP2012204430A (ja) | 2011-03-24 | 2012-10-22 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| US9825051B2 (en) * | 2014-10-22 | 2017-11-21 | Sandisk Technologies Llc | Three dimensional NAND device containing fluorine doped layer and method of making thereof |
| US20160343657A1 (en) * | 2015-05-22 | 2016-11-24 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| US10269825B2 (en) * | 2016-03-14 | 2019-04-23 | Toshiba Memory Corporation | Semiconductor device and method for manufacturing same |
| JP2018157035A (ja) * | 2017-03-16 | 2018-10-04 | 東芝メモリ株式会社 | 半導体装置、およびその製造方法 |
-
2018
- 2018-05-29 JP JP2018102570A patent/JP2019207950A/ja active Pending
-
2019
- 2019-03-01 US US16/290,849 patent/US11322512B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112020005675T5 (de) | 2019-11-18 | 2022-09-22 | Denso Corporation | Erwärmungsvorrichtung |
Also Published As
| Publication number | Publication date |
|---|---|
| US20190371814A1 (en) | 2019-12-05 |
| US11322512B2 (en) | 2022-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9825051B2 (en) | Three dimensional NAND device containing fluorine doped layer and method of making thereof | |
| US8618603B2 (en) | Nonvolatile semiconductor memory device and method for manufacturing same | |
| JP4845917B2 (ja) | 半導体装置の製造方法 | |
| CN109346480B (zh) | 三维存储器以及形成三维存储器的方法 | |
| JP2019207950A (ja) | 半導体装置およびその製造方法 | |
| JP2021535627A (ja) | 三次元メモリデバイスおよびその製作方法 | |
| JP5613105B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2015142034A (ja) | 半導体装置の製造方法 | |
| JP2006140488A (ja) | ストレージキャパシタの製造方法及びストレージキャパシタ | |
| JP2015154028A (ja) | 半導体装置の製造方法 | |
| US9368586B2 (en) | Transistor with recess gate and method for fabricating the same | |
| JP2015231025A (ja) | 半導体装置及びその製造方法 | |
| US8232166B2 (en) | Method for fabricating semiconductor device with recess gate | |
| JP2014135311A (ja) | 半導体装置 | |
| US11282932B2 (en) | Semiconductor device and manufacturing method | |
| JP6292507B2 (ja) | 水素拡散障壁を備える半導体デバイス及びその製作方法 | |
| US20240196590A1 (en) | Semiconductor device and manufacturing method thereof | |
| US20140035058A1 (en) | Semiconductor Devices and Methods of Manufacturing the Same | |
| US9425054B2 (en) | Method for fabricating semiconductor device | |
| TWI848705B (zh) | 半導體裝置的製造方法 | |
| US9484203B2 (en) | Methods of manufacturing semiconductor devices | |
| JP2021048173A (ja) | 半導体装置およびその製造方法 | |
| US20230164998A1 (en) | Semiconductor device and method for manufacturing same | |
| TWI555065B (zh) | 非揮發性記憶體的製造方法 | |
| JP2012230993A (ja) | 半導体基板、半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20180907 |