JP2019169605A - Insulative circuit board - Google Patents
Insulative circuit board Download PDFInfo
- Publication number
- JP2019169605A JP2019169605A JP2018056032A JP2018056032A JP2019169605A JP 2019169605 A JP2019169605 A JP 2019169605A JP 2018056032 A JP2018056032 A JP 2018056032A JP 2018056032 A JP2018056032 A JP 2018056032A JP 2019169605 A JP2019169605 A JP 2019169605A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- copper
- aluminum
- copper layer
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052802 copper Inorganic materials 0.000 claims abstract description 378
- 239000010949 copper Substances 0.000 claims abstract description 378
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 372
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 195
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 189
- 239000004065 semiconductor Substances 0.000 claims abstract description 56
- 229910000881 Cu alloy Inorganic materials 0.000 claims abstract description 21
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 18
- 238000009413 insulation Methods 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 abstract description 24
- 239000007790 solid phase Substances 0.000 abstract description 24
- 230000032798 delamination Effects 0.000 abstract 1
- 230000001629 suppression Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 490
- 239000000758 substrate Substances 0.000 description 52
- 239000000919 ceramic Substances 0.000 description 50
- 229910052751 metal Inorganic materials 0.000 description 45
- 239000002184 metal Substances 0.000 description 45
- 239000000463 material Substances 0.000 description 39
- 229910000679 solder Inorganic materials 0.000 description 27
- 238000010438 heat treatment Methods 0.000 description 24
- 229910000765 intermetallic Inorganic materials 0.000 description 23
- 238000005304 joining Methods 0.000 description 22
- 239000011888 foil Substances 0.000 description 12
- 229910018125 Al-Si Inorganic materials 0.000 description 9
- 229910018520 Al—Si Inorganic materials 0.000 description 9
- 238000005219 brazing Methods 0.000 description 9
- 238000010030 laminating Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000002955 isolation Methods 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 7
- 238000003475 lamination Methods 0.000 description 6
- 239000012071 phase Substances 0.000 description 6
- 239000002356 single layer Substances 0.000 description 5
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 3
- 229910000676 Si alloy Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 229910017944 Ag—Cu Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910020836 Sn-Ag Inorganic materials 0.000 description 2
- 229910020888 Sn-Cu Inorganic materials 0.000 description 2
- 229910020988 Sn—Ag Inorganic materials 0.000 description 2
- 229910019204 Sn—Cu Inorganic materials 0.000 description 2
- 229910018956 Sn—In Inorganic materials 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 229910000640 Fe alloy Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910001093 Zr alloy Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- -1 oxygen-free copper Chemical compound 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
この発明は、絶縁層の一方の面に、アルミニウム又はアルミニウム合金からなるアルミニウム層と、このアルミニウム層に固相拡散接合された銅又は銅合金からなる銅層と、を有する回路層が形成された絶縁回路基板に関するものである。 In the present invention, a circuit layer having an aluminum layer made of aluminum or an aluminum alloy and a copper layer made of copper or a copper alloy bonded to the aluminum layer by solid phase diffusion bonding is formed on one surface of the insulating layer. The present invention relates to an insulating circuit board.
LEDやパワーモジュール等の半導体装置においては、導電材料からなる回路層の上に半導体素子が接合された構造とされている。
風力発電、電気自動車、ハイブリッド自動車等を制御するために用いられる大電力制御用のパワー半導体素子においては、発熱量が多いことから、これを搭載する基板としては、例えば窒化アルミニウム(AlN)、アルミナ(Al2O3)などからなるセラミックス基板と、このセラミックス基板の一方の面に導電性の優れた金属板を接合して形成した回路層と、を備えた絶縁回路基板が、従来から広く用いられている。なお、パワージュール用基板としては、セラミックス基板の他方の面に金属層を形成したものも提供されている。
A semiconductor device such as an LED or a power module has a structure in which a semiconductor element is bonded on a circuit layer made of a conductive material.
In power semiconductor elements for large power control used to control wind power generation, electric vehicles, hybrid vehicles, etc., the amount of heat generated is large, and as a substrate on which this is mounted, for example, aluminum nitride (AlN), alumina Conventionally, an insulating circuit board including a ceramic substrate made of (Al 2 O 3 ) and the like and a circuit layer formed by bonding a metal plate having excellent conductivity to one surface of the ceramic substrate has been widely used. It has been. In addition, as a power joule substrate, a substrate having a metal layer formed on the other surface of a ceramic substrate is also provided.
例えば、特許文献1に示すパワーモジュールにおいては、セラミックス基板の一方の面及び他方の面にアルミニウム又はアルミニウム合金からなる回路層及び金属層が形成された絶縁回路基板と、この回路層上にはんだ材を介して接合された半導体素子と、を備えた構造とされている。
そして、絶縁回路基板の金属層側には、ヒートシンクが接合されており、半導体素子から絶縁回路基板側に伝達された熱を、ヒートシンクを介して外部へ放散する構成とされている。
For example, in the power module shown in Patent Document 1, an insulating circuit board in which a circuit layer and a metal layer made of aluminum or an aluminum alloy are formed on one surface and the other surface of a ceramic substrate, and a solder material on the circuit layer And a semiconductor element joined through the structure.
A heat sink is bonded to the metal layer side of the insulating circuit board, and heat transferred from the semiconductor element to the insulating circuit board side is dissipated to the outside through the heat sink.
ところで、特許文献1に記載されたパワーモジュールのように、回路層及び金属層をアルミニウム又はアルミニウム合金で構成した場合には、その表面にアルミニウム酸化物の皮膜が形成されるため、はんだ材によって半導体素子やヒートシンクを接合することができないといった問題があった。 By the way, when the circuit layer and the metal layer are made of aluminum or an aluminum alloy as in the power module described in Patent Document 1, an aluminum oxide film is formed on the surface of the circuit layer and the metal layer. There was a problem that an element and a heat sink could not be joined.
そこで、特許文献2には、回路層及び金属層を、アルミニウム層と銅層の積層構造とした絶縁回路基板が提案されている。この絶縁回路基板においては、回路層及び金属層の表面には銅層が配置されるため、はんだ材を用いて半導体素子及びヒートシンクを良好に接合することができる。このため、積層方向の熱抵抗が小さくなり、半導体素子から発生した熱をヒートシンク側へと効率良く伝達することが可能となる。
Therefore,
ところで、上述の絶縁回路基板の回路層においては、半導体素子が搭載されるとともに、端子材等の部材が超音波接合されることがある。
ここで、特許文献2に記載されたように、アルミニウム又はアルミニウム合金からなるアルミニウム層と銅又は銅合金からなる銅層とを固相拡散接合されてなる回路層においては、超音波接合時に、銅層が変形してしまい、アルミニウム層と銅層との接合界面で剥離が生じることがあった。
一方、超音波接合時における銅層の変形を抑制するために、銅層の厚さを厚く形成した場合には、半導体素子との熱膨張係数の差が大きくなり、半導体素子との接合性が低下するおそれがあった。
By the way, in the circuit layer of the above-mentioned insulated circuit board, while a semiconductor element is mounted, members, such as a terminal material, may be ultrasonically joined.
Here, as described in
On the other hand, in order to suppress the deformation of the copper layer at the time of ultrasonic bonding, when the copper layer is formed thick, the difference in thermal expansion coefficient with the semiconductor element becomes large, and the bondability with the semiconductor element is increased. There was a risk of decline.
この発明は、前述した事情に鑑みてなされたものであって、アルミニウム又はアルミニウム合金からなるアルミニウム層と銅又は銅合金からなる銅層とが固相拡散接合されてなる回路層において、半導体素子との接合性に優れ、かつ、超音波接合時にアルミニウム層と銅層との接合界面での剥離を抑制することが可能な絶縁回路基板を提供することを目的とする。 The present invention has been made in view of the circumstances described above, and in a circuit layer formed by solid phase diffusion bonding of an aluminum layer made of aluminum or an aluminum alloy and a copper layer made of copper or a copper alloy, a semiconductor element and It is an object of the present invention to provide an insulated circuit board that is excellent in bonding property and can suppress peeling at a bonding interface between an aluminum layer and a copper layer during ultrasonic bonding.
前述の課題を解決するために、本発明の絶縁回路基板は、絶縁層と、前記絶縁層の一方の面に形成された回路層を備えた絶縁回路基板であって、前記回路層は、アルミニウム又はアルミニウム合金からなるアルミニウム層と、このアルミニウム層に接合された銅又は銅合金からなる銅層と、を有しており、前記回路層の前記絶縁層とは反対側を向く面には、半導体素子が搭載される素子搭載領域と、他の部材が超音波接合される超音波接合領域と、が形成されており、前記素子搭載領域における前記銅層の厚さt1と硬さH1の積t1×H1と、前記超音波接合領域における前記銅層の厚さt2と硬さH2の積t2×H2が、互いに異なることを特徴としている。 In order to solve the above-described problems, an insulated circuit board according to the present invention is an insulated circuit board including an insulating layer and a circuit layer formed on one surface of the insulating layer, and the circuit layer is made of aluminum. Or an aluminum layer made of an aluminum alloy and a copper layer made of copper or a copper alloy bonded to the aluminum layer, and a semiconductor layer is provided on the surface of the circuit layer facing away from the insulating layer. An element mounting region where the element is mounted and an ultrasonic bonding region where other members are ultrasonically bonded are formed, and the product t1 of the thickness t1 and the hardness H1 of the copper layer in the element mounting region. It is characterized in that xH1 and a product t2 × H2 of the thickness t2 and the hardness H2 of the copper layer in the ultrasonic bonding region are different from each other.
この構成の絶縁回路基板によれば、前記回路層の前記絶縁層とは反対側を向く面に、半導体素子が搭載される素子搭載領域と、他の部材が超音波接合される超音波接合領域と、が形成されており、前記素子搭載領域における前記銅層の厚さt1と硬さH1の積t1×H1と、前記超音波接合領域における前記銅層の厚さt2と硬さH2の積t2×H2が、互いに異なっているので、素子搭載領域及び超音波接合領域において、それぞれに適した構成の銅層を形成することができ、半導体素子との接合信頼性に優れ、かつ、超音波接合時におけるアルミニウム層と銅層との接合界面での隔離の発生を抑制することが可能となる。 According to the insulated circuit board having this configuration, the element mounting area where the semiconductor element is mounted and the ultrasonic bonding area where other members are ultrasonically bonded to the surface of the circuit layer facing away from the insulating layer. The product t1 × H1 of the thickness t1 and the hardness H1 of the copper layer in the element mounting region and the product of the thickness t2 and the hardness H2 of the copper layer in the ultrasonic bonding region Since t2 × H2 are different from each other, a copper layer having a structure suitable for each of the element mounting region and the ultrasonic bonding region can be formed, the bonding reliability with the semiconductor element is excellent, and the ultrasonic wave It is possible to suppress the occurrence of isolation at the bonding interface between the aluminum layer and the copper layer at the time of bonding.
ここで、本発明の絶縁回路基板においては、前記超音波接合領域における前記銅層の厚さt2と硬さH2の積t2×H2が、前記素子搭載領域における前記銅層の厚さt1と硬さH1の積t1×H1よりも大きいことが好ましい。
この場合、超音波接合領域においては、銅層の剛性を確保することで超音波接合時における銅層の変形を抑制でき、アルミニウム層と銅層との接合界面での剥離の発生を抑制することが可能となる。また、前記素子搭載領域においては、半導体素子との熱膨張係数の差を小さく抑えることができ、半導体素子との接合性を確保することができる。
Here, in the insulated circuit board of the present invention, the product t2 × H2 of the thickness t2 and the hardness H2 of the copper layer in the ultrasonic bonding region is equal to the thickness t1 and the hardness of the copper layer in the element mounting region. It is preferable to be larger than the product t1 × H1 of the height H1.
In this case, in the ultrasonic bonding region, by ensuring the rigidity of the copper layer, the deformation of the copper layer during ultrasonic bonding can be suppressed, and the occurrence of peeling at the bonding interface between the aluminum layer and the copper layer can be suppressed. Is possible. Further, in the element mounting region, the difference in thermal expansion coefficient with the semiconductor element can be suppressed, and the bonding property with the semiconductor element can be ensured.
また、本発明の絶縁回路基板においては、前記超音波接合領域における前記銅層の厚さt2と硬さH2の積t2×H2が10以上110以下の範囲内とされていることが好ましい。
この場合、前記超音波接合領域における前記銅層の厚さt2と硬さH2の積t2×H2が10以上110以下の範囲内とされているので、超音波接合領域における銅層の剛性を十分に確保することができ、超音波接合時におけるアルミニウム層と銅層との接合界面での隔離の発生を確実に抑制することができる。
In the insulated circuit board of the present invention, it is preferable that a product t2 × H2 of the thickness t2 and the hardness H2 of the copper layer in the ultrasonic bonding region is in a range of 10 or more and 110 or less.
In this case, since the product t2 × H2 of the thickness t2 and the hardness H2 of the copper layer in the ultrasonic bonding region is in the range of 10 or more and 110 or less, the rigidity of the copper layer in the ultrasonic bonding region is sufficient. It is possible to reliably prevent the occurrence of isolation at the bonding interface between the aluminum layer and the copper layer during ultrasonic bonding.
さらに、本発明の絶縁回路基板においては、前記素子搭載領域における前記銅層の厚さt1と、前記超音波接合領域における前記銅層の厚さt2とが、互いに異なる構成としてもよい。
この場合、前記素子搭載領域における前記銅層の厚さt1と、前記超音波接合領域における前記銅層の厚さt2とを、互いに異なるように構成することにより、前記素子搭載領域における前記銅層の厚さt1と硬さH1の積t1×H1と、前記超音波接合領域における前記銅層の厚さt2と硬さH2の積t2×H2とを、互いに異なるように構成することが可能となる。
Furthermore, in the insulated circuit board of the present invention, the thickness t1 of the copper layer in the element mounting region and the thickness t2 of the copper layer in the ultrasonic bonding region may be different from each other.
In this case, the thickness t1 of the copper layer in the element mounting region and the thickness t2 of the copper layer in the ultrasonic bonding region are configured to be different from each other, thereby forming the copper layer in the element mounting region. The product t1 × H1 of the thickness t1 and the hardness H1 and the product t2 × H2 of the thickness t2 and the hardness H2 of the copper layer in the ultrasonic bonding region can be configured to be different from each other. Become.
また、本発明の絶縁回路基板においては、前記超音波接合領域は、前記素子搭載領域における前記銅層の硬さH1と、前記超音波接合領域における前記銅層の硬さH2とが、互いに異なる構成としてもよい。
この場合、前記素子搭載領域における前記銅層の硬さH1と、前記超音波接合領域における前記銅層の硬さH2とを、互いに異なるように構成することにより、前記素子搭載領域における前記銅層の厚さt1と硬さH1の積t1×H1と、前記超音波接合領域における前記銅層の厚さt2と硬さH2の積t2×H2とを、互いに異なるように構成することが可能となる。
In the insulated circuit board of the present invention, in the ultrasonic bonding region, the hardness H1 of the copper layer in the element mounting region and the hardness H2 of the copper layer in the ultrasonic bonding region are different from each other. It is good also as a structure.
In this case, the copper layer hardness in the element mounting area is configured to be different from the hardness H1 of the copper layer in the element mounting area and the hardness H2 of the copper layer in the ultrasonic bonding area. The product t1 × H1 of the thickness t1 and the hardness H1 and the product t2 × H2 of the thickness t2 and the hardness H2 of the copper layer in the ultrasonic bonding region can be configured to be different from each other. Become.
本発明によれば、アルミニウム又はアルミニウム合金からなるアルミニウム層と銅又は銅合金からなる銅層とが固相拡散接合されてなる回路層において、半導体素子との接合性に優れ、かつ、超音波接合時にアルミニウム層と銅層との接合界面での剥離を抑制することが可能な絶縁回路基板を提供することが可能となる。 According to the present invention, in a circuit layer formed by solid phase diffusion bonding of an aluminum layer made of aluminum or an aluminum alloy and a copper layer made of copper or a copper alloy, the bonding with a semiconductor element is excellent and ultrasonic bonding is performed. It is possible to provide an insulated circuit board capable of suppressing peeling at the joint interface between the aluminum layer and the copper layer.
(第一実施形態)
以下に、本発明の実施形態について、添付した図面を参照して説明する。
図1に、本発明の第一実施形態である絶縁回路基板10、及び、この絶縁回路基板10を用いたパワーモジュール1を示す。
(First embodiment)
Embodiments of the present invention will be described below with reference to the accompanying drawings.
In FIG. 1, the
図1に示すパワーモジュール1は、絶縁回路基板10と、この絶縁回路基板10の一方の面(図1において上面)に第1はんだ層2を介して接合された半導体素子3と、絶縁回路基板10の一方の面(図1において上面)に超音波接合された端子材5と、絶縁回路基板10の下側に第2はんだ層8を介して接合されたヒートシンク61と、を備えている。
A power module 1 shown in FIG. 1 includes an
半導体素子3は、Si等の半導体材料で構成されている。絶縁回路基板10と半導体素子3とを接合する第1はんだ層2は、例えばSn−Ag系、Sn−Cu系、Sn−In系、若しくはSn−Ag−Cu系のはんだ材(いわゆる鉛フリーはんだ材)とされている。
The semiconductor element 3 is made of a semiconductor material such as Si. The
端子材5は、導電性に優れた金属で構成されており、本実施形態では、銅又は銅合金からなるリードフレーム材とされている。
The
ヒートシンク61は、絶縁回路基板10側の熱を放散するためのものである。ヒートシンク61は、銅又は銅合金で構成されており、本実施形態では無酸素銅で構成された放熱板とされている。絶縁回路基板10とヒートシンク61とを接合する第2はんだ層8は、例えばSn−Ag系、Sn−Cu系、Sn−In系、若しくはSn−Ag−Cu系のはんだ材(いわゆる鉛フリーはんだ材)とされている。
The
絶縁回路基板10は、絶縁層を構成するセラミックス基板11と、このセラミックス基板11の一方の面(図1において上面)に配設された回路層20と、セラミックス基板11の他方の面(図1において下面)に配設された金属層30と、を備えている。
The insulating
セラミックス基板11は、絶縁性および放熱性に優れた窒化ケイ素(Si3N4)、窒化アルミニウム(AlN)、アルミナ(Al2O3)等のセラミックスで構成されている。本実施形態では、セラミックス基板11は、特に放熱性の優れた窒化アルミニウム(AlN)で構成されている。また、セラミックス基板11の厚さは、例えば、0.2mm以上1.5mm以下の範囲内に設定されており、本実施形態では、0.635mmに設定されている。
The
回路層20は、図1に示すように、セラミックス基板11の一方の面に配設されたアルミニウム層21と、このアルミニウム層21の一方の面に積層された銅層22と、を有している。
なお、回路層20におけるアルミニウム層21の厚さは、0.1mm以上1.0mm以下の範囲内に設定されており、本実施形態では0.4mmに設定されている。
アルミニウム層21は、図3に示すように、セラミックス基板11の一方の面に、アルミニウム及びアルミニウム合金からなるアルミニウム板41が接合されることにより形成されている。
本実施形態においては、アルミニウム層21となるアルミニウム板41は、純度が99mass%以上のアルミニウム(2Nアルミニウム)または純度が99.99mass%以上のアルミニウム(4Nアルミニウム)で構成されている。
As shown in FIG. 1, the
In addition, the thickness of the
As shown in FIG. 3, the
In this embodiment, the
この回路層20においては、セラミックス基板11とは反対側を向く面に、半導体素子3が搭載される素子搭載領域20Aと、端子材5が超音波接合される超音波接合領域20Bとが形成されている。
そして、回路層20の銅層22は、上述の半導体素子搭載領域20Aに対応する第1銅層22Aと、超音波接合領域20Bに対応する第2銅層22Bと、で構成が異なるものとされている。
In the
The
具体的には、素子搭載領域20Aにおける第1銅層22Aの厚さt1と硬さH1の積t1×H1と、超音波接合領域20Bにおける第2銅層22Bの厚さt2と硬さH2の積t2×H2が、互いに異なるように構成されている。
本実施形態においては、超音波接合領域20Bにおける第2銅層22Bの厚さt2と硬さH2の積t2×H2が、素子搭載領域20Aにおける第1銅層22Aの厚さt1と硬さH1の積t1×H1よりも大きくなるように、構成されている。
そして、本実施形態においては、超音波接合領域20Bにおける第2銅層22Bの厚さt2と硬さH2の積t2×H2が10以上110以下の範囲内とされている。
Specifically, the product t1 × H1 of the thickness t1 and the hardness H1 of the
In the present embodiment, the product t2 × H2 of the thickness t2 and the hardness H2 of the
In this embodiment, the product t2 × H2 of the thickness t2 and the hardness H2 of the
本実施形態においては、図1に示すように、第1銅層22Aの厚さt1と第2銅層22Bの厚さt2とが同一とされており、第2銅層22Bと第1銅層22Aとが異なる材質で構成され、第2銅層22Bの硬さH2が、第1銅層22Aの硬さH1よりも硬いものとされている。
具体的には、銅層22の厚さ(第1銅層22Aの厚さt1及び第2銅層22Bの厚さt2)は、0.1mm以上1.0mm以下の範囲内に設定されており、本実施形態では0.4mmに設定されている。
そして、第2銅層22Bのビッカース硬さH2が50Hv以上200Hv以下の範囲内とされ、第1銅層22Aのビッカース硬さH1が20Hv以上50Hv以下の範囲内とされている。
In the present embodiment, as shown in FIG. 1, the thickness t1 of the
Specifically, the thickness of the copper layer 22 (the thickness t1 of the
The Vickers hardness H2 of the
銅層22(第1銅層22A及び第2銅層22B)は、図3に示すように、アルミニウム層21に、銅又は銅合金からなる銅板42(第1銅板42A及び第2銅板42B)が接合されることにより形成されている。
ここで、本実施形態においては、超音波接合領域20Bにおける第2銅層22Bを構成する第2銅板42Bのビッカース硬さが、素子搭載領域20Aにおける第1銅層22Aを構成する第1銅板42Aのビッカース硬さよりも、硬いものとされている。
As shown in FIG. 3, the copper layer 22 (
Here, in the present embodiment, the Vickers hardness of the
具体的には、素子搭載領域20Aにおける第1銅層22Aを構成する第1銅板42Aは、例えば銅の純度が99.99mass%以上とされた無酸素銅等の純銅からなる圧延板とされている。また、超音波接合領域20Bにおける第2銅層22Bを構成する第2銅板42Bは、例えばZrの含有量が0.01mass%以上0.1mass%以下の範囲で含有するZr入り銅等の銅合金からなる圧延板とされている。
Specifically, the
ここで、アルミニウム層21と銅層22(第1銅層22A及び第2銅層22B)は、それぞれ固相拡散接合されている。
なお、アルミニウム層21と銅層22(第1銅層22A及び第2銅層22B)の接合界面においては、CuとAlの金属間化合物からなる金属間化合物層が形成されており、この金属間化合物層は、複数の相の金属間化合物が積層した構成とされている。
Here, the
An intermetallic compound layer made of an intermetallic compound of Cu and Al is formed at the bonding interface between the
金属層30は、図1に示すように、セラミックス基板11の他方の面に配設されたアルミニウム層31と、このアルミニウム層31の他方の面に積層された銅層32と、を有している。
なお、金属層30におけるアルミニウム層31の厚さは、0.1mm以上3.0mm以下の範囲内に設定されており、本実施形態では0.6mmに設定されている。
また、金属層30における銅層32の厚さは、0.1mm以上6.0mm以下の範囲内に設定されており、本実施形態では、0.4mmに設定されている。
As shown in FIG. 1, the
In addition, the thickness of the
Moreover, the thickness of the
金属層30におけるアルミニウム層31は、図3に示すように、セラミックス基板11の他方の面に、アルミニウム及びアルミニウム合金からなるアルミニウム板51が接合されることにより形成されている。
本実施形態においては、金属層30におけるアルミニウム層31となるアルミニウム板51は、純度が99mass%以上のアルミニウム(2Nアルミニウム)または純度が99.99mass%以上のアルミニウム(4Nアルミニウム)で構成されている。
As shown in FIG. 3, the
In the present embodiment, the
金属層30における銅層32は、図3に示すように、アルミニウム層31に、銅又は銅合金からなる銅板52が接合されることにより形成されている。
本実施形態においては、金属層30における銅層32を構成する銅板52は、無酸素銅の圧延板とされている。
As shown in FIG. 3, the
In the present embodiment, the
ここで、金属層30におけるアルミニウム層31と銅層32は、固相拡散接合されている。
なお、アルミニウム層31と銅層32の接合界面においては、CuとAlの金属間化合物からなる金属間化合物層が形成されており、この金属間化合物層は、複数の相の金属間化合物が積層した構成とされている。
Here, the
Note that an intermetallic compound layer made of an intermetallic compound of Cu and Al is formed at the bonding interface between the
次に、本実施形態である絶縁回路基板10の製造方法について、図2及び図3を参照して説明する。
Next, the manufacturing method of the insulated
(アルミニウム層形成工程S01)
図3に示すように、セラミックス基板11の一方の面に、アルミニウム層21となるアルミニウム板41を、Al−Si系のろう材箔46を介して積層するとともに、セラミックス基板11の他方の面に、アルミニウム層31となるアルミニウム板51を、Al−Si系のろう材箔56を介して積層する。なお、本実施形態では、Al−Si系のろう材箔46、56として、厚さ10μmのAl−8mass%Si合金箔を用いた。
(Aluminum layer forming step S01)
As shown in FIG. 3, an
そして、積層方向に加圧(圧力1〜35kgf/cm2(0.1〜3.5MPa))した状態で真空加熱炉内に配置し加熱して、アルミニウム板41とセラミックス基板11を接合してアルミニウム層21を形成する。また、セラミックス基板11とアルミニウム板51を接合してアルミニウム層31を形成する。
ここで、真空加熱炉内の圧力は10−6Pa以上10−3Pa以下の範囲内、加熱温度は600℃以上650℃以下の範囲内、加熱温度での保持時間は15分以上180分以下の範囲内に設定されることが好ましい。
And it arrange | positions in a vacuum heating furnace in the state pressurized (pressure 1-35kgf / cm < 2 > (0.1-3.5MPa)) in the lamination direction, it heats, the
Here, the pressure in the vacuum heating furnace is in the range of 10 −6 Pa to 10 −3 Pa, the heating temperature is in the range of 600 ° C. to 650 ° C., and the holding time at the heating temperature is 15 minutes to 180 minutes. It is preferable to set within the range.
(銅板積層工程S02)
次に、アルミニウム層21の一方の面側(図3において上側)に、第1銅層22Aとなる第1銅板42A及び第2銅層22Bとなる第2銅板42Bとを、並列するように積層する。
また、アルミニウム層31の他方の面側(図3において下側)に、銅層32となる銅板52を積層し、積層体を形成する。
ここで、上述のように、第1銅板42Aは、無酸素銅からなる圧延板とされ、第2銅板42Bは、Zrの含有量が0.01mass%以上0.1mass%以下の範囲で含有するZr入り銅の圧延板とされている。
なお、アルミニウム層21,31、第1銅板42A、第2銅板42B、銅板52の、それぞれの接合面は、予め当該面の傷が除去されて平滑にされている。
(Copper plate lamination step S02)
Next, the
Moreover, the
Here, as described above, the
The joining surfaces of the aluminum layers 21 and 31, the
(固相拡散接合工程S03)
次に、上述の積層体を、積層方向に加圧(圧力3〜35kgf/cm2(0.1〜3.5MPa))するとともに加熱して、アルミニウム層21と第1銅板42A及び第2銅板42B、アルミニウム層31と銅板52とを、それぞれ固相拡散接合する。
ここで、固相拡散接合工程S03においては、加熱温度は400℃以上548℃未満の範囲内、加熱温度での保持時間は5分以上240分以下の範囲内に設定されることが好ましい。
(Solid phase diffusion bonding step S03)
Next, the laminated body is pressurized (pressure 3 to 35 kgf / cm 2 (0.1 to 3.5 MPa)) and heated in the laminating direction to heat the
Here, in the solid phase diffusion bonding step S03, the heating temperature is preferably set in a range of 400 ° C. or higher and lower than 548 ° C., and the holding time at the heating temperature is preferably set in a range of 5 minutes or more and 240 minutes or less.
以上のようにして、本実施形態である絶縁回路基板10が製造される。
As described above, the insulated
(ヒートシンク接合工程S04)
次に、金属層30の銅層32とヒートシンク61とをはんだ材を介して積層し、還元炉内においてはんだ接合する。
(Heat sink joining step S04)
Next, the
(端子材接合工程S05)
次に、回路層20の超音波接合領域20B(第2銅層22B)に、端子材5を超音波接合する。
(Terminal material joining step S05)
Next, the
(半導体素子接合工程S06)
次いで、回路層20の素子搭載領域20A(第1銅層22A)に、はんだ材を介して半導体素子3を積層し、還元炉内においてはんだ接合する。
上記のようにして、本実施形態であるパワーモジュール1が製造される。
(Semiconductor element bonding step S06)
Next, the semiconductor element 3 is stacked on the
As described above, the power module 1 according to the present embodiment is manufactured.
以上のような構成とされた本実施形態に係る絶縁回路基板10によれば、回路層20のセラミックス基板11とは反対側を向く面に、半導体素子3が搭載される素子搭載領域20Aと、端子材5が超音波接合される超音波接合領域20Bと、が形成されており、素子搭載領域20Aにおける第1銅層22Aの厚さt1と硬さH1の積t1×H1と、超音波接合領域20Bにおける第2銅層22Bの厚さt2と硬さH2の積t2×H2が、互いに異なるように構成されているので、素子搭載領域20A及び超音波接合領域20Bにおいて、それぞれに適した構成の銅層(第1銅層22A及び第2銅層22B)を形成することができ、半導体素子3との接合信頼性に優れ、かつ、超音波接合時におけるアルミニウム層21と第2銅層22Bとの接合界面での隔離の発生を抑制することが可能となる。
According to the insulated
本実施形態においては、具体的には、超音波接合領域20Bにおける第2銅層22Bの厚さt2と硬さH2の積t2×H2が、素子搭載領域20Aにおける第1銅層22Aの厚さt1と硬さH1の積t1×H1よりも大きくなるように、構成されているので、超音波接合領域20Bにおいては、第2銅層22Bの剛性を確保することで超音波接合時における第2銅層22Bの変形を抑制でき、アルミニウム層21と第2銅層22Bとの接合界面での剥離の発生を抑制することが可能となる。また、素子搭載領域20Aにおいては、半導体素子3との熱膨張係数の差を小さく抑えることができ、半導体素子3との接合性を確保することができる。
In the present embodiment, specifically, the product t2 × H2 of the thickness t2 and the hardness H2 of the
さらに、本実施形態においては、超音波接合領域20Bにおける第2銅層22Bの厚さt2と硬さH2の積t2×H2が10以上110以下の範囲内とされているので、超音波接合領域における第2銅層22Bの剛性を十分に確保することができ、超音波接合時におけるアルミニウム層21と第2銅層22Bとの接合界面での隔離の発生を確実に抑制することができる。
Furthermore, in this embodiment, since the product t2 × H2 of the thickness t2 and the hardness H2 of the
また、本実施形態においては、第1銅層22Aの厚さt1と第2銅層22Bの厚さt2とが同一とされ、第2銅層22Bの硬さH2が、第1銅層22Aの硬さH1よりも硬いものとされており、具体的には、第2銅層22Bのビッカース硬さH2が50Hv以上200Hv以下の範囲内とされ、第1銅層22Aのビッカース硬さH1が20Hv以上50Hv以下の範囲内とされているので、超音波接合領域20Bにおける第2銅層22Bの厚さt2と硬さH2の積t2×H2を、素子搭載領域20Aにおける第1銅層22Aの厚さt1と硬さH1の積t1×H1よりも、確実に大きくすることができる。
In the present embodiment, the thickness t1 of the
(第二実施形態)
次に、本発明の第二実施形態である絶縁回路基板110について、図4から図6を参照して説明する。なお、第一実施形態と同一の部材には、同一の符号を付して詳細な説明を省略する。
図4に、本発明の第二実施形態である絶縁回路基板110、及び、この絶縁回路基板110を用いたパワーモジュール101を示す。
(Second embodiment)
Next, an
FIG. 4 shows an
図4に示すパワーモジュール101は、絶縁回路基板110と、この絶縁回路基板110の一方の面(図4において上面)に第1はんだ層2を介して接合された半導体素子3と、絶縁回路基板110の一方の面(図4において上面)に超音波接合された端子材5と、絶縁回路基板110の下側に第2はんだ層8を介して接合されたヒートシンク61と、を備えている。
A
絶縁回路基板110は、絶縁層を構成するセラミックス基板11と、このセラミックス基板11の一方の面(図4において上面)に配設された回路層120と、セラミックス基板11の他方の面(図4において下面)に配設された金属層130と、を備えている。
The insulating
回路層120は、図4に示すように、セラミックス基板11の一方の面に配設されたアルミニウム層121と、このアルミニウム層121の一方の面に積層された銅層122と、を有している。
なお、回路層120におけるアルミニウム層121の厚さは、0.1mm以上1.0mm以下の範囲内に設定されており、本実施形態では0.4mmに設定されている。
アルミニウム層121は、図6に示すように、セラミックス基板11の一方の面に、アルミニウム及びアルミニウム合金からなるアルミニウム板141が接合されることにより形成されている。
本実施形態においては、アルミニウム層121となるアルミニウム板141は、純度が99mass%以上のアルミニウム(2Nアルミニウム)または純度が99.99mass%以上のアルミニウム(4Nアルミニウム)で構成されている。
As shown in FIG. 4, the
In addition, the thickness of the
As shown in FIG. 6, the
In this embodiment, the
この回路層120のセラミックス基板11とは反対側を向く面には、半導体素子3が搭載される素子搭載領域120Aと、端子材5が超音波接合される超音波接合領域120Bとが形成されている。
そして、回路層120の銅層122は、上述の半導体素子搭載領域120Aに対応する第1銅層122Aと、超音波接合領域120Bに対応する第2銅層122Bと、で構成が異なるものとされている。
An
The
具体的には、素子搭載領域120Aにおける第1銅層122Aの厚さt1と硬さH1の積t1×H1と、超音波接合領域120Bにおける第2銅層122Bの厚さt2と硬さH2の積t2×H2が、互いに異なるように構成されている。
本実施形態においては、超音波接合領域120Bにおける第2銅層122Bの厚さt2と硬さH2の積t2×H2が、素子搭載領域120Aにおける第1銅層122Aの厚さt1と硬さH1の積t1×H1よりも大きくなるように、構成されている。
そして、本実施形態においては、超音波接合領域120Bにおける第2銅層122Bの厚さt2と硬さH2の積t2×H2が10以上110以下の範囲内とされている。
Specifically, the product t1 × H1 of the thickness t1 and the hardness H1 of the
In the present embodiment, the product t2 × H2 of the thickness t2 and the hardness H2 of the
In this embodiment, the product t2 × H2 of the thickness t2 and the hardness H2 of the
本実施形態においては、図4に示すように、第1銅層122Aと第2銅層122Bは、同一の部材で構成され、第1銅層122Aの硬さH1と第2銅層122Bの硬さH2が同一とされており、第2銅層122Bの厚さt2が、第1銅層122Aの厚さt1よりも厚く形成されている。
具体的には、銅層122のビッカース硬さ(第1銅層122Aのビッカース硬さH1及び第2銅層122Bのビッカース硬さH2)は、20Hv以上50Hv以下の範囲内とされ、本実施形態では40Hvに設定されている。
そして、素子搭載領域120Aに対応する第1銅層122Aの厚さt1が0.1mm以上0.6mm以下の範囲内とされ、超音波接合領域120Bに対応する第2銅層122Bの厚さt2が0.3mm以上1.5mm以下の範囲内とされている。
In the present embodiment, as shown in FIG. 4, the
Specifically, the Vickers hardness of the copper layer 122 (Vickers hardness H1 of the
Then, the thickness t1 of the
銅層122(第1銅層122A及び第2銅層122B)は、図6に示すように、アルミニウム層121に、銅又は銅合金からなり、局所的に厚さが異なる異形銅板142が接合されることにより形成されている。
As shown in FIG. 6, the copper layer 122 (the
ここで、アルミニウム層121と銅層122は、固相拡散接合されている。
なお、アルミニウム層121と銅層122の接合界面においては、CuとAlの金属間化合物からなる金属間化合物層が形成されており、この金属間化合物層は、複数の相の金属間化合物が積層した構成とされている。
Here, the
Note that an intermetallic compound layer made of an intermetallic compound of Cu and Al is formed at the bonding interface between the
金属層130は、図4に示すように、セラミックス基板11の他方の面に配設されたアルミニウム層131と、このアルミニウム層131の他方の面に積層された銅層132と、を有している。
なお、金属層130におけるアルミニウム層131の厚さは、0.1mm以上3.0mm以下の範囲内に設定されており、本実施形態では0.6mmに設定されている。
また、金属層130における銅層132の厚さは、0.1mm以上6.0mm以下の範囲内に設定されており、本実施形態では、0.6mmに設定されている。
As shown in FIG. 4, the
In addition, the thickness of the
Further, the thickness of the
金属層130におけるアルミニウム層131は、図6に示すように、セラミックス基板11の他方の面に、アルミニウム及びアルミニウム合金からなるアルミニウム板151が接合されることにより形成されている。
本実施形態においては、金属層130におけるアルミニウム層131となるアルミニウム板151は、純度が99mass%以上のアルミニウム(2Nアルミニウム)または純度が99.99mass%以上のアルミニウム(4Nアルミニウム)で構成されている。
As shown in FIG. 6, the
In this embodiment, the
金属層130における銅層132は、図6に示すように、アルミニウム層131に、銅又は銅合金からなる銅板152が接合されることにより形成されている。
本実施形態においては、金属層130における銅層132を構成する銅板152は、無酸素銅の圧延板とされている。
As shown in FIG. 6, the
In the present embodiment, the
ここで、金属層130におけるアルミニウム層131と銅層132は、固相拡散接合されている。
なお、アルミニウム層131と銅層132の接合界面においては、CuとAlの金属間化合物からなる金属間化合物層が形成されており、この金属間化合物層は、複数の相の金属間化合物が積層した構成とされている。
Here, the
Note that an intermetallic compound layer made of an intermetallic compound of Cu and Al is formed at the bonding interface between the
次に、本実施形態である絶縁回路基板110の製造方法について、図5及び図6を参照して説明する。
Next, the manufacturing method of the insulated
(アルミニウム層形成工程S101)
図6に示すように、セラミックス基板11の一方の面に、アルミニウム層121となるアルミニウム板141を、Al−Si系のろう材箔146を介して積層するとともに、セラミックス基板11の他方の面に、アルミニウム層131となるアルミニウム板151を、Al−Si系のろう材箔156を介して積層する。なお、本実施形態では、Al−Si系のろう材箔146、156として、厚さ10μmのAl−8mass%Si合金箔を用いた。
(Aluminum layer forming step S101)
As shown in FIG. 6, an
そして、積層方向に加圧(圧力1〜35kgf/cm2(0.1〜3.5MPa))した状態で真空加熱炉内に配置し加熱して、アルミニウム板141とセラミックス基板11を接合してアルミニウム層121を形成する。また、セラミックス基板11とアルミニウム板151を接合してアルミニウム層131を形成する。
ここで、真空加熱炉内の圧力は10−6Pa以上10−3Pa以下の範囲内、加熱温度は600℃以上650℃以下の範囲内、加熱温度での保持時間は15分以上180分以下の範囲内に設定されることが好ましい。
And it arrange | positions in a vacuum heating furnace in the state pressurized (the pressure 1-35kgf / cm < 2 > (0.1-3.5MPa)) in the lamination direction, it heats, the
Here, the pressure in the vacuum heating furnace is in the range of 10 −6 Pa to 10 −3 Pa, the heating temperature is in the range of 600 ° C. to 650 ° C., and the holding time at the heating temperature is 15 minutes to 180 minutes. It is preferable to set within the range.
(銅板積層工程S102)
次に、アルミニウム層121の一方の面側(図6において上側)に、銅層122となる銅板142を積層する。ここで、銅板142は、図6に示すように、局所的に厚さが異なる異形銅板とされている。ここで、銅板142は、局所的に厚さが異なることから、スペーサ148を配置することで、高さを一致させている。
また、アルミニウム層131の他方の面側(図6において下側)に、銅層132となる銅板152を積層し、積層体を形成する。
なお、アルミニウム層121,131、銅板142、152の、それぞれの接合面は、予め当該面の傷が除去されて平滑にされている。
(Copper plate lamination step S102)
Next, a
Moreover, the
The joint surfaces of the aluminum layers 121 and 131 and the
(固相拡散接合工程S103)
次に、上述の積層体を、積層方向に加圧(圧力3〜35kgf/cm2(0.1〜3.5MPa))するとともに加熱して、アルミニウム層121と銅板142、アルミニウム層131と銅板152とを、それぞれ固相拡散接合する。このとき、銅板142は、局所的に厚さが異なることから、スペーサ148を配置して、銅板142の全体をアルミニウム層121側に押圧するように構成している。
ここで、固相拡散接合工程S103においては、加熱温度は400℃以上548℃未満の範囲内、加熱温度での保持時間は5分以上240分以下の範囲内に設定されることが好ましい。
(Solid phase diffusion bonding step S103)
Next, the above-mentioned laminate is pressurized (pressure 3 to 35 kgf / cm 2 (0.1 to 3.5 MPa)) and heated in the laminating direction to heat the
Here, in the solid phase diffusion bonding step S103, it is preferable that the heating temperature is set in a range of 400 ° C. or more and less than 548 ° C., and the holding time at the heating temperature is set in a range of 5 minutes or more and 240 minutes or less.
以上のようにして、本実施形態である絶縁回路基板110が製造される。
As described above, the insulated
(ヒートシンク接合工程S104)
次に、金属層130の銅層132とヒートシンク61とをはんだ材を介して積層し、還元炉内においてはんだ接合する。
(Heat sink joining step S104)
Next, the
(端子材接合工程S105)
次に、回路層120の超音波接合領域120B(第2銅層122B)に、端子材5を超音波接合する。
(Terminal material joining step S105)
Next, the
(半導体素子接合工程S106)
次いで、回路層120の素子搭載領域120A(第1銅層122A)に、はんだ材を介して半導体素子3を積層し、還元炉内においてはんだ接合する。
上記のようにして、本実施形態であるパワーモジュール101が製造される。
(Semiconductor element bonding step S106)
Next, the semiconductor element 3 is stacked on the
As described above, the
以上のような構成とされた本実施形態に係る絶縁回路基板110によれば、第一実施形態と同様に、素子搭載領域120Aにおける第1銅層122Aの厚さt1と硬さH1の積t1×H1と、超音波接合領域120Bにおける第2銅層122Bの厚さt2と硬さH2の積t2×H2が、互いに異なるように構成されているので、素子搭載領域120A及び超音波接合領域120Bにおいて、それぞれに適した構成の銅層(第1銅層122A及び第2銅層122B)を形成することができ、半導体素子3との接合信頼性に優れ、かつ、超音波接合時におけるアルミニウム層121と第2銅層122Bとの接合界面での隔離の発生を抑制することが可能となる。
According to the insulated
本実施形態においては、具体的には、超音波接合領域120Bにおける第2銅層122Bの厚さt2と硬さH2の積t2×H2が、素子搭載領域120Aにおける第1銅層122Aの厚さt1と硬さH1の積t1×H1よりも大きくなるように、構成されているので、超音波接合領域120Bにおいては、第2銅層122Bの剛性を確保することで超音波接合時における第2銅層122Bの変形を抑制でき、アルミニウム層121と第2銅層122Bとの接合界面での剥離の発生を抑制することが可能となる。また、素子搭載領域120Aにおいては、半導体素子3との熱膨張係数の差を小さく抑えることができ、半導体素子3との接合性を確保することができる。
In the present embodiment, specifically, the product t2 × H2 of the thickness t2 and the hardness H2 of the
さらに、本実施形態においては、超音波接合領域120Bにおける第2銅層122Bの厚さt2と硬さH2の積t2×H2が10以上110以下の範囲内とされているので、超音波接合領域における第2銅層122Bの剛性を十分に確保することができ、超音波接合時におけるアルミニウム層121と第2銅層122Bとの接合界面での隔離の発生を確実に抑制することができる。
Furthermore, in this embodiment, since the product t2 × H2 of the thickness t2 and the hardness H2 of the
そして、本実施形態においては、第1銅層122Aと第2銅層22Bは、同一の部材で構成され、第1銅層122Aの硬さH1と第2銅層22Bの硬さH2が同一とされており、第2銅層122Bの厚さt2が、第1銅層122Aの厚さt1よりも厚く形成された構成とされ、具体的には、素子搭載領域120Aに対応する第1銅層122Aの厚さt1が0.1mm以上0.6mm以下の範囲内とされ、超音波接合領域120Bに対応する第2銅層122Bの厚さt2が0.3mm以上1.5mm以下の範囲内とされているので、超音波接合領域120Bにおける第2銅層122Bの厚さt2と硬さH2の積t2×H2を、素子搭載領域120Aにおける第1銅層122Aの厚さt1と硬さH1の積t1×H1よりも、確実に大きくすることができる。
In the present embodiment, the
(第三実施形態)
次に、本発明の第三実施形態である絶縁回路基板210について、添付した図面を参照して説明する。なお、第一実施形態及び第二実施形態と同一の部材には、同一の符号を付して詳細な説明を省略する。
図7に、本発明の第二実施形態である絶縁回路基板210、及び、この絶縁回路基板210を用いたパワーモジュール201を示す。
(Third embodiment)
Next, the insulated
FIG. 7 shows an
図7に示すパワーモジュール201は、絶縁回路基板210と、この絶縁回路基板210の一方の面(図7において上面)に第1はんだ層2を介して接合された半導体素子3と、絶縁回路基板210の一方の面(図7において上面)に超音波接合された端子材5と、絶縁回路基板210の下側に第2はんだ層8を介して接合されたヒートシンク61と、を備えている。
A
絶縁回路基板210は、絶縁層を構成するセラミックス基板11と、このセラミックス基板11の一方の面(図7において上面)に配設された回路層220と、セラミックス基板11の他方の面(図7において下面)に配設された金属層230と、を備えている。
The insulating
回路層220は、図7に示すように、セラミックス基板11の一方の面に配設されたアルミニウム層221と、このアルミニウム層221の一方の面に積層された銅層222と、を有している。
なお、回路層220におけるアルミニウム層221の厚さは、0.1mm以上1.0mm以下の範囲内に設定されており、本実施形態では0.4mmに設定されている。
アルミニウム層221は、図9に示すように、セラミックス基板11の一方の面に、アルミニウム及びアルミニウム合金からなるアルミニウム板241が接合されることにより形成されている。
本実施形態においては、アルミニウム層221となるアルミニウム板241は、純度が99mass%以上のアルミニウム(2Nアルミニウム)または純度が99.99mass%以上のアルミニウム(4Nアルミニウム)で構成されている。
As shown in FIG. 7, the
Note that the thickness of the
As shown in FIG. 9, the
In the present embodiment, the
この回路層220のセラミックス基板11とは反対側を向く面には、半導体素子3が搭載される素子搭載領域220Aと、端子材5が超音波接合される超音波接合領域220Bとが形成されている。
そして、回路層220の銅層222は、上述の半導体素子搭載領域220Aに対応する第1銅層222Aと、超音波接合領域220Bに対応する第2銅層222Bと、で構成が異なるものとされている。
An
The
具体的には、素子搭載領域220Aにおける第1銅層222Aの厚さt1と硬さH1の積t1×H1と、超音波接合領域220Bにおける第2銅層222Bの厚さt2と硬さH2の積t2×H2が、互いに異なるように構成されている。
本実施形態においては、超音波接合領域220Bにおける第2銅層222Bの厚さt2と硬さH2の積t2×H2が、素子搭載領域220Aにおける第1銅層222Aの厚さt1と硬さH1の積t1×H1よりも大きくなるように、構成されている。
そして、本実施形態においては、超音波接合領域220Bにおける第2銅層222Bの厚さt2と硬さH2の積t2×H2が10以上110以下の範囲内とされている。
Specifically, the product t1 × H1 of the thickness t1 and the hardness H1 of the
In the present embodiment, the product t2 × H2 of the thickness t2 and the hardness H2 of the
In the present embodiment, the product t2 × H2 of the thickness t2 and the hardness H2 of the
本実施形態においては、図7に示すように、第1銅層222Aは単一層で構成され、第2銅層222Bは、複数層(本実施形態では2層)で構成されており、第1銅層222Aの硬さH1と第2銅層222Bの硬さH2が異なり、かつ、第2銅層222Bの厚さt2が、第1銅層222Aの厚さt1よりも厚く形成されている。なお、第2銅層222Bの硬さは、第2銅層222Bの一方の面(端子材5が接合される面)で測定されたものとされている。
具体的には、素子搭載領域220Aに対応する第1銅層222Aの厚さt1が0.1mm以上0.6mm以下の範囲内とされ、超音波接合領域220Bに対応する第2銅層222Bの厚さt2が0.3mm以上1.5mm以下の範囲内とされている。
また、第2銅層222Bのビッカース硬さH2が50Hv以上200Hv以下の範囲内とされ、第1銅層222Aのビッカース硬さH1が20Hv以上50Hv以下の範囲内とされている。
In the present embodiment, as shown in FIG. 7, the
Specifically, the thickness t1 of the
Further, the Vickers hardness H2 of the
具体的には、素子搭載領域220Aにおける第1銅層222Aを構成する第1銅板242Aは、例えば無酸素銅等の純銅からなる圧延板とされている。また、超音波接合領域220Bにおける第2銅層222Bの一方の面側に積層された第2銅板242Bは、例えばZrの含有量が0.01mass%以上0.1mass%以下の範囲で含有するZr入り銅等の銅合金からなる圧延板とされている。
Specifically, the
ここで、アルミニウム層221と銅層222は、固相拡散接合されている。
なお、アルミニウム層221と銅層222の接合界面においては、CuとAlの金属間化合物からなる金属間化合物層が形成されており、この金属間化合物層は、複数の相の金属間化合物が積層した構成とされている。
Here, the
Note that an intermetallic compound layer composed of an intermetallic compound of Cu and Al is formed at the bonding interface between the
金属層230は、図7に示すように、セラミックス基板11の他方の面に配設されたアルミニウム層231と、このアルミニウム層231の他方の面に積層された銅層232と、を有している。
なお、金属層230におけるアルミニウム層231の厚さは、0.1mm以上3.0mm以下の範囲内に設定されており、本実施形態では0.6mmに設定されている。
また、金属層230における銅層232の厚さは、0.1mm以上6.0mm以下の範囲内に設定されており、本実施形態では、0.6mmに設定されている。
As shown in FIG. 7, the
In addition, the thickness of the
Further, the thickness of the
金属層230におけるアルミニウム層231は、図9に示すように、セラミックス基板11の他方の面に、アルミニウム及びアルミニウム合金からなるアルミニウム板251が接合されることにより形成されている。
本実施形態においては、金属層230におけるアルミニウム231となるアルミニウム板251は、純度が99mass%以上のアルミニウム(2Nアルミニウム)または純度が99.99mass%以上のアルミニウム(4Nアルミニウム)で構成されている。
As shown in FIG. 9, the
In the present embodiment, the
金属層230における銅層232は、図9に示すように、アルミニウム層231に、銅又は銅合金からなる銅板252が接合されることにより形成されている。
本実施形態においては、金属層230における銅層232を構成する銅板252は、無酸素銅の圧延板とされている。
As shown in FIG. 9, the
In the present embodiment, the
ここで、金属層230におけるアルミニウム層231と銅層232は、固相拡散接合されている。
なお、アルミニウム層231と銅層232の接合界面においては、CuとAlの金属間化合物からなる金属間化合物層が形成されており、この金属間化合物層は、複数の相の金属間化合物が積層した構成とされている。
Here, the
Note that an intermetallic compound layer made of an intermetallic compound of Cu and Al is formed at the bonding interface between the
次に、本実施形態である絶縁回路基板210の製造方法について、図8及び図9を参照して説明する。
Next, the manufacturing method of the insulated
(アルミニウム層形成工程S201)
図9に示すように、セラミックス基板11の一方の面に、アルミニウム層221となるアルミニウム板241を、Al−Si系のろう材箔246を介して積層するとともに、セラミックス基板11の他方の面に、アルミニウム層231となるアルミニウム板251を、Al−Si系のろう材箔256を介して積層する。なお、本実施形態では、Al−Si系のろう材箔246、256として、厚さ10μmのAl−8mass%Si合金箔を用いた。
(Aluminum layer forming step S201)
As shown in FIG. 9, an
そして、積層方向に加圧(圧力1〜35kgf/cm2(0.1〜3.5MPa))した状態で真空加熱炉内に配置し加熱して、アルミニウム板241とセラミックス基板11を接合してアルミニウム層221を形成する。また、セラミックス基板11とアルミニウム板251を接合してアルミニウム層231を形成する。
ここで、真空加熱炉内の圧力は10−6Pa以上10−3Pa以下の範囲内、加熱温度は600℃以上650℃以下の範囲内、加熱温度での保持時間は15分以上180分以下の範囲内に設定されることが好ましい。
And it arrange | positions in a vacuum heating furnace in the state pressurized (the pressure 1-35kgf / cm < 2 > (0.1-3.5MPa)) in the lamination direction, heats, the
Here, the pressure in the vacuum heating furnace is in the range of 10 −6 Pa to 10 −3 Pa, the heating temperature is in the range of 600 ° C. to 650 ° C., and the holding time at the heating temperature is 15 minutes to 180 minutes. It is preferable to set within the range.
(銅板積層工程S202)
次に、アルミニウム層221の一方の面側(図9において上側)に、第1銅層222A及び第2銅層222Bの下層となる第1銅板242Aと、第2銅層222Bの上層となる第2銅板242Bを積層する。このとき、第1銅板242Aのみが積層された領域と、第1銅板242Aと第2銅板242Bとが積層された領域とでは、互いに厚さが異なることから、スペーサ248を配置して、高さを一致させている。
ここで、第1銅板242Aは、無酸素銅からなる圧延板とされ、第2銅板242Bは、Zrの含有量が0.01mass%以上0.1mass%以下の範囲で含有するZr入り銅の圧延板とされている。
なお、アルミニウム層221,231、第1銅板242A、第2銅板242B、銅板252の、それぞれの接合面は、予め当該面の傷が除去されて平滑にされている。
(Copper plate lamination step S202)
Next, the
Here, the
Note that the bonding surfaces of the aluminum layers 221 and 231, the first copper plate 242 </ b> A, the second copper plate 242 </ b> B, and the
(固相拡散接合工程S203)
次に、上述の積層体を、積層方向に加圧(圧力3〜35kgf/cm2(0.1〜3.5MPa))するとともに加熱して、アルミニウム層221と第1銅板242A、第1銅板242Aと第2銅板242B、アルミニウム層231と銅板252とを、それぞれ固相拡散接合する。このとき、第1銅板242Aのみが積層された領域と、第1銅板242Aと第2銅板242Bとが積層された領域とでは、互いに厚さが異なることから、スペーサ248を配置して、第1銅板242Aの全体をアルミニウム層221側に押圧するように構成している。
ここで、固相拡散接合工程S203においては、加熱温度は400℃以上548℃未満の範囲内、加熱温度での保持時間は5分以上240分以下の範囲内に設定されることが好ましい。
(Solid phase diffusion bonding step S203)
Next, the laminated body is pressurized (pressure 3 to 35 kgf / cm 2 (0.1 to 3.5 MPa)) and heated in the laminating direction to heat the
Here, in the solid phase diffusion bonding step S203, the heating temperature is preferably set within a range of 400 ° C. or higher and lower than 548 ° C., and the holding time at the heating temperature is preferably set within a range of 5 minutes or longer and 240 minutes or shorter.
以上のようにして、本実施形態である絶縁回路基板210が製造される。
As described above, the insulated
(ヒートシンク接合工程S204)
次に、金属層230の銅層232とヒートシンク61とをはんだ材を介して積層し、還元炉内においてはんだ接合する。
(Heat sink joining step S204)
Next, the
(端子材接合工程S205)
次に、回路層220の超音波接合領域220B(第2銅層222B)に、端子材5を超音波接合する。
(Terminal material joining step S205)
Next, the
(半導体素子接合工程S206)
回路層220の素子搭載領域220A(第1銅層222A)に、はんだ材を介して半導体素子3を積層し、還元炉内においてはんだ接合する。
上記のようにして、本実施形態であるパワーモジュール201が製造される。
(Semiconductor element bonding step S206)
The semiconductor element 3 is laminated on the
As described above, the
以上のような構成とされた本実施形態に係る絶縁回路基板210によれば、第一実施形態及び第二実施形態と同様に、素子搭載領域220Aにおける第1銅層222Aの厚さt1と硬さH1の積t1×H1と、超音波接合領域220Bにおける第2銅層222Bの厚さt2と硬さH2の積t2×H2が、互いに異なるように構成されているので、素子搭載領域220A及び超音波接合領域220Bにおいて、それぞれに適した構成の銅層(第1銅層222A及び第2銅層222B)を形成することができ、半導体素子3との接合信頼性に優れ、かつ、超音波接合時におけるアルミニウム層221と第2銅層222Bとの接合界面での隔離の発生を抑制することが可能となる。
According to the insulated
本実施形態においては、具体的には、超音波接合領域220Bにおける第2銅層222Bの厚さt2と硬さH2の積t2×H2が、素子搭載領域220Aにおける第1銅層222Aの厚さt1と硬さH1の積t1×H1よりも大きくなるように、構成されているので、超音波接合領域220Bにおいては、第2銅層222Bの剛性を確保することで超音波接合時における第2銅層222Bの変形を抑制でき、アルミニウム層221と第2銅層222Bとの接合界面での剥離の発生を抑制することが可能となる。また、素子搭載領域220Aにおいては、半導体素子3との熱膨張係数の差を小さく抑えることができ、半導体素子3との接合性を確保することができる。
In the present embodiment, specifically, the product t2 × H2 of the thickness t2 and the hardness H2 of the
さらに、本実施形態においては、超音波接合領域220Bにおける第2銅層222Bの厚さt2と硬さH2の積t2×H2が10以上110以下の範囲内とされているので、超音波接合領域における第2銅層222Bの剛性を十分に確保することができ、超音波接合時におけるアルミニウム層221と第2銅層222Bとの接合界面での隔離の発生を確実に抑制することができる。
Further, in the present embodiment, the product t2 × H2 of the thickness t2 and the hardness H2 of the
そして、本実施形態においては、第1銅層222Aが単層で構成され、第2銅層222Bが2層構造とされており、第1銅層222Aの硬さH1及び厚さt1が、第2銅層122Bの硬さH2及び厚さt2と、異なる構造とされているので、超音波接合領域220Bにおける第2銅層222Bの厚さt2と硬さH2の積t2×H2を、素子搭載領域220Aにおける第1銅層222Aの厚さt1と硬さH1の積t1×H1よりも、確実に大きくすることができる。
In the present embodiment, the
以上、本発明の実施形態について説明したが、本発明はこれに限定されることはなく、その発明の技術的思想を逸脱しない範囲で適宜変更可能である。
例えば、本実施形態では、アルミニウム層及び銅層を有する金属層を形成したものとして説明したが、これに限定されることはなく、金属層は、必ずしも形成されていなくてもよいし、金属層を、アルミニウム又はアルミニウム合金、銅又は銅合金等の放熱性に優れた金属の単層で構成したものであってもよい。
As mentioned above, although embodiment of this invention was described, this invention is not limited to this, It can change suitably in the range which does not deviate from the technical idea of the invention.
For example, in this embodiment, although it demonstrated as what formed the metal layer which has an aluminum layer and a copper layer, it is not limited to this, The metal layer does not necessarily need to be formed, A metal layer May be composed of a single layer of metal having excellent heat dissipation such as aluminum or aluminum alloy, copper or copper alloy.
また、アルミニウム層を構成するアルミニウム板として、純度99.99mass%以上のアルミニウムの圧延板を例に挙げて説明したが、これに限定されることはなく、純度99mass%以上の純アルミニウムや、他のアルミニウム又はアルミニウム合金で構成したものであってもよい。
さらに、銅層等を構成する銅板として、無酸素銅の圧延板、及び、Zr入り銅合金の圧延板、を例に挙げて説明したが、これに限定されることはなく、他の銅又は銅合金で構成したものであってもよい。
Moreover, as an aluminum plate which comprises an aluminum layer, although the aluminum rolled plate of purity 99.99 mass% or more was mentioned as an example and demonstrated, it is not limited to this, Pure aluminum of purity 99 mass% or more, etc. It may be composed of aluminum or an aluminum alloy.
Furthermore, as a copper plate constituting the copper layer and the like, an oxygen-free copper rolled plate and a Zr-containing copper alloy rolled plate have been described as examples, but the present invention is not limited thereto, and other copper or It may be composed of a copper alloy.
また、本実施形態では、絶縁回路基板に半導体素子を搭載してパワーモジュールを構成するものとして説明したが、これに限定されることはない。例えば、絶縁回路基板の回路層にLED素子を搭載してLEDモジュールを構成してもよいし、絶縁回路基板の回路層に熱電素子を搭載して熱電モジュールを構成してもよい。
さらに、本実施形態では、絶縁層をセラミックス基板で構成したもので説明したが、これに限定されることはなく、絶縁層を樹脂等で構成したものであってもよい。
In the present embodiment, the power module is configured by mounting the semiconductor element on the insulating circuit board. However, the present invention is not limited to this. For example, an LED module may be configured by mounting LED elements on a circuit layer of an insulated circuit board, or a thermoelectric module may be configured by mounting thermoelectric elements on a circuit layer of an insulated circuit board.
Furthermore, in the present embodiment, the insulating layer is described as being configured with a ceramic substrate. However, the present invention is not limited thereto, and the insulating layer may be configured with resin or the like.
以下に、本発明の効果を確認すべく行った確認実験の結果について説明する。 Below, the result of the confirmation experiment performed in order to confirm the effect of this invention is demonstrated.
セラミックス基板の一方の面及び他方の面に、純度99.99mass%以上のアルミニウム(4Nアルミニウム)の圧延板からなるアルミニウム板(37mm×37mm×厚さ0.6mm)の一方の面に接合してアルミニウム層を形成した。
アルミニウム層形成工程における接合条件は、積層方向の加圧荷重を5kgf/cm2(0.5MPa)、加熱温度を650℃、加熱温度での保持時間を30分とした。
Bonded to one surface of the ceramic substrate and one surface of an aluminum plate (37 mm × 37 mm × thickness 0.6 mm) made of a rolled plate of aluminum (4N aluminum) having a purity of 99.99 mass% or more. An aluminum layer was formed.
The joining conditions in the aluminum layer forming step were a pressure load in the stacking direction of 5 kgf / cm 2 (0.5 MPa), a heating temperature of 650 ° C., and a holding time at the heating temperature of 30 minutes.
次に、セラミックス基板の一方の面側に形成されたアルミニウム層に、銅板を固相拡散接合し、素子接合領域に対応する第1銅層と、超音波接合領域に対応する第2銅層と、を、上述の実施形態に記載した方法で作成した。
なお、構造の「1」は、第一実施形態に対応した構造のものであり、アルミニウム層の上に第1銅層と第2銅層を並列して形成したものである。
構造の「2」は、第二実施形態に対応した構造のものであり、局所的に厚さが異なる異形銅板を用いて第1銅層及び第2銅層を形成したものである。
構造の「3」は、第三実施形態に対応した構造のものであり、第1銅層は単層構造とし、第2銅層は2層構造としたものである。
Next, a copper plate is solid phase diffusion bonded to the aluminum layer formed on one surface side of the ceramic substrate, a first copper layer corresponding to the element bonding region, and a second copper layer corresponding to the ultrasonic bonding region, Were created by the method described in the above embodiment.
The structure “1” corresponds to the structure of the first embodiment, and the first copper layer and the second copper layer are formed in parallel on the aluminum layer.
The structure “2” corresponds to the structure of the second embodiment, in which the first copper layer and the second copper layer are formed using deformed copper plates having locally different thicknesses.
“3” in the structure corresponds to the third embodiment, and the first copper layer has a single-layer structure and the second copper layer has a two-layer structure.
なお、第1銅層の硬さH1及び第2銅層の硬さH2は、正四角錐のダイヤモンド圧子を使用し、セミビッカース硬度計(株式会社島津製作所製HSV−30)を用いて、JIS Z 2244に規定される方法により測定した。測定結果を表1に示す。 The hardness H1 of the first copper layer and the hardness H2 of the second copper layer use a diamond indenter with a regular pyramid and use a semi-Vickers hardness meter (HSV-30 manufactured by Shimadzu Corporation), JIS Z It was measured by the method specified in 2244. The measurement results are shown in Table 1.
また、セラミックス基板の他方の面側に形成されたアルミニウム層上に、無酸素銅の圧延板からなる銅板(37mm×37mm)を固相拡散接合し、金属層を形成した。
なお、固相拡散接合工程における接合条件は、積層方向の加圧荷重を12kgf/cm2(1.2MPa)、加熱温度を535℃、加熱温度での保持時間を120分とした。
Further, a copper plate (37 mm × 37 mm) made of an oxygen-free copper rolled plate was solid phase diffusion bonded on the aluminum layer formed on the other surface side of the ceramic substrate to form a metal layer.
The bonding conditions in the solid phase diffusion bonding step were a pressure load in the stacking direction of 12 kgf / cm 2 (1.2 MPa), a heating temperature of 535 ° C., and a holding time at the heating temperature of 120 minutes.
また、比較例1〜3においては、素子搭載領域と超音波接合領域とを同一の構成のものとした。
以上のようにして、本発明例及び比較例の絶縁回路基板を作製した。
In Comparative Examples 1 to 3, the element mounting area and the ultrasonic bonding area have the same configuration.
As described above, the insulating circuit boards of the present invention example and the comparative example were manufactured.
そして、得られた絶縁回路基板の超音波接合領域に対して、超音波金属接合機(超音波工業株式会社製:60C−904)を用いて、銅端子(10mm×5mm×1mm厚)をコプラス量0.5mmの条件で超音波接合した。 Then, the copper terminal (10 mm × 5 mm × 1 mm thickness) is copied to the ultrasonic bonding region of the obtained insulating circuit board using an ultrasonic metal bonding machine (Ultrasonic Industry Co., Ltd .: 60C-904). Ultrasonic bonding was performed under the condition of an amount of 0.5 mm.
また、得られた絶縁回路基板の素子搭載領域に対して、はんだ材(Cu−99.3mass%Sn)を用いて、半導体素子をはんだ接合した。なお、はんだ接合条件は、雰囲気を水素3vol%還元雰囲気、加熱温度300℃、及び、加熱温度での保持時間を10分とした。 Moreover, the semiconductor element was solder-joined with respect to the element mounting area | region of the obtained insulated circuit board using the solder material (Cu-99.3 mass% Sn). The soldering conditions were such that the atmosphere was a 3 vol% hydrogen reducing atmosphere, the heating temperature was 300 ° C., and the holding time at the heating temperature was 10 minutes.
そして、超音波接合した銅端子との接合強度、冷熱サイクル負荷後の素子接合はんだ層における接合率を、以下のようにして評価した。評価結果を表1に示す。 And the joining strength with the copper terminal which carried out ultrasonic joining, and the joining rate in the element joining solder layer after a thermal cycle load were evaluated as follows. The evaluation results are shown in Table 1.
(銅端子との接合強度)
プッシュプルゲージ(アイコーエンジニアリング社製、デジタルプッシュプルゲージRXシリーズ)を用い、リードフレームが回路層から剥離するまでの最大強度を測定した。測定は15回行い、その平均値を接合強度とした。そして、比較例1の接合強度を基準とし、接合強度が比較例1の1.4倍以上を「◎」、1.2倍以上1.4倍未満を「〇」、1.0倍超え1.2倍未満を「△」、1.0倍以下を「×」と評価した。
(Joint strength with copper terminal)
Using a push-pull gauge (manufactured by Aiko Engineering Co., Ltd., digital push-pull gauge RX series), the maximum strength until the lead frame peeled from the circuit layer was measured. The measurement was performed 15 times, and the average value was defined as the bonding strength. Then, based on the bonding strength of Comparative Example 1, the bonding strength is 1.4 or more times that of Comparative Example 1 as “◎”, 1.2 times or more and less than 1.4 times as “◯”, 1.0 times more than 1 Less than 2 times was evaluated as “Δ”, and 1.0 times or less was evaluated as “x”.
(はんだ層の接合率)
気槽式にして低温側−45℃×30分、高温側175℃×30分の冷熱サイクルを負荷し、1000サイクル後の接合率を測定した。
回路層(素子搭載領域)と半導体素子との接合率は、超音波探傷装置(株式会社日立パワーソリューションズ製FineSAT200)を用いて以下の式を用いて求めた。ここで、初期接合面積とは、接合前における接合すべき面積、すなわち半導体素子の接合面の面積とした。超音波探傷像において剥離は接合部内の白色部で示されることから、この白色部の面積を剥離面積とした。
(接合率)={(初期接合面積)−(剥離面積)}/(初期接合面積)
(Solder layer joint rate)
An air-bath type was applied, and a cooling cycle of low temperature side −45 ° C. × 30 minutes and high temperature side 175 ° C. × 30 minutes was loaded, and the joining rate after 1000 cycles was measured.
The bonding rate between the circuit layer (element mounting region) and the semiconductor element was determined using the following formula using an ultrasonic flaw detector (FineSAT 200 manufactured by Hitachi Power Solutions Co., Ltd.). Here, the initial bonding area is the area to be bonded before bonding, that is, the area of the bonding surface of the semiconductor element. In the ultrasonic flaw detection image, peeling is indicated by a white portion in the joint, and thus the area of the white portion was taken as the peeling area.
(Bonding rate) = {(initial bonding area) − (peeling area)} / (initial bonding area)
素子搭載領域及び超音波接合領域を無酸素銅で構成し、その厚さを0.2mmとした比較例1においては、銅端子との接合強度が不十分であった。超音波接合時に銅層が変形してしまい、銅層(超音波接合領域)とアルミニウム層との接合界面で剥離が生じたためと推測される。 In Comparative Example 1 in which the element mounting region and the ultrasonic bonding region were made of oxygen-free copper and the thickness was 0.2 mm, the bonding strength with the copper terminal was insufficient. This is presumably because the copper layer was deformed during ultrasonic bonding, and peeling occurred at the bonding interface between the copper layer (ultrasonic bonding region) and the aluminum layer.
素子搭載領域及び超音波接合領域を無酸素銅で構成し、その厚さを0.7mmとした比較例2においては、冷熱サイクル負荷後のはんだ接合率が低下した。銅層(素子搭載領域)と半導体素子との熱膨張係数が大きく異なり、はんだ層に高い熱応力が作用したためと推測される。 In Comparative Example 2 in which the element mounting region and the ultrasonic bonding region were made of oxygen-free copper and the thickness was 0.7 mm, the solder bonding rate after the thermal cycle load was reduced. It is presumed that the thermal expansion coefficients of the copper layer (element mounting region) and the semiconductor element are greatly different, and a high thermal stress is applied to the solder layer.
素子搭載領域及び超音波接合領域をZr入り銅合金で構成し、その厚さを0.4mmとした比較例3においては、冷熱サイクル負荷後のはんだ接合率が低下した。銅層(素子搭載領域)と半導体素子との熱膨張係数が大きく異なり、はんだ層に高い熱応力が作用したためと推測される。 In Comparative Example 3 in which the element mounting region and the ultrasonic bonding region were made of a copper alloy containing Zr and the thickness was 0.4 mm, the solder bonding rate after the thermal cycle load was reduced. It is presumed that the thermal expansion coefficients of the copper layer (element mounting region) and the semiconductor element are greatly different, and a high thermal stress is applied to the solder layer.
これに対して、素子搭載領域における銅層の厚さt1と硬さH1の積t1×H1と、前記超音波接合領域における前記銅層の厚さt2と硬さH2の積t2×H2が、互いに異なるように構成された本発明例1〜9においては、超音波接合した銅端子との接合強度に優れ、かつ、素子搭載領域にはんだ接合された半導体素子との接合性に優れていた。 On the other hand, the product t1 × H1 of the copper layer thickness t1 and the hardness H1 in the element mounting region, and the product t2 × H2 of the copper layer thickness t2 and the hardness H2 in the ultrasonic bonding region, In Invention Examples 1 to 9 configured to be different from each other, the bonding strength with the ultrasonically bonded copper terminal was excellent, and the bonding property with the semiconductor element solder-bonded to the element mounting region was excellent.
また、アルミニウム層の上に第1銅層と第2銅層を並列して形成した構造「1」である本発明例1,2、局所的に厚さが異なる異形銅板を用いて第1銅層及び第2銅層を形成した構造「2」である本発明例3〜5、第1銅層は単層構造とし、第2銅層は2層構造とした構造「3」である本発明例6〜9、のいずれの構造であっても、同様の作用効果が得られることが確認された。 In addition, Examples 1 and 2 of the present invention, which is the structure “1” in which the first copper layer and the second copper layer are formed in parallel on the aluminum layer, the first copper using a deformed copper plate having locally different thicknesses Examples 3 to 5 of the present invention having a structure “2” in which a layer and a second copper layer are formed, the first copper layer having a single-layer structure, and the second copper layer having a structure “3” having a two-layer structure It was confirmed that the same effects can be obtained with any of the structures of Examples 6 to 9.
また、超音波接合領域に対応する第2銅層を、無酸素銅で構成した場合でも、Cu−0.1mass%Zr合金で構成した場合でも、Cu−0.1mass%Fe合金で構成した場合であっても、超音波接合領域における第2銅層の厚さt2と硬さH2の積t2×H2が上述の関係を満たしていれば、上述の作用効果が得られることが確認された。 In addition, even when the second copper layer corresponding to the ultrasonic bonding region is made of oxygen-free copper, or made of a Cu-0.1 mass% Zr alloy, or made of a Cu-0.1 mass% Fe alloy. Even so, it was confirmed that the above-described effects can be obtained if the product t2 × H2 of the thickness t2 and the hardness H2 of the second copper layer in the ultrasonic bonding region satisfies the above-described relationship.
以上の確認実験の結果、本発明例によれば、アルミニウム又はアルミニウム合金からなるアルミニウム層と銅又は銅合金からなる銅層とを固相拡散接合されてなる回路層において、半導体素子との接合性に優れ、かつ、超音波接合時にアルミニウム層と銅層との接合界面での剥離を抑制することが可能な絶縁回路基板を提供可能であることが確認された。 As a result of the above confirmation experiment, according to the example of the present invention, in a circuit layer formed by solid phase diffusion bonding of an aluminum layer made of aluminum or an aluminum alloy and a copper layer made of copper or a copper alloy, the bondability to a semiconductor element It was confirmed that it is possible to provide an insulated circuit board that is excellent in resistance and can suppress peeling at the bonding interface between the aluminum layer and the copper layer during ultrasonic bonding.
10 絶縁回路基板
11 セラミックス基板
10
Claims (5)
前記回路層は、アルミニウム又はアルミニウム合金からなるアルミニウム層と、このアルミニウム層に接合された銅又は銅合金からなる銅層と、を有しており、
前記回路層の前記絶縁層とは反対側を向く面には、半導体素子が搭載される素子搭載領域と、他の部材が超音波接合される超音波接合領域と、が形成されており、
前記素子搭載領域における前記銅層の厚さt1と硬さH1の積t1×H1と、前記超音波接合領域における前記銅層の厚さt2と硬さH2の積t2×H2が、互いに異なることを特徴とする絶縁回路基板。 An insulating circuit board comprising an insulating layer and a circuit layer formed on one surface of the insulating layer,
The circuit layer has an aluminum layer made of aluminum or an aluminum alloy, and a copper layer made of copper or a copper alloy bonded to the aluminum layer,
On the surface of the circuit layer facing away from the insulating layer, an element mounting region on which a semiconductor element is mounted and an ultrasonic bonding region in which other members are ultrasonically bonded are formed,
The product t1 × H1 of the copper layer thickness t1 and hardness H1 in the element mounting region and the product t2 × H2 of the copper layer thickness t2 and hardness H2 in the ultrasonic bonding region are different from each other. Insulated circuit board.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018056032A JP6969471B2 (en) | 2018-03-23 | 2018-03-23 | Insulated circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018056032A JP6969471B2 (en) | 2018-03-23 | 2018-03-23 | Insulated circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019169605A true JP2019169605A (en) | 2019-10-03 |
JP6969471B2 JP6969471B2 (en) | 2021-11-24 |
Family
ID=68107545
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018056032A Active JP6969471B2 (en) | 2018-03-23 | 2018-03-23 | Insulated circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6969471B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021150502A (en) * | 2020-03-19 | 2021-09-27 | 株式会社オートネットワーク技術研究所 | Circuit structure |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010040615A (en) * | 2008-08-01 | 2010-02-18 | Hitachi Ltd | Semiconductor device |
JP2013004756A (en) * | 2011-06-17 | 2013-01-07 | Citizen Electronics Co Ltd | Element mounting substrate |
JP2014160799A (en) * | 2013-01-22 | 2014-09-04 | Mitsubishi Materials Corp | Substrate for power module, substrate for power module with heat sink, and power module with heat sink |
WO2016031206A1 (en) * | 2014-08-29 | 2016-03-03 | パナソニックIpマネジメント株式会社 | Semiconductor device, assembly, and vehicle |
JP2016181549A (en) * | 2015-03-23 | 2016-10-13 | 三菱マテリアル株式会社 | Power module board with heat sink |
JP2017152506A (en) * | 2016-02-24 | 2017-08-31 | 三菱マテリアル株式会社 | Board for power module and power module and manufacturing method of board for power module |
-
2018
- 2018-03-23 JP JP2018056032A patent/JP6969471B2/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010040615A (en) * | 2008-08-01 | 2010-02-18 | Hitachi Ltd | Semiconductor device |
JP2013004756A (en) * | 2011-06-17 | 2013-01-07 | Citizen Electronics Co Ltd | Element mounting substrate |
JP2014160799A (en) * | 2013-01-22 | 2014-09-04 | Mitsubishi Materials Corp | Substrate for power module, substrate for power module with heat sink, and power module with heat sink |
CN104919585A (en) * | 2013-01-22 | 2015-09-16 | 三菱综合材料株式会社 | Power module substrate, power module substrate with heat sink, and power module with heat sink |
US20150366048A1 (en) * | 2013-01-22 | 2015-12-17 | Mitsubishi Materials Corporation | Power module substrate, heat-sink-attached power module substrate, and heat-sink-attached power module |
WO2016031206A1 (en) * | 2014-08-29 | 2016-03-03 | パナソニックIpマネジメント株式会社 | Semiconductor device, assembly, and vehicle |
US20170162490A1 (en) * | 2014-08-29 | 2017-06-08 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device, package, and vehicle |
JP2016181549A (en) * | 2015-03-23 | 2016-10-13 | 三菱マテリアル株式会社 | Power module board with heat sink |
JP2017152506A (en) * | 2016-02-24 | 2017-08-31 | 三菱マテリアル株式会社 | Board for power module and power module and manufacturing method of board for power module |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021150502A (en) * | 2020-03-19 | 2021-09-27 | 株式会社オートネットワーク技術研究所 | Circuit structure |
JP7452146B2 (en) | 2020-03-19 | 2024-03-19 | 株式会社オートネットワーク技術研究所 | circuit construct |
Also Published As
Publication number | Publication date |
---|---|
JP6969471B2 (en) | 2021-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4524716B2 (en) | Power module substrate with heat sink and method for manufacturing the same, power module with heat sink, and substrate for power module | |
JP6621076B2 (en) | Power module substrate, power module substrate with heat sink, and power module | |
KR102422607B1 (en) | Bonded body, substrate for power module with heat sink, heat sink, method for producing bonded body, method for producing substrate for power module with heat sink, and method for producing heat sink | |
WO2018163864A1 (en) | Substrate for power module having heat sink | |
JP2013229545A (en) | Substrate for power module, substrate for power module having heat sink, power module, and method of manufacturing substrate for power module | |
JP5067187B2 (en) | Power module substrate with heat sink and power module with heat sink | |
JP7196799B2 (en) | COPPER/CERAMIC JOINT, INSULATED CIRCUIT BOARD, METHOD FOR MANUFACTURING COPPER/CERAMIC JOINT, AND METHOD FOR MANUFACTURING INSULATED CIRCUIT BOARD | |
JP2023033290A (en) | Bonded body and dielectric circuit board | |
JP7024331B2 (en) | A method for manufacturing an insulated circuit board, a method for manufacturing an insulated circuit board with a heat sink, and a method for manufacturing a laminated structure of an insulated circuit board. | |
KR20170046649A (en) | Assembly, power-module substrate provided with heat sink, heat sink, method for manufacturing assembly, method for manufacturing power-module substrate provided with heat sink, and method for manufacturing heat sink | |
JP7124633B2 (en) | Joined body and insulating circuit board | |
JP6958441B2 (en) | Manufacturing method of insulated circuit board with heat sink | |
JP7230432B2 (en) | Joined body and insulating circuit board | |
JP6969471B2 (en) | Insulated circuit board | |
JP2014039062A (en) | Substrate for power module, substrate for power module having heat sink, power module, and method for manufacturing substrate for power module | |
JP6303420B2 (en) | Power module substrate | |
JP6790945B2 (en) | Manufacturing method of insulated circuit board and manufacturing method of insulated circuit board with heat sink | |
JP6565735B2 (en) | Power module substrate, power module, and method of manufacturing power module substrate | |
WO2019082970A1 (en) | Bonded body and insulated circuit board | |
JP7039933B2 (en) | Bond, Insulated Circuit Board, Insulated Circuit Board with Heat Sink, Heat Sink, and Joined Body Manufacturing Method, Insulated Circuit Board Manufacturing Method, Heat Sinked Insulated Circuit Board Manufacturing Method, Heat Sink Manufacturing Method | |
JP6780561B2 (en) | Manufacturing method of joint, manufacturing method of insulated circuit board, and joint, insulated circuit board | |
JP7064710B2 (en) | Insulation circuit board and manufacturing method of insulation circuit board | |
JP2018046106A (en) | Copper/titanium/aluminum conjugate, insulation circuit board, insulation circuit board with heat sink, power module, led module, and electro-thermal module | |
JP5359953B2 (en) | Power module substrate, power module, and method of manufacturing power module substrate | |
JP6769169B2 (en) | Method for manufacturing a bonded body of a ceramic substrate and an aluminum-impregnated silicon carbide porous body |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200929 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210910 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210928 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211011 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6969471 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |