JP2019029622A - Heat dissipation substrate and method for manufacturing heat dissipation substrate - Google Patents
Heat dissipation substrate and method for manufacturing heat dissipation substrate Download PDFInfo
- Publication number
- JP2019029622A JP2019029622A JP2017150992A JP2017150992A JP2019029622A JP 2019029622 A JP2019029622 A JP 2019029622A JP 2017150992 A JP2017150992 A JP 2017150992A JP 2017150992 A JP2017150992 A JP 2017150992A JP 2019029622 A JP2019029622 A JP 2019029622A
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- bump
- heat dissipation
- electronic component
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
本発明は、放熱基板及び放熱基板の製造方法に関する。 The present invention relates to a heat dissipation substrate and a method for manufacturing the heat dissipation substrate.
半導体チップのような電子部品は、当該電子部品が搭載されるプリント配線基板の配線パターンに対してボンディングワイヤを介して電気的に接続されることが多い。ボンディングワイヤは、集積度の上昇や素子の多機能化に伴い複数の微小な端子が高密度に形成された電子部品に対しても比較的安価で容易に配線パターンへ接続することができる。例えば、特許文献1には、半導体素子の端子と回路基板上の電極パターンとをボンディングワイヤで接続する発光ダイオードモジュールが開示されている。ここで、特許文献1の従来技術においては、半導体素子は、回路基板の上面、又は回路基板に形成された貫通孔の底部に配置されている。このため、特許文献1のボンディングワイヤは、半導体素子の端子と回路基板上の電極パターンとの配置の高低差に応じた長さに形成されることになる。
An electronic component such as a semiconductor chip is often electrically connected to a wiring pattern of a printed wiring board on which the electronic component is mounted via a bonding wire. The bonding wire can be easily connected to a wiring pattern at a relatively low cost even for an electronic component in which a plurality of minute terminals are formed at a high density as the degree of integration increases and the number of functions of elements increases. For example,
ところで、プリント配線基板に搭載される電子部品が例えば高周波デバイスである場合、ボンディングワイヤの長さに応じて配線抵抗やリアクタンス成分の影響が増大し電気性能が劣化することになる。また、高周波デバイスは、動作時に発熱を伴うことが多いため、プリント配線基板に放熱機構が備えられるのが一般的である。このようなことから、例えば特許文献2に開示された半導体モジュールでは、プリント配線基板に形成されたキャビティの内部に半導体素子をフリップ実装すると共に、実装面から基板の裏面に貫通して形成されるサーマルビアにより半導体素子を放熱している。より詳しくは、特許文献2の半導体モジュールは、基板の表面に設けられた一方の電極に対しバンプを介して半導体素子を実装することでボンディングワイヤを不要とし、当該電極からサーマルビアを介して基板の裏面に設けられた他方の電極から熱を放出させている。
By the way, when the electronic component mounted on the printed wiring board is, for example, a high-frequency device, the influence of the wiring resistance or reactance component increases according to the length of the bonding wire, and the electrical performance deteriorates. In addition, since high-frequency devices often generate heat during operation, a printed wiring board is generally provided with a heat dissipation mechanism. For this reason, for example, in the semiconductor module disclosed in
しかしながら、特許文献2の従来技術のように半導体素子をフリップ実装した場合には、半導体素子が発する熱を端子の寸法に対応した微小なバンプを介して基板の表面電極へ伝えることになるため、放熱経路が制限されることにより放熱性能が不十分となることがある。また、特許文献2の半導体モジュールは、半導体素子が発する熱をサーマルビアを介して基板の裏面に設けられた他方の電極へ伝えるため、個々の断面積が制限されるサーマルビアを複数設けた場合であっても、放熱効率が不十分となることがある。
However, when the semiconductor element is flip-mounted as in the prior art of
ここで、半導体素子が発する熱を効率的に基板の裏面に伝えて放出する手段としては、例えば半導体素子が実装される基板の位置に貫通孔を形成し、熱伝導率が高い金属部材を圧入すると共に、圧入された金属上に半導体素子を配置するいわゆるインレイ基板を使用する方法が考えられる。しかしながら、インレイ基板は、搭載した半導体素子の底面全体から放熱できる反面、半導体素子をフリップ実装した場合には複数の端子が金属部材により短絡してしまうことから、端子を基板の外側に向けるフェイスアップにより半導体素子を配置することになる。また、インレイ基板の貫通孔に圧入される金属部材は、一般的に金属板にプレス抜き加工を施すことによって形成されるため、おおよそ直径2mm以下の寸法で形成することは極めて困難である。また半導体素子の形状に沿った金属部材を形成することは極めて困難である。このため、インレイ基板は、例えば少なくとも一辺がサブミリオーダーまで小型化された半導体素子に対しては過剰な大きさの放熱機構となり、基板の配線可能領域及び部品実装密度を低下させてしまうだけでなく、半導体素子と電極とを接続する配線が長くなる虞が生じる。さらに、インレイ基板は、圧入される金属部材の端部がプレス抜き加工によりR面となる他、基板に設けられた貫通孔の隅を圧入により金属部材で完全に埋めることができないため、基板の裏面に設けられた電極への熱伝導効率が低下する虞が生じる。 Here, as a means for efficiently transferring the heat generated by the semiconductor element to the back surface of the substrate and releasing it, for example, a through hole is formed at the position of the substrate on which the semiconductor element is mounted, and a metal member having high thermal conductivity is press-fitted In addition, a method using a so-called inlay substrate in which a semiconductor element is arranged on a press-fitted metal can be considered. However, while the inlay substrate can dissipate heat from the entire bottom surface of the mounted semiconductor element, when the semiconductor element is flip-mounted, multiple terminals are short-circuited by a metal member, so the face-up that directs the terminals to the outside of the substrate Thus, a semiconductor element is arranged. Moreover, since the metal member press-fitted into the through-hole of the inlay substrate is generally formed by performing a punching process on a metal plate, it is extremely difficult to form the metal member with a diameter of approximately 2 mm or less. In addition, it is extremely difficult to form a metal member along the shape of the semiconductor element. For this reason, for example, an inlay substrate has an excessively large heat dissipation mechanism for a semiconductor element that is miniaturized to at least one sub-millimeter order, and not only reduces the wiring area and component mounting density of the substrate. There is a possibility that the wiring connecting the semiconductor element and the electrode becomes long. Furthermore, in the inlay substrate, the end portion of the press-fitted metal member becomes an R surface by press punching, and the corners of the through holes provided in the substrate cannot be completely filled with the metal member by press-fitting. There is a possibility that the efficiency of heat conduction to the electrode provided on the back surface is lowered.
本発明はこのような課題に鑑みてなされたものであり、その目的とするところは、実装部品の配線長が短く且つ部品実装密度及び放熱効率の高い放熱基板及びその製造方法を提供することにある。 The present invention has been made in view of such problems, and an object of the present invention is to provide a heat dissipating board having a short wiring length of a mounting component and high component mounting density and heat dissipating efficiency, and a manufacturing method thereof. is there.
<本発明の第1の態様>
本発明の第1の態様は、電子部品がフェイスアップで実装される所定厚みを有する放熱基板の製造方法であって、支持板上に第1金属膜を形成する金属膜形成工程と、開口部が設けられたマスク層を前記第1金属膜に形成するマスク層形成工程と、前記開口部にめっきを施してバンプを形成するバンプ形成工程と、前記マスク層を除去した後、前記バンプを埋設する絶縁層及び前記絶縁層の表面を覆う第2金属膜を積層する積層工程と、前記支持板を除去する支持板除去工程と、前記第2金属膜及び前記絶縁層を部分的に除去することにより前記バンプの頂部を露出させるバンプ露出工程と、を備え、前記バンプ形成工程において、前記所定厚みから前記電子部品及び前記第1金属膜の厚みを差し引いた厚みに前記バンプを調整する、放熱基板の製造方法である。
<First Aspect of the Present Invention>
A first aspect of the present invention is a method of manufacturing a heat dissipation substrate having a predetermined thickness on which an electronic component is mounted face-up, a metal film forming step of forming a first metal film on a support plate, and an opening Forming a mask layer on the first metal film, forming a bump by plating the opening, forming a bump, and embedding the bump after removing the mask layer Laminating step of laminating an insulating layer to be formed and a second metal film covering the surface of the insulating layer, a supporting plate removing step of removing the supporting plate, and partially removing the second metal film and the insulating layer A bump exposing step of exposing the top of the bump by adjusting the bump to a thickness obtained by subtracting the thickness of the electronic component and the first metal film from the predetermined thickness in the bump forming step. It is a method of manufacture.
放熱基板の製造方法によれば、放熱基板の両面に第1金属膜及び第2金属膜が形成されると共に、めっきを施すことにより第1金属膜と一体にバンプが形成され、バンプの頂部に電子部品がフェイスアップで実装することができるキャビティが第2金属膜側に形成される。これにより、放熱基板は、当該キャビティに電子部品を実装した場合に、電子部品が発する熱を電子部品の底部と接触するバンプを介して第1金属膜に効率的に伝えて放熱することができる。このとき、バンプの厚みは、放熱基板の所定厚みから電子部品及び第1金属膜の厚みを差し引いた厚みに調整されている。このため、放熱基板は、電子部品の表面と第2金属膜の表面とが面一になることにより、電子部品と第2金属膜とを接続するワイヤの配線長を短くすることができ、例えば配線長に応じて配線抵抗やリアクタンス成分の影響を受けやすい電子部品が実装される場合であっても、信号入出力に係る電気性能が劣化する虞を低減することができる。 According to the manufacturing method of the heat dissipation substrate, the first metal film and the second metal film are formed on both surfaces of the heat dissipation substrate, and the bump is formed integrally with the first metal film by plating, and the bump is formed on the top of the bump. A cavity in which the electronic component can be mounted face-up is formed on the second metal film side. As a result, when the electronic component is mounted in the cavity, the heat dissipation substrate can efficiently transmit the heat generated by the electronic component to the first metal film via the bumps contacting the bottom of the electronic component to dissipate the heat. . At this time, the thickness of the bump is adjusted to a thickness obtained by subtracting the thickness of the electronic component and the first metal film from the predetermined thickness of the heat dissipation substrate. For this reason, the heat dissipation substrate can shorten the wiring length of the wire connecting the electronic component and the second metal film by making the surface of the electronic component and the surface of the second metal film flush with each other. Even when an electronic component that is susceptible to the influence of wiring resistance or reactance component is mounted according to the wiring length, it is possible to reduce the possibility that the electrical performance related to signal input / output will deteriorate.
また、放熱基板は、実装される電子部品の底部全面をバンプに接触させることができる他、放熱金属部材がプレス抜き加工により形成される一般的なインレイ基板とは異なり、バンプがマスク層を利用しためっきにより形成されているため、電子部品がサブミリオーダーの寸法まで小型化されている場合であっても、電子部品の寸法に応じてバンプを小さく形成することができる。すなわち、第2金属膜に導体パターンを形成できる面積が増加し、また、第2金属膜上に他の部品を高密度に配置することが可能になる。これにより、本発明に係る放熱基板は、実装部品の配線長を短く設定でき、且つ基板の配線可能領域及び部品実装密度を向上させることができる。 In addition, the heat dissipation substrate can contact the entire bottom surface of the electronic component to be mounted on the bump, and unlike a general inlay substrate in which the heat dissipation metal member is formed by stamping, the bump uses a mask layer. Therefore, even when the electronic component is downsized to the sub-millimeter order, the bump can be formed small according to the size of the electronic component. That is, the area in which the conductor pattern can be formed on the second metal film is increased, and other components can be arranged on the second metal film at high density. Thereby, the heat dissipation board according to the present invention can set the wiring length of the mounted component to be short, and can improve the wiring area of the substrate and the component mounting density.
<本発明の第2の態様>
本発明の第2の態様は、上記した本発明の第1の態様において、前記第1金属膜及び前記第2金属膜に導体パターンを形成するパターニング工程を備え、前記パターニング工程において、前記バンプと連結した前記第1金属膜の一部を前記導体パターンから独立した放熱パッドとして形成する、放熱基板の製造方法である。
<Second Aspect of the Present Invention>
According to a second aspect of the present invention, in the first aspect of the present invention described above, a patterning step of forming a conductor pattern on the first metal film and the second metal film is provided. It is a manufacturing method of a radiating board which forms a part of the connected 1st metal film as a radiating pad independent of the conductor pattern.
放熱基板は、両面にそれぞれ形成されている第1金属膜及び第2金属膜をパターニングして導体パターンを形成するパターニング工程において、第1金属膜の一部を導体パターンから独立した放熱パッドとして形成することにより、放熱パッドと他の導体パターンとを同一の工程において形成することができ、製造工程の工数とそれに伴う製造コストを削減することができる。 In the patterning process of forming a conductor pattern by patterning the first metal film and the second metal film respectively formed on both surfaces of the heat dissipation substrate, a part of the first metal film is formed as a heat dissipation pad independent of the conductor pattern. By doing so, the heat dissipating pad and the other conductor pattern can be formed in the same step, and the number of manufacturing steps and the manufacturing cost associated therewith can be reduced.
<本発明の第3の態様>
本発明の第3の態様は、上記した本発明の第1又は第2の態様において、前記マスク層形成工程において、前記マスク層に形成される前記開口部は、平面形状が前記電子部品と略同一に形成される、放熱基板の製造方法である。
<Third Aspect of the Present Invention>
According to a third aspect of the present invention, in the first or second aspect of the present invention described above, in the mask layer forming step, the opening formed in the mask layer has a planar shape substantially the same as the electronic component. It is a manufacturing method of the heat dissipation board formed in the same way.
マスク層形成工程において、マスク層に形成される開口部を電子部品と略同一の平面形状とすることにより、形成されるバンプの平面形状も電子部品と略同一となる。これにより、放熱基板は、電子部品からバンプへの放熱効率を維持しつつ、バンプの頂部において部分的に除去される第2金属膜及び絶縁層の範囲を最小限に抑えることができ、本発明の第1の態様と同様の作用効果をより効果的に奏することができる。 In the mask layer forming step, the opening formed in the mask layer has substantially the same planar shape as the electronic component, so that the planar shape of the formed bump is also substantially the same as the electronic component. Thereby, the heat dissipation substrate can minimize the range of the second metal film and the insulating layer partially removed at the top of the bump while maintaining the heat dissipation efficiency from the electronic component to the bump. The effect similar to the 1st aspect of can be show | played more effectively.
<本発明の第4の態様>
本発明の第4の態様は、電子部品がフェイスアップで実装される所定厚みを有する放熱基板であって、第1金属膜と、前記第1金属膜上にめっきにより形成されたバンプと、前記バンプを埋設する絶縁層と、前記絶縁層の表面を覆う第2金属膜と、前記第2金属膜及び前記絶縁層が部分的に除去されることにより前記バンプの頂部を露出する部品収容部と、を備え、前記バンプは、前記所定厚みから前記電子部品及び前記第1金属膜の厚みを差し引いた厚みを有する、放熱基板である。
<Fourth aspect of the present invention>
According to a fourth aspect of the present invention, there is provided a heat dissipation substrate having a predetermined thickness on which an electronic component is mounted face-up, a first metal film, a bump formed on the first metal film by plating, An insulating layer that embeds the bump, a second metal film that covers the surface of the insulating layer, and a component housing that exposes the top of the bump by partially removing the second metal film and the insulating layer; The bump is a heat dissipation board having a thickness obtained by subtracting the thickness of the electronic component and the first metal film from the predetermined thickness.
放熱基板は、両面に第1金属膜及び第2金属膜が形成されていると共に、めっきにより形成されるバンプが第1金属膜と一体化しており、バンプの頂部に電子部品がフェイスアップで実装することができる部品収容部が第2金属膜側に形成されている。これにより、放熱基板は、部品収容部に電子部品を実装した場合に、電子部品が発する熱を電子部品の底部と接触するバンプを介して第1金属膜に効率的に伝えて放熱することができる。このとき、バンプは、放熱基板の所定厚みから電子部品及び第1金属膜の厚みを差し引いた厚みを有している。このため、放熱基板は、電子部品の表面と第2金属膜の表面とが面一になることにより、電子部品と第2金属膜とを接続するワイヤの配線長を短くすることができ、例えば配線長に応じて配線抵抗やリアクタンス成分の影響を受けやすい電子部品が実装される場合であっても、信号入出力に係る電気性能が劣化する虞を低減することができる。 The heat dissipation substrate has a first metal film and a second metal film formed on both sides, and bumps formed by plating are integrated with the first metal film, and electronic components are mounted face-up on top of the bumps. The component accommodating part which can do is formed in the 2nd metal film side. Thus, when the electronic component is mounted on the component housing portion, the heat dissipation substrate can efficiently dissipate the heat generated by the electronic component through the bumps contacting the bottom of the electronic component to the first metal film. it can. At this time, the bump has a thickness obtained by subtracting the thickness of the electronic component and the first metal film from the predetermined thickness of the heat dissipation substrate. For this reason, the heat dissipation substrate can shorten the wiring length of the wire connecting the electronic component and the second metal film by making the surface of the electronic component and the surface of the second metal film flush with each other. Even when an electronic component that is susceptible to the influence of wiring resistance or reactance component is mounted according to the wiring length, it is possible to reduce the possibility that the electrical performance related to signal input / output will deteriorate.
また、放熱基板は、実装される電子部品の底部全面をバンプに接触させることができる他、放熱金属部材がプレス抜き加工により形成される一般的なインレイ基板とは異なり、バンプがめっきにより形成されているため、電子部品がサブミリオーダーの寸法まで小型化されている場合であっても、実装される電子部品に応じた寸法のバンプを備えることになる。これにより、本発明に係る放熱基板は、実装部品の配線長を短く設定でき、且つ基板の配線可能領域及び部品実装密度を向上させることができる。 In addition, the heat dissipation board can contact the entire bottom surface of the electronic component to be mounted on the bump, and, unlike a general inlay substrate in which the heat dissipation metal member is formed by press punching, the bump is formed by plating. Therefore, even when the electronic component is downsized to a sub-millimeter order size, bumps having dimensions corresponding to the mounted electronic component are provided. Thereby, the heat dissipation board according to the present invention can set the wiring length of the mounted component to be short, and can improve the wiring area of the substrate and the component mounting density.
本発明によれば、実装部品の配線長が短く且つ部品実装密度及び放熱効率の高い放熱基板及びその製造方法を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the wiring length of mounting components is short, and the heat dissipation board with high component mounting density and heat dissipation efficiency, and its manufacturing method can be provided.
以下、図面を参照し、本発明の実施の形態について、第1実施形態、乃至第3実施形態に基づき詳細に説明する。なお、本発明は以下に説明する内容に限定されるものではなく、その要旨を変更しない範囲において任意に変更して実施することが可能である。また、各実施形態の説明に用いる図面は、いずれも各実施形態に係る放熱基板及びその構成部材を模式的に示すものであって、理解を深めるべく部分的な強調、拡大、縮小、または省略などを行っており、放熱基板及びその構成部材の縮尺や形状等を正確に表すものとはなっていない場合がある。更に、各実施形態で用いる様々な数値は、いずれも一例を示すものであり、必要に応じて様々に変更することが可能である。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings based on the first to third embodiments. In addition, this invention is not limited to the content demonstrated below, In the range which does not change the summary, it can change arbitrarily and can implement. The drawings used for describing each embodiment schematically show the heat dissipation substrate and its constituent members according to each embodiment, and are partially emphasized, enlarged, reduced, or omitted for better understanding. Etc., and may not accurately represent the scale, shape, etc. of the heat dissipation substrate and its constituent members. Furthermore, all the various numerical values used in each embodiment show an example, and can be changed variously as necessary.
<第1実施形態>
図1は、本発明の第1実施形態に係る放熱基板1の断面図である。放熱基板1は、所定厚みW1を有するプリント配線基板であり、詳細を後述するように、フェイスアップで実装される電子部品2が発する熱を効率的に基板外部へ放出する。ここで、電子部品2は、厚みW2を有する高周波デバイスであり、平面寸法が例えば0.6mm×0.3mmのような比較的小さい半導体チップである。電子部品2は、複数の端子2aを備え、本実施形態においては部品表面から複数の端子2aが突出しないように形成されている。
<First Embodiment>
FIG. 1 is a cross-sectional view of a
放熱基板1は、第1金属膜3、第2金属膜4、絶縁層5、及びバンプ6からなる。そして、放熱基板1は、いわゆるキャビティ構造として電子部品2を収容し、ワイヤ8を介して電子部品2との信号入出力を行う。尚、電子部品2及びワイヤ8をオーバコートとして封止樹脂7で覆ってもよい。
The
第1金属膜3及び第2金属膜4は、放熱基板1の両面にそれぞれ形成される銅箔であり、パターニングされることにより配線層を形成している。本実施形態における放熱基板1では、放熱基板1の厚み方向に対して電子部品2が実装される側に第2金属膜4が形成されている。また、第1金属膜3は、厚みW3を有し、詳細を後述するように、その一部が電子部品2を放熱するための放熱パッド3aとして形成されている。
The
絶縁層5は、例えば絶縁性を有する樹脂からなり、両面に配線層としての第1金属膜3及び第2金属膜4とを備える放熱基板1の基材である。絶縁層5は、本実施形態においては、後述するように、剛性を有するコア基材50と、製造工程において流動性を有するプリプレグ51とからなる。
The insulating
バンプ6は、例えば銅などの熱伝導性が良好な金属からなり、放熱パッド3aと一体に形成されると共に、頂部に電子部品2が配置されることにより、電子部品2が発する熱を放熱パッド3aへ効率的に伝える。
The
次に、図2乃至図10を参照しつつ放熱基板1の製造方法について詳細に説明する。ここで、図2乃至図10は、放熱基板1の各製造工程における断面を示している。
Next, a method for manufacturing the
まず、図2に示すように支持板20を準備し、支持板20上に第1金属膜3を形成する(金属膜形成工程)。支持板20は、例えばステンレス鋼材板(SUS板)で形成されている。第1金属膜3は、例えば支持板20にめっきを施すことにより形成される銅箔であり、後の工程でパターニング処理されることにより放熱基板1の一方の配線層を構成する導体パターンとなる。
First, as shown in FIG. 2, the
次に、図3に示すように、第1金属膜3上にマスク層21を形成する(マスク層形成工程)。マスク層21は、ドライフィルム等の一般的なレジスト用の樹脂材料からなり、平面視において電子部品2が実装される予定の位置に開口部21aが形成されている。開口部21aは、例えば露光・現像によりマスク層21の一部が除去されることで形成され、本実施形態においては平面形状が電子部品2と略同一に形成されている。これにより第1金属膜3は、マスク層21に形成された開口部21aにおいて露出することになる。
Next, as shown in FIG. 3, a
続いて、図4に示すように、マスク層21に形成された開口部21aに、例えば銅からなるめっきを施してバンプ6を形成する(バンプ形成工程)。このとき、バンプ6の厚みW6は、放熱基板1の所定厚みW1から電子部品2の厚みW2及び第1金属膜3の厚みW3を差し引いた厚みに調整される。すなわち、バンプ6は、W6=W1−W2−W3により算出される厚みW6になるよう形成される。尚、一般的にプリント配線基板は、基板自体や配線層等の厚みが基板及び材料の種類に応じて工業規格に定められている。そのため、上記した放熱基板1の所定厚みW1及び第1金属膜3の厚みW3は、工業規格に定められた既定の厚みから選択されることになる。
Subsequently, as shown in FIG. 4, the opening 21 a formed in the
次に、図5に示すように、第1金属膜3上に設けられたマスク層21を除去する。これにより、第1金属膜3とバンプ6とが一体化したバンプ構造体10が形成される。このときバンプ6の平面寸法は、例えば円形であれば直径が0.05mm程度まで、方形であれば一辺が0.05mm程度まで小さく形成することができる。
Next, as shown in FIG. 5, the
続いて、図6に示すように、バンプ構造体10上に絶縁性を有するコア基材50及びプリプレグ51を介して第2金属膜4を配置する。このとき、コア基材50及びプリプレグ51は、バンプ6の平面形状よりも大きい開口が形成され、当該開口がバンプ6を通るように第1金属膜3上に積層されている。また、本実施形態においては、コア基材50は、2つのプリプレグ51によりを挟まれるように配置されている。ここで、第2金属膜4は、例えば一般的な銅箔からなり、後の工程でパターニング処理されることにより、放熱基板1の片面の配線層を構成する導体パターンとなる。そして、バンプ構造体10に対して高温条件下でコア基材50、プリプレグ51、及び第2金属膜4を圧着することにより、図7に示すように、支持板20上に積層構造体11が形成される(積層工程)。
Subsequently, as shown in FIG. 6, the
積層構造体11は、積層工程で流動化したプリプレグ51がコア基材50及びバンプ構造体10の周囲の隙間に流れ込むことにより、コア基材50とプリプレグ51とからなる絶縁層5によってバンプ6が埋設される。そして、積層構造体11は、コア基材50を含む絶縁層5の一方の面を第1金属膜3が覆い、他方の面を第2金属膜4が覆う両面板となる。積層構造体11は、両面板として形体が安定することにより、支持板20が除去される(支持板除去工程)。
In the
次に、図8に示すように、積層構造体11の第2金属膜4のうち、バンプ6が配置された部分に相当する領域をエッチングにより除去して絶縁層5を部分的に露出させる。さらに、図9に示すように、部分的に露出した絶縁層5を切削加工又はレーザー加工により除去する。これにより積層構造体11は、除去された第2金属膜4及び絶縁層5の領域において電子部品2を収容するための部品収容部12が形成されると共に、バンプ6の頂部が露出することになる(バンプ露出工程)。すなわち、積層構造体11は、所謂キャビティ構造として電子部品2を部品収容部12に収容して実装することが可能になる他、部品収容部12に実装された電子部品2の底面が、露出したバンプ6の頂部と接することになる。ここで、露出されたバンプ6の頂部は、必要に応じてデスミア処理及びソフトエッチング処理により表面がクリーニングされる。
Next, as shown in FIG. 8, in the
続いて、図10に示すように、第1金属膜3及び第2金属膜4をパターニング処理することにより積層構造体11の両面に配線層としての導体パターンを形成する(パターニング工程)。これにより、電子部品2が搭載される前の放熱基板1が完成する。このとき、第1金属膜3のうちバンプ6と連結した部分については、他の導体パターンから独立した放熱パッド3aとして形成される。放熱パッド3aは、電子部品2の動作に伴い発生する熱がバンプ6を介して伝えられると共に、伝えられた熱をその表面積に応じて効率的に放熱基板1の外部へ放出する。また、第2金属膜4は、パターニングにより部品収容部12の近傍において図示しない電極が形成されている。
Subsequently, as shown in FIG. 10, the
上記の各製造工程により形成される放熱基板1は、図1に示すように、部品収容部12に電子部品2がフェイスアップで収容されると共に、第2金属膜4に形成された電極と電子部品2の端子2aとがワイヤ8を介して接続されることにより、電子部品2を実装することができる。尚、本発明に必須の構成ではないが、部品収容部12と電子部品2との間の空間、及び電子部品2の上面をワイヤ8を含めて封止樹脂7で覆う形態としてもよい。また、電子部品2の底面は、本実施形態においては直接バンプ6の頂部と接しているが、熱伝導率の高い接着剤を介してバンプ6の頂部に接続されてもよい。
As shown in FIG. 1, the
以上のように、本発明に係る放熱基板1によれば、実装される電子部品2から発生する熱を放熱パッド3aとして形成された第1金属膜3へ伝えるバンプ6が形成されると共に、バンプ6の厚みW6が放熱基板1の所定厚みW1から電子部品2の厚みW2及び第1金属膜3の厚みW3を差し引いた厚みに調整されている。これにより放熱基板1は、電子部品2が放熱基板1に実装されたときに、ワイヤ8の両端がそれぞれ接続される端子2aの表面と第2金属膜4の表面とが面一になり、ワイヤ8の配線長を短く設定することができる。従って、放熱基板1は、電子部品2が例えばワイヤ8の長さに応じて配線抵抗やリアクタンス成分の影響を受けやすい高周波デバイスである場合であっても、信号入出力に係る電気性能が劣化する虞を低減することができる。
As described above, according to the
また、本発明に係る放熱基板1は、実装される電子部品2の底部全面をバンプ6に接触させることができ、また、放熱パッド3aとして形成された第1金属膜3とバンプ6とがめっきにより密接に一体化されていることにより、一般的なサーマルビアやインレイと比較して放熱効率を向上させることができる。さらに、放熱基板1は、バンプ6がマスク層21を利用しためっきにより形成されているため、電子部品2がサブミリオーダーの寸法まで小型化されている場合であっても、電子部品2の寸法に応じたバンプ6を形成することができる。これにより、本発明に係る放熱基板1は、放熱金属部材がプレス抜き加工により形成されるインレイ基板と比較して、基板の配線可能領域及び部品実装密度を向上させることができる。
Further, the
ここで、一般的なインレイ基板を例示することにより、本発明の効果について説明する。図11は、上記した放熱基板1を一般的なインレイ基板として形成しようとした場合の放熱基板30の構造を示す断面図である。尚、放熱基板30が備える電子部品2、第1金属膜3、第2金属膜4、及び絶縁層5は、上記した放熱基板1と共通であるため、放熱基板1と同一の符号を付して詳細な説明を省略する。
Here, the effect of the present invention will be described by exemplifying a general inlay substrate. FIG. 11 is a cross-sectional view showing the structure of the
インレイ基板としての放熱基板30は、放熱基板30の両面を貫通する貫通孔31が形成され、貫通孔31に放熱金属部材としてのインレイ32が圧入される。そして、インレイ32に電子部品2が配置されると共に、電子部品2の端子2aと第2金属膜4とがワイヤ8aを介して接続される。
The
ここで、放熱基板30に圧入されるインレイ32は、一般的に金属板からプレス抜き加工によって形成されるため、おおよそ直径2mm以下の寸法で形成することは極めて困難である。そのため、上記のように電子部品2がサブミリオーダーの寸法まで小型化されている場合には、電子部品2に対するインレイ32の寸法が過剰に大きくなり、ワイヤ8aを長く設定する必要が生じる。また、貫通孔31に対するインレイ32の大きさを調整することも困難であることから、電子部品2の端子2aの表面と第2金属膜4の表面とを面一に出来ない場合があり、その高低差に応じてワイヤ8aをさらに長く設定する必要が生じる。
Here, since the
また、インレイ基板としての放熱基板30は、金属板からプレス抜き加工によってインレイ32の角部が僅かにR面となることから、貫通孔31の隅、すなわちインレイ32と第1金属膜3との境界において第1間隙32aが形成され、インレイ32から第1金属膜3への伝熱効率を低下させてしまう虞が生じる。
In addition, the
さらに、図12に示すように、上記の第1間隙32aによる問題を解消すべく、インレイ32及び第1金属膜3の表面にめっき層33を形成する場合、めっき金属が第1間隙32aに流れ込むことにより、めっき層33において第2間隙33aが新たに形成されてしまう。このため、インレイ基板としての放熱基板30は、第1金属膜3の厚みの増加に対して熱伝導効率の改善が限定的となる。
Furthermore, as shown in FIG. 12, when the
これに対し、本発明に係る放熱基板1は、めっきを施すことによりバンプ6が形成され、その厚みW6が、放熱基板1の所定厚みW1から電子部品2の厚みW2及び第1金属膜3の厚みW3を差し引いた厚みに調整されている。これにより、本発明によれば、実装部品の配線長が短く且つ部品実装密度及び放熱効率の高い放熱基板1及びその製造方法を提供することができる。
On the other hand, in the
<第2実施形態>
次に、本発明の第2実施形態について説明する。第2実施形態は、上記した第1実施形態の電子部品2及びバンプ6の態様が第1実施形態とは異なる。以下、第1実施形態と異なる部分について説明することとし、第1実施形態と共通する構成要素については、同じ符号を付して詳細な説明を省略する。
Second Embodiment
Next, a second embodiment of the present invention will be described. The second embodiment is different from the first embodiment in the aspect of the
図13は、本発明の第2実施形態に係る放熱基板13の断面図である。放熱基板13は、複数の端子2a’が電子部品2’の本体表面から突出した形状を有する電子部品2’を部品収容部12に収容するように構成されている。すなわち、放熱基板13は、電子部品2’の底部から端子2a’の頂部までを電子部品2’の厚みとして、端子2a’の頂部と第2金属膜4の表面とが面一になるように、バンプ60の厚みが調整されている。これにより本発明の第2実施形態によれば、表面から端子2a’が突出した形状の電子部品2’を実装する場合であっても、上記した本発明の第1実施形態に係る放熱基板1と同様の作用効果を奏することができる。
FIG. 13 is a cross-sectional view of the
<第3実施形態>
続いて、本発明の第3実施形態について説明する。第3実施形態は、上記した第1実施形態のバンプ6の態様が第1実施形態とは異なる。以下、第1実施形態と異なる部分について説明することとし、第1実施形態と共通する構成要素については、同じ符号を付して詳細な説明を省略する。
<Third Embodiment>
Subsequently, a third embodiment of the present invention will be described. The third embodiment is different from the first embodiment in the aspect of the
図14は、本発明の第3実施形態に係る放熱基板14の断面図である。放熱基板14は、部品収容部12に収容される電子部品2よりもバンプ61の平面寸法が大きくなるよう構成されている。すなわち、バンプ61の平面寸法は、部品収容部12の平面寸法を広げない範囲で、電子部品2の平面寸法よりも大きくなるよう調整されている。これは、本発明の第1実施形態におけるバンプ形成工程において、マスク層21に形成する開口部21aの平面寸法を調整することにより成される。これにより、本発明の第3実施形態によれば、上記した本発明の第1実施形態に係る放熱基板1と同様の作用効果を奏することに加え、本発明の第1実施形態に係る放熱基板1と比較してバンプ61の平面寸法の増大に伴い、ワイヤ8の配線長を延ばすことなく電子部品2の放熱効率を向上させることができる。
FIG. 14 is a cross-sectional view of the
以上で実施形態の説明を終えるが、本発明は上記した実施形態に限定されるものではない。例えば第1実施形態では、積層工程において、図7示すようにバンプ6の頂部をプリプレグ51で完全に埋める積層構造体11を例示したが、バンプ6の頂部が露出するようにプリプレグ51の量を調整することで、バンプ露出工程におけるプリプレグ51の除去を省略してもよい。
Although the description of the embodiment is finished as described above, the present invention is not limited to the above-described embodiment. For example, in the first embodiment, in the lamination process, the
1、13、14 放熱基板
2、2’ 電子部品
3 第1金属膜
4 第2金属膜
5 絶縁層
6、60、61 バンプ
20 支持板
21 マスク層
21a 開口部
DESCRIPTION OF
Claims (4)
支持板上に第1金属膜を形成する金属膜形成工程と、
開口部が設けられたマスク層を前記第1金属膜に形成するマスク層形成工程と、
前記開口部にめっきを施してバンプを形成するバンプ形成工程と、
前記マスク層を除去した後、前記バンプを埋設する絶縁層及び前記絶縁層の表面を覆う第2金属膜を積層する積層工程と、
前記支持板を除去する支持板除去工程と、
前記第2金属膜及び前記絶縁層を部分的に除去することにより前記バンプの頂部を露出させるバンプ露出工程と、を備え、
前記バンプ形成工程において、前記所定厚みから前記電子部品及び前記第1金属膜の厚みを差し引いた厚みに前記バンプを調整する、放熱基板の製造方法。 A method of manufacturing a heat dissipation board having a predetermined thickness on which electronic components are mounted face-up,
A metal film forming step of forming a first metal film on the support plate;
A mask layer forming step of forming a mask layer provided with an opening in the first metal film;
A bump forming step of forming a bump by plating the opening;
After removing the mask layer, a laminating step of laminating an insulating layer in which the bump is embedded and a second metal film covering the surface of the insulating layer;
A support plate removing step of removing the support plate;
A bump exposing step of exposing the top of the bump by partially removing the second metal film and the insulating layer, and
In the bump forming step, the bump is adjusted to a thickness obtained by subtracting the thickness of the electronic component and the first metal film from the predetermined thickness.
前記パターニング工程において、前記バンプと連結した前記第1金属膜の一部を前記導体パターンから独立した放熱パッドとして形成する、請求項1に記載の放熱基板の製造方法。 A patterning step of forming a conductor pattern on the first metal film and the second metal film;
The method of manufacturing a heat dissipation substrate according to claim 1, wherein in the patterning step, a part of the first metal film connected to the bump is formed as a heat dissipation pad independent of the conductor pattern.
第1金属膜と、
前記第1金属膜上にめっきにより形成されたバンプと、
前記バンプを埋設する絶縁層と、
前記絶縁層の表面を覆う第2金属膜と、
前記第2金属膜及び前記絶縁層が部分的に除去されることにより前記バンプの頂部を露出する部品収容部と、を備え、
前記バンプは、前記所定厚みから前記電子部品及び前記第1金属膜の厚みを差し引いた厚みを有する、放熱基板。 A heat dissipation board having a predetermined thickness on which electronic components are mounted face up,
A first metal film;
Bumps formed by plating on the first metal film;
An insulating layer for embedding the bump;
A second metal film covering the surface of the insulating layer;
A component housing that exposes the top of the bump by partially removing the second metal film and the insulating layer;
The bump has a thickness obtained by subtracting the thickness of the electronic component and the first metal film from the predetermined thickness.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017150992A JP2019029622A (en) | 2017-08-03 | 2017-08-03 | Heat dissipation substrate and method for manufacturing heat dissipation substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017150992A JP2019029622A (en) | 2017-08-03 | 2017-08-03 | Heat dissipation substrate and method for manufacturing heat dissipation substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019029622A true JP2019029622A (en) | 2019-02-21 |
Family
ID=65476620
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017150992A Ceased JP2019029622A (en) | 2017-08-03 | 2017-08-03 | Heat dissipation substrate and method for manufacturing heat dissipation substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019029622A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111654979A (en) * | 2020-06-30 | 2020-09-11 | 博敏电子股份有限公司 | Method for embedding copper pillar in seamless connection mode in through hole |
WO2021084749A1 (en) * | 2019-11-01 | 2021-05-06 | 株式会社メイコー | Heat dissipation substrate and production method therefor |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013125033A1 (en) * | 2012-02-24 | 2013-08-29 | 株式会社メイコー | Circuit board manufacturing method |
JP2017059757A (en) * | 2015-09-18 | 2017-03-23 | 日本電気株式会社 | Semiconductor device and semiconductor device manufacturing method |
-
2017
- 2017-08-03 JP JP2017150992A patent/JP2019029622A/en not_active Ceased
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013125033A1 (en) * | 2012-02-24 | 2013-08-29 | 株式会社メイコー | Circuit board manufacturing method |
JP2017059757A (en) * | 2015-09-18 | 2017-03-23 | 日本電気株式会社 | Semiconductor device and semiconductor device manufacturing method |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021084749A1 (en) * | 2019-11-01 | 2021-05-06 | 株式会社メイコー | Heat dissipation substrate and production method therefor |
JPWO2021084749A1 (en) * | 2019-11-01 | 2021-11-18 | 株式会社メイコー | Heat dissipation board and its manufacturing method |
CN111654979A (en) * | 2020-06-30 | 2020-09-11 | 博敏电子股份有限公司 | Method for embedding copper pillar in seamless connection mode in through hole |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5100081B2 (en) | Electronic component-mounted multilayer wiring board and manufacturing method thereof | |
US9093459B2 (en) | Package structure having a semiconductor component embedded therein and method of fabricating the same | |
JP5561460B2 (en) | Wiring board and method for manufacturing wiring board | |
KR101058621B1 (en) | Semiconductor package and manufacturing method thereof | |
TWI602270B (en) | Chip-embedded printed circuit board and semiconductor package using the pcb, and manufacturing method of the pcb | |
US20080315398A1 (en) | Packaging substrate with embedded chip and buried heatsink | |
US20180130761A1 (en) | Semiconductor package, manufacturing method thereof, and electronic element module using the same | |
US20130027896A1 (en) | Electronic component embedded printed circuit board and method of manufacturing the same | |
JPWO2011102561A1 (en) | Multilayer printed wiring board and manufacturing method thereof | |
KR20140079203A (en) | Embedded package and method for manufacturing the same | |
JP2005347354A (en) | Circuit device and its manufacturing method | |
JP2010287742A (en) | Method of manufacturing wiring substrate | |
TWI513379B (en) | Embedded passive component substrate and method for fabricating the same | |
JP2017212376A (en) | Semiconductor device, and method of manufacturing the same | |
KR100976201B1 (en) | Printed circuit board and method for manufacturing the same | |
JP2008124247A (en) | Substrate with built-in component and its manufacturing method | |
JP2019029622A (en) | Heat dissipation substrate and method for manufacturing heat dissipation substrate | |
JP6994342B2 (en) | Board with built-in electronic components and its manufacturing method | |
JP5539453B2 (en) | Electronic component-mounted multilayer wiring board and manufacturing method thereof | |
JP5574132B2 (en) | Wiring board and semiconductor package | |
KR20120039163A (en) | A printed circuit board and a method of manufacturing the same | |
JP7161629B1 (en) | Substrate with built-in component and method for manufacturing the same | |
JP7018967B2 (en) | Heat dissipation board and its manufacturing method | |
JP2018207118A (en) | Circuit module | |
KR100858032B1 (en) | Active device embedded printed circuit board and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200706 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210428 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210513 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210707 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20211208 |