JP2019022253A - Semiconductor driving device, and three-phase ac inverter mounted with the same - Google Patents
Semiconductor driving device, and three-phase ac inverter mounted with the same Download PDFInfo
- Publication number
- JP2019022253A JP2019022253A JP2017135869A JP2017135869A JP2019022253A JP 2019022253 A JP2019022253 A JP 2019022253A JP 2017135869 A JP2017135869 A JP 2017135869A JP 2017135869 A JP2017135869 A JP 2017135869A JP 2019022253 A JP2019022253 A JP 2019022253A
- Authority
- JP
- Japan
- Prior art keywords
- gate driver
- drive device
- semiconductor
- substrate
- semiconductor drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
Description
本発明は、半導体素子の駆動装置に関する。 The present invention relates to a semiconductor device driving apparatus.
高速にスイッチングが可能で、かつ大電力を制御できるIGBT(Insulated Gate Bipolar Transistor:絶縁ゲートバイポーラトランジスタ)が、近年、家庭用の小容量インバータから鉄道などで用いられる大容量のインバータまで、幅広く利用されている。IGBTなど電圧駆動型の半導体素子を駆動する回路として、ゲートに印可する電圧を制御することにより半導体素子のオン・オフを制御するゲートドライバが使われている。 Insulated Gate Bipolar Transistors (IGBTs) that can be switched at high speed and control large power are widely used in recent years, ranging from small inverters for home use to large inverters used in railways. ing. As a circuit for driving a voltage-driven semiconductor element such as an IGBT, a gate driver that controls on / off of the semiconductor element by controlling a voltage applied to the gate is used.
非特許文献1には、絶縁型ゲートドライバを用いて半導体素子を駆動する構成が示されている。絶縁型ゲートドライバは、絶縁型の電源トランス、フォトカプラおよびドライバICから構成されている。
Non-Patent
また、特許文献1には、ゲートドライバを利用する装置内での実装を容易化する技術が示されている。 Japanese Patent Application Laid-Open No. 2004-228561 discloses a technique for facilitating mounting in a device that uses a gate driver.
本願発明者が、標準化されたゲートドライバを利用するインバータシステムの小型化や開発合理化について鋭意検討した結果、次の知見を得るに至った。 The inventor of the present application diligently studied the downsizing and rationalization of the inverter system using the standardized gate driver, and as a result, the following knowledge was obtained.
ゲートドライバや半導体素子を含むインバータシステムでは、システムの小型化が要求されている。特に、鉄道や自動車などの可動システムに搭載するインバータでは小型化の要求が高い。したがって、構成要素であるゲートドライバにも小型化が求められる。 In an inverter system including a gate driver and a semiconductor element, downsizing of the system is required. In particular, there is a high demand for miniaturization in inverters mounted on movable systems such as railways and automobiles. Therefore, the gate driver that is a component is also required to be downsized.
非特許文献1では、ゲートドライバがディスクリート素子で構成されているため、システムの体積を大きくする要因のひとつであることが指摘されている。
一方、特に鉄道用など高耐圧が要求される用途向けのゲートドライバにおいては、必要十分な絶縁距離を確保するために、電源トランスやフォトカプラなどの絶縁素子のサイズも大きくならざるを得ない。このため、これらの絶縁素子をゲートドライバ基板上に搭載するスペースを確保するために、ゲートドライバ基板の小型化が困難であるという課題がある。 On the other hand, particularly in gate drivers for applications requiring high breakdown voltage such as for railways, the size of insulating elements such as power transformers and photocouplers must be increased in order to ensure a necessary and sufficient insulation distance. For this reason, there is a problem that it is difficult to reduce the size of the gate driver substrate in order to secure a space for mounting these insulating elements on the gate driver substrate.
また、ゲートドライバには、半導体素子を駆動するという基本機能に加えて、短絡保護などの付加機能を追加することも、システムの信頼性の観点から要求されることがある。基板の小型化と、付加機能の追加という相反する課題を解決することも必要である。 In addition to the basic function of driving a semiconductor element, an additional function such as short circuit protection may be added to the gate driver from the viewpoint of system reliability. It is also necessary to solve the conflicting problems of downsizing the substrate and adding additional functions.
特許文献1には、電源トランスやフォトカプラなどの絶縁素子の実装を効率化したゲートドライバの小型化技術が示されているが、標準化されたゲートドライバを用いていない。 Japanese Patent Application Laid-Open No. 2005-228561 discloses a gate driver downsizing technique that efficiently mounts an insulating element such as a power transformer or a photocoupler, but does not use a standardized gate driver.
駆動する半導体素子のサイズに合わせて、その都度ゲートドライバ基板を開発するのではなく、半導体素子への実装方法などを考慮して出来るだけ小型化した同一のゲートドライバ基板を開発して標準化し、可能な限り多種類のサイズの半導体素子に適用できる方が、開発合理化の観点からも望ましい。 Rather than developing a gate driver board each time according to the size of the semiconductor element to be driven, the same gate driver board was developed and standardized as much as possible in consideration of the mounting method to the semiconductor element, etc. It is desirable from the viewpoint of development rationalization that it can be applied to semiconductor elements of as many different sizes as possible.
本発明の目的は、インバータシステム内のパワーユニットを小型化できる標準化されたゲートドライバを提供することに関する。 An object of the present invention relates to providing a standardized gate driver capable of downsizing a power unit in an inverter system.
本発明は、基本単位のゲートドライバ基板において、電源トランスと絶縁通信素子とが2階層構成となっている別基板上にそれぞれ配置されていることに関する。 The present invention relates to a basic unit gate driver substrate in which a power transformer and an insulated communication element are respectively arranged on separate substrates having a two-layer structure.
本発明によれば、基本単位のゲートドライバ基板が小型化するためインバータシステム内のパワーユニットを小型化できる。さらに、半導体素子のサイズ変更や短絡保護機能の要否といった対応要求に対し、可能な限り同一のゲートドライバ基板で対応でき、開発を合理化できる。 According to the present invention, since the basic unit gate driver substrate is downsized, the power unit in the inverter system can be downsized. Furthermore, the same gate driver substrate can be used as much as possible to meet the demands for changing the size of the semiconductor elements and the necessity of the short-circuit protection function, thereby streamlining development.
実施例では、ゲートドライバ基板に電源を供給する電源トランスと、指令論理部と半導体素子の間で信号を授受する絶縁通信素子を有する基本単位のゲートドライバ基板を複数備え、当該基本単位のゲートドライバ基板において、電源トランスと絶縁通信素子が2階層構成となっている別基板上にそれぞれ配置されている半導体駆動装置を開示する。 The embodiment includes a plurality of basic unit gate driver boards having a power transformer that supplies power to the gate driver board, and an insulating communication element that exchanges signals between the command logic unit and the semiconductor element, and the basic unit gate driver. Disclosed is a semiconductor drive device in which a power transformer and an insulated communication element are disposed on separate substrates each having a two-layer structure.
また、実施例では、半導体駆動装置が3相交流インバータを駆動するものであり、基本単位のゲートドライバ基板が横方向に3単位分並べられており、当該基本単位のゲートドライバ基板の横方向の幅が、3相交流インバータの半導体モジュールの短手方向の幅よりも狭い半導体駆動装置を開示する。 Further, in the embodiment, the semiconductor drive device drives a three-phase AC inverter, and the basic unit gate driver substrates are arranged in the horizontal direction by three units, and the basic unit gate driver substrate in the horizontal direction is arranged. Disclosed is a semiconductor drive device whose width is narrower than the width in the short direction of a semiconductor module of a three-phase AC inverter.
また、実施例では、基本単位のゲートドライバ基板のゲートドライバ出力部から上アームの半導体モジュールまでのゲート配線の距離、および基本単位のゲートドライバ基板のゲートドライバ出力部から下アームの半導体モジュールまでのゲート配線の距離が、各相でそれぞれ同じである半導体駆動装置を開示する。 Further, in the embodiment, the distance of the gate wiring from the gate driver output portion of the basic unit gate driver substrate to the upper arm semiconductor module, and from the gate driver output portion of the basic unit gate driver substrate to the lower arm semiconductor module. Disclosed is a semiconductor drive device in which the distance of the gate wiring is the same in each phase.
また、実施例では、基本単位のゲートドライバ基板の同一基板上に、絶縁通信素子と高圧側回路が配置されている半導体駆動装置を開示する。 In addition, the embodiment discloses a semiconductor drive device in which an insulated communication element and a high-voltage side circuit are arranged on the same substrate of a basic unit gate driver substrate.
また、実施例では、半導体素子の短絡を保護する短絡保護回路が、絶縁通信素子が配置されている基板とは異なる階層の別基板上に配置されている半導体駆動装置を開示する。 In addition, the embodiment discloses a semiconductor drive device in which a short circuit protection circuit that protects a short circuit of a semiconductor element is arranged on another substrate at a different level from the substrate on which the insulated communication element is arranged.
また、実施例では、短絡保護回路と高圧側回路が、半導体素子の出力端子部において異なる基板に分割されている半導体駆動装置を開示する。 In addition, the embodiment discloses a semiconductor drive device in which the short circuit protection circuit and the high voltage side circuit are divided into different substrates in the output terminal portion of the semiconductor element.
また、実施例では、短絡保護回路と高圧側回路が、電気的に切断されている電気的素子において異なる基板に分割されている半導体駆動装置を開示する。 In addition, the embodiment discloses a semiconductor drive device in which the short-circuit protection circuit and the high-voltage side circuit are divided into different substrates in the electrically disconnected electrical element.
また、実施例では、短絡保護回路と高圧側回路が、半導体素子の駆動時に電気的に安定している箇所に低インピーダンスで接続している箇所において異なる基板に分割されている半導体駆動装置を開示する。 In addition, the embodiment discloses a semiconductor drive device in which the short-circuit protection circuit and the high-voltage side circuit are divided into different substrates at locations where they are connected with low impedance to locations that are electrically stable when the semiconductor element is driven. To do.
また、実施例では、半導体駆動装置を搭載した三相交流インバータを開示する。 In the embodiment, a three-phase AC inverter equipped with a semiconductor drive device is disclosed.
以下、上記およびその他の本発明の新規な特徴と効果について図面を参酌して説明する。なお、図面は専ら発明理解のために用いるものであり、権利範囲を減縮するものではない。 The above and other novel features and effects of the present invention will be described below with reference to the drawings. The drawings are used exclusively for understanding the invention and do not reduce the scope of rights.
図1は、本実施例にかかる鉄道用インバータシステムの構成図である。 FIG. 1 is a configuration diagram of a railway inverter system according to the present embodiment.
本実施例にかかる鉄道用インバータシステムでは、IGBT101とフィルタコンデンサ103によりパワーユニット100を構成する。UVW相それぞれにおいて、IGBT101が直列に接続されており、各IGBT101には、通流方向が逆方向となるようにダイオード102が並列接続されている。また、各IGBT101には、指令論理部105からの指令に従い、IGBTを駆動させるゲートドライバ104が配置されている。UVW相それぞれの上側IGBT(上アーム)と下側IGBT(下アーム)の接続点は、パワーユニット100の出力としてモータ106と接続されている。
In the railway inverter system according to this embodiment, the
架線107からの電力は、集電装置108、複数の遮断機109およびフィルタリアクトル110を介して、直流電力を平滑化し、ノイズを除去するためのフィルタコンデンサ103の高圧側に入力される。なお、フィルタコンデンサ103の低圧側は、車輪111を介して、電気的なグラウンドであるレール112に接続されている。そして、鉄道用インバータシステムは、パワーユニット内のUVW相のIGBTを交互にスイッチングすることにより3相交流を生成してモータ106に送る。IGBT101やフィルタコンデンサ103とともにパワーユニット100内に配置されているゲートドライバ104は、指令論理部105からの指令に従い、IGBT101を駆動する。指令論理部105は、演算装置、メモリおよび入出力手段を備え、所定のプログラムに従ってIGBTを駆動する指令を出力する。なお、本実施例に係る半導体駆動装置では、素子としてIGBTを駆動する例を説明するが、素子はIGBTに限らず電圧駆動型の素子であれば良く、例えばMOSFET(Metal-Oxide-Semiconductor Field Effect Transistor:金属−酸化物−半導体電界効果トランジスタ)でも良い。
The electric power from the
図2は、本実施例にかかる半導体駆動装置の概略図であり、図1に示すパワーユニット100内のIGBTとゲートドライバついての実装形態を示している。IGBTモジュール1は、UVW3相分を横に並べており、さらに各相において上下アームのIGBTモジュールが縦に並べられ、計6個で構成されている。これらのIGBTを駆動するためのゲートドライバ2が、ゲート配線3を介してIGBTモジュール1に接続された構成になっている。
FIG. 2 is a schematic diagram of the semiconductor drive device according to the present embodiment, and shows a mounting form of the IGBT and the gate driver in the
ゲートドライバ2は、基本単位のゲートドライバ基板4を3単位分横に並べた構成になっている。本実施例では、各々の基本単位のゲートドライバ基板4は、UVWいずれか各相の上アームと下アームの2アーム分のIGBTを駆動できる2in1構成になっている。図2では、IGBTモジュール1として、上アーム用と下アーム用が別素子になっている1in1タイプを示したが、上下アームのIGBTが同一モジュールに実装されている2in1タイプでも良い。また、本実施例では基本単位のゲートドライバ基板4として、上アーム駆動用と下アーム駆動用とが同一基板に実装された2in1構成のものを示したが、両者が別基板になっている1in1構成のものでも良い。
The
本実施例のゲートドライバ基板4は、後述のように2階層構成になっており、1階層のマザーボード5と、2階層の電源基板6から構成されている。電源基板6は、ゲートドライバ基板4に電源を供給する基板であり、電源トランス7を搭載している。図2では、電源基板6として、UVW3相分が1枚の基板で一体となって構成された6in1構成を示したが、例えば、UVW各相ごとに別基板になった2in1構成の電源基板を、3単位分横に並べた構成でも良い。
The
基本単位のゲートドライバ基板4の幅(図2のB)は、IGBTモジュール1の1個分の幅(図2のA)よりも、狭いことが望ましい(B<A)。これにより、基本単位のゲートドライバ基板4を3単位分横に並べたときの幅が、IGBTモジュール1をUVW3相分横に並べた幅の中に収まるため、パワーユニットの小型化につながる。
The width of the basic unit gate driver substrate 4 (B in FIG. 2) is preferably narrower (B <A) than the width of one IGBT module 1 (A in FIG. 2). As a result, the width when the basic unit
また、図2に示すように、基本単位のゲートドライバ4を3相分横に並べることにより、ゲートドライバ出力部8から上アームのIGBTモジュール1aまでのゲート配線3aの距離、およびゲートドライバ出力部8から下アームのIGBTモジュール1bまでのゲート配線3bの距離が、UVW各相間で互いに均等になるため、各相間の駆動波形を均一化できる。
Further, as shown in FIG. 2, the
図3は、本実施例にかかる半導体駆動装置(1アーム駆動分のゲートドライバ)の機能ブロック図であり、各回路ブロックの相互の接続を示す。本実施例のゲートドライバは、低圧側回路9、絶縁通信素子10、高圧側回路11および電源基板6から構成される。低圧側回路9には指令論理部からの駆動指令が入力され、絶縁通信素子10では駆動指令を高圧側回路11へと伝えながら、論理部側(低圧)とIGBT側(高圧)の間の絶縁を確保する。電源基板6は、電源トランス7と整流回路12とを含み、電源基板6に入力された交流電源を変圧し、整流して、高圧側回路11にDC電源を供給している。同時に、電源トランス7は、論理部側(低圧)とIGBT側(高圧)の間の絶縁を確保している。
FIG. 3 is a functional block diagram of the semiconductor drive device (gate driver for one arm drive) according to the present embodiment, showing the mutual connection of each circuit block. The gate driver of this embodiment is composed of a low
絶縁通信素子10は、フォトカプラのようにLEDとフォトダイオードとを内蔵し、光によって内部で信号を授受する素子であるが、低圧側と高圧側との間の絶縁を確保しつつ、両者の間の信号の授受が可能であればフォトカプラに限らない。
The
本実施例のゲートドライバでは、高圧側回路11には、IGBTモジュール1を駆動する駆動回路および短絡保護回路が含まれる。本実施例における短絡保護回路とは、IGBTが短絡状態になったときにその異常を検知し、破壊が拡大する前にIGBTを遮断して破壊規模を最小化する機能を実現する回路である。
In the gate driver of this embodiment, the high
本実施例のゲートドライバでは、IGBTの短絡状態を検知する手段として、IGBTを流れる主電流の変化量(dIc/dt)とエミッタ側の寄生インダクタンス(Le)によって発生する起電圧(-Le*dIc/dt)を監視することにより、過電流状態を検知する手段を有する。エミッタ側の寄生インダクタンス(Le)とは、図3に示すように、センスエミッタ端子(E)と主エミッタ端子(ME)との間の寄生インダクタンスであり、短絡時など大電流が流れるとLeに大きな起電圧が発生するため、短絡を検知できる。 In the gate driver of this embodiment, as a means for detecting the short-circuit state of the IGBT, an electromotive voltage (−Le * dIc) generated by a change amount (dIc / dt) of the main current flowing through the IGBT and a parasitic inductance (Le) on the emitter side. / dt) to detect an overcurrent condition. As shown in FIG. 3, the emitter side parasitic inductance (Le) is a parasitic inductance between the sense emitter terminal (E) and the main emitter terminal (ME). Since a large electromotive voltage is generated, a short circuit can be detected.
短絡検知の手法としては、本方法に限るものではなく、短絡状態を検知できれば何でも良い。例えば、エミッタに接続したシャント抵抗に加わる電圧値で主電流の異常を検出する方法、IGBTに流れる電流をCT(カレントトランス)などの電流検出素子で検出する方法、あるいは電流値ではなくコレクタ電圧を監視して短絡時にコレクタ電圧が上昇する現象を利用して短絡を検知する方法でも良い。 The method of short circuit detection is not limited to this method, and any method can be used as long as a short circuit state can be detected. For example, a method of detecting an abnormality in the main current with the voltage value applied to the shunt resistor connected to the emitter, a method of detecting the current flowing through the IGBT with a current detection element such as a CT (current transformer), or a collector voltage instead of the current value A method of detecting a short circuit by utilizing a phenomenon that the collector voltage rises at the time of a short circuit may be used.
図4は、本実施例にかかる半導体駆動装置の上面図であり、図3に示す基本単位のゲートドライバ基板の上面図を示す。前述のように、本実施例のゲートドライバ基板は2階層構成になっており、図4の下部(灰色部)は電源トランス7を含む2階層の電源基板6を、上部(白色部)は1階層のマザーボード5を示す。
FIG. 4 is a top view of the semiconductor drive device according to the present embodiment, and shows a top view of the basic unit gate driver substrate shown in FIG. As described above, the gate driver substrate according to the present embodiment has a two-layer structure. The lower portion (gray portion) in FIG. 4 is the two-layer
図5は、本実施例にかかる半導体駆動装置の1階層基板の上面図(2階層基板なし)であり、図4から2階層の電源基板6を取り除いた図に相当する。低圧側回路9、絶縁通信素子10、高圧側回路11、およびゲートドライバ出力部8が1階層のマザーボード5に搭載されている。低圧側回路9と高圧側回路11とは、絶縁通信素子10を介して絶縁されると同時に信号を授受する。また、1階層のマザーボード5と2階層の電源基板6とは、基板コネクタA13および基板コネクタB14により物理的かつ電気的に接続されている。
FIG. 5 is a top view of the one-layer board (without the two-layer board) of the semiconductor drive device according to the present embodiment, and corresponds to a view in which the two-layer
図6は、本実施例にかかる半導体駆動装置の断面図である。図6に示すように、基本単位のゲートドライバは、電源トランス7と絶縁通信素子10とを1つずつセットで備えており、電源トランス7と絶縁通信素子10は、それぞれが別の基板上に2階層に分離して配置されている。
FIG. 6 is a cross-sectional view of the semiconductor drive device according to this example. As shown in FIG. 6, the gate driver of the basic unit includes a
2階層の電源基板6へは、指令論理部から駆動指令が入力され、基板コネクタA13を経由して1階層の絶縁通信素子10へ伝送され、IGBTを駆動する。また、2階層の電源基板6へは、電源トランス7へ入力する交流電源が入力され、電源トランス7および整流回路12により変圧、整流したDC電源を、基板コネクタB14を経由して高圧側回路11に供給している。
A drive command is input from the command logic unit to the
上記のように電源トランス7と絶縁通信素子10は、高圧部と低圧部を絶縁する役割を担うため、図4乃至図6に示すように、高圧部と低圧部を跨る位置に配置される必要がある。したがって、ゲートドライバを構成するすべての部品を1枚の(1階層の)基板に配置する場合には、電源トランス7と絶縁通信素子10は、互いに横に並列して配置されることになり、両者を横並びした幅よりもゲートドライバ基板の幅(図2のB)を狭くすることができず、小型化(狭幅化)に限界があるという課題がある。
As described above, since the
そこで、上記のように電源トランス7を絶縁通信素子10の上層に配置する2階層構成とすることにより、基本単位のゲートドライバ基板4の幅(図2のB)を狭くすることができ、それを3相分並べた幅も小さくできるため、ゲートドライバの実装効率が向上し、パワーユニットが小型化できる。IGBTの電流密度の向上に伴い、IGBTモジュールのサイズ(図2のA)も小型化する傾向にあるが、2階層実装によりゲートドライバ基板のサイズ(幅)を小型化できるため、B<Aである限り、IGBTモジュールのサイズの小型化変更の対応にも、同一のゲートドライバ基板で対応でき、開発を合理化できる。
Therefore, by adopting a two-layer configuration in which the
図6に示すように、本実施例では、電源基板6を2階層に、絶縁通信素子10を1階層に配置したため、絶縁通信素子10と高圧側回路11とが共に1階層のマザーボード5上に配置され、両者の間に基板コネクタB14が介在しない構成となっている。本構成により、数mA程度の微弱な信号電流が流れる絶縁通信素子10の出力部と高圧側路11とのインターフェースを同一基板上に配置できるため、基板間コネクタB14に空間的に重畳する電磁界ノイズによる誤動作を防ぎ、耐ノイズ性を確保できる利点がある。
As shown in FIG. 6, in this embodiment, since the
一方で、電源基板6上には、整流回路12で生成したDC電源の安定化のためのコンデンサ15が実装されており、電源基板6を2階層に搭載してマザーボード5との間に基板コネクタB14を介在させても、電磁界ノイズによる誤動作の影響は小さくできる。
On the other hand, a
さらに、電源トランス7を含む電源基板6を2階層に別基板化することにより、電源トランス7を(例えば在来線から新幹線へとトランスの規格が異なる仕様に)変更する場合、2階層の電源トランス7を載せ替えるのみでよく、1階層のマザーボード5は共通化できるため、ゲートドライバの構成を標準化でき、設計開発が容易化する利点がある。
Furthermore, when the
本実施例では、実施例1と異なり、短絡保護に関する機能を別基板に分割している。以下、実施例1との相違点を中心に説明する。 In the present embodiment, unlike the first embodiment, the function relating to short circuit protection is divided into different substrates. Hereinafter, the difference from the first embodiment will be mainly described.
図7は、本実施例にかかる半導体駆動装置の機能ブロック図を示す。実施例1の高圧側回路11には、IGBTを駆動する基本機能に加え、短絡保護機能が盛り込まれているが、本実施例では、短絡保護機能に相当する回路25が、高圧側回路11aが配置されている基板と別基板である短絡保護基板16に配置されている。
FIG. 7 is a functional block diagram of the semiconductor drive device according to the present embodiment. The high-
図8は、本実施例にかかる半導体駆動装置の上面図を示す。図8の上部および下部(灰色部)は2階層の基板であり、中央部(白色部)は1階層の基板である。本実施例では、短絡保護機能に相当する回路が配置された短絡保護基板16が、マザーボード5の上部の2階層に配置されている。
FIG. 8 is a top view of the semiconductor drive device according to the present embodiment. The upper and lower parts (gray part) in FIG. 8 are two-layer substrates, and the central part (white part) is a one-layer substrate. In the present embodiment, the short
図9は、本実施例にかかる半導体駆動装置の1階層基板の上面図(2階層基板なし)であり、図8から2階層の電源基板6および短絡保護基板16を取り除いた図に相当する。本実施例では、高圧側回路11aに短絡保護機能は含まれておらず、高圧側回路11aの機能は、必要最小限の基本機能であるIGBTの駆動機能に絞られている。また、マザーボード5の高圧側には、1階層のマザーボード5と2階層の短絡保護基板16とを接続する基板コネクタC17が、マザーボード5の2つの高圧側回路11a(駆動のみ)にそれぞれ対応して2つ設けられている。
FIG. 9 is a top view of the one-layer board (without the two-layer board) of the semiconductor drive device according to the present embodiment, and corresponds to a view in which the two-layer
本構成により、1階層のマザーボード5のうち、短絡保護回路に相当する部分の面積が削減するため、実施例1に対し、基本単位のゲートドライバ4のさらなる小型化が可能となる。特に、鉄道用途のゲートドライバでは、自動車や産業用のゲートドライバに対し電源電圧が高いため、高耐圧の絶縁が必要となる。絶縁を担う電源トランス7や絶縁通信素子10には低圧側と高圧側との間に必要十分な空間距離(例えば20mm)を確保しなければならず、図5または図9で示す例では、長手方向に必要十分な空間距離(図5および図9のC)を確保する必要がある。一方で、パワーユニットの小型化に適合するために、ゲートドライバ基板には幅の小型化に加え、長手方向の小型化も要求される。したがって、本構成のように、1階層のマザーボード5の高圧側回路11aの機能を、必要最小限の基本機能であるIGBTの駆動機能に絞り、付加機能である短絡保護機能は別基板化することにより、ゲートドライバの長手方向を実施例1に対し、さらに小型化できる利点がある。
With this configuration, the area of the portion corresponding to the short-circuit protection circuit in the one-
図10は、本実施例にかかる半導体駆動装置の断面図である。短絡保護基板16は、基板コネクタC17を介して1階層のマザーボード5の高圧側回路11aに接続され、短絡保護基板16の動作に必要な電源や検知信号を基板コネクタC17のピンを介してマザーボード5から受け取る。同時に、短絡保護基板16は、検知信号に基づいてIGBT短絡の有無を判定し、IGBTが短絡したと判定した場合には、IGBTを遮断する信号を基板コネクタC17のピンを介してマザーボード5へ送信し、正常なIGBTを破壊から保護する。なお、短絡保護基板16の階層や高さは、電源基板6と同一であるが、これに限られず、例えば、短絡保護基板16は3階層構造の一番上の基板とし、電源基板6より高くしてもよい。
FIG. 10 is a cross-sectional view of the semiconductor drive device according to this example. The short-
本構成のように、基板コネクタC17を介してマザーボード5に短絡保護基板16を接続することにより、短絡保護機能が不要な場合には、短絡保護基板16をマザーボード5から取り外せば良いため、ユーザー側の短絡保護機能の要否に関わらず、1階層のマザーボード5は共通化(標準化)できる。したがって、短絡保護機能の要否により、別の仕様のゲートドライバ基板を新たに開発する必要のない利点がある。
When the short
図11は、本実施例にかかる半導体駆動装置における2階層の短絡保護回路の説明図である。短絡保護基板16には、基板コネクタC17を介して、動作に必要な電源およびIGBTモジュール1を流れる主電流の検知信号が入力される。本実施例では、IGBTのエミッタ側の寄生インダクタンス(Le)によって発生する起電圧(=-Le*dIc/dt、以下「Le起電圧」)を、マザーボード5上に実装された抵抗18および抵抗19によって分圧した信号を検知信号として、短絡保護基板16内の過電流検知回路20に入力している。抵抗18および抵抗19で分圧する理由は、短絡時のLe起電圧は100V以上に達することがあるため、分圧することにより過電流検知回路20への入力電圧を低減して回路内の素子が破壊されるのを防ぐためである。過電流検知回路20は比較器を用いた積分回路になっており、入力したLe起電圧(-Le*dIc/dt)の積分値を予め設定した値と比較することにより、IGBTに流れる過電流の有無を検知できる。
FIG. 11 is an explanatory diagram of a two-level short-circuit protection circuit in the semiconductor drive device according to the present embodiment. The short-
過電流検知回路20の後段には、短絡検知回路21が接続されている。短絡検知回路21は、ローパスフィルタ22、ワンショットIC23、ソフト遮断MOSFET24から構成されている。IGBTに一定時間以上過電流が流れ続けると、過電流検知回路20の出力が一定時間以上継続してローパスフィルタ22に入力されるため、ローパスフィルタ22の出力がローからハイに転じ、短絡検知回路21は、IGBTが短絡したと判定する。このとき、ローパスフィルタ22後段のワンショットIC23が、一定時間のパルス信号を出力し、ゲートドライバの負側電源(−Vm)に接続されたソフト遮断MOSFET24がオンする(遮断指令が出力される)。ソフト遮断MOSFET24は、基板コネクタC17を介してIGBTのゲート端子(G)に接続されているため、IGBTのゲートが負側電源(−Vm)まで低減することにより、短絡時に破壊が拡大する前にIGBTを遮断して破壊規模を最小化できる。本実施例では、ワンショットIC23を用いたが、一定時間ソフト遮断MOSFET24をオンさせて遮断指令を出力できる機能を有する素子であれば、他の素子でも差し支えない。
A short
本実施例におけるIGBTの駆動回路である高圧側回路11aと、短絡保護回路16の分割位置、すなわち基板コネクタC17を介して信号を授受する位置は、下記のような位置である。
The division positions of the high-
(1)MOSFETやBJTの出力部などの十分な電流(例えば10mA以上)が流れる個所。例えば、ソフト遮断MOSFET24の出力部(図11のD点)
(2)オープンコレクタ(またはドレイン)の比較器の出力部など、動作原理上、電気的に切断される(オープンになる)個所(図11には示していない)
(3)電源ラインなど電位が安定化している箇所に低インピーダンスで接続している箇所。例えば、グランド電位に低インピーダンスの抵抗19を介して接続されている箇所(図11のF点)
上記のような箇所は、(1)十分な電流が確保できる、(2)動作原理上、電気的に切断されている、(3)電位が安定化しているため、当該箇所で回路分割することにより、当該箇所に基板コネクタC(17)を介在させても、耐ノイズ性が低下せず、基板間コネクタC17に重畳する電磁界ノイズによる誤動作を防ぐことができる利点がある。
(1) Where sufficient current (for example, 10 mA or more) flows, such as the output section of a MOSFET or BJT. For example, the output part of the soft cutoff MOSFET 24 (D point in FIG. 11)
(2) Locations that are electrically disconnected (open) due to the operating principle, such as the output of an open collector (or drain) comparator (not shown in FIG. 11)
(3) A location connected to a location where the potential is stabilized, such as a power line, with low impedance. For example, a location connected to the ground potential via a low impedance resistor 19 (point F in FIG. 11)
In the above locations, (1) a sufficient current can be secured, (2) the electrical principle is disconnected due to the operating principle, and (3) the potential is stabilized, so the circuit must be divided at that location. Thus, even if the board connector C (17) is interposed at the location, there is an advantage that the noise resistance is not lowered and malfunction due to electromagnetic field noise superimposed on the board-to-board connector C17 can be prevented.
1,1a,1b・・・IGBTモジュール(半導体素子)、2・・・ゲートドライバ、2a・・・ゲートドライバ(1アーム駆動分)3・・・ゲート配線、4・・・ゲートドライバ基板、5・・・マザーボード、6・・・電源基板、7・・・電源トランス、8・・・ゲートドライバ出力部、9・・・低圧側回路、10・・・絶縁通信素子、11・・・高圧側回路、11a・・・高圧側回路(短絡保護機能なし)12・・・整流回路、13・・・基板コネクタA、14・・・基板コネクタB、15・・・コンデンサ、16・・・短絡保護基板、17・・・基板コネクタC、18・・・抵抗、19・・・抵抗、20・・・過電流検知回路、21・・・短絡検知回路、22・・・ローパスフィルタ、23・・・ワンショットIC、24・・・ソフト遮断MOSFET、25・・・短絡保護機能に相当する回路、+Vp・・・ゲートドライバの正側電源電圧、−Vm・・・ゲートドライバの負側電源電圧、100・・・パワーユニット、101・・・IGBT、102・・・ダイオード、103・・・フィルタコンデンサ、104・・・ゲートドライバ、105・・・指令論理部、106・・・モータ、107・・・架線、108・・・集電装置、109・・遮断機、110・・・フィルタリアクトル、111・・・車輪
DESCRIPTION OF
Claims (9)
前記基本単位のゲートドライバ基板において、前記電源トランスと前記絶縁通信素子が2階層構成となっている別基板上にそれぞれ配置されていることを特徴とする半導体駆動装置。 A semiconductor drive device comprising a plurality of basic unit gate driver substrates having a power transformer for supplying power to the gate driver substrate, and an insulating communication element for transferring signals between the command logic unit and the semiconductor element,
In the basic unit gate driver substrate, the power transformer and the insulating communication element are respectively arranged on separate substrates having a two-layer structure.
当該半導体駆動装置が3相交流インバータを駆動するものであり、
前記基本単位のゲートドライバ基板が横方向に3単位分並べられており、
当該基本単位のゲートドライバ基板の前記横方向の幅が、前記3相交流インバータの半導体モジュールの短手方向の幅よりも狭いことを特徴とする半導体駆動装置。 The semiconductor drive device according to claim 1,
The semiconductor drive device drives a three-phase AC inverter,
The basic unit gate driver substrates are arranged in three units in the horizontal direction,
The width of the lateral direction of the gate driver substrate of the basic unit is narrower than the width of the short direction of the semiconductor module of the three-phase AC inverter.
前記基本単位のゲートドライバ基板のゲートドライバ出力部から上アームの前記半導体モジュールまでのゲート配線の距離、および前記基本単位のゲートドライバ基板のゲートドライバ出力部から下アームの前記半導体モジュールまでのゲート配線の距離が、各相でそれぞれ同じであることを特徴とする半導体駆動装置。 The semiconductor drive device according to claim 2,
The distance of the gate wiring from the gate driver output part of the gate driver board of the basic unit to the semiconductor module of the upper arm, and the gate wiring from the gate driver output part of the gate driver board of the basic unit to the semiconductor module of the lower arm The distance between the two is the same for each phase.
前記基本単位のゲートドライバ基板の同一基板上に、前記絶縁通信素子と高圧側回路が配置されていることを特徴とする半導体駆動装置。 In the semiconductor drive device according to any one of claims 1 to 3,
The semiconductor drive device, wherein the insulated communication element and the high voltage side circuit are arranged on the same substrate of the basic unit gate driver substrate.
前記半導体素子の短絡を保護する短絡保護回路が、前記絶縁通信素子が配置されている基板とは異なる階層の別基板上に配置されていることを特徴とする半導体駆動装置。 The semiconductor drive device according to claim 1,
A semiconductor drive device, wherein a short circuit protection circuit for protecting a short circuit of the semiconductor element is disposed on a different substrate different from the substrate on which the insulated communication element is disposed.
前記短絡保護回路と高圧側回路が、半導体素子の出力端子部において異なる基板に分割されていることを特徴とする半導体駆動装置。 The semiconductor drive device according to claim 5,
The semiconductor drive device, wherein the short circuit protection circuit and the high voltage side circuit are divided into different substrates at an output terminal portion of the semiconductor element.
前記短絡保護回路と高圧側回路が、電気的に切断されている電気的素子において異なる基板に分割されていることを特徴とする半導体駆動装置。 The semiconductor drive device according to claim 5,
The semiconductor drive device, wherein the short circuit protection circuit and the high voltage side circuit are divided into different substrates in the electrically disconnected electrical element.
前記短絡保護回路と高圧側回路が、半導体素子の駆動時に電気的に安定している箇所に低インピーダンスで接続している箇所において異なる基板に分割されていることを特徴とする半導体駆動装置。 The semiconductor drive device according to claim 5,
The semiconductor drive device, wherein the short-circuit protection circuit and the high-voltage side circuit are divided into different substrates at locations where they are connected with low impedance to locations that are electrically stable when the semiconductor element is driven.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017135869A JP2019022253A (en) | 2017-07-12 | 2017-07-12 | Semiconductor driving device, and three-phase ac inverter mounted with the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017135869A JP2019022253A (en) | 2017-07-12 | 2017-07-12 | Semiconductor driving device, and three-phase ac inverter mounted with the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019022253A true JP2019022253A (en) | 2019-02-07 |
Family
ID=65355945
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017135869A Pending JP2019022253A (en) | 2017-07-12 | 2017-07-12 | Semiconductor driving device, and three-phase ac inverter mounted with the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019022253A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2021176607A1 (en) * | 2020-03-04 | 2021-09-10 | ||
WO2023032024A1 (en) * | 2021-08-31 | 2023-03-09 | 三菱電機株式会社 | Semiconductor drive device and power conversion device comprising same |
-
2017
- 2017-07-12 JP JP2017135869A patent/JP2019022253A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2021176607A1 (en) * | 2020-03-04 | 2021-09-10 | ||
WO2021176607A1 (en) * | 2020-03-04 | 2021-09-10 | 三菱電機株式会社 | Duct control device |
GB2607799A (en) * | 2020-03-04 | 2022-12-14 | Mitsubishi Electric Corp | Duct control device |
AU2020434084B2 (en) * | 2020-03-04 | 2023-11-23 | Mitsubishi Electric Corporation | Duct control apparatus |
GB2607799B (en) * | 2020-03-04 | 2024-01-31 | Mitsubishi Electric Corp | Duct control apparatus |
WO2023032024A1 (en) * | 2021-08-31 | 2023-03-09 | 三菱電機株式会社 | Semiconductor drive device and power conversion device comprising same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7538587B2 (en) | Power semiconductor device | |
US10134718B2 (en) | Power semiconductor module | |
US20170110395A1 (en) | Semiconductor device | |
CN107710407B (en) | Semiconductor device with a plurality of semiconductor chips | |
WO2019026339A1 (en) | Power conversion device and vehicle equipped with power conversion device | |
JP2016066974A (en) | Semiconductor power module and semiconductor driving device | |
JP2015032984A (en) | Device for driving semiconductor element, and power conversion device using the same | |
JP2019033587A (en) | Power conversion apparatus and vehicle equipped with power conversion apparatus | |
JP2019022253A (en) | Semiconductor driving device, and three-phase ac inverter mounted with the same | |
EP3010137B1 (en) | Multilevel inverter | |
CN107710580B (en) | Circuit arrangement for fast switching of a converter | |
US11710685B2 (en) | Semiconductor module and power conversion device | |
JP5214675B2 (en) | Semiconductor device | |
JP2005252090A (en) | Method for detecting temperature of semiconductor element and semiconductor power converter | |
US10250108B2 (en) | Motor driving device | |
JP4246040B2 (en) | Semiconductor device package | |
JP4735109B2 (en) | Matrix converter device | |
JP6483963B2 (en) | Power converter | |
CN112202318A (en) | Power module | |
KR101366588B1 (en) | High integrated power module package | |
JP7373424B2 (en) | power converter | |
WO2023145144A1 (en) | Power semiconductor module | |
US20240234504A9 (en) | Semiconductor device and power conversion device | |
KR101280426B1 (en) | Three-phase inverter circuit and power module having the same | |
EP2451068B1 (en) | Motor drive device |