JP2019021681A - Through electrode substrate and manufacturing method of the same - Google Patents
Through electrode substrate and manufacturing method of the same Download PDFInfo
- Publication number
- JP2019021681A JP2019021681A JP2017136457A JP2017136457A JP2019021681A JP 2019021681 A JP2019021681 A JP 2019021681A JP 2017136457 A JP2017136457 A JP 2017136457A JP 2017136457 A JP2017136457 A JP 2017136457A JP 2019021681 A JP2019021681 A JP 2019021681A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insulating layer
- electrode substrate
- substrate according
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
Description
本開示は貫通電極基板および貫通電極基板の製造方法に関する。 The present disclosure relates to a through electrode substrate and a method for manufacturing the through electrode substrate.
近年、集積回路の高性能化に伴い、集積回路はより微細化・複雑化している。集積回路には接続端子が配置されており、接続端子を介して外部装置(チップ)から回路動作に必要な電源やロジック信号が入力される。接続端子のピッチが異なるチップと集積回路とを接続する場合、接続端子のピッチサイズを変換するための仲介基板となるインターポーザが用いられる。インターポーザでは、基板の一方の面に配置された配線に集積回路が実装され、他方の面に配置された配線にチップが実装される。インターポーザの基板の両面にそれぞれ配置された配線同士は、当該基板を貫通する貫通電極によって接続されている。 In recent years, integrated circuits have become more miniaturized and complicated with higher performance of integrated circuits. Connection terminals are arranged in the integrated circuit, and power and logic signals necessary for circuit operation are input from an external device (chip) through the connection terminals. When a chip having a different connection terminal pitch and an integrated circuit are connected, an interposer serving as an intermediary substrate for converting the pitch size of the connection terminals is used. In the interposer, an integrated circuit is mounted on a wiring arranged on one surface of a substrate, and a chip is mounted on a wiring arranged on the other surface. The wirings arranged on both surfaces of the substrate of the interposer are connected by through electrodes that penetrate the substrate.
貫通電極は、基板に形成された貫通孔の内側面に貫通導体をめっきすることによって形成される。貫通導体の内側は、樹脂を充填することによって穴埋めされる。さらに、充填した樹脂の基板上における露出面は蓋めっきを行うことで、貫通電極の直上に接続端子を接続することも可能となる。特許文献1には、貫通導体の内側に埋め込まれた形状の蓋めっきが開示されている。 The through electrode is formed by plating a through conductor on the inner surface of the through hole formed in the substrate. The inside of the through conductor is filled with a resin. Further, the exposed surface of the filled resin on the substrate is subjected to lid plating, so that a connection terminal can be connected immediately above the through electrode. Patent Document 1 discloses lid plating having a shape embedded inside a through conductor.
しかしながら、特許文献1に記載のインターポーザを製造するには、貫通孔に樹脂を充填した後、蓋めっきを埋め込むためにレーザで凹部を形成する工程を追加する必要がある。また、貫通導体と蓋めっきとの接続信頼性の向上を目的としており、直上の絶縁層との密着性に関しては考慮されていない。 However, in order to manufacture the interposer described in Patent Document 1, it is necessary to add a step of forming a recess with a laser in order to embed lid plating after filling the resin in the through hole. Moreover, it aims at the improvement of the connection reliability of a penetration conductor and cover plating, and is not considered about adhesiveness with an insulating layer immediately above.
本開示の実施形態は、貫通孔の直上の膜の密着性が向上した基板を提供することを目的とする。 An object of the embodiment of the present disclosure is to provide a substrate with improved adhesion of a film directly above a through hole.
本開示の一実施形態に係る貫通電極基板は、第1の面および前記第1の面に対向する第2の面を貫通する貫通孔を有する基板と、前記貫通孔の内側面に配置される貫通電極と、前記貫通電極に接し、前記貫通孔を充填し、前記第1の面側の第1の露出面に第1の凸部を有する貫通体と、前記第1の面上に配置される第1の絶縁層と、を含む。 A through electrode substrate according to an embodiment of the present disclosure is disposed on a first surface and a substrate having a through hole penetrating a second surface facing the first surface, and an inner surface of the through hole. A penetrating electrode, a penetrating body that is in contact with the penetrating electrode, fills the through-hole, and has a first protrusion on the first exposed surface on the first surface side, and is disposed on the first surface. A first insulating layer.
前記第1の凸部の上面は、前記第1の面より積層方向において第1の絶縁層側に突出していてもよい。 The upper surface of the first protrusion may protrude from the first surface toward the first insulating layer in the stacking direction.
前記第1の露出面は、前記第1の面より積層方向において第2の面側に陥入していてもよい。 The first exposed surface may be recessed from the first surface to the second surface side in the stacking direction.
前記第1の凸部は逆テーパー形状であってもよい。 The first convex portion may have a reverse taper shape.
前記第1の露出面を覆い、前記貫通電極と電気的に接続する第1の電極をさらに含み、前記第1の絶縁層は、前記第1の電極を露出する第1の開口部を有してもよい。 The first insulating layer further includes a first electrode that covers the first exposed surface and is electrically connected to the through electrode, and the first insulating layer has a first opening that exposes the first electrode. May be.
前記貫通体は、前記第2の面側の第2の露出面に第2の凸部をさらに有し、前記第2の面上に配置される第2の絶縁層をさらに含んでもよい。 The penetration body may further include a second insulating layer disposed on the second surface, further including a second convex portion on the second exposed surface on the second surface side.
前記第2の凸部の上面は、前記第2の面より積層方向において第2の絶縁層側に突出していてもよい。 The upper surface of the second convex portion may protrude from the second surface toward the second insulating layer in the stacking direction.
前記第2の露出面は、前記第2の面より積層方向において第1の面側に陥入していてもよい。 The second exposed surface may be recessed from the second surface to the first surface side in the stacking direction.
前記第2の凸部は逆テーパー形状であってもよい。 The second convex portion may have a reverse taper shape.
前記第2の露出面を覆い、前記貫通電極と電気的に接続する第2の電極をさらに含み、前記第2の絶縁層は、前記第2の電極を露出する第2の開口部を有してもよい。 The semiconductor device further includes a second electrode that covers the second exposed surface and is electrically connected to the through electrode, and the second insulating layer has a second opening that exposes the second electrode. May be.
前記貫通電極は、前記第1の面に配置される第1の配線と、前記第2の面に配置される第2の配線とを電気的に接続してもよい。 The through electrode may electrically connect a first wiring disposed on the first surface and a second wiring disposed on the second surface.
前記第1の面における前記貫通孔の第1の開口端の径は、前記第2の面における前記貫通孔の第2の開口端の径よりも大きくてもよい。 The diameter of the first opening end of the through hole in the first surface may be larger than the diameter of the second opening end of the through hole in the second surface.
前記貫通体は光硬化性および熱硬化性を有する絶縁性有機樹脂材料であってもよい。 The penetrating body may be an insulating organic resin material having photo-curing property and thermosetting property.
本開示の一実施形態に係る半導体装置は、貫通電極基板と、前記基板の前記貫通電極に接続されたLSI基板と、前記基板の前記貫通電極に接続された半導体チップと、を有する。 A semiconductor device according to an embodiment of the present disclosure includes a through electrode substrate, an LSI substrate connected to the through electrode of the substrate, and a semiconductor chip connected to the through electrode of the substrate.
本開示の一実施形態に係る貫通電極基板の製造方法は、基板に第1の面および前記第1の面に対向する第2の面を貫通する貫通孔を形成し、前記貫通孔の内側面に貫通電極を形成し、前記貫通電極に接し、前記貫通孔を充填し、前記第1の面側の第1の露出面に第1の凸部を有する貫通体を形成し、前記第1の面上に第1の絶縁層を形成すること、を含む。 A method of manufacturing a through electrode substrate according to an embodiment of the present disclosure includes forming a through hole penetrating a first surface and a second surface opposite to the first surface in the substrate, and an inner surface of the through hole. A through electrode is formed on the first exposed surface on the first surface side, the penetrating body is formed in contact with the through electrode, the first exposed surface on the first surface side, Forming a first insulating layer on the surface.
前記第1の凸部の上面を、前記第1の面より積層方向において第1の絶縁層側に突出させてもよい。 The upper surface of the first convex portion may protrude from the first surface toward the first insulating layer in the stacking direction.
前記第1の露出面を、前記第1の面より積層方向において第2の面側に陥入させてもよい。 The first exposed surface may be recessed from the first surface to the second surface side in the stacking direction.
前記第1の凸部を逆テーパー形状に形成してもよい。 The first convex portion may be formed in a reverse taper shape.
前記第1の露出面を覆い、前記貫通電極と電気的に接続する第1の電極をさらに形成し、前記第1の絶縁層に、前記第1の電極を露出する第1の開口部を形成してもよい。 A first electrode that covers the first exposed surface and is electrically connected to the through electrode is further formed, and a first opening that exposes the first electrode is formed in the first insulating layer. May be.
前記貫通体の、前記第2の面側の第2の露出面に第2の凸部をさらに形成し、前記第2の面上に第2の絶縁層をさらに形成してもよい。 A second protrusion may be further formed on the second exposed surface of the penetrating body on the second surface side, and a second insulating layer may be further formed on the second surface.
前記第2の凸部の上面を、前記第2の面より積層方向において第2の絶縁層側に突出させてもよい。 The upper surface of the second convex portion may protrude from the second surface toward the second insulating layer in the stacking direction.
前記第2の露出面を、前記第2の面より積層方向において第1の面側に陥入させてもよい。 The second exposed surface may be recessed toward the first surface in the stacking direction from the second surface.
前記第2の凸部を逆テーパー形状に形成してもよい。 You may form the said 2nd convex part in a reverse taper shape.
前記第2の露出面を覆い、前記貫通電極と電気的に接続する第2の電極をさらに形成し、前記第2の絶縁層は、前記第2の電極を露出する第2の開口部を形成してもよい。 A second electrode that covers the second exposed surface and is electrically connected to the through electrode is further formed, and the second insulating layer forms a second opening that exposes the second electrode. May be.
本開示の実施形態によると、貫通孔の直上の膜の密着性が向上した基板を提供することができる。 According to the embodiment of the present disclosure, it is possible to provide a substrate with improved adhesion of a film immediately above the through hole.
以下、本開示の内容を、図面等を参照しながら説明する。但し、本開示は多くの異なる態様を含み、以下に例示する開示の内容に限定して解釈されるものではない。図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、それはあくまで一例であって、本開示の内容を必ずしも限定するものではない。また、本開示において、ある図面に記載されたある要素と、他の図面に記載されたある要素とが同一又は対応する関係にあるときは、同一の符号又は符号として記載された数字の後にa、bなどを付した符号を付して、繰り返しの説明を適宜省略することがある。さらに各要素に対する「第1」、「第2」と付記された文字は、各要素を区別するために用いられる便宜的な標識であり、特段の説明がない限りそれ以上の意味を有さない。 Hereinafter, the content of the present disclosure will be described with reference to the drawings. However, the present disclosure includes many different modes and should not be construed as being limited to the content of the disclosure exemplified below. In order to clarify the description, the drawings may be schematically represented with respect to the width, thickness, shape, and the like of each part as compared to the actual embodiment, but this is merely an example, and the contents of the present disclosure are not necessarily limited. It is not limited. In addition, in the present disclosure, when an element described in one drawing and an element described in another drawing have the same or corresponding relationship, , B, etc., may be attached and repeated description may be omitted as appropriate. In addition, the letters “first” and “second” attached to each element are convenient signs used to distinguish each element, and have no meaning unless otherwise specified. .
本開示において、ある部材又は領域が他の部材又は領域の「上に」あるとする場合、特段の限定がない限りこれは他の部材又は領域の直上にある場合のみでなく他の部材又は領域の上方にある場合を含む。すなわち、他の部材又は領域の上方においてある部材又は領域との間に別の構成要素が含まれている場合も含む。同様に、ある部材又は領域が他の部材又は領域の「下に」あるとする場合、特段の限定がない限りこれは他の部材又は領域の直下にある場合のみでなく他の部材又は領域の下方にある場合を含む。すなわち、他の部材又は領域の下方においてある部材又は領域との間に別の構成要素が含まれている場合も含む。 In this disclosure, when a member or region is “on” another member or region, this is not limited to the case where it is directly above another member or region unless there is a particular limitation. Including the case of being above. That is, the case where another component is included between a member or a region above another member or region is also included. Similarly, if a member or region is “below” another member or region, this is not the case unless it is directly below another member or region, unless there is a particular limitation. Including the case below. That is, the case where another component is included between a member or a region below another member or region is also included.
なお、以下の説明では、支持基板に複数の部材が積層されるとき、特に断りのない限り、支持基板を基準として、支持基板から離れる(遠ざかる)方向を上方又は上層といい、その逆を下方又は下層というものとする。 In the following description, when a plurality of members are stacked on the support substrate, the direction away from (or away from) the support substrate is referred to as the upper layer or the upper layer with reference to the support substrate unless otherwise specified, and vice versa. Or the lower layer.
<第1実施形態>
[貫通電極基板の構造]
図1は、本開示に係る貫通電極基板100aの断面構造を示す。貫通電極基板100aは、第1の面102s1及び第1の面に対向する第2の面102s2を含む支持基板(基板)102と、支持基板102の第1の面102s1に配置された多層配線構造体104を含む。図1(A)は、本開示に係る貫通電極基板100aの積層方向における断面図である。図1(B)は、本開示に係る貫通電極基板100aから多層配線構造体104(第1の配線層118aおよび第1の絶縁層108a)を除いた支持基板102の第1の面102s1における上面図である。本実施形態において、多層配線構造体104は、支持基板102の第1の面に1層の配線層(第1の配線層118a)と、1層の絶縁層(第1の絶縁層108a)とが積層した構造体を指すが、この構造に限定するものではなく、例えば、配線層と絶縁層とが繰り返し複数積層してもよく、第2の面102s2にも多層配線構造体が配置されていてもよく、また、トランジスタ等の素子が配置されていてもよい。
<First Embodiment>
[Structure of the through electrode substrate]
FIG. 1 shows a cross-sectional structure of a through electrode substrate 100a according to the present disclosure. The through electrode substrate 100a includes a support substrate (substrate) 102 including a first surface 102s1 and a second surface 102s2 facing the first surface, and a multilayer wiring structure disposed on the first surface 102s1 of the support substrate 102. Including a body 104. FIG. 1A is a cross-sectional view in the stacking direction of the through electrode substrate 100a according to the present disclosure. FIG. 1B shows an upper surface of the first surface 102s1 of the support substrate 102 excluding the multilayer wiring structure 104 (the first wiring layer 118a and the first insulating layer 108a) from the through electrode substrate 100a according to the present disclosure. FIG. In the present embodiment, the multilayer wiring structure 104 includes a single wiring layer (first wiring layer 118a), a single insulating layer (first insulating layer 108a) on the first surface of the support substrate 102. However, the present invention is not limited to this structure. For example, a plurality of wiring layers and insulating layers may be repeatedly stacked, and a multilayer wiring structure is also disposed on the second surface 102s2. Alternatively, an element such as a transistor may be arranged.
支持基板102は、第1の面102s1と第2の面102s2とを貫通する貫通電極106を含む。貫通電極106は、支持基板102に設けられた貫通孔116に設けられる。貫通電極106は、貫通孔116の内側面に沿って配置される。貫通電極106の端部(開口端)は、少なくとも、支持基板102の第1の面102s1および第2の面102s2まで延在する。さらに、貫通電極106の端部は支持基板102の第1の面102s1および第2の面102s2の上まで延在してもよい。貫通電極106の内側には、貫通体107が配置される。本実施形態においては、貫通体として充填樹脂が配置されている。貫通体107は、貫通電極106の内側面に接触し、貫通孔116を充填する。換言すると、貫通電極106は、支持基板102と貫通体107の間に介在する。すなわち、貫通電極106は、貫通電極106の積層方向に見て中心部に貫通体107が充填される。このような構成を有することによって、貫通孔116の内側全体に導電体が充填される必要が無い。すなわち、後述する製造工程において、従来のボトムアップ方式によるめっき処理と比べて貫通電極106の形成に要する時間が短縮され、材料費が削減されるため、低コストで貫通電極基板を提供することができる。なお、貫通体107の構成については後で詳しく説明する。 The support substrate 102 includes a through electrode 106 that penetrates the first surface 102s1 and the second surface 102s2. The through electrode 106 is provided in a through hole 116 provided in the support substrate 102. The through electrode 106 is disposed along the inner surface of the through hole 116. The end portion (open end) of the through electrode 106 extends at least to the first surface 102s1 and the second surface 102s2 of the support substrate 102. Furthermore, the end portion of the through electrode 106 may extend over the first surface 102 s 1 and the second surface 102 s 2 of the support substrate 102. A through body 107 is disposed inside the through electrode 106. In the present embodiment, a filling resin is disposed as a penetrating body. The through body 107 contacts the inner surface of the through electrode 106 and fills the through hole 116. In other words, the through electrode 106 is interposed between the support substrate 102 and the through body 107. That is, the through electrode 106 is filled with the through body 107 in the center as viewed in the stacking direction of the through electrodes 106. By having such a configuration, it is not necessary to fill the entire inside of the through hole 116 with a conductor. That is, in the manufacturing process described later, since the time required for forming the through electrode 106 is shortened and the material cost is reduced as compared with the conventional bottom-up plating process, the through electrode substrate can be provided at low cost. it can. The configuration of the penetrating body 107 will be described in detail later.
本実施形態において、支持基板102に設けられた貫通孔116は、支持基板102の第1の面102s1に対して垂直に立設されているが、当該内側面が傾斜面となっていてもよい。換言すると、貫通孔116の内側面は、支持基板102を上面または下面から見たときに側面が視認されるような傾斜面を有していてもよい。支持基板102の一面方向からスパッタリング法を用いて貫通孔116の内側面に貫通電極106を形成する場合、支持基板102を一面方向から見たときに側面が視認されるような傾斜面を有していると、貫通電極106の形成が容易になる。 In the present embodiment, the through hole 116 provided in the support substrate 102 is erected perpendicular to the first surface 102s1 of the support substrate 102, but the inner side surface may be an inclined surface. . In other words, the inner side surface of the through hole 116 may have an inclined surface such that the side surface is visually recognized when the support substrate 102 is viewed from the upper surface or the lower surface. When the through electrode 106 is formed on the inner side surface of the through-hole 116 from one surface direction of the support substrate 102 using the sputtering method, the support substrate 102 has an inclined surface whose side surface is visually recognized when viewed from the one surface direction. If it is, formation of the penetration electrode 106 becomes easy.
多層配線構造体104は、第1の絶縁層108aと、第1の絶縁層108aの下層側に配置された第1の配線118aとを含む。第1の配線118aは、第1の絶縁層108aと支持基板102との間に介在する。第1の配線118aは、第1の配線118aの一端において貫通電極106と電気的に接続する。さらに、第1の配線118aは、例えば、第1の配線118aの他端において第1の絶縁層108aに設けられた開口部128aを介して外部基板または上層側に配置された配線と電気的に接続されていてもよい。本実施形態において、第1の配線118aは1つ配置したが、この構成に限定するものではなく、複数含まれていてもよい。 The multilayer wiring structure 104 includes a first insulating layer 108a and a first wiring 118a disposed on the lower layer side of the first insulating layer 108a. The first wiring 118 a is interposed between the first insulating layer 108 a and the support substrate 102. The first wiring 118a is electrically connected to the through electrode 106 at one end of the first wiring 118a. Further, the first wiring 118a is electrically connected to, for example, a wiring arranged on the external substrate or the upper layer side through the opening 128a provided in the first insulating layer 108a at the other end of the first wiring 118a. It may be connected. In the present embodiment, one first wiring 118a is arranged, but the present invention is not limited to this configuration, and a plurality of the first wirings 118a may be included.
次に図2を用いて、貫通体107の構成について詳しく説明する。図2は、図1(A)の領域Aにおける拡大断面図である。貫通体107は、支持基板102の第1の面102s1側の第1の露出面107s1に、第1の凸部117を含む。第1の凸部117は、第1の露出面107s1から突出している。第1の凸部117は、第1の絶縁層108aに埋設される。 Next, the configuration of the penetrating body 107 will be described in detail with reference to FIG. FIG. 2 is an enlarged cross-sectional view in a region A of FIG. The penetrating body 107 includes a first convex portion 117 on the first exposed surface 107 s 1 on the first surface 102 s 1 side of the support substrate 102. The first protrusion 117 protrudes from the first exposed surface 107s1. The first protrusion 117 is embedded in the first insulating layer 108a.
第1の凸部の上面117s1は、第1の露出面107s1より積層方向において第1の絶縁層108a側に突出している。第1の露出面107s1から第1の凸部の上面117s1までの積層方向における高さt1は、10μm以上25μm以下の範囲内であることが好ましい。本実施形態において、第1の凸部の上面117s1は、第1の面102s1より積層方向において第1の絶縁層108a側に突出している。さらに、第1の凸部の上面117s1は、貫通電極106の上端より積層方向において第1の絶縁層108a側に突出していることが好ましい。 The upper surface 117s1 of the first protrusion protrudes toward the first insulating layer 108a in the stacking direction from the first exposed surface 107s1. The height t1 in the stacking direction from the first exposed surface 107s1 to the upper surface 117s1 of the first convex portion is preferably in the range of 10 μm to 25 μm. In the present embodiment, the upper surface 117s1 of the first protrusion protrudes toward the first insulating layer 108a in the stacking direction from the first surface 102s1. Furthermore, it is preferable that the upper surface 117 s 1 of the first protrusion protrudes toward the first insulating layer 108 a in the stacking direction from the upper end of the through electrode 106.
一方で、第1の露出面107s1は、貫通電極106の上端より積層方向において第2の面102s2側に陥入している。第1の露出面107s1から貫通電極106の上端までの積層方向における高さt2は、0μm以上10μm以下の範囲内であることが好ましい。また、第1の露出面107s1は、第1の面102s1より積層方向において第2の面102s2側に陥入していることが好ましい。 On the other hand, the first exposed surface 107s1 is recessed from the upper end of the through electrode 106 toward the second surface 102s2 in the stacking direction. The height t2 in the stacking direction from the first exposed surface 107s1 to the upper end of the through electrode 106 is preferably in the range of 0 μm to 10 μm. Further, the first exposed surface 107s1 is preferably recessed from the first surface 102s1 toward the second surface 102s2 in the stacking direction.
本実施形態において、第1の凸部117は逆テーパー形状である。第1の凸部117の側面117s2は、第1の露出面107s1に対して鋭角に傾斜している。第1の凸部117の側面117s2が第1の露出面107s1となす角度θは60°以上85°以下の範囲内であることが好ましい。しかしながらこれに限定されず、例えば、第1の凸部117は、後述するように柱形状であってもよく、テーパー形状であってもよい。すなわち、第1の凸部117の側面117s2が第1の露出面107s1となす角度θ1は60°以上120°以下の範囲内であればよい。 In this embodiment, the 1st convex part 117 is reverse taper shape. The side surface 117s2 of the first convex portion 117 is inclined at an acute angle with respect to the first exposed surface 107s1. The angle θ between the side surface 117s2 of the first protrusion 117 and the first exposed surface 107s1 is preferably in the range of 60 ° to 85 °. However, the present invention is not limited to this. For example, the first protrusion 117 may have a columnar shape or a tapered shape as described later. That is, the angle θ1 formed by the side surface 117s2 of the first convex portion 117 and the first exposed surface 107s1 may be in the range of 60 ° to 120 °.
本実施形態において、第1の凸部117は略線形的に傾斜している。しかしながらこれに限定されず、第1の凸部117は非線形的であってもよい。例えば、第1の凸部117の側面117s2は、積層方向にみて中心部に向かって凸または凹の曲面であってもよい。さらに、第1の凸部117は積層方向にみた中心軸に対して略対称的であるが、非対称的であってもよい。 In the present embodiment, the first convex portion 117 is inclined substantially linearly. However, the present invention is not limited to this, and the first protrusion 117 may be nonlinear. For example, the side surface 117s2 of the first convex portion 117 may be a curved surface that is convex or concave toward the center portion in the stacking direction. Further, the first convex portion 117 is substantially symmetric with respect to the central axis viewed in the stacking direction, but may be asymmetrical.
第1の凸部117は、第1の絶縁層108aに埋設される。貫通体107が第1の凸部117を有することによって、貫通体107と第1の絶縁層108aとの接触面積を増大することができ、密着性を向上することができる。第1の絶縁層108aは、第1の凸部117に嵌合している。第1の凸部117がこのような構造(高さ、角度など)を有することによって、貫通体107の第1の凸部117と第1の絶縁層108aとは嵌合し、貫通体107と第1の絶縁層108aとの密着性をさらに向上することができる。貫通体107と第1の絶縁層108aとの密着性を向上することで、貫通体107および貫通電極106を有する支持基板102と第1の絶縁層108aとの間に介在する第1の配線118aとの密着性も向上することができる。すなわち、貫通体107および貫通電極106を有する支持基板102と、第1の絶縁層108aと第1の配線118aとの剥離を防止することができ、貫通電極基板の信頼性を向上することができる。 The first protrusion 117 is embedded in the first insulating layer 108a. When the penetrating body 107 includes the first protrusion 117, the contact area between the penetrating body 107 and the first insulating layer 108a can be increased, and the adhesion can be improved. The first insulating layer 108 a is fitted to the first convex portion 117. Since the first convex portion 117 has such a structure (height, angle, etc.), the first convex portion 117 of the penetrating body 107 and the first insulating layer 108a are fitted to each other, The adhesion with the first insulating layer 108a can be further improved. By improving the adhesion between the penetrating body 107 and the first insulating layer 108a, the first wiring 118a interposed between the supporting substrate 102 having the penetrating body 107 and the penetrating electrode 106 and the first insulating layer 108a. Adhesion with can also be improved. That is, peeling of the supporting substrate 102 having the through body 107 and the through electrode 106 from the first insulating layer 108a and the first wiring 118a can be prevented, and the reliability of the through electrode substrate can be improved. .
[貫通電極基板の製造方法]
次に、図3から図5を用いて、本実施形態に係る貫通電極基板の製造方法について詳細に説明する。図3から図5は、本実施形態に係る貫通電極基板の製造方法について説明するための断面図である。
[Method of manufacturing through electrode substrate]
Next, the manufacturing method of the through electrode substrate according to the present embodiment will be described in detail with reference to FIGS. 3 to 5 are cross-sectional views for explaining the method of manufacturing the through electrode substrate according to this embodiment.
図3(A)は、支持基板102に貫通孔116を形成する方法を示す図である。支持基板102としては、例えば、ガラス基板が用いられる。また、支持基板102として半導体基板、例えば、シリコン基板が用いられてもよい。このような支持基板102を用いた貫通電極基板100aは、ガラス基板が用いられる場合にはガラス貫通電極基板(TGV:Through Glass Via)とも呼ばれ、シリコン基板が用いられる場合にはシリコン貫通電極基板(TSV:Through Silicon Via)とも呼ばれる。支持基板102の厚さtは、例えば、100μm以上700μm以下の範囲内で適宜選択することができる。 FIG. 3A illustrates a method for forming the through hole 116 in the support substrate 102. As the support substrate 102, for example, a glass substrate is used. Further, a semiconductor substrate such as a silicon substrate may be used as the support substrate 102. The through electrode substrate 100a using the support substrate 102 is also referred to as a glass through electrode substrate (TGV) when a glass substrate is used, and a silicon through electrode substrate when a silicon substrate is used. It is also called (TSV: Through Silicon Via). The thickness t of the support substrate 102 can be appropriately selected within a range of 100 μm to 700 μm, for example.
支持基板102は、第1の面102s1と、第1の面に対向する第2の面102s2を有する。支持基板102に、第1の面102s1から第2の面102s2を貫通する少なくとも1つの貫通孔116を形成する。貫通孔116の形成には、対応するマスクを形成し、RIE(Reactive Ion Etching:反応性イオンエッチング)、DRIE(Deep RIE:深掘り反応性イオンエッチング)等のドライエッチング加工、サンドブラスト加工、レーザ加工等を用いることができる。貫通孔116の直径dは、例えば、30μm以上200μm以下の大きさを有する。 The support substrate 102 has a first surface 102s1 and a second surface 102s2 that faces the first surface. In the support substrate 102, at least one through hole 116 penetrating from the first surface 102s1 to the second surface 102s2 is formed. The through-hole 116 is formed by forming a corresponding mask, dry etching processing such as RIE (Reactive Ion Etching), DRIE (Deep RIE), sand blast processing, laser processing, etc. Etc. can be used. The diameter d of the through hole 116 has a size of 30 μm or more and 200 μm or less, for example.
なお、図3(A)では示さなかったが、支持基板102の表面には、バリア層として絶縁膜が設けられていてもよい。なお、支持基板102の表面とは、支持基板102と貫通電極106および支持基板102と第1の配線118の間を含んでいる。バリア層は、酸化シリコン膜、窒化シリコン膜等で形成される。例えば、バリア層は、支持基板102側から、酸化シリコン膜と窒化シリコン膜とが積層された構造を有する。このバリア層は、支持基板102がガラス基板である場合、ガラスに含まれるアルカリ金属による汚染を防止するために設けられる。ただし、無アルカリガラスの場合、バリア層は不要である。また、支持基板102が半導体基板である場合、貫通電極106を絶縁するために設けられる。 Although not shown in FIG. 3A, an insulating film may be provided as a barrier layer on the surface of the support substrate 102. Note that the surface of the support substrate 102 includes the support substrate 102 and the through electrode 106 and between the support substrate 102 and the first wiring 118. The barrier layer is formed of a silicon oxide film, a silicon nitride film, or the like. For example, the barrier layer has a structure in which a silicon oxide film and a silicon nitride film are stacked from the support substrate 102 side. When the support substrate 102 is a glass substrate, this barrier layer is provided to prevent contamination by alkali metal contained in the glass. However, in the case of alkali-free glass, a barrier layer is unnecessary. Further, when the support substrate 102 is a semiconductor substrate, it is provided to insulate the through electrode 106.
図3(B)は、貫通孔116に貫通電極106を形成する方法を示す図である。貫通電極106は、まず、PVD法(真空蒸着法またはスパッタリング法)等または無電解めっき法によって、シード層を形成する。PVD法の場合、シード層は、第1の面102s1および第2の面102s2のそれぞれの面側から貫通孔116の内側面に沿って形成される。無電解めっき法の場合、シード層は、例えば少なくとも銅イオンを含むめっき液を貫通孔116の側壁、第1の面102s1、および第2の面102s2に接触させることで、めっき液が接触した領域にめっき層を成長させる方法である。めっき液は、例えば銅イオンを提供するための硫酸銅などの銅化合物、ならびにホルムアルデヒドおよび水酸化ナトリウムなどの添加物を含む。次いで、シード層を介して電流が供給される電解めっき法によって、めっき層を成長させることで、貫通電極106を形成する。貫通電極106の厚みは、2μm以上20μm以下、例えば、5μmの厚さを有する。 FIG. 3B is a diagram illustrating a method of forming the through electrode 106 in the through hole 116. For the through electrode 106, first, a seed layer is formed by a PVD method (vacuum deposition method or sputtering method) or an electroless plating method. In the case of the PVD method, the seed layer is formed along the inner surface of the through hole 116 from the respective surface sides of the first surface 102s1 and the second surface 102s2. In the case of the electroless plating method, the seed layer is, for example, a region where the plating solution is in contact by bringing a plating solution containing at least copper ions into contact with the side wall of the through-hole 116, the first surface 102s1, and the second surface 102s2. In this method, the plating layer is grown. The plating solution includes, for example, a copper compound such as copper sulfate to provide copper ions, and additives such as formaldehyde and sodium hydroxide. Next, the through electrode 106 is formed by growing the plating layer by an electrolytic plating method in which current is supplied through the seed layer. The thickness of the through electrode 106 is 2 μm or more and 20 μm or less, for example, 5 μm.
このとき、貫通電極106の形成と同じ工程で、第1の面102s1上に、配線層が形成されてもよい。また、第1の面102s1の配線層は、セミアディティブ法により貫通電極と同時に形成してもよく、フォトリソグラフィーおよびエッチング工程によって後から配線を形成してもよい。 At this time, a wiring layer may be formed on the first surface 102s1 in the same process as the formation of the through electrode 106. The wiring layer on the first surface 102s1 may be formed simultaneously with the through electrode by a semi-additive method, or wiring may be formed later by photolithography and etching processes.
なお、支持基板102には、複数の貫通電極106が設けられていてもよい。この場合、複数の貫通電極106は、10μm以上の間隔で配置されていることが好ましく、例えば、40μm以上100mm以下の間隔で配置されてもよい。支持基板102に設けられる貫通電極106は、多層配線構造体104の配線と電気的に接続され、支持基板102の第1の面102s1側と第2の面102s2側との間の導電経路を形成する。 Note that the support substrate 102 may be provided with a plurality of through electrodes 106. In this case, the plurality of through electrodes 106 are preferably arranged at intervals of 10 μm or more, for example, may be arranged at intervals of 40 μm or more and 100 mm or less. The through electrode 106 provided on the support substrate 102 is electrically connected to the wiring of the multilayer wiring structure 104, and forms a conductive path between the first surface 102s1 side and the second surface 102s2 side of the support substrate 102. To do.
図4(A)は、貫通孔116に貫通体107を形成する方法を示す図である。貫通電極106の内側の孔は、光硬化性および熱硬化性を有する絶縁性樹脂材料で充填する。孔を充填することで、貫通電極の表面が保護され且つ、液状材料を用いた上層形成が容易になる。本実施形態においては、貫通電極106の内側の孔を充填するために、光硬化・熱硬化型フィルムを真空ラミネートで充填する。さらに、絶縁性樹脂材料は、支持基板102の第1の面102s1および第2の面102s2を覆うように設けられる。支持基板102の第1の面102s1側においては、第1の配線118aの上面及び側面をも覆うように設けられる。 FIG. 4A is a diagram illustrating a method of forming the through body 107 in the through hole 116. The inner hole of the through electrode 106 is filled with an insulating resin material having photocurability and thermosetting. Filling the holes protects the surface of the through electrode and facilitates the formation of an upper layer using a liquid material. In this embodiment, in order to fill the hole inside the through electrode 106, the photo-curing / thermosetting film is filled with a vacuum laminate. Furthermore, the insulating resin material is provided so as to cover the first surface 102s1 and the second surface 102s2 of the support substrate 102. On the first surface 102 s 1 side of the support substrate 102, the support substrate 102 is provided so as to cover the upper surface and side surfaces of the first wiring 118 a.
光硬化・熱硬化型フィルムとしては、ポリイミド系フィルム、エポキシ系フィルムなどを用いることができる。しかしながらこれに限定されず、貫通体107は光硬化・熱硬化型樹脂を印刷法を用いて塗布することで形成してもよい。また、本実施形態においてはネガ型の光硬化・熱硬化型フィルムを用いたが、第1の凸部117の形状によっては、ポジ型の光硬化・熱硬化型フィルムまたは樹脂を用いてもよい。 As the photocuring / thermosetting film, a polyimide film, an epoxy film, or the like can be used. However, the present invention is not limited to this, and the penetrating body 107 may be formed by applying a photo-curing / thermosetting resin using a printing method. In this embodiment, a negative type photo-curing / thermosetting film is used. However, depending on the shape of the first protrusion 117, a positive-type photo-curing / thermosetting film or resin may be used. .
図4(B)は、絶縁性樹脂材料を露光する方法を示す図である。貫通孔116に充填された絶縁性樹脂材料はネガ型であることから、絶縁性樹脂材料を露光して樹脂硬化(一次硬化)させる。このとき、貫通電極106の内側の孔より、一回り小さい透過領域202で選択的に光を透過するフォトマスク200を用いて絶縁性樹脂材料を露光する。貫通孔116は十分深いことから、支持基板102の第1の面102s1側の表面において積層方向に一部の絶縁性樹脂材料(点線で示す領域)が露光により硬化される。透過領域202下の絶縁性樹脂材料であっても、積層方向に深いほど露光が不十分となり、硬化が不完全な状態となる。一方、支持基板102の第2の面102s2側の表面において、絶縁性樹脂材料は未露光で未硬化の状態であってもよい。すなわち、フォトマスク200が光を透過する透過領域202において、露光された絶縁性樹脂材料は、積層方向に第1の面102s1側から第2の面102s2側まで、徐々に硬化度が減少する。ここで、硬化が不完全な状態とは、硬化した状態と比較して後述する現像液で溶解されやすい状態を示し、未硬化の状態と比較して現像液で溶解されにくい状態を示す。このような不完全な露光条件は、絶縁性樹脂材料に対して透過率の低い露光波長、例えば、i線:365nmで露光することにより得ることができる。一方、フォトマスク200が光を透過しない領域は、未露光で未硬化の状態を保持する。 FIG. 4B is a diagram illustrating a method for exposing an insulating resin material. Since the insulating resin material filled in the through hole 116 is a negative type, the insulating resin material is exposed to light and cured (primary curing). At this time, the insulating resin material is exposed using the photomask 200 that selectively transmits light in the transmissive region 202 that is slightly smaller than the hole inside the through electrode 106. Since the through-hole 116 is sufficiently deep, a part of the insulating resin material (region indicated by a dotted line) is cured by exposure on the surface of the support substrate 102 on the first surface 102s1 side in the stacking direction. Even in the insulating resin material under the transmissive region 202, the deeper in the stacking direction, the less the exposure and the incomplete curing. On the other hand, on the surface of the support substrate 102 on the second surface 102s2 side, the insulating resin material may be unexposed and uncured. That is, in the transmissive region 202 through which the photomask 200 transmits light, the degree of curing of the exposed insulating resin material gradually decreases from the first surface 102s1 side to the second surface 102s2 side in the stacking direction. Here, the state where the curing is incomplete indicates a state that is easily dissolved in a developer described later as compared with the cured state, and a state where it is difficult to be dissolved in the developer as compared with an uncured state. Such incomplete exposure conditions can be obtained by exposing the insulating resin material at an exposure wavelength having low transmittance, for example, i-line: 365 nm. On the other hand, the region where the photomask 200 does not transmit light is kept unexposed and uncured.
図4(C)は、絶縁性樹脂材料を現像する方法を示す図である。未露光または不完全に露光された絶縁性樹脂材料は、現像液で溶解される。少なくとも、支持基板102の第1の面102s1および第2の面102s2が完全に露出するように、第1の面102s1および第2の面102s2上の余分な絶縁性樹脂材料は溶解する。このため、貫通電極106の内側の孔に充填された絶縁性樹脂材料の、支持基板102の第1の面102s1側における第1の露出面107s1は、第1の面102s1より積層方向において第2の面102s2側に陥入していてもよい。貫通電極106の内側の孔に充填された絶縁性樹脂材料の、支持基板102の第2の面102s2側における第2の露出面107s2も、第2の面102s2より積層方向において第1の面102s1側に陥入していてもよい。 FIG. 4C is a diagram illustrating a method for developing an insulating resin material. The unexposed or incompletely exposed insulating resin material is dissolved in a developer. The excess insulating resin material on the first surface 102s1 and the second surface 102s2 is dissolved so that at least the first surface 102s1 and the second surface 102s2 of the support substrate 102 are completely exposed. For this reason, the first exposed surface 107s1 on the first surface 102s1 side of the support substrate 102 of the insulating resin material filled in the hole inside the through electrode 106 is second in the stacking direction from the first surface 102s1. The surface 102s2 may be recessed. The second exposed surface 107s2 on the second surface 102s2 side of the support substrate 102 of the insulating resin material filled in the hole inside the through electrode 106 is also the first surface 102s1 in the stacking direction from the second surface 102s2. It may be indented to the side.
一方で、支持基板102の第1の面102s1側の表面において光硬化された一部の絶縁性樹脂材料は現像液で溶解されずに残る。このため、絶縁性樹脂材料の第1の露出面107s1から第1の凸部117が第1の絶縁層108a側に突出する。露光波長の透過率が低いので露光された絶縁性樹脂材料の領域でも、積層方向に深いほど硬化が不完全な状態となる。第1の凸部117は、第1の露出面107s1に近いほど光硬化度が低い状態となる。絶縁性樹脂材料の光硬化が不完全なほど、現像液で溶解されやすい。すなわち、積層方向に深いほど現像液で溶解されやすく、このため、第1の凸部117は、現像によって逆テーパー形状に形成される。別言すると、第1の凸部117は、第1の凸部の上面117s1側から第1の露出面107s1側にかけて小さい径を有する円柱構造に形成される。 On the other hand, a part of the insulating resin material photocured on the surface of the support substrate 102 on the first surface 102s1 side remains without being dissolved by the developer. For this reason, the 1st convex part 117 protrudes from the 1st exposed surface 107s1 of an insulating resin material to the 1st insulating layer 108a side. Since the transmittance of the exposure wavelength is low, even in the exposed region of the insulating resin material, the deeper the lamination direction, the more incompletely cured. The closer the first convex portion 117 is to the first exposed surface 107s1, the lower the degree of photocuring. The more incomplete the photocuring of the insulating resin material, the easier it is to dissolve in the developer. In other words, the deeper in the stacking direction, the easier it is to dissolve in the developer, and thus the first convex portion 117 is formed in an inversely tapered shape by development. In other words, the first convex portion 117 is formed in a cylindrical structure having a small diameter from the upper surface 117s1 side of the first convex portion to the first exposed surface 107s1 side.
支持基板102の第1の面102s1および第2の面102s2が完全に露出したところで現像を停止させる。支持基板102の厚さtは、未硬化の絶縁性樹脂材料の支持基板102の第1の面102s1および第2の面102s2上の厚さt’より十分大きいことから、貫通孔116に充填された絶縁性樹脂材料の大部分は未硬化の状態であっても現像されずに残る。現像後に残った絶縁性樹脂材料は熱硬化する。180℃以上400℃以下の温度で1時間熱硬化することにより貫通体107を形成することができる。 The development is stopped when the first surface 102s1 and the second surface 102s2 of the support substrate 102 are completely exposed. Since the thickness t of the support substrate 102 is sufficiently larger than the thickness t ′ on the first surface 102s1 and the second surface 102s2 of the support substrate 102 made of uncured insulating resin material, the through hole 116 is filled. Most of the insulating resin material remains undeveloped even in an uncured state. The insulating resin material remaining after development is thermally cured. The penetration body 107 can be formed by thermosetting at a temperature of 180 ° C. or higher and 400 ° C. or lower for 1 hour.
図5(A)は、第1の絶縁層108aを形成する方法を示す図である。支持基板102の第1の面102s1側には、第1の絶縁層108aが設けられる。第1の絶縁層108aは、支持基板102上において、第1の配線118aおよび第1の凸部117の上面及び側面を覆うように設けられる。すなわち、第1の配線118aおよび第1の凸部117は、第1の絶縁層108aに埋設される。貫通体107が第1の凸部117を有することによって、貫通体107と第1の絶縁層108aとの密着性を向上することができる。貫通体107と第1の絶縁層108aとの密着性を向上することで、貫通体107および貫通電極106を有する支持基板102と第1の絶縁層108aとの間に介在する第1の配線118aとの密着性も向上することができる。すなわち、貫通体107および貫通電極106を有する支持基板102と第1の絶縁層108aと第1の配線118aとの剥離を防止することができ、貫通電極基板の信頼性を向上することができる。 FIG. 5A illustrates a method for forming the first insulating layer 108a. A first insulating layer 108 a is provided on the first surface 102 s 1 side of the support substrate 102. The first insulating layer 108 a is provided on the support substrate 102 so as to cover the upper surfaces and the side surfaces of the first wiring 118 a and the first protrusion 117. That is, the first wiring 118a and the first protrusion 117 are embedded in the first insulating layer 108a. When the penetrating body 107 includes the first protrusion 117, the adhesion between the penetrating body 107 and the first insulating layer 108a can be improved. By improving the adhesion between the penetrating body 107 and the first insulating layer 108a, the first wiring 118a interposed between the supporting substrate 102 having the penetrating body 107 and the penetrating electrode 106 and the first insulating layer 108a. Adhesion with can also be improved. That is, peeling of the support substrate 102 having the through body 107 and the through electrode 106, the first insulating layer 108a, and the first wiring 118a can be prevented, and the reliability of the through electrode substrate can be improved.
第1の絶縁層108aは、ポリイミド系樹脂、エポキシ系樹脂、アクリル系樹脂、フェノール系樹脂、シリコーン系樹脂、ポリカーボネイト系樹脂、ポリエステル系樹脂、ポリウレタン系樹脂、ポリスルホン系樹脂、フッ素系樹脂等の樹脂材料によって形成される。耐熱性、機械的強度の観点からは、第1の絶縁層108aとしてポリイミドを用いることが好ましい。ポリイミド等の有機樹脂材料は、窒化シリコンや酸化シリコン等の無機絶縁材料と比較して誘電率が小さいという特性を有する。それにより多層配線構造体104の層間絶縁層として用いることで、配線間の容量を小さくすることができ、配線層を伝達する信号の遅延量を小さくすることができる。第1の絶縁層108aの膜厚は所望の絶縁性が得られる程度で適宜選択可能であるが、例えば、3μm以上30μm以下、好ましくは、3μm以上10μm以下の厚さで形成される。 The first insulating layer 108a is a resin such as a polyimide resin, an epoxy resin, an acrylic resin, a phenol resin, a silicone resin, a polycarbonate resin, a polyester resin, a polyurethane resin, a polysulfone resin, or a fluorine resin. Formed by the material. From the viewpoint of heat resistance and mechanical strength, it is preferable to use polyimide as the first insulating layer 108a. An organic resin material such as polyimide has a characteristic that the dielectric constant is smaller than that of an inorganic insulating material such as silicon nitride or silicon oxide. Accordingly, by using it as the interlayer insulating layer of the multilayer wiring structure 104, the capacitance between the wirings can be reduced, and the delay amount of the signal transmitted through the wiring layer can be reduced. The thickness of the first insulating layer 108a can be appropriately selected as long as desired insulating properties can be obtained. For example, the first insulating layer 108a is formed with a thickness of 3 μm to 30 μm, preferably 3 μm to 10 μm.
図5(B)は、第1の絶縁層108aに開口部128aを形成する方法を示す図である。開口部128aは、第1の配線118aの一部を露出する。開口部128aは、5μm以上500μm以下、例えば、20μm以上50μm以下の直径を有する。第1の配線118aは、開口部128aを介して、外部配線と電気的に接続してもよい。第1の配線118aは、開口部128aに層間接続部を配置して、上層の配線に接続してもよい。 FIG. 5B illustrates a method for forming the opening 128a in the first insulating layer 108a. The opening 128a exposes a part of the first wiring 118a. The opening 128a has a diameter of 5 μm to 500 μm, for example, 20 μm to 50 μm. The first wiring 118a may be electrically connected to an external wiring through the opening 128a. The first wiring 118a may be connected to an upper wiring by disposing an interlayer connection portion in the opening 128a.
[第1実施形態の参考例]
図4(C)に示す支持基板102の断面形状を、光学顕微鏡を用いて観察した結果を図14に示す。支持基板102は上記製造方法によって、貫通孔116を形成し、貫通孔116に貫通電極106および貫通体107を形成した。図14に示すように、本開示の一実施形態に係る貫通電極基板の製造方法によって、貫通体107の第1の面102s1には、現像によって逆テーパー形状の第1の凸部117が形成された。
[Reference Example of First Embodiment]
FIG. 14 shows the result of observing the cross-sectional shape of the support substrate 102 shown in FIG. 4C using an optical microscope. The support substrate 102 was formed with the through holes 116 by the above manufacturing method, and the through electrodes 106 and the through bodies 107 were formed in the through holes 116. As illustrated in FIG. 14, the first convex portion 117 having a reverse taper shape is formed on the first surface 102 s 1 of the penetrating body 107 by development by the method for manufacturing the through electrode substrate according to the embodiment of the present disclosure. It was.
<第2実施形態>
[貫通電極基板の構造]
図6(A)は、本開示に係る貫通電極基板100bの構成を示す。貫通電極基板100bは、支持基板102bと多層配線構造体104bとを含む。本実施形態に係る貫通電極基板100bは、第1の凸部117bが柱形状であること以外、第1実施形態に係る貫通電極基板100aと同じであるから、ここでは、第1実施形態に係る貫通電極基板100aと相違する部分について説明する。
Second Embodiment
[Structure of the through electrode substrate]
FIG. 6A shows the configuration of the through electrode substrate 100b according to the present disclosure. The through electrode substrate 100b includes a support substrate 102b and a multilayer wiring structure 104b. Since the through electrode substrate 100b according to the present embodiment is the same as the through electrode substrate 100a according to the first embodiment except that the first convex portion 117b has a columnar shape, here, according to the first embodiment. Parts different from the through electrode substrate 100a will be described.
図6(A)に示すように、本実施形態において、第1の凸部117bは柱形状である。第1の凸部117bの側面117bs2は、第1の露出面107bs1に対して略垂直に立設されてもよい。すなわち、第1の凸部117bの側面117bs2が第1の露出面107bs1となす角度θは約90°であってもよい。 As shown to FIG. 6 (A), in this embodiment, the 1st convex part 117b is columnar shape. The side surface 117bs2 of the first convex portion 117b may be erected substantially perpendicular to the first exposed surface 107bs1. That is, the angle θ between the side surface 117bs2 of the first convex portion 117b and the first exposed surface 107bs1 may be about 90 °.
第1の凸部117bは、第1の絶縁層108baに埋設される。貫通体107bが第1の凸部117bを有することによって、貫通体107bと第1の絶縁層108baとの接触面積を増大することができ、密着性を向上することができる。第1の絶縁層108baは、第1の凸部117bに嵌合している。第1の凸部117bがこのような構造を有することによって、貫通体107bの第1の凸部117bと第1の絶縁層108baとは嵌合し、貫通体107bと第1の絶縁層108baとの密着性をさらに向上することができる。貫通体107bと第1の絶縁層108baとの密着性を向上することで、貫通体107bおよび貫通電極106bを有する支持基板102bと第1の絶縁層108baとの間に介在する第1の配線118baとの密着性も向上することができる。すなわち、貫通体107bおよび貫通電極106bを有する支持基板102bと、第1の絶縁層108baと第1の配線118baとの剥離を防止することができ、貫通電極基板の信頼性を向上することができる。 The first protrusion 117b is embedded in the first insulating layer 108ba. When the penetrating body 107b includes the first protrusion 117b, the contact area between the penetrating body 107b and the first insulating layer 108ba can be increased, and adhesion can be improved. The first insulating layer 108ba is fitted to the first convex portion 117b. Since the first convex portion 117b has such a structure, the first convex portion 117b of the penetrating body 107b and the first insulating layer 108ba are fitted, and the penetrating body 107b and the first insulating layer 108ba are The adhesion can be further improved. By improving the adhesion between the penetrating body 107b and the first insulating layer 108ba, the first wiring 118ba interposed between the supporting substrate 102b including the penetrating body 107b and the penetrating electrode 106b and the first insulating layer 108ba. Adhesion with can also be improved. That is, peeling of the support substrate 102b having the through body 107b and the through electrode 106b, the first insulating layer 108ba, and the first wiring 118ba can be prevented, and the reliability of the through electrode substrate can be improved. .
[貫通電極基板の製造方法]
次に、本実施形態に係る貫通電極基板の製造方法について詳細に説明する。本実施形態に係る貫通電極基板の製造方法は、露光・現像の工程以外、第1実施形態に係る貫通電極基板100aの製造方法と同じであるから、ここでは、第1実施形態に係る貫通電極基板100aの製造方法と相違する部分について説明する。
[Method of manufacturing through electrode substrate]
Next, the through electrode substrate manufacturing method according to the present embodiment will be described in detail. Since the manufacturing method of the through electrode substrate according to the present embodiment is the same as the manufacturing method of the through electrode substrate 100a according to the first embodiment except for the steps of exposure and development, here, the through electrode according to the first embodiment is used. Differences from the manufacturing method of the substrate 100a will be described.
第1実施形態と同様に、貫通孔116bに充填された絶縁性樹脂材料がネガ型である場合、まず、露光して樹脂硬化(一次硬化)させる。貫通孔116bは深いことから、支持基板102bの第1の面102bs1側の表面において十分に絶縁性樹脂材料を硬化させる。絶縁性樹脂材料に対して透過率の高い露光波長、例えば、h線:405nmで露光することにより、第1の面102bs1側の表面において十分に絶縁性樹脂材料を硬化することができる。 Similarly to the first embodiment, when the insulating resin material filled in the through-hole 116b is a negative type, first, the resin is exposed and cured (primary curing). Since the through hole 116b is deep, the insulating resin material is sufficiently cured on the surface of the support substrate 102b on the first surface 102bs1 side. By exposing the insulating resin material at an exposure wavelength having a high transmittance, for example, h-line: 405 nm, the insulating resin material can be sufficiently cured on the surface on the first surface 102bs1 side.
次に、絶縁性樹脂材料を現像する。未露光または不完全に露光された絶縁性樹脂材料は、現像液で溶解される。少なくとも、支持基板102bの第1の面102bs1および第2の面102bs2が完全に露出するように、第1の面102bs1および第2の面102bs2上の余分な絶縁性樹脂材料は溶解する。このため、貫通電極106bの内側の孔に充填された絶縁性樹脂材料の、支持基板102bの第1の面102bs1側における第1の露出面107bs1は、第1の面102bs1より積層方向において第2の面102bs2側に陥入していてもよい。貫通電極106bの内側の孔に充填された絶縁性樹脂材料の、支持基板102bの第2の面102bs2側における第2の露出面107bs2も、第2の面102bs2より積層方向において第1の面102bs1側に陥入していてもよい。 Next, the insulating resin material is developed. The unexposed or incompletely exposed insulating resin material is dissolved in a developer. Excess insulating resin material on the first surface 102bs1 and the second surface 102bs2 is dissolved so that at least the first surface 102bs1 and the second surface 102bs2 of the support substrate 102b are completely exposed. Therefore, the first exposed surface 107bs1 of the insulating resin material filled in the hole inside the through electrode 106b on the first surface 102bs1 side of the support substrate 102b is second in the stacking direction from the first surface 102bs1. The surface 102bs2 may be indented. The second exposed surface 107bs2 of the insulating resin material filled in the hole inside the through electrode 106b on the second surface 102bs2 side of the support substrate 102b is also the first surface 102bs1 in the stacking direction from the second surface 102bs2. It may be indented to the side.
一方で、支持基板102bの第1の面102bs1側の表面において光硬化された一部の絶縁性樹脂材料は現像液で溶解されずに残る。このため、絶縁性樹脂材料の第1の露出面107bs1から第1の凸部117bが第1の絶縁層108ba側に突出する。露光波長の透過率が十分に高い場合、露光された絶縁性樹脂材料の領域において、支持基板102bの第1の面102bs1側の表面は十分に光硬化された状態となる。このため、第1の凸部117bは、現像によって柱形状に形成される。 On the other hand, a part of the insulating resin material photocured on the surface of the support substrate 102b on the first surface 102bs1 side remains without being dissolved by the developer. For this reason, the 1st convex part 117b protrudes from the 1st exposed surface 107bs1 of an insulating resin material to the 1st insulating layer 108ba side. When the transmittance at the exposure wavelength is sufficiently high, the surface on the first surface 102bs1 side of the support substrate 102b is sufficiently photocured in the exposed region of the insulating resin material. For this reason, the 1st convex part 117b is formed in columnar shape by image development.
支持基板102bの第1の面102bs1および第2の面102bs2が完全に露出したところで現像を停止させる。貫通孔116bに充填された絶縁性樹脂材料の大部分は未硬化の状態であっても現像されずに残る。現像後に残った絶縁性樹脂材料は熱硬化する。180℃以上400℃以下の温度で1時間熱硬化することにより貫通体107bを形成することができる。 The development is stopped when the first surface 102bs1 and the second surface 102bs2 of the support substrate 102b are completely exposed. Most of the insulating resin material filled in the through holes 116b remains undeveloped even in an uncured state. The insulating resin material remaining after development is thermally cured. The through-hole 107b can be formed by thermosetting at a temperature of 180 ° C. or higher and 400 ° C. or lower for 1 hour.
本実施形態において、絶縁性樹脂材料はネガ型を用いた。しかしながらこれに限定されず、ポジ型の光硬化・熱硬化型樹脂と、反転したパターンを有するマスクとを用いて、本実施形態と同様に、柱形状の第1の凸部117bを形成することができる。 In this embodiment, the negative type was used for the insulating resin material. However, the present invention is not limited to this, and the column-shaped first convex portion 117b is formed using a positive-type photocuring / thermosetting resin and a mask having an inverted pattern, as in the present embodiment. Can do.
<第3実施形態>
[貫通電極基板の構造]
図6(B)は、本開示に係る貫通電極基板100cの構成を示す。貫通電極基板100cは、支持基板102cと多層配線構造体104cとを含む。本実施形態に係る貫通電極基板100cは、第1の凸部117cの形状以外、第1実施形態に係る貫通電極基板100aと同じであるから、ここでは、第1実施形態に係る貫通電極基板100aと相違する部分について説明する。
<Third Embodiment>
[Structure of the through electrode substrate]
FIG. 6B shows a configuration of the through electrode substrate 100c according to the present disclosure. The through electrode substrate 100c includes a support substrate 102c and a multilayer wiring structure 104c. Since the through electrode substrate 100c according to the present embodiment is the same as the through electrode substrate 100a according to the first embodiment except for the shape of the first protrusion 117c, the through electrode substrate 100a according to the first embodiment is used here. Differences from the above will be described.
図6(B)に示すように、本実施形態において、第1の凸部117cはテーパー形状である。第1の凸部117cの側面117cs2は、第1の露出面107cs1に対して鈍角に傾斜していてもよい。すなわち、第1の凸部117cの側面117cs2が第1の露出面107cs1となす角度θは60°以上120°以下の範囲内であればよい。 As shown in FIG. 6B, in the present embodiment, the first protrusion 117c has a tapered shape. The side surface 117cs2 of the first convex portion 117c may be inclined at an obtuse angle with respect to the first exposed surface 107cs1. That is, the angle θ between the side surface 117cs2 of the first convex portion 117c and the first exposed surface 107cs1 may be in the range of 60 ° to 120 °.
第1の凸部117cは、第1の絶縁層108caに埋設される。貫通体107cが第1の凸部117cを有することによって、貫通体107cと第1の絶縁層108caとの接触面積を増大することができ、密着性を向上することができる。第1の絶縁層108caは、第1の凸部117cに嵌合している。第1の凸部117cがこのような構造を有することによって、貫通体107cの第1の凸部117cと第1の絶縁層108caとは嵌合し、貫通体107cと第1の絶縁層108caとの密着性をさらに向上することができる。貫通体107cと第1の絶縁層108caとの密着性を向上することで、貫通体107cおよび貫通電極106cを有する支持基板102cと第1の絶縁層108caとの間に介在する第1の配線118caとの密着性も向上することができる。すなわち、貫通体107cおよび貫通電極106cを有する支持基板102cと第1の絶縁層108caと第1の配線118caとの剥離を防止することができ、貫通電極基板の信頼性を向上することができる。 The first protrusion 117c is embedded in the first insulating layer 108ca. When the penetrating body 107c has the first convex portion 117c, the contact area between the penetrating body 107c and the first insulating layer 108ca can be increased, and the adhesion can be improved. The first insulating layer 108ca is fitted to the first convex portion 117c. Since the first convex portion 117c has such a structure, the first convex portion 117c of the penetrating body 107c and the first insulating layer 108ca are fitted, and the penetrating body 107c and the first insulating layer 108ca The adhesion can be further improved. By improving the adhesion between the penetrating body 107c and the first insulating layer 108ca, the first wiring 118ca interposed between the supporting substrate 102c including the penetrating body 107c and the penetrating electrode 106c and the first insulating layer 108ca. Adhesion with can also be improved. That is, the support substrate 102c having the through body 107c and the through electrode 106c, the first insulating layer 108ca, and the first wiring 118ca can be prevented from being peeled off, and the reliability of the through electrode substrate can be improved.
[貫通電極基板の製造方法]
次に、本実施形態に係る貫通電極基板の製造方法について詳細に説明する。本実施形態に係る貫通電極基板の製造方法は、露光・現像の工程以外、第1実施形態に係る貫通電極基板100aの製造方法と同じであるから、ここでは、第1実施形態に係る貫通電極基板100aの製造方法と相違する部分について説明する。
[Method of manufacturing through electrode substrate]
Next, the through electrode substrate manufacturing method according to the present embodiment will be described in detail. Since the manufacturing method of the through electrode substrate according to the present embodiment is the same as the manufacturing method of the through electrode substrate 100a according to the first embodiment except for the steps of exposure and development, here, the through electrode according to the first embodiment is used. Differences from the manufacturing method of the substrate 100a will be described.
貫通孔116cに充填された絶縁性樹脂材料がポジ型である場合、露光をすることで樹脂の溶解性を増大させる。このため、貫通電極106cの内側の孔より一回り小さい領域を遮光するフォトマスクを用いて絶縁性樹脂材料を露光する。貫通孔116cは十分深いことから、支持基板102cの第1の面102cs1側の表面において積層方向に一部の絶縁性樹脂材料しか露光されない。マスクの光透過領域下の絶縁性樹脂材料であっても、積層方向に深いほど露光が不完全な状態となる。すなわち、フォトマスクが光を透過する領域において、露光された絶縁性樹脂材料は、積層方向に第1の面102cs1側から第2の面102cs2側まで、徐々に溶解性が減少する。このような不完全な露光条件は、絶縁性樹脂材料に対して透過率の低い露光波長、例えば、i線:365nmで露光することにより得ることができる。一方、支持基板102cの第2の面102cs2側の表面において、絶縁性樹脂材料は略全面を均一に露光した状態であってもよい。 When the insulating resin material filled in the through-hole 116c is a positive type, the solubility of the resin is increased by performing exposure. Therefore, the insulating resin material is exposed using a photomask that shields a region that is slightly smaller than the hole inside the through electrode 106c. Since the through hole 116c is sufficiently deep, only a part of the insulating resin material is exposed in the stacking direction on the surface of the support substrate 102c on the first surface 102cs1 side. Even with an insulating resin material under the light transmission region of the mask, exposure becomes incomplete as the depth increases in the stacking direction. That is, in the region where the photomask transmits light, the exposed insulating resin material gradually decreases in solubility from the first surface 102cs1 side to the second surface 102cs2 side in the stacking direction. Such incomplete exposure conditions can be obtained by exposing the insulating resin material at an exposure wavelength having low transmittance, for example, i-line: 365 nm. On the other hand, on the surface of the support substrate 102c on the second surface 102cs2 side, the insulating resin material may be in a state where substantially the entire surface is exposed uniformly.
次に、絶縁性樹脂材料を現像する。露光または不完全に露光された絶縁性樹脂材料は、現像液で溶解される。少なくとも、支持基板102cの第1の面102cs1および第2の面102cs2が完全に露出するように、第1の面102cs1および第2の面102cs2上の余分な絶縁性樹脂材料は溶解する。このため、貫通電極106cの内側の孔に充填された絶縁性樹脂材料の、支持基板102cの第1の面102cs1側における第1の露出面107cs1は、第1の面102cs1より積層方向において第2の面102cs2側に陥入していてもよい。貫通電極106cの内側の孔に充填された絶縁性樹脂材料の、支持基板102cの第2の面102cs2側における第2の露出面107cs2も、第2の面102cs2より積層方向において第1の面102cs1側に陥入していてもよい。 Next, the insulating resin material is developed. The insulating resin material exposed or incompletely exposed is dissolved in a developer. Excess insulating resin material on the first surface 102cs1 and the second surface 102cs2 is dissolved so that at least the first surface 102cs1 and the second surface 102cs2 of the support substrate 102c are completely exposed. Therefore, the first exposed surface 107cs1 on the first surface 102cs1 side of the support substrate 102c of the insulating resin material filled in the hole inside the through electrode 106c is second in the stacking direction from the first surface 102cs1. The surface 102cs2 may be recessed. The second exposed surface 107cs2 on the second surface 102cs2 side of the support substrate 102c of the insulating resin material filled in the hole inside the through electrode 106c is also the first surface 102cs1 in the stacking direction from the second surface 102cs2. It may be indented to the side.
一方で、支持基板102cの第1の面102cs1側の表面において露光されなかった一部の絶縁性樹脂材料は現像液で溶解されずに残る。このため、絶縁性樹脂材料の第1の露出面107cs1から第1の凸部117cが第1の絶縁層108ca側に突出する。露光波長の透過率が低いので露光された絶縁性樹脂材料の領域でも、積層方向に深いほど溶解性が低い状態となる。第1の凸部117cは、第1の露出面107cs1に近いほど溶解が不完全な状態となる。すなわち、積層方向に深いほど現像液で溶解されにくく、このため、第1の凸部117cは、現像によってテーパー形状に形成される。別言すると、第1の凸部117cは、第1の凸部の上面117cs1側から第1の露出面107cs1側にかけて大きい径を有する円柱構造に形成される。 On the other hand, a part of the insulating resin material that has not been exposed on the surface of the support substrate 102c on the first surface 102cs1 side remains without being dissolved by the developer. For this reason, the 1st convex part 117c protrudes from the 1st exposed surface 107cs1 of insulating resin material to the 1st insulating layer 108ca side. Since the transmittance of the exposure wavelength is low, even in the exposed region of the insulating resin material, the deeper in the lamination direction, the lower the solubility. The closer the first convex portion 117c is to the first exposed surface 107cs1, the more incompletely dissolved. That is, the deeper in the stacking direction, the harder it is to be dissolved by the developer, and therefore the first convex portion 117c is formed into a tapered shape by development. In other words, the first convex portion 117c is formed in a cylindrical structure having a large diameter from the upper surface 117cs1 side of the first convex portion to the first exposed surface 107cs1 side.
支持基板102cの第1の面102cs1および第2の面102cs2が完全に露出したところで現像を停止させる。貫通孔116cに充填された絶縁性樹脂材料の大部分は未硬化の状態であっても現像されずに残る。現像後に残った絶縁性樹脂材料は熱硬化する。180℃以上400℃以下の温度で1時間熱硬化することにより貫通体107cを形成することができる。 The development is stopped when the first surface 102cs1 and the second surface 102cs2 of the support substrate 102c are completely exposed. Most of the insulating resin material filled in the through hole 116c remains undeveloped even in an uncured state. The insulating resin material remaining after development is thermally cured. The penetration body 107c can be formed by thermosetting at a temperature of 180 ° C. or higher and 400 ° C. or lower for 1 hour.
本実施形態において、絶縁性樹脂材料はポジ型を用いた。しかしながらこれに限定されず、ネガ型の絶縁性樹脂材料と、第2実施形態と同様の露光方法と、を用いても、現像条件を調整することでテーパー形状の第1の凸部117cを形成することができる。 In this embodiment, a positive type is used as the insulating resin material. However, the present invention is not limited to this, and even if a negative insulating resin material and the exposure method similar to the second embodiment are used, the tapered first convex portion 117c is formed by adjusting the development conditions. can do.
<第4実施形態>
[貫通電極基板の構造]
図7は、本開示に係る貫通電極基板100dの構成を示す。貫通電極基板100dは、支持基板102と多層配線構造体104と電極(第1の電極)127とを含む。本実施形態に係る貫通電極基板100dは、電極127を含むこと以外、第1実施形態に係る貫通電極基板100aと同じであるから、ここでは、第1実施形態に係る貫通電極基板100aと相違する部分について説明する。
<Fourth embodiment>
[Structure of the through electrode substrate]
FIG. 7 shows a configuration of the through electrode substrate 100d according to the present disclosure. The through-electrode substrate 100 d includes a support substrate 102, a multilayer wiring structure 104, and an electrode (first electrode) 127. Since the through electrode substrate 100d according to the present embodiment is the same as the through electrode substrate 100a according to the first embodiment except that the electrode 127 is included, here, the through electrode substrate 100d is different from the through electrode substrate 100a according to the first embodiment. The part will be described.
図7は、本開示に係る貫通電極基板100dの断面構造を示す。図7(A)は、本開示に係る貫通電極基板100dの積層方向における断面図である。図7(B)は、本開示に係る貫通電極基板100dから多層配線構造体104(第1の配線層118aおよび第1の絶縁層108a)を除いた支持基板102の第1の面102s1における上面図である。支持基板102の第1の面102s1には、電極127が設けられる。電極127は、支持基板102と多層配線構造体104の第1の絶縁層108aとの間に介在する。電極127は、貫通体107の第1の露出面107s1を覆うように配置される。電極127は、貫通電極106と電気的に接続する。第1の絶縁層108aは、電極127を覆うように配置される。第1の絶縁層108aは、電極127の一部を露出する開口部(第1の開口部)128aを含んでもよい。さらに、電極127は、例えば、開口部128aを介して外部基板または上層側に配置された配線と電気的に接続されていてもよい。 FIG. 7 shows a cross-sectional structure of the through electrode substrate 100d according to the present disclosure. FIG. 7A is a cross-sectional view in the stacking direction of the through electrode substrate 100d according to the present disclosure. FIG. 7B is an upper surface of the first surface 102s1 of the support substrate 102 obtained by removing the multilayer wiring structure 104 (the first wiring layer 118a and the first insulating layer 108a) from the through electrode substrate 100d according to the present disclosure. FIG. An electrode 127 is provided on the first surface 102 s 1 of the support substrate 102. The electrode 127 is interposed between the support substrate 102 and the first insulating layer 108 a of the multilayer wiring structure 104. The electrode 127 is disposed so as to cover the first exposed surface 107 s 1 of the penetrating body 107. The electrode 127 is electrically connected to the through electrode 106. The first insulating layer 108 a is disposed so as to cover the electrode 127. The first insulating layer 108 a may include an opening (first opening) 128 a that exposes a part of the electrode 127. Further, the electrode 127 may be electrically connected to, for example, a wiring arranged on the external substrate or the upper layer side through the opening 128a.
次に図8を用いて、貫通体107と電極127の構成について詳しく説明する。図8は、図7(A)の領域Bにおける拡大断面図である。貫通体107は、支持基板102の第1の面102s1側の第1の露出面107s1に、第1の凸部117を含む。第1の凸部117は、第1の露出面107s1から突出している。電極127は、貫通体107の第1の凸部117を含む第1の露出面107s1を覆うように配置される。電極127は、第1の絶縁層108aに埋設される。 Next, the configuration of the penetrating body 107 and the electrode 127 will be described in detail with reference to FIG. FIG. 8 is an enlarged cross-sectional view of region B in FIG. The penetrating body 107 includes a first convex portion 117 on the first exposed surface 107 s 1 on the first surface 102 s 1 side of the support substrate 102. The first protrusion 117 protrudes from the first exposed surface 107s1. The electrode 127 is disposed so as to cover the first exposed surface 107 s 1 including the first convex portion 117 of the penetrating body 107. The electrode 127 is embedded in the first insulating layer 108a.
第1の凸部の上面117s1は、第1の露出面107s1より積層方向において第1の絶縁層108a側に突出している。第1の露出面107s1から第1の凸部の上面117s1までの積層方向における高さt1は、10μm以上25μm以下の範囲内であることが好ましい。本実施形態において、第1の凸部の上面117s1は、第1の面102s1より積層方向において第1の絶縁層108a側に突出している。さらに、第1の凸部の上面117s1は、貫通電極106の上端より積層方向において第1の絶縁層108a側に突出していることが好ましい。 The upper surface 117s1 of the first protrusion protrudes toward the first insulating layer 108a in the stacking direction from the first exposed surface 107s1. The height t1 in the stacking direction from the first exposed surface 107s1 to the upper surface 117s1 of the first convex portion is preferably in the range of 10 μm to 25 μm. In the present embodiment, the upper surface 117s1 of the first protrusion protrudes toward the first insulating layer 108a in the stacking direction from the first surface 102s1. Furthermore, it is preferable that the upper surface 117 s 1 of the first protrusion protrudes toward the first insulating layer 108 a in the stacking direction from the upper end of the through electrode 106.
一方で、第1の露出面107s1は、貫通電極106の上端より積層方向において第2の面102s2側に陥入している。第1の露出面107s1から貫通電極106の上端までの積層方向における高さt2は、0μm以上10μm以下の範囲内であることが好ましい。また、第1の露出面107s1は、第1の面102s1より積層方向において第2の面102s2側に陥入していることが好ましい。 On the other hand, the first exposed surface 107s1 is recessed from the upper end of the through electrode 106 toward the second surface 102s2 in the stacking direction. The height t2 in the stacking direction from the first exposed surface 107s1 to the upper end of the through electrode 106 is preferably in the range of 0 μm to 10 μm. Further, the first exposed surface 107s1 is preferably recessed from the first surface 102s1 toward the second surface 102s2 in the stacking direction.
本実施形態において、第1の凸部117は逆テーパー形状である。第1の凸部117の側面117s2は、第1の露出面107s1に対して鋭角に傾斜している。第1の凸部117の側面117s2が第1の露出面107s1となす角度θ1は60°以上85°以下の範囲内であることが好ましい。しかしながらこれに限定されず、例えば、第1の凸部117は、柱形状であってもよく、テーパー形状であってもよい。すなわち、第1の凸部117の側面117s2が第1の露出面107s1となす角度θ1は60°以上120°以下の範囲内であればよい。 In this embodiment, the 1st convex part 117 is reverse taper shape. The side surface 117s2 of the first convex portion 117 is inclined at an acute angle with respect to the first exposed surface 107s1. The angle θ1 formed between the side surface 117s2 of the first convex portion 117 and the first exposed surface 107s1 is preferably in the range of 60 ° to 85 °. However, the present invention is not limited to this. For example, the first convex portion 117 may have a columnar shape or a tapered shape. That is, the angle θ1 formed by the side surface 117s2 of the first convex portion 117 and the first exposed surface 107s1 may be in the range of 60 ° to 120 °.
電極127の積層方向における高さは、貫通電極106の上端の積層方向における高さより高い。貫通電極106の上端から電極127の上面127s1までの積層方向における高さt3は、5μm以上20μm以下の範囲内であることが好ましい。 The height of the electrode 127 in the stacking direction is higher than the height of the upper end of the through electrode 106 in the stacking direction. The height t3 in the stacking direction from the upper end of the through electrode 106 to the upper surface 127s1 of the electrode 127 is preferably in the range of 5 μm to 20 μm.
本実施形態において、電極127は第1の凸部117と同様に逆テーパー形状である。電極127の側面127s2は、第1の配線118aの上面(または第1の面102s1)に対して鋭角に傾斜している。電極127の側面127s2が第1の配線118aの上面(または第1の面102s1)となす角度θ2は、第1の凸部117の側面117s2が第1の露出面107s1となす角度θ1と略同一である。電極127の側面127s2が第1の配線118aの上面(または第1の面102s1)となす角度θ2は60°以上85°以下の範囲内であることが好ましい。しかしながらこれに限定されず、電極127の形状は、第1の凸部117の形状を反映する。電極127の側面127s2が第1の配線118aの上面(または第1の面102s1)となす角度θ2は60°以上120°以下の範囲内であればよい。 In the present embodiment, the electrode 127 has a reverse tapered shape like the first convex portion 117. The side surface 127s2 of the electrode 127 is inclined at an acute angle with respect to the upper surface (or the first surface 102s1) of the first wiring 118a. The angle θ2 that the side surface 127s2 of the electrode 127 forms with the upper surface (or the first surface 102s1) of the first wiring 118a is substantially the same as the angle θ1 that the side surface 117s2 of the first convex portion 117 forms with the first exposed surface 107s1. It is. The angle θ2 formed by the side surface 127s2 of the electrode 127 and the upper surface (or the first surface 102s1) of the first wiring 118a is preferably in the range of 60 ° to 85 °. However, the present invention is not limited to this, and the shape of the electrode 127 reflects the shape of the first convex portion 117. The angle θ2 formed by the side surface 127s2 of the electrode 127 and the upper surface (or the first surface 102s1) of the first wiring 118a may be in the range of 60 ° to 120 °.
第1の凸部117は、電極127に埋設される。貫通体107が第1の凸部117を有することによって、貫通体107と電極127との接触面積を増大することができ、密着性を向上することができる。電極127は、第1の凸部117に嵌合している。第1の凸部117がこのような構造(高さ、角度など)を有することによって、貫通体107の第1の凸部117と電極127とは嵌合し、貫通体107と電極127との密着性を向上することができる。さらに、電極127は、第1の絶縁層108aに埋設される。電極127が第1の凸部117の構造(高さ、角度など)を反映することによって、電極127と第1の絶縁層108aとの接触面積を増大することができ、密着性を向上することができる。第1の絶縁層108aは、電極127に嵌合している。電極127が第1の凸部117の構造(高さ、角度など)を反映することによって、電極127と第1の絶縁層108aとは嵌合し、電極127と第1の絶縁層108aとの密着性を向上することができる。貫通体107と電極127と第1の絶縁層108aとの密着性を向上することで、貫通体107および貫通電極106を有する支持基板102と第1の絶縁層108aとの間に介在する第1の配線118aとの密着性も向上することができる。すなわち、貫通体107および貫通電極106を有する支持基板102と、電極127と第1の絶縁層108aと第1の配線118aとの剥離を防止することができ、貫通電極基板の信頼性を向上することができる。 The first convex portion 117 is embedded in the electrode 127. When the penetrating body 107 has the first convex portion 117, the contact area between the penetrating body 107 and the electrode 127 can be increased, and the adhesion can be improved. The electrode 127 is fitted to the first convex portion 117. Since the first protrusion 117 has such a structure (height, angle, etc.), the first protrusion 117 of the penetrating body 107 and the electrode 127 are fitted, and the penetrating body 107 and the electrode 127 Adhesion can be improved. Further, the electrode 127 is embedded in the first insulating layer 108a. When the electrode 127 reflects the structure (height, angle, etc.) of the first protrusion 117, the contact area between the electrode 127 and the first insulating layer 108a can be increased, and the adhesion is improved. Can do. The first insulating layer 108 a is fitted to the electrode 127. The electrode 127 reflects the structure (height, angle, etc.) of the first protrusion 117, so that the electrode 127 and the first insulating layer 108a are fitted, and the electrode 127 and the first insulating layer 108a Adhesion can be improved. By improving the adhesion between the penetrating body 107, the electrode 127, and the first insulating layer 108a, the first insulating layer 108a is interposed between the supporting substrate 102 having the penetrating body 107 and the penetrating electrode 106 and the first insulating layer 108a. Adhesion with the wiring 118a can also be improved. That is, peeling of the support substrate 102 having the through body 107 and the through electrode 106, the electrode 127, the first insulating layer 108a, and the first wiring 118a can be prevented, and the reliability of the through electrode substrate is improved. be able to.
[貫通電極基板の製造方法]
次に、図9を用いて、本実施形態に係る貫通電極基板の製造方法について詳細に説明する。本実施形態に係る貫通電極基板100dは、電極127を含むこと以外、第1実施形態に係る貫通電極基板100aと同じであるから、ここでは、第1実施形態に係る貫通電極基板100aと相違する部分について説明する。図9は、本実施形態に係る貫通電極基板の製造方法について説明するための断面図である。
[Method of manufacturing through electrode substrate]
Next, the manufacturing method of the through electrode substrate according to the present embodiment will be described in detail with reference to FIG. Since the through electrode substrate 100d according to the present embodiment is the same as the through electrode substrate 100a according to the first embodiment except that the electrode 127 is included, here, the through electrode substrate 100d is different from the through electrode substrate 100a according to the first embodiment. The part will be described. FIG. 9 is a cross-sectional view for explaining the method for manufacturing the through electrode substrate according to this embodiment.
図9(A)は、第1実施形態で説明した貫通孔116に貫通電極106および貫通体107を形成した支持基板102(図4(C))に電極127を形成する方法を示す図である。電極127は、例えば、無電解めっき法によって形成されてもよい。無電解めっき法は、めっき液を貫通体107の第1の露出面107s1に接触させることで、めっき液が接触した領域にめっき層を成長させる方法である。これによって電極127は、第1の凸部117の上面及び側面を覆うように設けられる。このとき、電極127の形成と同じ工程で、第1の面102s1上および第2の面102s2上に、配線層が形成されてもよい。電極127の厚みは、5μm以上20μm以下、例えば、10μmの厚さを有する。その後、第1の面102s1の配線層は、フォトリソグラフィーおよびエッチング工程によって配線を形成してもよい。 FIG. 9A is a diagram illustrating a method of forming the electrode 127 on the support substrate 102 (FIG. 4C) in which the through electrode 106 and the through body 107 are formed in the through hole 116 described in the first embodiment. . The electrode 127 may be formed by, for example, an electroless plating method. The electroless plating method is a method in which a plating solution is brought into contact with the first exposed surface 107 s 1 of the penetrating body 107 to grow a plating layer in a region where the plating solution is in contact. Thus, the electrode 127 is provided so as to cover the upper surface and the side surface of the first convex portion 117. At this time, a wiring layer may be formed on the first surface 102s1 and the second surface 102s2 in the same process as the formation of the electrode 127. The electrode 127 has a thickness of 5 μm to 20 μm, for example, 10 μm. Thereafter, the wiring layer of the first surface 102s1 may be formed by photolithography and etching processes.
図9(B)は、第1の絶縁層108aを形成する方法を示す図である。支持基板102の第1の面102s1側には、第1の絶縁層108aが設けられる。第1の絶縁層108aは、支持基板102上において、第1の配線118aおよび電極127の上面及び側面を覆うように設けられる。すなわち、第1の配線118aおよび電極127は、第1の絶縁層108aに埋設される。貫通体107が第1の凸部117を有することによって、貫通体107と電極127との密着性を向上することができる。さらに、電極127が第1の凸部117の構造(高さ、角度など)を反映することによって、電極127と第1の絶縁層108aとの密着性を向上することができる。貫通体107と電極127と第1の絶縁層108aとの密着性を向上することで、貫通体107および貫通電極106を有する支持基板102と第1の絶縁層108aとの間に介在する第1の配線118aとの密着性も向上することができる。すなわち、貫通体107および貫通電極106を有する支持基板102と電極127と第1の絶縁層108aと第1の配線118aとの剥離を防止することができ、貫通電極基板の信頼性を向上することができる。 FIG. 9B illustrates a method for forming the first insulating layer 108a. A first insulating layer 108 a is provided on the first surface 102 s 1 side of the support substrate 102. The first insulating layer 108 a is provided on the support substrate 102 so as to cover the upper surfaces and side surfaces of the first wiring 118 a and the electrode 127. That is, the first wiring 118a and the electrode 127 are embedded in the first insulating layer 108a. By having the first protrusion 117 in the penetrating body 107, the adhesion between the penetrating body 107 and the electrode 127 can be improved. Further, the electrode 127 reflects the structure (height, angle, etc.) of the first protrusion 117, whereby the adhesion between the electrode 127 and the first insulating layer 108a can be improved. By improving the adhesion between the penetrating body 107, the electrode 127, and the first insulating layer 108a, the first insulating layer 108a is interposed between the supporting substrate 102 having the penetrating body 107 and the penetrating electrode 106 and the first insulating layer 108a. Adhesion with the wiring 118a can also be improved. That is, the support substrate 102 having the through body 107 and the through electrode 106, the electrode 127, the first insulating layer 108a, and the first wiring 118a can be prevented from being peeled off, and the reliability of the through electrode substrate can be improved. Can do.
図9(C)は、第1の絶縁層108aに開口部128aを形成する方法を示す図である。開口部128aは、電極127の一部を露出する。開口部128aは、5μm以上200μm以下、例えば、20μm以上100μm以下の直径を有する。電極127は、開口部128aを介して、外部配線と電気的に接続してもよい。電極127は、開口部128aに層間接続部を配置して、上層の配線に接続してもよい。 FIG. 9C illustrates a method for forming the opening 128a in the first insulating layer 108a. The opening 128a exposes a part of the electrode 127. The opening 128a has a diameter of 5 μm to 200 μm, for example, 20 μm to 100 μm. The electrode 127 may be electrically connected to an external wiring through the opening 128a. The electrode 127 may be connected to an upper layer wiring by disposing an interlayer connection portion in the opening 128a.
<第5実施形態>
[貫通電極基板の構造]
図10は、本開示に係る貫通電極基板100eおよび100fの構成を示す。貫通電極基板100eは、支持基板102の第1の面102s1および第2の面102s2にそれぞれ多層配線構造体104および104’を含む。本実施形態に係る貫通電極基板100eは、貫通体107eが第2の凸部117’を有する構造であること以外、第1実施形態に係る貫通電極基板100aと同じであるから、ここでは、第1実施形態に係る貫通電極基板100aと相違する部分について説明する。
<Fifth Embodiment>
[Structure of the through electrode substrate]
FIG. 10 shows a configuration of the through electrode substrates 100e and 100f according to the present disclosure. The through electrode substrate 100e includes multilayer wiring structures 104 and 104 ′ on the first surface 102s1 and the second surface 102s2 of the support substrate 102, respectively. The through electrode substrate 100e according to the present embodiment is the same as the through electrode substrate 100a according to the first embodiment except that the through body 107e has a structure having a second convex portion 117 ′. A portion different from the through electrode substrate 100a according to the embodiment will be described.
図10(A)は、本開示に係る貫通電極基板100eの断面構造を示す。貫通電極基板100eは、第1の面102s1及び第1の面に対向する第2の面102s2を含む支持基板(基板)102と、支持基板102の第1の面102s1に配置された多層配線構造体104と、支持基板102の第2の面102s2に配置された多層配線構造体104’とを含む。図10(A)は、本開示に係る貫通電極基板100eの積層方向における断面図である。本実施形態において、多層配線構造体104’は、支持基板102の第2の面102s2に1層の配線層(第2の配線層118’a)と、1層の絶縁層(第2の絶縁層108’a)とが積層した構造体を指すが、この構造に限定するものではなく、例えば、配線層と絶縁層とが繰り返し複数積層してもよく、また、トランジスタ等の素子が配置されていてもよい。 FIG. 10A shows a cross-sectional structure of the through electrode substrate 100e according to the present disclosure. The through-electrode substrate 100e includes a first substrate 102s1 and a support substrate (substrate) 102 including a second surface 102s2 opposite to the first surface, and a multilayer wiring structure disposed on the first surface 102s1 of the support substrate 102. A body 104 and a multilayer wiring structure 104 ′ disposed on the second surface 102 s 2 of the support substrate 102. FIG. 10A is a cross-sectional view in the stacking direction of the through electrode substrate 100e according to the present disclosure. In the present embodiment, the multilayer wiring structure 104 ′ includes a single wiring layer (second wiring layer 118′a) and a single insulating layer (second insulating layer) on the second surface 102s2 of the support substrate 102. However, the present invention is not limited to this structure. For example, a plurality of wiring layers and insulating layers may be repeatedly stacked, and an element such as a transistor may be disposed. It may be.
多層配線構造体104’は、第2の絶縁層108’aと、第2の絶縁層108’aの下層側に配置された第2の配線118’aとを含む。第2の配線118’aは、第2の絶縁層108’aと支持基板102との間に介在する。第2の配線118’aは、第2の配線118’aの一端において貫通電極106と電気的に接続する。さらに、第2の配線118’aは、例えば、第2の配線118’aの他端において第2の絶縁層108’aに設けられた開口部128’aを介して外部基板または上層側に配置された配線と電気的に接続されていてもよい。本実施形態において、第2の配線118’aは1つ配置したが、この構成に限定するものではなく、複数含まれていてもよい。 The multilayer wiring structure 104 'includes a second insulating layer 108'a and a second wiring 118'a arranged on the lower layer side of the second insulating layer 108'a. The second wiring 118 ′ a is interposed between the second insulating layer 108 ′ a and the support substrate 102. The second wiring 118'a is electrically connected to the through electrode 106 at one end of the second wiring 118'a. Furthermore, the second wiring 118′a is connected to the external substrate or the upper layer side through the opening 128′a provided in the second insulating layer 108′a at the other end of the second wiring 118′a, for example. It may be electrically connected to the arranged wiring. In the present embodiment, one second wiring 118'a is arranged, but the present invention is not limited to this configuration, and a plurality of second wirings 118'a may be included.
貫通体107eは、支持基板102の第2の面102s2側の第2の露出面107s2に、第2の凸部117’を含む。第2の凸部117’は、第2の露出面107s2から突出している。第2の凸部117’は、第2の絶縁層108’aに埋設される。 The penetrating body 107e includes a second convex portion 117 'on the second exposed surface 107s2 on the second surface 102s2 side of the support substrate 102. The second convex portion 117 ′ protrudes from the second exposed surface 107 s 2. The second convex portion 117 'is embedded in the second insulating layer 108'a.
本実施形態において第2の凸部117’は、第1の凸部117と同じ構造(高さ、角度など)をとる。しかしながらこれに限定されず、第2の凸部117’は、第1の凸部117の条件の範囲内であれば、第1の凸部117と異なる形状であってもよい。 In the present embodiment, the second convex portion 117 ′ has the same structure (height, angle, etc.) as the first convex portion 117. However, the present invention is not limited to this, and the second protrusion 117 ′ may have a shape different from that of the first protrusion 117 as long as it is within the range of the condition of the first protrusion 117.
第2の凸部の上面は、第2の露出面107s2より積層方向において第2の絶縁層108’a側に突出している。第2の露出面107s2から第2の凸部の上面までの積層方向における高さは、10μm以上25μm以下の範囲内であることが好ましい。本実施形態において、第2の凸部の上面は、第2の面102s2より積層方向において第2の絶縁層108’a側に突出している。さらに、第2の凸部の上面は、第2の配線118’aの上面より積層方向において第2の絶縁層108’a側に突出していることが好ましい。 The upper surface of the second protrusion protrudes toward the second insulating layer 108'a in the stacking direction from the second exposed surface 107s2. The height in the stacking direction from the second exposed surface 107s2 to the upper surface of the second convex portion is preferably in the range of 10 μm to 25 μm. In the present embodiment, the upper surface of the second convex portion protrudes from the second surface 102s2 toward the second insulating layer 108'a in the stacking direction. Furthermore, it is preferable that the upper surface of the second protrusion protrudes toward the second insulating layer 108 ′ a in the stacking direction from the upper surface of the second wiring 118 ′ a.
一方で、第2の露出面107s2は、第2の配線118’aの上面より積層方向において第1の面102s1側に陥入している。第2の露出面107s2から第2の配線118’aの上面までの積層方向における高さは、0μm以上10μm以下の範囲内であることが好ましい。また、第2の露出面107s2は、第2の面102s2より積層方向において第1の面102s1側に陥入していることが好ましい。 On the other hand, the second exposed surface 107s2 is recessed toward the first surface 102s1 in the stacking direction from the upper surface of the second wiring 118'a. The height in the stacking direction from the second exposed surface 107s2 to the upper surface of the second wiring 118'a is preferably in the range of 0 μm to 10 μm. In addition, the second exposed surface 107s2 is preferably recessed from the second surface 102s2 toward the first surface 102s1 in the stacking direction.
本実施形態において、第2の凸部117’は逆テーパー形状である。第2の凸部117’の側面は、第2の露出面107s2に対して鋭角に傾斜している。第2の凸部117’の側面が第2の露出面107s2となす角度θは60°以上85°以下の範囲内であることが好ましい。しかしながらこれに限定されず、例えば、第2の凸部117’は、柱形状であってもよく、テーパー形状であってもよい。すなわち、第2の凸部117’の側面が第2の露出面107s2となす角度θ1は60°以上120°以下の範囲内であればよい。 In the present embodiment, the second convex portion 117 ′ has a reverse taper shape. The side surface of the second convex portion 117 ′ is inclined at an acute angle with respect to the second exposed surface 107 s 2. The angle θ formed by the side surface of the second protrusion 117 ′ and the second exposed surface 107 s 2 is preferably in the range of 60 ° to 85 °. However, the present invention is not limited to this. For example, the second convex portion 117 ′ may have a columnar shape or a tapered shape. That is, the angle θ1 formed by the side surface of the second convex portion 117 ′ and the second exposed surface 107 s 2 may be in the range of 60 ° to 120 °.
第2の凸部117’は、第2の絶縁層108’aに埋設される。貫通体107eが第2の凸部117’を有することによって、貫通体107eと第2の絶縁層108’aとの接触面積を増大することができ、密着性を向上することができる。第2の絶縁層108’aは、第2の凸部117’に嵌合している。第2の凸部117’がこのような構造(高さ、角度など)を有することによって、貫通体107eの第2の凸部117’と第2の絶縁層108’aとは嵌合し、貫通体107eと第2の絶縁層108’aとの密着性をさらに向上することができる。貫通体107eと第2の絶縁層108’aとの密着性を向上することで、貫通体107eおよび貫通電極106を有する支持基板102と第2の絶縁層108’aとの間に介在する第2の配線118’aとの密着性も向上することができる。すなわち、貫通体107eおよび貫通電極106を有する支持基板102と、第2の絶縁層108’aと第2の配線118’aとの剥離を防止することができ、貫通電極基板の信頼性を向上することができる。 The second convex portion 117 'is embedded in the second insulating layer 108'a. When the penetrating body 107e has the second convex portion 117 ', the contact area between the penetrating body 107e and the second insulating layer 108'a can be increased, and the adhesion can be improved. The second insulating layer 108'a is fitted to the second convex portion 117 '. Since the second convex portion 117 ′ has such a structure (height, angle, etc.), the second convex portion 117 ′ of the penetrating body 107e and the second insulating layer 108′a are fitted, The adhesion between the penetrating body 107e and the second insulating layer 108'a can be further improved. By improving the adhesion between the penetrating body 107e and the second insulating layer 108′a, the first insulating layer 108′a interposed between the supporting substrate 102 having the penetrating body 107e and the penetrating electrode 106 and the second insulating layer 108′a. Adhesion with the second wiring 118′a can also be improved. That is, it is possible to prevent the support substrate 102 having the through body 107e and the through electrode 106, the second insulating layer 108′a, and the second wiring 118′a from being peeled off, thereby improving the reliability of the through electrode substrate. can do.
貫通体107eが第1の凸部117と第2の凸部117’とを有することによって、貫通体107eと第1の絶縁層108aと第2の絶縁層108’aとの密着性を向上することができる。貫通体107eとそれぞれの絶縁層との密着性を向上することで、貫通体107eおよび貫通電極106を有する支持基板102と、それぞれの絶縁層との間に介在する配線との密着性も向上することができる。すなわち、貫通体107eおよび貫通電極106を有する支持基板102と多層配線構造体104および104’の剥離を防止することができ、貫通電極基板の信頼性をさらに向上することができる。 By having the first protrusion 117 and the second protrusion 117 ′ in the through body 107e, the adhesion between the through body 107e, the first insulating layer 108a, and the second insulating layer 108′a is improved. be able to. By improving the adhesion between the through body 107e and each insulating layer, the adhesion between the support substrate 102 having the through body 107e and the through electrode 106 and the wiring interposed between the respective insulating layers is also improved. be able to. That is, the support substrate 102 having the through body 107e and the through electrode 106 and the multilayer wiring structures 104 and 104 'can be prevented from being peeled off, and the reliability of the through electrode substrate can be further improved.
なお図10(B)に示すように、貫通電極基板100fは、支持基板102とそれぞれの多層配線構造体104および104’との間にさらに電極127および127’を介在することもできる。 As shown in FIG. 10B, in the through electrode substrate 100f, electrodes 127 and 127 'can be further interposed between the support substrate 102 and the respective multilayer wiring structures 104 and 104'.
<第6実施形態>
[半導体装置の構造]
第6実施形態では、第1実施形態から第5実施形態に示す貫通電極基板を用いて製造される半導体装置について説明する。以下の説明では、第1実施形態から第5実施形態に示す貫通電極基板をインターポーザとして用いた半導体装置について説明する。
<Sixth Embodiment>
[Structure of semiconductor device]
In the sixth embodiment, a semiconductor device manufactured using the through electrode substrate shown in the first to fifth embodiments will be described. In the following description, a semiconductor device using the through electrode substrate shown in the first to fifth embodiments as an interposer will be described.
図11は、本開示の一実施形態に係る貫通電極基板を用いた半導体装置を示す断面図である。半導体装置1000は、3つの貫通電極基板1310、1320、1330が積層され、例えば、DRAM等の半導体素子が形成されたLSI基板1400に接続されている。貫通電極基板1310は、接続端子1511および接続端子1512を有している。貫通電極基板1320は、接続端子1521および接続端子1522を有している。貫通電極基板1330は、接続端子1532を有している。接続端子1511、1521は、例えば図10に示した第1の絶縁層108aに設けられた開口部128aにおいて露出された第1の配線118aに相当する。接続端子1512、1522、1532は、例えば図10に示した第2の絶縁層108’aに設けられた開口部128’aにおいて露出された第2の配線118’aに相当する。 FIG. 11 is a cross-sectional view illustrating a semiconductor device using a through electrode substrate according to an embodiment of the present disclosure. In the semiconductor device 1000, three through electrode substrates 1310, 1320, and 1330 are stacked and connected to an LSI substrate 1400 on which a semiconductor element such as a DRAM is formed, for example. The through electrode substrate 1310 has a connection terminal 1511 and a connection terminal 1512. The through electrode substrate 1320 includes a connection terminal 1521 and a connection terminal 1522. The through electrode substrate 1330 has a connection terminal 1532. The connection terminals 1511 and 1521 correspond to, for example, the first wiring 118a exposed in the opening 128a provided in the first insulating layer 108a illustrated in FIG. The connection terminals 1512, 1522, and 1532 correspond to, for example, the second wiring 118'a exposed in the opening 128'a provided in the second insulating layer 108'a illustrated in FIG.
貫通電極基板1310、1320、1330の各々の基板の材質は異なっていてもよい。接続端子1512は、バンプ1610によってLSI基板1400の接続端子1500と接続されている。接続端子1511は、バンプ1620によって接続端子1522と接続されている。接続端子1521は、バンプ1630によって接続端子1532と接続されている。バンプ1610、1620、1630として、例えば、インジウム、銅、金等の金属が用いられる。 The material of each of the through electrode substrates 1310, 1320, and 1330 may be different. The connection terminal 1512 is connected to the connection terminal 1500 of the LSI substrate 1400 by the bump 1610. The connection terminal 1511 is connected to the connection terminal 1522 by the bump 1620. The connection terminal 1521 is connected to the connection terminal 1532 by the bump 1630. As the bumps 1610, 1620, and 1630, for example, a metal such as indium, copper, or gold is used.
貫通電極基板の積層数は3層に限らず、2層であってもよく4層以上であってもよい。対向する貫通電極基板同士の接続は、バンプを介した接続に限定されず、共晶接合など他の接合技術を用いてもよい。その他の接続方法として、ポリイミド、エポキシ樹脂等を塗布、焼成することによって、対向する貫通電極基板同士が接着されてもよい。 The number of stacked through electrode substrates is not limited to three, and may be two or four or more. Connection between opposing through-electrode substrates is not limited to connection via bumps, and other bonding techniques such as eutectic bonding may be used. As other connection methods, opposing through electrode substrates may be bonded to each other by applying and baking polyimide, epoxy resin, or the like.
図12は、本開示の一実施形態に係る貫通電極基板を用いた半導体装置の別の例を示す断面図である。図12に示す半導体装置1000は、MEMSデバイス、CPU、メモリ等の半導体チップ(LSIチップ)1410、1420、および貫通電極基板1300が積層され、LSI基板1400に接続されている。 FIG. 12 is a cross-sectional view illustrating another example of a semiconductor device using a through electrode substrate according to an embodiment of the present disclosure. A semiconductor device 1000 illustrated in FIG. 12 includes semiconductor chips (LSI chips) 1410 and 1420 such as a MEMS device, a CPU, and a memory, and a through electrode substrate 1300 that are stacked and connected to the LSI substrate 1400.
半導体チップ1410と半導体チップ1420との間に貫通電極基板1300が配置されている。半導体チップ1410と貫通電極基板1300とはバンプ1640によって接続されている。半導体チップ1420貫通電極基板1300とはバンプ1650によって接続されている。LSI基板1400上に半導体チップ1410が載置され、LSI基板1400と半導体チップ1420とはワイヤ1700によって接続されている。この例では、貫通電極基板1300は、それぞれ機能の異なる複数の半導体チップを接続する役割を果たしており、多機能の半導体装置が実現される。例えば、半導体チップ1410を3軸加速度センサとし、半導体チップ1420を2軸磁気センサとすることによって、5軸モーションセンサを1つのモジュールで実現することができる。 A through electrode substrate 1300 is disposed between the semiconductor chip 1410 and the semiconductor chip 1420. The semiconductor chip 1410 and the through electrode substrate 1300 are connected by bumps 1640. The semiconductor chip 1420 penetrating electrode substrate 1300 is connected by bumps 1650. A semiconductor chip 1410 is placed on the LSI substrate 1400, and the LSI substrate 1400 and the semiconductor chip 1420 are connected by a wire 1700. In this example, the through electrode substrate 1300 plays a role of connecting a plurality of semiconductor chips having different functions, thereby realizing a multifunctional semiconductor device. For example, when the semiconductor chip 1410 is a three-axis acceleration sensor and the semiconductor chip 1420 is a two-axis magnetic sensor, a five-axis motion sensor can be realized with one module.
半導体チップがMEMSデバイスなどのセンサの場合、センシング結果がアナログ信号で出力される場合がある。この場合、ローパスフィルタ、アンプ等が半導体チップまたは貫通電極基板1300に形成されてもよい。 When the semiconductor chip is a sensor such as a MEMS device, the sensing result may be output as an analog signal. In this case, a low-pass filter, an amplifier, or the like may be formed on the semiconductor chip or the through electrode substrate 1300.
図13は、本開示の一実施形態に係る貫通電極基板を用いた半導体装置のさらに別の例を示す断面図である。上記2つの例(図11および図12)は3次元実装であったが、図13に示す例は2次元と3次元との併用実装に適用した例である(2.5次元という場合もある)。図13に示す例では、LSI基板1400には、6つの貫通電極基板1310、1320、1330、1340、1350、1360が積層されている。ただし、全ての貫通電極基板が積層されているだけでなく、基板面内方向にも並んで配置されている。これらの貫通電極基板の各々の基板の材質は異なっていてもよい。 FIG. 13 is a cross-sectional view illustrating still another example of the semiconductor device using the through electrode substrate according to the embodiment of the present disclosure. Although the above two examples (FIGS. 11 and 12) are three-dimensional implementations, the example shown in FIG. 13 is an example applied to the combined implementation of two dimensions and three dimensions (sometimes referred to as 2.5 dimensions). ). In the example shown in FIG. 13, six through electrode substrates 1310, 1320, 1330, 1340, 1350, and 1360 are stacked on the LSI substrate 1400. However, all the through electrode substrates are not only stacked, but are also arranged side by side in the in-plane direction of the substrate. The material of each of these through electrode substrates may be different.
図13では、LSI基板1400上に貫通電極基板1310、1350が接続され、貫通電極基板1310上に貫通電極基板1320、1340が接続され、貫通電極基板1320上に貫通電極基板1330が接続され、貫通電極基板1350上に貫通電極基板1360が接続されている。図13に示すように、これらの貫通電極基板を複数の半導体チップを接続するためのインターポーザとして用いることができ、2次元と3次元との併用実装が可能である。なお、貫通電極基板1330、1340、1360などが半導体チップに置き換えられてもよい。 In FIG. 13, through electrode substrates 1310 and 1350 are connected to the LSI substrate 1400, through electrode substrates 1320 and 1340 are connected to the through electrode substrate 1310, and through electrode substrates 1330 are connected to the through electrode substrate 1320, A through electrode substrate 1360 is connected on the electrode substrate 1350. As shown in FIG. 13, these through electrode substrates can be used as an interposer for connecting a plurality of semiconductor chips, and two-dimensional and three-dimensional combined mounting is possible. The through electrode substrates 1330, 1340, 1360 and the like may be replaced with semiconductor chips.
なお、本開示は上記の実施形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。 Note that the present disclosure is not limited to the above-described embodiment, and can be changed as appropriate without departing from the spirit of the present disclosure.
100a、100d、100e、100f:貫通電極基板、102:支持基板、102s1:第1の面、102s2:第2の面、104、104’:多層配線構造体、106:貫通電極、107、107e:貫通体、107s1、107bs1、107cs1:第1の露出面、107s2:第2の露出面、108a、108’a:絶縁層、116:貫通孔、117、117b、117c、117’:凸部、117s1:凸部の上面、117s2、117bs2、117cs2:凸部の側面、118a、118’a:配線、127、127’:電極、127s1:電極の上面、127s2:電極の側面、128a、128’a:開口部、200:フォトマスク、202:透過領域、1000:半導体装置、1300、1310、1320、1330、1340、1350、1360:貫通電極基板、1400:基板、1410、1420:半導体チップ、1500、1511、1512、1521、1522、1532:接続端子、1610、1620、1630:バンプ 100a, 100d, 100e, 100f: through electrode substrate, 102: support substrate, 102s1: first surface, 102s2: second surface, 104, 104 ′: multilayer wiring structure, 106: through electrode, 107, 107e: Through body, 107s1, 107bs1, 107cs1: first exposed surface, 107s2: second exposed surface, 108a, 108′a: insulating layer, 116: through hole, 117, 117b, 117c, 117 ′: convex portion, 117s1 : Upper surface of convex portion, 117s2, 117bs2, 117cs2: side surface of convex portion, 118a, 118'a: wiring, 127, 127 ': electrode, 127s1: upper surface of electrode, 127s2: side surface of electrode, 128a, 128'a: Opening, 200: Photomask, 202: Transmission region, 1000: Semiconductor device, 1300, 1310, 1320, 13 0,1340,1350,1360: through electrode substrate, 1400: a substrate, 1410 and 1420: the semiconductor chip, 1500,1511,1512,1521,1522,1532: connection terminal, 1610,1620,1630: bump
Claims (24)
前記貫通孔の内側面に配置される貫通電極と、
前記貫通電極に接し、前記貫通孔を充填し、前記第1の面側の第1の露出面に第1の凸部を有する貫通体と、
前記第1の面上に配置される第1の絶縁層と、
を含む貫通電極基板。 A substrate having a through-hole penetrating a first surface and a second surface facing the first surface;
A through electrode disposed on an inner surface of the through hole;
A penetrating body in contact with the through electrode, filling the through hole, and having a first convex portion on the first exposed surface on the first surface side;
A first insulating layer disposed on the first surface;
A through electrode substrate.
前記第1の絶縁層は、前記第1の電極を露出する第1の開口部を有する、請求項1乃至4の何れか1項に記載の貫通電極基板。 A first electrode that covers the first exposed surface and is electrically connected to the through electrode;
The through electrode substrate according to claim 1, wherein the first insulating layer has a first opening that exposes the first electrode.
前記第2の面上に配置される第2の絶縁層をさらに含む請求項1乃至5の何れか1項に記載の貫通電極基板。 The penetrating body further includes a second protrusion on the second exposed surface on the second surface side,
The through electrode substrate according to claim 1, further comprising a second insulating layer disposed on the second surface.
前記第2の絶縁層は、前記第2の電極を露出する第2の開口部を有する、請求項6乃至9の何れか1項に記載の貫通電極基板。 A second electrode covering the second exposed surface and electrically connected to the through electrode;
10. The through electrode substrate according to claim 6, wherein the second insulating layer has a second opening that exposes the second electrode. 11.
前記基板の前記貫通電極に接続されたLSI基板と、
前記基板の前記貫通電極に接続された半導体チップと、
を有する、半導体装置。 The through electrode substrate according to any one of claims 1 to 13,
An LSI substrate connected to the through electrode of the substrate;
A semiconductor chip connected to the through electrode of the substrate;
A semiconductor device.
前記貫通孔の内側面に貫通電極を形成し、
前記貫通電極に接し、前記貫通孔を充填し、前記第1の面側の第1の露出面に第1の凸部を有する貫通体を形成し、
前記第1の面上に第1の絶縁層を形成すること、
を含む貫通電極基板の製造方法。 Forming a through-hole penetrating the first surface and the second surface facing the first surface in the substrate;
A through electrode is formed on the inner surface of the through hole,
Forming a penetrating body in contact with the through electrode, filling the through hole, and having a first convex portion on the first exposed surface on the first surface side,
Forming a first insulating layer on the first surface;
The manufacturing method of the penetration electrode substrate containing this.
前記第1の絶縁層に、前記第1の電極を露出する第1の開口部を形成する、請求項15乃至18の何れか1項に記載の貫通電極基板の製造方法。 Forming a first electrode that covers the first exposed surface and is electrically connected to the through electrode;
19. The method for manufacturing a through electrode substrate according to claim 15, wherein a first opening that exposes the first electrode is formed in the first insulating layer. 19.
前記第2の面上に第2の絶縁層をさらに形成する請求項15乃至19の何れか1項に記載の貫通電極基板の製造方法。 A second protrusion is further formed on the second exposed surface of the penetrating body on the second surface side;
The method for manufacturing a through electrode substrate according to claim 15, further comprising forming a second insulating layer on the second surface.
前記第2の絶縁層は、前記第2の電極を露出する第2の開口部を形成する、請求項20乃至23の何れか1項に記載の貫通電極基板の製造方法。 Forming a second electrode that covers the second exposed surface and is electrically connected to the through electrode;
The method for manufacturing a through electrode substrate according to any one of claims 20 to 23, wherein the second insulating layer forms a second opening that exposes the second electrode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017136457A JP2019021681A (en) | 2017-07-12 | 2017-07-12 | Through electrode substrate and manufacturing method of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017136457A JP2019021681A (en) | 2017-07-12 | 2017-07-12 | Through electrode substrate and manufacturing method of the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019021681A true JP2019021681A (en) | 2019-02-07 |
Family
ID=65354516
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017136457A Pending JP2019021681A (en) | 2017-07-12 | 2017-07-12 | Through electrode substrate and manufacturing method of the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019021681A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US12009315B2 (en) | 2020-09-03 | 2024-06-11 | AT&SAustria Technologie & Systemtechnik AG | Component carrier structure connectable by electrically conductive connection medium in recess with cavity having surface profile |
-
2017
- 2017-07-12 JP JP2017136457A patent/JP2019021681A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US12009315B2 (en) | 2020-09-03 | 2024-06-11 | AT&SAustria Technologie & Systemtechnik AG | Component carrier structure connectable by electrically conductive connection medium in recess with cavity having surface profile |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6373574B2 (en) | Circuit board and manufacturing method thereof | |
JP5340789B2 (en) | Electronic device and manufacturing method thereof | |
JP5263918B2 (en) | Semiconductor device and manufacturing method thereof | |
CN109599380A (en) | Die assemblies and its manufacturing method on intermediary layer with dam structure | |
TWI559488B (en) | Package structure and fabrication method thereof | |
US20110092024A1 (en) | Stacked semiconductor package and method for manufacturing the same | |
JP2010232659A (en) | Three-dimensional electronics package | |
JP2010219121A (en) | Semiconductor device and electronic device | |
US9324580B2 (en) | Process for fabricating a circuit substrate | |
CN108538801B (en) | Semiconductor substrate, semiconductor package device, and method for forming semiconductor substrate | |
JP2012178611A (en) | Method for manufacturing device mounting structure | |
TW202236544A (en) | Nested interposer with through-silicon via bridge die | |
JP2015165533A (en) | Wiring board, method of manufacturing the same, and semiconductor device | |
US20160247696A1 (en) | Interposer and method for producing the same | |
TWI819134B (en) | High density substrate and stacked silicon package assembly having the same | |
TW201707178A (en) | Methods and structures to repair device warpage | |
KR102101712B1 (en) | Printed Circuit Board with Bridge Substrate | |
JP2019021681A (en) | Through electrode substrate and manufacturing method of the same | |
JP2007073765A (en) | Semiconductor package and its manufacturing method | |
WO2016021397A1 (en) | Through-electrode substrate, method for manufacturing same, and semiconductor device in which through-electrode substrate is used | |
TW202412208A (en) | Chip high-density interconnection packaging structure and manufacturing method thereof | |
US20240087971A1 (en) | Copper clad laminate (ccl) for plating pads within a glass cavity for glass core applications | |
JP7230462B2 (en) | Semiconductor device and its manufacturing method | |
US20210320086A1 (en) | Semiconductor package including embedded solder connection structure | |
US20240371714A1 (en) | Chip package with a glass interposer |