JP2019096810A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2019096810A JP2019096810A JP2017226699A JP2017226699A JP2019096810A JP 2019096810 A JP2019096810 A JP 2019096810A JP 2017226699 A JP2017226699 A JP 2017226699A JP 2017226699 A JP2017226699 A JP 2017226699A JP 2019096810 A JP2019096810 A JP 2019096810A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor device
- metal member
- resin
- resin member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
実施形態は、半導体装置に関する。 Embodiments relate to a semiconductor device.
複数の半導体装置を直列接続した構造を有し、数メガワットの電力を制御する電力変換器がある。このような電力変換器は、複数の半導体装置のうちの1つが短絡故障しても残りの半導体装置により電力制御を継続できる冗長度を有する。しかしながら、半導体装置の爆発的破損に至るような短絡故障が発生すると、電力制御機能を維持することはできない。このため、2つの導体間に半導体素子を圧接し、セラミック製の外囲器の内部に封じた防爆構造の半導体装置が用いられるが、小型化および低コスト化を実現することは難しい。 There is a power converter which has a structure in which a plurality of semiconductor devices are connected in series and which controls a power of several megawatts. Such a power converter has redundancy such that power control can be continued by the remaining semiconductor devices even if one of the plurality of semiconductor devices has a short circuit failure. However, the power control function can not be maintained when a short-circuit failure that leads to an explosive failure of the semiconductor device occurs. For this reason, although the semiconductor device of the explosion-proof structure which pressure-contacted the semiconductor element between two conductors and sealed in the inside of a ceramic-made envelope is used, it is difficult to achieve size reduction and cost reduction.
実施形態は、小型化および低コスト化が可能な防爆構造を有する半導体装置を提供する。 The embodiment provides a semiconductor device having an explosion-proof structure that can be miniaturized and reduced in cost.
実施形態に係る半導体装置は、第1金属部材と、前記第1金属部材に近接して配置された第2金属部材と、前記第1金属部材と前記第2金属部材との間に並列配置された少なくとも2つの半導体素子と、前記第1金属部材と前記第2金属部材との間に充填され、前記半導体素子を封じた樹脂部材と、を備える。前記半導体素子は、前記第1金属部材に第1接合部材を介して電気的に接続され、前記第2金属部材に第2接合部材を介して電気的に接続される。前記樹脂部材は、前記半導体素子の間に設けられた第1部分と、前記半導体素子の外側を囲む第2部分と、を含み、前記第1部分の強度は、前記第2部分の強度よりも低い。 The semiconductor device according to the embodiment is disposed in parallel between a first metal member, a second metal member disposed in proximity to the first metal member, and the first metal member and the second metal member. And at least two semiconductor elements, and a resin member filled between the first metal member and the second metal member and sealing the semiconductor element. The semiconductor element is electrically connected to the first metal member via a first bonding member, and is electrically connected to the second metal member via a second bonding member. The resin member includes a first portion provided between the semiconductor elements and a second portion surrounding the outside of the semiconductor element, and the strength of the first portion is greater than the strength of the second portion. Low.
以下、実施の形態について図面を参照しながら説明する。図面中の同一部分には、同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。 Hereinafter, embodiments will be described with reference to the drawings. The same parts in the drawings are denoted by the same reference numerals, and the detailed description thereof will be omitted as appropriate, and different parts will be described. The drawings are schematic or conceptual, and the relationship between the thickness and width of each part, the ratio of sizes between parts, and the like are not necessarily the same as the actual ones. In addition, even in the case of representing the same portion, the dimensions and ratios may be different from one another depending on the drawings.
さらに、各図中に示すX軸、Y軸およびZ軸を用いて各部分の配置および構成を説明する。X軸、Y軸、Z軸は、相互に直交し、それぞれX方向、Y方向、Z方向を表す。また、Z方向を上方、その反対方向を下方として説明する場合がある。 Furthermore, the arrangement and configuration of each part will be described using the X-axis, Y-axis and Z-axis shown in each drawing. The X axis, the Y axis, and the Z axis are orthogonal to one another, and represent the X direction, the Y direction, and the Z direction, respectively. Further, the Z direction may be described as upper, and the opposite direction as lower.
図1は実施形態に係る半導体装置1を示す模式断面図である。半導体装置1は、ベースプレート10と、配線プレート20と、複数の半導体モジュールSMと、を含む。半導体モジュールSMは、ベースプレート10と配線プレート20との間に配置され、並列接続される。例えば、半導体モジュールSMの定格電流をIRとすれば、N個の半導体モジュールSMを並列配置することにより、定格電流N×IRの半導体装置1を構成できる。さらに、複数の半導体装置1を直列接続することにより、高耐圧の電力変換器を構成できる。
FIG. 1 is a schematic cross-sectional view showing a semiconductor device 1 according to the embodiment. The semiconductor device 1 includes a
図1に示すように、半導体モジュールSMは、ベースプレート10の上面に接合部材15を介して実装される。ベースプレート10は、例えば、銅板であり、電極およびヒートシンクを兼ねる。接合部材15は、例えば、ハンダ材、導電性接着剤、金属粒子の焼結体、金属間化合物等である。
As shown in FIG. 1, the semiconductor module SM is mounted on the upper surface of the
配線プレート20は、半導体モジュールSMの上面に接合部材25を介して接続される。配線プレート20は、例えば、銅板であり、複数の半導体モジュールSMを並列接続するように設けられる。接合部材25は、例えば、ハンダ材、導電性接着剤、金属粒子の焼結体、金属間化合物等である。
The
半導体モジュールSMは、例えば、外囲器30によりベースプレート10上に気密封止される。ベースプレート10と外囲器30との間の空間には、例えば、ゲル状の絶縁材もしくは絶縁ガスが充填される。
The semiconductor module SM is hermetically sealed on the
図2は、実施形態に係る半導体モジュールSM1を示す模式断面図である。半導体モジュールSM1は、少なくとも2つの半導体素子70と、金属プレート50と、金属プレート60と、を含む。半導体素子70は、金属プレート50と金属プレート60との間に配置される。
FIG. 2 is a schematic cross-sectional view showing a semiconductor module SM1 according to the embodiment. The semiconductor module SM1 includes at least two
半導体素子70は、例えば、IGBT(Insulated Gate Bipolar Transistor)、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)等のスイッチング素子、もしくは、FRD(Fast Recovery Diode)、PIN(P-Intrinsic-N)ダイオード等である。また、スイッチング素子とダイオードを組み合せて金属プレート50と金属プレート60との間に配置しても良い。
The
図2に示す半導体モジュールSM1は、例えば、半導体素子70aおよび70bを含む。以下、本明細書では、半導体素子70aおよび70bを個別に説明する場合と、半導体素子70として包括的に説明する場合がある。半導体装置1の他の構成要素についても同様である。
The semiconductor module SM1 shown in FIG. 2 includes, for example,
図2に示すように、半導体素子70aおよび70bは、それぞれ接合部材55を介して金属プレート50の上面に実装される。金属プレート60は、接合部材65を介して半導体素子70の上面に接続される。例えば、半導体素子70aおよび70bのエミッタ側(もしくはソース側、カソード側)を金属プレート50に接続し、金属プレート60は、コレクタ側(もしくはドレイン側、アノード側)に接続される。
As shown in FIG. 2, the
金属プレート50および60は、例えば、銅板であり、1mm以上の厚さを有する。金属プレート50および60は、好ましくは、2mm以上、より好ましくは4mm以上の厚さを有する。金属プレート50および60は、例えば、同じ材料で構成することができる。また、半導体モジュールSM1の熱歪みを抑制するために、金属プレート60に金属プレート50とは線膨張係数の異なる材料を用いても良い。
The
接合部材55および65は、例えば、ハンダ材、導電性接着剤、金属粒子の焼結体、金属間化合物等である。接合部材55および65は、例えば、銀(Ag)、アルミニウム(Al)、金(Au)、銅(Cu)および錫(Sn)のうちのいずれか1つの元素を含む。また、接合部材55および65は、好ましくは、接合部材15および25の融点よりも高い融点を有する。
The
さらに、金属プレート50と金属プレート60との間に樹脂部材80および85を設け、半導体素子70aおよび70bを封入する。樹脂部材85は、半導体素子70aと半導体素子70bとの間に充填される。また、樹脂部材80は、半導体素子70aおよび70bを囲むように充填される。樹脂部材80および85は、別々の部材であっても良いし、一体に成形された部材であっても良い。
Furthermore,
樹脂部材85は、樹脂部材80よりも強度が低くなるように形成される。樹脂部材85は、例えば、樹脂部材80とは異なる組成を有する。すなわち、樹脂部材85は、樹脂部材80とは異なる種類の樹脂を用いて形成できる。また、樹脂部材85は、例えば、分散されたフィラーの量が樹脂部材80とは異なるように形成される。
The
さらに、金属プレート50の上面に沿った方向、例えば、X方向における半導体素子70aと半導体素子70bとの間隔W1は、樹脂部材80の外面80Sから半導体素子70までの距離W2よりも狭くなるように設けられる。これにより、樹脂部材80および85が同じ組成を有していても、樹脂部材85の強度を樹脂部材80の強度よりも低くすることができる。樹脂部材80および85には、例えば、エポキシ樹脂等の熱硬化性樹脂や、シリコーンゴム、シリコーンゲルを用いることができる。
Further, the direction along the upper surface of the
ここで、樹脂部材の「強度」とは、例えば、樹脂部材80および85をZ方向に伸長させる力によりクラックもしくはき裂が発生し、樹脂部材80および85が分断される時点の荷重を意味する。また、樹脂部材80および85のそれぞれを構成する材料の伸長強度もしくは圧縮強度であっても良い。
Here, the “strength” of the resin member means, for example, a load at the time when the
樹脂部材80および85は、例えば、真空成形を用いて形成される。すなわち、半導体素子70を実装した金属プレート50および60を金型の内部に配置し、その内部を真空引きした後、エポキシ樹脂等の熱硬化性樹脂を充填し、硬化させることにより形成される。例えば、樹脂部材85を先に充填し硬化させた後、樹脂部材80を半導体素子70の周りに充填する2段階の成形方法を用いる。また、半導体素子70の間に空間を残して樹脂部材80を成形した後に、樹脂部材85を充填しても良い。この際、樹脂部材80は、金属プレート50の下面および金属プレート60の上面が露出されるように成型される。
図3は、実施形態に係る半導体モジュールSM1の短絡状態を示す模式断面図である。例えば、半導体素子70aが短絡故障し、半導体装置1に短絡電流が流れた後の状態を模式的に表している。
FIG. 3 is a schematic cross-sectional view showing a short circuit state of the semiconductor module SM1 according to the embodiment. For example, the state after the short circuit failure of the
半導体素子70aが短絡故障し、半導体装置1に含まれる他の半導体素子70が正常であれば、半導体装置1のオン電流の大部分(短絡電流)が半導体素子70aに集中する。このため、半導体素子70aは、ジュール熱により周囲の部材とともに溶融して導電性溶融物MCとなり、導通経路IP1を形成する。さらに、導電性溶融物MCの一部が気化し、金属プレート50および60の間に形成されたスペースMSの内圧が上昇する。このため、樹脂部材80および85にき裂CR1およびCR2がそれぞれ発生する。
If the
樹脂部材85の強度は、樹脂部材80の強度よりも低いため、例えば、樹脂部材85のき裂CR2は、樹脂部材80のき裂CR1よりも早く伸長し、半導体素子70bに達する。このため、ジュール熱により気化した導電性溶融物MCは、き裂CR1を介して半導体素子70bに達し、その側面に付着する。その結果、半導体素子70bの側面に別の導電性溶融物MCを介した導通経路IP2が形成され、半導体モジュールSM1の導通抵抗が低下する。
Since the strength of the
さらに、半導体素子70bの内部にき裂CR3が形成されると、その内部に付着した導電性溶融物により導通経路IP3が形成され、半導体モジュールSM1の導通抵抗は、さらに低下する。これにより、半導体モジュールSM1におけるジュール熱の発生が抑制され、半導体装置1の爆発的破壊を回避することができる。
Furthermore, when the crack CR3 is formed inside the
例えば、樹脂部材85の強度が樹脂部材80の強度と同等、もしくは、それ以上であれば、内圧の上昇と共に樹脂部材80のき裂CR1も伸長し、導電性溶融物がき裂CR1を介して半導体モジュールSM1の外に飛散する。このため、導電性溶融物MCの量が減少し、導通経路IP1の抵抗が上昇、もしくは、導通経路IP1が遮断され、半導体モジュールSM1の導通抵抗が増大する。これにより、ジュール熱が増加し、スペースMSの内圧がさらに上昇する。結果として、半導体装置1の爆発的な破壊につながる場合がある。
For example, if the strength of the
本実施形態では、半導体モジュールSM1における樹脂部材85の強度を樹脂部材80の強度よりも低くすることにより、半導体装置1の爆発的な破壊を回避することができる。さらに、半導体素子70の材料と化合し低融点の導電性溶融物MCを形成する材料を接合部材55および65に用いるこが好ましい。
In the present embodiment, by making the strength of the
例えば、半導体素子70aと金属プレート50の間および金属プレート60との間に設けられた接合部材55および65は、ジュール熱により最初に溶融され、半導体素子70aの材料と化合する。これにより生じる導電性溶融物MCの融点が低くければ、より多くの導電性溶融物MCが気化する。この結果、半導体素子70bの側面に付着する導電性溶融物MCの量が増え、導通経路IP2の抵抗をより低減することができる。例えば、半導体素子70の材料がシリコンであれば、接合部材55および65は、銀(Ag)、アルミニウム(Al)、金(Au)、銅(Cu)および錫(Sn)のうちのいずれか1つの元素を含むことが好ましい。
For example, the
図4および図5は、実施形態の変形例に係る半導体モジュールSM2およびSM3を示す模式断面図である。いずれも金属プレート50および60の間に半導体素子70を配置した構造を有する。また、半導体素子70は、樹脂部材80および85によりモールドされている。樹脂部材80および85は、同じ材料を用いて形成されても良いし、異なる材料を用いて形成されても良い。
FIG. 4 and FIG. 5 are schematic cross-sectional views showing semiconductor modules SM2 and SM3 according to a modification of the embodiment. Each has a structure in which the
図4に示す半導体モジュールSM2では、樹脂部材85の内部に空洞AGが設けられる。これにより、樹脂部材85の強度を低下させることができる。その結果、半導体素子70aが短絡故障した時、隣接する半導体素子70bの側面に導電性溶融物MCが付着し易くなる(図3参照)。これにより、半導体モジュールSM2の短絡故障後の導通抵抗を低減することができる。
In the semiconductor module SM2 shown in FIG. 4, a cavity AG is provided inside the
図5に示す半導体モジュールSM3では、樹脂部材85の内部に別の樹脂部材87が設けられる。樹脂部材87には、樹脂部材85の材料よりも伸長強度もしくは圧縮強度が低い材料を用いる。これにより、隣接する半導体素子70の間に設けられる樹脂部材85および87の強度が樹脂部材80の強度よりも低下する。結果として、半導体モジュールSM3の短絡後の導通抵抗を低減することができる。
In the semiconductor module SM3 shown in FIG. 5, another
上記の通り、実施形態に係る半導体装置1では、強度の低い樹脂部材85を含む半導体モジュールSM1〜SM3を備えることにより、爆発的破壊につながる短絡故障を回避することができる。
As described above, in the semiconductor device 1 according to the embodiment, by providing the semiconductor modules SM1 to SM3 including the
例えば、ベースプレート10上に複数の半導体素子70を直接配置し、配線プレート20を半導体素子70に圧接する構成の半導体装置では、短絡時の導通抵抗を低減するための圧接機構の構成が複雑となり小型化が難しい。
For example, in a semiconductor device having a configuration in which the plurality of
また、圧接型の半導体装置では、導通抵抗を低減するために、ベースプレート10と半導体素子70の接触面積、および、配線プレート20と半導体素子70の接触面積を広くする必要がある。このため、ベースプレート10および配線プレート20の半導体素子70に接する表面の平坦度を高くしなければならず、製造コストを低減することが難しい。
Further, in the pressure contact type semiconductor device, in order to reduce the conduction resistance, it is necessary to widen the contact area of the
これに対し、半導体モジュールSM1〜SM3では、半導体素子70は、金属プレート50および60に接合部材55および65を介して接続される。また、半導体モジュールSM1〜SM3は、接合部材15および25を介してベースプレート10および配線プレート20に接続される。したがって、圧接機構が省略され、半導体装置1の小型化が容易となる。また、接合部材15、25、55および65を用いることにより、ベースプレート10、配線プレート20、金属プレート50および60の各表面に求められる平坦度が緩和され、製造コストを低減することが可能となる。
On the other hand, in the semiconductor modules SM1 to SM3, the
また、圧接型の半導体装置では、チップ状態で半導体素子70を検査した後に実装する。このため、高電圧、高電流下の検査を実施することは難しい。また、半導体素子70が圧接時の荷重により破壊される怖れもある。これに対し、半導体モジュールSM1〜SM3では、高電圧、高電流下での検査が可能である。また、半導体モジュールSM1〜SM3が実装時に故障する可能性も小さい。このため、半導体装置1では、その製造歩留りを向上させることができる。
In the pressure-contact type semiconductor device, the
なお、上記の半導体装置1および半導体モジュールSM1〜SM3は例示であり、実施形態はこれらに限定されるものではない。例えば、配線プレート20と金属プレート60との間に別の金属部材および接合部材を介在させた構造であっても良い。また、ベースプレート10と金属プレート50との間の電気的な接続についても同様である。
The semiconductor device 1 and the semiconductor modules SM1 to SM3 described above are examples, and the embodiment is not limited to these. For example, another metal member and a joining member may be interposed between the
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 While certain embodiments of the present invention have been described, these embodiments have been presented by way of example only, and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, substitutions, and modifications can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and the gist of the invention, and are included in the invention described in the claims and the equivalent scope thereof.
1…半導体装置、 10…ベースプレート、 15、25、55、65…接合部材、 20…配線プレート、 30…外囲器、 50、60…金属プレート、 70…半導体素子、 80、85、87…樹脂部材、 80S…外面、 AG…空洞、 CR1、CR2、CR3…き裂、 MC…導電性溶融物、 MS…スペース、 IP1、IP2、IP3…導通経路、 SM、SM1、SM2、SM3…半導体モジュール DESCRIPTION OF SYMBOLS 1 ... Semiconductor device, 10 ... Base plate, 15, 25, 55, 65 ... Bonding member, 20 ... Wiring plate, 30 ... Envelope, 50, 60 ... Metal plate, 70 ... Semiconductor element, 80, 85, 87 ... Resin member, 80S ... outer surface, AG ... cavity, CR1, CR2, CR3 ... crack, MC ... conductive melts, MS ... space, I P1, I P2, I P3 ... conduction path, SM, SM1, SM2, SM3 ... Semiconductor module
Claims (7)
前記第1金属部材に近接して配置された第2金属部材と、
前記第1金属部材と前記第2金属部材との間に並列配置された少なくとも2つの半導体素子と、
前記第1金属部材と前記第2金属部材との間に充填され、前記半導体素子を封じた樹脂部材と、
を備え、
前記半導体素子は、前記第1金属部材に第1接合部材を介して電気的に接続され、前記第2金属部材に第2接合部材を介して電気的に接続され、
前記樹脂部材は、前記半導体素子の間に設けられた第1部分と、前記半導体素子の外側を囲む第2部分と、を含み、前記第1部分の強度は、前記第2部分の強度よりも低い半導体装置。 A first metal member,
A second metal member disposed in proximity to the first metal member;
At least two semiconductor elements arranged in parallel between the first metal member and the second metal member;
A resin member filled between the first metal member and the second metal member and sealing the semiconductor element;
Equipped with
The semiconductor element is electrically connected to the first metal member via a first bonding member, and is electrically connected to the second metal member via a second bonding member.
The resin member includes a first portion provided between the semiconductor elements and a second portion surrounding the outside of the semiconductor element, and the strength of the first portion is greater than the strength of the second portion. Low semiconductor device.
前記第3部分の強度は、前記第1部分の強度および前記第2部分の強度よりも低い請求項1〜4のいずれか1つに記載の半導体装置。 The resin member further includes a third portion provided inside the first portion,
The semiconductor device according to any one of claims 1 to 4, wherein the strength of the third portion is lower than the strength of the first portion and the strength of the second portion.
前記第1接合部材および前記第2接合部材の少なくともいずれか一方は、シリコンの融点よりも低い融点を有するシリコン化合物を構成する元素を含む請求項1〜5のいずれか1つに記載の半導体装置。 The semiconductor device contains silicon,
The semiconductor device according to any one of claims 1 to 5, wherein at least one of the first bonding member and the second bonding member contains an element constituting a silicon compound having a melting point lower than that of silicon. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017226699A JP2019096810A (en) | 2017-11-27 | 2017-11-27 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017226699A JP2019096810A (en) | 2017-11-27 | 2017-11-27 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019096810A true JP2019096810A (en) | 2019-06-20 |
Family
ID=66972066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017226699A Pending JP2019096810A (en) | 2017-11-27 | 2017-11-27 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019096810A (en) |
-
2017
- 2017-11-27 JP JP2017226699A patent/JP2019096810A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6065995B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP6845758B2 (en) | Semiconductor device | |
US10068870B2 (en) | Semiconductor device including a connection unit and semiconductor device fabrication method of the same | |
KR102154874B1 (en) | Power semiconductor module and method for producing a power semiconductor module | |
US11373832B2 (en) | Electric-power conversion apparatus | |
JP6885175B2 (en) | Semiconductor device | |
US11088042B2 (en) | Semiconductor device and production method therefor | |
WO2011016360A1 (en) | Power converter | |
JP2018110218A (en) | Semiconductor device and method for manufacturing the same | |
WO2018151010A1 (en) | Semiconductor device | |
JP2018081980A (en) | Semiconductor device | |
JP6248803B2 (en) | Power semiconductor module | |
JP6919392B2 (en) | Semiconductor module | |
JP2004221381A (en) | Semiconductor device | |
JP2015002273A (en) | Semiconductor module | |
JP5619232B2 (en) | Semiconductor device and method for manufacturing electrode member | |
JP2019096810A (en) | Semiconductor device | |
US6982482B2 (en) | Packaging of solid state devices | |
CN112310053B (en) | Semiconductor device with a semiconductor device having a plurality of semiconductor chips | |
JP2015026667A (en) | Semiconductor module | |
CN111354709B (en) | Semiconductor device and method for manufacturing the same | |
JP2019050301A (en) | Power semiconductor module | |
JP2014116478A (en) | Semiconductor module, semiconductor module manufacturing method and power conversion apparatus | |
JP2019067976A (en) | Semiconductor device | |
JP5682511B2 (en) | Semiconductor module |