JP2019095646A - 表示装置、および表示装置の作製方法 - Google Patents

Abstract

【課題】信頼性が高く、デザイン性に優れた表示装置、可撓性の表示装置を提供する。【解決手段】表示装置は、表示領域と配線領域を有する基板、表示領域上の画素、配線領域上で基板と接し、有機化合物を含み、溝を有する絶縁膜、および絶縁膜の上に位置し、絶縁膜と接し、表示領域から基板の端部へ延伸する配線を有する。配線は溝と交差する。配線は、溝において前記基板と接してもよい。画素は、ゲート絶縁膜を含むトランジスタを有することができ、この場合、ゲート絶縁膜は配線領域に延伸し、絶縁膜はゲート絶縁膜の一部を覆う。【選択図】図６

Description

本発明の実施形態の一つは、表示装置、例えば有機発光素子を表示素子として有する表示装置とその製造方法に関する。

表示装置の一例として、液晶表示装置や有機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置が挙げられる。これらの表示装置は、基板上に形成された複数の画素の各々に表示素子として液晶素子や有機発光素子（以下、発光素子）を有している。液晶素子や発光素子は一対の電極（陰極、陽極）間に液晶性を示す化合物を含む層、あるいは発光性有機化合物を含む層（以下、電界発光層、あるいはＥＬ層）を有しており、電極間に電圧を印加する、あるいは電流を供給することで駆動される。

基板として可撓性を有する基板を用いることで、表示装置全体に可撓性を付与することができる。これにより、湾曲した形状を有する表示装置や、ユーザが自由に変形可能な表示装置が提供される。表示装置を湾曲させる場合、特許文献１に開示されているように、表示に関与しない部分が表示領域と重なるように基板を折り曲げることで、見かけ上、表示領域の面積割合が増大し、デザイン性に優れた表示装置を提供することができる。

特開２０１６−１２６０４１号公報

本発明の実施形態の一つは、信頼性が高く、デザイン性に優れた表示装置、可撓性の表示装置を提供すること、およびその作製方法を提供することを課題の一つとする。

本発明の実施形態の一つは表示装置である。この表示装置は、表示領域と配線領域を有する基板、表示領域上の画素、配線領域上で基板と接し、有機化合物を含み、溝を有する絶縁膜、および絶縁膜の上に位置し、絶縁膜と接し、表示領域から基板の端部へ延伸する配線を有する。配線は溝と交差する。

本発明の実施形態の一つは表示装置を作製する方法である。この方法は、表示領域と配線領域を有する基板上に、表示領域と配線領域と重なるアンダーコートを形成すること、表示領域のアンダーコート上に、半導体膜、ゲート電極、および半導体膜とゲート電極に挟まれるゲート絶縁膜を、ゲート絶縁膜が表示領域から配線領域に延伸するように形成すること、半導体膜、ゲート電極、および配線領域のゲート絶縁膜と重なる層間膜を形成すること、アンダーコート、ゲート絶縁膜、および層間膜を部分的に除去することによって配線領域で基板を露出させること、配線領域に、露出した基板と接する絶縁膜を形成すること、絶縁膜に溝を形成すること、および溝と交差する配線を形成することを含む。

本発明の実施形態の表示装置の模式的上面図。 本発明の実施形態の表示装置の模式的側面図。 本発明の実施形態の表示装置の模式的上面図。 本発明の実施形態の表示装置の画素の等価回路の一例。 本発明の実施形態の表示装置の模式的断面図。 本発明の実施形態の表示装置の模式的断面図。 本発明の実施形態の表示装置の模式的断面図。 本発明の実施形態の表示装置の模式的断面図。 本発明の実施形態の表示装置の模式的断面図。 本発明の実施形態の表示装置の模式的断面図。 本発明の実施形態の表示装置の模式的断面図。 本発明の実施形態の表示装置の作製方法を示す模式的断面図。 本発明の実施形態の表示装置の作製方法を示す模式的断面図。 本発明の実施形態の表示装置の作製方法を示す模式的断面図。 本発明の実施形態の表示装置の作製方法を示す模式的断面図。 本発明の実施形態の表示装置の作製方法を示す模式的断面図。 本発明の実施形態の表示装置の作製方法を示す模式的断面図。 本発明の実施形態の表示装置の作製方法を示す模式的断面図。 本発明の実施形態の表示装置の作製方法を示す模式的断面図。 本発明の実施形態の表示装置の作製方法を示す模式的断面図。

以下、本発明の各実施形態について、図面等を参照しつつ説明する。但し、本発明は、その要旨を逸脱しない範囲において様々な態様で実施することができ、以下に例示する実施形態の記載内容に限定して解釈されるものではない。

図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。本明細書と各図において、既出の図に関して説明したものと同様の機能を備えた要素には、同一の符号を付して、重複する説明を省略することがある。

本発明において、ある一つの膜に対してエッチングや光照射を行って複数の膜を形成した場合、これら複数の膜は異なる機能、役割を有することがある。しかしながら、これら複数の膜は同一の工程で同一層として形成された膜に由来し、同一の層構造、同一の材料を有する。したがって、これら複数の膜は同一層に存在しているものと定義する。

本明細書および特許請求の範囲において、ある構造体の上に他の構造体を配置する態様を表現するにあたり、単に「上に」と表記する場合、特に断りの無い限りは、ある構造体に接するように、直上に他の構造体を配置する場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体を配置する場合との両方を含むものとする。

本明細書および請求項において、「ある構造体が他の構造体から露出するという」という表現は、ある構造体の一部が他の構造体によって覆われていない態様を意味し、この他の構造体によって覆われていない部分は、さらに別の構造体によって覆われる態様も含む。

（第１実施形態）
［１．全体構成］
本発明の実施形態の一つである表示装置１００の構造を説明する。図１に表示装置１００の上面模式図を示す。表示装置１００は基板１０２を有し、その上にパターニングされた種々の絶縁膜、半導体膜、導電膜を有する。これらの膜を適宜組み合わせることにより、複数の画素１０４や画素１０４を駆動するための走査線側駆動回路１０８が形成される。各画素１０４は色情報を与える最小単位であり、後述するように表示素子を駆動するための画素回路を含む領域である。複数の画素１０４は周期的に配置され、表示領域１０６を定義する。以下、表示素子として発光素子を用いた例について説明する。

走査線側駆動回路１０８は表示領域１０６の周辺に配置される。表示領域１０６や走査線側駆動回路１０８からは配線１１２が基板１０２の端部へ延び、配線は基板１０２の端部付近で露出されて端子１２８（後述）を形成する。これらの端子１２８はフレキシブル印刷回路基板（ＦＰＣ）などのコネクタ１１４と電気的に接続される。ここで示した例では、半導体基板上に形成された集積回路を有する駆動ＩＣ１１６がコネクタ１１４上にさらに搭載される。駆動ＩＣ１１６やコネクタ１１４介して外部回路（図示せず）から映像信号や電源が配線１１２を介して走査線側駆動回路１０８や各画素１０４に伝送される。これらの映像信号や電源に基づいて画素１０４が制御、駆動され、表示領域１０６上に映像が表示される。駆動回路や駆動ＩＣ１１６の態様については図１に示す態様に限られず、例えば駆動ＩＣ１１６は基板１０２上に実装されてもよく、駆動ＩＣ１１６の機能の一部を駆動回路として基板１０２上に形成してもよい。

基板１０２として可撓性を有する基板を用いることで、表示装置１００に対して可撓性を付与することができ、表示装置１００を任意の形状に変形することができる。例えば、配線１１２が設けられる領域（以下、配線領域）１２０、すなわち表示領域１０６と基板１０２の端部との間の領域で折り曲げることができる。この時の三次元構造の模式的側面図を図２に示す。図２に示すように、配線領域１２０とこの領域に設けられる配線１１２を屈曲させることで、基板１０２の端部やコネクタ１１４を表示領域１０６と重なるように配置することができる。この時、三次元構造を安定化させるためにスペーサ１２２を設けてもよい。このように表示装置１００を変形することにより、表示領域１０６が占める見かけ上の面積の割合を大きくすることができ、デザイン性に優れた表示装置を提供することができる。

配線領域１２０の拡大上面図を図３（Ａ）、図３（Ｂ）に模式的に示す。配線１１２は表示領域１０６と基板１０２の端部の間に設けられる。図３（Ａ）に示すように、配線１１２は表示領域１０６や走査線側駆動回路１０８から基板１０２の端部に至るまで直線状に形成されてもよく、図３（Ｂ）に示すように、平面視においてジグザグ形状を有するよう形成されてもよい。後者の場合、各配線１１２は複数の直線部を有し、隣接する直線部のベクトルの方向が異なる。

詳細は後述するが、配線領域１２０には、配線１１２の下に絶縁膜１２４が設けられ、絶縁膜１２４には配線１１２と交差する一つ、あるいは複数の溝１２６が設けられる。この構成により、後述するように、配線領域１２０を屈曲しても配線１１２の断線を防止することができ、信頼性の高い表示装置を提供することが可能となる。

［２．画素の構造］
２−１．画素回路
上述したように、各画素１０４には、パターニングされた種々の絶縁膜や半導体膜、導電膜によって発光素子ＯＬＥＤを含む画素回路が形成される。画素回路の構成は任意に選択することができ、その一例を等価回路として図４に示す。

図４の等価回路で示す画素回路は、発光素子ＯＬＥＤに加え、駆動トランジスタＤＲＴ、発光制御トランジスタＢＣＴ、補正トランジスタＣＣＴ、初期化トランジスタＩＳＴ、書込トランジスタＳＳＴ、保持容量Ｃｓ、付加容量Ｃａｄを有している。容量Ｃｅｌは独立した容量素子ではなく、発光素子ＯＬＥＤの寄生容量である。高電位電源線１３０には高電位ＰＶＤＤが与えられ、この電位が電流供給線１３２を介して各列に接続される画素１０４に供給される。発光素子ＯＬＥＤ、駆動トランジスタＤＲＴ、発光制御トランジスタＢＣＴ、補正トランジスタＣＣＴは、高電位電源線１３０と低電位電源線１３４との間で直列に接続される。低電位電源線１３４には低電位ＰＶＳＳが与えられる。

駆動トランジスタＤＲＴの一方の端子は発光制御トランジスタＢＣＴと補正トランジスタＣＣＴを介して高電位電源線１３０と電気的に接続され、他方の端子は発光素子ＯＬＥＤと電気的に接続される。駆動トランジスタＤＲＴのゲートは、初期化トランジスタＩＳＴを介して第１の信号線１３６と電気的に接続されるとともに、書込トランジスタＳＳＴを介して第２の信号線１３８と電気的に接続される。第１の信号線１３６には初期化信号Ｖｉｎｉが与えられ、第２の信号線１３８には映像信号Ｖｓｉｇが与えられる。初期化信号Ｖｉｎｉは一定レベルの初期化電位を与える信号である。書込トランジスタＳＳＴは、そのゲートに接続される書込制御走査線１４０に与えられる走査信号ＳＧによって動作（オン／オフ）が制御される。初期化トランジスタＩＳＴのゲートは、初期化制御信号ＩＧが与えられる初期化制御走査線１４２と接続され、初期化制御信号ＩＧにより動作が制御される。書込トランジスタＳＳＴがオン、初期化トランジスタＩＳＴがオフのとき、映像信号Ｖｓｉｇの電位が駆動トランジスタＤＲＴのゲートに与えられる。一方、書込トランジスタＳＳＴがオフ、初期化トランジスタＩＳＴがオンのとき、初期化信号Ｖｉｎｉの電位が駆動トランジスタＤＲＴのゲートに与えられる。

補正トランジスタＣＣＴと発光制御トランジスタＢＣＴのゲートにはそれぞれ、補正制御信号ＣＧが印加される補正制御走査線１４４、発光制御信号ＢＧが印加される発光制御走査線１４８が接続される。駆動トランジスタＤＲＴの一方の端子には、補正トランジスタＣＣＴを介し、リセット制御線１４６が接続される。リセット制御線１４６は、走査線側駆動回路１０８に設けられるリセットトランジスタＲＳＴと接続される。リセットトランジスタＲＳＴはリセット制御信号ＲＧによって制御され、これによりリセット信号線１５０に与えられるリセット電位Ｖｒｓｔを補正トランジスタＣＣＴを介して駆動トランジスタＤＲＴの一方の端子に印加することができる。

駆動トランジスタＤＲＴの他方の端子とゲートとの間には、保持容量Ｃｓが設けられる。付加容量Ｃａｄの一方の端子は駆動トランジスタＤＲＴの他方の端子に接続され、他方の端子が高電位電源線１３０に接続される。付加容量Ｃａｄは、他方の端子が低電位電源線１３４に接続されるように設けてもよい。保持容量Ｃｓと付加容量Ｃａｄは、映像信号Ｖｓｉｇを駆動トランジスタＤＲＴのゲートに与えるとき、映像信号Ｖｓｉｇに応じたゲート−ソース間電圧Ｖｇｓを保持するために設けられる。

駆動ＩＣ１１６は、第１の信号線１３６と第２の信号線１３８に初期化信号Ｖｉｎｉと映像信号Ｖｓｉｇをそれぞれ出力する。一方、走査線側駆動回路１０８は書込制御走査線１４０に走査信号ＳＧを出力し、初期化制御走査線１４２に初期化制御信号ＩＧを出力し、補正制御走査線１４４に補正制御信号ＣＧを出力し、発光制御走査線１４８に発光制御信号ＢＧを出力し、リセットトランジスタＲＳＴのゲートにリセット制御信号ＲＧを出力する。

２−２．断面構造
図５に表示装置１００の模式的断面図を示す。図５では、基板１０２上に形成された隣接する三つの画素１０４の画素回路のうち、駆動トランジスタＤＲＴ、保持容量Ｃｓ、付加容量Ｃａｄ、発光素子ＯＬＥＤの断面構造が示されている。

画素回路に含まれる各素子はアンダーコート１６０を介し、基板１０２上に設けられる。基板１０２はガラスや石英、あるいはプラスチックを含むことができる。プラスチックを用いることで基板１０２に可撓性を付与することができる。プラスチックとしては、ポリイミドやポリアミド、ポリエステル、ポリカルボナートなどの高分子が挙げられ、中でも耐熱性の高いポリイミドが好適である。

アンダーコート１６０は図５に示すように単層構造を有していてもよく、複数の膜から構成されていてもよい。複数の膜を用いる場合、酸化シリコンを含む膜、窒化シリコンを含む膜、および酸化シリコンを含む膜を含む膜を順次基板１０２上に形成すればよい。

駆動トランジスタＤＲＴは、半導体膜１６２、ゲート絶縁膜１６４、ゲート電極１６６、ソース／ドレイン電極１６８、１７０を含む。ゲート絶縁膜１６４はゲート電極１６６と半導体膜１６２によって挟まれる。ゲート電極１６６は、ゲート絶縁膜１６４を介して半導体膜１６２の少なくとも一部と交差するように配置され、半導体膜１６２のゲート電極１６６が重なる領域にチャネル領域１６２ａが形成される。半導体膜１６２はさらに、チャネル領域１６２ａを挟持し、不純物がドープされた低濃度不純物領域１６２ｃ、およびこれらを挟持し、不純物がドープされたソース／ドレイン領域１６２ｂを有する。低濃度不純物領域１６２ｃの不純物の濃度は、ソース／ドレイン領域１６２ｂのそれよりも低い。図５に示した例では駆動トランジスタＤＲＴはトップゲート型のトランジスタであるが、画素回路に含まれるトランジスタの構造に制約は無く、ボトムゲート型トランジスタでも良い。また、ソース／ドレイン電極１６８、１７０と半導体膜１６２との上下関係にも制約は無い。

ゲート絶縁膜１６４を介し、ゲート電極１６６と同一の層に存在する容量電極１７２が一方のソース／ドレイン領域１６２ｂと重なるように設けられる。ゲート電極１６６、容量電極１７２の上には層間膜１７４が設けられる。層間膜１７４とゲート絶縁膜１６４には、半導体膜１６２に達する開口が形成され、この開口を覆うようにソース／ドレイン電極１６８、１７０が配置される。ソース／ドレイン電極１７０の一部は、層間膜１７４を介してソース／ドレイン領域１６２ｂの一部と容量電極１７２と重なり、ソース／ドレイン領域１６２ｂの一部、ゲート絶縁膜１６４の一部、容量電極１７２、層間膜１７４、およびソース／ドレイン電極１７０の一部によって保持容量Ｃｓが形成される。

駆動トランジスタＤＲＴや保持容量Ｃｓの上にはさらに平坦化膜１７６が設けられる。平坦化膜１７６は、ソース／ドレイン電極１７０に達する開口を有し、この開口と平坦化膜１７６の上面の一部を覆う接続電極１７８がソース／ドレイン電極１７０と接するように設けられる。平坦化膜１７６上にはさらに付加容量電極１８０が設けられる。接続電極１７８や付加容量電極１８０は同時に形成してもよく、異なる材料を有するように異なる工程で形成してもよい。前者の場合、接続電極１７８や付加容量電極１８０は同一の層に存在し、同一の組成を有する。

接続電極１７８と付加容量電極１８０を覆うように付加容量絶縁膜１８２が形成される。付加容量絶縁膜１８２は、平坦化膜１７６の開口では接続電極１７８の一部を覆わず、接続電極１７８の上面を露出する。これにより、接続電極１７８を介し、その上に設けられる画素電極１９０とソース／ドレイン電極１７０間の電気的接続が可能となる。付加容量絶縁膜１８２には、その上に設けられる隔壁１８４と平坦化膜１７６の接触を許容するための開口１８６を設けてもよい。接続電極１７８や開口１８６の形成は任意である。接続電極１７８を設けることにより、その後のプロセスにおいてソース／ドレイン電極１６８の表面の腐食を防止することができ、ソース／ドレイン電極１６８のコンタクト抵抗の増大を防止することができる。開口１８６を通して平坦化膜１７６中の不純物を除去することができ、これによって画素回路や発光素子ＯＬＥＤの信頼性を向上させることができる。

付加容量絶縁膜１８２上には、接続電極１７８と付加容量電極１８０を覆うように、画素電極１９０が設けられる。付加容量絶縁膜１８２は付加容量電極１８０と画素電極１９０によって挟持され、この構造によって付加容量Ｃａｄが形成される。画素電極１９０は、付加容量Ｃａｄと発光素子ＯＬＥＤによって共有される。

画素電極１９０の上には、画素電極１９０の端部を覆う隔壁１８４が設けられる。隔壁１８４により、画素電極１９０に起因する凹凸が緩和され、この上に設けられる電界発光層（以下、ＥＬ層）１９２や対向電極１９４の切断を防止することができる。隔壁１８４と画素電極１９０を覆うようにＥＬ層１９２、およびＥＬ層１９２を覆う対向電極１９４が設けられる。発光素子ＯＬＥＤからの発光を画素電極１９０を通して取り出す場合には、画素電極１９０は可視光を透過するように構成される。この場合、具体的な材料としてはインジウム−スズ酸化物（ＩＴＯ）、インジウム−亜鉛酸化物（ＩＺＯ）などの可視光を透過可能な導電性酸化物が用いられる。一方、発光素子ＯＬＥＤからの発光を対向電極１９４を通して取り出す場合には、画素電極１９０は可視光を反射するように構成される。この場合、画素電極１９０は銀やアルミニウムなどの可視光の反射率が高い金属を含む。あるいは画素電極１９０は、導電性酸化物を含む膜と反射率が高い金属を含む膜の積層構造を有してもよい。例えば、導電性酸化物を含む第１の導電膜、銀、アルミニウムなどの金属を含む第２の導電膜、導電性酸化物を含む第３の導電膜の積層構造を採用することができる。

ＥＬ層１９２の構造は任意であり、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層、電子ブロッキング層、正孔ブロッキング層、励起子ブロッキング層などの機能層を適宜組み合わせて形成することができる。ＥＬ層１９２の構造はすべての画素１０４間で同一でもよく、隣接する画素１０４間で一部の構造が異なってもよい。例えば隣接する画素１０４間で発光層の構造、あるいは材料が異なり、他の層は同一の構造を有するよう、画素１０４を構成してもよい。図５では、見やすさを考慮し、代表的な機能層としてホール輸送層１９２ａ、発光層１９２ｂ、電子輸送層１９２ｃが示されている。

発光素子ＯＬＥＤからの発光を画素電極１９０を通して取り出す場合には、対向電極１９４は可視光を反射するように構成される。具体的には、アルミニウム、銀、マグネシウムなどの反射率の高い金属やこれらの合金（例えばマグネシウムと銀の合金）を用いて形成される。一方、発光素子ＯＬＥＤからの発光を対向電極１９４を通して取り出す場合には、可視光を透過可能な導電性酸化物を含むように画素電極１９０が構成される。あるいは、上述した金属や合金を可視光が透過可能な厚さで形成してもよい。この場合、可視光に対して透光性を示す導電性酸化物の膜をさらに形成してもよい。

任意の構成として、対向電極１９４上にはパッシベーション膜１９６が配置される。パッシベーション膜１９６の構造も任意に決定することができ、単層構造、積層構造のいずれを採用してもよい。積層構造を有する場合、例えばケイ素含有無機化合物を含む第１の層１９６ａ、樹脂を含む第２の層１９６ｂ、ケイ素含有無機化合物を含む第１の層１９６ａが順次積層した構造を採用することができる。ケイ素含有無機化合物としては窒化ケイ素や酸化ケイ素が挙げられる。樹脂としてはエポキシ樹脂やアクリル樹脂、ポリエステル、ポリカルボナートなどが挙げられる。

［３．配線領域の構造］
図１の拡大図における鎖線Ａ−Ａ´に沿った断面模式図を図６に示す。上述したように、表示領域１０６にはアンダーコート１６０、ゲート絶縁膜１６４、層間膜１７４が設けられる。これらは配線領域１２０にも延伸するように設けられるが、図６に示すように、これらの一部は配線領域１２０において除去される。すなわち、アンダーコート１６０、ゲート絶縁膜１６４、層間膜１７４はいずれも互いに重なる開口を有し、これらの開口において基板１０２が露出する。図６に示した例では、アンダーコート１６０の開口の全体がゲート絶縁膜１６４と層間膜１７４の開口と重なる。図示しないが、アンダーコート１６０、ゲート絶縁膜１６４、層間膜１７４の開口の側壁が同一平面上に存在するよう、これらの開口を形成してもよい。これらの開口を覆うように、絶縁膜１２４が設けられる。絶縁膜１２４はアンダーコート１６０、ゲート絶縁膜１６４、層間膜１７４の一部を覆う。

絶縁膜１２４は有機化合物を含み、有機化合物としては樹脂などの高分子が挙げられる。高分子は、アクリル樹脂、エポキシ樹脂、ポリイミド、ポリアミド、ポリエステル、ポリオレフィン、ポリカルボナート、ポリシロキサンなどがから選択され、鎖状構造を有していてもよく、分子間で架橋していてもよい。絶縁膜１２４には一つ、あるいは複数の溝１２６が設けられる。図３に示すように、溝１２６は基板１０２の短辺に平行に配置してもよく、短辺から傾くように配置してもよい。溝１２６の幅は、例えば１００μｍから２ｍｍ、１００μｍから１ｍｍ、あるいは２００μｍから５００μｍとすることができる。配線１１２は絶縁膜１２４上に設けられ、配線領域１２０において絶縁膜１２４と接し、図３に示すように溝１２６と交差する。したがって、配線１１２は溝１２６の側壁や底面とも接する。配線領域１２０において絶縁膜１２４が設けられれない領域では、層間膜１７４は配線１１２と接する。

配線１１２は、図４に示す第１の信号線１３６、第２の信号線１３８、あるいは電流供給線１３２のいずれでも良い。配線１１２が第１の信号線１３６の場合、配線１１２は初期化信号信号を伝送するように構成され、第２の信号線１３８の場合、配線１１２は映像信号を伝送するように構成され、電流供給線１３２の場合、高電位ＰＶＤＤが伝送されるように構成される。配線１１２は、画素１０４に設けられるトランジスタのソース／ドレイン電極（例えば駆動トランジスタＤＲＴのソース／ドレイン電極１６８、１７０）と同一の層内に存在してもよい。あるいは、配線１１２が電流供給線１３２の場合、ゲート電極１６６とソース／ドレイン電極１６８、１７０の間に図５では示されない電流供給線１３２を設け、この電流供給線１３２と同一の層内に存在する配線で配線１１２を形成してもよい。

絶縁膜１２４の厚さは任意に設定することができ、例えば図６に示すように、隣接する溝１２６間における厚さＴは、アンダーコート１６０、ゲート絶縁膜１６４、層間膜１７４の合計膜厚よりも小さくてもよく、あるいは同一でも良い。この場合、図６に示すように、絶縁膜１２４は層間膜１７４と重なる領域において凸部を有してもよい。あるいは図７に示すように、厚さＴはアンダーコート１６０、ゲート絶縁膜１６４、層間膜１７４の合計膜厚よりも大きくてもよい。溝１２６の深さにも制約は無く、例えば図８に示すように、溝１２６において基板１０２が露出するよう、溝１２６を設けてもよい。この場合、配線１１２は溝１２６において基板１０２と接する。

配線１１２上には絶縁膜が備えられ、配線１１２が保護される。例えば図６に示した例では、画素１０４に設けられる付加容量絶縁膜１８２が表示領域１０６から配線領域１２０へ延伸し、配線１１２と接するように、配線１１２上に配置される。配線１１２は基板１０２の端部付近まで延伸し、付加容量絶縁膜１８２から露出され、端子１２８を与える。端子１２８では、配線１１２を保護するための保護導電膜１８８が配線１１２上に設けられ、付加容量絶縁膜１８２は保護導電膜１８８の一部を覆う。保護導電膜１８８は、例えば接続電極１７８、あるいは付加容量電極１８０と同一の層内に存在し、好ましくはＩＴＯやＩＺＯなどの導電性酸化物を含む。

図６に示した例では、平坦化膜１７６やパッシベーション膜１９６は絶縁膜１２４と重ならないが、図９に示すように、平坦化膜１７６は絶縁膜１２４の一部と重なってもよく、図示しないが、複数の溝１２６のすべてと重なってもよい。また、図１０に示すように、パッシベーション膜１９６は絶縁膜１２４の一部と重なってもよく、図示しないが、複数の溝１２６のすべてと重なってもよい。

絶縁膜１２４の溝１２６の断面形状は厳密な多角形でなくてもよく、例えば図５の点線で囲った領域の拡大図（図１１）に示すように、角が丸みを帯びるように溝１２６を形成してもよい。層間膜１７４上に位置する絶縁膜１２４の頂点も丸みを帯びるように絶縁膜１２４を形成してもよい。

上述した構造を有する表示装置１００では、配線領域１２０において配線１１２の断面形状は複数の直線部によって構成され、隣接する直線部はそのベクトル方向が異なる。その結果、配線領域１２０では配線１１２は複数の屈曲点を有することになる。このため、配線領域１２０を折り曲げて表示装置１００を変形した場合、配線１１２は直線部の変形のみならず、隣接する二つの直線部のベクトル間の角度の変化が表示装置１００の変形に寄与することができる。したがって、表示装置１００の変形時に配線１１２に加えられる力が非局在化され、配線１１２の破壊を防ぐことができる。これにより、配線１１２の断線による不良発生が抑制され、表示装置１００に高い信頼性を付与することができる。

（第２実施形態）
本実施形態では、可撓性を有する表示装置１００の作製方法について、図１２（Ａ）から図２０を用いて説明する。これらの図のそれぞれにおいて、左側の図は表示領域１０６中の画素１０４を示し、図５の断面図の一部に対応する。一方、右側の図は配線領域１２０の一部の断面図であり、図６の断面図の一部に相当する。第１実施形態と同一、あるいは類似する構成については説明を割愛することがある。

まず、支持基板１１８上に基板１０２を形成する（図１２（Ａ））。支持基板１１８はガラスや石英などを含み、その大きさや厚さは任意に選択することができる。例えば６８ｃｍ×８８ｃｍ、１１０ｃｍ×１３０ｃｍ、１５０ｃｍ×１８５ｃｍ、あるいは２２０ｃｍ×２５０ｃｍの大きさを有するガラス板を支持基板１１８として用いることができる。支持基板１１８の厚さは０．１ｍｍから１０ｍｍの範囲で任意に選択することができ、典型的には０．５ｍｍから０．７ｍｍである。

基板１０２は可撓性を示す絶縁膜であり、ポリイミド、ポリアミド、ポリエステル、ポリカーボナートに例示される高分子材料から選択される材料を含むことができる。基板１０２は、印刷法やインクジェット法、スピンコート法、ディップコーティング法などの湿式成膜法、あるいはラミネート法などを適用して形成される。表示装置１００に可撓性を付与しない場合、基板１０２の形成を省略すればよい。

次に、基板１０２上にアンダーコート１６０を形成する（図１２（Ａ））。アンダーコートは、表示領域１０６と配線領域１２０の両方に設けられる。図１２（Ａ）では、アンダーコート１６０が単一の層から構成される形態が示されているが、第１実施形態で述べたように、アンダーコート１６０は三層構造を有してもよい。こアンダーコート１６０は、化学気相堆積（ＣＶＤ）法やスパッタリング法を用いて形成することができる。図示しないが、トランジスタを形成する領域に可視光をブロックする遮光膜を設けてもよい。

次に、半導体膜１６２をアンダーコート１６０上に形成する（図１２（Ａ））。半導体膜１６２はシランガスなどを原料として用い、ＣＶＤ法によって形成すればよい。得られるアモルファスシリコンに対して加熱処理、あるいはレーザなどの光を照射することで結晶化を行ってもよい。

次に、半導体膜１６２のチャネル領域１６２ａと低濃度不純物領域１６２ｃを形成する領域に図示しないレジストマスクを形成し、半導体膜１６２に対してドーピング（第１のドーピング）を行い、ソース／ドレイン領域１６２ｂを形成する（図１２（Ａ））。ドーピングは公知の方法を適用して行うことができる。引き続き、半導体膜１６２を覆うようにゲート絶縁膜１６４を形成する（図１２（Ｂ））。ゲート絶縁膜１６４は、配線領域１２０のアンダーコート１６０上にも設けられる。アンダーコート１６０と同様、ゲート絶縁膜１６４も窒化ケイ素や酸化ケイ素を含む膜を一つ、あるいは複数含み、ＣＶＤ法やスパッタリング法を適用して形成される。

その後、ゲート絶縁膜１６４上にゲート電極１６６、および容量電極１７２をスパッタリング法やＣＶＤ法を用いて形成する（図１２（Ｂ））。この時、各種走査線（書込制御走査線１４０、初期化制御走査線１４２、補正制御走査線１４４、発光制御走査線１４８、リセット制御線１４６など）が形成される。ゲート電極１６６や容量電極１７２に含まれる金属としては、チタンやアルミニウム、銅、モリブデン、タングステン、タンタル、あるいはこれらの合金などが挙げらる。これらの電極や配線は単層構造を有していて良く、積層構造を有していても良い。例えば導電性の高い銅やアルミニウムなど金属が融点の高いモリブデンやチタンなどの金属で挟まれた構造を採用することができる。

この後、ゲート電極１６６をマスクとして用い、公知の方法により、半導体膜１６２に対してドーピング（第２のドーピング）を行う。これにより、低濃度不純物領域１６２ｃが形成されるとともに、ゲート電極１６６と重なるチャネル領域１６２ａが形成される（図１２（Ｃ））。

次にゲート電極１６６や容量電極１７２上に層間膜１７４を形成する（図１２（Ｃ））。層間膜１７４は配線領域１２０にも形成される。層間膜１７４もアンダーコート１６０やゲート絶縁膜１６４で使用可能な材料を含み、ＣＶＤ法やスパッタリング法を適用して単層構造、あるいは積層構造を有するように形成される。引き続き層間膜１７４とゲート絶縁膜１６４に対してエッチングを行い、ソース／ドレイン領域１６２ｂに達する開口２１０を形成する（図１３（Ａ））。この時、配線領域１２０に位置する層間膜１７４とゲート絶縁膜１６４に対してもエッチングが同時に行われ、開口２１２が形成される。これにより、配線領域１２０においてアンダーコート１６０が露出する。引き続き配線領域１２０で露出したアンダーコート１６０に対してエッチングを行い、基板１０２を露出する開口２１４を形成する（図１３（Ｂ））。開口２１０、２１２、２１４は、例えばフッ素含有炭化水素を含むガス中でプラズマエッチングを行うことで形成することができる。

次に、絶縁膜１２４を配線領域１２０に形成する。具体的には、まず、第１実施形態で述べた高分子を基本骨格とし、感光性を示す樹脂（以下、感光性樹脂）２００を基板１０２上に形成する（図１３（Ｃ））。感光性樹脂は、スピンコート法や印刷法、インクジェット法などを利用し、表示領域１０６と配線領域１２０上に形成される。この時、開口２１２、２１４内では、樹脂２００の上面は、開口２１２、２１４が存在しない領域における樹脂２００の上面よりも低い位置にあってもよい。

その後、フォトマスク２０４を介して樹脂２００に対して露光を行う。フォトマスク２０４は照射する光を透過する基板２０４aを有し、その上に遮光部２０４ｂと半透光部２０４ｃが設けられるハーフトーンマスク、あるいはグレイトーンマスクである。遮光部２０４ｂと半透光部２０４ｃのいずれも設けられない部分は透光部として機能し、照射光に対する透過率は、例えば７５％以上１００％以下、あるいは８０％以上１００％以下である。遮光部２０４ｂは照射光を遮る領域であり、その透過率は、例えば０％以上５％以下、０％以上２％以下、あるいは０％以上１％以下であり、実質的に０％でもよい。半透光部２０４ｃは照射光を一部透過し、一部を遮る。したがって照射光に対する透過率は、２０％以上６０％以下、３０％以上５０％以下であり、典型的には４０％である。溝１２６を設ける領域に半透光部２０４ｃが重なり、絶縁膜１２４は設けるものの溝１２６を形成しない領域に遮光部２０４ｂが重なり、絶縁膜１２４を形成しない領域に透光部が重なるよう、フォトマスク２０４を配置する。その後露光、現像、焼成を行うことで、図１４（Ａ）に示すように、開口２１２を覆い、アンダーコート１６０、ゲート絶縁膜１６４、層間膜１７４の一部を覆う絶縁膜１２４を得ることができる。焼成時に絶縁膜１２４の一部をリフローさせることで、図１１に示すように、断面において溝１２６の角に丸みを持たせることも可能である。

なお、図８に示すように、溝１２６において基板１０２を露出させる場合には、半透光部２０４ｃを設けず、溝１２６を形成する領域が透光部を介して光照射されるよう、フォトマスク２０４を設計、配置すればよい。

次に、金属膜を基板１０２上に形成し、エッチングを行って成形し、ソース／ドレイン領域１６２ｂに接続されるソース／ドレイン電極１６８、１７０を形成するとともに、配線領域１２０では層間膜１７４や絶縁膜１２４と接する配線１１２を形成する（図１４（Ｂ））。同時に、第１の信号線１３６、第２の信号線１３８、高電位電源線１３０、低電位電源線１３４、電流供給線１３２を形成してもよい。ここまでのプロセスにより、駆動トランジスタＤＲＴや保持容量Ｃｓが形成される。なお、第１の信号線１３６、第２の信号線１３８、高電位電源線１３０、低電位電源線１３４、電流供給線１３２のすべてをソース／ドレイン電極１６８、１７０と同時に形成する必要は無い。例えば層間膜１７４上に電流供給線１３２を形成し、その上に第２の層間膜を形成し、その後、第１の信号線１３６、第２の信号線１３８、高電位電源線１３０、低電位電源線１３４を配線１１２やソース／ドレイン電極１６８、１７０と同時に形成してもよい。

次に平坦化膜１７６を、駆動トランジスタＤＲＴや保持容量Ｃｓなどを覆うように形成する（図１４（Ｂ））。平坦化膜１７６はエポキシ樹脂やアクリル樹脂、ポリイミド、ポリエステル、ポリカルボナートなどの高分子材料を含み、スピンコーティング法、インクジェット法、印刷法、ディップコーティング法などを適用して形成することができる。その後、平坦化膜１７６に対してエッチングを行い、ソース／ドレイン電極１７０に達する開口を形成するとともに、配線領域１２０において不要な平坦化膜１７６を適宜除去し、配線１１２の一部を露出する（図１４（Ｃ））。

引き続き、ソース／ドレイン電極１６８を露出する開口を覆うように接続電極１７８を形成するとともに、付加容量電極１８０を平坦化膜１７６上に形成する（図１４（Ｃ））。この時、保護導電膜１８８が配線１１２上に同時に形成される（図６参照）。接続電極１７８や付加容量電極１８０、保護導電膜１８８は、例えば導電性酸化物をスパッタリングすることで形成することができる。

その後、接続電極１７８や付加容量電極１８０、保護導電膜１８８を覆うように付加容量絶縁膜１８２を形成する（図１５（Ａ）、図６）。付加容量絶縁膜１８２も窒化ケイ素や酸化ケイ素などの無機化合物を含むことができ、ＣＶＤ法やスパッタリング法を適用して形成することができる。付加容量絶縁膜１８２は、接続電極１７８の上面の一部を露出する開口を有する。この開口において、発光素子ＯＬＥＤの画素電極１９０と接続電極１７８の電気的接続が行われる。

次に、接続電極１７８と接するように、かつ、付加容量電極１８０と重なるように、画素電極１９０をスパッタリング法やＣＶＤ法を利用して形成する。（図１５（Ａ））。その後、画素電極１９０の端部を覆うように、隔壁１８４を形成する（図１５（Ｂ））。隔壁１８４はエポキシ樹脂やアクリル樹脂などの高分子材料を用い、スピンコート法やインクジェット法などを利用して形成することができる。隔壁１８４により、画素電極１９０などに起因する段差を吸収し、かつ、隣接する画素１０４の画素電極１９０同士を互いに電気的に絶縁することができる。

次に発光素子ＯＬＥＤのＥＬ層１９２、および対向電極１９４を、画素電極１９０と隔壁１８４を覆うように形成する（図１６（Ａ））。ＥＬ層１９２はインクジェット法や印刷法、あるいは蒸着法などの乾式成膜法を適用して形成される。対向電極１９４もスパッタリング法、あるいは蒸着法を利用して形成することができる。

次にパッシベーション膜１９６を形成する。図５に示すように、パッシベーション膜１９６が三層の構造を有している場合、まず第１の層１９６ａを対向電極１９４を覆うように形成する（図１６（Ａ））。第１の層１９６ａは、例えば窒化ケイ素や酸化ケイ素などの無機材料を含み、ＣＶＤ法やスパッタリング法を適用して形成される。第１の層１９６ａは配線１１２と重なるように設けることができ、また、図示しないが、保護導電膜１８８を覆うように形成してもよい。

引き続き第２の層１９６ｂを形成する。第２の層１９６ｂは、図１６（Ｂ）に示すように、隔壁１８４に起因する凹凸を吸収するよう、また、平坦な面を与えるような厚さで形成してもよい。第２の層１９６ｂは、印刷法やインクジェット法、スピンコート法などによって形成することができる。あるいは、第１実施形態で述べた樹脂の原料となるオリゴマーを減圧下で霧状あるいはガス状にし、これを第１の層１９６ａに吹き付けて、その後オリゴマーを重合することによって第２の層１９６ｂを形成してもよい。第２の層１９６ｂは、端子１２８を覆わないように形成することが好ましい。図１６（Ｂ）に示す例では、第２の層１９６ｂは、その端部が平坦化膜１７６の端部よりも端子１２８から遠くなるよう設けられる。すなわち、第２の層１９６ｂの全体が平坦化膜１７６と重なるよう、第２の層１９６ｂが形成される。

その後、第３の層１９６ｃを第２の層１９６ｂと接するように形成する（図１７）。第３の層１９６ｃは、第１の層１９６ａで使用可能な材料を含むことができ、第１の層１９６ａの形成に適用可能な方法で形成することができる。第３の層１９６ｃも保護導電膜１８８を覆うように形成してもよい。

この後、樹脂マスク２１６を表示領域１０６、および配線領域１２０の一部を覆うように形成し（図１７）、樹脂マスク２１６をマスクとして用い、樹脂マスク２１６から露出した第１の層１９６ａ、第３の層１９６ｃをエッチングにより除去する（図１８）。図示しないが、これにより端子１２８において保護導電膜１８８が露出される。

この後、表示領域１０６や配線領域１２０を覆うように、接着層２１８を介してキャップフィルム２２０を配置する（図１９）。キャップフィルム２２０はポリ（エチレンテレフタレート）、ポリ（エチレンナフタレート）などのポリエステル、ポリエチレンやポリプロピレンなどのポリオレフィン、ポリカーボナート、ポリアクリル酸エステルなどの高分子を含むことができる。キャップフィルム２２０はラミネート法、あるいは湿式成膜法によって形成することができる。キャップフィルム２２０の表面に、ポリフッ化ビニリデン（ＰＶＤＦ）、ポリテトラフルオロエチレンなどの含フッ素高分子フィルム、あるいはポリ塩化ビニリデンなどのガス透過性の低い高分子フィルムを設けてもよい。図示しないが、キャップフィルム２２０は端子１２８を覆わないように形成される。あるいは、キャップフィルム２２０を端子１２８を覆うように形成した後、端子１２８と重なる部分を除去してもよい。

引き続き、支持基板１１８側からレーザー光源やフラッシュランプなどの光源を用いて光照射を行い、支持基板１１８と基板１０２間の接着力を低下させる。その後、図１９の矢印で示す界面、すなわち、支持基板１１８と基板１０２の界面に沿って物理的に支持基板１１８を剥離する。これにより、基板１０２の底面が露出する。

その後、図２０に示すように、任意の構成としてベースフィルム２２２を基板１０２の底面に固定する。ベースフィルム２２２はラミネート法を用いて固定することができる。この時、接着層を用いてもよい。ベースフィルム２２２はキャップフィルム２２０で使用可能な材料を含むことができる。

以上のプロセスにより、可撓性の表示装置１００を製造することができる。

上記説明から理解されるように、表示装置１００は通常の半導体製造プロセスを利用することで作製することができる。したがって、本実施形態を適用することにより、プロセスに大きな負担をかけることなく、信頼性の高い表示装置、可撓性表示装置を提供することが可能である。

本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態の表示装置を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

本明細書においては、開示例として主にＥＬ表示装置の場合を例示したが、他の適用例として、その他の自発光型表示装置、液晶表示装置、あるいは電気泳動素子などを有する電子ペーパ型表示装置など、あらゆるフラットパネル型の表示装置が挙げられる。また、中小型から大型まで、特に限定することなく適用が可能である。

上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。

１００：表示装置、１０２：基板、１０４：画素、１０６：表示領域、１０８：走査線側駆動回路、１１２：配線、１１４：コネクタ、１１８：支持基板、１２０：配線領域、１２２：スペーサ、１２４：絶縁膜、１２６：溝、１２８：端子、１３０：高電位電源線、１３２：電流供給線、１３４：低電位電源線、１３６：第１の信号線、１３８：第２の信号線、１４０：書込制御走査線、１４２：初期化制御走査線、１４４：補正制御走査線、１４６：リセット制御線、１４８：発光制御走査線、１５０：リセット信号線、１６０：アンダーコート、１６２：半導体膜、１６２ａ：チャネル領域、１６２ｂ：ソース／ドレイン領域、１６２ｃ：低濃度不純物領域、１６４：ゲート絶縁膜、１６６：ゲート電極、１６８：ソース／ドレイン電極、１７０：ソース／ドレイン電極、１７２：容量電極、１７４：層間膜、１７６：平坦化膜、１７８：接続電極、１８０：付加容量電極、１８２：付加容量絶縁膜、１８４：隔壁、１８６：開口、１８８：保護導電膜、１９０：画素電極、１９２：ＥＬ層、１９２ａ：ホール輸送層、１９２ｂ：発光層、１９２ｃ：電子輸送層、１９４：対向電極、１９６：パッシベーション膜、１９６ａ：第１の層、１９６ｂ：第２の層、１９６ｃ：第３の層、２００：樹脂、２０４：フォトマスク、２０４ａ：基板、２０４ｂ：遮光部、２０４ｃ：半透光部、２１０：開口、２１２：開口、２１４：開口、２１６：樹脂マスク、２１８：接着層、２２０：キャップフィルム、２２２：ベースフィルム

Claims (20)

1. 表示領域と配線領域を有する基板、
   前記表示領域上の画素、
   前記配線領域上で前記基板と接し、有機化合物を含み、溝を有する絶縁膜、および
   前記絶縁膜の上に位置し、前記絶縁膜と接し、前記表示領域から前記基板の端部へ延伸する配線を有し、
   前記配線は前記溝と交差する表示装置。
2. 前記配線は、前記溝において前記基板と接する、請求項１に記載の表示装置。
3. 前記画素は、ゲート絶縁膜を含むトランジスタを有し、
   前記ゲート絶縁膜は前記配線領域に延伸し、
   前記絶縁膜は前記ゲート絶縁膜の一部を覆う、請求項１に記載の表示装置。
4. 前記表示領域と前記配線領域上にアンダーコートをさらに有し、
   前記絶縁膜は、前記アンダーコートの一部を覆う、請求項３に記載の表示装置。
5. 前記トランジスタはさらに、
   前記ゲート絶縁膜に接するゲート電極、および
   前記ゲート電極と前記ゲート絶縁膜の上に層間膜を有し、
   前記層間膜は前記配線領域に延伸し、
   前記絶縁膜は前記層間膜の一部を覆う、請求項４に記載の表示装置。
6. 前記絶縁膜は第２の溝をさらに有し、
   前記配線は前記第２の溝と交差する、請求項１に記載の表示装置。
7. 前記絶縁膜は第２の溝をさらに有し、
   前記配線は前記第２の溝と交差し、
   前記溝と前記第２の溝の間における前記絶縁膜の厚さは、前記アンダーコートの厚さ、前記ゲート絶縁膜の厚さ、および前記層間膜の厚さの合計よりも小さい、請求項５に記載の表示装置。
8. 前記トランジスタは、前記配線と同一の層内に存在するソース／ドレイン電極をさらに有する、請求項３に記載の表示装置。
9. 表示素子を前記画素内にさらに有する、請求項１に記載の表示装置。
10. 前記配線は、平面視においてジグザグ構造を有する、請求項１に記載の表示装置。
11. 前記表示装置は、前記配線が屈曲した三次元構造を有する、請求項１に記載の表示装置。
12. 表示領域と配線領域を有する基板上に、前記表示領域と前記配線領域と重なるアンダーコートを形成すること、
    前記表示領域の前記アンダーコート上に、半導体膜、ゲート電極、および前記半導体膜と前記ゲート電極に挟まれるゲート絶縁膜を、前記ゲート絶縁膜が前記表示領域から前記配線領域に延伸するように形成すること、
    前記半導体膜、前記ゲート電極、および前記配線領域の前記ゲート絶縁膜と重なる層間膜を形成すること、
    前記アンダーコート、前記ゲート絶縁膜、および前記層間膜を部分的に除去することによって前記配線領域で前記基板を露出させること、
    前記配線領域に、露出した前記基板と接する絶縁膜を形成すること、
    前記絶縁膜に溝を形成すること、および
    前記溝と交差する配線を形成することを含む、表示装置を作製する方法。
13. 前記溝は、前記基板を露出するように形成される、請求項１２に記載の方法。
14. 前記絶縁膜は、前記ゲート絶縁膜の一部を覆うように形成される、請求項１２に記載の方法。
15. 前記絶縁膜は、前記アンダーコートの一部を覆うように形成される、請求項１２に記載の方法。
16. 前記絶縁膜は、前記層間膜の一部を覆うように形成される、請求項１２に記載の方法。
17. 前記溝の形成時、前記絶縁膜に第２の溝を形成することをさらに含む、請求項１２に記載の方法。
18. 前記溝と前記第２の溝の間における前記絶縁膜の厚さは、前記アンダーコートの厚さ、前記ゲート絶縁膜の厚さ、および前記層間膜の厚さの合計よりも小さい、請求項１７に記載の方法。
19. 前記配線の形成時、前記半導体膜と電気的に接続されるソース／ドレイン電極を形成することをさらに含む、請求項１２に記載の方法。
20. 前記ソース／ドレイン電極と電気的に接続される表示素子を形成することをさらに含む、請求項１９に記載の方法。

Images