JP2019092103A - 計装アンプ - Google Patents

Abstract

【課題】オフセット調整機能を有し、且つ、ゲインを大きく取ることを可能とする。【解決手段】入力された差動信号を増幅する差動アンプ１１と、差動アンプ１１に入力される差動信号に含まれるコモンモード成分の電圧をバイアス電圧とし、入力されたオフセット調整信号にバイアスをかけるバイアス電圧生成回路１４と、差動アンプ１１に接続され、バイアス電圧生成回路１４によりバイアスがかけられたオフセット調整信号により、差動アンプ１１に入力される差動信号に含まれるオフセット成分を調整するオフセット調整回路１３とを備え、バイアス電圧生成回路１４に入力されるオフセット調整信号は、互いに極性が異なり絶対値が同一である２つの信号から構成された。【選択図】図１

Description

この発明は、入力された差動信号に含まれるオフセット成分を調整する計装アンプに関する。

計装アンプは、図８に示すように、センサ（トルクセンサ又は圧力センサ等）であるホイートストンブリッジ回路等に接続され、ホイートストンブリッジ回路等から入力された差動信号を増幅する増幅器である。計装アンプは、コモンモード成分を除去して信号成分のみを増幅するため、原理的にコモンモードが発生するホイートストンブリッジ回路への接続に適している。この計装アンプは、差動アンプ及びシングルエンドアンプを備えている。

特開２０１７−１３０７４３号公報

一方、トルクセンサは、スマートロボットの力制御に使用されるが、トルクセンサの組立又はスマートロボットの組立の際に生じる応力の影響を受ける。その結果、トルクセンサにより検出されるトルクが、実際のトルクより大きくなり、すなわちオフセットが大きくなる。
これに対し、ホイートストンブリッジ回路等から入力された差動信号に含まれるオフセット成分を計装アンプで調整する場合、図９に示すように、一般的に、シングルエンドアンプにオフセット調整回路を接続する方法が取られる。この場合、差動アンプで信号成分と共にオフセット成分も増幅されるため、計装アンプのゲインをあまり大きく取れないという課題がある。

この発明は、上記のような課題を解決するためになされたもので、オフセット調整機能を有し、且つ、ゲインを大きく取ることが可能な計装アンプを提供することを目的としている。

この発明に係る計装アンプは、入力された差動信号を増幅する差動アンプと、差動アンプに入力される差動信号に含まれるコモンモード成分の電圧をバイアス電圧とし、入力されたオフセット調整信号にバイアスをかけるバイアス電圧生成回路と、差動アンプに接続され、バイアス電圧生成回路によりバイアスがかけられたオフセット調整信号により、差動アンプに入力される差動信号に含まれるオフセット成分を調整するオフセット調整回路とを備え、バイアス電圧生成回路に入力されるオフセット調整信号は、互いに極性が異なり絶対値が同一である２つの信号から構成されたことを特徴とする。

この発明によれば、上記のように構成したので、オフセット調整機能を有し、且つ、ゲインを大きく取ることが可能である。

この発明の実施の形態１に係る計装アンプの構成例を示す図である。 この発明の実施の形態１に係る計装アンプによるオフセット調整の原理を説明するための回路図である。 この発明の実施の形態１に係る計装アンプが接続されるホイートストンブリッジ回路の等価回路を示す図である。 この発明の実施の形態１に係る計装アンプによるオフセット調整のシミュレーション結果例を示す図である（オフセット調整信号を均等に分割しない場合）。 この発明の実施の形態１に係る計装アンプによるオフセット調整のシミュレーション結果例を示す図である（オフセット調整信号を均等に分割した場合）。 この発明の実施の形態１に係る計装アンプの別の構成例を示す図である。 この発明の実施の形態１に係る計装アンプの別の構成例を示す図である。 従来の計装アンプの構成を示す図である。 従来の計装アンプにオフセット調整機能を追加した場合の構成を示す図である。

以下、この発明の実施の形態について図面を参照しながら詳細に説明する。
実施の形態１．
図１はこの発明の実施の形態１に係る計装アンプ（増幅器）１の構成例を示す図である。図１では、計装アンプ１が接続されるホイートストンブリッジ回路２も図示されている。
計装アンプ１は、センサ（トルクセンサ又は圧力センサ等）であるホイートストンブリッジ回路２等に接続され、ホイートストンブリッジ回路２等から入力された差動信号に対し、コモンモード成分を除去して信号成分の増幅を行う。また、計装アンプ１は、差動信号に含まれるオフセット成分を調整する機能も有している。以下では、計装アンプ１がホイートストンブリッジ回路２に接続された場合を示す。この計装アンプ１は、図１に示すように、差動アンプ１１、差動ＡＤＣ１２、オフセット調整回路１３及びバイアス電圧生成回路１４を備えている。

差動アンプ１１は、ホイートストンブリッジ回路２から入力された差動信号を増幅する。この差動アンプ１１は、オペアンプ１１０１，１１０２、帰還抵抗１１０３，１１０４及びゲイン設定抵抗１１０５を有している。

オペアンプ１１０１は、非反転入力端子が、ホイートストンブリッジ回路２が有する一対の出力端子のうちの一方に接続されている。なお、オペアンプ１１０１の非反転入力端子に入力される信号の電圧をＶｉ１とし、オペアンプ１１０１の出力端子から出力される信号の電圧をＶｏ１とする。

オペアンプ１１０２は、非反転入力端子が、ホイートストンブリッジ回路２が有する一対の出力端子のうちの他方に接続されている。なお、オペアンプ１１０２の非反転入力端子に入力される信号の電圧をＶｉ２とし、オペアンプ１１０２の出力端子から出力される信号の電圧をＶｏ２とする。

帰還抵抗１１０３は、一端がオペアンプ１１０１の反転入力端子に接続され、他端がオペアンプ１１０１の出力端子に接続されている。なお、帰還抵抗１１０３の抵抗値をＲｆとする。

帰還抵抗１１０４は、一端がオペアンプ１１０２の反転入力端子に接続され、他端がオペアンプ１１０２の出力端子に接続されている。なお、帰還抵抗１１０４の抵抗値をＲｆとする。

ゲイン設定抵抗１１０５は、一端がオペアンプ１１０１の反転入力端子及び帰還抵抗１１０３の一端に接続され、他端がオペアンプ１１０２の反転入力端子及び帰還抵抗１１０４の一端に接続されている。なお、ゲイン設定抵抗１１０５の抵抗値をＲｇとする。

差動ＡＤＣ（アナログデジタルコンバータ）１２は、差動アンプ１１から入力された差動信号を差分信号に変換する。差動ＡＤＣ１２は、非反転入力端子がオペアンプ１１０１の出力端子及び帰還抵抗１１０３の他端に接続され、反転入力端子がオペアンプ１１０２の出力端子及び帰還抵抗１１０４の他端に接続されている。

オフセット調整回路１３は、差動アンプ１１に接続され、入力されたオフセット調整信号により、ホイートストンブリッジ回路２から差動アンプ１１に入力される差動信号に含まれるオフセット成分を調整する。このオフセット調整回路１３は、調整抵抗１３０１，１３０２を有している。

調整抵抗１３０１は、一端がオペアンプ１１０１の反転入力端子、帰還抵抗１１０３の一端及びゲイン設定抵抗１１０５の一端に接続されている。なお、調整抵抗１３０１の他端に入力される信号の電圧をＶｔ１とし、調整抵抗１３０１の抵抗値をＲｔとする。

調整抵抗１３０２は、一端がオペアンプ１１０２の反転入力端子、帰還抵抗１１０４の一端及びゲイン設定抵抗１１０５の他端に接続されている。なお、調整抵抗１３０２の他端に入力される信号の電圧をＶｔ２とし、調整抵抗１３０２の抵抗値をＲｔとする。

この調整抵抗１３０１に入力される信号及び調整抵抗１３０２に入力される信号は、差動信号であるオフセット調整信号を構成する。このオフセット調整信号の電圧は、ホイートストンブリッジ回路２から入力される差動信号に含まれるオフセット成分の電圧の３倍である。

バイアス電圧生成回路１４は、ホイートストンブリッジ回路２から差動アンプ１１に入力される差動信号に含まれるコモンモード成分の電圧をバイアス電圧とし、オフセット調整回路１３に入力されるオフセット調整信号にバイアスをかける。このバイアス電圧生成回路１４は、オペアンプ１４０１〜１４０４及び抵抗１４０５〜１４１１を有している。

オペアンプ１４０１は、非反転入力端子が、ホイートストンブリッジ回路２が有する一対の出力端子のうちの一方に接続され、反転入力端子が出力端子に接続されている。
オペアンプ１４０２は、非反転入力端子が、ホイートストンブリッジ回路２が有する一対の出力端子のうちの他方に接続され、反転入力端子が出力端子に接続されている。

抵抗１４０５は、一端がオペアンプ１４０１の出力端子に接続されている。
抵抗１４０６は、一端がオペアンプ１４０２の出力端子に接続されている。
抵抗１４０７は、一端が抵抗１４０５の他端及び抵抗１４０６の他端に接続され、他端がグランドに接続されている。

オペアンプ１４０３は、非反転入力端子が抵抗１４０５の他端、抵抗１４０６の他端及び抵抗１４０７の一端に接続され、出力端子が調整抵抗１３０１の他端に接続されている。
オペアンプ１４０４は、非反転入力端子が抵抗１４０５の他端、抵抗１４０６の他端及び抵抗１４０７の一端に接続され、出力端子が調整抵抗１３０２の他端に接続されている。

抵抗１４０８は、一端がオペアンプ１４０３の反転入力端子に接続され、他端が調整抵抗１３０１の他端及びオペアンプ１４０３の出力端子に接続されている。
抵抗１４０９は、一端がオペアンプ１４０４の反転入力端子に接続され、他端が調整抵抗１３０２の他端及びオペアンプ１４０４の出力端子に接続されている。

抵抗１４１０は、一端がオペアンプ１４０３の反転入力端子及び抵抗１４０８の一端に接続されている。なお、抵抗１４１０の他端に入力される信号の電圧をＶｔ１’とする。
抵抗１４１１は、一端がオペアンプ１４０４の反転入力端子及び抵抗１４０９の一端に接続されている。なお、抵抗１４１１の他端に入力される信号の電圧をＶｔ２’とする。

この抵抗１４１０に入力される信号及び抵抗１４１１に入力される信号は、差動信号であるオフセット調整信号を構成する。また、抵抗１４１０に入力される信号及び抵抗１４１１に入力される信号は、互いに極性が異なり絶対値が同一（略同一の意味を含む）である。このオフセット調整信号の電圧は、ホイートストンブリッジ回路２から入力される差動信号に含まれるオフセット成分の電圧の３倍である。
なお、抵抗１４１０に入力される信号及び抵抗１４１１に入力される信号は、例えば、図９に示されるようなトリマ抵抗を用いて生成してもよいし、ＤＡＣ（デジタルアナログコンバータ）を用いて生成してもよい。

次に、上記のように構成された計装アンプ１によるオフセット調整の原理について、図２を参照しながら説明する。図２に示す計装アンプ１では、差動ＡＤＣ１２及びバイアス電圧生成回路１４の図示を省略している。
この図２に示すように、帰還抵抗１１０３を流れる電流をＩｆ１とし、ゲイン設定抵抗１１０５を流れる電流をＩｇ１とし、調整抵抗１３０１を流れる電流をＩｔ１とする。また、帰還抵抗１１０４を流れる電流をＩｆ２とし、調整抵抗１３０２を流れる電流をＩｔ２とする。

まず、図２に示すａ点についての回路方程式を解くと、下式（１）〜（４）が得られる。
Ｉｆ１＝−（Ｉｔ１＋Ｉｇ１） （１）
Ｉｆ１＝（Ｖｏ１−Ｖｉ１）／Ｒｆ （２）
Ｉｔ１＝（Ｖｔ１−Ｖｉ１）／Ｒｔ （３）
Ｉｇ１＝（Ｖｉ２−Ｖｉ１）／Ｒｇ （４）

式（１）に対し、式（２）〜（４）を代入すると、下式（５），（６）を経て、下式（７）が得られる。
（Ｖｏ１−Ｖｉ１）／Ｒｆ＝−｛（Ｖｔ１−Ｖｉ１）／Ｒｔ＋（Ｖｉ２−Ｖｉ１）／Ｒｇ｝ （５）
（Ｖｏ１−Ｖｉ１）＝−Ｒｆ×｛（Ｖｔ１−Ｖｉ１）／Ｒｔ＋（Ｖｉ２−Ｖｉ１）／Ｒｇ｝
＝−｛（Ｒｆ／Ｒｔ）×（Ｖｔ１−Ｖｉ１）＋（Ｒｆ／Ｒｇ）×（Ｖｉ２−Ｖｉ１）｝ （６）
Ｖｏ１＝Ｖｉ１−（Ｒｆ／Ｒｔ）×Ｖｔ１＋（Ｒｆ／Ｒｔ）×Ｖｉ１−（Ｒｆ／Ｒｇ）×Ｖｉ２＋（Ｒｆ／Ｒｇ）×Ｖｉ１ （７）

式（７）を更に整理すると、下式（８）が得られる。
Ｖｏ１＝｛１＋（Ｒｆ／Ｒｔ）＋（Ｒｆ／Ｒｇ）｝×Ｖｉ１−（Ｒｆ／Ｒｇ）×Ｖｉ２−（Ｒｆ／Ｒｔ）×Ｖｔ１ （８）

図２に示すｂ点についても同様に回路方程式を解いて整理すると、下式（９）が得られる。
Ｖｏ２＝｛１＋（Ｒｆ／Ｒｔ）＋（Ｒｆ／Ｒｇ）｝×Ｖｉ２−（Ｒｆ／Ｒｇ）×Ｖｉ１−（Ｒｆ／Ｒｔ）×Ｖｔ２ （９）

ここで、最終的に必要な出力信号は電圧Ｖｏ１と電圧Ｖｏ２との差であるため、式（８），（９）の差分を取ると、下式（１０）が得られる。
Ｖｏ１−Ｖｏ２＝｛｛１＋（Ｒｆ／Ｒｔ）＋（Ｒｆ／Ｒｇ）｝×Ｖｉ１−（Ｒｆ／Ｒｇ）×Ｖｉ２−（Ｒｆ／Ｒｔ）×Ｖｔ１｝−｛｛１＋（Ｒｆ／Ｒｔ）＋（Ｒｆ／Ｒｇ）｝×Ｖｉ２−（Ｒｆ／Ｒｇ）×Ｖｉ１−（Ｒｆ／Ｒｔ）×Ｖｔ２｝（１０）

式（１０）を整理すると、下式（１１）が得られる。
Ｖｏ１−Ｖｏ２＝｛１＋２×（Ｒｆ／Ｒｇ）＋（Ｒｆ／Ｒｔ）｝×Ｖｉ１−｛１＋２×（Ｒｆ／Ｒｇ）＋（Ｒｆ／Ｒｔ）｝×Ｖｉ２−（Ｒｆ／Ｒｔ）×（Ｖｔ１−Ｖｔ２）
＝｛１＋２×（Ｒｆ／Ｒｇ）＋（Ｒｆ／Ｒｔ）｝×（Ｖｉ１−Ｖｉ２）−（Ｒｆ／Ｒｔ）×（Ｖｔ１−Ｖｔ２） （１１）

ここで、Ｒｔ＝Ｒｇとすると、式（１１）は下式（１２）となる。
Ｖｏ１−Ｖｏ２＝｛１＋３×（Ｒｆ／Ｒｇ）｝×（Ｖｉ１−Ｖｉ２）−（Ｒｆ／Ｒｇ）×（Ｖｔ１−Ｖｔ２） （１２）

次に、ホイートストンブリッジ回路２から差動アンプ１１に入力される差動信号について、図３に示すホイートストンブリッジ回路２の等価回路を参照しながら考える。
図３において、Ｖｓ１，Ｖｓ２は差動アンプ１１に入力される差動信号に含まれる信号成分の電圧を表し、Ｖｏｆｆは当該差動信号に含まれるオフセット成分の電圧を表し、Ｖｃｏｍは当該差動信号に含まれるコモンモード成分の電圧を表す。
ここで、差動アンプ１１に入力される差動信号の電圧Ｖｉ１，Ｖｉ２はそれぞれ下式（１３），（１４）で表される。
Ｖｉ１＝Ｖｓ１＋Ｖｏｆｆ＋Ｖｃｏｍ （１３）
Ｖｉ２＝Ｖｓ２＋Ｖｃｏｍ （１４）

式（１２）に式（１３），（１４）を代入すると、下式（１５）が得られる。
Ｖｏ１−Ｖｏ２＝｛１＋３×（Ｒｆ／Ｒｇ）｝×｛（Ｖｓ１＋Ｖｏｆｆ＋Ｖｃｏｍ）−（Ｖｓ２＋Ｖｃｏｍ）｝−（Ｒｆ／Ｒｇ）×（Ｖｔ１−Ｖｔ２）
＝｛１＋３×（Ｒｆ／Ｒｇ）｝×｛（Ｖｓ１−Ｖｓ２）＋Ｖｏｆｆ｝−（Ｒｆ／Ｒｇ）×（Ｖｔ１−Ｖｔ２）
＝｛１＋３×（Ｒｆ／Ｒｇ）｝×（Ｖｓ１−Ｖｓ２）＋｛１＋３×（Ｒｆ／Ｒｇ）｝×Ｖｏｆｆ−（Ｒｆ／Ｒｇ）×（Ｖｔ１−Ｖｔ２） （１５）

式（１５）はオフセット調整前の差動アンプ１１から出力される差動信号を示している。そして、式（１５）では、｛１＋３×（Ｒｆ／Ｒｇ）｝×Ｖｏｆｆのように、オフセット成分が増幅されている。そこで、オフセット調整回路１３を用いて下式（１６）で表される電圧（Ｖｔ１−Ｖｔ２）のオフセット調整信号を差動アンプ１１に注入する。
（Ｖｔ１−Ｖｔ２）＝３×Ｖｏｆｆ （１６）

すなわち、式（１５）に式（１６）を代入することで下式（１７）が得られる。よって、計装アンプ１は、差動アンプ１１に入力される差動信号に対し、オフセット成分は増幅せずに信号成分のみを増幅することができる。
Ｖｏ１−Ｖｏ２＝｛１＋３×（Ｒｆ／Ｒｇ）｝×（Ｖｓ１−Ｖｓ２）＋｛１＋３×（Ｒｆ／Ｒｇ）｝×Ｖｏｆｆ−３×（Ｒｆ／Ｒｇ）×Ｖｏｆｆ
＝｛１＋３×（Ｒｆ／Ｒｇ）｝×（Ｖｓ１−Ｖｓ２）＋Ｖｏｆｆ （１７）

また、オフセット調整回路１３を用いることで、下式（１８），（１９）に示すように、従来の計装アンプに対してゲインを大きくすることができる。なお、式（１８），（１９）において、Ｇ１は実施の形態１に係る計装アンプ１におけるゲインを表し、Ｇ２は従来の計装アンプにおけるゲインを表す。
Ｇ１＝１＋３×（Ｒｆ／Ｒｇ） （１８）
Ｇ２＝１＋２×（Ｒｆ／Ｒｇ） （１９）

一方、オフセット調整回路１３に入力されるオフセット調整信号は、式（１６）を満足していればどのような値でもよいわけではない。

式（７）を変形することで、下式（２０）が得られる。
Ｖｏ１＝Ｖｉ１−（Ｒｆ／Ｒｇ）×（Ｖｉ２−Ｖｉ１）−（Ｒｆ／Ｒｔ）×（Ｖｔ１−Ｖｉ１） （２０）
この式（２０）から、（Ｖｔ１−Ｖｉ１）の値が大きいと、オペアンプ１１０１から出力される信号の電圧Ｖｏ１が飽和する可能性があることが分かる。オペアンプ１１０２から出力される信号の電圧Ｖｏ２についても同様である。

そこで、バイアス電圧生成回路１４を用い、ホイートストンブリッジ回路２から差動アンプ１１に入力される差動信号に含まれるコモンモード成分の電圧をバイアス電圧とし、オフセット調整回路１３に入力されるオフセット調整信号にバイアスをかける。この際、バイアス電圧生成回路１４において、抵抗１４０５〜１４１１の抵抗値を最適化することで、下式（２１），（２２）で表される電圧Ｖｔ１，Ｖｔ２を得る。これにより、（Ｖｔ１−Ｖｉ１）及び（Ｖｔ２−Ｖｉ２）を小さくさせることができ、差動アンプ１１から出力される信号の電圧Ｖｏ１，Ｖｏ２の飽和を回避することができる。なお、式（２１），（２２）においてＶＢはバイアス電圧であり、下式（２３）で表される。
Ｖｔ１＝ＶＢ−Ｖｔ１’ （２１）
Ｖｔ２＝ＶＢ−Ｖｔ２’ （２２）
ＶＢ＝（Ｖｉ１＋Ｖｉ２）／２ （２３）

このように、オフセット調整回路１３及びバイアス電圧生成回路１４を用いて式（１６），（２１），（２２）を満足する電圧のオフセット調整信号を差動アンプ１１に入力することで、差動アンプ１１に入力される差動信号に含まれるオフセット成分は増幅せずに信号成分のみを増幅できる。一方、オフセット調整信号の入力方法を工夫することで、ゲインを更に大きく取ることができる。

以下では、説明を簡略化するため、差動アンプ１１に入力される差動信号に含まれる信号成分については省略する。すなわち、式（１３），（１４）は下式（２４），（２５）のようになる。
Ｖｉ１＝Ｖｏｆｆ＋Ｖｃｏｍ（２４）
Ｖｉ２＝Ｖｃｏｍ （２５）

また、式（２３）に式（２４），（２５）を代入すると、下式（２６）が得られる。
ＶＢ＝（Ｖｉ１＋Ｖｉ２）／２＝Ｖｃｏｍ＋（Ｖｏｆｆ／２） （２６）

また、式（２１），（２２）に式（２６）を代入すると、下式（２７），（２８）が得られる。
Ｖｔ１＝｛Ｖｃｏｍ＋（Ｖｏｆｆ／２）｝−Ｖｔ１’ （２７）
Ｖｔ２＝｛Ｖｃｏｍ＋（Ｖｏｆｆ／２）｝−Ｖｔ２’ （２８）

そして、式（８）に、式（２４），（２５），（２７）を代入すると、下式（２９）が得られる。
Ｖｏ１＝｛１＋（Ｒｆ／Ｒｔ）＋（Ｒｆ／Ｒｇ）｝×（Ｖｏｆｆ＋Ｖｃｏｍ）−（Ｒｆ／Ｒｇ）×Ｖｃｏｍ−（Ｒｆ／Ｒｔ）×｛｛Ｖｃｏｍ＋（Ｖｏｆｆ／２）｝−Ｖｔ１’｝
＝｛１＋（Ｒｆ／Ｒｔ）＋（Ｒｆ／Ｒｇ）｝×Ｖｏｆｆ＋｛１＋（Ｒｆ／Ｒｔ）｝×Ｖｃｏｍ−（Ｒｆ／Ｒｔ）×Ｖｃｏｍ−（Ｒｆ／Ｒｔ）×（Ｖｏｆｆ／２）＋（Ｒｆ／Ｒｔ）×Ｖｔ１’
＝｛１＋（１／２）×（Ｒｆ／Ｒｔ）＋（Ｒｆ／Ｒｇ）｝×Ｖｏｆｆ＋Ｖｃｏｍ＋（Ｒｆ／Ｒｔ）×Ｖｔ１’ （２９）

ここで、Ｒｇ＝Ｒｔ＝Ｒとおくと、式（２９）は下式（３０）となる。
Ｖｏ１＝｛１＋（１／２）×（Ｒｆ／Ｒ）＋（Ｒｆ／Ｒ）｝×Ｖｏｆｆ＋Ｖｃｏｍ＋（Ｒｆ／Ｒ）×Ｖｔ１’
＝｛１＋（３／２）×（Ｒｆ／Ｒ）｝×Ｖｏｆｆ＋Ｖｃｏｍ＋（Ｒｆ／Ｒ）×Ｖｔ１’ （３０）

同様に、式（９）に、式（２４），（２５），（２８）を代入すると、下式（３１）が得られる。
Ｖｏ２＝｛１＋（Ｒｆ／Ｒｔ）＋（Ｒｆ／Ｒｇ）｝×Ｖｃｏｍ−（Ｒｆ／Ｒｇ）×（Ｖｏｆｆ＋Ｖｃｏｍ）−（Ｒｆ／Ｒｔ）×｛｛Ｖｃｏｍ＋（Ｖｏｆｆ／２）｝−Ｖｔ２’｝
＝｛１＋（Ｒｆ／Ｒｔ）｝×Ｖｃｏｍ−（Ｒｆ／Ｒｇ）×Ｖｏｆｆ−（Ｒｆ／Ｒｔ）×Ｖｃｏｍ−（Ｒｆ／Ｒｔ）×（Ｖｏｆｆ／２）＋（Ｒｆ／Ｒｔ）×Ｖｔ２’
＝Ｖｃｏｍ−｛（Ｒｆ／Ｒｇ）＋（１／２）×（Ｒｆ／Ｒｔ）｝×Ｖｏｆｆ＋（Ｒｆ／Ｒｔ）×Ｖｔ２’ （３１）

ここで、Ｒｇ＝Ｒｔ＝Ｒとおくと、式（３１）は下式（３２）となる。
Ｖｏ２＝Ｖｃｏｍ−｛（Ｒｆ／Ｒ）＋（１／２）×（Ｒｆ／Ｒ）｝×Ｖｏｆｆ＋（Ｒｆ／Ｒ）×Ｖｔ２’
＝Ｖｃｏｍ−（３／２）×（Ｒｆ／Ｒ）×Ｖｏｆｆ＋（Ｒｆ／Ｒ）×Ｖｔ２’ （３２）

ここで、式（１６）を満足するように、例えば、電圧Ｖｔ１’＝０とし、電圧Ｖｔ２’＝３×Ｖｏｆｆとしたとする。この場合、式（３０），（３２）は下式（３３），（３４）となり、差動アンプ１１から出力される信号の電圧Ｖｏ１，Ｖｏ２に、オフセット成分を増幅した電圧が重畳してしまう。
Ｖｏ１＝（１＋（３／２）×（Ｒｆ／Ｒ））×Ｖｏｆｆ＋Ｖｃｏｍ （３３）
Ｖｏ２＝Ｖｃｏｍ−（３／２）×（Ｒｆ／Ｒ）×Ｖｏｆｆ＋３×（Ｒｆ／Ｒ）×Ｖｏｆｆ
＝（３／２）×（Ｒｆ／Ｒ）×Ｖｏｆｆ＋Ｖｃｏｍ （３４）

そして、式（３３），（３４）の差分（Ｖｏ１−Ｖｏ２）を取るとオフセット成分が調整されることになるが、そもそも電圧Ｖｏ１，Ｖｏ２の出力レンジが狭くなるため、あまりゲインを大きく取ることができない。

そこで、オフセット調整信号を均等（略均等の意味を含む）に分割し、電圧Ｖｔ１’，Ｖｔ２’を互いに極性が異なり絶対値が同一である値とする。すなわち、電圧Ｖｔ１’，Ｖｔ２’を、下式（３５），（３６）を満足する値とする。
Ｖｔ１’＝−（３／２）×Ｖｏｆｆ （３５）
Ｖｔ２’＝（３／２）×Ｖｏｆｆ （３６）

これにより、式（３０），（３２）は下式（３７），（３８）となり、差動アンプ１１から出力される信号の電圧Ｖｏ１，Ｖｏ２から、オフセット成分を増幅した電圧を調整できる。これにより、オフセット調整信号を均等に分割しない場合に対し、ゲインを大きく取ることができる。
Ｖｏ１＝｛１＋（３／２）×（Ｒｆ／Ｒ）｝×Ｖｏｆｆ＋Ｖｃｏｍ−（３／２）×（Ｒｆ／Ｒ）×Ｖｏｆｆ
＝Ｖｏｆｆ＋Ｖｃｏｍ（３７）
Ｖｏ２＝Ｖｃｏｍ−（３／２）×（Ｒｆ／Ｒ）×Ｖｏｆｆ＋（３／２）×（Ｒｆ／Ｒ）×Ｖｏｆｆ
＝Ｖｃｏｍ （３８）

この発明の実施の形態１に係る計装アンプ１によるオフセット調整のシミュレーション結果例を図４，５に示す。図４はオフセット調整信号を均等に分割しない場合を示し、図５はオフセット調整信号を均等に分割した場合を示している。ここでは、差動アンプ１１に入力される差動信号を３０ｍＶｐｐの１ＫＨｚ正弦波とし、当該差動信号に含まれるオフセット成分の電圧を１００ｍＶとし、当該差動信号に含まれるコモンモード成分の電圧を２．５Ｖとし、計装アンプ１のゲインを４６倍としている。オフセット成分の電圧が１００ｍＶであるため、式（１６）から、３００ｍＶのオフセット調整信号を注入している。なお図４，５において、符号４０１，５０１が差動アンプ１１に入力される差動信号を示し、符号４０２，５０２がオフセット成分の電圧を示し、符号４０３，５０３が電圧Ｖｏ１を示し、符号４０４，５０４が電圧Ｖｏ２を示し、符号４０５，５０５が差動アンプ１１から出力される差動信号を示している。

図４に示すように、オフセット調整信号を均等に分割しない場合には、電圧Ｖｏ１，Ｖｏ２に、オフセット成分を増幅した電圧が重畳してしまい、電源電圧付近（＋５Ｖ）で飽和してアンプとして機能していないことがわかる。
それに対し、図５に示すように、オフセット調整信号を均等に分割した場合には、電圧Ｖｏ１，Ｖｏ２に、オフセット成分を増幅した電圧がなく、コモンモード付近（＋２．５Ｖ）で変化するため、アンプとして正常に機能している。また、飽和電圧までまだ余裕があるため、更にゲインを大きく取ることができる。

なお、差動信号に含まれるコモンモード成分の電圧をバイアス電圧とする方法としては、図１に示す回路に限らず、例えば図６に示す回路を用いてもよい。なお図６では、差動ＡＤＣ１２の図示を省略している。
図６では、図１に示す計装アンプ１からオペアンプ１４０１及び抵抗１４０５を取除いている。

以上のように、この実施の形態１によれば、入力された差動信号を増幅する差動アンプ１１と、差動アンプ１１に入力される差動信号に含まれるコモンモード成分の電圧をバイアス電圧とし、入力されたオフセット調整信号にバイアスをかけるバイアス電圧生成回路１４と、差動アンプ１１に接続され、バイアス電圧生成回路１４によりバイアスがかけられたオフセット調整信号により、差動アンプ１１に入力される差動信号に含まれるオフセット成分を調整するオフセット調整回路１３とを備え、バイアス電圧生成回路１４に入力されるオフセット調整信号は、互いに極性が異なり絶対値が同一である２つの信号から構成されたので、差動アンプ１１に入力された差動信号に対し、オフセット成分は増幅せずに信号成分のみを増幅可能となる。また、実施の形態１に係る計装アンプ１では、差動アンプ１１にオフセット調整回路１３を接続することで、従来のようにシングルエンドアンプにオフセット調整回路を接続した場合に対し、ゲインを大きく取ることが可能となる。更に、オフセット調整信号が均等に分割されることで、ゲインを更に大きく取ることが可能となる。

また、差動アンプ１１の後段に差動ＡＤＣ１２を接続することで、従来のようなシングルエンドアンプを省略することができる。これにより、差動信号のまま処理を行うことができ、耐ノイズ性能が向上する。

なお図１では、差動ＡＤＣ１２を用いた場合を示しているが、これに限らず、図７に示すように、差動ＡＤＣ１２に代えてシングルエンドアンプ１５を用いてもよい。
シングルエンドアンプ１５は、差動アンプ１１から入力された差動信号をシングルエンド信号に変換する。このシングルエンドアンプ１５は、オペアンプ１５０１、入力抵抗１５０２〜１５０４及び帰還抵抗１５０５を有している。

入力抵抗１５０２は、一端がオペアンプ１１０１の出力端子及び帰還抵抗１１０３の他端に接続され、他端がオペアンプ１５０１の非反転入力端子に接続されている。
入力抵抗１５０３は、一端がオペアンプ１１０２の出力端子及び帰還抵抗１１０４の他端に接続され、他端がオペアンプ１５０１の反転入力端子に接続されている。

入力抵抗１５０４は、一端がオペアンプ１５０１の非反転入力端子及び入力抵抗１５０２の他端に接続され、他端がグランドに接続されている。
帰還抵抗１５０５は、一端がオペアンプ１５０１の反転入力端子及び入力抵抗１５０３の他端に接続され、他端がオペアンプ１５０１の出力端子に接続されている。

なお図７に示すバイアス電圧生成回路１４を図６に示すバイアス電圧生成回路１４に変更してもよい。

なお、本願発明はその発明の範囲内において、実施の形態の任意の構成要素の変形、もしくは実施の形態の任意の構成要素の省略が可能である。

１ 計装アンプ
２ ホイートストンブリッジ回路
１１ 差動アンプ
１２ 差動ＡＤＣ
１３ オフセット調整回路
１４ バイアス電圧生成回路
１５ シングルエンドアンプ
１１０１，１１０２ オペアンプ
１１０３，１１０４ 帰還抵抗
１１０５ ゲイン設定抵抗
１３０１，１３０２ 調整抵抗
１４０１〜１４０４ オペアンプ
１４０５〜１４１１ 抵抗
１５０１ オペアンプ
１５０２〜１５０４ 入力抵抗
１５０５ 帰還抵抗

Claims (3)

1. 入力された差動信号を増幅する差動アンプと、
   前記差動アンプに入力される差動信号に含まれるコモンモード成分の電圧をバイアス電圧とし、入力されたオフセット調整信号にバイアスをかけるバイアス電圧生成回路と、
   前記差動アンプに接続され、前記バイアス電圧生成回路によりバイアスがかけられたオフセット調整信号により、前記差動アンプに入力される差動信号に含まれるオフセット成分を調整するオフセット調整回路とを備え、
   前記バイアス電圧生成回路に入力されるオフセット調整信号は、互いに極性が異なり絶対値が同一である２つの信号から構成された
   ことを特徴とする増幅器。
2. 前記バイアス電圧生成回路に入力されるオフセット調整信号の電圧は、前記差動アンプに入力される差動信号に含まれるオフセット成分の電圧の３倍である
   ことを特徴とする請求項１記載の増幅器。
3. 前記差動アンプにより増幅された差動信号を差分信号に変換する差動アナログデジタルコンバータを備えた
   ことを特徴とする請求項１又は請求項２記載の増幅器。

Images