[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2019057873A - 固体撮像素子及び電子機器 - Google Patents

固体撮像素子及び電子機器 Download PDF

Info

Publication number
JP2019057873A
JP2019057873A JP2017182192A JP2017182192A JP2019057873A JP 2019057873 A JP2019057873 A JP 2019057873A JP 2017182192 A JP2017182192 A JP 2017182192A JP 2017182192 A JP2017182192 A JP 2017182192A JP 2019057873 A JP2019057873 A JP 2019057873A
Authority
JP
Japan
Prior art keywords
unit
signal
pixel
analog
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017182192A
Other languages
English (en)
Inventor
崇 馬上
Takashi Magami
崇 馬上
洋介 植野
Yosuke Ueno
洋介 植野
知憲 山下
Tomonori Yamashita
知憲 山下
一徳 長谷部
Kazunori Hasebe
一徳 長谷部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2017182192A priority Critical patent/JP2019057873A/ja
Priority to PCT/JP2018/032757 priority patent/WO2019058959A1/ja
Priority to US16/647,048 priority patent/US11418749B2/en
Priority to CN201880059215.7A priority patent/CN111095917B/zh
Publication of JP2019057873A publication Critical patent/JP2019057873A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H01L27/14603—
    • H01L27/14609—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H01L27/14634—

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】アナログ−デジタル変換も含めた実質的な画素信号の読出し時間を短縮することができる固体撮像素子、及び、当該固体撮像素子を有する電子機器を提供する。【解決手段】本開示の固体撮像素子は、光電変換部を含む複数の単位画素が行列状に配置された画素アレイ部、画素アレイ部の列配列に対応して設けられた垂直信号線を通して単位画素から出力される画素信号のレベル調整を行うアンプ部、アンプ部を経た画素信号をサンプリングし、保持するサンプル＆ホールド部、及び、サンプル＆ホールド部から出力される画素信号をデジタル信号に変換するアナログ−デジタル変換部を備える。そして、サンプル＆ホールド部は、画素信号を保持する少なくとも３個の容量を有し、一の容量への画素信号の取込みと、あらかじめ他の容量に取り込んでいる画像信号のアナログ−デジタル変換部への出力とを並行して行う。【選択図】 図８

Description

本開示は、固体撮像素子及び電子機器に関する。
固体撮像素子において、単位画素から出力されるアナログの画素信号をデジタル信号に変換するアナログ−デジタル変換部のアナログ−デジタル変換器として、例えば、シングルスロープ型のアナログ−デジタル変換器を用いることができる。シングルスロープ型のアナログ−デジタル変換器では、１回分の画素信号の読出し及びアナログ−デジタル変換時間を１ＡＤ時間とするとき、１ＡＤ時間の殆どが、単位画素からの入力信号のセトリング時間、及び、アナログ−デジタル変換器のカウンタのカウント時間で占められる。
従来、アナログ−デジタル変換部の前段に、ＡＧＣ（Adaptive Gain Control あるいは Automatic Gain Control）機能を持つカラムアンプ部を配置することで、１ＡＤ時間の短縮化を図っていた（例えば、非特許文献１参照）。この非特許文献１に記載の従来技術では、アナログ−デジタル変換部の分解能を下げても、最終的な分解能を保つことができるため、アナログ−デジタル変換部の分解能を下げることができる。従って、シングルスロープ型のアナログ−デジタル変換器では、特に信号レベルのカウント時間を短縮できるため１ＡＤ時間を短縮できる。
An APS-H-Size 250Mpixel CMOS image sensor using column single-slope ADCs with dual-gain amplifiers.ISSCC 2016
上述した、アナログ−デジタル変換部の前段にカラムアンプ部を配置した構成では、セトリングが終わった後、アナログ−デジタル変換の最中はカラムアンプ部の出力電圧や単位画素の出力電圧は一定値を保持し続ける必要があるため、次の単位画素からの出力はアナログ−デジタル変換の完了を待つ必要があった。一方、アナログ−デジタル変換部は、セトリングが終わるまでアナログ−デジタル変換の開始を待つ必要があった。従って、非特許文献１に記載の従来技術では、１ＡＤ時間を短縮できるものの、依然として残るカウント時間とセトリング時間のために、１ＡＤ時間の短縮量が限られる。
そこで、本開示は、アナログ−デジタル変換も含めた実質的な画素信号の読出し時間を短縮することができる固体撮像素子、及び、当該固体撮像素子を有する電子機器を提供することを目的とする。
上記の目的を達成するための本開示の固体撮像素子は、
光電変換部を含む複数の単位画素が行列状に配置された画素アレイ部、
画素アレイ部の列配列に対応して設けられた垂直信号線を通して単位画素から出力される画素信号のレベル調整を行うアンプ部、
アンプ部を経た画素信号をサンプリングし、保持するサンプル＆ホールド部、及び、
サンプル＆ホールド部から出力される画素信号をデジタル信号に変換するアナログ−デジタル変換部を備え、
サンプル＆ホールド部は、画素信号を保持する少なくとも３個の容量を有し、一の容量への画素信号の取込みと、他の容量に取り込んでいる画像信号のアナログ−デジタル変換部への出力とを並行して行う。
また、上記の目的を達成するための本開示の電子機器は、上記の構成の固体撮像素子を有する。
上記の構成の固体撮像素子あるいは電子機器において、アンプ部とアナログ−デジタル変換部との間に設けられたサンプル＆ホールド部では、アンプ部を経た画素信号を一時的に保持できる。これにより、セトリング完了後にアンプ部の出力電圧をサンプル＆ホールド部の容量に保持する一方、アンプ部は直ぐに次の入力信号の取込みとセトリングに移ることができる。そして、アンプ部が次の入力信号を取り込んでいる間に、アナログ−デジタル変換部は、サンプル＆ホールド部に保持された電圧信号をアナログ−デジタル変換する。このようにして、セトリングとアナログ−デジタル変換とを並行して行う。
本開示によれば、セトリングとアナログ−デジタル変換とを並行して行うことにより、実効的な１ＡＤ時間を短縮することができるため、アナログ−デジタル変換も含めた実質的な画素信号の読出し時間を短縮することができる。
尚、ここに記載された効果に必ずしも限定されるものではなく、本明細書中に記載されたいずれかの効果であってもよい。また、本明細書に記載された効果はあくまで例示であって、これに限定されるものではなく、また付加的な効果があってもよい。
図１は、本開示の実施形態に係るＣＭＯＳイメージセンサの基本的な構成の概略を示すブロック図である。 図２は、単位画素の回路構成の一例を示す回路図である。 図３は、本実施形態に係るＣＭＯＳイメージセンサの積層構造の概略を示す分解斜視図である。 図４は、カラムアンプ部を持たない回路構成をとるＣＭＯＳイメージセンサの１画素列分の構成を示す回路図である。 図５Ａは、カラムアンプ部を持たない回路構成の動作を説明するための波形図であり、図５Ｂは、カラムアンプ部を持つ回路構成の動作を説明するための波形図である。 図６は、カラムアンプ部を持つ回路構成をとるＣＭＯＳイメージセンサの１画素列分の構成を示す回路図である。 図７Ａは、カラムアンプ部の入力とアナログ−デジタル変換部の出力との関係を示す図であり、図７Ｂは、カラムアンプ部の入力と線形化後の出力との関係を示す図である。 図８は、実施例１に係るＣＭＯＳイメージセンサの１画素列分の構成を示す回路図である。 図９は、本実施形態に係るＣＭＯＳイメージセンサの回路動作を説明するためのタイミング波形図である。 図１０は、実施例２に係るＣＭＯＳイメージセンサの１画素列分の構成を示す回路図である。 図１１は、実施例３に係るＣＭＯＳイメージセンサの１画素列分の構成を示す回路図である。 図１２は、実施例４に係るＣＭＯＳイメージセンサの１画素列分の構成を示す回路図である。 図１３は、実施例５に係るＣＭＯＳイメージセンサの１画素列分の構成を示す回路図である。 図１４は、実施例６に係るＣＭＯＳイメージセンサの１画素列分の構成を示す回路図である。 図１５は、実施例６に係るＣＭＯＳイメージセンサの回路動作を説明するためのタイムチャートである。 図１６は、本開示の技術の適用例を示す図である。 図１７は、本開示の電子機器の一例である撮像装置の構成を示すブロック図である。 図１８は、本開示の技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。 図１９は、撮像部の設置位置の例を示す図である。
以下、本開示の技術を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。本開示の技術は実施形態に限定されるものではなく、実施形態における種々の数値などは例示である。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。
１．本開示の固体撮像素子及び電子機器、全般に関する説明
２．本開示の固体撮像素子
２−１．基本的な構成
２−２．単位画素の回路構成
２−３．積層構造
２−４．１ＡＤ時間について
２−４−１．カラムアンプ部を持たない回路構成
２−４−２．カラムアンプ部を持つ回路構成
２−５．サンプル＆ホールド部について
２−５−１．実施例１（画素信号を保持する容量を４個有する例）
２−５−２．実施例２（実施例１の変形例：反転増幅器がＰ型ＭＯＳ入力ソース接地
オペアンプから成る例）
２−５−３．実施例３（実施例１の変形例：レベル判定回路の入力として反転増幅器
の入力を用いる例）
２−５−４．実施例４（実施例１の変形例：カラムアンプ部の帰還容量の容量値を可
変とした例）
２−５−５．実施例５（実施例１の変形例：レベル判定回路を複数有する例）
２−５−６．実施例６（画素信号を保持する容量を３個有する例）
２−６．実施形態の変形例
２−７．実施形態の応用例
３．本開示の技術の適用例
３−１．本開示の電子機器（撮像装置の例）
３−２．移動体への応用例
４．本開示がとることができる構成
＜本開示の固体撮像素子及び電子機器、全般に関する説明＞
本開示の固体撮像素子及び電子機器にあっては、第１半導体基板及び第２半導体基板の少なくとも２つの半導体基板が積層された積層構造を有する構成とすることができる。そして、この積層構造において、画素アレイ部について第１半導体基板に形成し、サンプル＆ホールド部については第１半導体基板以外の半導体基板、例えば第２半導体基板に形成することが好ましい。
上述した好ましい構成を含む本開示の固体撮像素子及び電子機器にあっては、画素信号は、リセット時に単位画素から出力されるリセット信号、及び、光電変換時に単位画素から出力されるデータ信号を含んでいる。そして、サンプル＆ホールド部は、時系列で前後して単位画素から出力される２つの画素信号に対し、一方の画素信号のリセット信号用、データ信号用の２個の容量、及び、他方の画像信号のリセット信号用、データ信号用の２個の容量の計４個の容量を有する構成とすることができる。
更に、上述した好ましい構成を含む本開示の固体撮像素子及び電子機器にあっては、サンプル＆ホールド部について、アナログ−デジタル変換部へ画素信号を出力する回路出力端の電位をリセットするリセットスイッチを有する構成とすることができる。
また、上述した好ましい構成を含む本開示の固体撮像素子及び電子機器にあっては、アンプ部について、ゲインを適応的に調整して一定の信号レベルを得る適応ゲイン型のアンプから成る構成とすることができる。そして、アンプ部について、少なくとも２種類のゲインの切替えが可能である構成とすることができる。また、アンプ部について、画素信号のレベルを判定するレベル判定回路を有し、レベル判定回路の判定結果に応じてゲインを切り替える構成とすることができる。
また、上述した好ましい構成を含む本開示の固体撮像素子及び電子機器にあっては、アナログ−デジタル変換部から出力されるデジタル信号を処理するデジタル信号処理部を備える構成とすることができる。そして、デジタル信号処理部について、レベル判定回路の判定結果を基に、デジタル信号に対してレベル調整、具体的には、圧縮処理を行う構成とすることができる。
＜本開示の固体撮像素子＞
［基本的な構成］
まず、本開示の固体撮像素子の基本的な構成について説明する。本実施形態では、固体撮像素子として、Ｘ−Ｙアドレス方式の固体撮像素子の一種であるＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサを例に挙げて説明する。ＣＭＯＳイメージセンサは、ＣＭＯＳプロセスを応用して、又は、部分的に使用して作製されたイメージセンサである。
図１は、本開示の実施形態に係るＣＭＯＳイメージセンサの基本的な構成の概略を示すブロック図である。本実施形態に係るＣＭＯＳイメージセンサ１は、光電変換部を含む単位画素（以下、単に「画素」と記述する場合がある）２が行方向及び列方向に、即ち、行列状に２次元配置されて成る画素アレイ部１１、及び、当該画素アレイ部１１の周辺回路部を有する構成となっている。ここで、行方向とは画素行の単位画素２の配列方向（所謂、水平方向）を言い、列方向とは画素列の単位画素２の配列方向（所謂、垂直方向）を言う。単位画素２は、光電変換を行うことにより、受光した光量に応じた光電荷を生成し、蓄積する。
画素アレイ部１１の周辺回路部は、例えば、行選択部１２、負荷ＭＯＳ部１３、カラムアンプ部１４、サンプル＆ホールド部１５、アナログ−デジタル変換部１６、メモリ部１７、データ処理部１８、出力部１９、及び、タイミング制御部２０等によって構成されている。
画素アレイ部１１において、行列状の画素配列に対し、画素行毎に画素駆動線３１（３１1〜３１m）が行方向に沿って配線され、画素列毎に垂直信号線３２（３２1〜３２n）が列方向に沿って配線されている。画素駆動線３１は、単位画素２から信号を読み出す際の駆動を行うための駆動信号を伝送する。図１では、画素駆動線３１について１本の配線として図示しているが、１本に限られるものではない。画素駆動線３１の一端は、行選択部１２の各行に対応した出力端に接続されている。
以下に、画素アレイ部１１の周辺回路部の各回路部、即ち、行選択部１２、負荷ＭＯＳ部１３、カラムアンプ部１４、サンプル＆ホールド部１５、アナログ−デジタル変換部１６、メモリ部１７、データ処理部１８、出力部１９、及び、タイミング制御部２０について説明する。
行選択部１２は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部１１の各画素２を全画素同時あるいは行単位等で駆動する。すなわち、行選択部１２は、当該行選択部１２を制御するタイミング制御部２０と共に、画素アレイ部１１の各画素２を駆動する駆動部を構成している。この行選択部１２は、その具体的な構成については図示を省略するが、一般的に、読出し走査系と掃出し走査系の２つの走査系を有する構成となっている。
読出し走査系は、単位画素２から画素信号を読み出すために、画素アレイ部１１の単位画素２を行単位で順に選択走査する。単位画素２から読み出される画素信号はアナログ信号である。掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対して、その読出し走査よりもシャッタスピードの時間分だけ先行して掃出し走査を行う。
この掃出し走査系による掃出し走査により、読出し行の単位画素２の光電変換部から不要な電荷が掃き出されることによって当該光電変換部がリセットされる。そして、この掃出し走査系による不要電荷の掃き出す（リセットする）ことにより、所謂、電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換部の光電荷を捨てて、新たに露光を開始する（光電荷の蓄積を開始する）動作のことを言う。
読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作又は電子シャッタ動作以降に受光した光量に対応するものである。そして、直前の読出し動作による読出しタイミング又は電子シャッタ動作による掃出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、単位画素２における光電荷の露光期間となる。
負荷ＭＯＳ部１３は、画素列毎に垂直信号線３２（３２1〜３２n）の各々に接続されたＭＯＳトランジスタから成る電流源Ｉの集合から成り（図２参照）、行選択部１２によって選択走査された画素行の各画素２に対し、垂直信号線３２の各々を通してバイアス電流を供給する。
カラムアンプ部１４は、ゲインを適応的に調整して一定の信号レベルを得るＡＧＣ（Adaptive Gain Control あるいは Automatic Gain Control）機能を有する適応ゲイン型のアンプから成る。カラムアンプ部１４は、行選択部１２によって選択走査された画素行の各画素２から読み出され、垂直信号線３２（３２1〜３２n）の各々を通して出力される画素信号のレベル調整を行う。カラムアンプ部１４の詳細については後述する。
サンプル＆ホールド部１５は、カラムアンプ部１４から出力される画素信号をサンプリングし、保持（サンプルホールド）する。このサンプル＆ホールド部１５に対して本開示の技術が適用される。本開示の技術が適用されるサンプル＆ホールド部１５は、画素信号を保持する少なくとも３個の容量を有し、一の容量への画素信号の取込みと、他の容量に取り込んでいる画像信号の次段への出力とを並行して行う。サンプル＆ホールド部１５の詳細については後述する。
アナログ−デジタル変換部１６は、垂直信号線３２（３２1〜３２n）に対応して設けられた複数のアナログ−デジタル変換器の集合から成り、サンプル＆ホールド部１５から画素列毎に出力されるアナログの画素信号をデジタル信号に変換する。アナログ−デジタル変換器は、周知のアナログ−デジタル変換器とすることができる。具体的には、アナログ−デジタル変換器として、シングルスロープ型アナログ−デジタル変換器、逐次比較型アナログ−デジタル変換器、又は、デルタ−シグマ変調型（ΔΣ変調型）アナログ−デジタル変換器を例示することができる。但し、アナログ−デジタル変換器は、これらに限定されるものではない。
メモリ部１７は、データ処理部１８による処理の下に、アナログ−デジタル変換部１６でのアナログ−デジタル変換結果を記憶する。
データ処理部１８は、アナログ−デジタル変換部１６から出力されるデジタル信号を処理するデジタル信号処理部であり、アナログ−デジタル変換結果をメモリ部１７に対する書込み／読出しの処理を行ったり、当該アナログ−デジタル変換結果に対して種々の処理を行ったりする。また、データ処理部１８は、カラムアンプ部１４の後述するレベル判定回路１４２（図６参照）のレベル判定結果を基に、デジタル信号に対してレベル調整を行う。
出力部１９は、データ処理部１８での処理後の信号を出力する。タイミング制御部２０は、各種のタイミング信号、クロック信号、及び、制御信号等を生成し、これら生成した信号を基に、行選択部１２、カラムアンプ部１４、サンプル＆ホールド部１５、アナログ−デジタル変換部１６、及び、データ処理部１８等の駆動制御を行う。
［単位画素の回路構成］
図２は、単位画素２の回路構成の一例を示す回路図である。単位画素２は、光電変換部として、例えば、フォトダイオード２１を有している。単位画素２は、フォトダイオード２１に加えて、転送トランジスタ２２、リセットトランジスタ２３、増幅トランジスタ２４、及び、選択トランジスタ２５を有する画素構成となっている。
尚、ここでは、転送トランジスタ２２、リセットトランジスタ２３、増幅トランジスタ２４、及び、選択トランジスタ２５の４つのトランジスタとして、例えばＮ型ＭＯＳＦＥＴを用いている。但し、ここで例示した４つのトランジスタ２２〜２５の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
この単位画素２に対して、先述した画素駆動線３１（３１1〜３１m）として、複数の画素駆動線が同一画素行の各画素２に対して共通に配線されている。これら複数の画素駆動線は、行選択部１２の各画素行に対応した出力端に画素行単位で接続されている。行選択部１２は、複数の画素駆動線に対して転送信号ＴＲＧ、リセット信号ＲＳＴ、及び、選択信号ＳＥＬを適宜出力する。
フォトダイオード２１は、アノード電極が低電位側電源(例えば、グランド)に接続されており、受光した光をその光量に応じた電荷量の光電荷（ここでは、光電子）に光電変換してその光電荷を蓄積する。フォトダイオード２１のカソード電極は、転送トランジスタ２２を介して増幅トランジスタ２４のゲート電極と電気的に接続されている。ここで、増幅トランジスタ２４のゲート電極が電気的に繋がった領域は、フローティングディフュージョン（浮遊拡散領域／不純物拡散領域）ＦＤである。フローティングディフュージョンＦＤは、電荷を電圧に変換する電荷電圧変換部である。
転送トランジスタ２２のゲート電極には、高レベル（例えば、ＶDDレベル）がアクティブとなる転送信号ＴＲＧが行選択部１２から与えられる。転送トランジスタ２２は、転送信号ＴＲＧに応答して導通状態となることで、フォトダイオード２１で光電変換され、当該フォトダイオード２１に蓄積された光電荷をフローティングディフュージョンＦＤに転送する。
リセットトランジスタ２３は、高電位側電源ＶDDのノードとフローティングディフュージョンＦＤとの間に接続されている。リセットトランジスタ２３のゲート電極には、高レベルがアクティブとなるリセット信号ＲＳＴが行選択部１２から与えられる。リセットトランジスタ２３は、リセット信号ＲＳＴに応答して導通状態となり、フローティングディフュージョンＦＤの電荷を電圧ＶDDのノードに捨てることによってフローティングディフュージョンＦＤをリセットする。
増幅トランジスタ２４は、ゲート電極がフローティングディフュージョンＦＤに、ドレイン電極が高電位側電源ＶDDのノードにそれぞれ接続されている。増幅トランジスタ２４は、フォトダイオード２１での光電変換によって得られる信号を読み出すソースフォロワの入力部となる。すなわち、増幅トランジスタ２４は、ソース電極が選択トランジスタ２５を介して垂直信号線３２に接続される。そして、増幅トランジスタ２４と、垂直信号線３２の一端に接続される電流源Ｉとは、フローティングディフュージョンＦＤの電圧を垂直信号線３２の電位に変換するソースフォロワを構成している。
選択トランジスタ２５は、例えば、ドレイン電極が増幅トランジスタ２４のソース電極に、ソース電極が垂直信号線３２にそれぞれ接続されている。選択トランジスタ２５のゲート電極には、高レベルがアクティブとなる選択信号ＳＥＬが行選択部１２から与えられる。選択トランジスタ２５は、選択信号ＳＥＬに応答して導通状態となることで、単位画素２を選択状態として増幅トランジスタ２４から出力される信号を垂直信号線３２に伝達する。
尚、選択トランジスタ２５については、高電位側電源ＶDDのノードと増幅トランジスタ２４のドレイン電極との間に接続する回路構成を採ることもできる。また、本例では、単位画素２の画素回路として、転送トランジスタ２２、リセットトランジスタ２３、増幅トランジスタ２４、及び、選択トランジスタ２５から成る、即ち４つのトランジスタ（Ｔｒ）から成る４Ｔｒ構成を例に挙げたが、これに限られるものではない。例えば、選択トランジスタ２５を省略し、増幅トランジスタ２４に選択トランジスタ２５の機能を持たせる３Ｔｒ構成とすることもできるし、必要に応じて、トランジスタの数を増やした５Ｔｒ以上の構成とすることもできる。
［積層構造］
上記の構成の本実施形態に係るＣＭＯＳイメージセンサ１は、図３に示すように、第１半導体基板４１及び第２半導体基板４２の少なくとも２つの半導体基板（チップ）が積層された、所謂、積層構造のイメージセンサとすることができる。また、本実施形態に係るＣＭＯＳイメージセンサ１は、配線層が配される側の基板面を表面（正面）とするとき、その反対側の裏面側から照射される光を取り込む裏面照射型の画素構造とすることができる。
積層構造のＣＭＯＳイメージセンサ１において、裏面照射型の画素構造を有する単位画素２が行列状に配置されて成る画素アレイ部１１は、１層目の第１半導体基板４１に形成される。また、行選択部１２、負荷ＭＯＳ部１３、カラムアンプ部１４、サンプル＆ホールド部１５、アナログ−デジタル変換部１６、メモリ部１７、データ処理部１８、出力部１９、及び、タイミング制御部２０等の回路部分は、２層目の第２半導体基板４２に形成される。そして、１層目の第１半導体基板４１と２層目の第２半導体基板４２とは、ビア（ＶＩＡ）４３を通して電気的に接続される。
この積層構造のＣＭＯＳイメージセンサ１によれば、第１半導体基板４１として画素アレイ部１１を形成できるだけの大きさ（面積）のもので済むため、１層目の第１半導体基板４１のサイズ（面積）、ひいては、チップ全体のサイズを小さくできる。更に、１層目の第１半導体基板４１には単位画素２の作製に適したプロセスを適用でき、２層目の第２半導体基板４２には回路部分の作製に適したプロセスを適用できるため、ＣＭＯＳイメージセンサ１の製造に当たって、プロセスの最適化を図ることができるメリットもある。
尚、ここでは、第１半導体基板４１及び第２半導体基板４２が積層されて成る２層構造の積層構造を例示したが、積層構造としては、２層構造に限られるものではなく、３層以上の構造とすることもできる。そして、３層以上の積層構造の場合、行選択部１２、負荷ＭＯＳ部１３、カラムアンプ部１４、サンプル＆ホールド部１５、アナログ−デジタル変換部１６、メモリ部１７、データ処理部１８、出力部１９、及び、タイミング制御部２０等の回路部分については、２層目以降の半導体基板に分散して形成することができる。
また、上記の例では、積層構造のＣＭＯＳイメージセンサ１に適用した場合を例に挙げて説明したが、本開示の技術は、積層構造のＣＭＯＳイメージセンサ１への適用に限られるものではない。すなわち、本開示の技術は、画素アレイ部１１と同じ半導体基板上に、行選択部１２、負荷ＭＯＳ部１３、カラムアンプ部１４、サンプル＆ホールド部１５、アナログ−デジタル変換部１６、メモリ部１７、データ処理部１８、出力部１９、及び、タイミング制御部２０等の回路部分を形成した、所謂、平置構造のＣＭＯＳイメージセンサにも適用することができる。
［１ＡＤ時間について］
ここで、アナログ−デジタル変換部１６のアナログ−デジタル変換器として、例えば、シングルスロープ型のアナログ−デジタル変換器を用いた場合における１ＡＤ時間について説明する。１ＡＤ時間は、１回分の画素信号の読出し及びアナログ−デジタル変換時間である。
ここでは、１ＡＤ時間について、カラムアンプ部１４を持たない回路構成の場合と、カラムアンプ部１４を持つ回路構成の場合とを対比して説明する。そして、いずれの回路構成の場合にも、本開示の技術が適用されるサンプル＆ホールド部１５を持たない場合について説明することとする。
（カラムアンプ部を持たない回路構成）
まず、カラムアンプ部１４を持たない回路構成をとるＣＭＯＳイメージセンサの１ＡＤ時間について説明する。図４に、カラムアンプ部を持たない回路構成をとるＣＭＯＳイメージセンサの１画素列分の構成を示す。
シングルスロープ型のアナログ−デジタル変換器１６１は、コンパレータ１６１１及びカウンタ１６１２を有する回路構成となっている。シングルスロープ型のアナログ−デジタル変換器１６１では、時間が経過するにつれて電圧値が徐々に変化する、所謂、ランプ（ＲＡＭＰ）波形（スロープ波形）の参照電圧が用いられる。ランプ波形の参照電圧は、参照電圧生成部１６２で生成される。参照電圧生成部１６２については、例えば、ＤＡＣ（デジタル−アナログ変換）回路を用いて構成することができる。
コンパレータ１６１１は、単位画素２から読み出される画素信号を比較入力とし、参照電圧生成部１６２で生成された参照電圧を基準入力とし、両者を比較する。そして、コンパレータ１６１１は、例えば、参照電圧が画素信号よりも大きいときに出力が第１の状態（例えば、高レベル）になり、参照電圧が画素信号以下のときに出力が第２の状態（例えば、低レベル）になる。これにより、コンパレータ１６１１の出力信号は、画素信号のレベルの大きさに対応したパルス幅を持つパルス信号となる。
カウンタ１６１２には、コンパレータ１６１１に対する参照電圧の供給開始タイミングと同じタイミングでクロック信号が与えられる。そして、カウンタ１６１２は、クロック信号に同期してカウント動作を行うことにより、コンパレータ１６１１の出力パルスのパルス幅の期間、即ち、比較動作の開始から比較動作の終了までの期間を計測する。このカウンタ１６１２のカウント結果（カウント値）が、アナログの画素信号をデジタル化したデジタル値となる。
上述したように、アナログ−デジタル変換器として、シングルスロープ型のアナログ−デジタル変換器１６１を用いたアナログ−デジタル変換部１６では、徐々に変化するアナログ値の参照電圧を発生し、参照電圧と信号電圧との大小関係が変化するまでの時間情報からデジタル信号値を得る。
画素信号は、リセット時に単位画素２から出力される黒レベル（リセットレベル）であるＰ相信号（リセット信号）、及び、光電変換時に単位画素２から出力される信号レベルであるＤ相信号（データ信号）を含んでいる。そして、ＣＭＯＳイメージセンサでは、１回の画素信号の読出しにつき、Ｐ相信号をまずアナログ−デジタル変換し、次いで、Ｄ相信号をアナログ−デジタル変換し、しかる後両者の差をとる処理が一般的に行われる。このＰ相信号とＤ相信号との差をとる処理は、ＣＤＳ（Correlated Double Sampling：相関二重サンプリング）と呼ばれるノイズ除去のための処理である。
図５Ａに、カラムアンプ部を持たないＣＭＯＳイメージセンサにおけるアナログ−デジタル変換のタイムチャート及び参照電圧のスロープ波形を示す。図５Ａにおいて、ＲＳＴは単位画素２のリセット期間を、Ｐ_settlingはＰ相信号のセトリング期間を、Ｐ_countはＰ相信号のアナログ−デジタル変換期間を、ＴＲＧは単位画素２内でのＤ相信号の転送期間（即ち、転送トランジスタ２２のオン期間）を表している。また、レベル判定は画素信号のレベル判定期間を、Ｄ_settlingはＤ相信号のセトリング期間を、Ｄ_countはＤ相信号のアナログ−デジタル変換期間を表している。
図５Ａから明らかなように、シングルスロープ型のアナログ−デジタル変換器１６１では、１ＡＤ時間の殆どが、単位画素２からの入力信号のセトリング期間（Ｐ_settling，Ｄ_settling）、及び、カウンタ１６１２のカウント期間（Ｐ_count，Ｄ_count）で占められる。
（カラムアンプ部を持つ回路構成）
続いて、カラムアンプ部１４を持つ回路構成をとるＣＭＯＳイメージセンサの１ＡＤ時間について説明する。図６に、カラムアンプ部を持つ回路構成をとるＣＭＯＳイメージセンサの１画素列分の構成を示す。
カラムアンプ部１４は、反転増幅器１４１、レベル判定回路１４２、ＯＲ回路１４３、入力容量Ｃ1、出力容量Ｃ2、少なくとも２個の帰還容量Ｃ3，Ｃ4、オートゼロスイッチＳＷ1、及び、ゲイン切替えスイッチＳＷ2を有する回路構成となっている。単位画素２から出力される画素信号は、入力容量Ｃ1を介して反転増幅器１４１に入力される。反転増幅器１４１は、種々の形をとり得るが、典型的な例として、図６に示すＮ型ＭＯＳ入力ソース接地オペアンプを用いることができる。
出力容量Ｃ2は、反転増幅器１４１の出力端と基準電位（例えば、グランド）のノードとの間に接続されている。オートゼロスイッチＳＷ1は、反転増幅器１４１の入力端と出力端との間に接続されており、タイミング制御部２０（図１参照）から与えられる制御信号ＡＺに応答してオン（閉）状態となることにより、反転増幅器１４１の入力端と出力端との間を選択的に短絡する。すなわち、制御信号ＡＺは、カラムアンプ部１４を初期化するオートゼロ信号である。
帰還容量Ｃ3は、反転増幅器１４１の入力端と出力端との間に接続されている。帰還容量Ｃ4は、帰還容量Ｃ3に対して、ゲイン切替えスイッチＳＷ2を介して選択的に並列接続される。レベル判定回路１４２は、反転増幅器１４１の出力電圧を、外部から与えられる基準電圧Ｖrefと比較し、そのレベル判定結果をＯＲ回路１４３の一方の入力とする。また、レベル判定回路１４２のレベル判定結果は、データ処理部１８にも与えられる。ＯＲ回路１４３は、制御信号ＡＺを他方の入力とし、その出力によってゲイン切替えスイッチＳＷ2のオン／オフ制御を行う。
上記の構成の適応ゲイン型のカラムアンプ部１４において、一連の動作の最初に制御信号ＡＺがアクティブ状態となり、オートゼロスイッチＳＷ1がオン（閉）状態になることで、反転増幅器１４１の入出力端間が短絡され、反転増幅器１４１が初期化される。そして、反転増幅器１４１の動作点が定まると同時に、画素リセット時の垂直信号線３２の電位と反転増幅器１４１の動作点との電圧差が入力容量Ｃ1に保持され、ＤＣオフセットが吸収される。これによって、オートゼロ状態（初期化状態）からの変化量に対してカラムアンプ部１４が動作することになる。また、このとき同時に、帰還容量Ｃ3及び帰還容量Ｃ4のリセットも行われる。
カラムアンプ部１４のゲインは、入力容量Ｃ1と帰還容量Ｃ3，Ｃ4の比で決まる。高ゲインモードでは、ゲイン切替えスイッチＳＷ2がオフ（開）状態にあり、ゲインはＣ1／Ｃ3となる。低ゲインモードでは、ゲイン切替えスイッチＳＷ2ががオン（閉）状態になり、ゲインはＣ1／（Ｃ3＋Ｃ4）となる。
ゲイン切替えスイッチＳＷ2は、オートゼロ（ＡＺ）期間中にオン状態になった後、Ｐ相信号のセトリング中はオフ状態となる。単位画素２内でＤ相信号を転送する転送トランジスタ２２のオン期間（ＴＲＧ期間）、Ｄ相信号がある程度までセトリングしたところで、レベル判定回路１４２がカラムアンプ部１４の出力電圧を基準電圧Ｖrefと比較することにより、Ｄ相信号の明暗を判別する。Ｄ相信号が明るい（高照度）と判断すると、レベル判定回路１４２の出力は高レベルになる。これにより、ゲイン切替えスイッチＳＷ2がオン状態になる。
ノイズ低減のために設けられる出力容量Ｃ2により、カラムアンプ部１４の応答速度がある程度制限されるため、Ｐ相信号のセトリング期間やＤ相信号のセトリング期間中は、垂直信号線３２の電位のセトリングだけでなく、カラムアンプ部１４のセトリングも行われる。
カラムアンプ部１４では、ＣＤＳの際、Ｐ相信号や暗い（低照度の）Ｄ相信号に対してはアンプゲインを高ゲインにし、明るい（高照度の）Ｄ相信号に対してはＡＧＣの働きによって自動的にアンプゲインを低ゲインにすることで、単位画素２から出力される画素信号のレベル調整を行う。すなわち、カラムアンプ部１４は、少なくとも２種類のゲインの切替えが可能である。図７Ａに、カラムアンプ部１４の入力とアナログ−デジタル変換部１６の出力との関係を示す。
ここで、明るいＤ相信号には大きな光ショットノイズが含まれ、量子化誤差がそれに埋もれるため、アナログ−デジタル変換の分解能を下げることができる。また、Ｐ相信号や暗いＤ相信号においては、カラムアンプ部１４で信号が増幅された分を、アナログ−デジタル変換後にデータ処理部１８において、レベル判定回路１４２のレベル判定結果を基に圧縮処理を行って線形化し、画を作ることになる。そのため、アナログ−デジタル変換部１６の分解能を下げても最終的な分解能を保つことができる。従って、ＡＧＣ機能を持つカラムアンプ部１４を備えることで、アナログ−デジタル変換部１６の分解能を下げることができる。図７Ｂに、カラムアンプ部１４の入力と線形化後の出力との関係を示す。
そして、シングルスロープ型のアナログ−デジタル変換器１６１を用いるアナログ−デジタル変換部１６では、図５Ｂに示すように、特にＤ相信号のアナログ−デジタル変換時間Ｄ_countを短縮することができるため、１ＡＤ時間を短縮できる。また、同様の理由により、アナログ−デジタル変換部１６に求められるノイズ量が緩和されることで、ノイズの大きさで左右される回路規模を小さくできるため、アナログ−デジタル変換部１６の面積や電力を減らすことができ、その分をカラムアンプ部１４に充てることができる。図５Ｂにおいて、ＡＺはカラムアンプ部１４を初期化するオートゼロ期間を表している。
上述したように、カラムアンプ部１４を持つＣＭＯＳイメージセンサによれば、カラムアンプ部１４で適応的にゲイン調整が行われることにより、図５Ｂから明らかなように、Ｄ相信号のアナログ−デジタル変換時間Ｄ_countを短縮することができるため、１ＡＤ時間を短縮することができる。しかしながら、Ｄ相信号のアナログ−デジタル変換時間Ｄ_countを短縮できるものの、依然として残るカウンタ１６１２のカウント時間と入力信号のセトリング時間が依然として残るため、１ＡＤ時間の短縮には、カラムアンプ部１４を設けるだけでは限界がある。
［サンプル＆ホールド部について］
そこで、本実施形態に係るＣＭＯＳイメージセンサ１では、カラムアンプ部１４とアナログ−デジタル変換部１６との間に、本開示の技術を適用したサンプル＆ホールド部１５を設けた構成を採っている。サンプル＆ホールド部１５は、画素信号を保持する少なくとも３個の容量を有し、一の容量への画素信号の取込みと、他の容量に取り込んでいる画像信号のアナログ−デジタル変換部１６への出力とを並行して行う。
サンプル＆ホールド部１５では、カラムアンプ部１４を経た画素信号を一時的に保持できる。これにより、セトリング完了後にカラムアンプ部１４の出力電圧をサンプル＆ホールド部１５の容量に保持する一方、カラムアンプ部１４は直ぐに次の入力信号の取込みとセトリングに移ることができる。そして、カラムアンプ部１４が次の入力信号を取り込んでいる間に、アナログ−デジタル変換部１６は、サンプル＆ホールド部１５に保持された電圧信号をアナログ−デジタル変換する。
このようにして、セトリングとアナログ−デジタル変換とを並行して行うことにより、実効的な１ＡＤ時間を短縮することができるため、アナログ−デジタル変換も含めた実質的な画素信号の読出し時間を短縮することができる。これにより、フレームレートの向上を図ることができる。また、フレームレートを同じとした場合（フレームレートの向上を図らない場合）には、読出しとアナログ−デジタル変換をしないブランク期間を増やすことができるため、平均消費電力の低減を図ることができる。
また、フレームレートを上げるために、並列動作するアナログ−デジタル変換部１６の数を増やすことがあるが、本開示の技術によって、読出しとアナログ−デジタル変換の時間が短縮されることにより、並列動作するアナログ−デジタル変換部１６の数を減らすことができる。その結果、ＣＭＯＳイメージセンサ１の面積の削減とコストの低減を図ることができる。
以下に、本開示の技術が適用されるサンプル＆ホールド部１５の具体的な実施例について説明する。尚、以下では、時系列で前後して単位画素２から出力される２つの画素信号のうち、先に出力される画素信号を奇数番目（奇数行）の画素信号とし、後に出力される画素信号を偶数番目（偶数行）の画素信号とするとき、各画素信号のＰ相、Ｄ相を、奇数番目のＰ相信号、Ｄ相信号、及び、偶数番目のＰ相信号、Ｄ相信号と呼ぶこととする。
（実施例１）
実施例１は、サンプル＆ホールド部１５が画素信号を保持する容量を４個有する例である。実施例１では、図６に示す回路構成の場合と同様に、カラムアンプ部１４の反転増幅器１４１として、Ｎ型ＭＯＳ入力ソース接地オペアンプを用い、アナログ−デジタル変換部１６のアナログ−デジタル変換器１６１として、シングルスロープ型のアナログ−デジタル変換器を用いている。サンプル＆ホールド部１５は、例えば画素列毎に設けられる複数のサンプル＆ホールド回路１５１の集合から成る。そして、画素列毎に設けられるサンプル＆ホールド回路１５１の各々が、画素信号を保持する容量を４個有することになる。図８に、実施例１に係るＣＭＯＳイメージセンサの１画素列分の構成を示す。
図８に示すように、画素列毎に設けられるサンプル＆ホールド回路１５１は、奇数番目のＰ相信号、Ｄ相信号を保持する２個の容量Ｃs_P_odd，Ｃs_D_odd、及び、偶数番目のＰ相信号、Ｄ相信号を保持する２個の容量Ｃs_P_even，Ｃs_D_evenの計４個の容量Ｃs_P_odd，Ｃs_D_odd，Ｃs_P_even，Ｃs_D_evenを有している。４個の容量Ｃs_P_odd，Ｃs_D_odd，Ｃs_P_even，Ｃs_D_evenの各一端は、基準電位（例えば、グランド）のノードに接続されている。
サンプル＆ホールド回路１５１の回路入力端と、２個の容量Ｃs_P_odd，Ｃs_D_oddの各他端との間には、スイッチＳＷin_P_odd及びスイッチＳＷin_D_oddが接続されている。また、サンプル＆ホールド回路１５１の回路入力端と、２個の容量Ｃs_P_even，Ｃs_D_evenの各他端との間には、スイッチＳＷin_P_even及びスイッチＳＷin_D_evenが接続されている。
２個の容量Ｃs_P_odd，Ｃs_D_oddの各他端とサンプル＆ホールド回路１５１の回路出力端と間には、スイッチＳＷout_P_odd及びスイッチＳＷout_D_oddが接続されている。また、２個の容量Ｃs_P_even，Ｃs_D_evenの各他端とサンプル＆ホールド回路１５１の回路出力端と間には、スイッチＳＷout_P_even及びスイッチＳＷout_D_evenが接続されている。
サンプル＆ホールド回路１５１は、回路出力端と基準電位（例えば、グランド）のノードとの間に接続されたリセットスイッチＳＷout_Resetを有する。このリセットスイッチＳＷout_Resetは、サンプル＆ホールド回路１５１の回路出力端、即ちアナログ−デジタル変換部１６（アナログ−デジタル変換器１６１）へ画素信号を出力する回路出力端の電位をリセットする。
上記の回路構成のサンプル＆ホールド回路１５１において、入力側のスイッチＳＷin_P_odd，ＳＷin_D_odd，ＳＷin_P_even，ＳＷin_D_even、出力側のスイッチＳＷout_P_odd，ＳＷout_D_odd，ＳＷout_P_even，ＳＷout_D_even、及び、リセットスイッチＳＷout_Resetは、図１のタイミング制御部２０によってオン／オフ制御が行われる。
そして、カラムアンプ部１４から出力される奇数番目のＰ相信号は、スイッチＳＷin_P_oddを経て容量Ｃs_P_oddに保持され、奇数番目のＤ相信号は、スイッチＳＷin_D_oddを経て容量Ｃs_D_oddに保持される。カラムアンプ部１４から出力される偶数番目のＰ相信号は、スイッチＳＷin_P_evenを経て容量Ｃs_P_evenに保持され、偶数番目のＤ相信号は、スイッチＳＷin_D_evenを経て容量Ｃs_D_evenに保持される。
次に、上記の回路構成のサンプル＆ホールド回路１５１を有する本実施形態に係るＣＭＯＳイメージセンサ１の回路動作、主にサンプル＆ホールド回路１５１の回路動作について、図９のタイミング波形図を用いて説明する。当該回路動作は、タイミング制御部２０による制御の下に実行される。
図９のタイミング波形図には、信号処理系の前段部分、即ちカラムアンプ部１４＋サンプル＆ホールド回路１５１のタイムチャート、及び、信号処理系の後段部分、即ちサンプル＆ホールド回路１５１＋アナログ−デジタル変換器１６１のタイムチャートを示している。更に、カラムアンプ部１４の入力Ｉｎｐｕｔ、レベル判定回路１４２の出力、カラムアンプ部１４の出力Ｏｕｔｐｕｔ、サンプル＆ホールド回路１５１の出力、参照電圧、及び、制御信号ＡＺの各波形を示している。更に、奇数番目用のＳＷin_P_odd，ＳＷin_D_odd，ＳＷout_P_odd，ＳＷout_D_odd、偶数番目用のＳＷin_P_even，ＳＷin_D_even，ＳＷout_P_even，ＳＷout_D_even、及び、リセットスイッチＳＷout_Resetのオン／オフ状態を示している。
サンプル＆ホールド回路１５１において、まず、入力側のスイッチＳＷin_P_odd及びスイッチＳＷin_D_oddが順にオン状態となり、奇数番目のＰ相信号及びＤ相信号を取り込んで、奇数番目用の容量Ｃs_P_odd，Ｃs_D_oddに保持する。そして、奇数番目のＰ相信号及びＤ相信号を取り込んでいる間に、出力側のスイッチＳＷout_P_even及びスイッチＳＷout_D_evenが順にオン状態となり、前の動作サイクルで偶数番目用の容量Ｃs_P_even，Ｃs_D_evenに保持されている偶数番目のＰ相信号及びＤ相信号を順にアナログ−デジタル変換器１６１へ出力する。
同様に、まず、入力側のスイッチＳＷin_P_even及びスイッチＳＷin_D_evenが順にオン状態となり、偶数番目のＰ相信号及びＤ相信号を取り込んで、偶数番目用の容量Ｃs_P_even，Ｃs_D_evenに保持する。そして、偶数番目のＰ相信号及びＤ相信号を取り込んでいる間に、出力側のスイッチＳＷout_P_odd及びスイッチＳＷout_D_oddが順にオン状態となり、前の動作サイクルで奇数番目用の容量Ｃs_P_odd，Ｃs_D_oddに保持されている奇数番目のＰ相信号及びＤ相信号を順にアナログ−デジタル変換器１６１へ出力する。
この基本となる動作において、出力側のスイッチＳＷout_P_odd，ＳＷout_D_odd，ＳＷout_P_even，ＳＷout_D_evenは、順番に１つずつオン状態になるが、各スイッチがオフ状態になってから次のスイッチがオン状態になるまでの間に、リセットスイッチＳＷout_Resetが短期間オン状態になる。このリセットスイッチＳＷout_Resetの作用により、サンプル＆ホールド回路１５１の出力配線の寄生容量や、アナログ−デジタル変換器１６１の入力寄生容量に溜まった電荷を一度リセットし、アナログ−デジタル変換器１６１に渡された各信号の履歴が残って次に渡される信号に混ざらないようにすることができる。
上述したように、カラムアンプ部１４とアナログ−デジタル変換部１６との間にサンプル＆ホールド部１５を有するＣＭＯＳイメージセンサ１では、カラムアンプ部１４の出力電圧をサンプル＆ホールド部１５で一時的に保持することができる。これにより、セトリング完了後にカラムアンプ部１４の出力電圧をサンプル＆ホールド部１５の容量に保持する一方、カラムアンプ部１４は直ぐに次の入力信号の取込みとセトリングに移ることができる。そして、カラムアンプ部１４が次の入力信号を取り込んでいる間に、アナログ−デジタル変換部１６は、サンプル＆ホールド部１５に保持された電圧信号をアナログ−デジタル変換する。
このように、セトリングとアナログ−デジタル変換を並行して行うことにより、実効的な１ＡＤ時間を短縮することができる。セトリングとアナログ−デジタル変換の時間が同じである場合が最も１ＡＤ時間の短縮効果が高く、セトリングとアナログ−デジタル変換を並行して行わない場合に比べて、１ＡＤ時間を半分近くまで短縮することができる。
信号をサンプル＆ホールドする際にはｋＴ／Ｃノイズが発生するが、本実施形態に係るＣＭＯＳイメージセンサ１では、カラムアンプ部１４のＡＧＣ動作を利用することで、その影響を抑えることができる。Ｐ相信号や暗いＤ相信号においては、カラムアンプ部１４が高ゲインモードであるため、サンプル＆ホールド部１５のｋＴ／Ｃノイズは入力換算では抑えられる。これは、カラムアンプ部１４で信号が増幅された分を、アナログ−デジタル変換後のデータ処理部１８で圧縮処理して線形化する際に、ｋＴ／Ｃノイズも圧縮されて小さくなるためとも言える。一方、明るいＤ相信号においては、カラムアンプ部１４が低ゲインモードになるため、サンプル＆ホールド部１５のｋＴ／Ｃノイズには上記の効果が得られない。しかし、明るいＤ相信号には大きな光ショットノイズが含まれるため、ｋＴ／Ｃノイズはそれに埋もれて問題にならない。
同じ原理により、カラムアンプ部１４のＡＧＣ動作を利用してアナログ−デジタル変換の分解能を下げることができる。また、アナログ−デジタル変換部１６に求められるノイズ量が緩和されるため、アナログ−デジタル変換部１６の消費電力や面積を減らして他ブロックに充てることができる。
（実施例２）
実施例２は、実施例１の変形例であり、反転増幅器１４１がＰ型ＭＯＳ入力ソース接地オペアンプから成る例である。図１０に、実施例２に係るＣＭＯＳイメージセンサの１画素列分の構成を示す。
カラムアンプ部１４の反転増幅器１４１は、種々の形をとることができる。実施例１では、反転増幅器１４１として、Ｎ型ＭＯＳ入力ソース接地オペアンプを用いている。これに対し、実施例２では、反転増幅器１４１として、Ｐ型ＭＯＳ入力ソース接地オペアンプを用いている。このように、反転増幅器１４１として、Ｐ型ＭＯＳ入力ソース接地オペアンプを用いた場合であっても、Ｎ型ＭＯＳ入力ソース接地オペアンプを用いた実施例１と同様の作用、効果を得ることができる。
（実施例３）
実施例３は、実施例１の変形例であり、レベル判定回路１４２の入力として反転増幅器１４１の入力を用いる例である。図１１に、実施例３に係るＣＭＯＳイメージセンサの１画素列分の構成を示す。
実施例１では、レベル判定回路１４２の入力として反転増幅器１４１の出力、即ちカラムアンプ部１４の出力を用いている。これに対し、実施例３では、レベル判定回路１４２の入力として反転増幅器１４１の入力、即ちカラムアンプ部１４の入力を用いている。このように、レベル判定回路１４２の入力として反転増幅器１４１の入力を用いた場合であっても、実施例１と同様の作用、効果を得ることができる。この実施例３の技術は、実施例２に対しても適用できる。
（実施例４）
実施例４は。実施例１の変形例であり、カラムアンプ部１４の帰還容量Ｃ3，Ｃ4の容量値を可変とした例である。図１２に、実施例４に係るＣＭＯＳイメージセンサの１画素列分の構成を示す。
実施例１では、カラムアンプ部１４の帰還容量Ｃ3，Ｃ4の容量値を固定としている。これに対し、実施例４では、カラムアンプ部１４の帰還容量Ｃ3，Ｃ4として可変容量を用いて、帰還容量Ｃ3，Ｃ4の容量値を可変としている。このように、帰還容量Ｃ3，Ｃ4の容量値を可変とすることで、カラムアンプ部１４において、より細かいゲイン設定が可能となる。この実施例４の技術は、実施例２及び実施例３に対しても適用できる。
（実施例５）
実施例５は、実施例１の変形例であり、レベル判定回路１４２を複数有する例である。図１３に、実施例５に係るＣＭＯＳイメージセンサの１画素列分の構成を示す。
実施例１では、レベル判定回路１４２を１つ有し、レベル判定回路１４２の判定出力を１ビットとしている。これに対し、実施例５では、レベル判定回路１４２を複数有している。これに伴い、複数のレベル判定回路１４２の各々には、電圧値が異なる複数の基準電圧Ｖrefが与えられ、複数のレベル判定回路１４２からは、複数ビットのレベル判定結果が出力される。また、複数のレベル判定回路１４２に対応して、ＯＲ回路１４３、帰還容量Ｃ4、及び、ゲイン切替えスイッチＳＷ2も複数設けられる。
このように、カラムアンプ部１４において、レベル判定回路１４２を複数有し、レベル判定結果を複数ビットとすることにより、より細かく適応ゲインの制御を行うことが可能となる。この実施例５の技術は、実施例２、実施例３、及び、実施例４に対しても適用できる。
（実施例６）
実施例６は、サンプル＆ホールド部１５が画素信号を保持する容量を３個有する例である。図１４に、実施例６に係るＣＭＯＳイメージセンサの１画素列分の構成を示す。
図１４に示すように、サンプル＆ホールド部１５の複数のサンプル＆ホールド回路１５１は各々、画素信号を保持する容量として、３個の容量Ｃs1，Ｃs2，Ｃs3を有している。３個の容量Ｃs1，Ｃs2，Ｃs3の各一端は、基準電位（例えば、グランド）のノードに接続されている。
サンプル＆ホールド回路１５１の回路入力端と、３個の容量Ｃs1，Ｃs2，Ｃs3の各他端との間には、３個のスイッチＳＷin1，ＳＷin2，ＳＷin3が接続されている。また、３個の容量Ｃs1，Ｃs2，Ｃs3の各他端と、サンプル＆ホールド回路１５１の回路出力端との間には、３個のスイッチＳＷout1，ＳＷout2，ＳＷout3が接続されている。
図１５に、実施例６に係るＣＭＯＳイメージセンサの回路動作を説明するためのタイムチャートを示す。図１５には、信号処理系の前段部分、即ちカラムアンプ部１４＋サンプル＆ホールド回路１５１のタイムチャート、及び、信号処理系の後段部分、即ちサンプル＆ホールド回路１５１＋アナログ−デジタル変換器１６１のタイムチャートをそれぞれ示している。
図１５に示すタイムチャートの場合、Ｐ相信号のアナログ−デジタル変換期間Ｐ_countと、Ｄ相信号の転送期間ＴＲＧからＤ相信号のセトリング期間Ｄ_settlingまでの期間が重なっていない。このように、Ｐ_countの期間と、ＴＲＧからＤ_settlingの期間が重ならないタイミングの場合には、Ｐ相信号のアナログ−デジタル変換の完了直後に、その容量Ｃs1を直後のＤ相信号のセトリングに用いることができる。
このことは、３個の容量Ｃs1，Ｃs2，Ｃs3で、４個の容量Ｃs_P_odd，Ｃs_D_odd，Ｃs_P_even，Ｃs_D_evenの場合（即ち、実施例１の場合）と同様のアナログ−デジタル変換動作を実現できることを意味している。そして、この場合は、３個の容量Ｃs1，Ｃs2，Ｃs3の各々が、偶数番目／奇数番目、Ｐ相／Ｄ相のどの信号に用いられるかは毎回変化する。
この実施例６に対しても、実施例１の場合と同様に、実施例２、実施例３、実施例４、あるいは、実施例５のような変形例を適用することができる。
（実施形態の変形例）
上記の実施形態では、単位画素２が行列状に配置されて成るＣＭＯＳイメージセンサに適用した場合を例に挙げて説明したが、本開示の技術は、ＣＭＯＳイメージセンサへの適用に限られるものではない。すなわち、本開示の技術は、単位画素２が行列状に２次元配置されて成るＸ−Ｙアドレス方式の固体撮像素子全般に対して適用可能である。
また、本開示の技術は、可視光の入射光量の分布を検知して画像として撮像する固体撮像素子への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像素子全般に対して適用可能である。
（実施形態の応用例）
以上説明した本実施形態に係るＣＭＯＳイメージセンサ１は、例えば図１６に示すように、可視光、赤外光、紫外光、Ｘ線等の光をセンシングする様々な装置に使用することができる。様々な装置の具体例について以下に列挙する。
・デジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用途に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の分野で用いる装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、テレビジョン受像機、冷蔵庫、エアーコンディショナ等の家電の分野で用いる装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの分野で用いる装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの分野で用いる装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の分野で用いる装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの分野で用いる装置
・畑や作物の状態を監視するためのカメラ等の、農業の分野で用いる装置
＜本開示の技術の適用例＞
本開示の技術は、様々な製品に適用することができる。以下に、より具体的な適用例について説明する。
［本開示の電子機器］
ここでは、デジタルスチルカメラやビデオカメラ等の撮像装置や、携帯電話機などの撮像機能を有する携帯端末装置や、画像読取部に固体撮像素子を用いる複写機などの電子機器に適用する場合について説明する。
図１７は、本開示の電子機器の一例である撮像装置の構成を示すブロック図である。図１７に示すように、本例に係る撮像装置５０は、レンズ群等を含む撮像光学系５１、撮像部５２、ＤＳＰ回路５３、フレームメモリ５４、表示装置５５、記録装置５６、操作系５７、及び、電源系５８等を有している。そして、ＤＳＰ回路５３、フレームメモリ５４、表示装置５５、記録装置５６、操作系５７、及び、電源系５８がバスライン５９を介して相互に接続された構成となっている。
撮像光学系５１は、被写体からの入射光（像光）を取り込んで撮像部５２の撮像面上に結像する。撮像部５２は、撮像光学系５１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。ＤＳＰ回路５３は、一般的なカメラ信号処理、例えば、ホワイトバランス処理、デモザイク処理、ガンマ補正処理などを行う。
フレームメモリ５４は、ＤＳＰ回路５３での信号処理の過程で適宜データの格納に用いられる。表示装置５５は、液晶表示装置や有機ＥＬ(electro luminescence)表示装置等のパネル型表示装置から成り、撮像部５２で撮像された動画または静止画を表示する。記録装置５６は、撮像部５２で撮像された動画または静止画を、可搬型の半導体メモリや、光ディスク、ＨＤＤ(Hard Disk Drive)等の記録媒体に記録する。
操作系５７は、ユーザによる操作の下に、本撮像装置５０が持つ様々な機能について操作指令を発する。電源系５８は、ＤＳＰ回路５３、フレームメモリ５４、表示装置５５、記録装置５６、及び、操作系５７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
このような撮像装置５０は、ビデオカメラやデジタルスチルカメラ、更には、スマートフォン、携帯電話機等のモバイル機器向けカメラモジュールに適用される。そして、この撮像装置５０において、撮像部５２として、先述した実施形態に係るＣＭＯＳイメージセンサを用いることができる。これにより、１回分の画素信号の読出し及びアナログ−デジタル変換時間である１ＡＤ時間を短縮できるため、例えば、撮像動作の高速化に寄与できる。
［移動体への応用例］
また、例えば、本開示の技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図１８は、本開示の技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１８に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ(interface)１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１８の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図１９は、撮像部１２０３１の設置位置の例を示す図である。
図１９では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図１７には、撮像部１２１０１乃至１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１乃至１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１乃至１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１乃至１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１乃至１２１０４から得られた距離情報を基に、撮像範囲１２１１１乃至１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。更に、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１乃至１２１０４から得られた距離情報を基に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１乃至１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１乃至１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１乃至１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１乃至１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示の技術が適用され得る車両制御システムの一例について説明した。本開示の技術は、以上説明した構成のうち、例えば、撮像部１２０３１や運転者状態検出部１２０４１に適用され得る。具体的には、例えば、図１のＣＭＯＳイメージセンサ１は、撮像部１２０３１や運転者状態検出部１２０４１に適用することができる。撮像部１２０３１や運転者状態検出部１２０４１に本開示の技術を適用することにより、１回分の画素信号の読出し及びアナログ−デジタル変換時間である１ＡＤ時間を短縮できるため、例えば、車両の外部及び内部の情報の検出動作の高速化に寄与できる。
＜本開示がとることができる構成＞
尚、本開示は、以下のような構成をとることもできる。
≪Ａ．固体撮像素子≫
［Ａ−１］光電変換部を含む複数の単位画素が行列状に配置された画素アレイ部、
画素アレイ部の列配列に対応して設けられた垂直信号線を通して単位画素から出力される画素信号のレベル調整を行うアンプ部、
アンプ部を経た画素信号をサンプリングし、保持するサンプル＆ホールド部、及び、
サンプル＆ホールド部から出力される画素信号をデジタル信号に変換するアナログ−デジタル変換部を備え、
サンプル＆ホールド部は、画素信号を保持する少なくとも３個の容量を有し、一の容量への画素信号の取込みと、他の容量に取り込んでいる画像信号のアナログ−デジタル変換部への出力とを並行して行う、
固体撮像素子。
［Ａ−２］第１半導体基板及び第２半導体基板の少なくとも２つの半導体基板が積層された積層構造を有し、
画素アレイ部は、第１半導体基板に形成され、
サンプル＆ホールド部は、第１半導体基板以外の半導体基板に形成されている、
上記［Ａ−１］に記載の固体撮像素子。
［Ａ−３］画素信号は、リセット時に単位画素から出力されるリセット信号、及び、光電変換時に単位画素から出力されるデータ信号を含んでおり、
サンプル＆ホールド部は、時系列で前後して単位画素から出力される２つの画素信号に対し、一方の画素信号のリセット信号用、データ信号用の２個の容量、及び、他方の画像信号のリセット信号用、データ信号用の２個の容量の計４個の容量を有する、
上記［Ａ−１］又は上記［Ａ−２］に記載の固体撮像素子。
［Ａ−４］サンプル＆ホールド部は、アナログ−デジタル変換部へ画素信号を出力する回路出力端の電位をリセットするリセットスイッチを有する、
上記［Ａ−１］乃至上記［Ａ−３］のいずれかに記載の固体撮像素子。
［Ａ−５］アンプ部は、ゲインを適応的に調整して一定の信号レベルを得る適応ゲイン型のアンプから成る、
上記［Ａ−１］乃至上記［Ａ−４］のいずれかに記載の固体撮像素子。
［Ａ−６］アンプ部は、少なくとも２種類のゲインの切替えが可能である、
上記［Ａ−５］に記載の固体撮像素子。
［Ａ−７］アンプ部は、画素信号のレベルを判定するレベル判定回路を有し、レベル判定回路の判定結果に応じてゲインを切り替える、
上記［Ａ−６］に記載の固体撮像素子。
［Ａ−８］アナログ−デジタル変換部から出力されるデジタル信号を処理するデジタル信号処理部を備え、
デジタル信号処理部は、レベル判定回路の判定結果を基に、デジタル信号に対してレベル調整を行う、
上記［Ａ−７］に記載の固体撮像素子。
［Ａ−９］デジタル信号処理部は、レベル判定回路の判定結果を基に、デジタル信号に対して圧縮処理を行う、
上記［Ａ−８］に記載の固体撮像素子。
≪Ｂ．電子機器≫
［Ｂ−１］光電変換部を含む複数の単位画素が行列状に配置された画素アレイ部、
画素アレイ部の列配列に対応して設けられた垂直信号線を通して単位画素から出力される画素信号のレベル調整を行うアンプ部、
アンプ部を経た画素信号をサンプリングし、保持するサンプル＆ホールド部、及び、
サンプル＆ホールド部から出力される画素信号をデジタル信号に変換するアナログ−デジタル変換部を備え、
サンプル＆ホールド部は、画素信号を保持する少なくとも３個の容量を有し、一の容量への画素信号の取込みと、他の容量に取り込んでいる画像信号のアナログ−デジタル変換部への出力とを並行して行う、
固体撮像素子を有する電子機器。
［Ｂ−２］第１半導体基板及び第２半導体基板の少なくとも２つの半導体基板が積層された積層構造を有し、
画素アレイ部は、第１半導体基板に形成され、
サンプル＆ホールド部は、第１半導体基板以外の半導体基板に形成されている、
上記［Ｂ−１］に記載の電子機器。
［Ｂ−３］画素信号は、リセット時に単位画素から出力されるリセット信号、及び、光電変換時に単位画素から出力されるデータ信号を含んでおり、
サンプル＆ホールド部は、時系列で前後して単位画素から出力される２つの画素信号に対し、一方の画素信号のリセット信号用、データ信号用の２個の容量、及び、他方の画像信号のリセット信号用、データ信号用の２個の容量の計４個の容量を有する、
上記［Ｂ−１］又は上記［Ｂ−２］に記載の電子機器。
［Ｂ−４］サンプル＆ホールド部は、アナログ−デジタル変換部へ画素信号を出力する回路出力端の電位をリセットするリセットスイッチを有する、
上記［Ｂ−１］乃至上記［Ｂ−３］のいずれかに記載の電子機器。
［Ｂ−５］アンプ部は、ゲインを適応的に調整して一定の信号レベルを得る適応ゲイン型のアンプから成る、
上記［Ｂ−１］乃至上記［Ｂ−４］のいずれかに記載の電子機器。
［Ｂ−６］アンプ部は、少なくとも２種類のゲインの切替えが可能である、
上記［Ｂ−５］に記載の電子機器。
［Ｂ−７］アンプ部は、画素信号のレベルを判定するレベル判定回路を有し、レベル判定回路の判定結果に応じてゲインを切り替える、
上記［Ｂ−６］に記載の電子機器。
［Ｂ−８］アナログ−デジタル変換部から出力されるデジタル信号を処理するデジタル信号処理部を備え、
デジタル信号処理部は、レベル判定回路の判定結果を基に、デジタル信号に対してレベル調整を行う、
上記［Ｂ−７］に記載の電子機器。
［Ｂ−９］デジタル信号処理部は、レベル判定回路の判定結果を基に、デジタル信号に対して圧縮処理を行う、
上記［Ｂ−８］に記載の電子機器。
１・・・ＣＭＯＳイメージセンサ（固体撮像素子）、２・・・単位画素、１１・・・画素アレイ部、１２・・・行選択部、１３・・・負荷ＭＯＳ部、１４・・・カラムアンプ部、１５・・・サンプル＆ホールド部、１６・・・アナログ−デジタル変換部、１７・・・メモリ部、１８・・・データ処理部、１９・・・出力部、２０・・・タイミング制御部、２１・・・フォトダイオード（光電変換部）、２２・・・転送トランジスタ、２３・・・リセットトランジスタ、２４・・・増幅トランジスタ、２５・・・選択トランジスタ、３１（３１1〜３１m）・・・画素駆動線、３２（３２1〜３２n）・・・垂直信号線、１５１・・・サンプル＆ホールド回路、１６１・・・アナログ−デジタル変換器

Claims (10)

  1. 光電変換部を含む複数の単位画素が行列状に配置された画素アレイ部、
    画素アレイ部の列配列に対応して設けられた垂直信号線を通して単位画素から出力される画素信号のレベル調整を行うアンプ部、
    アンプ部を経た画素信号をサンプリングし、保持するサンプル＆ホールド部、及び、
    サンプル＆ホールド部から出力される画素信号をデジタル信号に変換するアナログ−デジタル変換部を備え、
    サンプル＆ホールド部は、画素信号を保持する少なくとも３個の容量を有し、一の容量への画素信号の取込みと、他の容量に取り込んでいる画像信号のアナログ−デジタル変換部への出力とを並行して行う、
    固体撮像素子。
  2. 第１半導体基板及び第２半導体基板の少なくとも２つの半導体基板が積層された積層構造を有し、
    画素アレイ部は、第１半導体基板に形成され、
    サンプル＆ホールド部は、第１半導体基板以外の半導体基板に形成されている、
    請求項１に記載の固体撮像素子。
  3. 画素信号は、リセット時に単位画素から出力されるリセット信号、及び、光電変換時に単位画素から出力されるデータ信号を含んでおり、
    サンプル＆ホールド部は、時系列で前後して単位画素から出力される２つの画素信号に対し、一方の画素信号のリセット信号用、データ信号用の２個の容量、及び、他方の画像信号のリセット信号用、データ信号用の２個の容量の計４個の容量を有する、
    請求項１に記載の固体撮像素子。
  4. サンプル＆ホールド部は、アナログ−デジタル変換部へ画素信号を出力する回路出力端の電位をリセットするリセットスイッチを有する、
    請求項１に記載の固体撮像素子。
  5. アンプ部は、ゲインを適応的に調整して一定の信号レベルを得る適応ゲイン型のアンプから成る、
    請求項１に記載の固体撮像素子。
  6. アンプ部は、少なくとも２種類のゲインの切替えが可能である、
    請求項５に記載の固体撮像素子。
  7. アンプ部は、画素信号のレベルを判定するレベル判定回路を有し、レベル判定回路の判定結果に応じてゲインを切り替える、
    請求項６に記載の固体撮像素子。
  8. アナログ−デジタル変換部から出力されるデジタル信号を処理するデジタル信号処理部を備え、
    デジタル信号処理部は、レベル判定回路の判定結果を基に、デジタル信号に対してレベル調整を行う、
    請求項７に記載の固体撮像素子。
  9. デジタル信号処理部は、レベル判定回路の判定結果を基に、デジタル信号に対して圧縮処理を行う、
    請求項８に記載の固体撮像素子。
  10. 光電変換部を含む複数の単位画素が行列状に配置された画素アレイ部、
    画素アレイ部の列配列に対応して設けられた垂直信号線を通して単位画素から出力される画素信号のレベル調整を行うアンプ部、
    アンプ部を経た画素信号をサンプリングし、保持するサンプル＆ホールド部、及び、
    サンプル＆ホールド部から出力される画素信号をデジタル信号に変換するアナログ−デジタル変換部を備え、
    サンプル＆ホールド部は、画素信号を保持する少なくとも３個の容量を有し、一の容量への画素信号の取込みと、他の容量に取り込んでいる画像信号のアナログ−デジタル変換部への出力とを並行して行う、
    固体撮像素子を有する電子機器。
JP2017182192A 2017-09-22 2017-09-22 固体撮像素子及び電子機器 Pending JP2019057873A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017182192A JP2019057873A (ja) 2017-09-22 2017-09-22 固体撮像素子及び電子機器
PCT/JP2018/032757 WO2019058959A1 (ja) 2017-09-22 2018-09-04 固体撮像素子及び電子機器
US16/647,048 US11418749B2 (en) 2017-09-22 2018-09-04 Solid-state image pick-up device and electronic device
CN201880059215.7A CN111095917B (zh) 2017-09-22 2018-09-04 固态摄像器件和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017182192A JP2019057873A (ja) 2017-09-22 2017-09-22 固体撮像素子及び電子機器

Publications (1)

Publication Number Publication Date
JP2019057873A true JP2019057873A (ja) 2019-04-11

Family

ID=65810897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017182192A Pending JP2019057873A (ja) 2017-09-22 2017-09-22 固体撮像素子及び電子機器

Country Status (4)

Country Link
US (1) US11418749B2 (ja)
JP (1) JP2019057873A (ja)
CN (1) CN111095917B (ja)
WO (1) WO2019058959A1 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021085290A1 (ja) * 2019-10-31 2021-05-06 ソニーセミコンダクタソリューションズ株式会社 過光量検知回路、受光素子、および電子機器
WO2022172714A1 (ja) * 2021-02-09 2022-08-18 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
WO2022181099A1 (ja) * 2021-02-25 2022-09-01 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、撮像装置
WO2022196057A1 (ja) * 2021-03-19 2022-09-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
WO2022210380A1 (ja) * 2021-03-31 2022-10-06 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器
WO2023007772A1 (ja) * 2021-07-26 2023-02-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
WO2023047631A1 (ja) * 2021-09-27 2023-03-30 ソニーセミコンダクタソリューションズ株式会社 光検出素子及び光検出装置
WO2023062962A1 (ja) * 2021-10-15 2023-04-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
WO2023062947A1 (ja) * 2021-10-15 2023-04-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2023062940A1 (ja) * 2021-10-15 2023-04-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2023162471A1 (ja) * 2022-02-28 2023-08-31 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2024024261A1 (ja) * 2022-07-26 2024-02-01 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像システム、および、固体撮像素子の制御方法
WO2024122420A1 (ja) * 2022-12-07 2024-06-13 ソニーセミコンダクタソリューションズ株式会社 光検出素子
JP7566578B2 (ja) 2020-10-23 2024-10-15 キヤノン株式会社 撮像装置、撮像システム及び撮像装置の駆動方法
US12143738B2 (en) 2021-03-18 2024-11-12 Canon Kabushiki Kaisha Photoelectric conversion device and electronic device

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112868182A (zh) * 2018-10-18 2021-05-28 株式会社半导体能源研究所 半导体装置
WO2021223105A1 (zh) * 2020-05-06 2021-11-11 深圳市汇顶科技股份有限公司 像素、图像传感器及电子装置
US11240458B2 (en) * 2020-06-12 2022-02-01 Omnivision Technologies, Inc. Image sensor with capacitor randomization for column gain
US11399150B2 (en) * 2020-11-13 2022-07-26 Omnivision Technologies, Inc. Auto-zero techniques for lateral overflow integrating capacitor (LOFIC) readout image sensor
US11140352B1 (en) * 2020-12-14 2021-10-05 Omnivision Technologies, Inc. High dynamic range high speed CMOS image sensor design
US20220272298A1 (en) * 2021-02-25 2022-08-25 L3 Cincinnati Electronics Corporation Analog counter circuits and read-out integrated circuits and infrared detectors incorporating the same
WO2023063024A1 (ja) * 2021-10-15 2023-04-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5757440A (en) * 1996-02-06 1998-05-26 Analog Devices, Inc. Method and apparatus for providing an offset level to an image signal
JP4574045B2 (ja) * 2001-03-30 2010-11-04 ルネサスエレクトロニクス株式会社 半導体集積回路および撮像システム
JP4663956B2 (ja) * 2002-12-25 2011-04-06 浜松ホトニクス株式会社 光検出装置
US7443435B2 (en) * 2004-07-07 2008-10-28 Altasens, Inc. Column amplifier with automatic gain selection for CMOS image sensors
JP5006281B2 (ja) * 2008-07-24 2012-08-22 パナソニック株式会社 固体撮像装置、カメラ
JP2011259305A (ja) * 2010-06-10 2011-12-22 Toshiba Corp 固体撮像装置
WO2012043867A1 (en) * 2010-09-30 2012-04-05 Canon Kabushiki Kaisha Solid-state imaging apparatus
JP6023437B2 (ja) 2012-02-29 2016-11-09 キヤノン株式会社 固体撮像装置及びカメラ
JP5965674B2 (ja) * 2012-03-05 2016-08-10 オリンパス株式会社 固体撮像装置および撮像装置
JP5893550B2 (ja) * 2012-04-12 2016-03-23 キヤノン株式会社 撮像装置及び撮像システム
US8952795B2 (en) * 2012-09-06 2015-02-10 OmniVision Technologies Selective gain control circuit
JP5990080B2 (ja) * 2012-10-05 2016-09-07 キヤノン株式会社 撮像システム、および撮像システムの駆動方法
JP5518217B2 (ja) * 2013-01-18 2014-06-11 キヤノン株式会社 撮像システムおよび撮像システムの駆動方法
JP6175355B2 (ja) * 2013-11-07 2017-08-02 ルネサスエレクトロニクス株式会社 固体撮像素子
JP6395425B2 (ja) * 2014-04-11 2018-09-26 キヤノン株式会社 撮像装置及び撮像システム
US9716841B2 (en) * 2014-06-20 2017-07-25 Analog Devices, Inc. Adaptive gain adjustment in an imaging system
US9787928B2 (en) * 2015-01-06 2017-10-10 Forza Silicon Corporation Layout and timing schemes for ping-pong readout architecture
JPWO2017056248A1 (ja) 2015-09-30 2018-07-19 オリンパス株式会社 固体撮像装置の駆動方法および固体撮像装置

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12022216B2 (en) 2019-10-31 2024-06-25 Sony Semiconductor Solutions Corporation Overlight amount detection circuit, light receiving element, and electronic device
WO2021085290A1 (ja) * 2019-10-31 2021-05-06 ソニーセミコンダクタソリューションズ株式会社 過光量検知回路、受光素子、および電子機器
JP7566578B2 (ja) 2020-10-23 2024-10-15 キヤノン株式会社 撮像装置、撮像システム及び撮像装置の駆動方法
WO2022172714A1 (ja) * 2021-02-09 2022-08-18 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
WO2022181099A1 (ja) * 2021-02-25 2022-09-01 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、撮像装置
US12143738B2 (en) 2021-03-18 2024-11-12 Canon Kabushiki Kaisha Photoelectric conversion device and electronic device
WO2022196057A1 (ja) * 2021-03-19 2022-09-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
WO2022210380A1 (ja) * 2021-03-31 2022-10-06 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器
WO2023007772A1 (ja) * 2021-07-26 2023-02-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
JP7583695B2 (ja) 2021-09-21 2024-11-14 株式会社東芝 固体撮像装置
WO2023047631A1 (ja) * 2021-09-27 2023-03-30 ソニーセミコンダクタソリューションズ株式会社 光検出素子及び光検出装置
WO2023048235A1 (ja) * 2021-09-27 2023-03-30 ソニーセミコンダクタソリューションズ株式会社 光検出素子及び光検出装置
WO2023062962A1 (ja) * 2021-10-15 2023-04-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
WO2023062940A1 (ja) * 2021-10-15 2023-04-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2023062947A1 (ja) * 2021-10-15 2023-04-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2023162471A1 (ja) * 2022-02-28 2023-08-31 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2024024261A1 (ja) * 2022-07-26 2024-02-01 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像システム、および、固体撮像素子の制御方法
WO2024122420A1 (ja) * 2022-12-07 2024-06-13 ソニーセミコンダクタソリューションズ株式会社 光検出素子

Also Published As

Publication number Publication date
US20200260034A1 (en) 2020-08-13
US11418749B2 (en) 2022-08-16
WO2019058959A1 (ja) 2019-03-28
CN111095917B (zh) 2023-01-20
CN111095917A (zh) 2020-05-01

Similar Documents

Publication Publication Date Title
US11418749B2 (en) Solid-state image pick-up device and electronic device
KR102520518B1 (ko) 촬상 소자, 촬상 소자의 제어 방법, 및 전자기기
CN111886857B (zh) 固态摄像器件
JP7331180B2 (ja) 撮像素子及び電子機器
US20230326940A1 (en) Imaging device and electronic apparatus
WO2019193801A1 (ja) 固体撮像素子、電子機器および固体撮像素子の制御方法
JP2022087529A (ja) 撮像装置及び電子機器
WO2022118630A1 (ja) 撮像装置及び電子機器
WO2020003646A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
US20230254607A1 (en) Imaging apparatus and electronic device
CN117678239A (zh) 固态摄像元件
US20240348947A1 (en) Imaging device and electronic apparatus comprising imaging device
WO2019039311A1 (ja) 固体撮像素子、撮像装置、および、電子機器
WO2023166848A1 (ja) 撮像装置、画像処理装置および撮像装置の制御方法
WO2023157489A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2021261367A1 (ja) 撮像装置及び電子機器
US20240064430A1 (en) Imaging device and electronic apparatus
US20240373143A1 (en) Solid-state imaging element, imaging device, and solid-state imaging element control method
WO2023067924A1 (ja) 撮像装置および電子機器
US20230283921A1 (en) Solid-state imaging device
WO2023218774A1 (ja) 撮像素子および電子機器
WO2023149417A1 (ja) 撮像装置
JP2023110120A (ja) 撮像装置及び電子機器
CN117957854A (zh) 固态图像传感器、成像设备和固态图像传感器的控制方法