[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2019054107A - 半導体光素子 - Google Patents

半導体光素子 Download PDF

Info

Publication number
JP2019054107A
JP2019054107A JP2017177103A JP2017177103A JP2019054107A JP 2019054107 A JP2019054107 A JP 2019054107A JP 2017177103 A JP2017177103 A JP 2017177103A JP 2017177103 A JP2017177103 A JP 2017177103A JP 2019054107 A JP2019054107 A JP 2019054107A
Authority
JP
Japan
Prior art keywords
region
layer
laser
substrate
core layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017177103A
Other languages
English (en)
Other versions
JP6996183B2 (ja
Inventor
浩一 長谷部
Koichi Hasebe
浩一 長谷部
硴塚 孝明
Takaaki Kakizuka
孝明 硴塚
松尾 慎治
Shinji Matsuo
慎治 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2017177103A priority Critical patent/JP6996183B2/ja
Publication of JP2019054107A publication Critical patent/JP2019054107A/ja
Application granted granted Critical
Publication of JP6996183B2 publication Critical patent/JP6996183B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

【課題】作製工程が簡易でかつ高性能な電界吸収変調器集積レーザなどの半導体光素子を実現する。【解決手段】半導体基板上に形成された電界吸収変調器領域8とレーザ領域9から構成された半導体光素子であって、電界吸収変調器領域とレーザ領域を連通する光導波路のコア層の、それぞれの領域における基板上の基板面に平行な方向の両側にp型クラッド層とn型クラッド層を配置した電流注入構造が形成され、変調器領域のp型クラッド層のコア層側の端部が、レーザ領域のp型クラッド層のコア層側の端部よりもコア層から離れた位置になるよう形成されている半導体光素子とした。【選択図】図4

Description

本発明は、光送信器用光源などに利用される半導体光素子の構造に関する。より詳細には、半導体レーザと光変調器を集積した変調器集積光源に用いられる半導体光素子に関する。
インターネットの普及に伴うネットワークトラフィック量の爆発的な増大により、光ファイバ伝送の高速・大容量化が著しい。半導体レーザは、光ファイバ通信を支える光源デバイスとして発展を続けてきた。特に、分布帰還型(Distributed Feedback:DFB)半導体レーザによる単一モード光源の実現は、時分割多重方式、及び波長分割多重(Wavelengh Division Multiplexing:WDM)方式による光ファイバ通信の高速化、大容量化に大きく寄与してきた。
近年、光通信はコアネットワークやメトロネットワーク等のテレコム領域に限らず、データセンタ間、ラック間、さらにはボード間の短距離のデータ通信にも適用されている。例えば、100GbitイーサネットはWDM型の多波長アレイ光源の構成を用いて標準化されており、短距離光通信の大容量化が急速に進んでいる。これらの背景に際し、光送信器の高速化かつ低消費電力化は必須であり、集積されたレーザ光源からの光を電気信号で変調して出力する高性能な変調光源として、変調器集積型半導体レーザが進展してきた。
特に単一モードDFBレーザと電界吸収(ElectroAbsorption:EA)型光変調器を同一基板上にモノリシックに集積したEA−DFBレーザは、小型でかつ消費電力が低く、40Gbit/sを超える高速変調が可能であるため(非特許文献1)、100km以下の比較的短距離用の光送信器として実用化されている。2017年現在、400Gbitイーサネットの標準化が整いつつあり、50Gbit/s級のPAM(Pulse Amplitude Moduation)に対応可能なEA−DFBレーザも望まれるところである。
W. Kobayashi et al., "Design and Fabrication of 10-/40-Gb/s, Uncooled Electroabsorption Modulator Integrated DFB Laser With Butt-Joint Structure,"IEEE Journal of Lightwave Technology, vol. 28, no.1, pp.164-171, 2010 D. A. B. Miller et al., "Electric field dependence of optical absorption near the band gap of quantum-well structures", Physical Review, vol. B32, pp. 1043-1060, 1985.
EA変調器は、変調される光の通過する光導波路コアとなる量子井戸活性層に、変調電気信号による電界を与えたときの光吸収係数の変化により光変調動作する。
図1(a)に一般的な従来のEA変調器の基板断面図を示す。図1(a)において、変調される光は、基板面内方向(紙面に垂直な方向ないし紙面内の左右方向)に量子井戸層(コア層、活性層)1を通過するものとする。
量子井戸層1は、バンドギャップの大きい材料で構成されたバリア層とバンドギャップの小さい材料で構成された井戸層を、交互に周期的に複数積層した多層構造である。この量子井戸層1(通常は非ドープの真性半導体であり、i型と表現される)の上下に、p型クラッド層(例えばp−InP)2、n型クラッド層(例えばn−InP)3を配置した3層で、pin半導体構造が形成されている。半導体構造を挟んで面対向する上下の電極により、変調信号源41からの変調電気信号とともに逆バイアスで、上下方向(量子井戸層1に垂直な方向)に電界が印加される。このようにして、量子井戸層1を通過する光に対する光吸収係数が制御され、光が変調される。
図1(b)は印加する電界がゼロの場合(実線)と所定の電界を印加した場合(点線)の、上記量子井戸構造のEA変調器の吸収係数(光吸収スペクトル)の変化を示す図である。量子井戸構造の光吸収スペクトルは、バンド間遷移波長に対応するバンド間吸収(図1(b)の「バンド端」の左側区間)と、その長波長側にある励起子吸収ピークからなる。
電界を印加すると、量子井戸層1内のキャリアの局在により光吸収スペクトルの励起子吸収ピークが低下し、さらに実効的なバンドギャップが縮小することにより吸収スペクトルが長波長シフトする、いわゆる量子閉じ込めシュタルク(QCSE)効果が生じる。したがって、レーザの動作波長を励起子吸収波長よりも長波長側に設定することにより、電界印加に伴い吸収係数が増大し、強度変調動作が可能となる。
図2に、一般的なEA−DFBレーザの、光導波路コア層に沿った基板断面図を示す。EA−DFBレーザ素子10は、光導波路コア層に沿って電界吸収変調器領域8とレーザ領域9により構成され、レーザ領域9で発生したレーザ光が電界吸収変調器領域8で変調されて出力光となる。
図2のEA−DFBレーザ素子10では、基板となるn型クラッド層(n−InPクラッド層/基板)3の上に変調器コア層(量子井戸層、活性層)1とレーザコア層(量子井戸層、活性層)4が形成され、連通する光導波路を構成して結合されている。レーザコア層4の上部には、レーザの発振波長を決める回折格子11が形成される。両コア層の上部には、共通の二層構造のp型クラッド層2a、2bと、2つのpコンタクト層7、2つのp電極6が形成されている。変調器領域8とレーザ領域9は、左右のコンタクト層7の間の間隙領域によって電気的に区分されており、独立にバイアス駆動される。n基板3の下のn電極5は共通でよい。
また図3に、図2のEA−DFBレーザ素子10を光の導波方向から見た、2箇所の基板断面図を示す。図3(a)がレーザ領域9、図3(b)が変調器領域8における断面構造を示す基板断面図である。本構造は、半絶縁埋込み型と呼ばれるEA−DFBレーザ構造である。
図3(a)、(b)において光導波路はともに、変調器領域8の活性層1,レーザ領域9の活性層4を上下に挟むpin構造の左右両側を、高抵抗な半絶縁(SI)InP埋込み層15で埋め込んだ埋込み導波路構造である。ここで、活性層1,4の上部にはp型クラッド層が積層されるが、電気抵抗抑制と活性層領域への効率的な正孔注入のためには、p型クラッド層のドーピング濃度は高いことが望ましい。一方、光の伝搬損の観点からは、p型クラッド層のドーピング濃度は低いことが望ましい。
このような理由からp型クラッド層は、導波モードの電界分布が存在する活性層1,4の直上には低濃度ドーピングのp型クラッド層2aを設け、その低濃度ドーピング層の上に高濃度ドーピングのp型クラッド層2bを設けた、二層構造とすることが一般的である。よって、従来構造を作製する場合には、レーザ領域と変調器領域のオーバークラッド層は、それぞれの領域にあわせて二層構造を別々に形成する必要があり、工数を要していた。
また、高速変調動作の為には素子容量の抑制が重要であるが、垂直方向電界を用いた変調器は、素子上下に電極を配置するために容量が電極面積で規定されてしまう。このため、電極下の寄生容量の発生が避けられず、高速変調動作の妨げとなっていた。
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、作製工程が簡易で、かつ高性能な電界吸収変調器集積レーザを実現することにある。
本発明は、このような目的を達成するために、以下のような構成を備えることを特徴とする。
(発明の構成1)
半導体基板の上に形成された電界吸収変調器領域とレーザ領域から構成された半導体光素子であって、
前記電界吸収変調器領域と前記レーザ領域を連通する光導波路のコア層の、それぞれの領域における基板上の基板面に平行な方向の両側にp型クラッド層とn型クラッド層を配置した電流注入構造が形成され、
前記電界吸収変調器領域における前記p型クラッド層のコア層の側の端部が、前記レーザ領域における前記p型クラッド層のコア層側の端部よりもコア層から離れた位置になるよう形成されている
ことを特徴とする半導体光素子。
(発明の構成2)
半導体基板の上に形成された電界吸収変調器領域とレーザ領域から構成された半導体光素子であって、
前記電界吸収変調器領域と前記レーザ領域を連通する光導波路のコア層の、それぞれの領域における基板上の基板面に平行な方向の両側にp型クラッド層とn型クラッド層を配置した電流注入構造が形成され、
それぞれの前記p型クラッド層は、前記コア層の側の端部から離れるにつれてドーピング濃度が増大する遷移領域を前記コア層の側に有しており
前記電界吸収変調器領域における前記遷移領域の幅が、前記レーザ領域における前記遷移領域の幅よりも広い
ことを特徴とする半導体光素子。
(発明の構成3)
発明の構成1または2に記載の半導体光素子であって、
前記光導波路の前記電界吸収変調器領域と前記レーザ領域の間に、両領域を電気的に分離し光学的に結合する接続導波路領域が設けられた
ことを特徴とする半導体光素子。
(発明の構成4)
発明の構成3に記載の半導体光素子において、
前記電界吸収変調器領域の前記コア層の幅が、前記レーザ領域の前記コア層の幅よりも広く前記接続導波路領域のコア層がテーパ構造を有する
ことを特徴とする半導体光素子。
(発明の構成5)
発明の構成1から4のいずれか1項に記載の半導体光素子であって、
前記半導体基板が、シリコン基板上にSiO2層が形成された2層基板である
ことを特徴とする半導体光素子。
(発明の構成6)
発明の構成1から4のいずれか1項に記載の半導体光素子であって、
前記半導体基板が、半絶縁性(SI)InPの単層基板である
ことを特徴とする半導体光素子。
発明の構成1に記載した構成により、レーザと変調器のそれぞれの活性層領域において、真性半導体領域幅を簡易に独立に制御できる。また、横方向電界を使用することにより、素子容量がp型クラッド層およびn型クラッド層の厚さにより支配されるために電極面積の影響を受けにくく、単位長さあたりの素子容量が抑制されるために高速動作に有利である。
また、発明の構成2に記載した構成では、コア層横のp型クラッド領域に、コア層端から離れるにつれてドーピング濃度が増大する遷移領域を設け、導波モードの光が存在するコア層横を低ドーピング領域、その他は高ドーピング領域とすることにより、ドーピング分布を調整することができる。
以上説明したように、本発明によって、作製工程が簡易でかつ高性能な電界吸収変調器集積レーザなどの半導体光素子を実現できる。
従来のEA変調器の基板断面図(a)と、QCSE効果による光吸収スペクトルの変化を示す図(b)である。 従来のEA−DFBレーザの光導波路コア層に沿った基板断面図である。 従来のEA−DFBレーザの光の導波方向からみた、レーザ領域の基板断面図(a)、変調器領域の基板断面図(b)である。 本発明の実施例1の半導体光素子の斜視図である。 本発明の実施例1の半導体光素子の半導体領域の上面図である。 本発明の実施例1の半導体光素子のレーザ領域の基板断面図(a)、変調器領域の基板断面図(b)、接続導波路領域の基板断面図(c)である。 本発明の実施例1の半導体光素子の量子井戸構造において、基板に平行方向に電界を印加した場合の吸収スペクトルの変化(a)と、基板に垂直方向に電界を印加した場合の吸収スペクトルの変化(b)を表す図である。 本発明の実施例2の半導体光素子のレーザ領域の基板断面図(a)、変調器領域の基板断面図(b)である。 本発明の実施例3の半導体光素子の斜視図である。 本発明の実施例3の半導体光素子のレーザ領域の基板断面図(a)、変調器領域の基板断面図(b)、接続導波路領域の基板断面図(c)である。 本発明の実施例4の半導体光素子のレーザ領域の基板断面図(a)、変調器領域の基板断面図(b)である。 本発明の実施例5の半導体光素子の上面図である。 本発明の実施例5の半導体光素子において、テーパ角度を決定する方法を説明する図である。
以下、図面を参照しながら本発明の実施形態について詳細に説明する。
図4は、本発明の実施例1の半導体光素子の構造を示す斜視図である。図5は、本発明の実施例1の半導体光素子の半導体領域のみを示した上面図である。
また、図6は、図5のレーザ領域9の断面A−A’の基板断面図(a)、図5の変調器領域8の断面B−B’の基板断面図(b)、および変調器領域8とレーザ領域9を接続する接続導波路領域13の断面C−C’の基板断面図(c)である。
図4〜6にあるように本発明の実施例1の半導体光素子では、基板はシリコン基板20上にSiO2層21が形成さた2層基板である。この基板上に、横方向、すなわちコア層である量子井戸層の積層面に平行(基板面に平行)、かつ光軸に垂直な方向の電流注入構造を有する、埋め込みコア層が形成されている。
EA変調器領域8のコア層23とレーザ領域9のコア層24は、活性層としての積層量子井戸層を含み、i−InP層22の中に埋めこまれており、接続導波路領域13を介して連通する光導波路を構成している。例えば、EA変調器領域8のコア層23とレーザ領域9のコア層24は、ともに6層InGaAsP量子井戸から形成される。
レーザ領域9の発光波長(PL波長)は1.55μm、変調器領域8の発光波長(PL波長)は1.46μmであり、レーザ領域9のコア層の発光波長(PL波長)は、変調器領域8のコア層の発光波長(PL波長)よりも長波長に設定される。両コア層のコア幅はともに0.8μmであり、コア層を含むスラブ層の厚さは350nmである。
両コア層(活性層)23,24の基板上の基板面に平行な方向の両側には、それぞれ横方向の電流注入のために異なるタイプのドーピングが施されたInP層が、クラッド層として埋め込まれている。すなわち、図6(a)のレーザ領域9の活性層であるコア層24の左側には、ドーピング濃度1×1018cm-3のSiのn型ドーピング層25が、コア層24の右側には、ドーピング濃度1×1018cm-3のZnのp型ドーピング層26が、クラッド層として形成されている。
一方、図6(b)の変調器領域8のコア層23においては、n型ドーピング層25は同様であるが、p側ドーピング層26は、そのコア層23の側の端部がコア層23に対して0.1μm離して形成されて、その間にi−InP層22が埋め込まれている点がレーザ領域9と異なる。
すなわち、本発明の実施例1では、変調器領域のp型クラッド層のコア層の側の端部は、レーザ領域のp型クラッド層のコア層の側の端部よりもコア層から離れた位置になるよう形成されていることを特徴とする。
両領域ともドーピング層(クラッド層)25、26の上部には、それぞれ電流注入用のInGaAsコンタクト層27、28が形成され、それぞれドーピング濃度1×1019cm-3のn型ドーピング、p型ドーピングが施されている。さらに、コンタクト層27、28の領域上には電流注入用の電極29、30が形成され、変調器領域8の表面にはSiO2保護膜31が形成され、レーザ領域9の表面には表面回折格子12が形成されている。見易さのため、図4の斜視図にはSiO2保護膜31は表示していない。
本発明の実施例1の半導体光素子は、図4の斜視図および図5の上面図に示すように、変調器領域8とレーザ領域9、接続導波路領域13から構成されている。レーザ領域9の活性層長は600μm、変調器領域8の活性層長は150μm、接続導波路領域13の導波路長は20μmである。
図4に示すように、レーザ領域9のコア層24の上部には厚さ20nmのSiN絶縁膜が形成され、SiNとSiO2からなるブラッグ波長1.55μmのλ/4シフト回折格子構造が、表面回折格子12を形成している。また、接続導波路領域13は、図6(c)のように、例えば変調器領域のコア23と同様のコアをi−InP層22のみで埋め込んだ導波路構造により構成されている。変調器領域8とレーザ領域9は図4、図5に示すように、領域間のInP領域22をエッチングすることで電気的に分離され、接続導波路領域13により光学的に結合される。また、変調器領域8およびレーザ領域9の各n型半導体層、p型半導体層は、それぞれの領域で必要な部分のみに形成されている。
この導波路構造を持つ半導体光素子を作製するにあたっては、SiO2/Si基板上へInP薄膜を形成するために、ウエハ接合等の技術を用いることができる。また、InP、InGaAsP等の結晶成長には有機金属気相成長法(MOVPE)を、レーザ導波路構造および回折格子の作製にはウェットエッチングまたはドライエッチング等の一般的な半導体レーザの作製方法を用いることができる。
活性層(コア層)23,24の左右の電流注入用のドーピング層(クラッド層)25,26は、真性半導体領域、p領域、n領域の再成長により形成できるほか、活性層の形成後に真性InPを埋め込み再成長し、その後に表面からのイオン注入または熱拡散等の手法で不純物半導体を必要な領域のみに形成する手法が有効である。
この手法によって、図6(a)、(b)で示したレーザ領域9と変調器領域8のn領域、p領域をそれぞれ一度に形成することができる。また、表面回折格子12は、レーザ表面への電子ビーム露光によるパタン形成とエッチングにより形成することができる。
本実施例1においては、レーザ領域9では、コア層24の横までp型クラッド層26を配置することによって、コア層24の量子井戸内への効率的な電流注入が行われる。一方で、変調器領域8においては、コア層23とp型クラッド層26の間に真性半導体のInP層22を配置することによって、光の伝搬損の抑制と、コア層の容量抑制がもたらされる。 レーザ領域9と変調器領域8は分離して形成されているので、両領域のドーピング領域を個別に設計することができる。したがって、それぞれの領域に適したドーピング分布を容易に形成することが可能となる。
また、本実施例1では、変調器のコア層23に量子井戸を用いているため、横方向電界印加(量子井戸層の積層面すなわち基板面に平行かつ光軸に垂直な方向の電流注入構造)を用いることにより、変調効率を増大し、素子長を短縮できる。
図7は、厚さ10nmのInGaAsP量子井戸構造に対し、(a)基板に平行な方向に電界を印加した場合と、(b)基板に垂直な方向に電界を印加した場合の吸収係数スペクトル(Absorption coefficient)を対比して示す図である。印加する電界の範囲は、0kV/cmから100kV/cmの6通りとした。
量子井戸に横方向の電界を印加した場合の吸収係数変化(a)は、主として電界による励起子吸収の遮蔽により生じる(非特許文献2)。動作波長を励起子吸収ピーク波長に対して長波長側に設定した場合(例えば動作波長1.55μmにおいて)、図7から明らかなように、基板に平行に電界を印加した場合(a)の方が、基板に垂直に電界を印加した場合(b)よりも低電界での吸収変化量が大きい。したがって、光変調素子長の短縮が可能であり、損失の低減に加え、素子の寄生容量の抑制により変調帯域を増大する効果がある。
以上のように、本発明の実施例1の半導体光素子の構成によれば、簡易な作製工程で高速変調可能なEA−DFBレーザを実現できる。特に、本構造は屈折率の低いSiO2上に350nmと薄いInPスラブ領域を構成しているために、コア層の光閉じ込めが向上し、変調器領域の短縮が可能である。
加えて、変調器領域とレーザ領域はエッチングにより完全に分離され、必要な領域のみに不純物を構成することができる。このことで良好な電気的な分離が確保される。また、素子容量は電極面積ではなく、層の断面積により規定される構成となり、単位長あたりの素子容量が抑制されるために50Gbit/sを超える高速応答を実現できる。
図8に、本発明の実施例2の半導体光素子の構成について説明する。図8(a)はレーザ領域9、図8(b)は変調器領域8の基板断面図である。実施例2の半導体光素子の構造は、コア横のp型クラッド層のドーピング遷移領域を除いては、実施例1と同様であるので、斜視図、上面図は示さない。
実施例2の半導体光素子においては、図8(a)に示すように、レーザ領域9の活性層(コア層)24が右横のp型クラッド26に直接接してはおらず、幅0.2μmのp型のドーピング遷移領域26aを設けている点が実施例1と異なる。このドーピング遷移領域26aの、活性層24側の端におけるp型ドーピング濃度は5×1017cm-3であり、活性層24から離れるに伴って1×1018cm-3まで増大する。
また図8(b)に示すように、実施例2の変調器領域8の活性層(コア層)23においては、右横のp型クラッド層26との間に、i−InP層22に代えて、レーザ領域9より幅の広い0.3μmの幅のp型のドーピング遷移領域26bが設けられている。このドーピング遷移領域26bの、活性層23の側の端におけるp型ドーピング濃度は1×1017cm-3であり、活性層23から離れるに伴い1×1018cm-3まで増大する。
すなわち、本発明の実施例2においては、両領域のp型クラッド層はそれぞれ、コア層側の端部から離れるにつれてドーピング濃度が増大する遷移領域を、コア層の側に有しており、電界吸収変調器領域における遷移領域の幅が、レーザ領域における遷移領域の幅よりも広いことを特徴とする。
このようなドーピング遷移領域は、活性層コアからクラッド層の境界の間に距離を設け、そこに真性InP層を形成したあとに、拡散またはイオン注入を施すことによって得られる。
本実施例2では、レーザ領域9においては、ドーピング遷移領域26aを設けてコア層横までpドーピング層を配置することによって量子井戸内への効率的な電流注入が行われ、加えてドーピング量を下げているために、損失の低減に効果がある。一方で、変調器領域8においては、より幅の広いドーピング遷移領域26bを設けて光の伝搬損を抑制しつつ、かつ正孔を電界により高速に引き抜くことができる。
これらのドーピング遷移領域は、例えば、活性層の形成後に真性InPを埋め込み再成長し、その後に表面からイオン注入または熱拡散等の手法を用いて、Znを初めとするp型不純物を垂直方向と横方向に拡散させることによって形成できる。拡散やイオン注入においては、垂直方向に浸透しつつも、注入対象物質に入ってから水平方向にも広がることが物理的に一般的な振る舞いであるので、このような形成が可能となる。
図9、10に、本発明の実施例3の半導体光素子の構成を示す。図9は、本発明の実施例3の半導体光素子の構造を示す斜視図である。図10(a)〜(c)は、実施例1の図6と同様に、本発明の実施例3のレーザ領域9の基板断面図10(a)、変調器領域8の基板断面図10(b)、および変調器領域8とレーザ領域9を接続する接続導波路領域13の基板断面図10(c)である。
図9、10の本発明の実施例3では、図4〜6の実施例1と同じ部分は同じ符号で示す。実施例3では実施例1と異なり、基板は半絶縁性(SI)InPの単層基板40であり、その上に横方向電流注入構造を有する埋め込みコア層が形成されている。例えば、EA変調器領域8のコア層23とレーザ領域9のコア層24は、ともに20層InGaAsP量子井戸から形成される。
レーザ領域9の発光波長(PL波長)は1.55μm、変調器領域8の発光波長(PL波長)は1.46μmである。両コア層のコア幅はともに0.8μmであり、埋め込み層の厚さは400nmである。
両コア層(活性層)23,24の基板上の基板面に平行な方向の両側には、それぞれ横方向の電流注入のために異なるタイプのドーピングが施されたInP層が、クラッド層として埋め込まれている。すなわち、図10(a)のレーザ領域9の活性層であるコア層24の左側には、ドーピング濃度1×1018cm-3のSiのn型ドーピング層25が、コア層24の右側には、ドーピング濃度1×1018cm-3のZnのp型ドーピング層26が、クラッド層として形成されている。
一方、図10(b)の変調器領域8のコア層23においては、n型ドーピング層25は同様であるが、p側ドーピング層26は、そのコア層23の側の端部がコア層23に対して0.1μm離して形成されて、その間にi−InP層22が埋め込まれている点がレーザ領域9と異なる。
すなわち、本発明の実施例3では、変調器領域のp型クラッド層のコア層の側の端部は、レーザ領域のp型クラッド層のコア層の側の端部よりもコア層から離れた位置になるよう形成されていることを特徴とする。
両領域ともドーピング層(クラッド層)25、26の上部には、それぞれ電流注入用のInGaAsコンタクト層27、28が形成され、それぞれドーピング濃度1×1019cm-3のn型ドーピング、p型ドーピングが施されている。さらに、コンタクト層27、28の領域上には電流注入用の電極29,30が形成され、変調器領域8の表面にはSiO2保護膜31が形成され、レーザ領域9の表面には表面回折格子12が形成されている。見易さのため、図9の斜視図にはSiO2保護膜31は表示していない。
本発明の実施例3の半導体光素子は、図9の斜視図に示すように、変調器領域8とレーザ領域9、接続導波路領域13から構成されている。レーザ領域9の活性層長は600μm、変調器領域8の活性層長は150μm、導波路領域13の導波路長は20μmである。
図9に示すように、レーザ領域9のコア層24上部には厚さ20nmのSiN絶縁膜が形成され、SiNとSiO2からなるブラッグ波長1.55μmのλ/4シフト回折格子構造が、表面回折格子12を形成している。また、接続導波路領域13は、図10(c)のように、変調器コア23と同様のコアをi−InP層22のみで埋め込んだ導波路構造により構成されている。変調器領域8とレーザ領域9は図9に示すように、領域間のInP領域をエッチングすることで電気的に分離され、接続導波路領域13により光学的に結合される。また、変調器領域8およびレーザ領域9の各n型半導体層、p型半導体層は、それぞれの領域で必要な部分のみに形成されている。この構成も実施例1、2と同様に、一般的な半導体素子の作製方法を用いて作製できる。
本実施例3の構造では、InP基板40上にレーザを構成しているために放熱の効果が高い。また、光のモードが低損失な半絶縁性InP領域に広がっているために損失が低く、レーザの光出力の増大に有利である。
図11に、本発明の実施例4に係る別の形態について説明する。図11(a)はレーザ領域9、図11(b)は変調器領域8の基板断面図である。実施例4の半導体光素子の構造は、コア横のp型クラッド層のドーピング遷移領域を除いては、図10の実施例3と同様である。
実施例4の半導体光素子においては、図11(a)に示すように、レーザ領域9の活性層(コア層)24が右横のp型クラッド26側には直接接してはおらず、幅0.2μmのpドーピングの遷移領域26aを設けている点が実施例3と異なる。このpドーピングの遷移領域26aの、活性層24側の端におけるドーピング濃度は5×1017cm-3であり、活性層24から離れるに伴って1×1018cm-3まで増大する。
また図11(b)に示すように、実施例4の変調器領域8の活性層23においては、右横のp型クラッド26との間に、i−InP層22に代えて、より幅の広い0.3μmのp型のドーピング遷移領域26bが設けられている。このドーピング遷移領域26bの活性層23側の端におけるドーピング濃度は1×1017cm-3であり、活性層23から離れるに伴い1×1018cm-3まで増大する。
すなわち、本発明の実施例4においては、両領域のp型クラッド層はそれぞれ、コア層側の端部から離れるにつれてドーピング濃度が増大する遷移領域を、コア層の側に有しており、電界吸収変調器領域における遷移領域の幅が、レーザ領域における遷移領域の幅よりも広いことを特徴とする。
本実施例4においても、実施例2と同様に、レーザ領域9では、ドーピング遷移領域を設けてコア層横までpドーピング層を配置することによって、量子井戸内への効率的な電流注入が行われ、加えてドーピング量を下げているために、損失の低減に効果がある。一方で、変調器領域8においては、より幅の広いドーピング遷移領域を設けて光の伝搬損を抑制しつつ、かつ正孔を電界により高速に引き抜くことができる。
ドーピング遷移領域は、例えば、活性層の形成後に真性InPを埋め込み再成長し、その後に表面からイオン注入または熱拡散等の手法を用いて、Znを初めとするp型不純物を垂直方向と横方向に拡散させることによって形成できる。
実施例1から4では、レーザ領域側のコア幅と変調器領域側のコア幅は、同じ幅として説明したが、両領域におけるコア幅は必ずしも同じである必要性はない。コア層構造が異なる場合、光閉じ込め係数を調整するために、例えば変調器領域側のコア幅をレーザ領域側と比べて大きくすることで、光閉じ込め係数を増大させるとともに、横方向電圧下での静電容量を低下させて高速応答化することなどが期待できる。
一方で、レーザ領域側のコア幅を狭くすることで、横方向キャリア注入効率の向上、安定した単一横モード発振、また、下側InP基板への低損失光モード広がりを利用した導波路構造による高出力化といった効果が期待できる。それぞれレーザ領域と変調器領域とで、適切なコア幅として素子を作製することが有利である。
図12は、このような構造を用いた場合の、本発明の実施例5の半導体光素子の上面図である。レーザ領域9側のコア層24の幅よりも変調器領域8側のコア層23の幅が大きくなる場合、両領域のコア層を接続する接続導波路領域13(ドーピングを実施しない領域、分離領域)のコア層を緩やかなテーパ構造とすることで、素子設計時のフォトマスクの変更のみで作製工程を変更することなくコア幅の変更を実現可能である。
この時の、接続導波路領域13のコア層のテーパの角度θは、図13に示すように、変調器側コア幅をWEA、レーザ側のコア幅をWLD、分離領域の長さをlと置くとき、次式(1)で表される範囲とし、0.0001radから0.001rad程度となるように設計される。
Figure 2019054107
以上説明したように、本発明によって、簡易な作製方法により、小型かつ高速なEA−DFBレーザを実現することができる。
なお、本発明に係る半導体光素子のレーザ構造は本実施例に留まらない。実施例では活性層は量子井戸層を用いたが、バルク活性層を用いても構わない。また、動作波長は1.55μmとしたが、1.3μmまでは設計変更の範囲で実現できる。
また、レーザのコア層はInGaAsP系としたが、InGaAlAs系など、他の化合物半導体材料においても適用することができる。また、回折格子はSiNとSiO2により構成したが、SiONやSiOx等、その他の絶縁膜で構成しても構わないし、InPの表面をエッチングすることで形成しても構わない。また、レーザのコア層の上下に回折格子を形成できることも自明である。
実施例5の構成を、実施例1から4の構成にも組み合わせて適用可能であることも明らかである。
本発明は、作製工程が簡易でかつ高性能な電界吸収変調器集積レーザを実現でき、光通信システム用の光送信器に利用することができる。
1 量子井戸層(コア層、活性層)
2,2a、2b p型クラッド層(p−InP)
3 n型クラッド層(n−InP)/基板
41 変調信号源
4 レーザコア層(量子井戸層、活性層)
5 n電極
6 p電極
7 pコンタクト層
8 電界吸収変調器領域
9 レーザ領域
10 EA−DFBレーザ素子
11 回折格子
12 表面回折格子
13 接続導波路領域
15 半絶縁InP埋込み層
20 シリコン基板
21 SiO2
22 i−InP層
23、24 コア層(量子井戸層、活性層)
25 n型クラッド層(n型ドーピング層)
26 p型クラッド層(p型ドーピング層)
26a、26b ドーピング遷移領域
27、28 コンタクト層
29、30 電極
31 SiO2保護膜
40 半絶縁性(SI)InP単層基板

Claims (6)

  1. 半導体基板の上に形成された電界吸収変調器領域とレーザ領域から構成された半導体光素子であって、
    前記電界吸収変調器領域と前記レーザ領域を連通する光導波路のコア層の、それぞれの領域における基板上の基板面に平行な方向の両側にp型クラッド層とn型クラッド層を配置した電流注入構造が形成され、
    前記電界吸収変調器領域における前記p型クラッド層のコア層の側の端部が、前記レーザ領域における前記p型クラッド層のコア層側の端部よりもコア層から離れた位置になるよう形成されている
    ことを特徴とする半導体光素子。
  2. 半導体基板の上に形成された電界吸収変調器領域とレーザ領域から構成された半導体光素子であって、
    前記電界吸収変調器領域と前記レーザ領域を連通する光導波路のコア層の、それぞれの領域における基板上の基板面に平行な方向の両側にp型クラッド層とn型クラッド層を配置した電流注入構造が形成され、
    それぞれの前記p型クラッド層は、前記コア層の側の端部から離れるにつれてドーピング濃度が増大する遷移領域を前記コア層の側に有しており
    前記電界吸収変調器領域における前記遷移領域の幅が、前記レーザ領域における前記遷移領域の幅よりも広いことを特徴とする半導体光素子。
  3. 請求項1または2に記載の半導体光素子であって、
    前記光導波路の前記電界吸収変調器領域と前記レーザ領域の間に、両領域を電気的に分離し光学的に結合する接続導波路領域が設けられた
    ことを特徴とする半導体光素子。
  4. 請求項3に記載の半導体光素子において、
    前記電界吸収変調器領域の前記コア層の幅が、前記レーザ領域の前記コア層の幅よりも広く前記接続導波路領域のコア層がテーパ構造を有する
    ことを特徴とする半導体光素子。
  5. 請求項1から4のいずれか1項に記載の半導体光素子であって、
    前記半導体基板が、シリコン基板上にSiO2層が形成された2層基板である
    ことを特徴とする半導体光素子。
  6. 請求項1から4のいずれか1項に記載の半導体光素子であって、
    前記半導体基板が、半絶縁性(SI)InPの単層基板である
    ことを特徴とする半導体光素子。
JP2017177103A 2017-09-14 2017-09-14 半導体光素子 Active JP6996183B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017177103A JP6996183B2 (ja) 2017-09-14 2017-09-14 半導体光素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017177103A JP6996183B2 (ja) 2017-09-14 2017-09-14 半導体光素子

Publications (2)

Publication Number Publication Date
JP2019054107A true JP2019054107A (ja) 2019-04-04
JP6996183B2 JP6996183B2 (ja) 2022-01-17

Family

ID=66014564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017177103A Active JP6996183B2 (ja) 2017-09-14 2017-09-14 半導体光素子

Country Status (1)

Country Link
JP (1) JP6996183B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022190352A1 (ja) * 2021-03-12 2022-09-15 日本電信電話株式会社 半導体装置
WO2023058216A1 (ja) * 2021-10-08 2023-04-13 日本電信電話株式会社 半導体装置およびその製造方法
WO2023175827A1 (ja) * 2022-03-17 2023-09-21 三菱電機株式会社 半導体装置
WO2023248329A1 (ja) * 2022-06-21 2023-12-28 日本電信電話株式会社 半導体装置
JP7475561B1 (ja) 2022-12-13 2024-04-26 三菱電機株式会社 光半導体集積装置

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02132415A (ja) * 1988-11-14 1990-05-21 Fujitsu Ltd 光変調器
JPH05158085A (ja) * 1991-12-05 1993-06-25 Fujitsu Ltd 光変調装置及びその製造方法
JPH07193321A (ja) * 1993-12-27 1995-07-28 Nec Corp 半導体レーザの製造方法
JPH07245447A (ja) * 1994-03-07 1995-09-19 Nec Corp 半導体レーザ
JPH0878792A (ja) * 1994-08-31 1996-03-22 Alcatel Nv 半導体光学構成要素における埋込みストリップと外部ストリップの整列方法
JPH08248363A (ja) * 1995-03-08 1996-09-27 Nippon Telegr & Teleph Corp <Ntt> 導波形多重量子井戸光制御素子
US5563902A (en) * 1994-08-23 1996-10-08 Samsung Electronics, Co. Ltd. Semiconductor ridge waveguide laser with lateral current injection
JP2007201072A (ja) * 2006-01-25 2007-08-09 Opnext Japan Inc 半導体光素子
JP2012220530A (ja) * 2011-04-04 2012-11-12 Mitsubishi Electric Corp 光変調素子
JP2015015396A (ja) * 2013-07-05 2015-01-22 日本電信電話株式会社 光半導体素子
JP2015133381A (ja) * 2014-01-10 2015-07-23 三菱電機株式会社 半導体装置の製造方法、半導体装置、半導体装置の製造システム
JP2015220323A (ja) * 2014-05-16 2015-12-07 日本電信電話株式会社 半導体光素子
JP2015220324A (ja) * 2014-05-16 2015-12-07 日本電信電話株式会社 半導体光素子
JP2015220322A (ja) * 2014-05-16 2015-12-07 日本電信電話株式会社 半導体光素子
JP2016171173A (ja) * 2015-03-12 2016-09-23 日本電信電話株式会社 半導体光素子
JP2017107958A (ja) * 2015-12-09 2017-06-15 日本電信電話株式会社 半導体レーザ

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02132415A (ja) * 1988-11-14 1990-05-21 Fujitsu Ltd 光変調器
JPH05158085A (ja) * 1991-12-05 1993-06-25 Fujitsu Ltd 光変調装置及びその製造方法
JPH07193321A (ja) * 1993-12-27 1995-07-28 Nec Corp 半導体レーザの製造方法
JPH07245447A (ja) * 1994-03-07 1995-09-19 Nec Corp 半導体レーザ
US5563902A (en) * 1994-08-23 1996-10-08 Samsung Electronics, Co. Ltd. Semiconductor ridge waveguide laser with lateral current injection
JPH0878792A (ja) * 1994-08-31 1996-03-22 Alcatel Nv 半導体光学構成要素における埋込みストリップと外部ストリップの整列方法
JPH08248363A (ja) * 1995-03-08 1996-09-27 Nippon Telegr & Teleph Corp <Ntt> 導波形多重量子井戸光制御素子
JP2007201072A (ja) * 2006-01-25 2007-08-09 Opnext Japan Inc 半導体光素子
JP2012220530A (ja) * 2011-04-04 2012-11-12 Mitsubishi Electric Corp 光変調素子
JP2015015396A (ja) * 2013-07-05 2015-01-22 日本電信電話株式会社 光半導体素子
JP2015133381A (ja) * 2014-01-10 2015-07-23 三菱電機株式会社 半導体装置の製造方法、半導体装置、半導体装置の製造システム
JP2015220323A (ja) * 2014-05-16 2015-12-07 日本電信電話株式会社 半導体光素子
JP2015220324A (ja) * 2014-05-16 2015-12-07 日本電信電話株式会社 半導体光素子
JP2015220322A (ja) * 2014-05-16 2015-12-07 日本電信電話株式会社 半導体光素子
JP2016171173A (ja) * 2015-03-12 2016-09-23 日本電信電話株式会社 半導体光素子
JP2017107958A (ja) * 2015-12-09 2017-06-15 日本電信電話株式会社 半導体レーザ

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
KOICHI HASEBE, ET AL.: ""50-Gbit/s Operation of Lateral pin Diode Structure Electro-Absorption Modulator Integrated DFB Las", 2014 THE EUROPEAN CONFERENCE ON OPTICAL COMMUNICATION (ECOC 2014), vol. Mo.4.4.2, JPN6020033976, 21 September 2014 (2014-09-21), pages 1 - 3, XP032689662, ISSN: 0004639205, DOI: 10.1109/ECOC.2014.6964194 *
KOICHI HASEBE, ET AL.: ""High-Speed Modulation of Lateral p-i-n Diode Structure Electro-Absorption Modulator Integrated Wit", JOURNAL OF LIGHTWAVE TECHNOLOGY, vol. 33, no. 6, JPN6019004095, 22 December 2014 (2014-12-22), pages 1235 - 1240, XP011575205, ISSN: 0004342863, DOI: 10.1109/JLT.2014.2383385 *
KOICHI HASEBE, ET AL.: ""Push-pull driven electro-absorption modulator integrated with DFB laser using selectively doped la", 2014 IEEE INTERNATIONAL SEMICONDUCTOR LASER CONFERENCE, JPN6020033980, 7 September 2014 (2014-09-07), pages 54 - 55, XP032710142, ISSN: 0004639206, DOI: 10.1109/ISLC.2014.160 *
TAKAAKI KAKITSUKA, ET AL.: ""InP-based Membrane Optical Devices for Large-scale Photonic Integrated Circuits"", NTT TECHNICAL REVIEW, vol. 13, no. 5, JPN6020025728, May 2015 (2015-05-01), pages 1 - 6, XP055836658, ISSN: 0004639204 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022190352A1 (ja) * 2021-03-12 2022-09-15 日本電信電話株式会社 半導体装置
JP7537599B2 (ja) 2021-03-12 2024-08-21 日本電信電話株式会社 半導体装置
WO2023058216A1 (ja) * 2021-10-08 2023-04-13 日本電信電話株式会社 半導体装置およびその製造方法
WO2023175827A1 (ja) * 2022-03-17 2023-09-21 三菱電機株式会社 半導体装置
WO2023248329A1 (ja) * 2022-06-21 2023-12-28 日本電信電話株式会社 半導体装置
JP7475561B1 (ja) 2022-12-13 2024-04-26 三菱電機株式会社 光半導体集積装置
WO2024127491A1 (ja) * 2022-12-13 2024-06-20 三菱電機株式会社 光半導体集積装置

Also Published As

Publication number Publication date
JP6996183B2 (ja) 2022-01-17

Similar Documents

Publication Publication Date Title
US5680411A (en) Integrated monolithic laser-modulator component with multiple quantum well structure
JP5451332B2 (ja) 光半導体装置
JP6996183B2 (ja) 半導体光素子
US20090116522A1 (en) Enhanced efficiency laterally-coupled distributed feedback laser
US20040179569A1 (en) Wavelength tunable DBR laser diode
JP6510391B2 (ja) 半導体レーザ
JP5545847B2 (ja) 光半導体装置
JP3839710B2 (ja) 半導体光変調器、マッハツェンダ型光変調器、及び光変調器一体型半導体レーザ
US5703974A (en) Semiconductor photonic integrated circuit and fabrication process therefor
JP6939411B2 (ja) 半導体光素子
JP2019008179A (ja) 半導体光素子
JP2017204601A (ja) 半導体レーザ
US20130207140A1 (en) Semiconductor Optical Element Semiconductor Optical Module and Manufacturing Method Thereof
JP4909159B2 (ja) 半導体導波路素子およびその作製方法ならびに半導体レーザ
US20080199128A1 (en) Semiconductor integrated optical element
JP2016219614A (ja) 半導体レーザ
JP2009054721A (ja) 半導体素子及び半導体素子の製造方法
JP2005116644A (ja) 半導体光電子導波路
JP2021028971A (ja) 埋め込み型半導体光素子
KR100378596B1 (ko) 반도체 광변조기 구조
JP6947113B2 (ja) 半導体光素子
JP2019007997A (ja) 半導体光素子
JP4550371B2 (ja) 電界吸収型光変調器、電界吸収型光変調器付き半導体集積素子、それらを用いたモジュール及び電界吸収型光変調器付き半導体集積素子の製造方法
JP4105618B2 (ja) 半導体光変調導波路
US11557876B2 (en) Semiconductor laser

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211129

R150 Certificate of patent or registration of utility model

Ref document number: 6996183

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150