[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2019041034A - 電力用半導体装置およびその製造方法 - Google Patents

電力用半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2019041034A
JP2019041034A JP2017162963A JP2017162963A JP2019041034A JP 2019041034 A JP2019041034 A JP 2019041034A JP 2017162963 A JP2017162963 A JP 2017162963A JP 2017162963 A JP2017162963 A JP 2017162963A JP 2019041034 A JP2019041034 A JP 2019041034A
Authority
JP
Japan
Prior art keywords
external connection
connection terminal
circuit pattern
brazing
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017162963A
Other languages
English (en)
Inventor
修三 荒谷
Shuzo Araya
修三 荒谷
中島 泰
Yasushi Nakajima
泰 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2017162963A priority Critical patent/JP2019041034A/ja
Publication of JP2019041034A publication Critical patent/JP2019041034A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4846Connecting portions with multiple bonds on the same bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Laser Beam Processing (AREA)

Abstract

【課題】高温環境下において、外部接続端子を回路パターンに接合するための接合部の劣化の発生を抑制する。【解決手段】電力用半導体装置100は、絶縁基板9と、外部接続端子4とを備える。絶縁基板9の主面9a側には、回路パターン7が設けられている。外部接続端子4は、硬ろう材5を介して、回路パターン7にろう付されている。【選択図】図1

Description

本発明は、外部接続端子を備える電力用半導体装置およびその製造方法に関する。
従来の電力用半導体装置では、外部接続端子を、絶縁基板に設けられた回路パターンに接合する場合、特許文献1のように、はんだ接合が用いられてきた。
特許文献1には、端子(外部接続端子)と、絶縁基板(セラミック基板)上の回路とを接続するはんだ部分(接合部)の信頼性を高める構成(以下、「関連構成A」ともいう)が開示されている。具体的には、関連構成Aでは、端子のうち、絶縁基板上の回路パターンに接合される部分の厚さを、他の部分の厚さより薄くしている。また、端子のうち、絶縁基板上の回路パターンに接合される部分が、スリットで分割されている。これにより、はんだ部分(接合部)にかかる応力を低減している。その結果、信頼性の高い接合部を得ることが出来る。
また、外部接続端子を、絶縁基板上の回路パターンに形成された端子台に接合するために、特許文献2のように、超音波接合が使用される場合もある。
特許文献2には、超音波接合により、電極端子(外部接続端子)を、絶縁基板上に形成された端子台に接合する構成(以下、「関連構成B」ともいう)が開示されている。なお、特許文献2では、温度サイクル試験における、Pb系のはんだを使用したはんだ接合と、超音波接合との比較結果が示されている。特許文献2では、超音波接合の方がはんだ接合よりも、信頼性の高い接合部が得られると述べられている。
特開2006−253516号公報 特許第3524360号公報
電力用半導体装置は、200度から300度程度の高温環境下においても、正常に動作する必要がある。外部接続端子を、絶縁基板に設けられた回路パターンに接合するために、はんだ接合が使用される場合、当該高温環境下において、はんだで構成される接合部に劣化が発生しやすいという問題がある。
また、外部接続端子を、当該回路パターンに接合するために、超音波接合が使用される場合、当該外部接続端子に力を加えた状態で、当該外部接続端子に超音波振動が与えられる。この場合、当該力の大きさによっては、外部接続端子の下方に存在する部材等が破損する可能性があるという問題もある。そのため、超音波接合の使用は望ましくない。
そこで、高温環境下において、外部接続端子を回路パターンに接合するための接合部の劣化の発生を抑制することが要求される。関連構成A,Bでは、このような要求を満たすことはできない。
本発明は、このような問題を解決するためになされたものであり、高温環境下において、外部接続端子を回路パターンに接合するための接合部の劣化の発生を抑制することが可能な電力用半導体装置等を提供することを目的とする。
上記目的を達成するために、本発明の一態様に係る電力用半導体装置は、絶縁基板と、外部接続端子と、を備え、前記絶縁基板の主面側には、回路パターンが設けられており、前記外部接続端子は、硬ろう材を介して、前記回路パターンにろう付されている。
本発明によれば、前記外部接続端子は、硬ろう材を介して、前記回路パターンにろう付されている。硬ろう材は、融点が450度以上であるろう材である。すなわち、硬ろう材の融点は、はんだの融点よりも高い。そのため、外部接続端子を回路パターンに接合するための接合部である硬ろう材は、高温環境下において、はんだよりも、劣化が発生し難い。したがって、高温環境下において接合部の劣化の発生を抑制することができる。
本発明の実施の形態1に係る電力用半導体装置の断面図である。 本発明の実施の形態1に係る半導体製造方法Prのフローチャートである。 本発明の実施の形態1に係る半導体製造方法Prを説明するための図である。 本発明の実施の形態1に係る半導体製造方法Prを説明するための図である。 本発明の実施の形態1に係る構成における、レーザー光の照射による熱の伝達を説明するための図である。 本発明の変形例1に係る構成における外部接続端子を説明するための図である。 本発明の変形例2に係る構成において、回路パターンの上方に存在する、外部接続端子の端部付近の断面図である。 本発明の変形例2に係る半導体製造方法Praのフローチャートである。 本発明の変形例2に係る半導体製造方法Praを説明するための図である。 本発明の変形例2に係る半導体製造方法Praを説明するための図である。 本発明の変形例2に係る半導体製造方法Praを説明するための図である。 本発明の変形例3に係る構成において、回路パターンの上方に存在する、外部接続端子の端部付近の断面図である。 本発明の変形例4に係る構成を説明するための図である。 本発明の変形例4に係る半導体製造方法Prbのフローチャートである。 本発明の変形例5に係る構成における外部接続端子を説明するための図である。 本発明の変形例5に係る半導体製造方法Prcのフローチャートである。 外部接続端子に設けられる貫通孔の構成を示す図である。 本発明の変形例6に係る構成を有する電力用半導体装置の断面図である。 本発明の変形例7に係る構成を有する外部接続端子の斜視図である。 比較対象となる外部接続端子の斜視図である。 本発明の変形例8に係る半導体製造方法Prdを説明するための図である。 本発明の変形例8に係る半導体製造方法Prdを説明するための図である。 本発明の変形例8に係る半導体製造方法Prdのフローチャートである。
以下、図面を参照しつつ、本発明の実施の形態について説明する。以下の図面では、同一の各構成要素には同一の符号を付してある。同一の符号が付されている各構成要素の名称および機能は同じである。したがって、同一の符号が付されている各構成要素の一部についての詳細な説明を省略する場合がある。
なお、実施の形態において例示される各構成要素の寸法、材質、形状、当該各構成要素の相対配置などは、本発明が適用される装置の構成、各種条件等により適宜変更されてもよい。
<実施の形態1>
図1は、本発明の実施の形態1に係る電力用半導体装置100の断面図である。電力用半導体装置100は、たとえば、家電用、産業用、電車用等のパワーモジュールである。なお、図1では、構成を分かりやすくするために、電力用半導体装置100における主要な構成要素以外の構成要素は示されていない。例えば、図1では、ゲル等である封止材は示されていない。
図1において、X方向、Y方向およびZ方向は、互いに直交する。以下の図に示されるX方向、Y方向およびZ方向も、互いに直交する。以下においては、X方向と、当該X方向の反対の方向(−X方向)とを含む方向を「X軸方向」ともいう。また、以下においては、Y方向と、当該Y方向の反対の方向(−Y方向)とを含む方向を「Y軸方向」ともいう。また、以下においては、Z方向と、当該Z方向の反対の方向(−Z方向)とを含む方向を「Z軸方向」ともいう。
また、以下においては、X軸方向およびY軸方向を含む平面を、「XY面」ともいう。また、以下においては、X軸方向およびZ軸方向を含む平面を、「XZ面」ともいう。また、以下においては、Y軸方向およびZ軸方向を含む平面を、「YZ面」ともいう。
図1を参照して、電力用半導体装置100は、電力用半導体素子S1と、2個の外部接続端子4と、接続配線3と、ベース板11と、絶縁基板9と、ケース12とを備える。絶縁基板9は、接合材10を介して、ベース板11に接合されている。接合材10は、はんだである。絶縁基板9は、主面9aを有する。主面9aは、電力用半導体素子S1が実装される面である。
絶縁基板9は、セラミック基板8と、回路パターン7a,7b,7cとを含む。セラミック基板8は、表面8aおよび裏面8bを有する。セラミック基板8の表面8aには、回路パターン7a,7bが設けられている。回路パターン7a,7bは、活性金属ろう材を介して、セラミック基板8の表面8aに接合されている。
セラミック基板8の表面8aは、絶縁基板9の主面9a側に相当する。すなわち、絶縁基板9の主面9a側には、回路パターン7a,7bが設けられている。セラミック基板8の裏面8bには、回路パターン7cが設けられている。回路パターン7cは、活性金属ろう材を介して、セラミック基板8の裏面8bに接合されている。
回路パターン7a,7b,7cの各々は、銅で構成されている。具体的には、回路パターン7a,7b,7cの各々は、例えば、C1020(無酸素銅)で構成されている。なお、C1020の融点は、1083度である。
回路パターン7aには、接合材2を介して、電力用半導体素子S1が設けられている。すなわち、回路パターン7aには、電力用半導体素子S1が実装されている。接合材2は、Agナノ粒子、Cuナノ粒子等を含む焼結接合材である。電力用半導体素子S1は、例えば、SiC(シリコンカーバイド)で構成されている。電力用半導体素子S1は、例えば、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)、SBD(Schottky barrier diode)等である。
電力用半導体素子S1上の表面電極(図示せず)は、接続配線3により、回路パターン7bと電気的に接続されている。接続配線3は、アルミニウム、銅等で構成されているワイヤである。接続配線3は、超音波接合により、電力用半導体素子S1上の表面電極と、回路パターン7bとに接合される。以下においては、回路パターン7a,7bの各々を、「回路パターン7」ともいう。
ベース板11には、接着剤13を介して、筒状のケース12が接合されている。接着剤13は、シリコーン系の材料で構成されている。ケース12の内部には、封止材(図示せず)が充填されている。
外部接続端子4は、電力用半導体装置100と、当該電力用半導体装置100の外部の装置とを電気的に接続するための端子である。各外部接続端子4は、ケース12および回路パターン7に接続される。各外部接続端子4は、銅で構成されている。具体的には、各外部接続端子4は、例えば、C1020(無酸素銅)で構成されている。
各外部接続端子4は、端部4a,4bを有する。端部4aは、外部接続端子4の一方の端部である。端部4bは、外部接続端子4の他方の端部である。端部4bには、貫通孔h4が設けられている。貫通孔h4は、ネジにより、端部4bをケース12に接合するためのネジ留め部として機能する。端部4bは、ネジ(図示せず)および貫通孔h4により、ケース12に接合されている。
端部4aは、硬ろう材5を介して、回路パターン7に接合されている。硬ろう材5とは、融点が450度以上であるろう材である。本実施の形態では、硬ろう材5の融点は、一例として、約700度から800度の範囲の温度である。以下においては、硬ろう材5の融点を、「硬ろう融点」ともいう。硬ろう材5は、りん銅ろうである。りん銅ろうの融点(硬ろう融点)は、前述の活性金属ろう材の融点より低い。なお、硬ろう材5は、りん銅ろうと同様な特性を有する、りん銅ろう以外の材料であってもよい。硬ろう材5は、例えば、黄銅ろう、りん青銅ろう、銅ろう、銀ろう、金ろう、アルミニウムろう、ニッケルろう等であってもよい。
端部4aは、面4a1,4a2を有する。面4a2は、硬ろう材5を介して、回路パターン7に接合されている接合面である。
各外部接続端子4は、硬ろう材5を介して、回路パターン7にろう付されている。具体的には、2個の外部接続端子4のうちの一方の外部接続端子4の端部4aは、硬ろう材5を介して、回路パターン7aにろう付されている。2個の外部接続端子4のうちの他方の外部接続端子4の端部4aは、硬ろう材5を介して、回路パターン7bにろう付されている。
次に、本実施の形態における半導体製造方法Prについて説明する。半導体製造方法Prは、電力用半導体装置100の製造方法である。図2は、本発明の実施の形態1に係る半導体製造方法Prのフローチャートである。なお、図2では、半導体製造方法Prに含まれる特徴的な工程のみを示している。
半導体製造方法Prでは、まず、絶縁基板9に、電力用半導体素子S1が実装される。具体的には、図3(a)のように、回路パターン7aに、接合材2を介して、電力用半導体素子S1が接合される。電力用半導体素子S1の下方に存在する接合材2には、当該電力用半導体素子S1の駆動により発生する熱が伝達しやすい。Sn系のはんだは、熱により、縦割れ、横割れ等がの劣化が発生しやすい。そのため、接合材2は、Agナノ粒子、Cuナノ粒子等を含む、耐熱性が優れた焼結接合材である。
例えば、Agナノ粒子を含む焼結接合材の焼結温度は、約250度である。また、焼結後のAg接合部の融点は約960度(Agの融点)である。すなわち、Agナノ粒子を含む焼結接合材は、高耐熱ダイボンド材である。
次に、図3(b)のように、電力用半導体素子S1が実装されている絶縁基板9が、接合材10を介して、ベース板11に接合される。すなわち、絶縁基板9が、ベース板11にはんだ付けされる。次に、超音波接合により、接続配線3が、電力用半導体素子S1上の表面電極(図示せず)と、回路パターン7bとに接合される。
次に、図4のように、外部接続端子4の端部4bが接合されている、筒状のケース12が、接着剤13を介して、ベース板11に接合される。なお、ケース12は、インサート成型で作製されたものである。以下においては、外部接続端子4(端部4aの面4a2)、および、回路パターン7により、硬ろう材5が挟まれた状態を、「挟み状態」ともいう。
次に、ろう付工程が行われる(ステップS110)。ろう付工程は、挟み状態において、外部接続端子4を、硬ろう材5を介して、回路パターン7にろう付する工程である。
具体的には、ろう付工程では、まず、挟み処理が行われる。挟み処理では、図4のように、外部接続端子4(端部4a)、および、回路パターン7により、硬ろう材5が挟まれる。次に、ろう付工程では、照射処理Iaが行われる。照射処理Iaは、詳細は後述するが、外部接続端子4に生じる熱により硬ろう材5が溶融するように、当該外部接続端子4の一部にレーザー光を照射する処理である。
照射処理Iaでは、レーザー18およびガルバノスキャナシステム14により、レーザー光が照射される。レーザー18は、例えば、光ファイバを利用したファイバーレーザーである。
ガルバノスキャナシステム14は、レーザー光の高速な照射、高精度なレーザー光の照射を行うことが可能なシステムである。ガルバノスキャナシステム14は、レーザ光の照射位置および照射形状を調整する機能を有する。例えば、ガルバノスキャナシステム14は、ステージにおけるレーザー光のXY軸を動かすことなく、当該レーザ光の照射位置を調整する機能を有する。
具体的には、照射処理Iaでは、レーザー18から発振されたレーザー光が、ガルバノスキャナシステム14に伝達される。ガルバノスキャナシステム14は、硬ろう材5が溶融するように、当該レーザー光を外部接続端子4の端部4aの面4a1に照射する。
外部接続端子4の端部4aの面4a1にレーザー光が照射されことにより、端部4aに熱(以下、「熱Ht」ともいう)が生じる。熱Htにより、端部4aの面4a2に接する硬ろう材5が、硬ろう融点以上まで加熱される。これにより、硬ろう材5が溶融し、その後、溶融した硬ろう材5が凝固する。これにより、外部接続端子4の端部4aが、硬ろう材5を介して、回路パターン7にろう付される。
照射処理Iaでは、ガルバノスキャナシステム14により、レーザー光が、回路パターン7aの上方の端部4a、回路パターン7bの上方の端部4aの順に照射される。これにより、一方の外部接続端子4の端部4aが、回路パターン7aにろう付され、他方の外部接続端子4の端部4aが、回路パターン7bにろう付される。
なお、レーザー光は、回路パターン7bの上方の端部4a、回路パターン7aの上方の端部4aの順に照射されてもよい。
以上説明したように、本実施の形態によれば、外部接続端子4は、硬ろう材5を介して、回路パターン7にろう付されている。硬ろう材5は、融点が450度以上であるろう材である。すなわち、硬ろう材5の融点は、はんだの融点よりも高い。そのため、外部接続端子4を回路パターン7に接合するための接合部である硬ろう材5は、高温環境下において、はんだよりも、劣化が発生し難い。したがって、高温環境下において接合部(硬ろう材5)の劣化の発生を抑制することができる。また、耐熱性が高い接合部を得ることが出来る。
また、本実施の形態では、超音波接合のような固相接合の超音波接合とは異なり、硬ろう材が溶融し凝固することでろう付が行われる。そのため、安定した接合部を形成することができる。その結果、絶縁基板9へのダメージが小さく、信頼性の高い電力用半導体装置を得ることができる。
また、本実施の形態では、レーザー光で外部接続端子4を加熱し、加熱された外部接続端子4の熱で硬ろう材5を溶融させる。これにより、外部接続端子4は、硬ろう材5を介して、回路パターン7にろう付される。すなわち、電力用半導体装置100全体を加熱することなく、ろう付の対象となる部分を局所的に加熱することが出来る。そのため、絶縁基板9の下方に存在する、はんだ、ケース等に熱の影響を与えることなく、外部接続端子4を回路パターン7にろう付することが出来る。また、電力用半導体装置100全体を加熱する必要がないため、大きな雰囲気炉が不要である。また、短時間でろう付を行うことが出来る。
また、本実施の形態では、回路パターン7および外部接続端子4は、熱伝導率が高い銅(C1020)で構成されている。そのため、電力用半導体装置100の駆動時の放熱性をよくすることができる。また、銅で構成されている回路パターン7および外部接続端子4は、電気抵抗率が低い。そのため、大電流が流されても、当該銅の発熱を低く抑えることが出来る。
また、本実施の形態では、外部接続端子4を、銅で構成される回路パターン7にろう付するために、りん銅ろうである硬ろう材5が使用される。そのため、りん銅ろうに含まれるりんがフラックスの役割を果たすため、上記のろう付において、当該フラックスが不要であるという効果がある。
また、りん銅ろう(硬ろう材5)の融点は、前述の活性金属ろう材の融点より低い。そのため、活性金属ろう材を再溶融させることなく、ろう付を行うことが出来る。また、りん銅ろうの融点を少しでも低くすることにより、ろう付に要する時間を短縮できる。
また、本実施の形態では、照射処理Iaにおいて使用されるレーザー18は、ファイバーレーザーである。ファイバーレーザーは、例えば、YAGレーザーと比較して、レーザー光の品質が良く、レーザー光のスポット径も小さくすることができる。そのため、例えば、外部接続端子4が反射率の高い銅で構成されている場合、レーザー光の一部は反射するが、YAGレーザーよりも、当該銅に吸収されるレーザー光の量が多い。したがって、外部接続端子4の加熱効率が良いという効果がある。
なお、レーザー18は、ファイバーレーザーに限定されず、他の方式のレーザーであってもよい。レーザー18は、例えば、YAGレーザーであってもよい。なお、YAGレーザーで、ファイバーレーザーと同様の加熱効率を得るためには、YAGレーザーを、高出力で駆動する必要がある。
また、本実施の形態では、高速でレーザー光を照射できるガルバノスキャナシステム14が使用される。そのため、短時間で、ろう付を行うことが出来る。
なお、SiC(シリコンカーバイド)素子などのワイドギャップ半導体素子を用いた電力用半導体装置では、Siを用いた電力用半導体装置と比べ、より高温環境下において、正常に動作する必要がある。そのため、外部接続端子と絶縁基板の回路パターンとの接合に、Sn系のはんだを用いた構成において、パワーサイクル試験、温度サイクル試験等が行われた場合、はんだで構成される接合部の劣化が発生しやすい。したがって、接合部の信頼性が、従来よりも低くなる可能性がある。
また、外部接続端子と絶縁基板の回路パターンとの接合に、超音波接合が使用される場合、絶縁基板に大きな加圧力をかけながら超音波を印加する接合が行われる。そのため、絶縁基板のセラミック基板にダメージが与えられることが懸念される。また、発明者らの調査によれば、温度サイクル試験後のSAT観察結果から、サイクル数が進むにつれ、接合面積が縮小していくことが分かっている。そのため、長期信頼性の面で懸念がある。
そこで、本実施の形態の電力用半導体装置100は上記のような構成を有する。また、本実施の形態の半導体製造方法Prは、上記のように行われる。そのため、本実施の形態の電力用半導体装置100および半導体製造方法Prにより、上記の各問題を解決することができる。
<変形例1>
以下においては、実施の形態1の構成を「構成Ct1」ともいう。また、以下においては、本変形例の構成を「構成Ctm1」ともいう。本変形例の構成Ctm1では、外部接続端子4の端部4aが、特徴的な形状を有する構成である。構成Ctm1は、構成Ct1(実施の形態1)に適用される。構成Ctm1が適用された電力用半導体装置100では、外部接続端子4の代わりに外部接続端子4Cを備える。
ここで、実施の形態1の構成Ct1において、ろう付工程(照射処理Ia)が行われた後の、接合部としての硬ろう材5について説明する。図5は、本発明の実施の形態1に係る構成Ct1における、レーザー光の照射による熱の伝達を説明するための図である。図5(a)は、実施の形態1に係る構成Ct1における外部接続端子4の端部4a付近の斜視図である。図5(b)は、実施の形態1に係る構成Ct1において、回路パターン7aの上方に存在する、外部接続端子4の端部4a付近の断面図である。
前述のように、照射処理Iaにおいて、ガルバノスキャナシステム14が、レーザー光を外部接続端子4の端部4aの面4a1に照射する。これにより、照射処理Iaが行われた後、硬ろう材5の断面形状は、図5(b)のようになる。
硬ろう材5の断面形状が、図5(b)のようになるのは、以下の理由Rsによる。理由Rsは、例えば、外部接続端子4のみが加熱され、絶縁基板9の回路パターン7に熱が伝わっていないという理由である。また、理由Rsは、例えば、外部接続端子4のみが加熱され、仮に、絶縁基板9の回路パターン7に熱が伝わっている場合でも、絶縁基板9の放熱性が高く、回路パターン7のうち、硬ろう融点を超えている箇所が、局所的であるという理由である。
そこで、本変形例の構成Ctm1について説明する。図6は、本発明の変形例1に係る構成Ctm1における外部接続端子4Cを説明するための図である。図6(a)は、外部接続端子4Cの端部4a付近の斜視図である。図6(b)は、回路パターン7aの上方に存在する、外部接続端子4Cの端部4a付近の断面図である。
図6(a)および図6(b)を参照して、外部接続端子4Cは、外部接続端子4と比較して、突起部としての先端部4axを有する点が異なる。外部接続端子4Cのそれ以外の形状および構成は、外部接続端子4と同様なので詳細な説明は繰り返さない。
先端部4axは、外部接続端子4Cの端部4aに含まれる。先端部4axの幅は、外部接続端子4Cのうち、当該先端部4ax以外の部分の幅より小さい。
構成Ctm1が適用されたろう付工程(照射処理Ia)では、外部接続端子4の先端部4ax、および、回路パターン7により、硬ろう材5が挟まれた状態で、ガルバノスキャナシステム14は、硬ろう材5が溶融するように、レーザー光を先端部4axの面4a1に照射する。これにより、外部接続端子4Cの先端部4axが、硬ろう材5を介して、回路パターン7にろう付される。
したがって、構成Ctm1が適用された電力用半導体装置100では、外部接続端子4Cの先端部4axが、硬ろう材5を介して、回路パターン7(7a,7b)にろう付されている。
以上説明したように、本変形例によれば、外部接続端子4Cの先端部4axに、レーザー光が照射されることにより、当該先端部4axが、硬ろう材5を介して、回路パターン7(7a,7b)にろう付される。これにより、硬ろう材5の断面形状は、図6(b)のようになる。以下においては、外部接続端子4Cのうち、当該先端部4ax以外の部分を、「非先端部」ともいう。
なお、先端部4axの熱容量は小さい。そのため、先端部4axにレーザー光が照射された場合、外部接続端子4Cの非先端部に伝達される熱量よりも、先端部4axにおける熱量が大きい。したがって、外部接続端子4Cを回路パターン7にろう付するための時間は、構成Ct1の外部接続端子4を回路パターン7にろう付するための時間よりも、短いという効果がある。すなわち、外部接続端子4Cは、外部接続端子4よりも、効率よく短時間で、回路パターン7にろう付することができる。
また、構成Ctm1では、超音波接合のように大きな加圧力を必要としない。
なお、レーザー光の照射による加熱によって、絶縁基板9のセラミック基板8にダメージが生じることが懸念される。そこで、発明者らは、ろう付が行われた後のセラミック基板8の断面の状態を観察したところ、セラミック基板8に、ひび、割れ等が存在しないことを確認した。
<変形例2>
以下においては、本変形例の構成を「構成Ctm2」ともいう。構成Ctm2は、電力用半導体装置100の製造方法に、特徴を有する構成である。構成Ctm2は、構成Ct1(実施の形態1)に適用される。以下においては、構成Ctm2における、電力用半導体装置100の製造方法を、「半導体製造方法Pra」ともいう。半導体製造方法Praの処理については後述する。
半導体製造方法Praが行われることにより、外部接続端子4の端部4aが、硬ろう材5を介して、回路パターン7にろう付される。図7は、本発明の変形例2に係る構成Ctm2において、回路パターン7aの上方に存在する、外部接続端子4の端部4a付近の断面図である。構成Ctm2では、端部4aおよび回路パターン7により挟まれている硬ろう材5に、フィレットFt1,Ft2が形成されている。フィレットFt1は、硬ろう材5のうち、端部4a側の部分に存在する。フィレットFt2は、硬ろう材5のうち、回路パターン7側の部分に存在する。
以下においては、フィレットFt1,Ft2を有する硬ろう材5の形状を、「形状Cf」ともいう。また、以下においては、形状Cfを有する硬ろう材5を、「硬ろう材5A」ともいう。
図8は、本発明の変形例2に係る半導体製造方法Praのフローチャートである。図8において、図2のステップ番号と同じステップ番号の処理は、実施の形態1で説明した処理と同様な処理が行われるので詳細な説明は繰り返さない。以下、実施の形態1と異なる点を中心に説明する。なお、図8では、半導体製造方法Praに含まれる特徴的な工程のみを示している。
以下においては、回路パターン7のうち、外部接続端子4の端部4aを接合するための部分を、「接合対象部」ともいう。接合対象部は、回路パターン7a,7bの両方に存在する。
次に、半導体製造方法Praについて説明する。半導体製造方法Praでは、まず、準備工程が行われる(ステップS101)。準備工程では、回路パターン7に、予備ろう付が行われる。具体的には、図9(a)のように、回路パターン7に、硬ろう材5が設けられる。具体的には、回路パターン7a,7bの各々の接合対象部に、硬ろう材5が設けられる。
なお、硬ろう材5のろう付けは、回路パターン7(7a,7b)および回路パターン7cを構成する銅が酸化しないように、窒素雰囲気中で行われる。具体的には、回路パターン7a,7bの各々の接合対象部に、りん銅ろうが配置される。
次に、窒素雰囲気中において、りん銅ろうの温度が、当該りん銅ろうの融点まで上昇するように、当該りん銅ろうが加熱される。次に、当該りん銅ろうが冷却される。これにより、回路パターン7a,7bの各々の接合対象部に、硬ろう材5が設けられる。すなわち、予め、硬ろう材5が接合対象部にろう付される。
以下においては、予め、接合対象部にろう付された硬ろう材5を、「準備ろう材」ともいう。次に、実施の形態1と同様に、図9(b)のように、回路パターン7aに、接合材2を介して、電力用半導体素子S1が接合される。次に、図10のように、実施の形態1と同様に、電力用半導体素子S1が実装されている絶縁基板9が、接合材10を介して、ベース板11に接合される。
次に、実施の形態1と同様に、超音波接合により、接続配線3が、電力用半導体素子S1上の表面電極(図示せず)と、回路パターン7bとに接合される。次に、図11のように、実施の形態1と同様に、外部接続端子4の端部4bが接合されている、筒状のケース12が、接着剤13を介して、ベース板11に接合される。
以下においては、外部接続端子4(端部4aの面4a2)、および、回路パターン7により、準備ろう材としての硬ろう材5が挟まれた状態を、「挟み状態」ともいう。
次に、ろう付工程が行われる(ステップS110)。前述したように、ろう付工程は、挟み状態において、外部接続端子4を、準備ろう材としての硬ろう材5を介して、回路パターン7にろう付する工程である。
具体的には、ろう付工程では、まず、実施の形態1と同様に、挟み処理が行われる。挟み処理では、これにより、図11のように、外部接続端子4(端部4a)、および、回路パターン7により、準備ろう材としての硬ろう材5が挟まれる。その結果、硬ろう材5(準備ろう材)の形状は、例えば、半楕円球状となる。
次に、ろう付工程では、照射処理Iaが行われる。照射処理Iaでは、実施の形態1と同様に、ガルバノスキャナシステム14は、硬ろう材5(準備ろう材)が溶融するように、当該レーザー光を外部接続端子4の端部4aの面4a1に照射する。
これにより、端部4aに熱Htが生じる。熱Htにより、端部4aの面4a2に接する硬ろう材5(準備ろう材)が、硬ろう融点以上まで加熱される。これにより、硬ろう材5(準備ろう材)が溶融し、硬ろう材5の上部が、端部4aの面4a1に向かって流動し、フィレットFt1が形成される。
以上のような、半導体製造方法Praにより、図7のような、形状Cfを有する硬ろう材5Aが形成される。硬ろう材5Aは、フィレットFt1,Ft2を有する。以下においては、図5(b)の硬ろう材5の形状を、「形状Cn」ともいう。形状Cnを有する硬ろう材5は、当該硬ろう材5のうち、端部4a側の部分にのみ、フィレットの底部が存在する。
硬ろう材5Aの形状Cfは、図5(b)に示される、形状Cnを有する硬ろう材5と比較して、切欠形状を有さない形状である。そのため、硬ろう材5Aには、形状Cnを有する硬ろう材5よりも、応力が集中しにくい。すなわち、硬ろう材5Aは、形状Cnを有する硬ろう材5よりも、信頼性の高い接合部である。
なお、準備工程(S110)が行われた後から、ろう付工程(S110)が行われるまでの期間に、電力用半導体素子S1の接合、絶縁基板9の接合、ケース12の接合等のために、熱が加えられる。しかしながら、当該熱の温度は、りん銅ろうの融点(ろう付温度)よりもはるかに低い温度である。そのため、上記の熱は、回路パターン7に対する外部接続端子4のろう付には、影響を与えない。
照射処理Iaでは、実施の形態1と同様に、ガルバノスキャナシステム14により、レーザー光が、回路パターン7aの上方の端部4a、回路パターン7bの上方の端部4aの順に照射される。これにより、一方の外部接続端子4の端部4aが、硬ろう材5Aを介して、回路パターン7aにろう付され、他方の外部接続端子4の端部4aが、硬ろう材5Aを介して、回路パターン7bにろう付される。
なお、レーザー光は、回路パターン7bの上方の端部4a、回路パターン7aの上方の端部4aの順に照射されてもよい。
以上説明したように、本変形例によれば、図7のような、形状Cfを有する硬ろう材5Aを形成することができる。そのため、実施に形態1の効果に加え、信頼性の高い接合部(硬ろう材5A)を得ることが出来る。
なお、準備工程(S101)では、回路パターン7に、準備ろう材としての硬ろう材5が設けられるとしたが、これに限定されない。準備工程(S101)では、回路パターン7の代わりに外部接続端子4に、準備ろう材としての硬ろう材5が設ける構成(以下、「構成Ctm2a」ともいう)としてもよい。以下においては、外部接続端子4の端部4aのうち、回路パターン7に接合するための部分を、「接合対象部」ともいう。
構成Ctm2aでは、準備工程(S101)において、外部接続端子4の接合対象部に、硬ろう材5が設けられる。その後、構成Ctm2の処理と同様に、電力用半導体素子S1の接合、絶縁基板9の接合、ケース12の接合等の工程が行われ、ろう付工程(S110)が行われる。
<変形例3>
以下においては、本変形例の構成を「構成Ctm3」ともいう。構成Ctm3は、変形例1の構成Ctm1を、変形例2の構成Ctm2に適用した構成である。
なお、構成Ctm1は、図6(a)の外部接続端子4Cを利用した構成である。すなわち、構成Ctm3では、半導体製造方法Praにおいて、外部接続端子4Cが回路パターン7にろう付される。なお、構成Ctm1における処理の説明、半導体製造方法Praの処理の説明は、前述したので、省略する。
ここで、平面視における、先端部4axのサイズが、例えば、2mm×2mmであると仮定する。この場合、準備工程(S101)で形成される準備ろう材の平面視のサイズは、2mm×2mmから2.5mm×2.5mmであることが望ましい。
構成Ctm3において、半導体製造方法Praが行われることにより、図12のように、外部接続端子4の先端部4axが、硬ろう材5Aを介して、回路パターン7にろう付される。すなわち、外部接続端子4の先端部4axは、回路パターン7(7a,7b)にろう付されるための部分である。
以上説明したように、本変形例によれば、実施に形態1の効果に加え、変形例1の効果、変形例2の効果が得られる。すなわち、外部接続端子4の先端部4axを、回路パターン7に、短時間で、ろう付することができる。また、信頼性の高い接合部(硬ろう材5A)を得ることが出来る。
<変形例4>
以下においては、本変形例の構成を「構成Ctm4」ともいう。構成Ctm4は、硬ろう材5の形状、および、レーザー光の照射方法に、特徴を有する構成である。構成Ctm4では、硬ろう材5の形状は、板状である。以下においては、構成Ctm4における、電力用半導体装置100の製造方法を、「半導体製造方法Prb」ともいう。半導体製造方法Prbの処理については後述する。
構成Ctm4は、構成Ct1(実施の形態1)、または、構成Ctm1(変形例1)に適用される。一例として、構成Ctm4が適用された構成Ctm1(以下、「構成Ctm14」ともいう)について説明する。
構成Ctm14において、半導体製造方法Prbが行われることにより、外部接続端子4Cの端部4aの先端部4axが、板状の硬ろう材5を介して、回路パターン7にろう付される。
図13は、本発明の変形例4に係る構成Ctm14を説明するための図である。図13(a)は、変形例4の構成Ctm14において、回路パターン7aの上方に存在する、外部接続端子4Cの端部4a付近の断面図である。図13(b)は、外部接続端子4Cの端部4a付近の平面図である。
図14は、本発明の変形例4に係る半導体製造方法Prbのフローチャートである。なお、図14では、半導体製造方法Prbに含まれる特徴的な工程のみを示している。半導体製造方法Prbは、図2の半導体製造方法Prと比較して、ステップS110の代わりにステップS110Aが行われる点が異なる。半導体製造方法Prbのそれ以外の処理は、半導体製造方法Prと同様なので詳細な説明は繰り返さない。
次に、半導体製造方法Prbについて説明する。半導体製造方法Prbでは、実施の形態1と同様に、電力用半導体素子S1の接合、絶縁基板9の接合、ケース12の接合等の工程が行われる。次に、ろう付工程A(S110A)が行われる。
ろう付工程Aでは、まず、挟み処理が行われる。構成Ctm14における挟み処理では、図13(a)のように、回路パターン7の接合対象部に、板状の硬ろう材5が配置される。そして、外部接続端子4C(端部4aの先端部4ax)、および、回路パターン7により、板状の硬ろう材5が挟まれる。
次に、ろう付工程Aでは、まず、照射処理Iaが行われる。図13(b)は、図13(a)に示される構成の平面図である。照射処理Iaでは、外部接続端子4Cの先端部4ax、および、回路パターン7により、硬ろう材5が挟まれた状態で、ガルバノスキャナシステム14は、硬ろう材5が溶融するように、レーザー光を先端部4axの面4a1に照射する。なお、レーザー光は、例えば、図13(b)の矢印Dr1aの方向に沿って、先端部4axの面4a1に照射される。
次に、ろう付工程Aでは、照射処理Ibが行われる。照射処理Ibでは、回路パターン7に生じる熱により硬ろう材5が溶融するように、ガルバノスキャナシステム14は、当該回路パターン7のうち当該硬ろう材5の周辺の領域に、レーザー光を照射する。例えば、レーザー光は、硬ろう材5が溶融するまで、図13(b)の矢印Dr1bに沿って、先端部4axの下方に存在する硬ろう材5の周囲を1回以上移動するように、回路パターン7に照射される。
以上説明したように、本変形例によれば、外部接続端子4Cおよび回路パターン7の両方が、レーザー光により加熱される。すなわち、本変形例では、外部接続端子4Cおよび回路パターン7の両方が、硬ろう融点以上に加熱される。これにより、硬ろう材5の形状は、図7のように、フィレットFt1,Ft2を有する硬ろう材5Aの形状Cfとなる。そのため、信頼性の高い接合部(硬ろう材5A)を得ることが出来る。
また、本変形例によれば、変形例2のような準備工程を行う必要がないというメリットがある。
外部接続端子4Cを使用したろう付工程Aによれば、回路パターン7のうち、硬ろう材5(接合部)の周辺の領域を、レーザー光により、加熱することができる。すなわち、外部接続端子4Cを使用したろう付工程Aでは、外部接続端子4を使用する場合よりも、硬ろう材5(接合部)に近い領域を、加熱できる。したがって、効率が良く、短時間で、外部接続端子4Cを回路パターン7にろう付することが出来る。
また、外部接続端子4Cを使用したろう付工程Aによれば、ガルバノスキャナシステム14を使用するため、外部接続端子4Cおよび回路パターン7を、高速で加熱することができ、より短時間で、ろう付を行うことが出来る。
なお、本変形例のろう付工程Aでは、レーザー光が、外部接続端子4Cおよび回路パターン7の順で、当該外部接続端子4Cおよび回路パターン7に照射されるとしたがこれに限定されない。レーザー光は、回路パターン7および外部接続端子4Cの順で、当該外部接続端子4Cおよび回路パターン7に照射されてもよい。すなわち、ろう付工程Aでは、照射処理Ibが行われた後に、照射処理Iaが行われてもよい。
なお、絶縁基板9(回路パターン7)の放熱性は、外部接続端子4Cの放熱性より高い。そのため、ろう付工程Aでは、回路パターン7に照射されるレーザー光のエネルギー密度は、外部接続端子4Cに照射されるレーザー光のエネルギー密度よりも高めに設定される。
また、回路パターン7のうち、レーザー光が照射される位置は、図13(b)の先端部4axの各辺から、0.5mmから1.0mmの距離だけ離れた位置が望ましい。また、前述の挟み処理が行われた直後において、平面視における硬ろう材5のサイズは、平面視における先端部4axのサイズと同等であることが望ましい。
<変形例5>
以下においては、本変形例の構成を「構成Ctm5」ともいう。構成Ctm5は、外部接続端子の形状、および、レーザー光の照射方法に、特徴を有する構成である。構成Ctm5は、構成Ct1(実施の形態1)に適用される。構成Ctm5が適用された電力用半導体装置100では、外部接続端子4の代わりに外部接続端子4Dを備える。以下においては、構成Ctm5における、電力用半導体装置100の製造方法を、「半導体製造方法Prc」ともいう。半導体製造方法Prcの処理については後述する。
図15は、本発明の変形例5に係る構成Ctm5における外部接続端子4Dを説明するための図である。図15(a)は、外部接続端子4Dの端部4a付近の斜視図である。図15(b)は、外部接続端子4Dの端部4a付近の平面図である。
図15(a)および図15(b)を参照して、外部接続端子4Dは、図5の外部接続端子4と比較して、端部4aに貫通孔H1が設けられている点が異なる。外部接続端子4Dのそれ以外の形状および構成は、外部接続端子4と同様なので詳細な説明は繰り返さない。
半導体製造方法Prcが行われる前において、外部接続端子4Dの端部4aは、回路パターン7にろう付される対象となる部分である。半導体製造方法Prcが行われた後には、外部接続端子4Dの端部4aは、回路パターン7にろう付されている。
貫通孔H1の形状は、例えば、コの字状である。図15(b)のように、端部4aは、領域Rg1を有する。端部4aの領域Rg1は、平面視(XY面)において貫通孔H1の内側に存在する領域である。
端部4aの領域Rg1は、硬ろう材5を介して、回路パターン7にろう付されている領域である。すなわち、端部4aの領域Rg1の下方には、硬ろう材5が存在する。そのため、硬ろう材5は、平面視(XY面)において貫通孔H1の内側に存在する。すなわち、平面視(XY面)において貫通孔H1が、接合部としての硬ろう材5(領域Rg1)の一部を囲むように、当該貫通孔H1は端部4aに設けられている。
図16は、本発明の変形例5に係る半導体製造方法Prcのフローチャートである。なお、図16では、半導体製造方法Prcに含まれる特徴的な工程のみを示している。半導体製造方法Prcは、図2の半導体製造方法Prと比較して、ステップS110の代わりにステップS110Bが行われる点が異なる。半導体製造方法Prcのそれ以外の処理は、半導体製造方法Prと同様なので詳細な説明は繰り返さない。
次に、半導体製造方法Prcについて説明する。半導体製造方法Prcでは、実施の形態1と同様に、電力用半導体素子S1の接合、絶縁基板9の接合、ケース12の接合等の工程が行われる。次に、ろう付工程B(S110B)が行われる。
ろう付工程Bでは、まず、挟み処理が行われる。構成Ctm5における挟み処理では、図15(b)の端部4aの領域Rg1の下方に存在する、回路パターン7の接合対象部に、硬ろう材5が配置される。そして、外部接続端子4D(端部4aの領域Rg1)、および、回路パターン7により、硬ろう材5が挟まれる。この時点において、硬ろう材5は、平面視(XY面)において貫通孔H1の内側に存在する。
次に、ろう付工程Bでは、まず、照射処理Iaが行われる。照射処理Iaでは、外部接続端子4Dの端部4aの領域Rg1、および、回路パターン7により、硬ろう材5が挟まれた状態で、ガルバノスキャナシステム14は、硬ろう材5が溶融するように、レーザー光を、端部4aの領域Rg1の上面(面4a1)に照射する。なお、レーザー光は、例えば、図15(b)の矢印Dr2aの方向に沿って、端部4aの領域Rg1の上面(面4a1)に照射される。すなわち、レーザー光は、端部4aの領域Rg1の中心部から外側に向けうように、渦状に領域Rg1に照射される。
次に、ろう付工程Bでは、照射処理Icが行われる。照射処理Icでは、ガルバノスキャナシステム14は、レーザー光が回路パターン7に照射されるように、当該レーザー光を貫通孔H1に向けて発振する。そのため、レーザー光は、貫通孔H1を通過して、回路パターン7に照射される。
具体的には、照射処理Icでは、回路パターン7に生じる熱により硬ろう材5が溶融するように、ガルバノスキャナシステム14は、当該回路パターン7のうち当該硬ろう材5の周辺の領域に、貫通孔H1を通過するレーザー光を照射する。例えば、レーザー光は、硬ろう材5が溶融するまで、図15(b)の矢印Dr2bに沿って、端部4aの領域Rg1の下方に存在する硬ろう材5の周囲を1回以上移動するように、回路パターン7に照射される。
以上説明したように、本変形例によれば、ガルバノスキャナシステム14は、回路パターン7のうち硬ろう材5の周辺の領域に、貫通孔H1を通過するレーザー光を照射する。これにより、回路パターン7のうち硬ろう材5の周辺の領域を効率よく加熱できる。また、外部接続端子4Dおよび回路パターン7の両方が、レーザー光により加熱される。すなわち、本変形例では、外部接続端子4Dおよび回路パターン7の両方が、硬ろう融点以上に加熱される。
これにより、硬ろう材5の形状は、図7のように、フィレットFt1,Ft2を有する硬ろう材5Aの形状Cfとなる。そのため、信頼性の高い接合部(硬ろう材5)を得ることが出来る。
なお、外部接続端子4Dの端部4aに設けられる貫通孔H1の形状は、図15(b)が示す貫通孔H1の形状と異なる形状であってもよい。例えば、貫通孔H1の形状は、図17(a)のように、円弧状であってもよい。この場合、端部4aのうち、貫通孔H1に囲まれる領域Rg1aの下方に、硬ろう材5が配置される。
また、例えば、貫通孔H1の形状は、図17(b)のように、V字状であってもよい。この場合、端部4aのうち、貫通孔H1に囲まれる領域Rg1abの下方に、硬ろう材5が配置される。貫通孔H1の形状が、円弧状、V字状等であっても、本変形例における、上記の効果が得られる。
以上のように、本変形例では、平面視(XY面)において、端部4aのうち、硬ろう材5の周囲の領域に貫通孔H1が設けられる。これにより、パワーサイクル試験、温度サイクル試験等により、外部接続端子4Dの温度が高温になった状態、外部接続端子4Dが冷却された状態等において、端部4aのうち、貫通孔H1の周囲の部分が、外部接続端子4Dに加わる鉛直方向の力を受ける。そのため、硬ろう材5(接合部)のうち、貫通孔H1の下方の部分に加わる負荷が減る。したがって、硬ろう材5(接合部)の信頼性を高めることが出来る。
なお、本変形例のろう付工程Bでは、レーザー光が、外部接続端子4Dおよび回路パターン7の順で、当該外部接続端子4Dおよび回路パターン7に照射されるとしたがこれに限定されない。レーザー光は、回路パターン7および外部接続端子4Dの順で、当該外部接続端子4Dおよび回路パターン7に照射されてもよい。すなわち、ろう付工程Bでは、照射処理Icが行われた後に、照射処理Iaが行われてもよい。
また、変形例4のろう付工程Aと同様に、ろう付工程Bでは、回路パターン7に照射されるレーザー光のエネルギー密度は、外部接続端子4Dに照射されるレーザー光のエネルギー密度よりも高めに設定される。
<変形例6>
以下においては、本変形例の構成を「構成Ctm6」ともいう。構成Ctm6は、外部接続端子の一部に特徴を有する。構成Ctm6は、構成Ct1(実施の形態1)、構成Ctm1(変形例1)および構成Ctm4(変形例4)の全てまたは一部に適用される。
一例として、構成Ctm6が適用された構成Ctm1,Ctm4(以下、「構成Ctm146」ともいう)について説明する。構成Ctm146が適用された電力用半導体装置100では、外部接続端子4の代わりに外部接続端子4Eを備える。
図18は、本発明の変形例6に係る構成Ctm146を有する電力用半導体装置100の断面図である。外部接続端子4Eは、外部接続端子4Cと比較して、薄肉部を有する点が異なる。外部接続端子4Eのそれ以外の構成は、外部接続端子4Cと同様であるので詳細な説明は繰り返さない。
外部接続端子4Eは、薄肉部としての屈曲部Bd1を有する。屈曲部Bd1の厚みは、外部接続端子4Eのうち、当該屈曲部Bd1以外の部分の厚みより小さい。
構成Ctm146では、実施の形態1と同様に、半導体製造方法Prが行われる。すなわち、照射処理Iaが行われる。構成Ctm146における照射処理Iaでは、ガルバノスキャナシステム14により、レーザー光が、回路パターン7aの上方の端部4a(先端部4ax)、回路パターン7bの上方の端部4a(先端部4ax)の順に照射される。
なお、レーザー光は、回路パターン7bの上方の端部4a(先端部4ax)、回路パターン7aの上方の端部4a(先端部4ax)の順に照射されてもよい。以下においては、外部接続端子4Eのうち、硬ろう材と接する領域を、「接合領域」ともいう。
以上説明したように、本変形例によれば、外部接続端子4Eの端部4a(先端部4ax)にレーザー光が照射された時に、端部4aで発生した熱が、貫通孔h4(ネジ留め部)の方向へも伝達する。しかしながら、外部接続端子4Eが有する少なくとも1つの屈曲部Bd1の厚みは、外部接続端子4Eのうち、当該屈曲部Bd1以外の部分の厚みより小さい。そのため、外部接続端子4Eにおける過渡熱抵抗が高くなる。したがって、外部接続端子4Eにおいて、貫通孔h4(ネジ留め部)の方向へ伝達する熱の量を小さくすることが出来る。その結果、外部接続端子4Eの接合領域(先端部4ax)の温度が上がりやすくなるという効果が得られる。
また、外部接続端子4Eは、薄肉部としての屈曲部Bd1を有する。そのため、電力用半導体装置100の駆動時に、仮に、外部接続端子4Eが鉛直方向に沿って伸縮しても、屈曲部Bd1(薄肉部)が、応力を緩和する。そのため、外部接続端子4Eの接合領域に加わる熱応力を緩和することが出来るという効果が得られる。
<変形例7>
以下においては、本変形例の構成を「構成Ctm7」ともいう。構成Ctm7は、外部接続端子の一部に特徴を有する。構成Ctm6は、構成Ct1(実施の形態1)、構成Ctm1(変形例1)および構成Ctm4(変形例4)の全てまたは一部に適用される。
一例として、構成Ctm7が適用された構成Ctm1(以下、「構成Ctm17」ともいう)について説明する。構成Ctm17が適用された電力用半導体装置100では、外部接続端子4の代わりに外部接続端子4Fを備える。
図19は、本発明の変形例7に係る構成Ctm17を有する外部接続端子4Fの斜視図である。なお、外部接続端子4Cとの比較のために、図20に、外部接続端子4Cの斜視図を示す。外部接続端子4Fは、外部接続端子4Cと比較して、細部を有する点が異なる。外部接続端子4Fのそれ以外の構成は、外部接続端子4Cと同様であるので詳細な説明は繰り返さない。
外部接続端子4Fは、細部としての屈曲部Bd2を有する。屈曲部Bd2の幅は、外部接続端子4Fのうち、当該屈曲部Bd2以外の部分の幅より小さい。
なお、構成Ctm17では、実施の形態1と同様に、半導体製造方法Prが行われる。すなわち、照射処理Iaが行われる。構成Ctm17における照射処理Iaでは、ガルバノスキャナシステム14により、レーザー光が、回路パターン7aの上方の端部4a(先端部4ax)、回路パターン7bの上方の端部4a(先端部4ax)の順に照射される。以下においては、外部接続端子4Fのうち、硬ろう材と接する領域を、「接合領域」ともいう。
以上説明したように、本変形例によれば、変形例6と同様、外部接続端子4Fの端部4a(先端部4ax)にレーザー光が照射された時に、端部4aで発生した熱が、貫通孔h4(ネジ留め部)の方向へも伝達する。
しかしながら、外部接続端子4Fが有する少なくとも1つの屈曲部Bd2の幅は、外部接続端子4Fのうち、当該屈曲部Bd2以外の部分の幅より小さい。そのため、外部接続端子4Fにおける過渡熱抵抗が高くなる。したがって、外部接続端子Fにおいて、貫通孔h4(ネジ留め部)の方向へ伝達する熱の量を小さくすることが出来る。その結果、外部接続端子4Fの接合領域(先端部4ax)の温度が上がりやすくなるという効果が得られる。
また、外部接続端子4Fは、細部しての屈曲部Bd2を有する。そのため、電力用半導体装置100の駆動時に、仮に、外部接続端子4Fが鉛直方向に沿って伸縮しても、屈曲部Bd2(細部)が、応力を緩和する。そのため、外部接続端子4Fの接合領域に加わる熱応力を緩和することが出来るという効果が得られる。
次に、変形例6の外部接続端子4E、および、変形例7の外部接続端子4Fについて述べる。レーザー光の照射により発生した熱の冷却経路には、回路パターン7a,7bにおける放熱の経路(以下、「パターン経路」ともいう)と、外部接続端子4E(4F)における放熱の経路(以下、「端子経路」ともいう)とが存在する。
本発明の電力用半導体装置100においては、通常、パターン経路の放熱性は、端子経路の放熱性の5倍以上である。端子経路の断面積は、n(1から9の範囲の整数)平方ミリメートルである。端子経路では、一次元的に熱が伝達される。一方、パターン経路では、3次元的に熱が移動していく(広がっていく)。このような、3次元的な熱の移動は、45度広がり則と呼ばれる。45度広がり則では、横方向および厚み方向の両方において、熱が移動していく(広がっていく)。そのため、パターン経路の放熱性と、端子経路の放熱性との差は大きい。
なお、ろう付けを行うためには、回路パターン7(7a、7b)の温度を、硬ろう融点以上に加熱する事が必要である。しかしながら、回路パターン7の放熱性が高いことを考慮して加熱しないと、外部接続端子4E(4F)の温度は、硬ろう融点以上になるが、回路パターン7の温度は、硬ろう融点以上にならない可能性もある。仮に、回路パターン7の温度が、硬ろう融点以上にならない場合、回路パターン7に接する硬ろう材の濡れ広がりが不十分になるという問題が発生する。
そこで、変形例6または変形例7の照射処理Iaでは、回路パターン7および外部接続端子4E(4F)にエネルギー量E1が与えられるように、レーザー光が回路パターン7および外部接続端子4E(4F)に照射される。エネルギー量E1は、パターン経路の熱抵抗に対する、端子経路の熱抵抗の比率の逆数で示されるエネルギー量である。これにより、回路パターン7に、硬ろう融点以上の熱を与えることができる。そのため、硬ろう材5の不濡れを防止できる。その結果、信頼性の高い接合部(硬ろう材5)を得ることが出来る。
<変形例8>
以下においては、本変形例の構成を「構成Ctm8」ともいう。構成Ctm8は、レーザー光の照射方法に特徴を有する構成である。構成Ctm8は、構成Ct1(実施の形態1)、構成Ctm1m、構成Ctm4、構成Ctm6および構成Ctm7の全てまたは一部に適用される。
一例として、構成Ctm8が適用された構成Ctm1,Ctm4(以下、「構成Ctm148」ともいう)について説明する。以下においては、構成Ctm8における、電力用半導体装置100の製造方法を、「半導体製造方法Prd」ともいう。
図21および図22は、本発明の変形例8に係る半導体製造方法Prdを説明するための図である。なお、図21および図22では、構成Ctm148を有する電力用半導体装置100が示される。
図23は、本発明の変形例8に係る半導体製造方法Prdのフローチャートである。なお、図23では、半導体製造方法Prdに含まれる特徴的な工程のみを示している。半導体製造方法Prdは、図2の半導体製造方法Prと比較して、ステップS110の代わりにステップS110Cが行われる点が異なる。半導体製造方法Prdのそれ以外の処理は、半導体製造方法Prと同様なので詳細な説明は繰り返さない。
次に、半導体製造方法Prdについて説明する。半導体製造方法Prdでは、実施の形態1と同様に、電力用半導体素子S1の接合、絶縁基板9の接合、ケース12の接合等の工程が行われる。次に、ろう付工程C(S110C)が行われる。
ろう付工程Cでは、まず、挟み処理が行われる。挟み処理では、外部接続端子4Cの先端部4ax、および、回路パターン7により、硬ろう材5が挟まれる。
次に、ろう付工程Bでは、照射処理Iaおよび照射処理Idが、同時に行われる。ろう付工程Bでは、照射処理Iaおよび照射処理Idが2回行われる。ろう付工程Bでは、一例として、3台のレーザー18と、3台のガルバノスキャナシステム14とが使用される。なお、3台のレーザー18のうちの2台のレーザー18と、3台のガルバノスキャナシステム14のうちの2台のガルバノスキャナシステム14とが、同時に併用される。
以下においては、3台のレーザー18を、それぞれ、レーザー18n,18a,18bともいう。また、以下においては、3台のガルバノスキャナシステム14を、それぞれ、ガルバノスキャナシステム14n,14a,14bともいう。レーザー18n,18a,18bは、それぞれ、ガルバノスキャナシステム14n,14a,14bと接続されている。
まず、1回目の照射処理Ia,Idでは、一例として、図21のように、2つのレーザー光が同時に照射される。なお、本明細書において「2つのレーザー光が同時に照射される」という表現は、「2つのレーザー光がほぼ同じタイミングに照射される」という意味も含む。
具体的には、1回目の照射処理Iaでは、外部接続端子4Cに生じる熱により硬ろう材5が溶融するように、ガルバノスキャナシステム14nは、回路パターン7aの上方に存在する当該外部接続端子4Cの一部(先端部4ax)にレーザー光を照射する。
また、1回目の照射処理Idでは、回路パターン7aに生じる熱により硬ろう材5が溶融するように、ガルバノスキャナシステム14aは、当該回路パターン7aのうち当該硬ろう材5の周辺の領域に、レーザー光を照射する。
次に、2回目の照射処理Ia,Idでは、一例として、図22のように、2つのレーザー光が同時に照射される。具体的には、2回目の照射処理Iaでは、外部接続端子4Cに生じる熱により硬ろう材5が溶融するように、ガルバノスキャナシステム14nは、回路パターン7bの上方に存在する当該外部接続端子4Cの一部(先端部4ax)にレーザー光を照射する。
また、2回目の照射処理Idでは、回路パターン7bに生じる熱により硬ろう材5が溶融するように、ガルバノスキャナシステム14bは、当該回路パターン7bのうち当該硬ろう材5の周辺の領域に、レーザー光を照射する。
以上説明したように、本変形例によれば、外部接続端子4Cおよび回路パターン7(7a,7b)に、レーザー光が同時に照射される。これにより、熱干渉が発生し、硬ろう材5の温度を急速に上昇する。そのため、本変形例以外の上記の半導体製造方法よりも、短時間で、効率よくろう付を行うことが出来るという効果が得られる。
なお、本発明は、その発明の範囲内において、各実施の形態、各変形例を自由に組み合わせたり、各実施の形態、各変形例を適宜、変形、省略することが可能である。
例えば、電力用半導体装置100が備える外部接続端子4の数は、2に限定されず、1または3以上であってもよい。
また、上記の実施の形態および各変形例では、硬ろう材5を溶融させるために、レーザー光を使用したが、これに限定されず、例えば、電子ビームを使用してもよい。
4,4C,4D,4E,4F 外部接続端子、5,5A 硬ろう材、7,7a,7b,7c 回路パターン、9 絶縁基板、100 電力用半導体装置、S1 電力用半導体素子。

Claims (16)

  1. 絶縁基板と、
    外部接続端子と、を備え、
    前記絶縁基板の主面側には、回路パターンが設けられており、
    前記外部接続端子は、硬ろう材を介して、前記回路パターンにろう付されている
    電力用半導体装置。
  2. 前記回路パターンには、電力用半導体素子が実装されている
    請求項1に記載の電力用半導体装置。
  3. 前記外部接続端子の先端部が、前記硬ろう材を介して、前記回路パターンにろう付されており、
    前記先端部の幅は、前記外部接続端子のうち、当該先端部以外の部分の幅より小さい
    請求項1または2に記載の電力用半導体装置。
  4. 前記外部接続端子は、前記回路パターンにろう付されている端部を有し、
    前記端部には、貫通孔が設けられており、
    平面視において前記貫通孔が前記硬ろう材の一部を囲むように、当該貫通孔は前記端部に設けられている
    請求項1に記載の電力用半導体装置。
  5. 前記外部接続端子は、屈曲部を有し、
    前記屈曲部の厚みは、前記外部接続端子のうち、当該屈曲部以外の部分の厚みより小さい
    請求項1に記載の電力用半導体装置。
  6. 前記外部接続端子は、屈曲部を有し、
    前記屈曲部の幅は、前記外部接続端子のうち、当該屈曲部以外の部分の幅より小さい
    請求項1に記載の電力用半導体装置。
  7. 前記硬ろう材は、りん銅ろうである
    請求項1から6のいずれか1項に記載の電力用半導体装置。
  8. 前記回路パターンおよび前記外部接続端子の各々は、銅で構成されている
    請求項1から7のいずれか1項に記載の電力用半導体装置。
  9. 絶縁基板および外部接続端子を備える電力用半導体装置の製造方法であって、
    前記絶縁基板の主面側には、回路パターンが設けられており、
    前記製造方法は、
    前記外部接続端子および前記回路パターンにより、硬ろう材が挟まれた状態において、当該外部接続端子を、当該硬ろう材を介して、当該回路パターンにろう付するろう付工程を含み、
    前記ろう付工程は、
    前記外部接続端子に生じる熱により前記硬ろう材が溶融するように、当該外部接続端子の一部にレーザー光を照射する第1照射処理を有する
    電力用半導体装置の製造方法。
  10. 前記製造方法は、さらに、
    前記回路パターンまたは前記外部接続端子に、前記硬ろう材を設ける準備工程を含み、
    前記ろう付工程は、前記準備工程の後に行われる
    請求項9に記載の電力用半導体装置の製造方法。
  11. 前記外部接続端子は、前記回路パターンにろう付されるための先端部を有し、
    前記先端部の幅は、前記外部接続端子のうち、当該先端部以外の部分の幅より小さい
    請求項10に記載の電力用半導体装置の製造方法。
  12. 前記硬ろう材の形状は、板状であり、
    前記ろう付工程は、さらに、
    前記回路パターンに生じる熱により前記硬ろう材が溶融するように、当該回路パターンのうち当該硬ろう材の周辺の領域に、前記レーザー光を照射する第2照射処理を有する
    請求項9に記載の電力用半導体装置の製造方法。
  13. 前記外部接続端子は、前記回路パターンにろう付される対象となる端部を有し、
    前記端部には、貫通孔が設けられており、
    平面視において前記貫通孔が前記硬ろう材の一部を囲むように、当該貫通孔は前記端部に設けられており、
    前記ろう付工程は、さらに、
    前記回路パターンに生じる熱により前記硬ろう材が溶融するように、当該回路パターンのうち当該硬ろう材の周辺の領域に、前記貫通孔を通過する前記レーザー光を照射する第3照射処理を有する
    請求項9に記載の電力用半導体装置の製造方法。
  14. 前記レーザー光は、ガルバノスキャナシステムにより照射される
    請求項9から13のいずれか1項に記載の電力用半導体装置の製造方法。
  15. 前記ろう付工程は、さらに、
    前記回路パターンに生じる熱により前記硬ろう材が溶融するように、当該回路パターンのうち当該硬ろう材の周辺の領域に、別のレーザー光を照射する第4照射処理を有し、
    前記第1照射処理および前記第4照射処理は、同時に行われる
    請求項9に記載の電力用半導体装置の製造方法。
  16. 前記レーザー光は、ガルバノスキャナシステムにより照射され、
    前記別のレーザー光は、別のガルバノスキャナシステムにより照射される
    請求項15に記載の電力用半導体装置の製造方法。
JP2017162963A 2017-08-28 2017-08-28 電力用半導体装置およびその製造方法 Pending JP2019041034A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017162963A JP2019041034A (ja) 2017-08-28 2017-08-28 電力用半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017162963A JP2019041034A (ja) 2017-08-28 2017-08-28 電力用半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2019041034A true JP2019041034A (ja) 2019-03-14

Family

ID=65727554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017162963A Pending JP2019041034A (ja) 2017-08-28 2017-08-28 電力用半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2019041034A (ja)

Similar Documents

Publication Publication Date Title
JP6578900B2 (ja) 半導体装置及びその製造方法
JP6602480B2 (ja) 半導体装置
US8563364B2 (en) Method for producing a power semiconductor arrangement
KR101142561B1 (ko) 레이저 광원 모듈
JP2015119072A (ja) レーザ溶接方法、レーザ溶接治具、半導体装置
WO2017195625A1 (ja) 半導体装置および半導体装置の製造方法
JP6206494B2 (ja) 半導体装置
JP4765853B2 (ja) 半導体装置の製造方法
US9076782B2 (en) Semiconductor device and method of manufacturing same
JP2008305902A (ja) 半導体装置の製造方法
WO2017154289A1 (ja) 半導体装置及び半導体装置の製造方法
JP2001110957A (ja) パワー半導体モジュールの製造方法
JP7215206B2 (ja) 半導体装置の製造方法
WO2020045263A1 (ja) 接合構造体、半導体装置および接合方法
JP2008277335A (ja) 半導体装置およびその製造方法
WO2019163145A1 (ja) 半導体装置の製造方法
US20210082868A1 (en) Method of joining a surface-mount component to a substrate with solder that has been temporarily secured
JP4085563B2 (ja) パワー半導体モジュールの製造方法
JP2010109054A (ja) 熱電変換モジュールならびに冷却装置、発電装置および温度調節装置
CN112786469A (zh) 批量扩散焊接和通过批量扩散焊接生产的电子器件
JP2019041034A (ja) 電力用半導体装置およびその製造方法
KR20180031502A (ko) 파워 모듈 및 그 제조 방법
JP2004119944A (ja) 半導体モジュールおよび実装基板
JP5734493B2 (ja) 電力用半導体装置
JP2012084588A (ja) 電子部品における電極の接続構造