JP2018121475A - Power conversion device - Google Patents
Power conversion device Download PDFInfo
- Publication number
- JP2018121475A JP2018121475A JP2017012436A JP2017012436A JP2018121475A JP 2018121475 A JP2018121475 A JP 2018121475A JP 2017012436 A JP2017012436 A JP 2017012436A JP 2017012436 A JP2017012436 A JP 2017012436A JP 2018121475 A JP2018121475 A JP 2018121475A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- main switch
- semiconductor
- potential line
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 105
- 238000010992 reflux Methods 0.000 claims abstract description 25
- 239000003990 capacitor Substances 0.000 claims description 47
- 238000010586 diagram Methods 0.000 description 18
- 230000007423 decrease Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000009499 grossing Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Landscapes
- Inverter Devices (AREA)
Abstract
Description
本発明は、電力変換装置に関する。 The present invention relates to a power conversion device.
例えば、電源電力をモータ等の駆動用電力に変換するために、インバータ等の電力変換装置が用いられる。電力変換装置では、スイッチング素子のオンオフに伴うスイッチング損失が発生することから、これを低減するための補助回路を設け、リアクトルとコンデンサによる共振現象を利用して、ゼロボルトスイッチング（以下、ＺＶＳと称する）を実現する手法が提案されている。 For example, a power conversion device such as an inverter is used to convert power supply power to drive power such as a motor. In the power conversion device, switching loss due to on / off of the switching element occurs. Therefore, an auxiliary circuit for reducing this is provided, and zero volt switching (hereinafter referred to as ZVS) is performed by utilizing a resonance phenomenon caused by a reactor and a capacitor. A method for realizing the above has been proposed.
一例として、特許文献１には、直流電力入力と三相交流出力との間に接続されたスイッチング・ブリッジと、直流電力入力とスイッチング・ブリッジとの間に接続された補助回路を備えて、直流電力を三相交流出力に変換するための零電圧遷移電圧源インバータが開示されている。補助回路は、直流電力入力の直流レールに接続されたレール・スイッチと、その両端に接続された、共振インダクタと補助スイッチとの直列接続体と、補助ダイオードとからなる。補助ダイオードは、第１の端部が補助スイッチと共振インダクタとの接続点に接続され、第２の端部がアースに接続される。
As an example,
特許文献１に記載される手法では、直流レールのレール・スイッチがオフのときにブリッジ回路のブリッジ・スイッチがゼロ電圧状態でターンオンされ、次いで、補助回路に支援されてレール・スイッチが時間ｔ１でターンオンされる。補助回路の補助スイッチは、時間ｔ１より前にターンオンされて、共振インダクタに電流が蓄積され、時間ｔ１より後にターンオフされる。共振インダクタは、ブリッジ・スイッチとレール・スイッチとの間のキャパシタンスと共振して、レール・スイッチのターンオンに対して、ゼロ電流遷移を提供する。その後、ブリッジ・スイッチがターンオフされ、さらに、レール・スイッチがターンオフされる。
In the technique described in
しかしながら、特許文献１に記載される制御では、主にブリッジ・スイッチのスイッチングに伴う損失の低減は可能であるものの、インバータを構成するブリッジ回路の主要損失である導通損失は低減できない。そのため、電力変換効率の向上に限界があり、全体の損失をさらに低減して省力化を図ることが望まれている。
However, the control described in
本発明は、かかる課題に鑑みてなされたものであり、回路における導通損失を低減することにより全体の損失をさらに低減可能であり、高効率な電力変換装置を提供しようとするものである。 This invention is made | formed in view of this subject, and can reduce the whole loss further by reducing the conduction | electrical_connection loss in a circuit, and intends to provide a highly efficient power converter device.
本発明の一態様は、
入力電源（Ｂ）の正極側電位線（１ｐ）に接続されたメインスイッチ（Ｓｍ）と、
上記メインスイッチと上記入力電源の負極側電位線（１ｎ）との間に並列接続された複数のハーフブリッジ回路（２ｕ、２ｖ、２ｗ）を有し、変換された電力を負荷（Ｍ）に出力する出力回路部（２）と、
上記正極側電位線に、上記メインスイッチと並列に、補助スイッチ（Ｓａｓ）及び共振リアクトル（Ｌ１）が接続されると共に、上記補助スイッチ及び上記共振リアクトルの接続点（３１）と上記負極側電位線との間に補助ダイオード（Ｄａｓ）が接続された補助回路（３）と、を備える電力変換装置（１）であって、
上記ハーフブリッジ回路は、上記メインスイッチ側の半導体スイッチ（Ｓｕｐ、Ｓｖｐ、Ｓｗｐ）と、上記負極側電位線側の半導体スイッチ（Ｓｕｎ、Ｓｖｎ、Ｓｗｎ）又はダイオードとが直列接続された構成であり、
上記メインスイッチのスイッチングに伴って上記ハーフブリッジ回路から上記負荷への通電を制御する制御部（４）を備えており、
上記制御部は、上記メインスイッチをオンオフすることにより、上記メインスイッチ側の半導体スイッチがオン状態にある上記ハーフブリッジ回路を経由する電流経路を形成すると共に、上記メインスイッチがオフ状態にある還流期間に、還流経路における全ての上記半導体スイッチをオン状態とする、電力変換装置にある。
One embodiment of the present invention provides:
A main switch (Sm) connected to the positive potential line (1p) of the input power supply (B);
It has a plurality of half bridge circuits (2u, 2v, 2w) connected in parallel between the main switch and the negative potential line (1n) of the input power supply, and outputs the converted power to the load (M) An output circuit section (2) to perform,
An auxiliary switch (Sas) and a resonant reactor (L1) are connected to the positive potential line in parallel with the main switch, and a connection point (31) between the auxiliary switch and the resonant reactor and the negative potential line. An auxiliary circuit (3) connected with an auxiliary diode (Das) between the power converter (1),
The half-bridge circuit has a configuration in which a semiconductor switch (Sup, Svp, Swp) on the main switch side and a semiconductor switch (Sun, Svn, Swn) or a diode on the negative potential line side are connected in series.
A control unit (4) for controlling energization from the half-bridge circuit to the load in accordance with the switching of the main switch;
The control unit turns on and off the main switch to form a current path through the half-bridge circuit in which the semiconductor switch on the main switch side is in an on state, and a reflux period in which the main switch is in an off state In the power converter, all the semiconductor switches in the return path are turned on.
上記一態様の電力変換装置は、制御部が、メインスイッチをオンオフ制御するのに伴い、出力回路部の複数のハーフブリッジ回路が通電制御され、入力電圧が変換されて出力される。その際、メインスイッチをオンすると、複数のハーフブリッジ回路のうちメインスイッチ側の半導体スイッチがオン状態にあるハーフブリッジ回路から負荷へ流れる電流経路が形成される。メインスイッチがオフされると、複数のハーフブリッジ回路の半導体スイッチ又はダイオードを介して還流電流が流れる還流経路が形成される。この還流期間中に、還流経路にあり通電状態にある全ての半導体スイッチのうちオフ状態にある半導体スイッチをオンする。 In the power conversion device of the above aspect, as the control unit performs on / off control of the main switch, the plurality of half bridge circuits of the output circuit unit are energized and converted, and the input voltage is converted and output. At this time, when the main switch is turned on, a current path that flows from the half bridge circuit in which the semiconductor switch on the main switch side of the plurality of half bridge circuits is on to the load is formed. When the main switch is turned off, a return path through which the return current flows through the semiconductor switches or diodes of the plurality of half-bridge circuits is formed. During this recirculation period, the semiconductor switches in the off state among all the semiconductor switches in the recirculation path and in the energized state are turned on.
これにより、オフ状態のときに半導体スイッチの寄生ダイオード等を介して流れていた還流電流が分流されて、オン状態の半導体スイッチを流れるようになり、導通損失を低減できる。その後、メインスイッチがオンする前に、補助回路の作動させることで、メインスイッチの出力側と入力側の電位差を低下させ、ＺＶＳによるオンオフが可能となる。したがって、スイッチング損失と導通損失の両方を低減させることができる。 As a result, the return current that flows through the parasitic diode of the semiconductor switch in the off state is shunted and flows through the on-state semiconductor switch, thereby reducing conduction loss. Thereafter, by operating the auxiliary circuit before the main switch is turned on, the potential difference between the output side and the input side of the main switch is reduced, and on / off by ZVS becomes possible. Therefore, both switching loss and conduction loss can be reduced.
以上のごとく、上記態様によれば、回路における導通損失を低減することにより全体の損失をさらに低減可能であり、高効率な電力変換装置を提供することができる。
なお、特許請求の範囲及び課題を解決する手段に記載した括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものであり、本発明の技術的範囲を限定するものではない。
As described above, according to the above aspect, the overall loss can be further reduced by reducing the conduction loss in the circuit, and a highly efficient power conversion device can be provided.
In addition, the code | symbol in the parenthesis described in the means to solve a claim and a subject shows the correspondence with the specific means as described in embodiment mentioned later, and limits the technical scope of this invention. It is not a thing.
（実施形態１）
以下、電力変換装置に係る実施形態１について、図１〜図１１を参照して説明する。
図１に示すように、本形態の電力変換装置１は、入力電源としてのバッテリＢと、その正極側電位線１ｐに接続されたメインスイッチＳｍと、負荷としての交流モータＭに接続され、変換された電力を出力する出力回路部２と、補助スイッチＳａｓと共振リアクトルＬ１と補助ダイオードＤａｓを有する補助回路３と、制御部４と、共振コンデンサＣ１を備えている。
(Embodiment 1)
Hereinafter,
As shown in FIG. 1, the
出力回路部２は、メインスイッチＳｍとバッテリＢの負極側電位線１ｎとの間に並列接続された複数のハーフブリッジ回路２ｕ、２ｖ、２ｗを有する。また、制御部４は、メインスイッチＳｍのスイッチングに伴って、複数のハーフブリッジ回路２ｕ、２ｖ、２ｗから交流モータＭへの通電を制御している。共振コンデンサＣ１は、メインスイッチＳｍと出力回路部２との間に、複数のハーフブリッジ回路２ｕ、２ｖ、２ｗと並列に接続される。
The
メインスイッチＳｍ、出力回路部２及び補助回路３は、制御部４に接続されており、電力変換装置１の動作は、制御部４からの制御信号によって制御される。電力変換装置１は、例えば、交流モータＭを駆動源とする車載装置に適用され、直流電源であるバッテリＢからの入力電力を、所望の交流出力に変換して交流モータＭに出力する。交流モータＭは、三相（すなわち、Ｕ相、Ｖ相、Ｗ相）のモータコイルＬｕ、Ｌｖ、Ｌｗを備え、これらモータコイルＬｕ、Ｌｖ、Ｌｗは一端が共通接続されている。
The main switch Sm, the
出力回路部２は、バッテリＢの直流電力を、交流電力に変換するインバータとして構成されている。並列接続された複数のハーフブリッジ回路として、ここでは、正極Ｂｐに接続される正極側電位線１ｐと負極Ｂｎに接続される負極側電位線１ｎとの間に、３つのハーフブリッジ回路２ｕ、２ｖ、２ｗが配置される。負極側電位線１ｎは、例えば、グランド電位に設定されている。各ハーフブリッジ回路２ｕ、２ｖ、２ｗは、正極Ｂｐ側の上アームスイッチである半導体スイッチＳｕｐ、Ｓｖｐ、Ｓｗｐと、負極Ｂｎ側の下アームスイッチである半導体スイッチＳｕｎ、Ｓｖｎ、Ｓｗｎと、を直列接続して構成される。
The
Ｕ相の半導体スイッチＳｕｐと半導体スイッチＳｕｎとの接続点２１ｕには、モータコイルＬｕの他端（すなわち、共通する一端と反対側の一端）が接続される。同様に、Ｖ相、Ｗ相の半導体スイッチＳｖｐ、Ｓｗｐと半導体スイッチＳｖｎ、Ｓｗｎとの接続点２１ｖ、２１ｗには、それぞれモータコイルＬｖ、Ｌｗの他端が接続される。半導体スイッチＳｕｐ、Ｓｖｐ、Ｓｗｐの、接続点２１ｕ、２１ｖ、２１ｗと反対側の一端は、メインスイッチＳｍに接続され、半導体スイッチＳｕｎ、Ｓｖｎ、Ｓｗｎの、接続点２１ｕ、２１ｖ、２１ｗと反対側の一端は、負極側電位線１ｎに接続される。
The other end of the motor coil Lu (that is, one end opposite to the common one end) is connected to the
補助回路３は、補助スイッチＳａｓ及び共振リアクトルＬ１の直列接続体と、これらの接続点３１に接続される補助ダイオードＤａｓとを有している。補助スイッチＳａｓ及び共振リアクトルＬ１の直列接続体は、正極側電位線１ｐに、メインスイッチＳｍと並列に接続される。具体的には、補助スイッチＳａｓの一端が、メインスイッチＳｍの正極Ｂｐ側に接続され、共振リアクトルＬ１の一端が、メインスイッチＳｍの出力回路部２側に接続されている。補助ダイオードＤａｓは、接続点３１と負極側電位線１ｎとの間に逆方向接続される。すなわち、カソード側が、補助スイッチＳａｓ及び共振リアクトルＬ１の接続点３１に接続され、アノード側が、負極側電位線１ｎに接続されて、補助回路３の作動時に流れるリアクトル電流Ｉａｓを整流している。
The
メインスイッチＳｍ、補助スイッチＳａｓとしては、例えば、ゲート電圧制御式のＭＯＳＦＥＴ（すなわち、電界効果トランジスタ）が用いられる。メインスイッチＳｍ、補助スイッチＳａｓは、それぞれＭＯＳＦＥＴのドレイン−ソース間に逆方向接続されたダイオードを有している。ＭＯＳＦＥＴ以外の半導体スイッチング素子、例えば、バイポーラトランジスタ、ＩＧＢＴ等を用いることもできる。 As the main switch Sm and the auxiliary switch Sas, for example, a gate voltage controlled MOSFET (that is, a field effect transistor) is used. The main switch Sm and the auxiliary switch Sas each have a diode connected in the reverse direction between the drain and source of the MOSFET. Semiconductor switching elements other than MOSFETs such as bipolar transistors and IGBTs can also be used.
同様に、出力回路部２を構成する半導体スイッチＳｕｐ、Ｓｖｐ、Ｓｗｐ及び半導体スイッチＳｕｎ、Ｓｖｎ、Ｓｗｎとして、例えば、ＭＯＳＦＥＴが用いられる。また、半導体スイッチＳｕｐ、Ｓｖｐ、Ｓｗｐ及び半導体スイッチＳｕｎ、Ｓｖｎ、Ｓｗｎは、それぞれＭＯＳＦＥＴのドレイン−ソース間に逆方向接続されたダイオードＤｕｐ、Ｄｖｐ、Ｄｗｐ、Ｄｕｎ、Ｄｖｎ、Ｄｗｎを有している。ＭＯＳＦＥＴ以外の半導体スイッチング素子、例えば、バイポーラトランジスタ、ＩＧＢＴ等を用いることもできる。
Similarly, MOSFETs are used as the semiconductor switches Sup, Svp, Swp and the semiconductor switches Sun, Svn, Swn constituting the
なお、ハーフブリッジ回路２ｕ、２ｖ、２ｗとなる各直列接続体は、２つの半導体スイッチの組み合わせに限らない。２つの半導体パワー素子からなる直列接続体であれば、例えば、半導体スイッチとダイオードを組み合わせた直列接続体でもよい。また、出力回路部２は、３つのハーフブリッジ回路２ｕ、２ｖ、２ｗを用いた三相のインバータとしたが、単相のインバータとして構成してもよく、２つ以上のハーフブリッジ回路を有していればよい。
In addition, each series connection body used as the half-
共振コンデンサＣ１は、メインスイッチＳｍと出力回路部２との間に、出力回路部２の複数のハーフブリッジ回路２ｕ、２ｖ、２ｗと並列に配置される。具体的には、メインスイッチＳｍのソース端子側の正極側電位線１ｐに、共振コンデンサＣ１の一端が接続され、他端がグランド電位の負極側電位線１ｎに接続される。共振コンデンサＣ１の容量は、出力回路部２の半導体スイッチＳｕｐ、Ｓｖｐ、Ｓｗｐ及び半導体スイッチＳｕｎ、Ｓｖｎ、Ｓｗｎの寄生容量の合計値よりも大きくするのがよい。十分大きな容量の電圧依存の少ない容量素子を共振コンデンサＣ１として使用することで、スイッチング時の制御性が向上する。また、スイッチオフ時のメインスイッチＳｍのドレイン−ソース間電圧の上昇を緩やかにして、スイッチング損失を低減できる。さらに、共振コンデンサＣ１を補助回路３の近傍に配置することができ、急峻で大きな共振電流が流れる電流経路のループを小さくして、放射ノイズを低減できる。
The resonance capacitor C1 is disposed between the main switch Sm and the
また、電力変換装置１は、バッテリＢの電圧を平滑化する平滑コンデンサＣｉを備えている。具体的には、補助スイッチＳａｓとメインスイッチＳｍとの接続点１２よりバッテリＢ側において、正極側電位線１ｐと負極側電位線１ｎの間に平滑コンデンサＣｉが接続されている。これにより、バッテリＢの直流電源の変動による影響を抑制することができる。バッテリＢの直流電圧（すなわち、入力電圧Ｖｉ）は、例えば、４８Ｖである。
Further, the
制御部４は、メインスイッチＳｍ、補助スイッチＳａｓの各ゲート電極に、ゲート配線を介してそれぞれ接続されている。また、ハーフブリッジ回路２ｕ、２ｖ、２ｗの半導体スイッチＳｕｐ、Ｓｖｐ、Ｓｗｐ及び半導体スイッチＳｕｎ、Ｓｖｎ、Ｓｗｎの各ゲート電極に、ゲート配線を介してそれぞれ接続されている。制御部４は、例えば、交流モータＭの要求トルクに応じた目標出力となるように、各ゲート電極に制御信号を出力してこれらスイッチをオンオフ制御し、入力された直流電力を三相交流電力に変換する。このとき、出力回路部２の３つのハーフブリッジ回路２ｕ、２ｖ、２ｗは、上アームスイッチである半導体スイッチＳｕｐ、Ｓｖｐ、Ｓｗｐと、下アームスイッチである半導体スイッチＳｕｎ、Ｓｖｎ、Ｓｗｎが交互に通電状態となるように制御され、モータコイルＬｕ、Ｌｖ、Ｌｗに相電流Ｉｕ、Ｉｖ、Ｉｗが流れる。
The control unit 4 is connected to each gate electrode of the main switch Sm and the auxiliary switch Sas via a gate wiring. In addition, the semiconductor switches Sup, Svp, Swp of the half-
制御部４は、メインスイッチＳｍをオンオフすることにより、メインスイッチＳｍ側の半導体スイッチＳｕｐ、Ｓｖｐ、Ｓｗｐがオン状態にあるハーフブリッジ回路２ｕ、２ｖ、２ｗから、交流モータＭの各相へ流れる電流経路を形成する。電流経路は、交流モータＭから、負極Ｂｎ側の半導体スイッチＳｕｎ、Ｓｖｎ、Ｓｗｎがオン状態にあるハーフブリッジ回路２ｕ、２ｖ、２ｗを経由して、負極側電位線１ｎへ至る。制御部４は、メインスイッチＳｍがオフ状態にある還流期間に、還流経路を形成し通電状態にあるハーフブリッジ回路２ｕ、２ｖ、２ｗについて、全ての半導体スイッチＳｕｐ、Ｓｖｐ、Ｓｗｐ、Ｓｕｎ、Ｓｖｎ、Ｓｗｎをオン状態とする。これにより、還流経路にあるオフ状態の半導体スイッチＳｕｐ、Ｓｖｐ、Ｓｗｐ、Ｓｕｎ、Ｓｖｎ、Ｓｗｎが、損失の大きいダイオードＤｕｐ、Ｄｖｐ、Ｄｗｐ、Ｄｕｎ、Ｄｖｎ、Ｄｗｎに代わってオンすることになるため、導通損失が低減する。
制御部４による還流期間の制御の詳細については、後述する。
The control unit 4 turns on and off the main switch Sm, whereby currents flowing from the half-
Details of the control of the reflux period by the control unit 4 will be described later.
図２に示すように、交流モータＭの三相（すなわち、Ｕ相、Ｖ相、Ｗ相）に対応する出力回路部２の各スイッチのゲート電極には、それぞれ異なるタイミングでパルス状の制御信号が出力される。三相は、それぞれ電気角で１２０度の位相差を有しており、３６０度で１サイクルとなっている。なお、図２には、電気角を１２０度とした例を示しているが、この値は必ずしも１２０度である必要はなく、任意に設定できる。
As shown in FIG. 2, pulse-like control signals are applied to the gate electrodes of the switches of the
３つのハーフブリッジ回路２ｕ、２ｖ、２ｗにおいて、上アームスイッチである半導体スイッチＳｕｐ、Ｓｖｐ、Ｓｗｐの通電状態は、１つのメインスイッチＳｍのオンオフとの組み合わせによって制御される。すなわち、半導体スイッチＳｕｐ、Ｓｖｐ、Ｓｗｐは、それぞれ１サイクル中、電気角で１２０度の間オン状態となり、その間にメインスイッチＳｍのオンオフが切り換えられる。このメインスイッチＳｍのオン状態の間、半導体スイッチＳｕｐ、Ｓｖｐ、Ｓｗｐは、実質的な通電オン状態となる。
In the three
下アームスイッチである半導体スイッチＳｕｎ、Ｓｖｎ、Ｓｗｎは、対応する半導体スイッチＳｕｐ、Ｓｖｐ、Ｓｗｐが実質的な通電オフ状態にあるときに、オン状態となるように制御される。言い換えれば、メインスイッチＳｍと半導体スイッチＳｕｐ、Ｓｖｐ、Ｓｗｐの両方がオン状態であるときに、対応する半導体スイッチＳｕｎ、Ｓｖｎ、Ｓｗｎが同時にオン状態とならないようにしている。 The semiconductor switches Sun, Svn, Swn, which are lower arm switches, are controlled so as to be turned on when the corresponding semiconductor switches Sup, Svp, Swp are in a substantially energized off state. In other words, when both the main switch Sm and the semiconductor switches Sup, Svp, Swp are in the on state, the corresponding semiconductor switches Sun, Svn, Swn are not simultaneously turned on.
メインスイッチＳｍは、ＰＷＭ（すなわち、パルス幅変調）制御により駆動され、メインスイッチＳｍのオン期間中に、三相のうちオン状態にある相の半導体スイッチＳｕｐ、Ｓｖｐ、Ｓｗｐを経由する電流経路が形成される。制御部４は、例えば、交流モータＭの各相電圧又は各相電流の目標値と実測値との差とに基づいて、ＰＷＭ制御のデューティ比を演算し、ＰＷＭ信号を生成する。デューティ比は、パルス波の１周期（すなわち、スイッチング周期）のうちのオン期間とオフ期間の比率であり、ＰＷＭ信号に基づく所定のタイミングでメインスイッチＳｍがオンオフ駆動される。 The main switch Sm is driven by PWM (that is, pulse width modulation) control, and during the ON period of the main switch Sm, a current path passing through the semiconductor switches Sup, Svp, and Swp of the three phases that are in the ON state It is formed. For example, the control unit 4 calculates the duty ratio of the PWM control based on the difference between the target value of each phase voltage or each phase current of the AC motor M and the actual measurement value, and generates a PWM signal. The duty ratio is a ratio between an on period and an off period in one cycle (that is, a switching cycle) of the pulse wave, and the main switch Sm is driven on and off at a predetermined timing based on the PWM signal.
図２中のＶg_smは、メインスイッチＳｍにおけるゲート電圧を示しており、ゲート電圧がハイレベル（以下、Ｈレベル）のときにオンし、ローレベル（以下、Ｌレベル）のときにオフする。同様に、Ｖg_upは、Ｕ相の上アームの半導体スイッチＳｕｐにおけるゲート電圧を示しており、Ｖg_unは、Ｕ相の下アームの半導体スイッチＳｕｎにおけるゲート電圧を示している。また、Ｖg_vp、Ｖg_vnは、Ｖ相の上アーム及び下アームの半導体スイッチＳｖｐ、Ｓｖｎにおけるゲート電圧を示し、Ｖg_wp、Ｖg_wnは、Ｗ相の上アーム及び下アームの半導体スイッチＳｗｐ、Ｓｗｎにおけるゲート電圧を示している。ここでは、各相の半導体スイッチＳｕｐ、Ｓｖｐ、Ｓｗｐがオン状態である間に、メインスイッチＳｍは、例えば、それぞれ４回のスイッチングを行っている。なお、スイッチング回数は、一例であり、回路条件等によって変化する。 Vg_sm in FIG. 2 indicates a gate voltage in the main switch Sm, which is turned on when the gate voltage is at a high level (hereinafter, H level) and turned off when the gate voltage is at a low level (hereinafter, L level). Similarly, Vg_up represents the gate voltage in the U-phase upper arm semiconductor switch Sup, and Vg_un represents the gate voltage in the U-phase lower arm semiconductor switch Sun. Vg_vp and Vg_vn indicate the gate voltages of the V-phase upper and lower arm semiconductor switches Svp and Svn, respectively. Vg_wp and Vg_wn indicate the gate voltages of the W-phase upper and lower arm semiconductor switches Swp and Swn, respectively. Show. Here, while the semiconductor switches Sup, Svp, Swp of each phase are in the ON state, the main switch Sm performs, for example, four times of switching. The number of times of switching is an example and varies depending on circuit conditions and the like.
このように、３つのハーフブリッジ回路２ｕ、２ｖ、２ｗを有する出力回路部２を、１つのメインスイッチＳｍと組み合わせることで、制御性が大きく向上する。さらに、メインスイッチＳｍのオンオフ時には、共振リアクトルＬ１を有する補助回路３と共振コンデンサＣ１によるＬＣ共振回路の補助により、制御性よくＺＶＳによるターンオン・ターンオフ動作を実現できる。一例として、Ｕ相の通電時における、メインスイッチＳｍのスイッチング１周期分（すなわち、図２中に斜線で示す期間）を、図３に示すように複数の期間Ｔ１〜Ｔ８に分けて、制御部４による各期間の制御の詳細を説明する。なお、図３〜図１０では、回路動作の説明上、平滑コンデンサＣｉは不要であるため、図示を省略している。
Thus, controllability is greatly improved by combining the
図３左図に示すように、Ｕ相のモータコイルＬｕに通電する際には、制御部４がハイレベルのゲート電圧指令信号を出力し、メインスイッチＳｍと、ハーフブリッジ回路２ｕの半導体スイッチＳｕｐ及びハーフブリッジ回路２ｖの半導体スイッチＳｖｎをオン状態とする。これら以外の半導体スイッチＳｕｎ、半導体スイッチＳｖｐ及びハーフブリッジ回路２ｗの半導体スイッチＳｗｐ、Ｓｗｎは、いずれもオフ状態とする。このとき、図３右図に示すように、メインスイッチＳｍがオン状態となる期間Ｔ１の間、バッテリＢの正極側電位線１ｐから、メインスイッチＳｍを経由して、半導体スイッチＳｕｐ、モータコイルＬｕ、モータコイルＬｖ、半導体スイッチＳｖｎ、負極側電位線１ｎへの電流経路（すなわち、図３左図中に矢印で示す経路）が形成される。メインスイッチＳｍは、ドレイン−ソース間が導通して、ドレイン−ソース間電圧Ｖds_smは０Ｖとなっている。また、オフ状態の半導体スイッチＳｖｐの両端間は同電位となっており、ドレイン−ソース間電圧Ｖds_svは０Ｖとなっている。図３右図中のＶg_asは、補助スイッチＳａｓのゲート電圧を示している。
As shown in the left diagram of FIG. 3, when the U-phase motor coil Lu is energized, the control unit 4 outputs a high-level gate voltage command signal, and the main switch Sm and the semiconductor switch Sup of the half-
期間Ｔ１に先立ち、後述するように、前サイクルの期間Ｔ４〜Ｔ８の間において、補助回路３の補助スイッチＳａｓが駆動されて、共振コンデンサＣ１が充電される。これにより、コンデンサ電圧Ｖｃは、入力電圧Ｖｉ（例えば、４８Ｖ）と同等になり、メインスイッチＳｍのソース端子側、すなわち、接続点１１の電圧が上昇する。したがって、期間Ｔ１のゲート電圧の立ち上がりにおいて、メインスイッチＳｍは、ＺＶＳによるターンオン動作が可能になる。また、メインスイッチＳｍのターンオンより前に、補助スイッチＳａｓがターンオフされることで、補助回路３を過剰な電流が流れるのを抑制できる。
Prior to the period T1, as will be described later, during the period T4 to T8 of the previous cycle, the auxiliary switch Sas of the
この状態において、図４左図に示すように、メインスイッチＳｍをオフすると、共振コンデンサＣ１の電荷が、メインスイッチＳｍと出力回路部２との接続点１１へ向けて供給される。これにより、半導体スイッチＳｕｐ、モータコイルＬｕ、モータコイルＬｖ、半導体スイッチＳｖｎを経由して、負極側電位線１ｎへの電流経路（すなわち、図４左図中に矢印で示す経路）が形成される。図４右図に示すように、この期間Ｔ２では、まず、メインスイッチＳｍのゲート電圧Ｖg_smが、ＨレベルからＬレベルに切り替えられることで、メインスイッチＳｍがオフし、次いで、共振コンデンサＣ１の電荷が抜かれることで、コンデンサ電圧Ｖｃが低下し始めると共に、メインスイッチＳｍのドレイン−ソース間電圧Ｖds_smが上昇を始める。
In this state, as shown in the left diagram of FIG. 4, when the main switch Sm is turned off, the charge of the resonance capacitor C1 is supplied toward the
このとき、メインスイッチＳｍのスイッチング速度に対して、共振コンデンサＣ１のコンデンサ電圧Ｖｃの低下速度が遅いために、メインスイッチＳｍのドレイン−ソース間電圧Ｖds_smが上昇する前に、メインスイッチＳｍをターンオフ可能となる。すなわち、期間Ｔ２のゲート電圧g_smの立ち下がりにおいて、メインスイッチＳｍのターンオフ動作は、ＺＶＳとなる。その後、共振コンデンサＣ１の放電によりコンデンサ電圧Ｖｃは０Ｖまで低下し、メインスイッチＳｍのドレイン−ソース間電圧Ｖds_smは電源電圧と同等となる。 At this time, since the decreasing speed of the capacitor voltage Vc of the resonant capacitor C1 is slower than the switching speed of the main switch Sm, the main switch Sm can be turned off before the drain-source voltage Vds_sm of the main switch Sm increases. It becomes. That is, at the fall of the gate voltage g_sm in the period T2, the turn-off operation of the main switch Sm is ZVS. Thereafter, the capacitor voltage Vc decreases to 0 V due to the discharge of the resonant capacitor C1, and the drain-source voltage Vds_sm of the main switch Sm becomes equal to the power supply voltage.
すると、図５右図に示す期間Ｔ３において、交流モータＭ側からバッテリＢ側へ向かってモータコイル電流が還流する還流経路が形成される。還流電流は、図５左図に示すように、ハーフブリッジ回路２ｖの接続点２１ｖから、半導体スイッチＳｖｐのダイオードＤｖｐを経由して半導体スイッチＳｕｐ側へ流れると共に、半導体スイッチＳｖｎから半導体スイッチＳｕｎのダイオードＤｕｎを経由して半導体スイッチＳｕｐ側へ流れる。
Then, in the period T3 shown in the right diagram of FIG. 5, a reflux path is formed in which the motor coil current flows back from the AC motor M side to the battery B side. As shown in the left diagram of FIG. 5, the return current flows from the
さらに、図６に示すように、続く期間Ｔ４において、還流スイッチとなる半導体スイッチＳｕｎ及び半導体スイッチＳｖｐをオンする。これにより、ダイオードＤｕｎ、Ｄｖｐに代わって、より損失の小さい半導体スイッチＳｕｎと半導体スイッチＳｖｐのドレイン−ソース間が導通するため、導通損を低減することができる。また、半導体スイッチＳｕｎ、Ｓｖｐの両端間は同電位となっており、ターンオン動作は、ＺＶＳとなる。その後、図７に示すように、期間Ｔ５において、半導体スイッチＳｕｎ及び半導体スイッチＳｖｐをオフすることで、メインスイッチＳｍがオンできる状況を作る。このとき半導体スイッチＳｕｎ及び半導体スイッチＳｖｐのドレイン−ソース間は同電位となっており、ＺＶＳターンオフとなる。 Further, as shown in FIG. 6, in the subsequent period T4, the semiconductor switch Sun and the semiconductor switch Svp that are the reflux switches are turned on. Thereby, instead of the diodes Dun and Dvp, the semiconductor switch Sun having a smaller loss is conducted between the drain and the source of the semiconductor switch Svp, so that the conduction loss can be reduced. Further, both ends of the semiconductor switches Sun and Svp are at the same potential, and the turn-on operation is ZVS. Thereafter, as shown in FIG. 7, in a period T5, the semiconductor switch Sun and the semiconductor switch Svp are turned off to create a state where the main switch Sm can be turned on. At this time, the drain and source of the semiconductor switch Sun and the semiconductor switch Svp are at the same potential, and ZVS is turned off.
このように、制御部４は、メインスイッチＳｍをオフしてから、通電状態にあるハーフブリッジ回路に２ｕ、２ｖ、２ｗについて、還流スイッチとなる半導体スイッチＳｕｐ、Ｓｖｐ、Ｓｗｐ、Ｓｕｎ、Ｓｖｎ、Ｓｗｎをオンする。次いで、メインスイッチＳｍをオンする前に、還流スイッチとなる半導体スイッチＳｕｐ、Ｓｖｐ、Ｓｗｐ、Ｓｕｎ、Ｓｖｎ、Ｓｗｎをオフする。 As described above, the control unit 4 turns off the main switch Sm and then turns on the semiconductor switches Sup, Svp, Swp, Sun, Svn, Swn that are the recirculation switches for 2u, 2v, 2w in the energized half-bridge circuit. Turn on. Next, before the main switch Sm is turned on, the semiconductor switches Sup, Svp, Swp, Sun, Svn, and Swn serving as reflux switches are turned off.
還流スイッチは、図３のように、半導体スイッチＳｕｐ、Ｓｖｎがオンして通電経路を形成している場合には、半導体スイッチＳｖｐ、Ｓｕｎである。同様に、半導体スイッチＳｕｐ、Ｓｗｎがオンしている場合は、還流スイッチは、半導体スイッチＳｗｐ、Ｓｕｎであり、半導体スイッチＳｖｐ、Ｓｗｎがオンしている場合は、還流スイッチは、半導体スイッチＳｗｐ、Ｓｖｎであり、半導体スイッチＳｖｐ、Ｓｕｎがオンしている場合は、還流スイッチは、半導体スイッチＳｕｐ、Ｓｖｎであり、半導体スイッチＳｗｐ、Ｓｕｎがオンしている場合は、還流スイッチは、半導体スイッチＳｕｐ、Ｓｗｎであり、半導体スイッチＳｗｐ、Ｓｖｎがオンしている場合は、還流スイッチは、半導体スイッチＳｖｐ、Ｓｗｎである。 As shown in FIG. 3, the reflux switch is a semiconductor switch Svp or Sun when the semiconductor switch Sup or Svn is turned on to form an energization path. Similarly, when the semiconductor switches Sup and Swn are turned on, the return switches are the semiconductor switches Swp and Sun, and when the semiconductor switches Svp and Swn are turned on, the return switches are the semiconductor switches Swp and Svn. When the semiconductor switches Svp and Sun are turned on, the return switches are the semiconductor switches Sup and Svn. When the semiconductor switches Swp and Sun are turned on, the return switches are the semiconductor switches Sup and Swn. When the semiconductor switches Swp and Svn are on, the reflux switch is the semiconductor switch Svp and Swn.
還流スイッチをオンするタイミングは、メインスイッチＳｍの出力側電圧である、コンデンサ電圧Ｖｃが０Ｖまで低下し、還流経路が形成される時点以降であればよい。好ましくは、回路における遅れを考慮して、コンデンサ電圧Ｖｃが０Ｖに達する前に、還流スイッチをオンするとよい。この場合の、期間Ｔ３〜期間Ｔ５における制御部４の制御フローの一例を、図１１を用いて説明する。まず、ステップＳ１において、メインスイッチＳｍをターンオフした後、ステップＳ２において、コンデンサ電圧Ｖｃを検出し、所定の還流開始電圧Ｖth1以下となったかどうかを判定する。 The timing for turning on the reflux switch may be after the point when the capacitor voltage Vc, which is the output side voltage of the main switch Sm, is reduced to 0 V and the reflux path is formed. Preferably, considering the delay in the circuit, the return switch is turned on before the capacitor voltage Vc reaches 0V. An example of the control flow of the control unit 4 in the period T3 to the period T5 in this case will be described with reference to FIG. First, in step S1, after the main switch Sm is turned off, in step S2, the capacitor voltage Vc is detected, and it is determined whether or not it is equal to or lower than a predetermined reflux start voltage Vth1.
閾値電圧である還流開始電圧Ｖth1は、下記式１を満足するように設定される。
式１：Ｖth1≦（ＩＬ・ｔdelay）／Ｃａｓ
ただし、式１中、ＩＬは、負荷電流（例えば、Ｕ相の通電時であれば、相電流Ｉｕ）であり、Ｃａｓは、共振コンデンサＣ１の容量であり、ｔdelayは、回路部品による遅延時間である。
The reflux start voltage Vth1 that is a threshold voltage is set so as to satisfy the following
Equation 1: Vth1 ≦ (I L · tdelay) / Cas
However, in
制御部４は、例えば、図示しないコンパレータを含むコンデンサ電圧検出回路に、メインスイッチＳｍと出力回路部２との接続点１１の電圧（すなわち、コンデンサ電圧Ｖｃ）を取り込み、還流開始電圧Ｖth1との比較結果を基に、ステップＳ２の判定を行う。ステップＳ２が否定判定された場合は、肯定判定されるまで、ステップ２を繰り返す。ステップＳ２が肯定判定された場合は、ステップＳ３へ進み、還流スイッチをオンする。
For example, the control unit 4 takes the voltage at the
このとき、コンデンサ電圧Ｖｃの検出から、還流スイッチがオン状態となるまでに、コンパレータ、フィルタ回路、スイッチ駆動回路やスイッチのオンオフに伴う遅延が発生する。そのため、回路部品による遅延時間ｔdelayを考慮した０Ｖ近傍の電圧（すなわち、式１の右辺）に、コンデンサ電圧Ｖｃが低下した時点において、還流スイッチをオンすればよいことがわかる。そして、還流開始電圧Ｖth1を適切に設定することで、還流スイッチとなる半導体スイッチＳｕｐ、Ｓｖｐ、Ｓｗｐ、Ｓｕｎ、Ｓｖｎ、ＳｗｎのダイオードＤｕｐ、Ｄｖｐ、Ｄｗｐ、Ｄｕｎ、Ｄｖｎ、Ｄｗｎのみが導通しているダイオード導通期間を短縮し、導通損失をさらに低減可能となる。 At this time, there is a delay associated with ON / OFF of the comparator, the filter circuit, the switch drive circuit, and the switch from the detection of the capacitor voltage Vc until the return switch is turned on. Therefore, it can be seen that the reflux switch may be turned on when the capacitor voltage Vc drops to a voltage in the vicinity of 0 V in consideration of the delay time tdelay due to the circuit components (that is, the right side of Equation 1). Then, by appropriately setting the recirculation start voltage Vth1, only the diodes Dup, Dvp, Dwp, Dun, Dvn, and Dwn of the semiconductor switches Sup, Svp, Swp, Sun, Svn, and Swn serving as the recirculation switches are conducting. It is possible to shorten the diode conduction period and further reduce conduction loss.
ステップＳ２が否定判定された場合は、肯定判定されるまで、ステップ２を繰り返す。ステップＳ２が肯定判定された場合は、ステップＳ３へ進み、還流スイッチをオンする。次いで、ステップＳ４において、所定のタイミングで還流スイッチをオフした後、ステップＳ４において、メインスイッチＳｍをオンする。還流スイッチをオンするタイミングは、通電経路を形成する下アームスイッチとなる半導体スイッチＳｕｎ、Ｓｖｎ、Ｓｗｎを、オフするタイミングと同様に設定することができる。
If step S2 is negatively determined,
図８〜図１０に示す期間Ｔ６〜期間Ｔ８では、補助回路３を作動させて、共振コンデンサＣ１に充電する。まず、図８左図において、補助スイッチＳａｓをオンすると、共振リアクトルＬ１を経由して、半導体スイッチＳｕｐ、モータコイルＬｕ、モータコイルＬｖ、半導体スイッチＳｖｎ、負極側電位線１ｎへの電流経路が形成される。図８右図に示すように、期間Ｔ６以前に補助回路３は通電されておらず、また共振リアクトルＬ１により電流の立ち上がりが抑制されるため、補助スイッチＳａｓのターンオン動作は、ゼロ電流スイッチング（すなわち、ＺＣＳ）となる。補助スイッチＳａｓのターンオンに伴い、補助スイッチＳａｓ及び共振リアクトルＬ１を経て補助回路３を流れるリアクトル電流Ｉａｓが立ち上がり、時間と共に上昇する。
In the period T6 to the period T8 shown in FIGS. 8 to 10, the
図９左図に示すように、期間Ｔ７においてリアクトル電流Ｉａｓが、相電流Ｉｕ以上になると、共振コンデンサＣ１へ向けて充電電流が流れ、コンデンサ電圧Ｖｃが上昇し始める。同時に、図９右図に示すように、メインスイッチＳｍのドレイン−ソース間電圧Ｖds_smが低下を始める。その後、図１０左図に示すように、補助スイッチＳａｓをオフすると、共振リアクトルＬ１と共振コンデンサＣ１が共振し、共振リアクトルＬ１に蓄えられていたエネルギが共振コンデンサＣ１に移動する。図１０右図に示す期間Ｔ８において、共振コンデンサＣ１のコンデンサ電圧Ｖｃは上昇を続ける。リアクトル電流Ｉａｓは、補助スイッチＳａｓのターンオフに伴い、徐々に下降する。 As shown in the left diagram of FIG. 9, when the reactor current Ias becomes equal to or higher than the phase current Iu in the period T7, a charging current flows toward the resonant capacitor C1, and the capacitor voltage Vc starts to rise. At the same time, as shown in the right diagram of FIG. 9, the drain-source voltage Vds_sm of the main switch Sm starts to decrease. Thereafter, as shown in the left diagram of FIG. 10, when the auxiliary switch Sas is turned off, the resonance reactor L1 and the resonance capacitor C1 resonate, and the energy stored in the resonance reactor L1 moves to the resonance capacitor C1. In the period T8 shown in the right diagram of FIG. 10, the capacitor voltage Vc of the resonant capacitor C1 continues to rise. The reactor current Ias gradually decreases as the auxiliary switch Sas is turned off.
このようにして、期間Ｔ６〜期間Ｔ８の間に、コンデンサ電圧Ｖｃを入力電圧Ｖｉまで上昇させることができる。同時に、メインスイッチＳｍのソース端子側の電位が上昇することで、ドレイン−ソース間電圧Ｖds_smが０Ｖまで低下する。したがって、メインスイッチＳｍのＺＶＳが可能になる。 In this way, the capacitor voltage Vc can be raised to the input voltage Vi during the period T6 to the period T8. At the same time, the drain-source voltage Vds_sm decreases to 0 V due to the increase of the potential on the source terminal side of the main switch Sm. Therefore, ZVS of the main switch Sm becomes possible.
この時点で、１つのスイッチング周期が終了し、次のスイッチング周期が開始される。そして、期間Ｔ８から期間１（例えば、図３参照）への切り替わり時に、メインスイッチＳｍがＺＶＳにより再びオンされる。このようにして、メインスイッチＳｍのターンオフ及びターンオンにおけるＺＶＳ動作が可能になり、スイッチング損失の低減と出力回路部２における導通損失の低減とにより、全体の損失を低減できる。
At this point, one switching cycle ends and the next switching cycle begins. Then, when switching from the period T8 to the period 1 (for example, see FIG. 3), the main switch Sm is turned on again by the ZVS. In this way, the ZVS operation at the turn-off and turn-on of the main switch Sm becomes possible, and the overall loss can be reduced by reducing the switching loss and reducing the conduction loss in the
（実施形態２）
電力変換装置に係る実施形態２について、図１５を参照して説明する。
図１４に示すように、本形態の電力変換装置１の基本構成は、上記実施形態１と同様であり、バッテリＢの正極側電位線１ｐに接続されたメインスイッチＳｍと、交流モータＭに接続された出力回路部２と、補助スイッチＳａｓと共振リアクトルＬ１を有する補助回路３とを備えている。電力変換装置１の各部動作は、図示しない制御部４からの制御信号によって制御される。
なお、実施形態２以降において用いた符号のうち、既出の実施形態において用いた符号と同一のものは、特に示さない限り、既出の実施形態におけるものと同様の構成要素等を表す。
(Embodiment 2)
As shown in FIG. 14, the basic configuration of the
Of the reference numerals used in the second and subsequent embodiments, the same reference numerals as those used in the above-described embodiments represent the same components as those in the above-described embodiments unless otherwise indicated.
上記実施形態１では、出力回路部２のハーフブリッジ回路２ｕ、２ｖ、２ｗと並列な共振コンデンサＣ１を配置したが、本形態では、メインスイッチＳｍと並列に、共振コンデンサＣ２を配置している。具体的には、メインスイッチＳｍが接続される正極側電位線１ｐにおいて、メインスイッチＳｍのドレイン端子側に、共振コンデンサＣ２の一端が接続され、メインスイッチＳｍのソース端子側に、共振コンデンサＣ２の他端がそれぞれ接続されている。
In the first embodiment, the resonance capacitor C1 is arranged in parallel with the
本形態の構成においても、メインスイッチＳｍのスイッチングにより、ハーフブリッジ回路２ｕ、２ｖ、２ｗの駆動が制御されて、出力回路部２から所望の交流出力を交流モータＭに出力できる。その際に、メインスイッチＳｍのオンオフ動作に先立ち、補助回路２を駆動して、共振コンデンサＣ２を充電し、コンデンサ電圧Ｖｃを電源電圧Ｖｉまで上昇させることができる。これにより、メインスイッチＳｍのスイッチング動作をＺＶＳにて行うことができ、スイッチング損失を低減できる。また、実施形態１と同様に、制御部４にて、還流期間における還流スイッチの制御を行うことにより、導通損失を低減できる。
Also in the configuration of the present embodiment, the driving of the
また、共振コンデンサＣ２をメインスイッチＳｍの直近に配置できるため、低インダクタンスでの実装が可能になる。この場合、メインスイッチＳｍのターンオフ時にドレイン−ソース間の電圧上昇を理想に近い緩やかな波形にできるため、ターンオフ損失を低減する効果が高い。 Further, since the resonant capacitor C2 can be disposed in the immediate vicinity of the main switch Sm, mounting with low inductance is possible. In this case, when the main switch Sm is turned off, the voltage rise between the drain and the source can be made a gentle waveform close to the ideal, and the effect of reducing the turn-off loss is high.
本発明は上記各実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の実施形態に適用することが可能である。例えば、複数のメインスイッチＳｍを設けて、そのそれぞれに対して、複数のハーフブリッジ回路を有する出力回路部２を配置してもよい。あるいは、１つのメインスイッチＳｍに対して、それぞれ複数のハーフブリッジ回路を有する出力回路部２を、複数並列配置することもできる。
The present invention is not limited to the above embodiments, and can be applied to various embodiments without departing from the scope of the invention. For example, a plurality of main switches Sm may be provided, and the
上記実施形態では、電力変換装置１を交流モータＭに接続して、交流出力を供給するためのインバータとして構成したが、負荷は交流モータＭに限らず、車載機器その他任意の機器に適用可能である。また、インバータ動作は、矩形波パルス信号による通電制御に限らず、正弦波信号による通電制御でもよい。
In the above embodiment, the
Ｂ バッテリ（入力電源）
Ｓｍ メインスイッチ
Ｓａｓ 補助スイッチ
Ｓｕｐ、Ｓｖｐ、Ｓｗｐ、Ｓｕｎ、Ｓｖｎ、Ｓｗｎ 半導体スイッチ
Ｍ 交流モータ（負荷）
１ 電力変換装置
２ 出力回路部
２ｕ、２ｖ、２ｗ ハーフブリッジ回路
３ 補助回路
４ 制御部
B battery (input power supply)
Sm Main switch Sas Auxiliary switch Sup, Svp, Swp, Sun, Svn, Swn Semiconductor switch M AC motor (load)
DESCRIPTION OF
Claims (4)
上記メインスイッチと上記入力電源の負極側電位線（１ｎ）との間に並列接続された複数のハーフブリッジ回路（２ｕ、２ｖ、２ｗ）を有し、変換された電力を負荷（Ｍ）に出力する出力回路部（２）と、
上記正極側電位線に、上記メインスイッチと並列に、補助スイッチ（Ｓａｓ）及び共振リアクトル（Ｌ１）が接続されると共に、上記補助スイッチ及び上記共振リアクトルの接続点（３１）と上記負極側電位線との間に補助ダイオード（Ｄａｓ）が接続された補助回路（３）と、を備える電力変換装置（１）であって、
上記ハーフブリッジ回路は、上記メインスイッチ側の半導体スイッチ（Ｓｕｐ、Ｓｖｐ、Ｓｗｐ）と、上記負極側電位線側の半導体スイッチ（Ｓｕｎ、Ｓｖｎ、Ｓｗｎ）又はダイオードとが直列接続された構成であり、
上記メインスイッチのスイッチングに伴って上記ハーフブリッジ回路から上記負荷への通電を制御する制御部（４）を備えており、
上記制御部は、上記メインスイッチをオンオフすることにより、上記メインスイッチ側の半導体スイッチがオン状態にある上記ハーフブリッジ回路を経由する電流経路を形成すると共に、上記メインスイッチがオフ状態にある還流期間に、還流経路における全ての上記半導体スイッチをオン状態とする、電力変換装置。 A main switch (Sm) connected to the positive potential line (1p) of the input power supply (B);
It has a plurality of half bridge circuits (2u, 2v, 2w) connected in parallel between the main switch and the negative potential line (1n) of the input power supply, and outputs the converted power to the load (M) An output circuit section (2) to perform,
An auxiliary switch (Sas) and a resonant reactor (L1) are connected to the positive potential line in parallel with the main switch, and a connection point (31) between the auxiliary switch and the resonant reactor and the negative potential line. An auxiliary circuit (3) connected with an auxiliary diode (Das) between the power converter (1),
The half-bridge circuit has a configuration in which a semiconductor switch (Sup, Svp, Swp) on the main switch side and a semiconductor switch (Sun, Svn, Swn) or a diode on the negative potential line side are connected in series.
A control unit (4) for controlling energization from the half-bridge circuit to the load in accordance with the switching of the main switch;
The control unit turns on and off the main switch to form a current path through the half-bridge circuit in which the semiconductor switch on the main switch side is in an on state, and a reflux period in which the main switch is in an off state And a power converter that turns on all the semiconductor switches in the return path.
上記閾値電圧は、下記式１を満足するように設定される、請求項３に記載の電力変換装置。
式１：Ｖth1≦（ＩＬ・ｔdelay）／Ｃａｓ
ただし、式１中、ＩＬは、負荷電流であり、Ｃａｓは、上記共振コンデンサの容量であり、ｔdelayは、回路部品による遅延時間である。 Between the main switch and the output circuit unit, a resonance capacitor (C1) is connected in parallel with the plurality of half-bridge circuits,
The power conversion device according to claim 3, wherein the threshold voltage is set to satisfy the following formula 1.
Equation 1: Vth1 ≦ (I L · tdelay) / Cas
However, in Formula 1, I L is the load current, Cas is the capacitance of the resonance capacitor, tdelay is the delay time by the circuit components.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017012436A JP2018121475A (en) | 2017-01-26 | 2017-01-26 | Power conversion device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017012436A JP2018121475A (en) | 2017-01-26 | 2017-01-26 | Power conversion device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2018121475A true JP2018121475A (en) | 2018-08-02 |
Family
ID=63044097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017012436A Pending JP2018121475A (en) | 2017-01-26 | 2017-01-26 | Power conversion device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2018121475A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022173459A (en) * | 2019-01-22 | 2022-11-18 | 株式会社Ｇｓユアサ インフラシステムズ | Inverter device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0870583A (en) * | 1994-08-29 | 1996-03-12 | Mitsubishi Electric Corp | Power converter |
| JPH09149636A (en) * | 1995-11-20 | 1997-06-06 | Hitachi Ltd | Switching power device |
| JP2011142794A (en) * | 2009-12-08 | 2011-07-21 | Denso Corp | Power conversion system |
-
2017
- 2017-01-26 JP JP2017012436A patent/JP2018121475A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0870583A (en) * | 1994-08-29 | 1996-03-12 | Mitsubishi Electric Corp | Power converter |
| JPH09149636A (en) * | 1995-11-20 | 1997-06-06 | Hitachi Ltd | Switching power device |
| JP2011142794A (en) * | 2009-12-08 | 2011-07-21 | Denso Corp | Power conversion system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022173459A (en) * | 2019-01-22 | 2022-11-18 | 株式会社Ｇｓユアサ インフラシステムズ | Inverter device |
| JP7396424B2 (en) | 2019-01-22 | 2023-12-12 | 株式会社Ｇｓユアサ | inverter device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5395280B2 (en) | 3-level pulse width modulation inverter with snubber circuit | |
| JP5260957B2 (en) | Power converter | |
| JP6702209B2 (en) | Power converter | |
| US10511218B2 (en) | Gate drive circuit, that supplies power to a gate of a semiconductor switching element, and carries out a driving on and off of the gate | |
| US9356516B2 (en) | Driving apparatus and electric power converter | |
| US7486055B2 (en) | DC-DC converter having a diode module with a first series circuit and a second series with a flywheel diode | |
| JP6206502B2 (en) | Power conversion device and power conversion method | |
| EP3484038B1 (en) | Method and system for operating a phase-leg of a three-level active neutral point clamped converter | |
| US10020731B2 (en) | Power switch circuit | |
| JP4075884B2 (en) | Power control circuit for charge storage element | |
| KR20100130161A (en) | System and method for oring phases to overcome duty cycle limitations in a multiphase boost converter | |
| US20170110965A1 (en) | Power conversion apparatus | |
| JP2016123199A (en) | Driving device and power conversion device | |
| JP2009011013A (en) | Power conversion equipment | |
| KR100936427B1 (en) | Power converter | |
| JP7142609B2 (en) | power converter | |
| CN115694190A (en) | Power conversion circuit | |
| JP2022553339A (en) | Inverter circuit and method, e.g. for use in power factor correction | |
| Nguyen et al. | Compact, isolated and simple to implement gate driver using high frequency transformer | |
| US20080037299A1 (en) | Method for driving dc-ac converter | |
| JP2018121475A (en) | Power conversion device | |
| JP6705234B2 (en) | Inverter control method | |
| JP2018121472A (en) | Power conversion device | |
| JP6338145B2 (en) | Semiconductor device and power conversion device using the same | |
| JP5734120B2 (en) | Power converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190320 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200225 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200901 |