JP2018121377A - スイッチング電源装置 - Google Patents

Abstract

【課題】制御回路を起動するための半導体素子を低耐圧化するとともに、損失を低減できるスイッチング電源装置を提供する。
【解決手段】スイッチング電源装置１００は、スイッチング素子３３と、Ｖｃｃ端子の電圧が第１閾値電圧を超えるときにスイッチング素子３３を制御する制御ＩＣ３と、入力電圧Ｖｉｎを分圧して、第１閾値電圧を超える電圧を接続ノードＴ１から出力する分圧回路５と、ドレインが接続ノードＴ１に接続され、ソースがＶｃｃ端子に電気的に接続されるＭＯＳＦＥＴ３１と、入力電圧Ｖｉｎを受けて、ゲート閾値電圧を超える電圧をＭＯＳＦＥＴ３１のゲートに印加する定電圧出力回路６０と、制御ＩＣ３の起動後に、Ｖｃｃ端子の電圧を第１閾値電圧を超える電圧に保持する保持回路７と、制御ＩＣ３の起動後に、ＭＯＳＦＥＴ３１のゲート電圧を０Ｖに切り替えるＭＯＳＦＥＴ３２とを備える。
【選択図】図１

Description

本発明は、高電圧を受けて負荷に安定化電圧を供給するスイッチング電源装置に関するものである。

従来のスイッチング電源装置では、入力電圧を抵抗で分圧することにより得られた電圧によって、スイッチング素子を制御するための制御ＩＣ（Integrated Circuit）を起動させる。しかしながら、入力電圧が高い場合、抵抗での損失が大きくなる。

そこで、特開２００２−３４５２３５号公報（特許文献１）には、スイッチング素子を制御する制御ＩＣと、一方の端部が入力電源の高電圧側端子に接続され、他方の端部が制御ＩＣに接続された半導体素子を用いた起動回路と、制御ＩＣが起動してから一定時間後に半導体素子の制御端部の電圧を低下させる切換回路とを備えたスイッチング電源装置が開示されている。特開２００２−３４５２３５号公報に開示のスイッチング電源装置によれば、半導体素子がオンである時間が短くなるため、半導体素子における損失を低減することができる。

特開２００２−３４５２３５号公報

しかしながら、特開２００２−３４５２３５号公報に開示のスイッチング電源装置では、半導体素子には入力電圧が印加されるため、入力電圧が高い場合に高耐圧の半導体素子を用いる必要があり、半導体素子が大型化する。また、半導体素子に高い入力電圧が印加されるため、半導体素子がオンであるときの損失が大きくなる。

本発明は、上記課題を解決するためになされたものであって、制御回路を起動するための半導体素子を低耐圧化できるとともに、損失を低減できるスイッチング電源装置を提供することを目的とする。

本発明のスイッチング電源装置は、入力電圧を受ける１次正極端子および１次負極端子と、１次巻線と２次巻線と補助巻線とを有するトランスと、１次巻線への入力電圧の印加をオンまたはオフに切り替えるスイッチング素子と、電源端子と１次負極端子に接続されたグランド端子とを有し、電源端子とグランド端子との間の電圧が第１閾値電圧を超えるときに、スイッチング素子の制御を行なう制御回路とを備える。スイッチング電源装置は、２次巻線に誘起された電力を出力する。

スイッチング電源装置は、入力電圧を分圧することにより得られた、第１閾値電圧を超える電圧を出力する分圧出力端子を有する第１回路と、１次正極端子および１次負極端子に入力電圧が印加されることにより制御回路を起動させる第２回路と、補助巻線に誘起された電力に基づいて、電源端子とグランド端子との間の電圧を第１閾値電圧を超える電圧に保持する第３回路とをさらに備える。

第２回路は、ゲート端子とソース端子との間の電圧が第２閾値電圧を超えるときに、ドレイン端子とソース端子が導通し、ドレイン端子が分圧出力端子に電気的に接続され、ソース端子が電源端子に電気的に接続された第１の半導体素子と、１次正極端子および１次負極端子に入力電圧が印加されたときに、第２閾値電圧を超える電圧を第１の半導体素子のゲート端子とソース端子との間に印加する第４回路とを含む。

スイッチング電源装置は、制御回路が起動した後に、第１の半導体素子のゲート端子とソース端子との間の電圧を第２閾値電圧未満に低下させる第５回路をさらに備える。

本発明によれば、制御回路を起動するための半導体素子を低耐圧化できるとともに、損失を低減できる。

実施の形態１のスイッチング電源装置の構成を示す回路図である。 図１に示すスイッチング電源装置が備える分圧回路のコンデンサの電圧変化を示すグラフである。 実施の形態２のスイッチング電源装置の構成を示す回路図である。 実施の形態３のスイッチング電源装置の構成を示す回路図である。 実施の形態４のスイッチング電源装置の構成を示す回路図である。 実施の形態５のスイッチング電源装置の構成を示す回路図である。

以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一又は相当部分には同一符号を付してその説明は繰返さない。以下で説明する各実施の形態または変形例は、適宜選択的に組み合わされてもよい。

実施の形態１．
（装置の構成）
図１を参照して、実施の形態１のスイッチング電源装置１００の構成について説明する。図１は、実施の形態１のスイッチング電源装置１００の構成を示す回路図である。

スイッチング電源装置１００は、１次正極端子Ｐ１および１次負極端子Ｎ１と、トランス２と、スイッチング素子３３と、制御ＩＣ３と、整流平滑回路４と、２次正極端子Ｐ２および２次負極端子Ｎ２と、分圧回路（第１回路）５と、起動回路（第２回路）６と、保持回路（第３回路）７と、ＮチャネルＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）３２と、コンデンサ２２とを備える。

１次正極端子Ｐ１および１次負極端子Ｎ１は、直流電源１の直流入力電圧（以下、単に入力電圧という）Ｖｉｎを受ける。

トランス２は、１次巻線Ｌ１と、２次巻線Ｌ２と、１次側の補助巻線Ｌ３とを含むフライバックである。１次巻線Ｌ１、２次巻線Ｌ２および補助巻線Ｌ３の巻き数は、所望の変換率に応じて適宜設定される。

スイッチング素子３３は、ＮチャネルＭＯＳＦＥＴであり、トランス２の１次巻線Ｌ１の一方端に接続されたドレイン端子と、１次負極端子Ｎ１に接続されたソース端子とを有する。トランス２の１次巻線Ｌ１の他方端は１次正極端子Ｐ１に接続される。これにより、スイッチング素子３３は、トランス２の１次巻線Ｌ１への入力電圧Ｖｉｎの印加をオンまたはオフに切り替えることができる。

制御ＩＣ３は、電源（Ｖｃｃ）端子と、グランド（ＧＮＤ）端子と、出力（ＯＵＴ）端子とを有する。制御ＩＣ３のＧＮＤ端子は、１次負極端子Ｎ１に接続され、制御ＩＣ３のＯＵＴ端子は、スイッチング素子３３のゲート端子に接続される。制御ＩＣ３は、Ｖｃｃ端子とＧＮＤ端子との間に第１閾値電圧を超える電圧が印加されたときに、ＯＵＴ端子からスイッチング素子３３を制御する制御信号を出力する。制御ＩＣ３が出力する制御信号は、たとえばＰＷＭ（Pulse Width Modulation（パルス幅変調））信号である。

コンデンサ２２は、制御ＩＣ３のＶｃｃ端子とＧＤＮ端子との間に接続される。コンデンサ２２は、Ｖｃｃ端子とＧＤＮ端子との間に印加される電圧の変動を抑制する機能を有する。

整流平滑回路４は、トランス２の２次巻線Ｌ２に誘起された交流電圧を整流平滑して、２次正極端子Ｐ２および２次負極端子Ｎ２から直流電圧Ｖｏｕｔを出力する。

整流平滑回路４は、ダイオード４５とコンデンサ２４とから構成される。ダイオード４５のアノード端子は、トランス２の２次巻線Ｌ２の一方端に接続される。ダイオード４５のカソード端子は２次正極端子Ｐ２に接続される。コンデンサ２４は、トランス２の２次巻線Ｌ２の他方端とダイオード４５のカソード端子との間に接続される、トランス２の２次巻線Ｌ２の他方端は２次負極端子Ｎ２にも接続される。

分圧回路５は、１次正極端子Ｐ１と１次負極端子Ｎ１との間に印加された入力電圧Ｖｉｎを分圧して、第１閾値電圧を超える分圧電圧を出力する。

分圧回路５は、抵抗１１ａ，１１ｂと、コンデンサ２１ａ，２１ｂとから構成される。コンデンサ２１ａおよびコンデンサ２１ｂは、１次負極端子Ｎ１と１次正極端子Ｐ１との間に直列に接続される。コンデンサ２１ａの一方端が１次負極端子Ｎ１に接続され、コンデンサ２１ａの他方端がコンデンサ２１ｂの一方端に接続される。コンデンサ２１ｂの他方端は１次正極端子Ｐ１に接続される。コンデンサ２１ａとコンデンサ２１ｂとの容量値は等しい。

抵抗１１ａは、コンデンサ２１ａに並列接続される。抵抗１１ｂは、コンデンサ２１ｂに並列接続される。抵抗１１ａと抵抗１１ｂとは、十分に大きな抵抗値を有し、電流供給能力をほとんど有しない。抵抗１１ａと抵抗１１ｂとの抵抗値は等しい。

分圧回路５は、コンデンサ２１ａとコンデンサ２１ｂとの接続ノード（分圧出力端子）Ｔ１から、第１閾値電圧を超える分圧電圧を出力する。ここでは、コンデンサ２１ａとコンデンサ２１ｂとの容量値が等しく、かつ、抵抗１１ａと抵抗１１ｂとの抵抗値が等しい。そのため、接続ノードＴ１から分圧回路５の外部に電流が供給されない限り、コンデンサ２１ａの両端間の電圧とコンデンサ２１ｂの両端間の電圧とはそれぞれＶｉｎ／２となる。

起動回路６は、１次正極端子Ｐ１と１次負極端子Ｎ１との間に入力電圧Ｖｉｎが印加されることにより制御ＩＣ３を起動させる。

起動回路６は、定電圧出力回路（第４回路）６０と、ＮチャネルＭＯＳＦＥＴ（第１の半導体素子）３１と、抵抗１３と、ダイオード４２とを含む。定電圧出力回路６０は、抵抗１２とツェナーダイオード４１との直列回路により構成される。

ＮチャネルＭＯＳＦＥＴ３１は、接続ノードＴ１に接続されたドレイン端子と、抵抗１３の一方端に接続されたソース端子とを有する。抵抗１３の他方端は、ダイオード４２のアノード端子に接続される。ダイオード４２のカソード端子は、制御ＩＣ３のＶＣＣ端子に接続される。このように、ＮチャネルＭＯＳＦＥＴ３１のソース端子は、抵抗１３およびダイオード４２を介して、制御ＩＣ３のＶＣＣ端子に電気的に接続される。

抵抗１２の一方端は１次正極端子Ｐ１に接続される。抵抗１２の他方端はツェナーダイオード４１のカソード端子に接続される。ツェナーダイオード４１のカソード端子は、ＮチャネルＭＯＳＦＥＴ３１のゲート端子にも接続される。ツェナーダイオード４１のアノード端子は１次負極端子Ｎ１に接続される。

定電圧出力回路６０の両端間に入力電圧Ｖｉｎが印加されたとき、ツェナーダイオード４１が導通し、ツェナーダイオード４１のカソード端子とアノード端子との間にツェナー電圧が発生する。ツェナーダイオード４１のツェナー電圧は、制御ＩＣ３の第１閾値電圧とＮチャネルＭＯＳＦＥＴ３１のゲート閾値電圧（第２閾値電圧）との和よりも高い電圧に設定される。

保持回路７は、トランス２の補助巻線Ｌ３に誘起された電力に基づいて、制御ＩＣ３のＶｃｃ端子とＧＮＤ端子との間の電圧を第１閾値電圧を超える電圧に保持する。

保持回路７は、補助巻線Ｌ３に接続された整流平滑回路７０とダイオード４３とを含む。整流平滑回路７０は、アノード端子が補助巻線Ｌ３の一方端に接続されたダイオード４４と、ダイオード４４のカソード端子と補助巻線Ｌ３の他方端との間に接続されたコンデンサ２３とから構成される。ダイオード４３のアノード端子は、ダイオード４４のカソード端子に接続され、ダイオード４３のカソード端子は、制御ＩＣ３のＶｃｃ端子に接続される。

補助巻線Ｌ３に誘起された交流電圧は、ダイオード４４により整流されて直流電圧に変換され、コンデンサ２３により平滑化される。コンデンサ２３により平滑化された直流電圧は、ダイオード４３を介して制御ＩＣ３のＶｃｃ端子とＧＮＤ端子との間に印加される。ここで、補助巻線Ｌ３の巻き数は、コンデンサ２３により平滑化された直流電圧が制御ＩＣ３の第１閾値電圧を超えるように予め設定される。これにより、制御ＩＣ３のＶｃｃ端子とＧＮＤ端子との間の電圧が第１閾値電圧を超える電圧に保持される。

ＮチャネルＭＯＳＦＥＴ３２は、制御ＩＣ３が起動した後に、ＮチャネルＭＯＳＦＥＴ３１のゲート端子とソース端子との間の電圧をゲート閾値電圧未満に切り替える切替回路（第５回路）として機能する。

ＮチャネルＭＯＳＦＥＴ３２のドレイン端子は、ＮチャネルＭＯＳＦＥＴ３１のゲート端子に接続される。ＮチャネルＭＯＳＦＥＴ３２のソース端子は、１次負極端子Ｎ１に接続される。ＮチャネルＭＯＳＦＥＴ３２のゲート端子は、保持回路７を構成するコンデンサ２３の正極端子（つまり、ダイオード４４のカソード端子）に接続される。

ＮチャネルＭＯＳＦＥＴ３２のゲート閾値電圧（第３閾値電圧）は、補助巻線Ｌ３に誘起された交流電圧を整流平滑することにより得られた直流電圧、つまりコンデンサ２３の両端間の電圧よりも小さい値に設定される。

（スイッチング電源装置の動作）
図１および図２を参照して、スイッチング電源装置１００の動作について説明する。図２は、１次正極端子Ｐ１と１次負極端子Ｎ１との間に入力電圧Ｖｉｎを印加したときのコンデンサ２１ａ，２１ｂの各々における両端間の電圧変化を示すグラフである。図２（ａ）にはコンデンサ２１ａの両端間の電圧変化が示され、図２（ｂ）にはコンデンサ２１ｂの両端間の電圧変化が示される。

１次正極端子Ｐ１と１次負極端子Ｎ１との間に入力電圧Ｖｉｎが印加されると、スイッチング素子３３、コンデンサ２１ａ、コンデンサ２１ｂに電圧が印加される。ただし、制御ＩＣ３がまだ起動していないため、スイッチング素子３３のゲート端子には制御信号が入力されない。そのため、スイッチング素子３３のドレイン端子とソース端子とが導通せず、トランス２の１次巻線Ｌ１に電流が流れない。

図２において原点０は、１次正極端子Ｐ１と１次負極端子Ｎ１との間への入力電圧Ｖｉｎの印加を開始した時点を示す。入力電圧Ｖｉｎによってコンデンサ２１ａとコンデンサ２１ｂとが充電され、コンデンサ２１ａとコンデンサ２１ｂとの電圧は、入力電圧Ｖｉｎを分圧した値まで上昇する。入力電圧Ｖｉｎは、コンデンサ２１ａとコンデンサ２１ｂとの容量値の逆数の比で分圧される。ここでは、コンデンサ２１ａとコンデンサ２１ｂとの容量値が等しいため、コンデンサ２１ａとコンデンサ２１ｂとの各々の両端間の電圧はＶｉｎ／２まで上昇する。コンデンサ２１ａとコンデンサ２１ｂとの接続ノードＴ１の電圧（つまり、コンデンサ２１ａの両端間の電圧であるＶｉｎ／２）は、ＮチャネルＭＯＳＦＥＴ３１のドレイン端子に印加される。

抵抗１２とツェナーダイオード４１とが直列接続されてなる定電圧出力回路６０の両端にも入力電圧Ｖｉｎが印加される。これによってツェナーダイオード４１が導通して、ツェナーダイオード４１のカソード端子に接続されたＮチャネルＭＯＳＦＥＴ３１のゲート端子にツェナー電圧が印加される。上述したように、ツェナーダイオード４１のツェナー電圧は、制御ＩＣ３の第１閾値電圧とＮチャネルＭＯＳＦＥＴ３１のゲート閾値電圧との和よりも高い電圧に設定されている。したがって、ＮチャネルＭＯＳＦＥＴ３１がオン状態となり、ＮチャネルＭＯＳＦＥＴ３１に流れる電流によって、抵抗１３およびダイオード４２を介してコンデンサ２２が充電される。ＮチャネルＭＯＳＦＥＴ３１に流れる電流のピーク値は、抵抗１３の抵抗値とツェナーダイオード４１のツェナー電圧とによって決定される。

ＮチャネルＭＯＳＦＥＴ３１に流れる電流は、コンデンサ２１ａから供給される。なぜなら、抵抗１１ａ，１１ｂは、コンデンサ２１ａ，２１ｂの電圧バランスを保つために用いられ、十分大きな抵抗値を有しており、電流供給能力をほとんど有さないためである。コンデンサ２１ａからＮチャネルＭＯＳＦＥＴ３１へ電流が流れると、図２に示されるように、コンデンサ２１ａの電圧がＶｉｎ／２から下がり、反対にコンデンサ２１ｂの電圧がＶｉｎ／２から上がる。これにより、コンデンサ２１ａ，２１ｂの電圧はアンバランス状態となる。

ＮチャネルＭＯＳＦＥＴ３１に流れた電流はコンデンサ２２に蓄積される。コンデンサ２２の両端間の電圧、すなわち制御ＩＣ３のＶｃｃ端子とＧＮＤ端子との間の電圧が第１閾値電圧を超えると、制御ＩＣ３の動作が開始する。具体的には、制御ＩＣ３は、スイッチング素子３３を駆動する制御信号をＯＵＴ端子から出力する。

スイッチング素子３３が作動し始めると、トランス２が作動する。トランス２の２次巻線Ｌ２に誘起された電力によって、整流平滑回路４のコンデンサ２４に電荷が蓄積され、２次正極端子Ｐ２と２次負極端子Ｎ２との間の電圧は、０からＶｏｕｔまで上昇する。これにより、スイッチング電源装置１００は、２次正極端子Ｐ２および２次負極端子Ｎ２に接続された負荷に対して直流電圧Ｖｏｕｔを供給することができる。

同様に、トランス２の補助巻線Ｌ３に誘起された電力によって、整流平滑回路７０のコンデンサ２３に電荷が蓄積され、コンデンサ２３の両端間に電圧が生じる。２次巻線Ｌ２の巻き数をｎ２、補助巻線Ｌ３の巻き数をｎ３とするとき、コンデンサ２３の両端間の電圧は、コンデンサ２４の両端間の電圧Ｖｏｕｔのｎ３／ｎ２倍となる。

コンデンサ２３の両端間の電圧がＮチャネルＭＯＳＦＥＴ３２のゲート閾値電圧に達すると、ＮチャネルＭＯＳＦＥＴ３２がオンとなり、ＮチャネルＭＯＳＦＥＴ３１のゲート端子の電圧が０Ｖまで低下する。これにより、ＮチャネルＭＯＳＦＥＴ３１はオフ状態となる。図２において、コンデンサ２３の両端間の電圧がＮチャネルＭＯＳＦＥＴ３２のゲート閾値電圧未満に低下し、ＮチャネルＭＯＳＦＥＴ３１がオフ状態となったタイミングを時刻ｔ１とする。

ＮチャネルＭＯＳＦＥＴ３１がオフ状態になると、コンデンサ２１ａからＮチャネルＭＯＳＦＥＴ３１に電流が流れなくなる。コンデンサ２１ａおよびコンデンサ２１ｂは、それぞれ抵抗１１ａおよび抵抗１１ｂによって充電される。そのため、図２の実線に示されるように、コンデンサ２１ａの電圧とコンデンサ２１ｂの電圧とは、いずれも時刻ｔ１以降においてＶｉｎ／２に収束する。

コンデンサ２１ａからＮチャネルＭＯＳＦＥＴ３１に電流が流れなくなるが、コンデンサ２３の正極端子がダイオード４３を介してコンデンサ２２の正極端子に接続されているため、コンデンサ２３から供給される電流により、コンデンサ２２の両端間の電圧は、制御ＩＣ３の第１閾値電圧を超える電圧に保持される。そのため、制御ＩＣ３のＶｃｃ端子とＧＮＤ端子との間に第１閾値電圧を超える電圧が印加され、制御ＩＣ３は、ＯＵＴ端子から制御信号を出力し続けることができる。

（利点）
以上のように、スイッチング電源装置１００は、入力電圧Ｖｉｎを受ける１次正極端子Ｐ１および１次負極端子Ｎ１と、１次巻線Ｌ１と２次巻線Ｌ２と補助巻線Ｌ３とを有するトランス２と、１次巻線Ｌ１への入力電圧Ｖｉｎの印加をオンまたはオフに切り替えるスイッチング素子３３と、電源（Ｖｃｃ）端子とグランド（ＧＮＤ）端子との間の電圧が第１閾値電圧を超えるときに、スイッチング素子３３の制御を行なう制御ＩＣ３とを備える。スイッチング電源装置１００は、２次巻線Ｌ２に誘起された電力を出力する。

さらに、スイッチング電源装置１００は、分圧回路５と、起動回路６と、保持回路７と、ＮチャネルＭＯＳＦＥＴ３２とを備える。

分圧回路５は、入力電圧Ｖｉｎを分圧することにより得られた、第１閾値電圧を超える電圧（ここではＶｉｎ／２）を出力する接続ノード（分圧出力端子）Ｔ１を有する。

起動回路６は、１次正極端子Ｐ１および１次負極端子Ｎ１に入力電圧Ｖｉｎが印加されることにより制御ＩＣ３を起動させる。起動回路６は、ＮチャネルＭＯＳＦＥＴ（第１の半導体素子）３１と、定電圧出力回路６０とを含む。ＮチャネルＭＯＳＦＥＴ３１のゲート端子とソース端子との電圧がゲート閾値電圧（第２閾値電圧）を超えるときに、ＮチャネルＭＯＳＦＥＴ３１のドレイン端子とソース端子が導通する。ＮチャネルＭＯＳＦＥＴ３１のドレイン端子は、接続ノードＴ１に電気的に接続される。ＮチャネルＭＯＳＦＥＴ３１のソース端子は、制御ＩＣ３のＶｃｃ端子に電気的に接続される。定電圧出力回路６０は、１次正極端子Ｐ１および１次負極端子Ｎ１に入力電圧Ｖｉｎが印加されたときに、ＮチャネルＭＯＳＦＥＴ３１のゲート閾値電圧を超える電圧（ツェナーダイオード４１のツェナー電圧）をＮチャネルＭＯＳＦＥＴ３１のゲート端子とソース端子との間に印加する。

保持回路７は、補助巻線Ｌ３に誘起された電力に基づいて、制御ＩＣ３のＶｃｃ端子とＧＮＤ端子との間の電圧を第１閾値電圧を超える電圧に保持する。ＮチャネルＭＯＳＦＥＴ３２は、制御ＩＣ３が起動した後に、ＮチャネルＭＯＳＦＥＴ３１のゲート端子とソース端子との間の電圧をゲート閾値電圧未満の電圧（ここでは０Ｖ）に切り替える（低下させる）切替回路として機能する。

これにより、ＮチャネルＭＯＳＦＥＴ３１には、入力電圧Ｖｉｎではなく、入力電圧Ｖｉｎを分圧することにより得られた分圧電圧（ここではＶｉｎ／２）が印加される。そのため、特開２００２−３４５２３５号公報に開示される装置のように入力電圧Ｖｉｎが印加される半導体素子と比較して低耐圧の半導体素子をＮチャネルＭＯＳＦＥＴ３１として用いることができる。

ＮチャネルＭＯＳＦＥＴ３１では、印加される電圧と電流との積で表される電力が消費されて発熱する。上述したように、ＮチャネルＭＯＳＦＥＴ３１に印加される電圧が従来よりも低い分圧電圧Ｖｉｎ／２であるため、ＮチャネルＭＯＳＦＥＴ３１において消費される電力が減少し、発熱量が低減する。これにより、スイッチング電源装置１００を長寿命化できる。

制御ＩＣ３が起動した後、ＮチャネルＭＯＳＦＥＴ３１のゲート端子とソース端子との間の電圧は、ＮチャネルＭＯＳＦＥＴ３２によってゲート閾値電圧未満まで下げられる。これにより、ＮチャネルＭＯＳＦＥＴ３１がオフ状態となり、これ以降、ＮチャネルＭＯＳＦＥＴ３１において電力が消費されない。この結果、ＮチャネルＭＯＳＦＥＴ３１における電力損失を低減することができる。

制御ＩＣ３が起動した後、制御ＩＣ３のＶｃｃ端子とＧＮＤ端子との間の電圧は、保持回路７によって第１閾値電圧を超える電圧に保持される。そのため、制御ＩＣ３は、ＯＵＴ端子からスイッチング素子３３に制御信号を出力し続けることができる。

分圧回路５は、１次正極端子Ｐ１と１次負極端子Ｎ１との間に直列接続される２個のコンデンサ２１ａ，２１ｂを含む。コンデンサ（第１のコンデンサ）２１ａの一方端は、１次負極端子Ｎ１に接続される。コンデンサ２１ｂは、１次正極端子Ｐ１とコンデンサ２１ｂの他方端との間に接続される。コンデンサ２１ａとコンデンサ２１ｂとの接続ノードＴ１がＮチャネルＭＯＳＦＥＴ３１のドレイン端子に接続される。

上記の構成によれば、コンデンサ２１ａの両端間の電圧がＮチャネルＭＯＳＦＥＴ３１に印加される。これにより、ＮチャネルＭＯＳＦＥＴ３１に印加される電圧を入力電圧Ｖｉｎよりも容易に低くすることができる。

ＮチャネルＭＯＳＦＥＴ３１がオン状態となり、ＮチャネルＭＯＳＦＥＴ３１に電流が流れ始めると、図２の実線に示されるように、コンデンサ２１ａの両端間の電圧が低下し、コンデンサ２１ｂの両端間の電圧が上昇し、コンデンサ２１ａとコンデンサ２１ｂとの電圧のアンバランスが生じる。しかしながら、制御ＩＣ３が起動した直後の時刻ｔ１において、ＮチャネルＭＯＳＦＥＴ３２によってＮチャネルＭＯＳＦＥＴ３１がオフ状態に切り替えられる。すなわち、ＮチャネルＭＯＳＦＥＴ３１がオン状態である時間が短い。このため、コンデンサ２１ａとコンデンサ２１ｂとの電圧のアンバランスの程度を小さく抑えることができる。その結果、コンデンサ２１ａ，２１ｂの電圧が定格を超えることが抑制され、スイッチング電源装置１００の動作を安定化させることができる。さらに、コンデンサ２１ａ，２１ｂを小容量化したとしても、コンデンサ２１ａとコンデンサ２１ｂとの電圧バランスが崩れにくい。

さらに、分圧回路５は、コンデンサ２１ａに並列接続された抵抗１１ａと、コンデンサ２１ｂに並列接続された抵抗１１ｂとを含む。これにより、時刻ｔ１においてＮチャネルＭＯＳＦＥＴ３１がオフ状態に切り替えられた後、抵抗１１ａ，１１ｂによって、コンデンサ２１ａ，２１ｂが充電または放電される。その結果、コンデンサ２１ａの両端間の電圧とコンデンサ２１ｂの両端間の電圧とは、いずれもＶｉｎ／２に収束する。

図２の破線で示される電圧波形は、ＮチャネルＭＯＳＦＥＴ３２が存在しない場合の波形である。ＮチャネルＭＯＳＦＥＴ３２が存在しない場合、ＮチャネルＭＯＳＦＥＴ３１を流れる電流によって、コンデンサ２２の両端間の電圧が上昇し続ける。ツェナーダイオード４１のツェナー電圧からＮチャネルＭＯＳＦＥＴ３１のゲート閾値電圧を引いた電圧よりもコンデンサ２２の両端間の電圧が高くなると、ＮチャネルＭＯＳＦＥＴ３１がオフ状態となる。この場合、ＮチャネルＭＯＳＦＥＴ３１のオン時間が長いために、コンデンサ２１ａとコンデンサ２１ｂとの電圧バランスが大きく崩れてしまう。これに対し、ＮチャネルＭＯＳＦＥＴ３２が存在する場合、実線で示される電圧波形のように、コンデンサ２１ａとコンデンサ２１ｂとの電圧のアンバランスの程度を小さく抑えることができる。

ＮチャネルＭＯＳＦＥＴ３１に大きな電流を流した場合、コンデンサ２１ａから流れ出る電流が増加して、コンデンサ２１ａとコンデンサ２１ｂとの電圧バランスが崩れやすくなる。しかしながら、上述したようにＮチャネルＭＯＳＦＥＴ３１がオン状態である時間が短いため、ＮチャネルＭＯＳＦＥＴ３１に大きな電流を流したとしても、コンデンサ２１ａとコンデンサ２１ｂとの電圧のアンバランスの程度を小さく抑えることができる。すなわち、ＮチャネルＭＯＳＦＥＴ３１に流れる電流を大きくすることができる。

さらに、スイッチング電源装置１００は、制御ＩＣ３のＶｃｃ端子とＧＮＤ端子との間に接続されたコンデンサ２２を備える。上述したように、ＮチャネルＭＯＳＦＥＴ３１に大きな電流を流すことができるため、コンデンサ２２の電圧が上昇するまでの時間を短縮化できる。これにより、制御ＩＣ３が起動するまでの時間を短縮化できる。または、制御ＩＣ３が起動するまでの時間を変更することなく、コンデンサ２２を大容量化することができる。これにより、電源端子Ｖｃｃから制御ＩＣ３に侵入するノイズへの耐性が向上する。

定電圧出力回路６０は、一方端が１次正極端子Ｐ１に接続された抵抗１２と、カソード端子が抵抗１２の他方端およびＮチャネルＭＯＳＦＥＴ３１のゲート端子に接続され、アノード端子が１次負極端子Ｎ１に接続されたツェナーダイオード４１とを有する。ツェナーダイオード４１のツェナー電圧は、制御ＩＣ３の第１閾値電圧とＮチャネルＭＯＳＦＥＴ３１のゲート閾値電圧との和よりも高い。これにより、１次正極端子Ｐ１と１次負極端子Ｎ１との間に入力電圧Ｖｉｎが印加されたとき、ツェナーダイオード４１が導通し、ツェナーダイオード４１のツェナー電圧がＮチャネルＭＯＳＦＥＴ３１のゲート端子に印加される。その結果、ＮチャネルＭＯＳＦＥＴ３１をオン状態にすることができる。さらに、ＮチャネルＭＯＳＦＥＴ３１を流れる電流によって、両端間の電圧が制御ＩＣ３の第１閾値電圧を超える電圧になるまでコンデンサ２２を充電させることができる。

保持回路７は、補助巻線Ｌ３に誘起される交流電圧を整流平滑する整流平滑回路７０を含む。整流平滑回路７０によって生成された直流電圧が制御ＩＣ３のＶｃｃ端子とＧＮＤ端子との間に印加される。ＮチャネルＭＯＳＦＥＴ３２は、ＮチャネルＭＯＳＦＥＴ３１のゲート端子に接続されるドレイン端子と、１次負極端子Ｎ１に接続されるソース端子とを有する。ＮチャネルＭＯＳＦＥＴ３２のゲート端子とソース端子との間には整流平滑回路７０によって生成される直流電圧が印加される。

より具体的には、整流平滑回路７０は、アノード端子が補助巻線Ｌ３の一方端に接続され、カソード端子が制御ＩＣ３のＶｃｃ端子に電気的に接続されるダイオード４４と、一方端がダイオード４４のカソード端子に接続され、他方端が１次負極端子Ｎ１および補助巻線Ｌ３の他方端に接続されたコンデンサ２３とを有する。ＮチャネルＭＯＳＦＥＴ３２のゲート端子がダイオード４４のカソード端子に接続される。

これにより、補助巻線Ｌ３に誘起された電力に基づいて、制御ＩＣ３は、制御信号をスイッチング素子３３に出力し続けることができる。さらに、補助巻線Ｌ３に誘起された電力に基づいてＮチャネルＭＯＳＦＥＴ３２がオン状態になることにより、ＮチャネルＭＯＳＦＥＴ３１のゲート端子とソース端子との間の電圧がゲート閾値電圧未満に低下する。その結果、ＮチャネルＭＯＳＦＥＴ３１がオフ状態となり、ＮチャネルＭＯＳＦＥＴ３１における電力損失の発生を抑えることができる。

実施の形態２．
図３を参照して、実施の形態２のスイッチング電源装置について説明する。図３は、実施の形態２のスイッチング電源装置１００Ａの構成を示す回路図である。

図３に示されるように、スイッチング電源装置１００Ａは、定電圧出力回路６０の代わりに定電圧出力回路６０ａを含む起動回路６ａを備える点で実施の形態１のスイッチング電源装置１００と相違する。定電圧出力回路６０ａは、ツェナーダイオード４１のアノード端子がダイオード４２のアノード端子に接続されている点で実施の形態１の定電圧出力回路６０と相違する。

スイッチング電源装置１００Ａの動作は、スイッチング電源装置１００の動作と同じである。そのため、スイッチング電源装置１００Ａでも実施の形態１と同様の効果が得られる。

ツェナーダイオード４１のアノード端子がダイオード４２のアノード端子に接続されているため、ツェナーダイオード４１が導通している限り、ＮチャネルＭＯＳＦＥＴ３１のゲート端子とソース端子との間には、ツェナーダイオード４１のツェナー電圧が印加される。そのため、実施の形態２において、ツェナーダイオード４１のツェナー電圧は、少なくともＮチャネルＭＯＳＦＥＴ３１のゲート閾値電圧よりも高い電圧に設定される。

ＮチャネルＭＯＳＦＥＴ３２が仮に存在しない場合、ＮチャネルＭＯＳＦＥＴ３１のゲート端子とソース端子との間にツェナー電圧が印加され続けるため、ＮチャネルＭＯＳＦＥＴ３１はオン状態を維持する。この場合、コンデンサ２２に一定の電流が供給され続けて、コンデンサ２２の電圧が上昇する。これにより、コンデンサ２１ａの電圧は下降し、逆にコンデンサ２１ｂの電圧は上昇して、コンデンサ２１ａとコンデンサ２１ｂとの電圧のアンバランスの程度が大きくなる。

しかしながら、ＮチャネルＭＯＳＦＥＴ３２が存在することにより、コンデンサ２３の両端間にＮチャネルＭＯＳＦＥＴ３２のゲート閾値電圧を超える電圧が発生した段階で、ＮチャネルＭＯＳＦＥＴ３１をオフ状態にすることができる。これにより、コンデンサ２１ａとコンデンサ２１ｂとの電圧のアンバランスの程度を小さく抑えることができる。その結果、コンデンサ２１ａ，２１ｂの電圧が定格を超えることが抑制され、スイッチング電源装置１００の動作を安定化させることができる。

実施の形態３．
図４を参照して、実施の形態３のスイッチング電源装置について説明する。図４は、実施の形態３のスイッチング電源装置１００Ｂの構成を示す回路図である。

図４に示されるように、スイッチング電源装置１００Ｂは、定電圧出力回路６０の代わりに定電圧出力回路６０ｂを含む起動回路６ｂを備える点で実施の形態１のスイッチング電源装置１００と相違する。定電圧出力回路６０ｂは、抵抗１２の一方端が１次正極端子Ｐ１ではなくコンデンサ２１ａとコンデンサ２１ｂとの接続ノードＴ１に接続される点でのみ実施の形態１の定電圧出力回路６０と相違する。

スイッチング電源装置１００Ｂの基本的な動作は、スイッチング電源装置１００と同様である。そのため、スイッチング電源装置１００Ｂでも実施の形態１と同様の効果が得られる。

さらに、スイッチング電源装置１００Ｂによれば、抵抗１２の抵抗値を小さくすることができる。

たとえば１０００Ｖ以上の高い入力電圧Ｖｉｎが１次正極端子Ｐ１と１次負極端子Ｎ１との間に印加される場合、実施の形態１のスイッチング電源装置１００では、抵抗１２に当該入力電圧Ｖｉｎが印加される。そのため、抵抗１２として、入力電圧Ｖｉｎにも耐えうる耐電圧の高い大型の抵抗素子、または、いくつかの抵抗素子を直列接続した回路を用いる必要がある。

これに対し、スイッチング電源装置１００Ｂの構成によれば、抵抗１２に印加される電圧は、入力電圧Ｖｉｎよりも低い分圧電圧（ここではＶｉｎ／２）にすることができる。そのため、抵抗１２の抵抗値を半分にすることができる。これにより、抵抗１２が占める面積を半分にすることができる。

実施の形態１のスイッチング電源装置１００において抵抗１２に流す電流値と同じ電流をスイッチング電源装置１００Ｂの抵抗１２に流す場合、スイッチング電源装置１００Ｂの抵抗１２で消費される電力は、スイッチング電源装置１００の抵抗１２で消費される電力の半分となる。これにより、スイッチング電源装置１００Ｂの効率が上昇する。

なお、入力電圧Ｖｉｎをコンデンサ２１ａとコンデンサ２１ｂで半分ずつに分圧する場合（つまり、コンデンサ２１ａ，２１ｂの各々に電圧Ｖｉｎ／２を印加する場合）、抵抗１１ｂの抵抗値は、抵抗１１ａと抵抗１２とを並列接続した場合の合成抵抗値と等しい値にすればよい。

実施の形態４．
図５を参照して、実施の形態４のスイッチング電源装置について説明する。図５は、実施の形態４のスイッチング電源装置１００Ｃの構成を示す回路図である。

図５に示されるように、スイッチング電源装置１００Ｃは、分圧回路５の代わりに分圧回路５ｃを備える点でのみ実施の形態３のスイッチング電源装置１００Ｂと相違する。

分圧回路５ｃは、３つのコンデンサ２１ａ〜２１ｃと、３つの抵抗１１ａ〜１１ｃとを含む。コンデンサ２１ａ〜２１ｃは、１次負極端子Ｎ１と１次正極端子Ｐ１との間に直列接続される。すなわち、コンデンサ２１ａの一方端が１次負極端子Ｎ１に接続され、コンデンサ２１ａの他方端がコンデンサ２１ｂの一方端に接続される。コンデンサ２１ｂの他方端はコンデンサ２１ｃの一方端に接続される。コンデンサ２１ｃの他方端は１次正極端子Ｐ１に接続される。

抵抗１１ａはコンデンサ２１ａに並列接続される。抵抗１１ｂはコンデンサ２１ｂに並列接続される。抵抗１１ｃはコンデンサ２１ｃに並列接続される。ＮチャネルＭＯＳＦＥＴ３１のドレイン端子と抵抗１２の一方端とは、コンデンサ２１ａとコンデンサ２１ｂとの接続ノードＴ１に接続される。

このように、分圧回路５ｃは、実施の形態１〜３の分圧回路５と比較して、コンデンサ２１ｂと１次正極端子Ｐ１との間にコンデンサ２１ｃと抵抗１１ｃとが並列に接続されている点で相違する。これにより、コンデンサ２１ａの両端間の電圧は、実施の形態１〜３に比べて低くなる。その結果、ＮチャネルＭＯＳＦＥＴ３１に印加される電圧が小さくなり、ＮチャネルＭＯＳＦＥＴ３１をさらに低耐圧化することができる。さらに、抵抗１２に印加される電圧も小さくなるため、抵抗１２の抵抗値を小さくすることができる。

なお、入力電圧Ｖｉｎをコンデンサ２１ａ、２１ｂ、２１ｃで三等分に分圧する場合（すなわち、コンデンサ２１ａ〜２１ｃの各々にＶｉｎ／３の電圧を印加する場合）、コンデンサ２１ａ、２１ｂ、２１ｃの容量値を等しくする。さらに、抵抗１１ｂ及び抵抗１１ｃの値は、抵抗１１ａと抵抗１２を並列接続した場合の合成抵抗値と等しい値とすればよい。

図５に示すスイッチング電源装置１００Ｃでは、入力電圧Ｖｉｎを分圧するコンデンサの個数を３個としたが、当該個数は４個以上であってもよい。すなわち、分圧回路は、Ｎ個（Ｎは４以上の整数）のコンデンサを含んでもよい。当該Ｎ個のコンデンサは、一方端が１次負極端子Ｎ１と接続された第１のコンデンサと、１次正極端子Ｐ１と第１のコンデンサの他方端との間に直列接続されたＮ−１個のコンデンサとから構成される。当該第１のコンデンサの他方端（つまり、第１のコンデンサとＮ−１個のコンデンサとの接続ノード）に、ＮチャネルＭＯＳＦＥＴ３１のドレイン端子と抵抗１２の一方端とが接続される。さらに、分圧回路は、Ｎ個のコンデンサの電圧バランスを確保するために、Ｎ個のコンデンサにそれぞれ並列接続されるＮ個の抵抗を含む。

実施の形態５．
図６を参照して、実施の形態５のスイッチング電源装置について説明する。図６は、実施の形態５のスイッチング電源装置１００Ｄの構成を示す回路図である。

図６に示されるように、スイッチング電源装置１００Ｄは、保持回路７の代わりに保持回路７ｄを備える点で実施の形態１のスイッチング電源装置１００と相違する。保持回路７ｄは、コンデンサ２３に並列接続された抵抗１４を含む点で実施の形態１の保持回路７と相違する。

直流電源１がスイッチング電源装置１００Ｄから遮断された場合、コンデンサ２３およびコンデンサ２２に蓄積された電荷は抵抗１４に流れる。これにより、コンデンサ２３の両端間の電圧およびコンデンサ２２の両端間の電圧は、ＮチャネルＭＯＳＦＥＴ３２のゲート閾値電圧よりも低い電圧まで短時間で低下する。このとき、制御ＩＣ３の動作が停止するとともに、ＮチャネルＭＯＳＦＥＴ３２がオフ状態となる。言い換えると、直流電源１がスイッチング電源装置１００Ｄから遮断された後、コンデンサ２３の両端間の電圧およびコンデンサ２２の両端間の電圧がＮチャネルＭＯＳＦＥＴ３２のゲート閾値電圧以上に長時間保持されない（ＮチャネルＭＯＳＦＥＴ３２が長時間オン状態を維持しない）。その結果、制御ＩＣ３のＶｃｃ端子とＧＮＤ端子との間の電圧が第１閾値電圧未満に低下した後に直流電源１が再度スイッチング電源装置１００Ｄに接続されたとしても、起動回路６は、制御ＩＣ３を正常に起動させることができる。

なお、直流電源１が遮断されてからコンデンサ２３の両端間の電圧およびコンデンサ２２の両端間の電圧がＮチャネルＭＯＳＦＥＴ３２のゲート閾値電圧未満に低下するまでの時間は、コンデンサ２３の容量値と抵抗１４の抵抗値との積である時定数に応じて決定される。そのため、直流電源１を遮断してから再度接続するまでの想定される最短時間よりも時定数が十分小さくなるように、抵抗１４の抵抗値が設定される。これにより、スイッチング電源装置１００Ｄに対して直流電源１を遮断してから再度接続するまでの間に、ＮチャネルＭＯＳＦＥＴ３２をオン状態からオフ状態に切り替えることができる。

変形例．
上記の実施の形態１〜５において、制御ＩＣ３は、直流電圧Ｖｏｕｔを基準電圧として、制御信号を変更させるフィードバック制御を行なってもよい。この場合、２次正極端子Ｐ２および２次負極端子Ｎ２に接続された負荷に応じて、補助巻線Ｌ３に誘起される交流電圧が変動する。特に、２次巻線Ｌ２と補助巻線Ｌ３との結合係数が低く、かつ、負荷が軽くなった場合に、コンデンサ２３の両端間の電圧およびコンデンサ２２の両端間の電圧が低下することが考えられる。

ＮチャネルＭＯＳＦＥＴ３２が存在しない場合であっても、実施の形態１，３〜５では上述したように、コンデンサ２２の両端間の電圧が高くなるに従い、時間がかかるもののＮチャネルＭＯＳＦＥＴ３１がオフ状態に切り替わる。しかしながら、負荷の状態によってコンデンサ２３の両端間の電圧およびコンデンサ２２の両端間の電圧が低下すると、ＮチャネルＭＯＳＦＥＴ３１が再びオン状態となる。このとき、コンデンサ２１ａとコンデンサ２１ｂとの電圧バランスが大きく崩れるとともに、ＮチャネルＭＯＳＦＥＴ３１において電力損失が発生する。しかしながら、実施の形態１〜５のスイッチング電源装置１００〜１００Ｄは、ＮチャネルＭＯＳＦＥＴ３２を備えているため、コンデンサ２３の両端間の電圧がＮチャネルＭＯＳＦＥＴ３２のゲート閾値電圧を下回らない限り、ＮチャネルＭＯＳＦＥＴ３１をオフ状態に維持することができる。これにより、制御ＩＣ３が直流電圧Ｖｏｕｔに基づくフィードバック制御を行なったとしても、コンデンサ２１ａとコンデンサ２１ｂとの電圧バランスを保つことができ、かつＮチャネルＭＯＳＦＥＴ３１の発熱を軽減して効率を高めることができる。

なお、擬似的に軽負荷とならないようにすることを目的として、２次正極端子Ｐ２と２次負極端子Ｎ２との間にブリーダー抵抗と呼ばれる素子を接続して電力を消費させることが考えられる。しかしながら、軽負荷になったとしても、上記の実施の形態１〜５によれば、ＮチャネルＭＯＳＦＥＴ３２を設けることによりＮチャネルＭＯＳＦＥＴ３１をオフ状態に維持することができるため、このようなブリーダー抵抗は不要である。これにより、スイッチング電源の効率を高めることができる。

上記の実施の形態１〜３，５において、コンデンサ２１ａとコンデンサ２１ｂとの容量値が等しいものとして説明したが、コンデンサ２１ａとコンデンサ２１ｂとの容量値は異なっていてもよい。この場合、抵抗１１ａと抵抗１１ｂとの抵抗値の比は、コンデンサ２１ａとコンデンサ２１ｂとの容量値の逆数の比とすればよい。たとえば、コンデンサ２１ａの容量値をコンデンサ２１ｂの容量値よりも大きくしてもよい。これにより、接続ノードＴ１の電圧をＶｉｎ／２よりも小さい値にすることができる。その結果、ＮチャネルＭＯＳＦＥＴ３１をより低耐圧化させることができる。同様に上記の実施の形態４において、コンデンサ２１ａの容量値は、コンデンサ２１ｂ，２１ｃの容量値と異なっていてもよい。

上記の実施の形態１〜５において、コンデンサ２２に蓄積された電荷を消費する回路が制御ＩＣ３以外に設けられていてもよい。このとき、コンデンサ２２を上述したように大容量化できるため、消費電力の大きい回路を接続することができる。

上記の実施の形態１〜５において、トランス２としてフライバックトランスを用いているが、これに限るものではなく、他のトランス（たとえば、フォワードトランス）を用いてもよい。

上記の実施の形態１〜５において、各コンデンサの種類は限定されず、たとえば、電界コンデンサであってもよいし、セラミックコンデンサであってもよい。

上記の実施の形態１〜５において、定電圧出力回路６０，６０ａ，６０ｂは、定電圧をＮチャネルＭＯＳＦＥＴ３１のゲート端子に与える回路であればよく、上記の構成に限定されない。たとえば、シャントレギュレータを定電圧出力回路６０，６０ａ，６０ｂとして用いてもよい。

上記の実施の形態１〜５において、１次正極端子Ｐ１と１次負極端子Ｎ１との間には、たとえば交流電源をダイオードブリッジ等で整流して得られた直流電圧が印加されてもよい。

上記の実施の形態４において説明した分圧回路５ｃは、実施の形態１のスイッチング電源装置１００に適用されてもよい。これにより、ＮチャネルＭＯＳＦＥＴ３１に印加される電圧が低くなり、ＮチャネルＭＯＳＦＥＴ３１をさらに低耐圧化することができる。

上記の実施の形態３、４、５において、ツェナーダイオード４１のアノード端子を実施の形態２のようにダイオード４２のアノード端子に接続させてもよい。実施の形態５において、抵抗１２の一方端を実施の形態３のように接続ノードＴ１に接続させてもよい。

今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。

１ 直流電源、２ トランス、３ 制御ＩＣ、４，７０ 整流平滑回路、５，５ｃ 分圧回路、６，６ａ，６ｂ 起動回路、７，７ｄ 保持回路、１１ａ〜１１ｃ，１２〜１４ 抵抗、２１ａ〜２１ｃ，２２〜２４ コンデンサ、３１，３２ ＮチャネルＭＯＳＦＥＴ、３３ スイッチング素子、４１ ツェナーダイオード、４２〜４５ ダイオード、６０，６０ａ，６０ｂ 定電圧出力回路、１００，１００Ａ〜１００Ｄ スイッチング電源装置、Ｌ１ １次巻線、Ｌ２ ２次巻線、Ｌ３ 補助巻線、Ｎ１ １次負極端子、Ｎ２ ２次負極端子、Ｐ１ １次正極端子、Ｐ２ ２次正極端子、Ｔ１ 接続ノード。

Claims (13)

1. 入力電圧を受ける１次正極端子および１次負極端子と、
   １次巻線と２次巻線と補助巻線とを有するトランスと、
   前記１次巻線への前記入力電圧の印加をオンまたはオフに切り替えるスイッチング素子と、
   電源端子と前記１次負極端子に接続されたグランド端子とを有し、前記電源端子と前記グランド端子との間の電圧が第１閾値電圧を超えるときに、前記スイッチング素子の制御を行なう制御回路とを備え、
   前記２次巻線に誘起された電力を出力するスイッチング電源装置であって、
   前記入力電圧を分圧することにより得られた、前記第１閾値電圧を超える電圧を出力する分圧出力端子を有する第１回路と、
   前記１次正極端子および前記１次負極端子に前記入力電圧が印加されることにより前記制御回路を起動させる第２回路と、
   前記補助巻線に誘起された電力に基づいて、前記電源端子と前記グランド端子との間の電圧を前記第１閾値電圧を超える電圧に保持する第３回路とをさらに備え、
   前記第２回路は、
   ゲート端子とソース端子との間の電圧が第２閾値電圧を超えるときに、ドレイン端子とソース端子が導通し、ドレイン端子が前記分圧出力端子に電気的に接続され、ソース端子が前記電源端子に電気的に接続された第１の半導体素子と、
   前記１次正極端子および前記１次負極端子に前記入力電圧が印加されたときに、前記第２閾値電圧を超える電圧を前記第１の半導体素子のゲート端子とソース端子との間に印加する第４回路とを含み、
   前記スイッチング電源装置は、前記制御回路が起動した後に、前記第１の半導体素子のゲート端子とソース端子との間の電圧を前記第２閾値電圧未満に低下させる第５回路をさらに備える、スイッチング電源装置。
2. 前記第１回路は、前記１次正極端子と前記１次負極端子との間に直列接続されるＮ（Ｎは２以上の整数）個のコンデンサを含み、
   前記Ｎ個のコンデンサは、一方端が前記１次負極端子と接続され、他方端が前記分圧出力端子である第１のコンデンサと、前記１次正極端子と前記第１のコンデンサの他方端との間に接続されたＮ−１個のコンデンサとを含む、請求項１に記載のスイッチング電源装置。
3. 前記第１回路は、前記Ｎ個のコンデンサのそれぞれに並列接続されるＮ個の抵抗をさらに含む、請求項２に記載のスイッチング電源装置。
4. 前記Ｎは２である、請求項２または３に記載のスイッチング電源装置。
5. 前記第１のコンデンサの容量値は、前記Ｎ−１個のコンデンサの容量値と異なる、請求項２から４のいずれか１項に記載のスイッチング電源装置。
6. 前記スイッチング電源装置は、前記電源端子と前記グランド端子との間に接続された第２のコンデンサをさらに備える、請求項１から５のいずれか１項に記載のスイッチング電源装置。
7. 前記第４回路は、
   一方端が前記１次正極端子に接続された第１の抵抗と、
   カソード端子が前記第１の抵抗の他方端および前記第１の半導体素子のゲート端子に接続され、アノード端子が前記１次負極端子に接続されたツェナーダイオードとを含み、
   前記ツェナーダイオードのツェナー電圧は、前記第１閾値電圧と前記第２閾値電圧との和よりも高い、請求項１から６のいずれか１項に記載のスイッチング電源装置。
8. 前記第４回路は、
   一方端が前記１次正極端子に接続された第１の抵抗と、
   カソード端子が前記第１の抵抗の他方端および前記第１の半導体素子のゲート端子に接続され、アノード端子が前記電源端子に電気的に接続されたツェナーダイオードとを含み、
   前記ツェナーダイオードのツェナー電圧は前記第２閾値電圧よりも高い、請求項１から６のいずれか１項に記載のスイッチング電源装置。
9. 前記第４回路は、
   一方端が前記分圧出力端子に接続された第１の抵抗と、
   カソード端子が前記第１の抵抗の他方端および前記第１の半導体素子のゲート端子に接続され、アノード端子が前記１次負極端子に接続されたツェナーダイオードとを含み、
   前記ツェナーダイオードのツェナー電圧は、前記第１閾値電圧と前記第２閾値電圧との和よりも高い、請求項１から６のいずれか１項に記載のスイッチング電源装置。
10. 前記第３回路は、前記補助巻線に誘起される交流電圧を整流平滑することにより、前記第１閾値電圧を超える直流電圧を生成する整流平滑回路を含み、
    前記電源端子と前記グランド端子との間に前記整流平滑回路によって生成された直流電圧が印加される、請求項１から９のいずれか１項に記載のスイッチング電源装置。
11. 前記第５回路は、ドレイン端子が前記第１の半導体素子のゲート端子に接続され、ソース端子が前記１次負極端子に接続され、ゲート端子とソース端子との間に前記整流平滑回路によって生成される直流電圧が印加される第２の半導体素子を含み、
    前記第２の半導体素子のゲート端子とソース端子との間の電圧が第３閾値電圧を超えるときに、前記第２の半導体素子のドレイン端子とソース端子とが導通し、
    前記整流平滑回路によって生成された直流電圧が前記第３閾値電圧を超える、請求項１０に記載のスイッチング電源装置。
12. 前記整流平滑回路は、
    アノード端子が前記補助巻線の一方端に接続され、カソード端子が前記電源端子に電気的に接続されるダイオードと、
    一方端が前記ダイオードのカソード端子に接続され、他方端が前記１次負極端子および前記補助巻線の他方端に接続された第３のコンデンサとを有し、
    前記第２の半導体素子のゲート端子が前記ダイオードのカソード端子に接続される、請求項１１に記載のスイッチング電源装置。
13. 前記第３回路は、前記第３のコンデンサに並列接続された第２の抵抗をさらに含む、請求項１２に記載のスイッチング電源装置。