JP2018106709A - OpenCLカーネルを処理する方法、及びそれを遂行するコンピューティング装置 - Google Patents
OpenCLカーネルを処理する方法、及びそれを遂行するコンピューティング装置 Download PDFInfo
- Publication number
- JP2018106709A JP2018106709A JP2017238434A JP2017238434A JP2018106709A JP 2018106709 A JP2018106709 A JP 2018106709A JP 2017238434 A JP2017238434 A JP 2017238434A JP 2017238434 A JP2017238434 A JP 2017238434A JP 2018106709 A JP2018106709 A JP 2018106709A
- Authority
- JP
- Japan
- Prior art keywords
- group
- processing
- control core
- core
- work
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 title claims abstract description 237
- 238000000034 method Methods 0.000 title claims abstract description 64
- 239000000872 buffer Substances 0.000 claims description 45
- 238000010586 diagram Methods 0.000 description 17
- 230000006870 function Effects 0.000 description 14
- 239000011159 matrix material Substances 0.000 description 11
- 238000004891 communication Methods 0.000 description 4
- 241001409283 Spartina mottle virus Species 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
- G06F9/5044—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering hardware capabilities
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3851—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution from multiple instruction streams, e.g. multistreaming
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
- G06F9/3887—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled by a single instruction for multiple data lanes [SIMD]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5061—Partitioning or combining of resources
- G06F9/5066—Algorithms for mapping a plurality of inter-dependent sub-tasks onto a plurality of physical CPUs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Stored Programmes (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
【解決手段】方法は、OpenCL(open computing language)カーネルを実行するための作業グループを、下位階層のコントロールコア(control core)及びプロセシングコア(processing core)に割り当てるコントロールコアグループ及び少なくとも1つのプロセシングコアを含み、コントロールコアグループによって割り当てられた作業グループを処理し、作業グループの処理結果を出力する、プロセシングコアグループを含む。コントロールコアグループに含まれた複数個のコントロールコアは、コントロールコアにより作業グループが割り当てられるプロセシングコアの数により、階層的に分類される。
【選択図】図3
Description
100 OpenCLプラットフォーム
110,310 ホストプロセッサ
120,130,140 コンピューティングデバイス
121,122 コンピューティングユニット
200,300 コンピューティング装置
210,320 コントロールコアグループ
220,360 プロセシングコアグループ
330 最上位コントロールコア
340 中間コントロールコアグループ
350 最下位コントロールコア
360 プロセシングコアグループ
Claims (20)
- 複数個のコアを含むコンピューティング装置において、
下位階層のコントロールコアを含み、OpenCL(open computing language)カーネルを実行するための作業グループを、前記下位階層のコントロールコア及びプロセシングコアに割り当てるコントロールコアグループと、
少なくとも1つの前記プロセシングコアを含み、前記コントロールコアグループによって割り当てられた前記作業グループを処理し、前記作業グループの処理結果を出力する、プロセシングコアグループと、を含み、
前記コントロールコアグループに含まれた複数個のコントロールコアは、前記コントロールコアにより前記作業グループが割り当てられる前記プロセシングコアの数によって階層的に分類される、
コンピューティング装置。 - 前記コントロールコアグループは、
前記OpenCLカーネルの実行情報が受信されることにより、前記作業グループを前記下位階層のコントロールコアに割り当て、前記割り当てられた作業グループについての情報を前記下位階層のコントロールコアに送信する最上位コントロールコアと、
前記コントロールコアグループの上位階層のコントロールコアによって割り当てられた作業グループについての情報を受信し、前記プロセシングコアに前記作業グループを割り当てる、少なくとも1つの最下位コントロールコアを含んだ最下位コントロールコアグループと、を含むことを特徴とする請求項1に記載のコンピューティング装置。 - 前記コントロールコアグループは、
前記下位階層のコントロールコア及び前記プロセシングコアの前記作業グループの処理結果に従って、前記コントロールコアグループの他の下位階層のコントロールコア、及び他のプロセシングコアに割り当てられた作業グループを再割り当てすることを特徴とする請求項2に記載のコンピューティング装置。 - 前記コントロールコアグループは、
前記最上位コントロールコアによって割り当てられた作業グループに係わる情報を受信し、前記最下位コントロールコアグループに前記作業グループを割り当てる、複数個の中間コントロールコアを含んだ中間コントロールコアグループをさらに含み、
前記中間コントロールコアは、前記中間コントロールコアにより前記作業グループが割り当てられる前記プロセシングコアの数によって階層的に分類され、前記コントロールコアグループの上位階層の中間コントロールコアは、下位階層の中間コントロールコアに前記作業グループを割り当てることを特徴とする請求項2に記載のコンピューティング装置。 - 前記最上位コントロールコアは、前記OpenCLカーネルが実行されることにより、ホストプロセッサによって生成された前記OpenCLカーネルの実行情報を受信することを特徴とする請求項2に記載のコンピューティング装置。
- 前記最上位コントロールコアは、
前記OpenCLカーネルを実行するための作業グループを処理しているとき、前記ホストプロセッサから新たなOpenCLカーネルの実行情報が受信されることにより、前記プロセシングコアグループに割り当てられた前記作業グループを再割り当てすることを特徴とする請求項5に記載のコンピューティング装置。 - 前記ホストプロセッサは、
前記コントロールコアグループによる前記プロセシングコアグループへの前記作業グループの割り当てが完了すると、前記OpenCLカーネルの実行を中断し、割り当て結果を収集して出力することを特徴とする請求項5に記載のコンピューティング装置。 - 前記プロセシングコアは、
少なくとも1つのプロセシングエレメントを含み、
前記作業グループに含まれた作業アイテムの数より、前記プロセシングエレメントの数が少ないとき、前記プロセシングエレメントが前記作業アイテムを直列化し、順次に実行するように、前記OpenCLカーネルを変換することを特徴とする請求項1に記載のコンピューティング装置。 - 前記作業グループについての情報を保存するバッファをさらに含むことを特徴とする請求項1に記載のコンピューティング装置。
- 前記作業グループについての情報は、
前記下位階層のコントロールコア及び前記プロセシングコアに割り当てられた作業グループの数と、前記割り当てられた作業グループのIDとのうち少なくとも一つを含むことを特徴とする請求項9に記載のコンピューティング装置。 - 下位階層のコントロールコアを含むコントロールコアグループにより、OpenCL(open computing language)カーネルを実行するための作業グループを、前記下位階層のコントロールコア及びプロセシングコアに割り当てる段階と、
少なくとも1つの前記プロセシングコアが含まれたプロセシングコアグループにより、前記割り当てられた前記作業グループを処理する段階と、
前記プロセシングコアグループにより、前記作業グループの処理結果を出力する段階と、を含み、
前記コントロールコアグループに含まれた複数個のコントロールコアは、前記コントロールコアにより前記作業グループが割り当てられる前記プロセシングコアの数によって階層的に分類される、
OpenCLカーネルを処理する方法。 - 前記コントロールコアグループは、
前記OpenCLカーネルの実行情報が受信されることにより、前記作業グループを前記下位階層のコントロールコアに割り当て、前記割り当てられた作業グループについての情報を前記下位階層のコントロールコアに送信する最上位コントロールコアと、
前記コントロールコアグループの上位階層のコントロールコアによって割り当てられた作業グループについての情報を受信し、前記プロセシングコアに前記作業グループを割り当てる、少なくとも1つの最下位コントロールコアを含んだ最下位コントロールコアグループと、を含むことを特徴とする請求項11に記載のOpenCLカーネルを処理する方法。 - 前記コントロールコアグループにより、前記出力された前記作業グループの処理結果に従って、前記コントロールコアグループの下位階層の他のコントロールコア、及び他のプロセシングコアに割り当てられた作業グループを再割り当てする段階をさらに含むことを特徴とする請求項12に記載のOpenCLカーネルを処理する方法。
- 前記コントロールコアグループは、
前記最上位コントロールコアによって割り当てられた作業グループに係わる情報を受信し、前記最下位コントロールコアグループに前記作業グループを割り当てる、複数個の中間コントロールコアを含んだ中間コントロールコアグループをさらに含み、
前記中間コントロールコアが、前記中間コントロールコアにより前記作業グループが割り当てられる前記プロセシングコアの数によって階層的に分類されるとき、
前記作業グループを割り当てる段階は、
前記コントロールコアグループの上位階層の中間コントロールコアにより、前記コントロールコアグループの下位階層の中間コントロールコアに前記作業グループを割り当てる段階を含むことを特徴とする請求項12に記載のOpenCLカーネルを処理する方法。 - 前記OpenCLカーネルが実行されることにより、ホストプロセッサによって生成された前記OpenCLカーネルの実行情報を、前記最上位コントロールコアにより受信する段階をさらに含むことを特徴とする請求項12に記載のOpenCLカーネルを処理する方法。
- 前記OpenCLカーネルを実行するための作業グループを処理しているとき、前記ホストプロセッサから新たなOpenCLカーネルの実行情報が受信されることにより、前記最上位コントロールコアにより、前記プロセシングコアグループに割り当てられた前記作業グループを再割り当てする段階をさらに含むことを特徴とする請求項15に記載のOpenCLカーネルを処理する方法。
- 前記作業グループを処理する段階は、
前記プロセシングコアが少なくとも1つのプロセシングエレメントを含み、前記作業グループに含まれた作業アイテムの数より前記プロセシングエレメントの数が少ないとき、前記プロセシングエレメントが前記作業アイテムを直列化し、順次に実行するように前記OpenCLカーネルを変換する段階をさらに含むことを特徴とする請求項11に記載のOpenCLカーネルを処理する方法。 - 前記作業グループについての情報をバッファに保存する段階を含むことを特徴とする請求項11に記載のOpenCLカーネルを処理する方法。
- 前記作業グループについての情報は、
前記下位階層のコントロールコア及び前記プロセシングコアに割り当てられた作業グループの数と、前記割り当てられた作業グループのIDとのうち少なくとも一つを含むことを特徴とする請求項18に記載のOpenCLカーネルを処理する方法。 - 請求項11ないし19のうちいずれか1項に記載の方法をコンピュータで実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2016-0180133 | 2016-12-27 | ||
KR1020160180133A KR102592330B1 (ko) | 2016-12-27 | 2016-12-27 | OpenCL 커널을 처리하는 방법과 이를 수행하는 컴퓨팅 장치 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2018106709A true JP2018106709A (ja) | 2018-07-05 |
JP2018106709A5 JP2018106709A5 (ja) | 2021-01-07 |
JP6951962B2 JP6951962B2 (ja) | 2021-10-20 |
Family
ID=60473303
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017238434A Active JP6951962B2 (ja) | 2016-12-27 | 2017-12-13 | OpenCLカーネルを処理する方法、及びそれを遂行するコンピューティング装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10503557B2 (ja) |
EP (1) | EP3343370A1 (ja) |
JP (1) | JP6951962B2 (ja) |
KR (1) | KR102592330B1 (ja) |
CN (1) | CN108241508B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111490946B (zh) * | 2019-01-28 | 2023-08-11 | 阿里巴巴集团控股有限公司 | 基于OpenCL框架的FPGA连接实现方法及装置 |
KR20240136005A (ko) | 2023-03-06 | 2024-09-13 | 한국전자통신연구원 | 병렬연산작업 오프로딩 장치 및 방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013500543A (ja) * | 2009-07-27 | 2013-01-07 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | データ並列スレッドを有する処理論理の複数のプロセッサにわたるマッピング |
JP2013134670A (ja) * | 2011-12-27 | 2013-07-08 | Toshiba Corp | 情報処理装置及び情報処理方法 |
JP2014507737A (ja) * | 2011-03-11 | 2014-03-27 | インテル・コーポレーション | 異種マルチコアシステム用のダイナミックコア選択 |
JPWO2012157786A1 (ja) * | 2011-05-19 | 2014-07-31 | 日本電気株式会社 | 並列処理装置、並列処理方法、最適化装置、最適化方法、および、コンピュータ・プログラム |
US20160321777A1 (en) * | 2014-06-20 | 2016-11-03 | Tencent Technology (Shenzhen) Company Limited | Data parallel processing method and apparatus based on multiple graphic processing units |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS595755B2 (ja) | 1977-08-02 | 1984-02-07 | 日本軽金属株式会社 | 太陽熱利用暖房方法 |
US7418470B2 (en) * | 2000-06-26 | 2008-08-26 | Massively Parallel Technologies, Inc. | Parallel processing systems and method |
US7673011B2 (en) | 2007-08-10 | 2010-03-02 | International Business Machines Corporation | Configuring compute nodes of a parallel computer in an operational group into a plurality of independent non-overlapping collective networks |
US8286198B2 (en) * | 2008-06-06 | 2012-10-09 | Apple Inc. | Application programming interfaces for data parallel computing on multiple processors |
US8255344B2 (en) | 2009-05-15 | 2012-08-28 | The Aerospace Corporation | Systems and methods for parallel processing optimization for an evolutionary algorithm |
US8782469B2 (en) | 2009-09-01 | 2014-07-15 | Hitachi, Ltd. | Request processing system provided with multi-core processor |
KR101640848B1 (ko) | 2009-12-28 | 2016-07-29 | 삼성전자주식회사 | 멀티코어 시스템 상에서 단위 작업을 할당하는 방법 및 그 장치 |
KR101613971B1 (ko) | 2009-12-30 | 2016-04-21 | 삼성전자주식회사 | 프로그램 코드의 변환 방법 |
JP2012094072A (ja) | 2010-10-28 | 2012-05-17 | Toyota Motor Corp | 情報処理装置 |
US9092267B2 (en) * | 2011-06-20 | 2015-07-28 | Qualcomm Incorporated | Memory sharing in graphics processing unit |
US20120331278A1 (en) | 2011-06-23 | 2012-12-27 | Mauricio Breternitz | Branch removal by data shuffling |
US20130141443A1 (en) * | 2011-12-01 | 2013-06-06 | Michael L. Schmit | Software libraries for heterogeneous parallel processing platforms |
KR101284195B1 (ko) * | 2012-01-09 | 2013-07-10 | 서울대학교산학협력단 | 개방형 범용 병렬 컴퓨팅 프레임워크 동적 작업 분배 장치 |
KR20130093995A (ko) | 2012-02-15 | 2013-08-23 | 한국전자통신연구원 | 계층적 멀티코어 프로세서의 성능 최적화 방법 및 이를 수행하는 멀티코어 프로세서 시스템 |
KR20140125893A (ko) | 2013-01-28 | 2014-10-30 | 한국과학기술원 | 가상화된 매니코어 서버의 작업분배 시스템과 그 방법 및 기록매체 |
KR102062208B1 (ko) * | 2013-05-03 | 2020-02-11 | 삼성전자주식회사 | 멀티스레드 프로그램 코드의 변환 장치 및 방법 |
JP6200824B2 (ja) * | 2014-02-10 | 2017-09-20 | ルネサスエレクトロニクス株式会社 | 演算制御装置及び演算制御方法並びにプログラム、OpenCLデバイス |
US10318261B2 (en) * | 2014-11-24 | 2019-06-11 | Mentor Graphics Corporation | Execution of complex recursive algorithms |
-
2016
- 2016-12-27 KR KR1020160180133A patent/KR102592330B1/ko active IP Right Grant
-
2017
- 2017-10-18 US US15/787,219 patent/US10503557B2/en active Active
- 2017-11-21 EP EP17202801.1A patent/EP3343370A1/en not_active Ceased
- 2017-11-28 CN CN201711216401.0A patent/CN108241508B/zh active Active
- 2017-12-13 JP JP2017238434A patent/JP6951962B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013500543A (ja) * | 2009-07-27 | 2013-01-07 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | データ並列スレッドを有する処理論理の複数のプロセッサにわたるマッピング |
JP2014507737A (ja) * | 2011-03-11 | 2014-03-27 | インテル・コーポレーション | 異種マルチコアシステム用のダイナミックコア選択 |
JPWO2012157786A1 (ja) * | 2011-05-19 | 2014-07-31 | 日本電気株式会社 | 並列処理装置、並列処理方法、最適化装置、最適化方法、および、コンピュータ・プログラム |
JP2013134670A (ja) * | 2011-12-27 | 2013-07-08 | Toshiba Corp | 情報処理装置及び情報処理方法 |
US20160321777A1 (en) * | 2014-06-20 | 2016-11-03 | Tencent Technology (Shenzhen) Company Limited | Data parallel processing method and apparatus based on multiple graphic processing units |
Also Published As
Publication number | Publication date |
---|---|
CN108241508A (zh) | 2018-07-03 |
KR102592330B1 (ko) | 2023-10-20 |
KR20180076051A (ko) | 2018-07-05 |
JP6951962B2 (ja) | 2021-10-20 |
EP3343370A1 (en) | 2018-07-04 |
US20180181443A1 (en) | 2018-06-28 |
CN108241508B (zh) | 2023-06-13 |
US10503557B2 (en) | 2019-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7382925B2 (ja) | ニューラルネットワークアクセラレーションのための機械学習ランタイムライブラリ | |
US10896064B2 (en) | Coordinated, topology-aware CPU-GPU-memory scheduling for containerized workloads | |
KR20210067415A (ko) | 클라우드 컴퓨팅 기반의 플랫폼 제공 시스템 및 이를 이용한 플랫폼 제공 방법 | |
US9063918B2 (en) | Determining a virtual interrupt source number from a physical interrupt source number | |
JP7486575B2 (ja) | コンテナに対する外部操作とミューテーション・イベントとの対応関係 | |
US20210158131A1 (en) | Hierarchical partitioning of operators | |
US20180314550A1 (en) | Cluster topology aware container scheduling for efficient data transfer | |
US10572421B2 (en) | Topology-aware parallel reduction in an accelerator | |
US10635492B2 (en) | Leveraging shared work to enhance job performance across analytics platforms | |
US11409564B2 (en) | Resource allocation for tuning hyperparameters of large-scale deep learning workloads | |
JP6951962B2 (ja) | OpenCLカーネルを処理する方法、及びそれを遂行するコンピューティング装置 | |
US9317328B2 (en) | Strategic placement of jobs for spatial elasticity in a high-performance computing environment | |
US20060020701A1 (en) | Thread transfer between processors | |
JP2015022763A (ja) | オペレ−ティングシステム構成装置及び方法 | |
US12131188B1 (en) | Scheduling for locality of reference to memory | |
US10956512B2 (en) | Document link migration | |
US11372677B1 (en) | Efficient scheduling of load instructions | |
US11651235B2 (en) | Generating a candidate set of entities from a training set | |
US20210073033A1 (en) | Memory management using coherent accelerator functionality | |
US11182314B1 (en) | Low latency neural network model loading | |
US11620120B1 (en) | Configuration of secondary processors | |
US9251101B2 (en) | Bitmap locking using a nodal lock | |
US20240256360A1 (en) | Numa awareness architecture for vm-based container in kubernetes environment | |
US11080258B2 (en) | Table generation based on scripts for existing tables | |
CN116594773A (zh) | 向Ray集群提交计算任务的方法和装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201120 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201120 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210908 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210914 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210927 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6951962 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |