JP2018198508A - Power semiconductor device and electric power conversion system - Google Patents
Power semiconductor device and electric power conversion system Download PDFInfo
- Publication number
- JP2018198508A JP2018198508A JP2017102863A JP2017102863A JP2018198508A JP 2018198508 A JP2018198508 A JP 2018198508A JP 2017102863 A JP2017102863 A JP 2017102863A JP 2017102863 A JP2017102863 A JP 2017102863A JP 2018198508 A JP2018198508 A JP 2018198508A
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- substrate
- semiconductor device
- circuit board
- heat sink
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 132
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 238000001816 cooling Methods 0.000 claims abstract description 26
- 230000002093 peripheral effect Effects 0.000 claims description 15
- 239000000463 material Substances 0.000 claims 1
- 238000011144 upstream manufacturing Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 15
- 239000003990 capacitor Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- 239000004519 grease Substances 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000005219 brazing Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004512 die casting Methods 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Images
Landscapes
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Inverter Devices (AREA)
Abstract
Description
本発明は、電力半導体装置、及び複数の電力半導体装置を接続して構成される電力変換装置に関する。 The present invention relates to a power semiconductor device and a power conversion device configured by connecting a plurality of power semiconductor devices.
従来、電力半導体素子(パワーモジュール)を有する電力半導体装置において、電力半導体素子は、その主面を基板面に対して平行に配置して基板へ実装されていた(以下、横型実装と記す)。
しかしながら横型実装では、基板に占める電力半導体素子の実装面積が大きくなることから、電力半導体素子の主面を基板面に対して垂直に配置して実装を行う縦型実装の電力半導体装置も提案されている(例えば特許文献1)。
Conventionally, in a power semiconductor device having a power semiconductor element (power module), the power semiconductor element is mounted on a substrate with its main surface disposed parallel to the substrate surface (hereinafter referred to as horizontal mounting).
However, in the horizontal mounting, the mounting area of the power semiconductor element occupying the substrate becomes large. Therefore, a vertical mounting power semiconductor device in which the main surface of the power semiconductor element is arranged perpendicular to the substrate surface is also proposed. (For example, Patent Document 1).
一方、実装効率を改善した縦型実装の電力半導体装置においても、一つの基板上には様々な大きさの部品が実装されている。よって自然対流による風は、圧力損失が小さい低背部品が実装されている箇所に集中し、本来冷却が必要な大型の部品には、必ずしも十分な風量が供給できていない可能性がある。 On the other hand, in a vertically mounted power semiconductor device with improved mounting efficiency, components of various sizes are mounted on one substrate. Therefore, the wind due to natural convection concentrates on the place where low-profile parts with low pressure loss are mounted, and there is a possibility that a sufficient amount of air cannot be supplied to large parts that originally need to be cooled.
また、横型実装及び縦型実装を問わず、一つの基板に電力半導体素子を実装した場合、該基板には制御回路と主回路とが存在する。よって、電力半導体素子等における入、出力端子へ侵入するノイズ、及び主回路が発するノイズが、制御回路に影響を与える可能性もある。 Moreover, regardless of horizontal mounting or vertical mounting, when a power semiconductor element is mounted on one substrate, a control circuit and a main circuit exist on the substrate. Therefore, noise entering the output terminal of the power semiconductor element or the like and noise generated by the main circuit may affect the control circuit.
本発明は、このような問題点を解決するためになされたもので、従来に比べて冷却効率を向上させ、さらに制御回路へのノイズの影響を低減可能な電力半導体装置、及び、該電力半導体装置を複数接続した電力変換装置を提供することを目的とする。 The present invention has been made in order to solve such problems, and a power semiconductor device capable of improving the cooling efficiency and reducing the influence of noise on the control circuit as compared with the prior art, and the power semiconductor An object of the present invention is to provide a power conversion device in which a plurality of devices are connected.
上記目的を達成するため、本発明は以下のように構成する。
即ち、本発明の一態様における電力半導体装置は、互いに対面し、かつ鉛直方向に延在した第1基板及び第2基板と、上記第1基板及び上記第2基板のそれぞれに垂直で、かつ第1基板及び第2基板に挟まれ配置された電力半導体素子と、を備えた電力半導体装置であって、上記電力半導体素子は、その主面の周縁部において互いに対向する一方の周縁部には上記第1基板に接合される主回路用端子を有し、他方の周縁部には上記第2基板に接合される制御回路用端子を有し、上記第1基板及び上記第2基板は、上記電力半導体素子に対して鉛直方向における下から上へ流れる気流の通路壁部であることを特徴とする。
In order to achieve the above object, the present invention is configured as follows.
That is, the power semiconductor device according to an aspect of the present invention includes a first substrate and a second substrate that face each other and extend in a vertical direction, and are perpendicular to the first substrate and the second substrate, respectively. A power semiconductor device including a power semiconductor element sandwiched between a first substrate and a second substrate, wherein the power semiconductor element is disposed on one peripheral portion facing each other at a peripheral portion of a main surface thereof. A main circuit terminal bonded to the first substrate; a control circuit terminal bonded to the second substrate on the other peripheral edge; and the first substrate and the second substrate are connected to the power It is the passage wall part of the airflow which flows from the bottom to the top in the vertical direction with respect to the semiconductor element.
本発明の一態様における電力半導体装置によれば、第1基板及び第2基板は、電力半導体素子の主面に対して垂直に配置され、電力半導体素子を間に挟んで配置し、かつ、鉛直方向に延在する気流通路の壁部を形成する。よって、第1基板及び第2基板によって煙突効果が得られ、第1基板及び第2基板に実装した大型の部品に対し、自然対流による気流を効率よく供給することができ、従来に比べて部品の冷却効率を高めることができる。
これにより、部品の長寿命化が図られ、電力半導体装置における信頼性の向上を図ることが可能となる。
According to the power semiconductor device of one aspect of the present invention, the first substrate and the second substrate are disposed perpendicular to the main surface of the power semiconductor element, disposed with the power semiconductor element interposed therebetween, and vertically A wall portion of the airflow passage extending in the direction is formed. Therefore, the chimney effect is obtained by the first substrate and the second substrate, and the airflow by natural convection can be efficiently supplied to the large components mounted on the first substrate and the second substrate. The cooling efficiency can be increased.
As a result, the service life of the components can be extended, and the reliability of the power semiconductor device can be improved.
さらに、上記一態様における電力半導体装置によれば、電力半導体素子の主回路用端子と制御回路用端子とは、電力半導体素子の主面の周縁部において、互いに対向した周縁部にそれぞれ位置し、主回路用端子は第1基板に、制御回路用端子は第2基板に、それぞれ接合される。ここで第1基板と第2基板とは互いに対面して配置しており、電力半導体素子を間に挟んで互いに分離されている。したがって、制御回路と主回路とが同一基板に実装されている場合と比較すると、主回路が発するノイズ、及び主回路用端子から侵入するノイズが制御回路に与える影響を低減することが可能となる。
これにより、ノイズによって制御回路が例えば誤動作することを防止でき、電力半導体装置における信頼性の向上を図ることが可能となり、また、ノイズ対策を容易化することが可能となる。
Furthermore, according to the power semiconductor device according to the above aspect, the main circuit terminal and the control circuit terminal of the power semiconductor element are respectively positioned at the peripheral portions facing each other in the peripheral portion of the main surface of the power semiconductor element, The main circuit terminals are bonded to the first substrate, and the control circuit terminals are bonded to the second substrate. Here, the first substrate and the second substrate are arranged to face each other, and are separated from each other with the power semiconductor element interposed therebetween. Therefore, compared with the case where the control circuit and the main circuit are mounted on the same substrate, it is possible to reduce the influence of the noise generated by the main circuit and the noise entering from the main circuit terminal on the control circuit. .
As a result, it is possible to prevent the control circuit from malfunctioning due to noise, for example, to improve the reliability of the power semiconductor device, and to facilitate noise countermeasures.
実施形態である電力半導体装置、及び、複数の電力半導体装置を接続した電力変換装置について、図を参照しながら以下に説明する。尚、各図において、同一又は同様の構成部分については同じ符号を付している。また、各図は各構成の概念を示したものであり、実物に正確に対応したものではない。さらに、以下の説明が不必要に冗長になるのを避け当業者の理解を容易にするため、既によく知られた事項の詳細説明及び実質的に同一の構成に対する重複説明を省略する場合がある。
また、以下の説明及び添付図面の内容は、特許請求の範囲に記載の主題を限定することを意図するものではない。
A power semiconductor device according to an embodiment and a power conversion device in which a plurality of power semiconductor devices are connected will be described below with reference to the drawings. In each figure, the same or similar components are denoted by the same reference numerals. Each figure shows the concept of each component, and does not correspond to the actual product accurately. Furthermore, in order to avoid the following description from being unnecessarily redundant and to facilitate understanding by those skilled in the art, a detailed description of already well-known matters and a redundant description of substantially the same configuration may be omitted. .
Further, the contents of the following description and the accompanying drawings are not intended to limit the subject matter described in the claims.
また、電力半導体素子は発熱量が大きく効率的な冷却が求められることから、以下の各実施形態では電力半導体素子を備えた電力半導体装置を例に採る。しかしながら、各実施形態に示す構成は、電力半導体素子に限定されず、通常電力を扱う半導体素子を備えた半導体装置に適用することも可能である。 In addition, since the power semiconductor element has a large calorific value and requires efficient cooling, each of the following embodiments takes a power semiconductor device including the power semiconductor element as an example. However, the configuration shown in each embodiment is not limited to a power semiconductor element, and can also be applied to a semiconductor device including a semiconductor element that handles normal power.
また、本書で記載する電力半導体素子とは、例えばIGBT(Insulated Gate Bipolar Transistor)あるいはMOSFET(metal-oxide-semiconductor field-effect transistor)、ダイオード等であり、200V以上、あるいは0.1kW以上の電力を扱う半導体素子が該当し、いわゆるパワーモジュールと呼ばれるような、チップを樹脂封止して形成した形態のものが相当する。 The power semiconductor element described in this document is, for example, an IGBT (Insulated Gate Bipolar Transistor), a MOSFET (metal-oxide-semiconductor field-effect transistor), a diode, or the like, and has a power of 200 V or more, or 0.1 kW or more. This corresponds to a semiconductor element to be handled, which is a so-called power module formed by sealing a chip with a resin.
実施の形態1.
図1A、図1B、及び図1Cは、実施の形態1における電力半導体装置101を示している。該電力半導体装置101は、基本的構成部分として、電力半導体素子1と、第1基板の一例に相当する主回路基板21と、第2基板の一例に相当する制御回路基板22と、を備え、さらにケーシング3、ヒートシンク4、冷却装置の一例に相当するファン5を備えることができる。以下に、これらの構成部分について順次説明する。
1A, 1B, and 1C show
電力半導体素子1は、例えば図2に示すような方形状のパッケージにて形成され、その厚み方向において互いに対向する主面1a、1b(図1B)の周囲に周縁部を有し、互いに対向する、一方の周縁部1cには入力部11a及び出力部11bで構成される主回路用端子11が突設され、他方の周縁部1dには制御回路用端子12が突設されている。
The
そして図1Bに示すように、主回路用端子11は主回路基板21に接合され、制御回路用端子12は制御回路基板22に接合される。その結果、主回路基板21と制御回路基板22とは、互いに対面して位置し、また、図1A及び図1Cに示すZ方向に相当する鉛直方向に沿って延在するように配向される。よって電力半導体素子1は、主回路基板21及び制御回路基板22のそれぞれに垂直で、かつ、主回路基板21と制御回路基板22とに挟まれて配置されることになる。
As shown in FIG. 1B, the
図示を省略しているが、主回路基板21には、制御回路以外の、主たる回路構成部分が実装され、図1Bに示すように、比較的大型で冷却を要する例えばコンデンサ6a,6b等の電子部品も主回路基板21に実装されている。尚、冷却が必要な大型部品としては、例えばトランスあるいはコイル等も相当する。一方の制御回路基板22には、制御回路が実装されている。
Although not shown, main circuit components other than the control circuit are mounted on the
以下に説明する各実施の形態も含めて、省スペースの観点から、電力半導体素子1は、その主面1a,1bを鉛直方向(Z方向)に沿って配向した形態にて主回路基板21及び制御回路基板22に取り付けられている。しかしながらこれに限定されず、電力半導体素子1は、鉛直方向(Z方向)に対して直交する方向に主面1a,1bを配向した形態で主回路基板21及び制御回路基板22に取り付けられてもよい。この場合においても、主回路基板21及び制御回路基板22は、鉛直方向に沿って延在する。
From the viewpoint of space saving, including the embodiments described below, the
以上のように配置された電力半導体素子1の一方の主面1aには、放熱グリースを介してヒートシンク4がネジ留めされる。図1Aに示すように、ヒートシンク4は、X方向において、主回路基板21及び制御回路基板22の一端側に配置されている。尚、X方向は、鉛直方向(Z方向)に対して互いに直交するX,Y方向の一方に相当する。また、本実施の形態1では、主回路基板21及び制御回路基板22とヒートシンク4とは、接続していない。
このようなヒートシンク4は、立設された複数のフィン41を有し、また、本実施の形態1では各フィン41間に空気を流がし強制空冷可能なように、フィン41上にファン5が設けられている。ヒートシンク4及びフィン41を冷却する冷却装置は、ファン5に限定されず、例えば水冷式のもの、半導体冷却素子を用いたもの等を用いることができる。
A
Such a
尚、強制空冷に限定するものではなく、例えばファン5等の冷却装置を設けずに、自然空冷によるものでもよい。またフィン41は、例えばカシメあるいはろう付け等によってヒートシンク4に接合されてもよいし、例えば押出成型あるいはアルミニウムダイキャスト等によってヒートシンク4と一体で成型されてもよい。
また、ヒートシンク4における冷却効果を高めるため、本実施の形態1では図1Bに示すように、ヒートシンク4は、Y方向において、主回路基板21及び制御回路基板22の対面間隔を超える幅寸法を有するが、上記対面間隔よりも小さい幅寸法を有してもよい。
In addition, it is not limited to forced air cooling, For example, natural air cooling may be used without providing a cooling device such as the
In order to enhance the cooling effect of the
ケーシング3は、主回路基板21と制御回路基板22とで挟まれて位置する電力半導体素子1及びコンデンサ6a、6b等を囲み、当該電力半導体装置101の筐体を構成する部材であり、鉛直壁31、上部壁32、下部壁33を有する。
鉛直壁31は、Z方向(鉛直方向)に沿って延在し、主回路基板21及び制御回路基板22の他方側にて、ヒートシンク4に対面して配置されている。また図1Bに示すように、主回路基板21及び制御回路基板22は、固定部材の一例としてのリブ35a,35bによって鉛直壁31に固定されている。他の固定部材として、レール、端子台等を用いることもできる。また、リブ35a,35b等の固定部材は、主回路基板21、制御回路基板22、及び鉛直壁31のいずれに設けられていてもよい。
The
The
上部壁32及び下部壁33は、電力半導体素子1及びコンデンサ6a、6b等の、鉛直方向における上方及び下方に、互いに対面してそれぞれ位置する板状部材であり、X方向における端部にて、鉛直壁31及びヒートシンク4にそれぞれ固定されている。
また上部壁32及び下部壁33は、当該上部壁32及び下部壁33を鉛直方向に貫通し気流を流すための複数の開口36を有する。図1Aでは、長方形状の開口36を図示しているが、その形状及び個数は任意である。また、その配列状態についても、図示する格子状に限定されず任意であり、さらに上部壁32及び下部壁33における各開口36が鉛直方向において同列上に配列されてもよいし、非同列状に配列されてもよい。
尚、以下の各実施の形態を含めて、ケーシング3は下部壁33を有するが、下部壁33は無くてもよい。
The
Further, the
Although the
以上説明した、主回路基板21、制御回路基板22、ケーシング3、及び開口36等の構成によって、ケーシング3の内部には、図1Cに示すように、鉛直(Z)方向に沿って煙突状の気流通路7が形成される。
With the configuration of the
従来の電力半導体装置では、基板上に実装される部品は、自然空冷、あるいは例えばファンによる積極的な空冷(強制空冷)がなされていた。自然空冷の場合、基板上に実装された部品の大きさがばらつく場合には、自然対流による風は、圧力損失が小さい低背部品が実装された箇所に集中する。よって、本来、冷却が必要な大型の部品、例えばコンデンサ等には十分な風量が供給できないという問題があった。 In a conventional power semiconductor device, components mounted on a substrate are subjected to natural air cooling or positive air cooling (forced air cooling) using, for example, a fan. In the case of natural air cooling, when the size of the components mounted on the substrate varies, the wind due to natural convection concentrates on the place where the low-profile component with low pressure loss is mounted. Therefore, there is a problem that a sufficient air volume cannot be supplied to a large part that needs to be cooled, such as a condenser.
これに対して本実施の形態1の構成によれば、主回路基板21及び制御回路基板22が、電力半導体素子1の主面1a,1bに対して垂直に配置され、かつ鉛直方向に沿って配向されており、さらに、複数の開口36を有するケーシング3を設けた。これにより、上述のように、主回路基板21、制御回路基板22、及びケーシング3によって、気流通路7がケーシング3の内側に形成され、鉛直方向における下から上へ流れる気流による煙突効果が得られる。したがって、例えば大型のコンデンサ6a、6b等に対しも、自然対流による風を効率よく供給することができ、従来に比べて冷却性能を高めることができる。その結果、例えばコンデンサ6a、6bを長寿命化することができ、当該電力半導体装置101の信頼性を従来よりも高めることが可能となる。
On the other hand, according to the configuration of the first embodiment, the
また上述したように、電力半導体素子1の主回路用端子11及び制御回路用端子12は、電力半導体素子1の主面1a,1bの周縁部で、互いに対向する周縁部1c及び周縁部1dに配置したことで、主回路基板21と制御回路基板22とを分離して配置することができる。
したがって、主回路と制御回路とが同一基板に実装されている場合と比較して、主回路から発せられるノイズ、及び入力部11a、出力部11bから侵入するノイズが、制御回路に与える影響を低減する効果が得られる。その結果、ノイズによって制御回路が誤動作することを防止でき、当該電力半導体装置101の信頼性をより高めることができる。また、ノイズ対策を容易化することもできる。
In addition, as described above, the
Therefore, compared with the case where the main circuit and the control circuit are mounted on the same substrate, the influence of noise generated from the main circuit and noise entering from the
さらに、主回路基板21と制御回路基板22とを分離できるため、絶縁距離設計を簡易化でき、従来設計では絶縁距離として設けていた配線パターン間の空隙を削減することができる。よって、全体として基板を小型化できるという効果もある。
Furthermore, since the
また、主回路基板21と制御回路基板22との分離化により、各基板へのはんだ付け工程を分けることができ、製造プロセスを簡易化することができる。例えば、主回路基板21には、スルーホール部品のみを実装することで、リフロー工程が不要となり、製品のリードタイムを短くすることができる。一方、制御回路基板22には面実装部品のみを実装することで、フロー工程が不要となり、面実装部品とスルーホール部品とが混在している基板の場合と比較して、はんだボールあるいははんだブリッジなどによる基板の歩留まり低下を抑制することができるという効果も得られる。
Further, by separating the
上述したように本実施の形態1では、主回路用端子11及び制御回路用端子12は、はんだ付けによって主回路基板21及び制御回路基板22にそれぞれ実装しているが、プレスフィットによって実装してもよい。例えば、主回路用端子11をはんだ付けにて実装し、制御回路用端子12はプレスフィットにて実装することで、上述のようにはんだ付け工程を分けることができ、さらに、組立性の向上を図ることができる。
As described above, in the first embodiment, the
本実施の形態1では、電力半導体素子1は、放熱グリースを介してヒートシンク4にネジ留めした構成であるが、これに限定されず、例えば放熱シート等の他の放熱部材を介してヒートシンク4に取り付けてもよい。
また、ヒートシンク4における電力半導体素子1の取り付け面を研磨することで、電力半導体素子1とヒートシンク4との間の接触熱抵抗を低減でき、さらに、ヒートシンク4から放射される輻射熱を低減することもできる。よって、ケーシング3の内側における各部品の温度上昇を防止する効果も得られる。
In the first embodiment, the
Further, by polishing the mounting surface of the
実施の形態2.
図3及び図4には、実施の形態1における電力半導体装置101を複数台接続して構成した、本実施の形態2における電力変換装置200を示している。
図3に示す電力変換装置200−1は、複数の電力半導体装置101と、1台の制御装置210とを備え、それぞれの電力半導体装置101は、ヒートシンク4をX方向における一方側に配向してY方向へ並設され、制御装置210は、Y方向における一方側に配置し、Y方向の他方側には横板220が配置されている。
制御装置210は、各電力半導体装置101を制御する装置であり、表示及び操作器212と、外部接続端子214を有している。外部接続端子214は、端子台であってもよいし、コネクタであってもよい。
各電力半導体装置101、及び電力半導体装置101と制御装置210とは、例えばコネクタ、バスバー、あるいはワイヤーハーネス等の接続部材によって電気的に並列に接続されている。
Embodiment 2. FIG.
3 and 4 show a power conversion device 200 according to the second embodiment configured by connecting a plurality of
The power conversion device 200-1 shown in FIG. 3 includes a plurality of
The
Each
また、図4に示す電力変換装置200−2のように、各電力半導体装置101は、それぞれのヒートシンク4同士がヒートシンク接合部230を介して熱伝導可能に結合して、隙間無く並列されてもよい。ヒートシンク接合部230として、一例として放熱グリース、放熱シート等の放熱部材が用いられる。また、隣接するヒートシンク4同士は、カシメ等によって、強固に結合されてもよい。
Further, as in the power conversion device 200-2 shown in FIG. 4, the
本実施の形態2における電力変換装置200によれば、各電力半導体装置101は実施の形態1にて説明した効果を有すると共に、電力変換装置200は、電力半導体装置101の台数の増減のみによって、変換できる電力の増減を行うことができる。
According to the power conversion device 200 in the second embodiment, each
また各電力半導体装置101は、同じ構成を有し構造に対称性がある。よって各電力半導体装置101を隣接して配列した場合でも、上述した煙突効果により均等な冷却がなされる。一方で、並列した各電力半導体装置101における温度特性のばらつき、あるいは回路の寄生インピーダンス等に起因して、各電力半導体装置101間では、変換される電力に差が生じる場合もある。このような場合には、ある電力半導体装置101にて、変換される電力が偏り発熱量が増えて、その電力半導体装置101の製品寿命が短くなってしまう可能性がある。
この場合、図4に示す電力変換装置200−2のように、隣接するヒートシンク4間をヒートシンク接合部230を介して熱伝導可能に結合することで、各ヒートシンク4間の温度をバランスする。これにより、電力半導体装置101のいずれかに変換電力が偏ることを抑制することができる。その結果、電力変換装置200の寿命を延ばし、信頼性の向上を図ることができる。
Each
In this case, as in the power conversion device 200-2 shown in FIG. 4, the
本実施の形態2における電力変換装置200では、電力半導体装置101を用いているが、以下でさらに説明する、実施の形態3及び実施の形態4における電力半導体装置103、104を用いて電力変換装置を構成することもできる。
Although
実施の形態3.
図5A及び図5Bは、実施の形態1における電力半導体装置101の変形例に相当する、実施の形態3における電力半導体装置103を示している。尚、図5A及び図5Bでは、図示の簡略化、及び理解を容易にするため、ケーシング3及びファン5の図示を省略している。
実施の形態1における電力半導体装置101では、主回路基板21及び制御回路基板22とヒートシンク4とは、連結されていないが、実施の形態3の電力半導体装置103では、主回路基板21及び制御回路基板22とヒートシンク4とは、締結部を構成する一部品に相当するネジ112にて連結している。この点でのみ、電力半導体装置103は電力半導体装置101と相違する。
5A and 5B show
In the
主回路基板21及び制御回路基板22とヒートシンク4との接続のため、主回路基板21及び制御回路基板22は、X方向における一端側において、Z方向における両端部に凸部24を設け、該凸部24にはネジ112用の穴25を設けている。一方、ヒートシンク4は、凸部111に対応して2箇所に凹部43を有する。またヒートシンク4は、ネジ112用の雌ねじを各凹部43に有する。
In order to connect the
尚、実施の形態1にて述べたように、冷却効果向上のためヒートシンク4は、主回路基板21及び制御回路基板22の対面間隔よりも大きい幅寸法を有している。凸部24及び凹部43は、この形態に対応して形成したものである。よって、ヒートシンク4の幅寸法が上記対面間隔よりも小さい場合には、例えば、凸部24及び凹部43を形成することなく、主回路基板21及び制御回路基板22のX方向における一端側をヒートシンク4に接合してもよい。
As described in the first embodiment, the
実施の形態3における電力半導体装置103によれば、実施の形態1における電力半導体装置101が奏する効果に加えて、さらに以下の効果が得られる。
まず、主回路基板21及び制御回路基板22は、ヒートシンク4にネジ留めしたことで、主回路基板21及び制御回路基板22の耐振動性を向上させることができる。
According to
First, the
また、主回路基板21及び制御回路基板22をヒートシンク4に接合したことで、主回路基板21及び制御回路基板22自体をヒートシンク4によって冷却することが可能になる。これにより、実施の形態1にて説明した煙突効果による部品の冷却負担割合の低減を図ることができ、気流通路7に存在する例えばコンデンサ6a、6b等の部品の温度上昇を防止あるいは低減することができる。その結果として、コンデンサ6a、6b等の部品の長寿命化が可能であり、当該電力半導体装置103における製品信頼性の向上を図ることができる。
Further, since the
さらに、主回路基板21及び制御回路基板22におけるネジ112用の穴25に、各基板における配線パターンを配置することで、ネジ112及びヒートシンク4を介して、主回路基板21と制御回路基板22とを電気的に接続することもできる。これにより、主回路基板21と制御回路基板22とにおいて、例えばグランド電位を共通化することができる。
尚、グランド電位の共通化に限定されず、一般的にヒートシンクは、アルミニウムで作製されインピーダンスが低いことから、50A以上の電流を通電するように構成することもできる。
Further, by arranging the wiring pattern on each board in the
The heat sink is generally made of aluminum and has a low impedance, and can be configured to pass a current of 50 A or more.
本実施の形態3では、主回路基板21及び制御回路基板22とヒートシンク4とを接合する締結部として、ネジ112、凸部24、凹部43等を用いて構成したが、該構成に限定されず、一般的に2つの部材を接合するために適用可能な構成を用いることができる。 また本実施の形態3では、主回路基板21及び制御回路基板22の両方共、ヒートシンク4に機械的及び電気的に接続したが、いずれか一方のみをヒートシンク4に機械的及び電気的に接続してもよい。
In the third embodiment, the fastening portion that joins the
実施の形態4.
図6A及び図6Bは、実施の形態3における電力半導体装置103の変形例に相当する、実施の形態4における電力半導体装置104を示す図である。尚、図6A及び図6Bでは、図示の簡略化、及び理解を容易にするため、ケーシング3及びファン5の図示を省略している。
実施の形態3における電力半導体装置103では、主回路基板21及び制御回路基板22は、凸部24を設けてヒートシンク4に連結しているが、フィン41まで延在していない。これに対して実施の形態4の電力半導体装置104では、主回路基板21及び制御回路基板22は、X方向において、ヒートシンク4を越えてフィン41の先端部41aに対応した位置まで延在している。この点でのみ、電力半導体装置104は電力半導体装置103と相違する。
6A and 6B are diagrams showing
In the
詳しく説明すると、主回路基板21及び制御回路基板22は、凸部24を介して、フィン41の先端部41aの位置まで延在する拡張部26をそれぞれ有する。拡張部26は、図示するように、X及びZ方向において、フィン41と同形状を有する。よって、主回路基板21及び制御回路基板22の各拡張部26は、それぞれの拡張部26に隣接する各フィン41−1との間に、鉛直方向(Z方向)に延在する気流通路8を形成する。
More specifically, the
以上のような構成を有する、実施の形態4における電力半導体装置104によれば、実施の形態3における電力半導体装置103が奏する効果に加えて、さらに以下の効果が得られる。
実施の形態3における電力半導体装置103の構成では、ヒートシンク4をファン5によって強制空冷する場合、ヒートシンク4のフィン41のうち、Y方向において最も外側に位置する2つのフィン41−1において、対向するフィンが存在しない外面41bでは気流通路が形成されず自然空冷になる。
According to
In the configuration of
これに対して、実施の形態4における電力半導体装置104では、拡張部26を有することで、フィン41−1の外面41bと拡張部26との間にも気流通路8が形成される。これにより、ヒートシンク4の冷却性能をさらに向上させることができる。
On the other hand, in the
例えば図6Bに示すように、フィン41−1の外面41bに接するように、制御回路基板22の拡張部26に回路部品9a、9bを実装することで、回路部品9a、9bを気流通路8に配置することができ、空冷することが可能になる。
さらに、フィン41−1と拡張部26との間に、例えば放熱性樹脂を充填することにより、より効率的に回路部品9a、9bを冷却することができる。
For example, as illustrated in FIG. 6B, the
Furthermore, the
図6Bでは、制御回路基板22の拡張部26にのみ回路部品9a、9bを図示しているが、主回路基板21の拡張部26にも、同様に、フィン41−1との間隙に、強制空冷される回路部品を実装してもよい。
In FIG. 6B, the
上述した各実施の形態を組み合わせた構成を採ることも可能であり、また、異なる実施の形態に示される構成部分同士を組み合わせることも可能である。 It is also possible to adopt a configuration in which the above-described embodiments are combined, and it is also possible to combine components shown in different embodiments.
1 電力半導体素子、 1a,1b 主面、 1c、1d 周縁部、
3 ケーシング、 4 ヒートシンク、 5 ファン、 7、8 気流通路、
11 主回路用端子、 12 制御回路用端子、 21 主回路基板、
22 制御回路基板、 26 拡張部、 36 開口、 41 フィン、
101−104 電力半導体装置、
200−1、200−2 電力変換装置、
210 制御装置、 230 ヒートシンク接合部。
1 power semiconductor element, 1a, 1b main surface, 1c, 1d peripheral edge,
3 Casing, 4 Heat sink, 5 Fan, 7, 8 Airflow passage,
11 terminal for main circuit, 12 terminal for control circuit, 21 main circuit board,
22 control circuit board, 26 expansion part, 36 opening, 41 fin,
101-104 power semiconductor device,
200-1, 200-2 power conversion device,
210 controller, 230 heat sink joint.
Claims (7)
上記第1基板及び上記第2基板のそれぞれに垂直で、かつ第1基板及び第2基板に挟まれ配置された電力半導体素子と、
を備えた電力半導体装置であって、
上記電力半導体素子は、その主面の周縁部において互いに対向する一方の周縁部には上記第1基板に接合される主回路用端子を有し、他方の周縁部には上記第2基板に接合される制御回路用端子を有し、
上記第1基板及び上記第2基板は、上記電力半導体素子に対して鉛直方向における下から上へ流れる気流の通路壁部である、
ことを特徴とする電力半導体装置。 A first substrate and a second substrate facing each other and extending in a vertical direction;
A power semiconductor element disposed perpendicular to each of the first substrate and the second substrate and sandwiched between the first substrate and the second substrate;
A power semiconductor device comprising:
The power semiconductor element has a main circuit terminal bonded to the first substrate at one peripheral portion facing each other at the peripheral portion of the main surface, and bonded to the second substrate at the other peripheral portion. Having a control circuit terminal,
The first substrate and the second substrate are passage wall portions of an airflow flowing from the bottom to the top in the vertical direction with respect to the power semiconductor element.
A power semiconductor device.
上記電力半導体装置と電気的に接続され上記電力半導体装置を制御する制御装置と、
複数の上記電力半導体装置が設けられ、各電力半導体装置におけるヒートシンク間に位置しヒートシンク同士を互いに熱伝導可能に結合する接合部と、
を備えたことを特徴とする電力変換装置。 The power semiconductor device according to any one of claims 3 to 6,
A control device that is electrically connected to the power semiconductor device and controls the power semiconductor device;
A plurality of the power semiconductor devices are provided, and a joint that is located between the heat sinks in each power semiconductor device and couples the heat sinks to each other so as to be able to conduct heat, and
A power conversion device comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017102863A JP6872976B2 (en) | 2017-05-24 | 2017-05-24 | Power semiconductor device and power conversion device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017102863A JP6872976B2 (en) | 2017-05-24 | 2017-05-24 | Power semiconductor device and power conversion device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018198508A true JP2018198508A (en) | 2018-12-13 |
JP6872976B2 JP6872976B2 (en) | 2021-05-19 |
Family
ID=64663168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017102863A Active JP6872976B2 (en) | 2017-05-24 | 2017-05-24 | Power semiconductor device and power conversion device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6872976B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022224648A1 (en) * | 2021-04-23 | 2022-10-27 | パナソニックIpマネジメント株式会社 | Electronic circuit and electronic device equipped with same |
CN115355581A (en) * | 2022-08-29 | 2022-11-18 | 重庆大学 | Indoor temperature regulation and control method utilizing semiconductor refrigeration |
WO2023199442A1 (en) * | 2022-04-13 | 2023-10-19 | 三菱電機株式会社 | Power conversion device |
-
2017
- 2017-05-24 JP JP2017102863A patent/JP6872976B2/en active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022224648A1 (en) * | 2021-04-23 | 2022-10-27 | パナソニックIpマネジメント株式会社 | Electronic circuit and electronic device equipped with same |
WO2023199442A1 (en) * | 2022-04-13 | 2023-10-19 | 三菱電機株式会社 | Power conversion device |
JP7483186B2 (en) | 2022-04-13 | 2024-05-14 | 三菱電機株式会社 | Power Conversion Equipment |
CN115355581A (en) * | 2022-08-29 | 2022-11-18 | 重庆大学 | Indoor temperature regulation and control method utilizing semiconductor refrigeration |
Also Published As
Publication number | Publication date |
---|---|
JP6872976B2 (en) | 2021-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7898806B2 (en) | Motor controller | |
US7190581B1 (en) | Low thermal resistance power module assembly | |
KR101384426B1 (en) | Base for power module | |
US9226430B2 (en) | Power semiconductor module | |
JP5489911B2 (en) | Semiconductor power module | |
US20110024896A1 (en) | Power semiconductor device | |
US20240042952A1 (en) | Power conversion apparatus, connector-fixing structure and power-conversion-apparatus production method | |
JP6872976B2 (en) | Power semiconductor device and power conversion device | |
JP5445377B2 (en) | Power converter | |
US9478477B2 (en) | Semiconductor device | |
US20170167480A1 (en) | Electric compressor | |
JP6458131B2 (en) | Air conditioner outdoor unit | |
WO2016132852A1 (en) | Substrate unit | |
JP2008177324A (en) | Semiconductor block | |
JP6749428B2 (en) | Power converter | |
JP5421951B2 (en) | Semiconductor device | |
US9622385B2 (en) | Method of assembling a heat dissipating module of an electronic device | |
JP2015079773A (en) | Cooling device of electronic component and heat source machine of refrigeration cycle device | |
JP3935100B2 (en) | Semiconductor mounting structure | |
JP4578457B2 (en) | Power module device | |
JP6503650B2 (en) | Power converter cooling structure | |
US20240188254A1 (en) | Cooling device for cooling a semiconductor module and converter with the cooling device | |
WO2022209953A1 (en) | Electrical component and refrigeration device | |
KR200358282Y1 (en) | Terminal plate for Intelligent Power Module | |
JP2020047737A (en) | Terminal board and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210323 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210420 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6872976 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |