JP2018142827A - 半導体装置および電子機器 - Google Patents

Abstract

【課題】広帯域でインピーダンス整合が可能な半導体装置を提供する。【解決手段】半導体装置に相当する高効率増幅器１０は、信号を入出力する半導体素子の一種である増幅素子１１と、インピーダンス整合を行う入力整合回路１２および出力整合回路１３の２つの整合回路と、増幅素子１１と出力整合回路１３との間に接続された高調波短絡回路１６とを備えている。高調波短絡回路１６は、それぞれ基本波の１／８波長と同じ長さを持つ第一の伝送線路１７と第二の伝送線路２０とを有している。第一の伝送線路１７の一端は、増幅素子１１に接続されている。第一の伝送線路１７の他端は、接地されている。第二の伝送線路２０は、第一の伝送線路１７に対して隙間を空けて平行に配置されている。第二の伝送線路２０の増幅素子１１に近い方の一端は、接地されている。第二の伝送線路２０の他端は、開放されている。【選択図】図１

Description

本発明は、半導体装置および電子機器に関するものである。

レーダ装置、通信装置および観測装置では、所望の出力電力を確保しつつ、消費電力を小さくできる高効率増幅器が要求される。一般的には、増幅器の低消費電力化、すなわち、効率向上を図るために、２倍波を短絡する高調波短絡回路がよく用いられる。

特許文献１には、高調波短絡回路として、増幅素子の出力端子に、長さが基本波で１／８波長の先端開放線路を接続し、かつ、先端開放線路にインダクタを並列に接続した構成のものが記載されている。

１／８波長の先端開放線路は、２倍波で１／４波長の先端開放線路とみなすことができる。特許文献１に記載の技術では、この先端開放線路に、基本波で先端開放線路が持つ容量性成分を打ち消すためのインダクタを並列接続することにより、２倍波を短絡しつつ、基本波で影響の小さな高調波短絡回路を実現している。

特開平５−２４３８７３号公報

特許文献１に記載の技術では、基本波で先端開放線路とインダクタとからなる並列共振回路が構成されているとみなすことができため、並列共振する中心周波数では高インピーダンスが得られるが、中心周波数からずれた周波数では高インピーダンスが得られない。

高調波短絡回路を増幅素子と出力整合回路との間に設けた従来の増幅器では、中心周波数外で高調波短絡回路の影響を受け、高調波短絡回路を含む増幅素子の出力インピーダンスと通常５０Ωである負荷インピーダンスとを広帯域にわたって整合させるような出力整合回路を実現することが難しくなり、増幅器の帯域が狭くなる。

本発明は、広帯域でインピーダンス整合が可能な半導体装置を提供することを目的とする。

本発明の一態様に係る半導体装置は、
信号を入出力する半導体素子と、
インピーダンス整合を行う整合回路と、
それぞれ基本波の１／８波長と同じ長さを持つ第一の伝送線路と第二の伝送線路とを有し、前記半導体素子と前記整合回路との間に接続され、前記第一の伝送線路の一端が前記半導体素子に接続され、前記第一の伝送線路の他端が接地され、前記第二の伝送線路が前記第一の伝送線路に対して隙間を空けて平行に配置され、前記第二の伝送線路の前記半導体素子に近い方の一端が接地され、前記第二の伝送線路の他端が開放された高調波短絡回路とを備える。

本発明によれば、広帯域でインピーダンス整合が可能な半導体装置を提供することができる。

実施の形態１に係る高効率増幅器の構成を示す図。 実施の形態１に係る高効率増幅器の出力側の等価回路を示す図。 実施の形態１に係る高効率増幅器の高調波短絡回路の簡略化した等価回路を示す図。 実施の形態１に係る高効率増幅器の増幅素子側を図２の各点から見たインピーダンスの軌跡を示すスミスチャート。 実施の形態１に係る高効率増幅器の出力リターンロスの計算用に設定した数値を示す図。 図５の出力リターンロスの計算結果を示すグラフ。 比較例に係る増幅器の出力リターンロスの計算用に設定した数値を示す図。 図７の出力リターンロスの計算結果を示すグラフ。 実施の形態１の変形例に係る高効率増幅器の構成を示す図。 実施の形態２に係る高効率増幅器の構成を示す図。 実施の形態２に係る高効率増幅器の出力側の等価回路を示す図。 実施の形態２に係る高効率増幅器の高調波短絡回路および誘導性素子の簡略化した等価回路を示す図。 実施の形態２に係る高効率増幅器の増幅素子側を図１１の各点から見たインピーダンスの軌跡を示すスミスチャート。 実施の形態２に係る高効率増幅器の出力リターンロスの計算用に設定した数値を示す図。 図１４の出力リターンロスの計算結果を示すグラフ。 実施の形態２の変形例に係る高効率増幅器の構成を示す図。 実施の形態２の変形例に係る高効率増幅器の高調波短絡回路および容量性素子の簡略化した等価回路を示す図。 実施の形態３に係る高効率増幅器の構成を示す図。 実施の形態３に係る高効率増幅器の高調波短絡回路および抵抗等の簡略化した等価回路を示す図。 実施の形態４に係る高効率増幅器の構成を示す図。 実施の形態４に係る高効率増幅器の出力側の等価回路を示す図。 実施の形態４に係る高効率増幅器の高調波短絡回路および誘導性素子の簡略化した等価回路を示す図。 実施の形態４に係る高効率増幅器の出力リターンロスの計算用に設定した数値を示す図。 図２３の出力リターンロスの計算結果を示すグラフ。 実施の形態４の変形例に係る高効率増幅器の構成を示す図。 実施の形態５に係る高効率増幅器の構成を示す図。

以下、本発明の実施の形態について、図を用いて説明する。各図中、同一または相当する部分には、同一符号を付している。実施の形態の説明において、同一または相当する部分については、説明を適宜省略または簡略化する。なお、本発明は、以下に説明する実施の形態に限定されるものではなく、必要に応じて種々の変更が可能である。例えば、以下に説明する実施の形態のうち、２つ以上の実施の形態が組み合わせられて実施されても構わない。あるいは、以下に説明する実施の形態のうち、１つの実施の形態または２つ以上の実施の形態の組み合わせが部分的に実施されても構わない。

実施の形態１．
本実施の形態について、図１から図８を用いて説明する。

＊＊＊構成の説明＊＊＊
図１を参照して、本実施の形態に係る増幅器である高効率増幅器１０の構成を説明する。

高効率増幅器１０は、増幅素子１１と、インピーダンス整合を行う入力整合回路１２および出力整合回路１３の２つの整合回路と、増幅素子１１と出力整合回路１３との間に接続された高調波短絡回路１６とを備えている。

増幅素子１１は、信号を入出力する半導体素子の一種である。

高調波短絡回路１６は、それぞれ基本波の１／８波長と同じ長さを持つ第一の伝送線路１７と第二の伝送線路２０とを有している。第一の伝送線路１７の一端は、増幅素子１１に接続されている。第一の伝送線路１７の他端は、接地されている。第二の伝送線路２０は、第一の伝送線路１７に対して隙間を空けて平行に配置されている。第二の伝送線路２０の増幅素子１１に近い方の一端は、接地されている。第二の伝送線路２０の他端は、開放されている。

なお、本実施の形態では、高調波短絡回路１６が増幅素子１１と出力整合回路１３との間に接続されているが、高調波短絡回路１６は、増幅素子１１と入力整合回路１２との間に接続されていてもよい。あるいは、増幅素子１１と出力整合回路１３との間に接続された高調波短絡回路１６とは別に、同様の構成の高調波短絡回路が、増幅素子１１と入力整合回路１２との間に接続されていてもよい。すなわち、高調波短絡回路１６は、増幅素子１１の出力端子に接続されてもよいし、増幅素子１１の入力端子に接続されてもよいし、増幅素子１１の両端子に接続されてもよい。

高調波短絡回路１６は、高効率増幅器１０だけでなく、逓倍器、検波器、その他のマイクロ波コンポーネントまたはミリ波コンポーネント、あるいは、その他の高周波半導体装置といった様々な半導体装置に適用できる。具体例として、高調波短絡回路１６が検波器に適用される場合、増幅素子１１がダイオードに置き換えられ、そのダイオードと出力整合回路１３または入力整合回路１２との間に高調波短絡回路１６が接続される。ダイオードは、信号を入出力する半導体素子の一種である。

高効率増幅器１０は、任意の電子機器に適用される。図示していないが、具体例として、高効率増幅器１０は、高効率増幅器１０により増幅された信号を処理する信号処理装置を備える電子機器に適用される。そのような電子機器としては、レーダ装置、通信装置および観測装置等がある。

以下、本実施の形態に係る高効率増幅器１０の構成について詳しく説明する。

高効率増幅器１０は、ＧａＡｓデバイスあるいはＧａＮデバイス等の増幅素子１１と、増幅素子１１と入力端子１４との間に設けられた入力整合回路１２と、増幅素子１１と出力端子１５との間に設けられた出力整合回路１３と、増幅素子１１と出力整合回路１３との間に設けられた高調波短絡回路１６とを備えている。高調波短絡回路１６および出力整合回路１３は、マイクロ波集積回路技術を用いて誘電体基板２２上に形成されている。「ＧａＡｓ」とは、ガリウム砒素のことである。「ＧａＮ」とは、窒化ガリウムのことである。

高調波短絡回路１６は、一端が増幅素子１１の出力端子に接続され、他端が金ワイヤ１８および高周波接地用キャパシタ１９を介して高周波的に接地された第一の伝送線路１７と、第一の伝送線路１７と間隔をおいて平行に配置された第二の伝送線路２０とを有している。第二の伝送線路２０の増幅素子１１側の一端は、スルーホール２１を介して直流的に接地されている。第二の伝送線路２０の他端は、開放されている。第一の伝送線路１７および第二の伝送線路２０の長さは、基本波で１／８波長に選ばれている。

なお、高調波短絡回路１６が増幅素子１１と入力整合回路１２との間に設けられる場合は、第一の伝送線路１７の一端が増幅素子１１の入力端子に接続されることになる。

第一の伝送線路１７の他端を高周波的に接地するための金ワイヤ１８の長さは、基本波で波長に比べて十分短く選ばれている。高周波接地用キャパシタ１９の容量は、インピーダンスが十分低くなるような数ｐＦから数十ｐＦに選ばれている。

入力整合回路１２は、入力端子１４に接続される電源インピーダンスと増幅素子１１の入力インピーダンスとを整合させるために設けられている。出力整合回路１３は、出力端子１５に接続される負荷インピーダンスと高調波短絡回路１６を含む増幅素子１１の出力インピーダンスとを整合させるために設けられている。通常、電源インピーダンスおよび負荷インピーダンスは、５０Ωに選ばれる。

＊＊＊動作の説明＊＊＊
図２から図８を参照して、本実施の形態に係る高効率増幅器１０の動作を説明する。高効率増幅器１０の動作は、本実施の形態に係る増幅方法に相当する。

図２は、高効率増幅器１０の出力側の等価回路を示している。通常、増幅素子１１の出力側は、抵抗ＲｄｓとキャパシタＣｄｓとの並列回路で表される。高調波短絡回路１６は、一端短絡の結合線路として表され、増幅素子１１と出力整合回路１３との間に配置されている。

図３は、高調波短絡回路１６の簡略化した等価回路を示している。図３の（ａ）は、基本波Ｆｃ近傍の等価回路を示している。図３の（ｂ）は、基本波の２倍の周波数２Ｆｃ近傍の等価回路を示している。高調波短絡回路１６の長さを基本波の１／８波長に選ぶことにより、基本波では第一の伝送線路１７と第二の伝送線路２０との結合が非常に小さくなる。このため、高調波短絡回路１６は、ほぼ一端短絡の長さ１／８波長を有する第一の伝送線路１７とみなすことができ、Ｆｃ近傍ではインダクタＬ０として表される。一方、２Ｆｃ近傍では高調波短絡回路１６の長さが１／４波長となるため、第一の伝送線路１７と第二の伝送線路２０との結合が密になり、高調波短絡回路１６は、第一の伝送線路１７と第二の伝送線路２０とからなる１個の先端短絡の結合線路とみなすことができ、短絡として表される。

このような結合線路の特性インピーダンスは、第一の伝送線路１７と第二の伝送線路２０との線路幅および第一の伝送線路１７と第二の伝送線路２０との間隔で決まり、これらの線路幅および間隔を選ぶことにより、所望の値が得られる。例えば、第一の伝送線路１７と第二の伝送線路２０とを、誘電体基板２２として０．６３５ｍｍ厚のアルミナ基板上にマイクロストリップ線路で形成した場合、第一の伝送線路１７と第二の伝送線路２０との線路幅を１ｍｍ、間隔を０．０１ｍｍに選ぶことにより、高調波短絡回路１６の特性インピーダンスを５０Ωに設定できる。間隔を狭くすることにより、特性インピーダンスは低くなる。

図４は、図２の各点から増幅素子１１側を見た出力インピーダンスの軌跡をスミスチャート上に示している。増幅素子１１の出力側は、抵抗ＲｄｓとキャパシタＣｄｓとで表されるため、増幅素子１１側を見た基本波ＦｌからＦｈにおけるインピーダンスＺ１は容量性となる。基本波で高調波短絡回路１６をインダクタとみなすことができるため、Ｚ１がコンダクタンス一定の円に沿って反時計方向に回転し、高調波短絡回路１６を介して増幅素子１１側を見たインピーダンスＺ２が実軸方向に移動する。すなわち、Ｚ１の実数部を高くすることができる。このときの２倍波である２Ｆｌから２ＦｈにおけるＺ２は、高調波短絡回路１６で短絡されるため、ほぼ短絡点に集まる。出力整合回路１３を介して増幅素子１１側を見た出力インピーダンスＺ３は、負荷インピーダンスとＺ２とが整合するよう出力整合回路１３の設計を行うことにより、スミスチャートのほぼ中心部に移動する。このような高調波短絡回路１６を用いることで、増幅素子１１の出力インピーダンスＺ１の実数部をＺ２の実数部まで高くすることにより、Ｚ２の実数部と負荷インピーダンスとの比を小さくでき、広帯域化が図れる。

図５および図６は、高効率増幅器１０の出力リターンロスの計算例を示している。ここでは、増幅素子１１の抵抗Ｒｄｓの抵抗値を３０Ω、キャパシタＣｄｓの容量値を１ｐＦとし、高調波短絡回路１６の特性インピーダンスＺ０を５０Ωとしている。また、基本波の周波数Ｆｃを４ＧＨｚとし、出力整合回路１３を１個の伝送線路のみで構成することを前提に、伝送線路の特性インピーダンスＺ０を２７Ω、長さＬを１／２．７波長に選んである。この結果、４ＧＨｚを中心に帯域３７０ＭＨｚにわたってリターンロス２０ｄＢ以上の計算結果が得られている。

この場合、高調波短絡回路１６を介して増幅素子１１側を見たインピーダンスＺ２の実数部は２０．９Ωである。

図７および図８は、参考までに比較例に係る増幅器の出力リターンロスの計算例を示している。この増幅器では、従来と同様に、２倍波を短絡するために、特性インピーダンスＺ０が５０Ω、長さＬが１／８波長の先端開放線路を用い、基本波で先端開放線路の持つ容量性成分を打ち消すためのインダクタのインダクタンス値を２ｎＨとしている。また、出力整合回路１３を１個の伝送線路のみで構成することを前提に、特性インピーダンスＺ０を２５Ω、長さＬを１／２．７波長に選んでいる。この結果、リターンロスを２０ｄＢ以上得られる帯域幅は、３００ＭＨｚである。

この場合、高調波短絡回路を介して増幅素子１１側を見たインピーダンスの実数部は４ＧＨｚで１９．１Ωである。

＊＊＊実施の形態の効果の説明＊＊＊
以上のように、先端短絡の１／８波長の結合線路からなる高調波短絡回路１６を用いることで、高調波短絡回路１６から増幅素子１１側を見た出力インピーダンスの実数部を１９．１Ωから２０．９Ωまで高くすることができる。これにより、リターンロスを２０ｄＢ以上得られる帯域幅が比較例の３００ＭＨｚから３７０ＭＨｚと２割以上の広帯域化が図れる。

本実施の形態によれば、広帯域の増幅が可能な増幅器を提供することができる。具体的には、２倍波での短絡と基本波でのインピーダンス整合との機能を兼ね備えた高調波短絡回路１６を用いた高効率増幅器１０の広帯域化が可能となる。

本実施の形態では、高調波短絡回路１６を第一の伝送線路１７と第二の伝送線路２０とからなる長さ１／８波長の先端短絡結合線路とみなすことができ、この高調波短絡回路１６を２倍波で短絡、基本波で等価的なインダクタとみなすことができる。このインダクタを整合回路の一部として活用することで、高調波短絡回路１６を含む増幅素子１１のインピーダンスを高く、すなわち、広帯域化に必要な増幅素子１１の出力インピーダンスと負荷インピーダンスとの比を小さくできる。高調波短絡回路１６が増幅素子１１と入力整合回路１２との間に設けられる場合は、増幅素子１１の入力インピーダンスと電源インピーダンスとの比を小さくできる。

本実施の形態では、従来の高調波短絡回路のように１／８波長の先端開放線路とインダクタとの並列共振回路の周波数特性を考慮する必要がないため、広帯域化を図ることができる。高調波短絡回路１６は１個の先端短絡結合線路とみなすことができ、２倍波では短絡、基本波ではインダクタとなる。このインダクタを整合回路の一部として活用することができ、また、従来のように並列共振回路の影響を受けないため、出力整合回路１３の設計が容易となり、高効率増幅器１０の広帯域化が実現できる。

＊＊＊他の構成＊＊＊
本実施の形態の変形例について、主に本実施の形態との差異を、図９を用いて説明する。

図９を参照して、本実施の形態の変形例に係る高効率増幅器１０の構成を説明する。

本実施の形態では、図１に示したように、高調波短絡回路１６が有する第二の伝送線路２０の増幅素子１１側の一端をスルーホール２１で接地しているが、この変形例では、１／８波長先端開放線路２３を用いている。１／８波長先端開放線路２３は２倍波で１／４波長となるため、第二の伝送線路２０の増幅素子１１側の一端を２倍波で高周波的に短絡させることができ、電気的には図１の構成とほぼ等価の構成を実現できる。

したがって、この変形例においても、高効率増幅器１０の広帯域化が図れる。この変形例では、図１で示したスルーホール２１の代わりに１／８波長先端開放線路２３を用いることで誘電体基板２２への穴あけ加工等の工程を減らせるため、高効率増幅器１０を安価にできる利点もある。

実施の形態２．
本実施の形態について、主に実施の形態１との差異を、図１０から図１５を用いて説明する。

＊＊＊構成の説明＊＊＊
図１０を参照して、本実施の形態に係る増幅器である高効率増幅器１０の構成を説明する。

高効率増幅器１０は、実施の形態１と同様の構成要素のほか、高調波短絡回路１６に並列に接続された誘導性素子２４をさらに備えている。

誘導性素子２４の一端は、増幅素子１１に接続されている。誘導性素子２４の他端は、接地されている。

本実施の形態において、誘導性素子２４は、高調波短絡回路１６を介して増幅素子１１を見たインピーダンスの虚数部を基本波において打ち消すインダクタンスを持っている。

以下、本実施の形態に係る高効率増幅器１０の構成について詳しく説明する。

誘導性素子２４の一端は、増幅素子１１の出力端子に接続されている。誘導性素子２４の他端は、金ワイヤ２５および高周波接地用キャパシタ２６を介して高周波的に接地されている。誘導性素子２４は、前述したようなインダクタンスを持っている素子であれば、任意の素子でよいが、本実施の形態では、基本波で１／４波長よりも短い伝送線路である。

＊＊＊動作の説明＊＊＊
図１１から図１５を参照して、本実施の形態に係る高効率増幅器１０の動作を説明する。高効率増幅器１０の動作は、本実施の形態に係る増幅方法に相当する。

図１１は、高効率増幅器１０の出力側の等価回路を示している。この回路は、一端短絡の結合線路からなる高調波短絡回路１６に誘導性素子２４を並列接続したものとして表される。

図１２は、高調波短絡回路１６および誘導性素子２４の簡略化した等価回路を示している。図１２の（ａ）は、基本波Ｆｃ近傍の等価回路を示している。図１２の（ｂ）は、基本波の２倍の周波数２Ｆｃ近傍の等価回路を示している。高調波短絡回路１６および誘導性素子２４は、Ｆｃ近傍では高調波短絡回路１６に起因するインダクタＬ０と、誘導性素子２４に起因するインダクタＬとの並列回路で表され、トータルＬｔのインダクタンス値はインダクタＬ０のインダクタンス値よりも小さくなる。一方、高調波短絡回路１６および誘導性素子２４は、２Ｆｃ近傍では高調波短絡回路１６で短絡されるため、誘導性素子２４を並列接続した場合であっても短絡として表される。

図１３は、図１１の各点から増幅素子１１側を見た出力インピーダンスの軌跡をスミスチャート上に示している。Ｌｔのインダクタンス値はＬ０のインダクタンス値よりも小さくなるため、Ｚ１がコンダクタンス一定の円に沿って反時計方向に回転し、高調波短絡回路１６および誘導性素子２４を介して増幅素子１１側を見たインピーダンスＺ２’が実軸上まで移動する。すなわち、Ｚ２’の実数部は図４に示した実施の形態１のＺ２よりも高くなる。このときの２倍波である２Ｆｌから２ＦｈにおけるＺ２’は、高調波短絡回路１６で短絡されるため、実施の形態１のＺ２と同様にほぼ短絡点に集まる。このように、Ｚ２’の実数部が高くなるため、Ｚ２’と負荷インピーダンスとを整合させる出力整合回路１３の実現が容易となり、出力端子１５から増幅素子１１側を見たＺ３’をスミスチャートのほぼ中心部に広帯域にわたって集めることができる。このように、高調波短絡回路１６に誘導性素子２４を接続することで、増幅素子１１の出力インピーダンスＺ１の実数部をより高いＺ２’の実数部まで高めることができ、Ｚ２’の実数部と負荷インピーダンスとの比がより小さくなるため、より広帯域化が図れる。

図１４および図１５は、高効率増幅器１０の出力リターンロスの計算例を示している。ここでは、増幅素子１１の抵抗Ｒｄｓの抵抗値を３０Ω、キャパシタＣｄｓの容量値を１ｐＦとし、高調波短絡回路１６の特性インピーダンスＺ０を５０Ωとしている。また、基本波の周波数Ｆｃを４ＧＨｚとし、出力整合回路１３を１個の伝送線路のみで構成することを前提に、伝送線路の特性インピーダンスＺ０を３８．７Ω、長さＬを１／４波長に選んである。また、高調波短絡回路１６を含む増幅素子１１側を見たインピーダンスＺ２’の虚数部を基本波で打ち消すための誘導性素子２４のインダクタンス値を１．８ｎＨに選んでいる。この結果、４ＧＨｚを中心に帯域８００ＭＨｚにわたってリターンロス２０ｄＢ以上の計算結果が得られている。すなわち、誘導性素子２４を高調波短絡回路１６に付加することにより、実施の形態１に比べて、２倍以上の広帯域化が実現できている。

この場合、高調波短絡回路１６および誘導性素子２４を含む増幅素子１１のインピーダンスＺ２’の実数部は３０Ωである。

なお、従来の増幅器では、１／８波長先端開放線路からなる高調波短絡回路の基本波における容量性成分のみを打ち消すインダクタが選ばれているのに対し、本実施の形態では、誘導性素子２４が高調波短絡回路１６を含む増幅素子１１の容量性成分を打ち消すようなインダクタンス値を選んでいる。

＊＊＊実施の形態の効果の説明＊＊＊
本実施の形態では、高調波短絡回路１６を介して増幅素子１１側を見たインピーダンスの虚数部を基本波で打ち消すような誘導性素子２４を、高調波短絡回路１６に並列に接続している。これにより、高調波短絡回路１６を介して見た増幅素子１１のインピーダンスを実施の形態１に比べてさらに高くでき、さらなる広帯域化が可能となる。

＊＊＊他の構成＊＊＊
本実施の形態の変形例について、主に本実施の形態との差異を、図１６および図１７を用いて説明する。

図１６を参照して、本実施の形態の変形例に係る高効率増幅器１０の構成を説明する。

高効率増幅器１０は、誘導性素子２４の代わりに、高調波短絡回路１６に並列に接続された容量性素子２７を備えている。

容量性素子２７の一端は、増幅素子１１に接続されている。容量性素子２７の他端は、開放されている。

この変形例において、容量性素子２７は、高調波短絡回路１６を介して増幅素子１１を見たインピーダンスの虚数部を基本波において打ち消すキャパシタンスを持っている。

以下、本実施の形態の変形例に係る高効率増幅器１０の構成について詳しく説明する。

容量性素子２７の一端は、増幅素子１１の出力端子に接続されている。容量性素子２７の他端は、開放されている。容量性素子２７は、前述したようなキャパシタンスを持っている素子であれば、任意の素子でよいが、この変形例では、基本波で１／４波長よりも短い伝送線路である。

図１７を参照して、本実施の形態の変形例に係る高効率増幅器１０の動作を説明する。

図１７は、高調波短絡回路１６および容量性素子２７の簡略化した等価回路を示している。図１７の（ａ）は、基本波Ｆｃ近傍の等価回路を示している。図１７の（ｂ）は、基本波の２倍の周波数２Ｆｃ近傍の等価回路を示している。高調波短絡回路１６および容量性素子２７は、Ｆｃ近傍では高調波短絡回路１６に起因するインダクタＬ０と、容量性素子２７に起因するキャパシタＣとの並列回路で表され、Ｌ０とＣとの共振周波数が基本波よりも低くなるような容量性素子２７の容量値を選ぶことにより、トータルのリアクタンスを容量性にできる。一方、高調波短絡回路１６および容量性素子２７は、２Ｆｃ近傍では高調波短絡回路１６で短絡されるため、容量性素子２７を並列接続した場合であっても短絡として表される。

この変形例は、高調波短絡回路１６を介して増幅素子１１側を見たインピーダンスＺ２が誘導性の場合に有効である。容量性素子２７を並列接続することにより、スミスチャート上にて、高調波短絡回路１６および容量性素子２７を介して増幅素子１１側を見たインピーダンスＺ２’が実軸上まで移動する。このときの２倍波である２Ｆｌから２ＦｈにおけるＺ２’は、高調波短絡回路１６で短絡されるため、実施の形態１のＺ２と同様にほぼ短絡点に集まる。

図１０に示した構成は、図２の高調波短絡回路１６を介して増幅素子１１側を見たインピーダンスＺ２が容量性の場合に有効であるのに対し、図１６に示した構成は、Ｚ２が誘導性の場合に有効である。容量性素子２７を付加し、Ｚ２を実軸上まで移動させることにより、容量性素子２７を介して増幅素子１１側を見たインピーダンスＺ２’の実数部を高くでき、図１１に示したものと同様に、より広帯域化が図れる。

実施の形態３．
本実施の形態について、主に実施の形態１との差異を、図１８および図１９を用いて説明する。

＊＊＊構成の説明＊＊＊
図１８を参照して、本実施の形態に係る増幅器である高効率増幅器１０の構成を説明する。

高効率増幅器１０は、実施の形態１と同様の構成要素のほか、高周波接地用キャパシタ１９に並列に接続された、抵抗２９と高周波接地用キャパシタ１９の容量よりも大きい容量を持つ低周波接地用キャパシタ３０との直列回路をさらに備えている。

以下、本実施の形態に係る高効率増幅器１０の構成について詳しく説明する。

本実施の形態では、第一の伝送線路１７の他端を高周波的に接地するための高周波接地用キャパシタ１９に、金ワイヤ２８および金ワイヤ３１を介して抵抗２９と低周波接地用キャパシタ３０とを接続している。これらの金ワイヤ２８および金ワイヤ３１の長さは、基本波の周波数帯で無視できる長さに選ばれており、高周波接地用キャパシタ１９に、抵抗２９と低周波接地用キャパシタ３０との直列回路を並列に接続した構成が実現されている。低周波接地用キャパシタ３０の容量値は、基本波よりも十分低い低周波帯でもインピーダンスが十分低くなるように、高周波接地用キャパシタ１９の容量値に比べて１桁以上大きな値に選ばれている。

＊＊＊動作の説明＊＊＊
図１９を参照して、本実施の形態に係る高効率増幅器１０の動作を説明する。高効率増幅器１０の動作は、本実施の形態に係る増幅方法に相当する。

図１９は、高調波短絡回路１６および抵抗２９等の簡略化した等価回路を示している。図１９の（ａ）は、基本波Ｆｃ近傍の等価回路を示している。図１９の（ｂ）は、基本波の２倍の周波数２Ｆｃ近傍の等価回路を示している。図１９の（ｃ）は、低周波近傍の等価回路を示している。高調波短絡回路１６および抵抗２９等は、実施の形態１と同様に、Ｆｃ近傍ではインダクタＬ０として、２Ｆｃ近傍では短絡として表される。一方、低周波帯では第一の伝送線路１７の長さが波長に比べて無視でき、また、高周波接地用キャパシタ１９のインピーダンスが十分高く、かつ、低周波接地用キャパシタ３０のインピーダンスが十分低い値に選ばれることから、高調波短絡回路１６および抵抗２９等は、抵抗Ｒのみとして表される。

このため、低周波発振、および、回路の不安定動作の原因となる増幅素子１１から発生する低周波帯の不要波を抵抗２９で吸収させることができ、高効率増幅器１０の安定化を図ることができる。実施の形態１および実施の形態２では、安定化を図るためには、安定化回路を新たに追加する必要があるが、本実施の形態では、高調波短絡回路１６に安定化の機能を持たせることで、小形で広帯域な高効率増幅器１０を得ることができる。

＊＊＊実施の形態の効果の説明＊＊＊
本実施の形態では、高調波短絡回路１６が有する第一の伝送線路１７の他端を高周波的に接地するための高周波接地用キャパシタ１９に、抵抗２９と高周波接地用キャパシタ１９よりも１桁以上容量が大きい低周波接地用キャパシタ３０との直列回路を並列に接続している。これにより、増幅素子１１で発生する低周波帯の不要波を吸収することができ、高効率および広帯域性能を維持しつつ、高効率増幅器１０の安定化を図ることができる。

実施の形態４．
本実施の形態について、主に実施の形態２との差異を、図２０から図２４を用いて説明する。

＊＊＊構成の説明＊＊＊
図２０を参照して、本実施の形態に係る増幅器である高効率増幅器１０の構成を説明する。

高効率増幅器１０は、実施の形態１の高調波短絡回路１６とは構成の異なる高調波短絡回路３２を備えている。

高調波短絡回路３２は、それぞれ基本波の１／８波長と同じ長さを持つ第一の伝送線路３３と第二の伝送線路３４とを有している。第一の伝送線路３３の一端は、増幅素子１１に接続されている。第一の伝送線路３３の他端は、開放されている。第二の伝送線路３４は、第一の伝送線路３３に対して隙間を空けて平行に配置されている。第二の伝送線路３４の両端は、開放されている。

なお、本実施の形態では、高調波短絡回路３２が増幅素子１１と出力整合回路１３との間に接続されているが、高調波短絡回路３２は、増幅素子１１と入力整合回路１２との間に接続されていてもよい。あるいは、増幅素子１１と出力整合回路１３との間に接続された高調波短絡回路３２とは別に、同様の構成の高調波短絡回路が、増幅素子１１と入力整合回路１２との間に接続されていてもよい。すなわち、高調波短絡回路３２は、増幅素子１１の出力端子に接続されてもよいし、増幅素子１１の入力端子に接続されてもよいし、増幅素子１１の両端子に接続されてもよい。

高調波短絡回路３２は、高効率増幅器１０だけでなく、逓倍器、検波器、その他のマイクロ波コンポーネントまたはミリ波コンポーネント、あるいは、その他の高周波半導体装置といった様々な半導体装置に適用できる。具体例として、高調波短絡回路３２が検波器に適用される場合、増幅素子１１がダイオードに置き換えられ、そのダイオードと出力整合回路１３または入力整合回路１２との間に高調波短絡回路３２が接続される。

本実施の形態において、誘導性素子２４は、実施の形態２と同様に、高調波短絡回路３２を介して増幅素子１１を見たインピーダンスの虚数部を基本波において打ち消すインダクタンスを持っている。

以下、本実施の形態に係る高効率増幅器１０の構成について詳しく説明する。

高調波短絡回路３２は、一端が増幅素子１１の出力端子に接続され、他端が開放された第一の伝送線路３３と、第一の伝送線路３３と間隔をおいて平行に配置された第二の伝送線路３４とを有している。第二の伝送線路３４の両端は、開放されている。第一の伝送線路３３および第二の伝送線路３４の長さは、基本波で１／８波長に選ばれている。

なお、高調波短絡回路３２が増幅素子１１と入力整合回路１２との間に設けられる場合は、第一の伝送線路３３の一端が増幅素子１１の入力端子に接続されることになる。

誘導性素子２４の一端は、増幅素子１１の出力端子に接続されている。誘導性素子２４の他端は、金ワイヤ２５および高周波接地用キャパシタ２６を介して高周波的に接地されている。誘導性素子２４は、前述したようなインダクタンスを持っている素子であれば、任意の素子でよいが、本実施の形態では、基本波で１／４波長よりも短い伝送線路である。

＊＊＊動作の説明＊＊＊
図２１から図２４を参照して、本実施の形態に係る高効率増幅器１０の動作を説明する。高効率増幅器１０の動作は、本実施の形態に係る増幅方法に相当する。

図２１は、高効率増幅器１０の出力側の等価回路を示している。この回路は、一端開放の結合線路からなる高調波短絡回路３２に誘導性素子２４を並列接続したものとして表される。

図２２は、高調波短絡回路３２および誘導性素子２４の簡略化した等価回路を示している。図２２の（ａ）は、基本波Ｆｃ近傍の等価回路を示している。図２２の（ｂ）は、基本波の２倍の周波数２Ｆｃ近傍の等価回路を示している。高調波短絡回路３２の長さを基本波の１／８波長に選ぶことにより、基本波では第一の伝送線路３３と第二の伝送線路３４との結合が非常に小さくなる。このため、高調波短絡回路３２は、ほぼ一端開放の長さ１／８波長を有する第一の伝送線路３３とみなすことができ、Ｆｃ近傍ではキャパシタＣ０として表される。したがって、高調波短絡回路３２および誘導性素子２４は、Ｆｃ近傍では高調波短絡回路３２に起因するキャパシタＣ０と、誘導性素子２４に起因するインダクタＬとの並列回路で表される。なお、このキャパシタＣ０の容量値は比較例で示した１／８波長の先端開放線路に起因するキャパシタの容量値よりも小さな値となる。一方、２Ｆｃ近傍では高調波短絡回路３２の長さが１／４波長となるため、第一の伝送線路３３と第二の伝送線路３４との結合が密になり、高調波短絡回路３２は、第一の伝送線路３３と第二の伝送線路３４とからなる１個の先端開放の結合線路とみなすことができ、短絡として表される。

このような結合線路の特性インピーダンスは、第一の伝送線路３３と第二の伝送線路３４との線路幅および第一の伝送線路３３と第二の伝送線路３４との間隔で決まり、これらの線路幅および間隔を選ぶことにより、所望の値に設定できる。例えば、第一の伝送線路３３と第二の伝送線路３４とを、誘電体基板２２として０．６３５ｍｍ厚のアルミナ基板上にマイクロストリップ線路で形成した場合、第一の伝送線路３３と第二の伝送線路３４との線路幅を０．１ｍｍ、間隔を０．０７ｍｍに選ぶことにより、高調波短絡回路３２の特性インピーダンスを５０Ωに設定できる。間隔を広くすることにより、特性インピーダンスは低くなる。

本実施の形態は、高調波短絡回路３２を含む増幅素子１１側を見たインピーダンスＺ２が容量性の場合に有効である。誘導性素子２４のインダクタンス値は、基本波の中心周波数Ｆｃで高調波短絡回路３２に起因するキャパシタンス値を打ち消すような値に選ばれる。これにより、高調波短絡回路３２および誘導性素子２４を介して増幅素子１１側を見たインピーダンスＺ２’が高調波短絡回路３２の影響により、増幅素子１１のインピーダンスＺ１よりも低くなるのを防ぐことができる。すなわち、基本波の中心周波数ＦｃにおけるＺ２’の実数部とＺ１の実数部とを等しくできる。しかし、高調波短絡回路３２に起因するキャパシタＣ０の容量値は比較例で示した１／８波長の先端開放線路に起因するキャパシタの容量値よりも小さな値となる。したがって、これらのキャパシタを打ち消すための誘導性素子２４のインダクタンス値は高調波短絡回路３２を用いる方が大きくなる。このため、誘導性素子２４と高調波短絡回路３２とで形成される並列回路のインピーダンスとしては中心周波数Ｆｃ近傍の周波数ＦｌからＦｈにおいても高いインピーダンスが得られる。このときの２倍波である２Ｆｌから２ＦｈにおけるＺ２’は、高調波短絡回路３２で短絡されるため、実施の形態２のものと同様にほぼ短絡点に集まる。このように、本実施の形態では、高効率化を実現しつつ、増幅素子１１のインピーダンスに与える影響を小さくできるため、図７に示した比較例のものより広帯域化が図れる。

図２３および図２４は、高効率増幅器１０の出力リターンロスの計算例を示している。ここでは、増幅素子１１の抵抗Ｒｄｓの抵抗値を３０Ω、キャパシタＣｄｓの容量値を１ｐＦとし、高調波短絡回路３２の特性インピーダンスＺ０を５０Ωとしている。また、基本波の周波数Ｆｃを４ＧＨｚとし、出力整合回路１３を１個の伝送線路のみで構成することを前提に、伝送線路の特性インピーダンスＺ０を２５Ω、長さＬを１／２．７波長に選んである。また、高調波短絡回路３２に起因するキャパシタＣ０を打ち消すための誘導性素子２４のインダクタンス値を３ｎＨに選んでいる。この結果、４ＧＨｚを中心に帯域３３０ＭＨｚにわたってリターンロス２０ｄＢ以上の計算結果が得られ、図８に示した比較例の３００ＭＨｚに比べて１割ほど広帯域化が図れている。

＊＊＊実施の形態の効果の説明＊＊＊
本実施の形態では、第一の伝送線路３３と第二の伝送線路３４とからなる先端開放の結合線路を高調波短絡回路３２として用いることで、高効率増幅器１０の広帯域化が可能となる。

本実施の形態では、高調波短絡回路３２を第一の伝送線路３３と第二の伝送線路３４とからなる長さ１／８波長の先端開放結合線路とみなすことができ、この高調波短絡回路３２を２倍波で短絡、基本波で等価的なキャパシタとみなすことができる。この１／８波長の先端開放結合線路は、同一の特性インピーダンスを有する１／８波長の先端開放線路と比較した場合、２倍の周波数ではほぼ同等の特性を有しつつ、基本波で等価的な容量性成分を小さくすることができる。よって、従来の高調波短絡回路に並列接続されるインダクタよりも大きなインダクタンスを持つ誘導性素子２４を採用することができる。この場合でも高調波短絡回路３２と誘導性素子２４とで並列共振回路が形成されるが、誘導性素子２４のインダクタンスが大きく、容量性成分が小さい場合、並列共振回路の高インピーダンスが得られる帯域幅が広がる。このため、基本波における高調波短絡回路３２の影響を広帯域にわたって低減でき、広帯域化が図れる。

また、誘導性素子２４および高調波短絡回路３２を含む増幅素子１１側を見たインピーダンスＺ２’の実数部がスミスチャートの実軸上となるような誘導性素子２４のインダクタンス値を選ぶことにより、図１３に示したようにＺ２’の実数部が最も高くなり、図１５と同程度のさらなる広帯域化が図れる。

さらに、本実施の形態では、実施の形態２における、第一の伝送線路１７の他端を高周波的に接地するための金ワイヤ１８および高周波接地用キャパシタ１９と、第二の伝送線路２０の一端を接地するためのスルーホール２１とが不要になるため、高効率増幅器１０を安価にできる。すなわち、高調波短絡回路３２は、実施の形態２の高調波短絡回路１６と比べて、第一の伝送線路３３の他端および第二の伝送線路３４の一端を接地する必要がなく、高効率増幅器１０の低価格化が図れる。

＊＊＊他の構成＊＊＊
本実施の形態の変形例について、主に本実施の形態との差異を、図２５を用いて説明する。

図２５を参照して、本実施の形態の変形例に係る高効率増幅器１０の構成を説明する。

高効率増幅器１０は、誘導性素子２４の代わりに、高調波短絡回路３２に並列に接続された容量性素子２７を備えている。

容量性素子２７の一端は、増幅素子１１に接続されている。容量性素子２７の他端は、開放されている。

この変形例において、容量性素子２７は、実施の形態２の変形例と同様に、高調波短絡回路３２を介して増幅素子１１を見たインピーダンスの虚数部を基本波において打ち消すキャパシタンスを持っている。

以下、本実施の形態の変形例に係る高効率増幅器１０の構成について詳しく説明する。

容量性素子２７の一端は、増幅素子１１の出力端子に接続されている。容量性素子２７の他端は、開放されている。容量性素子２７は、前述したようなキャパシタンスを持っている素子であれば、任意の素子でよいが、この変形例では、基本波で１／４波長よりも短い伝送線路である。

本実施の形態は、高調波短絡回路３２を含む増幅素子１１側を見たインピーダンスＺ２が誘導性の場合に有効である。図示していないが、パッケージに収納された増幅素子１１の場合、パッケージに起因するインダクタＬｓが存在する。このため、増幅素子１１は、抵抗ＲｄｓとキャパシタＣｄｓとの並列回路に、直列にインダクタＬｓが接続された等価回路として表される。周波数が高くなるに従い、インダクタＬｓの影響が顕著になり、増幅素子１１のインピーダンスＺ１は誘導性となる。高調波短絡回路３２に起因する容量性成分で、増幅素子１１のインピーダンスＺ１の誘導性成分をある程度打ち消すことができるものの、完全に打ち消すことができない場合がある。このような場合、高調波短絡回路３２を含む増幅素子１１側を見たインピーダンスＺ２が誘導性となるが、容量性素子２７を接続することで増幅素子１１のインピーダンスＺ１の誘導性成分を打ち消すことができる。容量性素子２７の容量値は、スミスチャート上にて、高調波短絡回路３２および容量性素子２７を介して増幅素子１１側を見たインピーダンスＺ２’が実軸上まで移動するような値に選ばれる。これにより、Ｚ２’の実数部がＺ２の実数部よりも高くなる。このときの２倍波である２Ｆｌから２ＦｈにおけるＺ２’は、高調波短絡回路３２で短絡されるため、実施の形態２の変形例のものと同様にほぼ短絡点に集まる。Ｚ２’の実数部を高くすることにより、Ｚ２’と負荷インピーダンスとを整合させる出力整合回路１３の実現が容易となり、広帯域化が図れる。

実施の形態５．
本実施の形態について、主に実施の形態４の変形例との差異を、図２６を用いて説明する。

図２６に示すように、容量性素子２７を省略してもよい。前述したように、高調波短絡回路３２に起因する容量性成分で、増幅素子１１のインピーダンスＺ１の誘導性成分をある程度打ち消すことができるため、本実施の形態では、Ｚ１の実数部をＺ２の実数部まで高くすることができる。

本実施の形態では、Ｚ２の実数部がＺ２’の実数部よりは低いものの、Ｚ１の実数部よりも高くできる。このため、高効率増幅器１０の帯域は、実施の形態４の変形例よりはやや狭くなるものの十分広帯域化できる。しかも、容量性素子２７を用いないため、高効率増幅器１０を小形化できる。

１０ 高効率増幅器、１１ 増幅素子、１２ 入力整合回路、１３ 出力整合回路、１４ 入力端子、１５ 出力端子、１６ 高調波短絡回路、１７ 第一の伝送線路、１８ 金ワイヤ、１９ 高周波接地用キャパシタ、２０ 第二の伝送線路、２１ スルーホール、２２ 誘電体基板、２３ １／８波長先端開放線路、２４ 誘導性素子、２５ 金ワイヤ、２６ 高周波接地用キャパシタ、２７ 容量性素子、２８ 金ワイヤ、２９ 抵抗、３０ 低周波接地用キャパシタ、３１ 金ワイヤ、３２ 高調波短絡回路、３３ 第一の伝送線路、３４ 第二の伝送線路。

Claims (13)

1. 信号を入出力する半導体素子と、
   インピーダンス整合を行う整合回路と、
   それぞれ基本波の１／８波長と同じ長さを持つ第一の伝送線路と第二の伝送線路とを有し、前記半導体素子と前記整合回路との間に接続され、前記第一の伝送線路の一端が前記半導体素子に接続され、前記第一の伝送線路の他端が接地され、前記第二の伝送線路が前記第一の伝送線路に対して隙間を空けて平行に配置され、前記第二の伝送線路の前記半導体素子に近い方の一端が接地され、前記第二の伝送線路の他端が開放された高調波短絡回路と
   を備える半導体装置。
2. 前記高調波短絡回路に並列に接続され、一端が前記半導体素子に接続され、他端が接地された誘導性素子をさらに備える請求項１に記載の半導体装置。
3. 前記誘導性素子は、前記高調波短絡回路を介して前記半導体素子を見たインピーダンスの虚数部を前記基本波において打ち消すインダクタンスを持つ請求項２に記載の半導体装置。
4. 前記高調波短絡回路に並列に接続され、一端が前記半導体素子に接続され、他端が開放された容量性素子をさらに備える請求項１に記載の半導体装置。
5. 前記容量性素子は、前記高調波短絡回路を介して前記半導体素子を見たインピーダンスの虚数部を前記基本波において打ち消すキャパシタンスを持つ請求項４に記載の半導体装置。
6. 前記第一の伝送線路の他端に接続された高周波接地用キャパシタと、
   前記高周波接地用キャパシタに並列に接続された、抵抗と前記高周波接地用キャパシタの容量よりも大きい容量を持つ低周波接地用キャパシタとの直列回路と
   をさらに備える請求項１から５のいずれか１項に記載の半導体装置。
7. 信号を入出力する半導体素子と、
   インピーダンス整合を行う整合回路と、
   それぞれ基本波の１／８波長と同じ長さを持つ第一の伝送線路と第二の伝送線路とを有し、前記半導体素子と前記整合回路との間に接続され、前記第一の伝送線路の一端が前記半導体素子に接続され、前記第一の伝送線路の他端が開放され、前記第二の伝送線路が前記第一の伝送線路に対して隙間を空けて平行に配置され、前記第二の伝送線路の両端が開放された高調波短絡回路と
   を備える半導体装置。
8. 前記高調波短絡回路に並列に接続され、一端が前記半導体素子に接続され、他端が接地された誘導性素子をさらに備える請求項７に記載の半導体装置。
9. 前記誘導性素子は、前記高調波短絡回路を介して前記半導体素子を見たインピーダンスの虚数部を前記基本波において打ち消すインダクタンスを持つ請求項８に記載の半導体装置。
10. 前記高調波短絡回路に並列に接続され、一端が前記半導体素子に接続され、他端が開放された容量性素子をさらに備える請求項７に記載の半導体装置。
11. 前記容量性素子は、前記高調波短絡回路を介して前記半導体素子を見たインピーダンスの虚数部を前記基本波において打ち消すキャパシタンスを持つ請求項１０に記載の半導体装置。
12. 前記半導体素子として増幅素子を備える増幅器である請求項１から１１のいずれか１項に記載の半導体装置。
13. 請求項１２に記載の半導体装置と、
    前記半導体装置により増幅された信号を処理する信号処理装置と
    を備える電子機器。

Images