JP2017534190A - 復号デバイスおよび方法、および信号送信システム - Google Patents
復号デバイスおよび方法、および信号送信システム Download PDFInfo
- Publication number
- JP2017534190A JP2017534190A JP2017505615A JP2017505615A JP2017534190A JP 2017534190 A JP2017534190 A JP 2017534190A JP 2017505615 A JP2017505615 A JP 2017505615A JP 2017505615 A JP2017505615 A JP 2017505615A JP 2017534190 A JP2017534190 A JP 2017534190A
- Authority
- JP
- Japan
- Prior art keywords
- update
- code
- code element
- codeword
- quantization range
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 163
- 230000008054 signal transmission Effects 0.000 title claims description 20
- 238000013139 quantization Methods 0.000 claims abstract description 273
- 238000012545 processing Methods 0.000 claims abstract description 223
- 239000011159 matrix material Substances 0.000 claims description 273
- 238000004891 communication Methods 0.000 claims description 23
- 238000013500 data storage Methods 0.000 claims description 19
- 230000008569 process Effects 0.000 abstract description 94
- 238000012937 correction Methods 0.000 abstract description 18
- 238000010586 diagram Methods 0.000 description 15
- 238000013507 mapping Methods 0.000 description 13
- 239000002131 composite material Substances 0.000 description 10
- 238000007689 inspection Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005284 excitation Effects 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
- H03M13/1117—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1131—Scheduling of bit node or check node processing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1131—Scheduling of bit node or check node processing
- H03M13/114—Shuffled, staggered, layered or turbo decoding schedules
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/1157—Low-density generator matrices [LDGM]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
- H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/43—Majority logic or threshold decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/615—Use of computational or mathematical techniques
- H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization
- H03M13/6591—Truncation, saturation and clamping
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1128—Judging correct decoding and iterative stopping criteria other than syndrome check and upper limit for decoding iterations
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Mathematical Analysis (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Optimization (AREA)
- Computational Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Algebra (AREA)
- Computing Systems (AREA)
- Error Detection And Correction (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Description
202 取得ユニット
204 処理ユニット
206 決定ユニット
400 復号デバイス
402 取得ユニット
404 処理ユニット
406 決定ユニット
600 復号デバイス
602 取得ユニット
604 処理ユニット
6042 変数ノード処理ユニット
6043 記憶モジュール
6044 検査ノード処理ユニット
606 決定ユニット
800 復号デバイス
802 取得ユニット
804 処理ユニット
8042 変数ノード処理ユニット
8043 記憶モジュール
8044 検査ノード処理ユニット
806 決定ユニット
Claims (16)
- 低密度パリティ検査(LDPC)符号を復号するように構成される復号デバイスであって、
第1の符号語を取得するように構成される取得ユニットであって、前記第1の符号語は、生成行列に従って、LDPC符号符号化デバイスによって生成されるとともにM個の第1の符号要素を含み、且つ、Mは正の整数である、取得ユニットと、
検査行列のn番目の行に対応するP個の第1の符号要素を取得し、前記P個の第1の符号要素に対応するP個の第1の更新値を取得し、前記P個の第1の更新値に従って、前記P個の第1の符号要素に対応するP個の第2の更新値を得て、前記P個の第2の更新値の各第2の更新値が符号要素量子化範囲を超えるかどうかを決定し、前記P個の第2の更新値のa番目の第2の更新値が前記符号要素量子化範囲を超えると決定されたとき、前記a番目の第1の符号要素を更新されないままにし、前記P個の第2の更新値のb番目の第2の更新値が前記符号要素量子化範囲を超えないと決定されたとき、前記b番目の第2の更新値を使用することによって、前記b番目の第1の符号要素を更新し、前述の更新操作に従って、前記検査行列の前記n番目の行に対応するP個の第2の符号要素を得て、前記検査行列の前記n番目の行に対応する前記P個の第2の符号要素に従って、第2の符号語を生成するように構成される処理ユニットであって、前記検査行列は、前記生成行列に対応するとともにN個の行を含み、1≦n≦N、P≦M、1≦a≦P、1≦b≦Pであり、且つ、各第2の更新値は、各第1の更新値および対応する第1の符号要素の合計である、処理ユニットと、
前記第2の符号語を取得するとともに、前記第2の符号語が成功裏に復号されたかどうかを決定するように構成される、決定ユニットとを含む、復号デバイス。 - 前記P個の第2の更新値の各第2の更新値が符号要素量子化範囲を超えるかどうかを決定することは、
前記P個の第2の更新値の各第2の更新値が前記符号要素量子化範囲を超えるかどうかを順次決定することを含む、請求項1に記載の復号デバイス。 - 前記取得ユニット、前記処理ユニットおよび前記決定ユニットのそれぞれは回路によって形成される、請求項1または2に記載の復号デバイス。
- 前記処理ユニットは、記憶モジュールを含み、
前記記憶モジュールは、前記P個の第1の符号要素を記憶するように構成されるとともに、前記P個の第2の更新値を記憶するようにさらに構成され、
前記処理ユニットは、前記P個の第2の更新値の前記a番目の第2の更新値が前記符号要素量子化範囲を超えると決定するとき、前記記憶モジュール内に記憶された前記a番目の第1の符号要素を読み出し、
前記処理ユニットは、前記P個の第2の更新値の前記b番目の第2の更新値が前記符号要素量子化範囲を超えないと決定するとき、前記b番目の第1の符号要素を更新するために、前記記憶モジュール内に記憶された前記b番目の第2の更新値を読み出す、請求項1乃至3のいずれか1項に記載の復号デバイス。 - 低密度パリティ検査(LDPC)符号を復号するように構成される復号デバイスであって、
第1の符号語を取得するように構成される取得ユニットであって、前記第1の符号語は、生成行列に従って、LDPC符号符号化デバイスによって生成されるとともにM個の第1の符号要素を含み、且つ、Mは正の整数である、取得ユニットと、
検査行列のn番目の行に対応するP個の第1の符号要素を取得し、前記P個の第1の符号要素に対応するP個の第1の更新値を取得し、前記P個の第1の更新値に従って、前記P個の第1の符号要素に対応するP個の第2の更新値を得て、前記P個の第2の更新値の各第2の更新値が符号要素量子化範囲を超えるかどうかを決定し、前記P個の第2の更新値のa番目の第2の更新値が前記符号要素量子化範囲を超えると決定されたとき、前記P個の第1の符号要素を更新されないままにし、前記P個の第2の更新値の各第2の更新値が前記符号要素量子化範囲を超えないと決定されたとき、前記P個の第2の更新値を使用することによって、前記P個の第1の符号要素を更新し、前述の更新操作に従って、前記検査行列の前記n番目の行に対応するP個の第2の符号要素を得て、前記P個の第2の符号要素に従って、第2の符号語を生成するように構成される処理ユニットであって、前記検査行列は、前記生成行列に対応するとともにN個の行を含み、1≦n≦N、P≦M、1≦a≦P、1≦b≦Pであり、且つ、各第2の更新値は、各第1の更新値および対応する第1の符号要素の合計である、処理ユニットと、
前記第2の符号語を取得するとともに、前記第2の符号語が成功裏に復号されたかどうかを決定するように構成される、決定ユニットとを含む、復号デバイス。 - 前記P個の第2の更新値の各第2の更新値が符号要素量子化範囲を超えるかどうかを決定することは、
前記P個の第2の更新値の各第2の更新値が前記符号要素量子化範囲を超えるかどうかを順次決定することを含む、請求項5に記載の復号デバイス。 - 前記取得ユニット、前記処理ユニットおよび前記決定ユニットのそれぞれは回路によって形成される、請求項5または6に記載の復号デバイス。
- 前記処理ユニットは、記憶モジュールを含み、
前記記憶モジュールは、前記P個の第1の符号要素を記憶するように構成されるとともに、前記P個の第2の更新値を記憶するようにさらに構成され、
前記処理ユニットは、前記P個の第2の更新値の前記a番目の第2の更新値が前記符号要素量子化範囲を超えると決定するとき、前記記憶モジュール内に記憶された前記P個の第1の符号要素を読み出し、
前記処理ユニットは、前記P個の第2の更新値の各第2の更新値が前記符号要素量子化範囲を超えないと決定するとき、前記P個の第1の符号要素を更新するために、前記記憶モジュール内に記憶された前記P個の第2の更新値を読み出す、請求項5乃至7のいずれか1項に記載の復号デバイス。 - 低密度パリティ検査(LDPC)符号を復号するために使用される復号方法であって、
第1の符号語を取得するステップであって、前記第1の符号語は、生成行列に従って、LDPC符号符号化デバイスによって生成されるとともにM個の第1の符号要素を含み、且つ、Mは正の整数である、ステップと、
検査行列のn番目の行に対応するP個の第1の符号要素を取得し、前記P個の第1の符号要素に対応するP個の第1の更新値を取得し、前記P個の第1の更新値に従って、前記P個の第1の符号要素に対応するP個の第2の更新値を得て、前記P個の第2の更新値の各第2の更新値が符号要素量子化範囲を超えるかどうかを決定し、前記P個の第2の更新値のa番目の第2の更新値が前記符号要素量子化範囲を超えると決定されたとき、前記a番目の第1の符号要素を更新されないままにし、前記P個の第2の更新値のb番目の第2の更新値が前記符号要素量子化範囲を超えないと決定されたとき、前記b番目の第2の更新値を使用することによって、前記b番目の第1の符号要素を更新し、前述の更新操作に従って、前記検査行列の前記n番目の行に対応するP個の第2の符号要素を得て、前記検査行列の前記n番目の行に対応する前記P個の第2の符号要素に従って、第2の符号語を生成するステップであって、前記検査行列は、前記生成行列に対応するとともにN個の行を含み、1≦n≦N、P≦M、1≦a≦P、1≦b≦Pであり、且つ、各第2の更新値は、各第1の更新値および対応する第1の符号要素の合計である、ステップと、
前記第2の符号語が成功裏に復号されたかどうかを決定ステップとを含む、復号方法。 - 前記P個の第2の更新値の各第2の更新値が符号要素量子化範囲を超えるかどうかを決定する前記ステップは、
前記P個の第2の更新値の各第2の更新値が前記符号要素量子化範囲を超えるかどうかを順次決定するステップを含む、請求項9に記載の復号方法。 - 低密度パリティ検査(LDPC)符号を復号するために使用される復号方法であって、
第1の符号語を取得するステップであって、前記第1の符号語は、生成行列に従って、LDPC符号符号化デバイスによって生成されるとともにM個の第1の符号要素を含み、且つ、Mは正の整数である、ステップと、
検査行列のn番目の行に対応するP個の第1の符号要素を取得し、前記P個の第1の符号要素に対応するP個の第1の更新値を取得し、前記P個の第1の更新値に従って、前記P個の第1の符号要素に対応するP個の第2の更新値を得て、前記P個の第2の更新値の各第2の更新値が符号要素量子化範囲を超えるかどうかを決定し、前記P個の第2の更新値のa番目の第2の更新値が前記符号要素量子化範囲を超えると決定されたとき、前記P個の第1の符号要素を更新されないままにし、前記P個の第2の更新値の各第2の更新値が前記符号要素量子化範囲を超えないと決定されたとき、前記P個の第2の更新値を使用することによって、前記P個の第1の符号要素を更新し、前述の更新操作に従って、前記検査行列の前記n番目の行に対応するP個の第2の符号要素を得て、前記P個の第2の符号要素に従って、第2の符号語を生成するステップであって、前記検査行列は、前記生成行列に対応するとともにN個の行を含み、1≦n≦N、P≦M、1≦a≦P、1≦b≦Pであり、且つ、各第2の更新値は、各第1の更新値および対応する第1の符号要素の合計である、ステップと、
前記第2の符号語が成功裏に復号されたかどうかを決定するステップとを含む、復号方法。 - 前記P個の第2の更新値の各第2の更新値が符号要素量子化範囲を超えるかどうかを決定する前記ステップは、
前記P個の第2の更新値の各第2の更新値が前記符号要素量子化範囲を超えるかどうかを順次決定するステップを含む、請求項11に記載の復号方法。 - LDPC符号符号化デバイスと請求項1乃至4のいずれか1項に記載の前記復号デバイスとを含む信号送信システムであって、
前記LDPC符号符号化デバイスは、生成行列に従って、第1の符号語を生成し、通信チャネルを介して、前記第1の符号語を前記復号デバイスに送信するように構成される、信号送信システム。 - LDPC符号符号化デバイスと請求項5乃至8のいずれか1項に記載の前記復号デバイスとを含む信号送信システムであって、
前記LDPC符号符号化デバイスは、生成行列に従って、第1の符号語を生成し、通信チャネルを介して、前記第1の符号語を前記復号デバイスに送信するように構成される、信号送信システム。 - LDPC符号符号化デバイス、請求項1乃至4のいずれか1項に記載の前記復号デバイスおよび記憶媒体を含むデータ記憶システムであって、
前記LDPC符号符号化デバイスは、生成行列に従って、第1の符号語を生成して、前記記憶媒体内に前記第1の符号語を記憶するように構成され、且つ、前記復号デバイスは、前記記憶媒体から前記第1の符号語を取得するように構成される、データ記憶システム。 - LDPC符号符号化デバイス、請求項5乃至8のいずれか1項に記載の前記復号デバイスおよび記憶媒体を含むデータ記憶システムであって、
前記LDPC符号符号化デバイスは、生成行列に従って、第1の符号語を生成して、前記記憶媒体内に前記第1の符号語を記憶するように構成され、且つ、前記復号デバイスは、前記記憶媒体から前記第1の符号語を取得するように構成される、データ記憶システム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNPCT/CN2015/091887 | 2015-10-13 | ||
CN2015091887 | 2015-10-13 | ||
PCT/CN2015/097284 WO2017063263A1 (zh) | 2015-10-13 | 2015-12-14 | 译码设备、方法及信号传输系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017534190A true JP2017534190A (ja) | 2017-11-16 |
JP6426272B2 JP6426272B2 (ja) | 2018-11-21 |
Family
ID=58518218
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017505615A Active JP6426272B2 (ja) | 2015-10-13 | 2015-12-14 | 復号デバイスおよび方法、および信号送信システム |
Country Status (12)
Country | Link |
---|---|
US (1) | US10447300B2 (ja) |
EP (1) | EP3211798B1 (ja) |
JP (1) | JP6426272B2 (ja) |
KR (2) | KR102027354B1 (ja) |
CN (2) | CN110289863B (ja) |
AU (2) | AU2015400311B2 (ja) |
BR (1) | BR112017000548B1 (ja) |
CA (1) | CA2953609C (ja) |
MX (1) | MX358246B (ja) |
RU (2) | RU2639687C1 (ja) |
SG (2) | SG11201700048PA (ja) |
WO (1) | WO2017063263A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111817728B (zh) * | 2020-08-03 | 2022-03-01 | 华中科技大学 | 一种基于硬件实现ldpc编译码的仿真系统及其工作方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3815557B2 (ja) * | 2002-08-27 | 2006-08-30 | ソニー株式会社 | 符号化装置及び符号化方法、並びに復号装置及び復号方法 |
US20070210941A1 (en) * | 2006-02-22 | 2007-09-13 | Samsung Electronics Co., Ltd. | Apparatus and method for receiving signal in a communication system |
JP2010009719A (ja) * | 2008-06-30 | 2010-01-14 | Fujitsu Ltd | 復号器及び記録再生装置 |
JP2010278912A (ja) * | 2009-05-29 | 2010-12-09 | Sony Corp | 受信装置、受信方法、およびプログラム、並びに受信システム |
US20130061114A1 (en) * | 2011-09-02 | 2013-03-07 | Samsung Electronics Co., Ltd. | Freezing-based ldpc decoder and method |
JP5556570B2 (ja) * | 2010-10-13 | 2014-07-23 | 富士通株式会社 | 信号処理回路及び受信装置 |
Family Cites Families (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1802133A3 (en) * | 1995-03-15 | 2008-11-12 | Kabushiki Kaisha Toshiba | Moving picture coding and/or decoding systems |
US6240538B1 (en) * | 1998-09-10 | 2001-05-29 | Ericsson Inc. | Method and apparatus for errors and erasures decoding |
DE19907729C2 (de) * | 1999-02-23 | 2001-02-22 | Fraunhofer Ges Forschung | Verfahren und Vorrichtung zum Erzeugen eines Datenstroms aus Codeworten variabler Länge und Verfahren und Vorrichtung zum Lesen eines Datenstroms aus Codeworten variabler Länge |
US7673223B2 (en) * | 2001-06-15 | 2010-03-02 | Qualcomm Incorporated | Node processors for use in parity check decoders |
US6938196B2 (en) * | 2001-06-15 | 2005-08-30 | Flarion Technologies, Inc. | Node processors for use in parity check decoders |
WO2003021440A1 (en) * | 2001-09-01 | 2003-03-13 | Bermai, Inc. | Decoding architecture for low density parity check codes |
KR100987658B1 (ko) * | 2002-06-20 | 2010-10-13 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 직류 제어를 위한 안정된 디스패리티 채널코드 |
US7178080B2 (en) | 2002-08-15 | 2007-02-13 | Texas Instruments Incorporated | Hardware-efficient low density parity check code for digital communications |
US7346832B2 (en) | 2004-07-21 | 2008-03-18 | Qualcomm Incorporated | LDPC encoding methods and apparatus |
US7127659B2 (en) | 2004-08-02 | 2006-10-24 | Qualcomm Incorporated | Memory efficient LDPC decoding methods and apparatus |
US7441178B2 (en) | 2005-02-24 | 2008-10-21 | Keyeye Communications | Low complexity decoding of low density parity check codes |
JP4595650B2 (ja) | 2005-04-25 | 2010-12-08 | ソニー株式会社 | 復号装置および復号方法 |
US7761768B2 (en) * | 2005-06-24 | 2010-07-20 | Intel Corporation | Techniques for reconfigurable decoder for a wireless system |
US7129862B1 (en) * | 2005-07-29 | 2006-10-31 | Texas Instruments Incorporated | Decoding bit streams encoded according to variable length codes |
US7774689B2 (en) * | 2006-03-17 | 2010-08-10 | Industrial Technology Research Institute | Encoding and decoding methods and systems |
CN101064591B (zh) | 2006-04-24 | 2010-05-12 | 中兴通讯股份有限公司 | 低密度奇偶校验码的译码方法及其校验节点更新电路 |
CN100499378C (zh) | 2006-05-26 | 2009-06-10 | 清华大学 | 采用可变范围均匀量化的低密度奇偶校验码译码方法 |
US7613981B2 (en) * | 2006-10-06 | 2009-11-03 | Freescale Semiconductor, Inc. | System and method for reducing power consumption in a low-density parity-check (LDPC) decoder |
CN1996764A (zh) | 2007-01-10 | 2007-07-11 | 北京航空航天大学 | 基于奇偶校验矩阵的ldpc码的译码方法及译码器 |
CN101047387B (zh) * | 2007-03-23 | 2010-06-09 | 北京大学 | 一种多码率兼容ldpc码的构造方法及其译码器 |
US8291292B1 (en) * | 2008-01-09 | 2012-10-16 | Marvell International Ltd. | Optimizing error floor performance of finite-precision layered decoders of low-density parity-check (LDPC) codes |
JP4572937B2 (ja) | 2008-01-23 | 2010-11-04 | ソニー株式会社 | 復号装置および方法、プログラム、並びに記録媒体 |
US8313029B2 (en) * | 2008-01-31 | 2012-11-20 | Seiko Epson Corporation | Apparatus and methods for decoding images |
KR101398212B1 (ko) * | 2008-03-18 | 2014-05-26 | 삼성전자주식회사 | 메모리 장치 및 인코딩/디코딩 방법 |
US8291283B1 (en) * | 2008-06-06 | 2012-10-16 | Marvell International Ltd. | Layered quasi-cyclic LDPC decoder with reduced-complexity circular shifter |
US8442021B2 (en) * | 2008-11-07 | 2013-05-14 | Motorola Mobility Llc | Radio link performance prediction in wireless communication terminal |
CN101741396B (zh) * | 2008-11-19 | 2013-03-13 | 华为技术有限公司 | 可变码长ldpc码编码或译码的方法与装置及编码器和译码器 |
CN101807928B (zh) * | 2009-02-13 | 2013-06-05 | 瑞昱半导体股份有限公司 | 记录控制器及奇偶校验码译码器 |
KR20100110662A (ko) * | 2009-04-03 | 2010-10-13 | 아주대학교산학협력단 | 저밀도 패러티 검사 부호의 복호 복잡도를 감소시키는 방법 및 장치 |
RU2011150914A (ru) * | 2009-05-19 | 2013-06-27 | Нокиа Корпорейшн | Способ и устройство для кодирования с переменной длиной кодового слова |
CN101854179B (zh) * | 2010-05-26 | 2012-09-05 | 厦门大学 | 一种应用于ldpc译码的5比特量化方法 |
CN102164023A (zh) | 2011-03-31 | 2011-08-24 | 复旦大学 | 自适应动态量化ldpc码译码方法 |
CN102957436B (zh) * | 2011-08-17 | 2017-11-10 | 北京泰美世纪科技有限公司 | 一种低密度奇偶校验码译码装置和译码方法 |
US8972817B2 (en) * | 2011-08-22 | 2015-03-03 | Telex Maglorie Ngatched Nkouatchah | Two low complexity decoding algorithms for LDPC codes |
CN102545913B (zh) | 2012-02-07 | 2015-05-27 | 中兴通讯股份有限公司 | 一种迭代译码方法及系统 |
US8954820B2 (en) * | 2012-02-10 | 2015-02-10 | Stec, Inc. | Reduced complexity non-binary LDPC decoding algorithm |
CN103873068A (zh) * | 2012-12-14 | 2014-06-18 | 咏传电子科技(上海)有限公司 | 低密度奇偶检查的解码方法与电子装置 |
WO2015099331A1 (en) * | 2013-12-24 | 2015-07-02 | Lg Electronics Inc. | Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals |
CN105049060B (zh) * | 2015-08-14 | 2019-07-30 | 航天恒星科技有限公司 | 一种低密度奇偶码ldpc的译码方法及装置 |
-
2015
- 2015-12-14 CN CN201910422614.1A patent/CN110289863B/zh active Active
- 2015-12-14 RU RU2017104492A patent/RU2639687C1/ru active
- 2015-12-14 RU RU2017142566A patent/RU2688276C2/ru active
- 2015-12-14 MX MX2017002213A patent/MX358246B/es active IP Right Grant
- 2015-12-14 WO PCT/CN2015/097284 patent/WO2017063263A1/zh active Application Filing
- 2015-12-14 SG SG11201700048PA patent/SG11201700048PA/en unknown
- 2015-12-14 CN CN201580081494.3A patent/CN107852175B/zh active Active
- 2015-12-14 EP EP15906145.6A patent/EP3211798B1/en active Active
- 2015-12-14 JP JP2017505615A patent/JP6426272B2/ja active Active
- 2015-12-14 SG SG10201707007QA patent/SG10201707007QA/en unknown
- 2015-12-14 BR BR112017000548-4A patent/BR112017000548B1/pt active IP Right Grant
- 2015-12-14 KR KR1020177036878A patent/KR102027354B1/ko active IP Right Grant
- 2015-12-14 CA CA2953609A patent/CA2953609C/en active Active
- 2015-12-14 KR KR1020177001722A patent/KR101813132B1/ko active IP Right Grant
- 2015-12-14 AU AU2015400311A patent/AU2015400311B2/en active Active
-
2017
- 2017-11-29 AU AU2017268580A patent/AU2017268580B2/en active Active
-
2018
- 2018-04-12 US US15/951,182 patent/US10447300B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3815557B2 (ja) * | 2002-08-27 | 2006-08-30 | ソニー株式会社 | 符号化装置及び符号化方法、並びに復号装置及び復号方法 |
US20070210941A1 (en) * | 2006-02-22 | 2007-09-13 | Samsung Electronics Co., Ltd. | Apparatus and method for receiving signal in a communication system |
JP2010009719A (ja) * | 2008-06-30 | 2010-01-14 | Fujitsu Ltd | 復号器及び記録再生装置 |
JP2010278912A (ja) * | 2009-05-29 | 2010-12-09 | Sony Corp | 受信装置、受信方法、およびプログラム、並びに受信システム |
JP5556570B2 (ja) * | 2010-10-13 | 2014-07-23 | 富士通株式会社 | 信号処理回路及び受信装置 |
US20130061114A1 (en) * | 2011-09-02 | 2013-03-07 | Samsung Electronics Co., Ltd. | Freezing-based ldpc decoder and method |
Non-Patent Citations (3)
Title |
---|
CHA-HAO CHUNG ET AL.: "Adaptive Quantization for Low-Density-Parity-Check Decoders", ISITA 2010, JPN6017048929, 20 October 2010 (2010-10-20), pages 13 - 18, XP031811518 * |
MING-QIU WANG ET AL.: "A quantization schema with negligible degradation for LDPC decoder", WIRELESS COMMUNICATIONS, NETWORKING AND INFORMATION SECURITY (WCNIS), 2010 IEEE INTERNATIONAL CONFER, JPN6014018040, 27 June 2010 (2010-06-27), pages 243 - 247, XP031727429 * |
N. KANISTRAS ET AL.: "Impact of LLR saturation and quantization on LDPC min-sum decoders", SIGNAL PROCESSING SYSTEMS (SIPS), 2010 IEEE WORKSHOP ON, JPN6014018043, 8 October 2010 (2010-10-08), pages 410 - 415, XP031792449 * |
Also Published As
Publication number | Publication date |
---|---|
EP3211798A1 (en) | 2017-08-30 |
EP3211798A4 (en) | 2018-03-14 |
KR102027354B1 (ko) | 2019-11-04 |
EP3211798B1 (en) | 2019-12-04 |
MX2017002213A (es) | 2017-09-01 |
RU2639687C1 (ru) | 2017-12-21 |
US20180234113A1 (en) | 2018-08-16 |
MX358246B (es) | 2018-08-09 |
RU2688276C2 (ru) | 2019-05-21 |
KR20170058912A (ko) | 2017-05-29 |
JP6426272B2 (ja) | 2018-11-21 |
RU2017142566A3 (ja) | 2019-02-20 |
KR20180054518A (ko) | 2018-05-24 |
BR112017000548B1 (pt) | 2023-04-11 |
CA2953609A1 (en) | 2017-04-13 |
CN107852175A (zh) | 2018-03-27 |
CN110289863A (zh) | 2019-09-27 |
CN110289863B (zh) | 2022-04-05 |
BR112017000548A2 (pt) | 2017-11-14 |
AU2015400311B2 (en) | 2017-11-02 |
SG10201707007QA (en) | 2017-09-28 |
KR101813132B1 (ko) | 2017-12-28 |
AU2017268580A1 (en) | 2017-12-21 |
AU2015400311A1 (en) | 2017-04-27 |
WO2017063263A1 (zh) | 2017-04-20 |
US10447300B2 (en) | 2019-10-15 |
RU2017142566A (ru) | 2019-02-20 |
CA2953609C (en) | 2018-01-30 |
AU2017268580B2 (en) | 2019-06-13 |
CN107852175B (zh) | 2019-05-28 |
SG11201700048PA (en) | 2017-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Hashemi et al. | Partitioned successive-cancellation list decoding of polar codes | |
EP3364542A1 (en) | Error correction coding method based on cascading of polar codes and repetition codes or multi-bit parity check codes | |
CN110545160A (zh) | 启用签名的极化编码器和解码器 | |
JP2019125910A (ja) | メモリシステム | |
US9548761B2 (en) | Coding and decoding of error correcting codes | |
US9547551B2 (en) | Memory system having an encoding processing circuit for redundant encoding process | |
Song et al. | On multiple-deletion multiple-substitution correcting codes | |
JP4602406B2 (ja) | データをエンコード及びデコードするための方法並びに装置 | |
AU2017268580B2 (en) | Decoding device and method and signal transmission system | |
KR101355988B1 (ko) | 연접 비씨에이치 부호, 복호 및 다계층 복호 회로 및 방법, 이를 이용한 플래쉬 메모리 장치의 오류 정정 회로 및 플래쉬 메모리 장치 | |
JP2020135391A (ja) | メモリシステム | |
KR101304570B1 (ko) | 패리티 체크 행렬 생성 방법, 이를 이용한 오류 정정 방법 및 장치, 오류 정정 장치용 디코더 그리고 오류 정정 장치를 포함하는 메모리 및 전자장치 | |
JP2021149286A (ja) | 学習装置 | |
RU2420870C1 (ru) | Способ кодирования-декодирования каскадной кодовой конструкции в системах передачи данных | |
JP5563125B2 (ja) | メモリアクセス装置 | |
JP2021044750A (ja) | メモリシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170315 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170315 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180313 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180606 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180925 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181024 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6426272 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |