JP2017521852A - 電子ビームの３ビームアパーチャアレイ - Google Patents

Abstract

相補型電子ビームリソグラフィ（ＣＥＢＬ）に適した複数のリソグラフィ装置及びこれを含む方法論が説明される。例において、電子ビームツールのブランカアパーチャアレイ（ＢＡＡ）が説明される。ＢＡＡは、異なるピッチの３つの別個のアパーチャアレイを含む。

Description

［関連出願への相互参照］
本願は、２０１４年６月１３日に出願された米国仮出願第６２／０１２，２１４号の利益を主張し、その内容全体は、ここに参照によって本明細書に組み込まれる。

本発明の複数の実施形態は、リソグラフィの分野、詳細には、相補型電子ビームリソグラフィ（ＣＥＢＬ）を含むリソグラフィの分野に属する。

過去数十年にわたり、集積回路における形状のスケーリングは、成長を続ける半導体産業を後押しする原動力であった。ますます微細な形状へとスケーリングすることは、半導体チップの限定された面積上において機能ユニットの密度増加を実現する。

集積回路は、一般に、導電性の超小型電子構造を含み、これらは、ビアとして当技術分野において公知である。ビアは、ビアの上の金属ラインをビアの下の金属ラインと電気的に接続するために用いられてよい。ビアは、典型的には、リソグラフィ処理によって形成される。代表的には、フォトレジスト層は、誘電層の上でスピンコーティングされてよく、フォトレジスト層は、パターニングされたマスクを通してパターニングされた化学線により露光されてよく、次に、フォトレジスト層に開口を形成すべく、露光された層が成長させられてよい。次に、フォトレジスト層の開口をエッチングマスクとして用いることによって、ビア用の開口が誘電層にエッチングされてよい。この開口は、ビア開口と称される。最後に、ビア開口は、１つ又は複数の金属又は他の導電性材料で充填され、ビアを形成してよい。

過去、ビアのサイズ及び間隔は徐々に小さくなっており、今後は、少なくともいくつかのタイプの集積回路（例えば、高度マイクロプロセッサ、チップセットコンポーネント、グラフィックチップ等）用のビアのサイズ及び間隔は、徐々に小さくなり続けると予測される。ビアのサイズの１つの測定値は、ビア開口の限界寸法である。ビアの間隔の１つの測定値は、ビアピッチである。ビアピッチは、最も近い隣接ビア間の中心間距離を表す。このようなリソグラフィ処理によって、極めて小さいビアを極めて小さいピッチでパターニングする場合、いくつかの課題が出現する。

１つのこのような課題は、ビアと上層金属ラインとの間のオーバレイ、及びビアと基本金属ラインとの間のオーバレイが、概して、ビアピッチの４分の１のオーダにある高い許容範囲で制御される必要があることである。ビアピッチは、徐々に、絶えずより小さくスケーリングするので、オーバレイの許容範囲は、リソグラフィ機器がスケーリング可能な割合よりさらに大きい割合において、ビアピッチと共にスケーリングする傾向がある。

他のこのような課題は、ビア開口の限界寸法が、概して、リソグラフィスキャナの解像性能より高速でスケーリングする傾向があることである。ビア開口の限界寸法を縮小させる縮小技術が存在する。しかしながら、縮小量は、最小ビアピッチによって、かつ光学近接補正（ＯＰＣ）が十分にニュートラルになる縮小処理能力によって制限される傾向があり、線幅粗さ（ＬＷＲ）及び／又は限界寸法均一性（ＣＤＵ）を大幅には妥協しない傾向がある。

さらに他のこのような課題は、ビア開口の限界寸法が減少すると、限界寸法量の全体的な割合を同じに維持すべく、概して、フォトレジストのＬＷＲ及び／又はＣＤＵ特性を改善する必要が生じることである。しかしながら、現在、大半のフォトレジストのＬＷＲ及び／又はＣＤＵ特性は、ビア開口の限界寸法の減少と比べると、迅速に改善してはいない。さらなるこのような課題は、極めて小さいビアピッチが、概して、極端紫外線（ＥＵＶ）リソグラフィスキャナの解像性能さえ下回る傾向があることである。結果として、一般に２つ、３つ、又はそれより多くの異なるリソグラフィマスクが用いられざるを得ないことがあり、これは、製造コストを増加させる傾向がある。ピッチが減少し続ける場合、どこかで、従来のスキャナを用いて、これらの極めて小さいピッチでビア開口をプリントすることは、複数のマスクを用いてでさえ不可能となり得る。

同じように、金属ビアに関連付けられた金属ライン構造におけるカット（すなわち、不連続部分）の製造は、同様のスケーリングの問題に直面する。

従って、リソグラフィ処理技術及び性能のエリアにおいて、改善が必要とされている。

層間絶縁（ＩＬＤ）層上に形成されるハードマスク材料層の、堆積後であってパターニング前の初期構造の断面図を示す。

ピッチ二分割によるハードマスク層のパターニング後の図１Ａの構造の断面図を示す。

ピッチ六分割を含むスペーサベースの六重パターニング（ＳＢＳＰ）処理スキームにおける断面図を示す。

ピッチ九分割を含むスペーサベースの９重パターニング（ＳＢＮＰ）処理スキームにおける断面図を示す。

電子ビームリソグラフィ装置の電子ビームカラムの模式的断面図である。

光学スキャナオーバレイが、面内グリッド歪み（ＩＰＧＤ）においてモデル化するその能力によって限定されることを模式的に示す。

本発明の一実施形態に係るオンザフライアプローチアラインメントを用いた歪みグリッド情報を模式的に示す。

本発明の一実施形態に係る、５％密度のビアパターンと対照的に、３００ｍｍウェハ上において５０％密度で一般的／従来的なレイアウトをパターニングするために転送される情報を示すサンプル計算を提供する。

本発明の一実施形態に係る、ビア、及びカット開始／停止の位置の簡略化された設計ルール位置のためのグリッドレイアウトアプローチを示す。

本発明の一実施形態に係るカットの可能な配置を示す。

本発明の一実施形態に係るラインＡ及びＢの中におけるビアのレイアウトを示す。

本発明の一実施形態に係るラインＡ−Ｅの中におけるカットのレイアウトを示す。

本発明の一実施形態に係る、その上に設けられた複数のダイ位置と、単一カラムのウェハフィールドを表す上層の破線のボックスとを有するウェハを示す。

本発明の一実施形態に係る、その上に設けられた複数のダイ位置と、単一カラムの上層にある実際のターゲットウェハフィールドと、オンザフライ補正のために増加した周辺エリアとを有するウェハを示す。

本発明の一実施形態に係る、元のターゲットエリア（内部が明るい色の太い破線））に対して、プリントされるエリア（内部が濃色の細い破線）上でのわずかなウェハ回転の効果を示す。

本発明の一実施形態に係る、前の金属被膜層の複数の鉛直金属ラインをオーバレイするものとして表される水平金属ラインの平面図を示す。

本発明の一実施形態に係る、前の金属被膜層の複数の鉛直金属ラインをオーバレイするものとして表される複数の水平金属ラインの平面図を示し、複数の金属ラインは、鉛直方向において異なる幅／ピッチで重複する。

前の金属被膜層の複数の鉛直金属ラインをオーバレイするものとして表される複数の従来の金属ラインの平面図を示す。

カットされる又は複数のターゲット位置に配置されるビアを有するライン（右）に対して、ＢＡＡのアパーチャ（左）を示し、これらのラインは、アパーチャの下でスキャンされる。

カットされる又は複数のターゲット位置に配置されるビアを有する２つのライン（右）に対して、ＢＡＡの２つの非スタッガードアパーチャ（左）を示し、これらのラインは、複数のアパーチャの下でスキャンされる。

本発明の一実施形態に係る、カットされる又は複数のターゲット位置に配置されるビアを有する複数のライン（右）に対して、ＢＡＡの複数のスタッガードアパーチャの２つのカラム（左）を示し、これらのラインは、複数のアパーチャの下でスキャンされ、スキャン方向は、矢印によって示される。

本発明の一実施形態に係る、スタッガードＢＡＡを用いてパターニングされた複数のカット（複数の水平線における不連続部分）又は複数のビア（塗りつぶされたボックス）を有する複数のライン（右）に対して、ＢＡＡの複数のスタッガードアパーチャの２つのカラム（左）を示し、スキャン方向は、矢印によって示される。

本発明の一実施形態に係る、図２１Ａに示されるタイプの金属ラインレイアウトに基づく集積回路における金属被膜層のスタックの断面図を示す。

本発明の一実施形態に係る、３つの異なるスタッガードアレイのレイアウトを有するＢＡＡの複数のアパーチャを示す。

本発明の一実施形態に係る、３つの異なるスタッガードアレイのレイアウトを有するＢＡＡの複数のアパーチャを示し、電子ビームは、複数のアレイの１つのみをカバーする。

本発明の一実施形態に係る、ビームをシフトさせる偏向部を有する電子ビームリソグラフィ装置の電子ビームカラムの模式的断面図を含む。

本発明の一実施形態に係る、ピッチ＃１、カット＃１、ピッチ＃２、カット＃２及びピッチ＃Ｎ、カット＃Ｎを有するＢＡＡ２４５０の３つ（又は最大でｎ個）のピッチのアレイを示す。

本発明の一実施形態に係る、電子ビームカラムに含まれるスリットのズームインを示す。

本発明の一実施形態に係る、３つの異なるピッチのスタッガードアレイのレイアウトを有するＢＡＡの複数のアパーチャを示し、電子ビームは、全てのアレイをカバーする。

本発明の一実施形態に係る、ＢＡＡを用いてパターニングされた複数のカット（水平線の不連続部分）又はビア（塗りつぶされたボックス）を有する複数の太線（右）に対して、ＢＡＡの３ビームスタッガードアパーチャアレイ（左）を示し、スキャン方向は、矢印によって示される。

本発明の一実施形態に係る、ＢＡＡを用いてパターニングされた複数のカット（水平線の不連続部分）又はビア（塗りつぶされたボックス）を有する複数の中太線（右）に対して、ＢＡＡの３ビームスタッガードアパーチャアレイ（左）を示し、スキャン方向は、矢印によって示される。

本発明の一実施形態に係る、ＢＡＡを用いてパターニングされた複数のカット（水平線の不連続部分）又はビア（塗りつぶされたボックス）を有する複数の細線（右）に対して、ＢＡＡの３ビームスタッガードアパーチャアレイ（左）を示し、スキャン方向は、矢印によって示される。

本発明の一実施形態に係る、ＢＡＡを用いてパターニングされた複数のカット（水平線の不連続部分）又はビア（塗りつぶされたボックス）を有する異なるサイズの複数のライン（右）に対して、ＢＡＡの３ビームスタッガードアパーチャアレイ（左）を示し、スキャン方向は、矢印によって示される。

本発明の一実施形態に係る、図２９Ａに示されるタイプの金属ラインレイアウトに基づく集積回路における金属被膜層のスタックの断面図を示す。

本発明の一実施形態に係る、ＢＡＡを用いてパターニングされた複数のカット（水平線の不連続部分）又はビア（塗りつぶされたボックス）を有する異なるサイズの複数のライン（右）に対して、ＢＡＡの３ビームスタッガードアパーチャアレイ（左）を示し、スキャン方向は、矢印によって示される。

本発明の一実施形態に係る、各ライン上において上層対応アパーチャを有する異なるピッチの３セットのラインを示す。

本発明の一実施形態に係る、１つの極太線を含む複数の異なるサイズのライン（右）、及び共通グリッド上におけるビームアパーチャアレイの鉛直ピッチレイアウト（３つのアレイ）を示す。

本発明の一実施形態に係る、複数の異なるサイズのライン（右）、及びユニバーサルカッタのピッチのアレイ（左）を示す。

本発明の一実施形態に係る、２つのライン（右）に対して参照されるように、ユニバーサルカッタ（左）の２＊ＥＰＥルールを示す。

本発明の一実施形態に係る、前の層金属被膜構造の平面図及び対応する断面図を示す。

本発明の一実施形態に係る、複数のフィンを有する非プレーナ型半導体デバイスの断面図を示す。

本発明の一実施形態に係る、図３６Ａの半導体デバイスのａ−ａ'軸に沿う平面図を示す。

本発明の一実装に係るコンピューティングデバイスを示す。

本発明の一実施形態に係る、例示的なコンピュータシステムのブロック図を示す。

本発明の１つ又は複数の実施形態を実装するインターポーザである。

本発明の一実施形態に従って構築されたコンピューティングデバイスである。

相補型電子ビームリソグラフィ（ＣＥＢＬ）に適した複数のリソグラフィ装置及びこれを含む方法論が説明される。以下の説明において、本発明の複数の実施形態を十分に理解せしめるべく、具体的なツール技術、インテグレーション及び材料の形態のような、多数の具体的な詳細が示される。本発明の複数の実施形態は、これらの具体的な詳細がなくとも、当業者であれば実施可能であることは明らかである。他の複数の例において、シングル又はデュアルダマシン処理のような周知の機能は、本発明の複数の実施形態を不必要に不明瞭にすることを避けるべく、詳細には説明されない。さらに、図示される様々な実施形態は、例示的な表現であり、必ずしも縮尺通りに示されているものではないことを理解されたい。いくつかの場合において、様々なオペレーションが、順に、本発明の理解にあたって最も有用な態様で、複数の離散オペレーションとして説明される。しかしながら、説明の順序は、これらのオペレーションが順序に依存することを必ずや示唆するものと解釈されるべきではない。詳細には、これらのオペレーションは、示される順序で実行される必要はない。

本明細書で説明される１つ又は複数の実施形態は、リソグラフィアプローチ及びツール技術を実装する場合、半導体処理の考慮を含む相補型電子ビームリソグラフィ（ＣＥＢＬ）を含む又はこれに適したこのようなアプローチ及びツール技術に関する。

相補型リソグラフィは、２つのリソグラフィ技術を連携させ、これらの強みを基にしたものであり、大量製造（ＨＶＭ）において、ロジックデバイスの重要な層を２０ｎｍ半ピッチ及びそれ未満でパターニングするコストを引き下げる。相補型リソグラフィを実装する最も費用対効果の高い方法は、光学リソグラフィを電子ビームリソグラフィ（ＥＢＬ）と組み合わせることである。集積回路（ＩＣ）設計のウェハへの転写処理は、以下の技術を伴う。すなわち、複数の単方向（厳密に単方向又は主に単方向のいずれか）のラインを予め定められたピッチでプリントする光学リソグラフィ、線密度を増加させるピッチ分割技術、及び当該ラインを「カット」するＥＢＬである。ＥＢＬは、他の重要な層、特にコンタクト及びビアホールのパターニングにも用いられる。光学リソグラフィは、他の層のパターニングに単独で用いられてよい。光学リソグラフィを補完するために用いられる場合、ＥＢＬは、ＣＥＢＬ、すなわち相補型ＥＢＬと称される。ＣＥＢＬは、ライン及びホールのカットに関する。全ての層をパターニングすることを試みないことによって、ＣＥＢＬは、高度な（より小さい）技術ノード（例えば、７ｎｍまたは５ｎｍのような、１０ｎｍ又はそれより小さい技術ノード）で、産業におけるパターニングの必要性を満たすにあたり、相補的だが不可欠な役割を果たす。ＣＥＢＬは、現在の光学リソグラフィ技術、ツール及びインフラストラクチャの用途をも拡大する。

上述されたように、ピッチ分割技術は、このようなラインをカットするＥＢＬを用いる前に、線密度を増加させるために用いられてよい。第１の例において、ピッチ二分割は、製造された格子構造の線密度を倍にするように実装されてよい。図１Ａは、層間絶縁（ＩＬＤ）層上に形成されるハードマスク材料層の、堆積後であってパターニング前の初期構造の断面図を示す。図１Ｂは、ピッチ二分割によるハードマスク層のパターニング後の図１Ａの構造の断面図を示す。

図１Ａを参照すると、初期構造１００は、層間絶縁（ＩＬＤ）層１０２上に形成されたハードマスク材料層１０４を有する。パターニングされたマスク１０６は、ハードマスク材料層１０４より上に配置される。パターニングされたマスク１０６は、ハードマスク材料層１０４上に、これらの形状（ライン）の側壁に沿って形成された複数のスペーサ１０８を有する。

図１Ｂを参照すると、ハードマスク材料層１０４は、ピッチ二分割アプローチでパターニングされる。具体的には、パターニングされたマスク１０６は、最初に除去される。複数のスペーサ１０８の結果的なパターンは、密度を倍にし、マスク１０６のピッチ又は形状を半分にしている。複数のスペーサ１０８のパターンは、図１Ｂに示されるように、例えばエッチング処理によってハードマスク材料層１０４に転写され、パターニングされたハードマスク１１０を形成する。このような一実施形態において、パターニングされたハードマスク１１０は、複数の単方向のラインを有する格子パターンを有するように形成される。パターニングされたハードマスク１１０の格子パターンは、密なピッチの格子構造であってよい。例えば、密なピッチは、従来のリソグラフィ技術では直接的に実現可能でないことがある。またさらに、示されていないが、元のピッチは、スペーサによる２回目のマスクパターニングによって４分の１にされてよい。従って、図１Ｂのパターニングされたハードマスク１１０の格子状パターンは、一定ピッチで離間し、互いに対して一定幅を有する複数のハードマスクラインを有してよい。実現される寸法は、用いられたリソグラフィ技術の限界寸法よりはるかに小さくてよい。

従って、ＣＥＢＬインテグレーションスキームの第１の部分として、ブランケット膜は、例えば、スペーサベースの二重パターニング（ＳＢＤＰ）もしくはピッチ二分割、又はスペーサベースの四重パターニング（ＳＢＱＰ）もしくはピッチ四分割を含み得るリソグラフィ及びエッチング処理を用いてパターニングされてよい。他のピッチ分割アプローチも実装され得ることを理解されたい。

例えば、図２は、ピッチ六分割を含むスペーサベースの六重パターニング（ＳＢＳＰ）処理スキームにおける断面図を示す。図２を参照すると、オペレーション（ａ）において、リソ、スリミング及びエッチング処理後の犠牲パターンＸが示される。オペレーション（ｂ）において、堆積及びエッチング後のスペーサＡ及びＢが示される。オペレーション（ｃ）において、スペーサＡ除去後のオペレーション（ｂ）のパターンが示される。オペレーション（ｄ）において、スペーサＣ堆積後のオペレーション（ｃ）のパターンが示される。オペレーション（ｅ）において、スペーサＣエッチング後のオペレーション（ｄ）のパターンが示される。オペレーション（ｆ）において、犠牲パターンＸ除去及びスペーサＢ除去後に、ピッチ／６パターンが実現される。

他の例において、図３は、ピッチ九分割を含むスペーサベースの９重パターニング（ＳＢＮＰ）処理スキームにおける断面図を示す。図３を参照すると、オペレーション（ａ）において、リソ、スリミング及びエッチング処理後の犠牲パターンＸが示される。オペレーション（ｂ）において、堆積及びエッチング後のスペーサＡ及びＢが示される。オペレーション（ｃ）において、スペーサＡ除去後のオペレーション（ｂ）のパターンが示される。オペレーション（ｄ）において、スペーサＣ及びＤの堆積及びエッチング後のオペレーション（ｃ）のパターンが示される。オペレーション（ｅ）において、スペーサＣ除去後に、ピッチ／９のパターンが実現される。

いずれの場合も、一実施形態において、本明細書で説明される相補型リソグラフィは、最初に、１９３ｎｍ浸漬リソグラフィ（１９３ｉ）のような従来技術又は最新技術のリソグラフィによって、グリッドレイアウトを製造することを含む。ピッチ分割は、グリッドレイアウトの線密度をｎ倍増加させるように実装されてよい。１９３ｉリソグラフィにｎ分割のピッチ分割を加えたグリッドレイアウト形成は、１９３ｉ＋Ｐ／ｎピッチ分割として指定されてよい。ピッチ分割されたグリッドレイアウトのパターニングは、次に、より詳細に後述されるように、電子ビーム直接書き込み（ＥＢＤＷ）「カット」を用いてパターニングされてよい。このような一実施形態において、１９３ｎｍ浸漬スケーリングは、費用対効果の高いピッチ分割により、多数の生成に拡張されてよい。相補型ＥＢＬは、格子の連続性を断ち、複数のビアをパターニングするために用いられる。

より詳細には、本明細書で説明される複数の実施形態は、集積回路の製造中における形状のパターニングに関する。一実施形態において、ＣＥＢＬは、ビア形成用の開口をパターニングするために用いられる。ビアは、ビアの上の金属ラインをビアの下の金属ラインと電気的に接続するために用いられる金属構造である。他の実施形態において、ＣＥＢＬは、金属ラインに沿って非導電性空間又は中断部分を形成するために用いられる。従来、このような中断部分は、その処理が金属ラインの部分の除去又は切り離しを含んでいたことから「カット」と称されていた。しかしながら、ダマシンアプローチにおいて、中断部分は、金属ライン軌道に沿った領域である「プラグ」と称されることがあり、これらは、製造スキームのいずれのステージにおいても実際に非金属であるが、むしろ、金属が形成され得ないように保持された領域である。しかしながら、いずれかの場合において、カット又はプラグという用語は、交換可能に用いられてよい。ビア開口及び金属ラインのカット又はプラグ形成は、一般に、集積回路のラインのバックエンド（ＢＥＯＬ）処理と称される。他の実施形態において、ＣＥＢＬは、ラインのフロントエンド（ＦＥＯＬ）処理に用いられる。例えば、（フィン寸法のような）アクティブ領域寸法及び／又は関連付けられたゲート構造のスケーリングは、本明細書で説明されるように、ＣＥＢＬ技術を用いて実行されてよい。

上述されたように、電子ビーム（ｅｂｅａｍ）リソグラフィは、集積回路製造のための形状の望ましいスケーリングを実現すべく、標準的なリソグラフィ技術を補完するように実装されてよい。電子ビームリソグラフィツールは、電子ビームリソグラフィを実行するために用いられてよい。例示的な実施形態において、図４は、電子ビームリソグラフィ装置の電子ビームカラムの模式的断面図である。

図４を参照すると、電子ビームカラム４００は、電子のビーム４０４を提供する電子ソース４０２を含む。電子のビーム４０４は、制限アパーチャ４０６を通過し、その後、高アスペクト比照明光学系４０８を通過する。出射したビーム４１０は、次にスリット４１２を通過し、例えば、磁気レンズたり得るスリムレンズ４１４によって制御されてよい。最終的に、ビーム４０４は、成形アパーチャ４１６（１次元（１−Ｄ）成形アパーチャであってよい）を通過し、次にブランカアパーチャアレイ（ＢＡＡ）４１８を通過する。ＢＡＡ４１８は、シリコンの薄型スライスに形成される開口のような物理的な複数のアパーチャを内含する。ＢＡＡ４１８の一部のみが、所与の時間、電子ビームに露光される場合があってよい。あるいは、又はこれと共に、ＢＡＡ４１８を通過する電子ビーム４０４の部分４２０のみが、最終アパーチャ４２２を通過し（例えば、ビーム部分４２１がブロックされるものとして示される）、場合によっては、ステージフィードバック偏向部４２４を通過することが可能とされる。

再び図４を参照すると、結果的な電子ビーム４２６は、最終的に、ＩＣ製造に用いられるシリコンウェハのようなウェハ４３０の面上のスポット４２８として作用する。具体的には、結果的な電子ビームは、ウェハ上のフォトレジスト層に作用するが、実施形態はこれに限定されない。ステージスキャン４３２は、図４に示される矢印４３４の方向に沿って、ビーム４２６に対してウェハ４３０を移動させる。電子ビームツールは、その全体において、図４に示されるタイプの多数のカラム４００を含んでよいことを理解されたい。また、以下のいくつかの実施形態において説明されるように、電子ビームツールは、関連付けられたベースコンピュータを有してよく、各カラムは、対応するカラムコンピュータをさらに有してよい。

最新技術の電子ビームリソグラフィの１つの欠点は、高度集積回路製造のための大量製造（ＨＶＭ）環境に容易に採用可能ではないことである。今日の電子ビームツール技術及び関連する方法論は、ＨＶＭウェハ処理のスループット要件に対して、遅過ぎることを証明した。本明細書で説明される複数の実施形態は、ＨＶＭ環境において、ＥＢＬの利用を実現することに関する。詳細には、本明細書で説明される多数の実施形態は、ＥＢＬツールにおけるスループットの向上を実現し、ＨＶＭ環境におけるＥＢＬの利用を可能とする。

ＥＢＬをその現在の性能より向上させ得る複数の実施形態の７つの異なる態様が後述される。複数の実施形態の７つの別個の態様として取り上げられているが、後述される複数の実施形態は、ＨＶＭ環境のＥＢＬスループット向上を実現すべく、独立して、又は任意の適した組み合わせで用いられてよいことを理解されたい。より詳細に後述されるように、第１の態様において、電子ビームツール上で電子ビームパターニングを受けるウェハのアラインメントについての検討事項が対処される。第２の態様において、電子ビームツールの簡略化のためのデータ圧縮又はデータ低減が説明される。第３の態様において、集積回路レイアウトのための、均一の金属又は他の格子パターン密度の複数の領域の実装が説明される。第４の態様において、電子ビームツールのためのスタッガードブランカアパーチャアレイ（ＢＡＡ）が説明される。第５の態様において、電子ビームツールのための３ビームアパーチャアレイが説明される。第６の態様において、電子ビームツールのための非ユニバーサルカッタが説明される。第７の態様において、電子ビームツールのためのユニバーサルカッタが説明される。

全ての態様に対して、一実施形態において、ブランカアパーチャアレイ（ＢＡＡ）の開口又はアパーチャを以下参照する場合、ＢＡＡの開口又はアパーチャの全て又はいくつかは、ウェハ／ダイがウェハ移動又はスキャン方向に沿って下方に移動すると、（例えば、ビーム偏向によって）開又は「閉」にスイッチされてよい。一実施形態において、ＢＡＡは、各開口が電子ビームをサンプルに向けて通過させるか、又はビームを例えばファラデーカップ又はブランキングアパーチャへと偏向させるかに関して、独立して制御されてよい。電子ビームカラム又はこのようなＢＡＡを含む装置は、ビームカバレッジ全体をＢＡＡの一部のみへと偏向させるように構築されてよく、次に、ＢＡＡの個別の開口は、電子ビームを通過させる（「オン」）又は通過させない（「オフ」）ように電気的に構成される。例えば、非偏向電子は、ウェハを通過してレジスト層を露光させ、偏向電子は、ファラデーカップ又はブランキングアパーチャに捕捉される。「開口」又は「開口高さ」という記載は、受け側ウェハ上で作用されるスポットサイズを指し、ＢＡＡの物理的開口を指すものではないことを理解されたい。なぜなら、物理的開口（例えば、ミクロンスケール）は、最終的にＢＡＡから生成されるスポットサイズ（例えば、ナノメートルスケール）より実質的に大きいからである。従って、ＢＡＡのピッチ又はＢＡＡの開口のカラムが金属ラインのピッチに「対応」するものとして本明細書で説明される場合、このような説明は、実際に、ＢＡＡから生成される複数の作用スポットのピッチとカットされる複数のラインのピッチとの間の関係を指す。後述される例として、ＢＡＡ２１１０から生成される複数のスポットは、（複数のＢＡＡ開口の両方のカラムが共に考慮される場合）複数のライン２１００のピッチと同じピッチを有する。一方、ＢＡＡ２１１０のスタッガードアレイの１つのカラムのみから生成される複数のスポットは、複数のライン２１００のピッチの２倍のピッチを有する。

全ての態様に対して、いくつかの実施形態において、電子ビームカラムは、上述されたように、図４に関して説明されたものに加えて、複数の他の機能をさらに含んでよいことも理解されたい。例えば、一実施形態において、サンプリングステージは、互いに直交してプリント可能な複数の金属被膜層に交互に適応すべく、９０度回転（例えば、スキャン方向Ｘ及びＹの間で回転）してよい。他の実施形態において、電子ビームツールは、ウェハをステージ上にロードする前に、ウェハを９０度回転させることが可能である。他の追加的な複数の実施形態が、図２４Ａ−２４Ｃに関して後述される。

本発明の複数の実施形態の第１の態様において、電子ビームツール上で電子ビームパターニングを受けるウェハのアラインメントについての検討事項が対処される。

後述のアプローチは、層が画像化ツール（例えば、光学スキャナ）によってパターニングされる場合に、層から層への物理的オーバレイによるエッジ配置エラー（ＥＰＥ）への過剰な寄与を克服するように実装されてよい。一実施形態において、後述のアプローチは、複数のウェハ座標系マーカ（すなわち、アラインメントマーク）の予め選択されたサンプリングを別途用いて、処理されたウェハに対し、ウェハ処理に起因する面内グリッド歪みパラメータを推定する画像化ツールに適用可能である。収集されたアラインメント情報（例えば、サンプリングされたウェハの面内グリッド歪み）は、典型的には、予め定義された次数の多項式にフィッティングする。次にフィッティングは、典型的には、歪んだグリッドの表現として用いられ、様々なスキャナプリントパラメータを調整し、基本層とプリント層との間において可能な最良のオーバレイを実現する。

代わりに、一実施形態において、電子ビームをパターニングに用いることにより、各ダイのみならず基本層形状を含む、パターン上の任意の点における書き込みの間に、アラインメント情報の収集（「オンザフライアラインメント」）が可能となる。例えば、電子検出器は、複数のアラインメントマーク又は他の基本パターン形状から後方散乱電子を収集すべく、電子ビームカラムの底部に配置される。ダイが露光される間にステージがカラムの下方でスキャンしつつ、電子ビームカラムが書き込みを（かつ、検出器が検出を）行うので、単純な線形モデルにより、各ダイ内において、このような情報を数百回収集することが可能となる。このような一実施形態において、多項式をフィッティングさせ、高次の複合補正パラメータを推定する必要はない。むしろ、単純な線形補正のみが用いられてよい。

一実施形態において、実際に、電子ビームの複数の（数百の）時間位置は、前の層上で複数のスクライブラインにおいて、及び複数のダイのアクティブエリア内において、パターニングされたアラインメントマークに対して登録されてよい。登録は、ＣＯＯ（コストオブオーナーシップ）のツールスループットの損失なく、露光される層パターンのパターニング特性を特徴づける目的で、通常存在する複数のセルのドロップを用いて実行されてよい。

オンザフライアラインメントが実装されない場合、代替的な形態は、上述されたように、高次多項式を用いる。しかしながら、高次多項式に基づくアラインメントは、比較的疎なアラインメント情報をフィッティングさせるために用いられ（例えば、パターニングされるダイ位置の１０−１５％のみがウェハ上の面内グリッド歪み収集のために用いられる）、非成形（残りの）フィッティングエラーは、オーバレイの予測されるエラーの最大合計の約５０％を構成する。フィッティング及びパターニング補正のために、はるかにより高密度なアラインメント情報を収集し、さらに高次多項式を用いることは、オーバレイを幾分向上させ得るが、これは、著しいスループット及びコストオブオーナーシップの損失の上に実現される。

説明すると、ウェハ処理に起因する面内グリッド歪みは、限定されるものではないが、プリントされるパターンの下方にある金属層／他の層に起因する後方散乱／フィールドの変位エラー、パターン書き込みの熱効果に起因するウェハのボウイング／局所的に漸増するウェハの膨張、及びＥＰＥに大きく寄与する他の追加的な効果を含む複数のソースから生じる。補正がなされない場合、ウェハのパターニングにおいて、局所的にパターニング全体のミスアラインメントが生じる可能性が非常に高い。

図５は、光学スキャナオーバレイが、面内グリッド歪み（ＩＰＧＤ）においてモデル化するその能力によって限定されることを模式的に示す。図５の左手部分５０２を参照すると、ウェハ５０６上のダイグリッド５０４は、ウェハ処理によって歪んでいる。複数のベクトルは、初期ポジショニング（例えば、第１の層のプリント）に対する各ダイのコーナ変位を示す。図５の右手部分５１０を参照すると、従来技術によるステッパが、複数のドット５１２で表される、この層における比較的疎な歪みグリッド情報を収集する。従って、高次多項式を用いることにより、比較的疎なアラインメント情報のフィッティングが可能となる。位置の数は、モデルがサンプリングされた位置におけるグリッド座標情報から取得されたグリッド表現にフィッティングした後の「受容可能な」残りに対して最適化される。オーバヘッドタイムは、この情報を収集するために必要とされる。

図５において表されたように、収集された比較的疎な歪みグリッド情報と対照的に、図６は、本発明の一実施形態に係るオンザフライアプローチアラインメントを用いた歪みグリッド情報を模式的に示す。図６を参照すると、電子ビームが各ダイに書き込みを行うと、カラムの底部の検出器は、基本層の位置調整についての情報を収集する。位置書き込みに必要な調整は、ステージ位置制御により、オーバヘッドタイム増加もしくはスループット損失なく、又はこれを最小化した上で、ウェハ上のどこでもリアルタイムに実行されてよい。詳細には、図６は、図５において示されたものと同じプロット６０２を示す。ズームインされた例示的なダイ領域６０４は、ダイ領域６０４内における複数のスキャン方向６０６を示す。

本発明の複数の実施形態の第２の態様において、電子ビームツールの簡略化のためのデータ圧縮又はデータ低減が説明される。

本明細書で説明されるアプローチは、データを制限し、データの大量圧縮を可能とすることを含み、データパスを低減し、最終的にはるかにより単純な電子ビーム書き込みツールを提供する。より詳細には、説明される複数の実施形態は、電子ビームツールの電子ビームカラムに渡されるべきデータ量の大幅な低減を実現する。物理的ハードウェアの電気的な帯域幅制限内で維持しつつ、カラムフィールドの書き込みと、フィールドエッジ配置エラーのためのカラムフィールド調整とを行うために十分なデータ量を可能とする実用的なアプローチが提供される。このような実施形態を実装しなければ、必要とされる帯域幅は、今日の電子機器によって可能なものの約１００倍となる。一実施形態において、本明細書で説明されるデータ低減又は圧縮アプローチは、ＥＢＬツールのスループット性能を実質的に増加させるように実装されてよい。スループット性能を増加させることによって、ＥＢＬは、集積回路製造環境のようなＨＶＭ環境に、より容易に採用され得る。

図７は、本発明の一実施形態に係る、５％密度のビアパターンと対照的に、３００ｍｍウェハ上において５０％密度で一般的／従来的なレイアウトをパターニングするために転送される情報を示すサンプル計算を提供する。図７を参照すると、転送される情報は、式（Ａ）に従う。情報転送は式（Ｂ）に従い、ここで、エッジ配置エラー（ＥＰＥ）不確実性（Ａｐ）に起因する情報損失は最小限の決定特徴であり、ΔＰＶは２ＥＰＥに等しい。ＡＰのＥＢＤＷツール分解能が１０ｎｍに等しく、ＥＰＥが２．５ｎｍに等しいと想定すると、このような汎用的な画像化システムによる１ｍ^２あたり（パターン密度の５０％と想定）の転送される情報量は、式（Ｃ）に従う。３００ｍｍウェハの面積は７０６ｃｍ^２、すなわち０．０７０６ｍ^２である。これに応じて、３００ｍｍウェハ上に５０％密度で一般的なレイアウトをパターニングするために転送される必要があるバイトの数は、式（Ｄ）に従う。結果は、転送速度１９４．４ＧＢ／ｓに対して１０ｗｐｈ ＴＰＴと想定すると、７０ＴＢが６分で転送される。本発明の一実施形態によれば、複数のビア（及び／又はカット）をパターン密度約１０％でプリントするように設計されるＥＢＤＷツールは、これに応じて、例えば、現実の転送速度４０ＧＢ／ｓで転送されるより小さい情報を必要とする。特定の実施形態において、ＥＢＤＷツールは、複数のビア（及び／又はカット）をパターン密度約５％でプリントするように設計され、これに応じて、転送されるより小さい情報、例えば、現実の転送速度２０ＧＢ／ｓで７ＴＢを必要とする。

再び図７を参照すると、情報転送は、絶対的な６４ビット座標を転送する代わりに、相対的な（整数化された）距離に低減される。密度５０％の一般的なレイアウトパターンに対して、電子ビームツールを用いて、約１０％未満の密度、さらには密度５％の低さでビアのみをパターニングすることによって、例えば、６分で７０ＴＢ超から６分で７ＴＢ未満へのデータ転送量の低減が実現可能であり、電子ビーム装置が、大量製造に必要な製造スループットを実現することが可能となる。

一実施形態において、以下の４つのアプローチ、すなわち、（１）ビア及びカットの設計ルールの全ては、ビアが占有可能な位置の数を低減すべく簡略化され、ラインのカットの開始点及び停止点が、場合によっては配置されること、（２）カットの開始点及び停止点の配置、ならびにビア間距離の暗号化は、ｎ＊ｍｉｎ距離として暗号化されること（これにより、カットの開始点及び停止点の各位置、ならびにビア位置の６４ビットアドレスを送信する必要がなくなる）、（３）ツールの各カラムに対して、ウェハのこの区域に属するカット及びビアの形成に必要とされるデータのみがカラムコンピュータに転送されること（各カラムは、必要なデータのみを、アプローチ２のように暗号化された形で受信する）、及び／又は（４）ツールの各カラムに対して、送信されるエリアは、上部、底部においてラインｎ本だけ増加し、ｘにおける幅の追加も可能となること（従って、関連付けられたカラムコンピュータは、ウェハのデータ全体を送信させることなく、ウェハ温度の変化及びアラインメントをオンザフライで調整してよい）のうち１つ又は複数が、データ低減のために実装される。一実施形態において、１つ又は複数のこのようなデータ低減アプローチの実装により、電子ビームツールの簡略化が少なくともある程度実現する。例えば、標準的にマルチカラム電子ビームツールの単一の専用カラムに関連付けられた専用コンピュータ又はプロセッサは、簡略化されてよく、又は、共に省略さえされてよい。すなわち、オンボードの専用ロジック機能を備える単一カラムは、ロジック機能をオフボードに移す、又は電子ビームツールの個別のカラムの各々に必要とされるオンボードのロジック機能の量を低減させるように、簡略化されてよい。

上述されたアプローチ（１）に関して、図８は、本発明の一実施形態に係る、ビア、及びカット開始／停止の簡略化された設計ルール位置のためのグリッドレイアウトアプローチを示す。水平グリッド８００は、複数のライン位置の規則的構成を含み、複数の実線８０２は実際のラインを表し、複数の破線８０４は占有されていないライン位置を表す。この技術の要点は、複数のビア（塗りつぶされたボックス８０６）が正方格子（図８において鉛直グリッド８０８として示される）上にあり、ビアの下にある複数の金属ライン（実線の輪郭を有する水平方向の矩形）と平行なスキャン方向８１０にプリントされることである。この設計システムの要件は、複数のビア位置８０６が、鉛直グリッド８０８とアラインメントするように形成されることのみである。

複数のカットに関して、カットは、ビアのグリッドより微細なグリッドで形成される。図９は、本発明の一実施形態に係る複数のカットの可能な配置を示す。図９を参照すると、複数のライン９０２のアレイは、グリッド９０６に従ってその中に位置する複数のビア９０４を有する。複数のカット（例えば、ラベリングされたカット９０８、９１０および９１２）の可能な配置は、複数の鉛直方向の破線９１４によって示され、ビア位置は、複数の鉛直方向の実線９０６として連続する。複数のカットは、常に、正確にグリッド９１４上で開始及び停止し、これが、ベースコンピュータからカラムコンピュータまで転送されるデータ量を低減させる要点となる。しかしながら、複数の鉛直方向の破線９１４の位置は正方格子に見えるが、これが要件ではないことを理解されたい。代わりに、ビア及びカットラインを中心とするラインのペアは、ビア位置に対して、既知の距離−ｘｎ及び＋ｘｎである。複数のビア位置は、カット方向に沿ってｍ個単位毎に離間する正方格子である。

上述されたアプローチ（２）に関して、カット及びビアの距離ベースの暗号化が、６４ビットフルアドレスを送信する必要をなくすために用いられてよい。例えば、ｘ及びｙ位置に対して絶対６４ビット（又は１２８ビット）アドレスを送信するのではなく、（右への移動方向でプリントするウェハラインの）左端から、又は（左への移動方向でプリントするウェハラインの）右端からの移動方向に沿った距離が暗号化される。ビアラインを中心とするラインのペアは、ビア位置に対して既知の距離−ｘｎ及び＋ｘｎであり、複数のビア位置は、カット方向に沿ってｍ個単位毎に離間する正方格子である。あらゆるビアのプリント位置は、従って、ゼロから（ｍ個単位で離間する）付番されたビア位置への距離として暗号化されてよい。これにより、送信されるべきポジショニングデータ量が大幅に低減する。

情報量は、前のビアからビアの相対的個数を機械に提供することによって、さらに低減されてよい。図１０は、本発明の一実施形態に係るラインＡ及びＢの中におけるビアのレイアウトを示す。図１０を参照すると、図示される２つのライン、すなわち、ビア１００２が＋１、＋４、＋１、＋２で離間するラインＡ、及びビア１００４が＋９で離間するラインＢは、以下のとおり低減されてよい。ビア１００２／１００４は、グリッド１００６に従って離間する。最も可能性が高い条件を割り当てる追加の通信理論がさらに実行され、データ空間を低減させることを理解されたい。たとえそうであっても、このようなさらなる低減を無視したとしても、単純な圧縮を用いて優れた向上が実現し、６４ビット位置の４つのビアをごく少数のビットに低減させる。

同様に、複数のカットの開始点及び停止点は、低減され、各カットの位置情報の６４ビット（又は１２８ビット）を送信する必要をなくしてよい。光のスイッチと同様に、カットを開始することは、次のデータ点がカットの終点であることを意味し、同様に、次の位置は、次のカットの開始点である。カットは、ビア位置からの移動方向＋ｘｎで終了する（同様に、−ｘｎで開始する）ことが知られているので、カット開始／停止に応じて、ビア位置はエンコードされてよく、ローカルカラムコンピュータは、ビア位置からのオフセットを再適用するよう命令されてよい。図１１は、本発明の一実施形態に係るラインＡ−Ｅの中におけるカットのレイアウトを示す。図１１を参照すると、絶対６４（又は１２８）ビット位置の送信の大幅な減少は、次のような結果となる。前のカットからの離間が、Ａでは＋５（空間１１０２として示される）、＋１、Ｂではｘ＜カットなし＞（どのようなｘでも距離についてカットなしとして暗号化される）、Ｃでは＋１（左側にあるカットの停止点）、＋４（カット１１０２の開始点と鉛直方向にアラインメントされる大きいカットの開始点）、＋３（大きいカットの終点）、Ｄでは＋３、＋４、Ｅでは＋３、＋２、＋１、＋４である。

上述されたアプローチ（３）に関して、各カラムに対して、複数のカット及びビアについて送信されるデータは、所与のカラムに該当するウェハフィールドに必要なもののみに制限される。例において、図１２は、本発明の一実施形態に係る、その上に設けられた複数のダイ位置１２０２と、単一カラムのウェハフィールドを表す上層の破線のボックス１２０４とを有するウェハ１２００を示す。図１２を参照すると、ローカルカラムコンピュータに送信されるデータは、点線のボックス１２０４で示されるプリント領域に形成される複数のラインのみに限定される。

上述されたアプローチ（４）に関して、ウェハのボウイング、加熱、及びチャックミスアラインメントに対する角度シータの補正は、オンザフライでなされなければならず、カラムコンピュータに送信される実際の領域は、少数のラインだけより大きい上部及び底部、及び左右への追加データである。図１３は、その上に設けられた複数のダイ位置１３０２と、単一カラムの上層にある実際のターゲットウェハフィールド１３０４とを有するウェハ１３００を示す。図１３に示されるように、本発明の一実施形態に係る増加した周辺エリア１３０６が提供され、オンザフライ補正に対処する。図１３を参照すると、増加した周辺エリア１３０６がカラムコンピュータに送信されるデータ量をわずかに増加させる間に、カラムのプリントは、カラムにその標準領域外でプリントさせることを可能とすることによって、無数の問題から生じたウェハミスアラインメントの修正をさらに可能とする。このような問題は、ウェハアラインメント問題又は局所的な加熱の問題等を含んでよい。

図１４は、本発明の一実施形態に係る、図１３からの元のターゲットエリア（内部が明るい色の太い破線のボックス１３０４）に対してプリントされるエリア（内部が濃色の細い破線のボックス１４０２）上におけるわずかなウェハ回転の効果を示す。図１４を参照すると、カラムコンピュータは、追加の送信されたデータを用いて、機械に対し複雑な回転チャック（プリント速度を別途制限し得る）を必要とすることなく、必要とされるようにプリントを変化させることが可能である。

本発明の複数の実施形態の第３の態様において、集積回路レイアウトのための、均一の金属又は他の格子パターン密度の複数の領域の実装が説明される。

一実施形態において、電子ビーム装置のスループットを向上させるべく、複数の相互接続層の設計ルールは簡略化され、ダイ上のロジック、ＳＲＡＭ、及びアナログ／ＩＯ領域に利用可能なピッチのセットの固定を実現する。このような一実施形態において、金属レイアウトは、ワイヤが、従来の非電子ビームリソグラフィ処理においてビアランディングを実現するために現在用いられているように湾曲、直交方向ワイヤ、端部のフックを有さず、単方向であることをさらに必要とする。

特定の実施形態において、単方向ワイヤの３つの異なるワイヤ幅が、各金属被膜層内で実現可能である。ワイヤの複数のギャップは、正確にカットされ、複数のビアに対して、全てが最大可能サイズに自己アラインメントされる。後者は、極めて細かいピッチのラインに対してビア抵抗を最小化する際に利点となる。本明細書で説明されるアプローチは、既存の電子ビームによる解決手段に対して数段大きい向上を実現する電子ビームにより、効率的な電子ビームラインのカット及びビアのプリントを可能とする。

図１５は、本発明の一実施形態に係る、前の金属被膜層の複数の鉛直金属ライン１５０４をオーバレイするものとして表される複数の水平金属ライン１５０２の平面図を示す。図１５を参照すると、３つの異なるピッチ／幅１５０６、１５０８および１５１０のワイヤが可能である。複数の異なるラインのタイプは、図示されるように、チップ領域１５１２、１５１４および１５１６にそれぞれ分離されてよい。複数の領域は、概して、示されるものより大きいが、縮尺通りに図示すると、ワイヤの詳細が比較的小さくなり得ることを理解されたい。同じ層上のこのような領域は、従来のリソグラフィ技術を用いて最初に製造されてよい。

本明細書の複数の実施形態において説明される進歩により、正確なワイヤのトリミングと、複数の層の間における完全に自己アラインメントされた複数のビアとが可能となる。トリミングは、必要に応じて、現在のリソベースの処理で必要とされるようなトリミング−トリミング（プラグ）ルールなしで行われることを理解されたい。さらに、一実施形態において、ビア−ビアルールは、大幅に排除される。図示される密度及び関係のビアは、現在の光学近接補正（ＯＰＣ）によって実現されるリソグラフィ性能を用いてプリントすることは困難又は不可能なことがある。同様に、図示される複数のカットのいくつかを別途妨げ得るプラグ／カットルールは、この技術の利用により排除される。これにより、相互接続／ビア層は、より回路設計への制限とならない。

再び図１５を参照すると、鉛直方向において、異なるピッチ及び幅の複数のラインは重複しない、すなわち、各領域が鉛直方向において分離されている。対照的に、図１６は、本発明の一実施形態に係る、前の金属被膜層の複数の鉛直金属ライン１６０４をオーバレイするものとして表される複数の水平金属ライン１６０２の平面図を示し、複数の金属ラインは、鉛直方向において異なる幅／ピッチで重複する。例えば、ラインのペア１６０６は、鉛直方向において重複し、ラインのペア１６０８は、鉛直方向において重複する。再び図１６を参照すると、複数の領域は、完全に重複してよい。３つのサイズ全てのワイヤは、ライン製造方法によって実現された場合に、互いにかみ合わされてよいが、複数のカット及びビアは、本発明の複数の実施形態の他の態様に関して後述されるように、ユニバーサルカッタによって完全に実現されるように継続する。

説明すると、図１７は、前の金属被膜層の複数の鉛直金属ラインをオーバレイするものとして表される複数の従来の金属ライン１７０２の平面図を示す。図１７を参照すると、図１５および１６のレイアウトと対照的に、複数の双方向ワイヤが、従来用いられる。このようなラインは、長い直交ワイヤ、レーンを変化させる複数のトラック間の短い湾曲、及びビアを配置するワイヤ端部の「フック」の形で直交ラインを増加させ、これにより、ラインを引き戻しても、ビアを阻害することがない。このような構造の例が、図１７の複数のＸの位置に示される。このような直交構造を可能とすることにより、密度が小さいことの何らかの利点（特に、上のＸにおけるトラック湾曲）が提供されるが、これらは、設計ルールの複雑性／設計ルールのチェックを大幅に増加させ、電子ビーム方法論のようなツールが必要とされるスループットを実現することを妨げるといえよう。再び図１７を参照すると、従来のＯＰＣ／リソグラフィは、左手側に示されるビアのいくつかが実際に製造されることを妨げることを理解されたい。

本発明の複数の実施形態の第４の態様において、電子ビームツールのためのスタッガードブランカアパーチャアレイ（ＢＡＡ）が説明される。

一実施形態において、スタッガードビームアパーチャアレイは、最小ワイヤピッチをも実現しつつ、電子ビーム機械のスループットを解決するように実装される。スタッガードなしの場合、エッジ配置エラー（ＥＰＥ）を考慮することは、単一スタックにおいて鉛直に積層することが不可能なので、ワイヤ幅の２倍である最小ピッチのカットが不可能であることを意味する。例えば、図１８は、カットされる又は複数のターゲット位置に配置されるビアを有するライン１８０２に対して、ＢＡＡのアパーチャ１８００を示し、これらのラインは、アパーチャ１８００の下で、矢印１８０４の方向に沿ってスキャンされる。図１８を参照すると、カットされるべき所与のライン１８０２又は配置されるべき複数のビアに対して、カッタ開口（アパーチャ）のＥＰＥ１８０６は、ラインのピッチであるＢＡＡグリッドに矩形の開口を生じさせる。

図１９は、カットされる又は複数のターゲット位置に配置されるビアを有する２つのライン１９０４および１９０６のそれぞれに対して、ＢＡＡの２つの非スタッガードアパーチャ１９００および１９０２を示し、これらのラインは、アパーチャ１９００および１９０２の下で矢印１９０８の方向に沿ってスキャンされる。図１９を参照すると、図１８の矩形の開口１８００が、複数の他のこのような矩形の開口（例えば、ここでは１９００及び１９０２）を有する鉛直の単一カラムに配置される場合、カットされる複数のラインの可能なピッチは、２ｘＥＰＥ１９１０にＢＡＡ開口１９００と１９０２との間の距離要件１９１２を加え、さらにワイヤ１９０４または１９０６の１つの幅を加えたものよって限定される。結果の間隔１９１４は、図１９のはるか右手において、矢印によって示される。このような線形アレイは、ワイヤ幅の３−４ｘより実質的に大きくなるように、ラインのピッチを著しく制限することがあり、これは許容不可能となり得る。他の許容不可能な代替例として、より密なピッチのワイヤを、ワイヤ位置をわずかにオフセットさせて、２つ（又はそれより多く）のパスにカットすることがあり得る。このアプローチは、電子ビーム機械のスループットを著しく制限することがある。

図１９と対照的に、図２０は、本発明の一実施形態に係る、カットされる又は複数のターゲット位置に配置されるビアを有する複数のライン２００８に対して、ＢＡＡ２０００のスタッガードアパーチャ２００６の２つのカラム２００２および２００４を示し、これらのライン２００８は、複数のアパーチャ２００６の下で方向２０１０に沿ってスキャンされ、スキャン方向は、矢印によって示される。図２０を参照すると、スタッガードＢＡＡ２０００は、図示されるように空間的にスタッガードな２つの線形アレイ２００２および２００４を含む。２つのスタッガードアレイ２００２および２００４は、複数の交互のライン２００８をカットする（又はこれらに複数のビアを配置する）。複数のライン２００８は、一実施形態において、密なグリッド上にワイヤ幅の２倍で配置される。本開示全体で用いられるように、スタッガードアレイという用語は、１つの方向（例えば鉛直方向）にスタッガードし、直交方向（例えば水平方向）にスキャンすると見られる場合に、重複しない又はいくらか重複する、複数の開口２００６のスタッガードを指してよい。後者の場合、効果的な重複は、ミスアラインメントにおける許容範囲を提供する。

スタッガードアレイは、本明細書において、簡略化のために２つの鉛直カラムとして示されるが、単一「カラム」の複数の開口又はアパーチャは、鉛直方向に柱状である必要はないことを理解されたい。例えば、一実施形態において、第１のアレイが鉛直方向においてピッチを集合的に有し、第１のアレイからのスキャン方向にスタッガードされる第２のアレイが鉛直方向においてピッチを集合的に有する限り、スタッガードアレイは実現される。従って、本明細書における鉛直カラムの記載又はその図示は、複数の開口又はアパーチャを有する単一カラムとして指定されない限り、実際に、１つ又は複数のカラムによって構成されてよい。一実施形態において、複数の開口を有する「カラム」が複数の開口を有する単一カラムではない場合、当該「カラム」内のあらゆるオフセットは、ストローブタイミングで補完されてよい。一実施形態において、重要な点は、ＢＡＡのスタッガードアレイの複数の開口又はアパーチャが、第１の方向において特定のピッチで位置するが、第２の方向においてオフセットし、第１の方向において複数のカット又はビアの間になんらギャップを生じさせることなく、これらが複数のカット又はビアを配置可能とすることである。

従って、１つ又は複数の実施形態は、スタッガードビームアパーチャアレイに関し、ここで、複数の開口は、ＥＰＥ技術の要求に適応し得ないインライン構成とは対照的に、スタッガードされ、ＥＰＥカット及び／又はビア要件を満たすことを可能とする。対照的に、スタッガードなしの場合、エッジ配置エラー（ＥＰＥ）の問題は、単一スタックにおいて鉛直に積層することが不可能なので、ワイヤ幅の２倍である最小ピッチのカットが不可能であることを意味する。代わりに、一実施形態において、スタッガードＢＡＡを用いることにより、各ワイヤ位置に個別に電子ビーム書き込みを行う速さの４０００倍よりはるかに大きい速さが実現される。さらに、スタッガードアレイは、ワイヤ幅の２倍のワイヤピッチを可能とする。特定の実施形態において、アレイは、２つのカラムに対して４０９６個のスタッガード開口を有し、これにより、カット及びビア位置の各々に対してＥＰＥが形成されてよい。スタッガードアレイは、本明細書で企図されるように、複数のスタッガード開口を有する２つ又はそれより多くのカラムを含んでよいことを理解されたい。

一実施形態において、スタッガードアレイを用いることは、ＢＡＡの複数のアパーチャの周囲に、１つ又は２つの電極を含む金属を含む空間を残し、これは、電子ビームをウェハに向かって通過させもしくは誘導し、又はファラデーカップもしくはブランキングアパーチャに誘導する。すなわち、各開口は、複数の電極によって別個に制御され、電子ビームを通過又は偏向させてよい。一実施形態において、ＢＡＡは、４０９６個の開口を有し、電子ビーム装置は、４０９６個の開口を有するアレイ全体を覆い、各開口は、電気的に制御される。スループットの向上は、太い黒線の矢印によって示されるように、開口の下でウェハを通過することによって実現される。

特定の実施形態において、スタッガードＢＡＡは、複数のスタッガードＢＡＡ開口を有する２つのロウを有する。このようなアレイは、密なピッチのワイヤを可能とし、ここで、ワイヤピッチは、ワイヤ幅の２ｘであってよい。さらに、全てのワイヤは、単一パスにおいてカットされてよく（又は、複数のビアは、単一パスにおいて形成されてよく）、これによって、電子ビーム機械に対するスループットが実現する。図２１Ａは、本発明の一実施形態に係る、スタッガードＢＡＡを用いてパターニングされた複数のカット（複数の水平線における不連続部分）又は複数のビア（塗りつぶされたボックス）を有する複数のライン（右）に対して、ＢＡＡの複数のスタッガードアパーチャの２つのカラム（左）を示し、スキャン方向は、矢印によって示される。

図２１Ａを参照すると、単一スタッガードアレイによってもたらされたラインは、図示されたとおりであってよく、ここで、複数のラインは、パターニングされた複数のカット及びビアを有する単一ピッチである。詳細には、図２１Ａは、複数のライン２１００又はラインが存在しないオープンなライン位置２１０２を示す。複数のビア２１０４及びカット２１０６は、複数のライン２１００に沿って形成されてよい。複数のライン２１００は、スキャン方向２１１２を有するＢＡＡ２１１０に対して示される。従って、図２１Ａは、単一スタッガードアレイによって生成される典型的パターンと見られてよい。複数の点線は、複数のカットが複数のパターニングされたラインにおいて形成される位置を示す（ライン全体又はラインの一部を除去するカットの合計を含む）。複数のビア位置２１０４は、複数のワイヤ２１００上に設けられるビアをパターニングする。

一実施形態において、ＢＡＡ２１１０の開口又はアパーチャの全て又はいくつかは、ウェハ／ダイがウェハ移動方向２１１２に沿って下方に移動すると、開又は「閉」にスイッチ（例えば、ビーム偏向）されてよい。一実施形態において、ＢＡＡは、各開口が電子ビームをサンプルに向けて通過させるか、又はビームを例えばファラデーカップ又はブランキングアパーチャへと偏向させるかに関して、独立して制御されてよい。装置は、ビームカバレッジ全体をＢＡＡの一部のみへと偏向させるように構築されてよく、次に、ＢＡＡの個別の開口は、電子ビームを通過させる（「オン」）又は通過させない（「オフ」）ように電気的に構成される。「開口」又は「開口高さ」という記載は、受け側ウェハ上で作用されるスポットサイズを指し、ＢＡＡの物理的開口を指すものではないことを理解されたい。なぜなら、物理的開口（例えば、ミクロンスケール）は、最終的にＢＡＡから生成されるスポットサイズ（例えば、ナノメートルスケール）より実質的に大きいからである。従って、ＢＡＡのピッチ又はＢＡＡの開口のカラムが金属ラインのピッチに「対応」するものとして本明細書で説明される場合、このような説明は、実際に、ＢＡＡから生成される作用スポットのピッチとカットされるラインのピッチとの間の関係を指す。例として、ＢＡＡ２１１０から生成される複数のスポットは、（複数のＢＡＡ開口の両方のカラムが共に考慮される場合）複数のライン２１００のピッチと同じピッチを有する。一方、ＢＡＡ２１１０のスタッガードアレイの１つのカラムのみから生成される複数のスポットは、複数のライン２１００のピッチの２倍のピッチを有する。

上述されたようなスタッガードビームアパーチャアレイ（スタッガードＢＡＡ）を含む電子ビームカラムは、図４に関して説明されたものに加えて、複数の他の機能をさらに含んでよく、そのいくつかの例は、図２４Ａ−２４Ｃに関してさらにより詳細に後述されることも理解されたい。例えば、一実施形態において、サンプリングステージは、互いに直交してプリント可能な複数の金属被膜層に交互に適応すべく、９０度回転（例えば、スキャン方向Ｘ及びＹの間で回転）してよい。他の実施形態において、電子ビームツールは、ウェハをステージ上にロードする前に、ウェハを９０度回転させることが可能である。

図２１Ｂは、本発明の一実施形態に係る、図２１Ａに示されるタイプの金属ラインレイアウトに基づく集積回路における金属被膜層２１５２のスタック２１５０の断面図を示す。図２１Ｂを参照すると、例示的な実施形態において、相互接続スタック２１５０の金属断面は、下層の８つの適合した金属層２１５４、２１５６、２１５８、２１６０、２１６２、２１６４、２１６６および２１６８の単一ＢＡＡアレイから導出される。上層のより厚い／広い金属ライン２１７０および２１７２は、単一ＢＡＡで形成されないことがあることを理解されたい。複数のビア位置２１７４は、下層の８つの適合した金属層２１５４、２１５６、２１５８、２１６０、２１６２、２１６４、２１６６および２１６８を接続するものとして示される。

本発明の複数の実施形態の第５の態様において、電子ビームツールのための３ビームアパーチャアレイが説明される。

一実施形態において、ビームアパーチャアレイは、最小ワイヤピッチをも実現しつつ、電子ビーム機械のスループットを解決するように実装される。上述されたように、スタッガードなしの場合、エッジ配置エラー（ＥＰＥ）の問題は、単一スタックにおいて鉛直に積層することが不可能なので、ワイヤ幅の２倍である最小ピッチのカットが不可能であることを意味する。後述される複数の実施形態は、スタッガードＢＡＡの概念を拡大し、３つのパスを通して、又は３ビームアパーチャアレイの全てを単一パスにおいて同時に照射／制御することによって、３つの別個のピッチがウェハ上で露光されることを可能とする。後者のアプローチは、最良のスループットを実現するために好ましいことがある。

いくつかの実装において、３スタッガードビームアパーチャアレイは、単一ビームアパーチャアレイの代わりに用いられる。３つの異なるアレイのピッチは、関連する（例えば、１０−２０−３０）又は関連しないピッチであってよい。３つのピッチは、ターゲットダイ上の３つの別個の領域において用いられてよく、又は、３つのピッチは、同じ局所的な領域において同時に形成されてよい。

説明すると、２つ又はそれより多くの単一アレイを用いることは、別個の電子ビーム装置、又は異なるホールサイズ／ワイヤピッチの各々に対するビームアパーチャアレイの変更を必要とすることがある。結果は、別途、スループットへの制限及び／又はコストオブオーナーシップの問題となり得る。代わりに、本明細書で説明される複数の実施形態は、１つより多く（例えば３つ）のスタッガードアレイを有するＢＡＡに関する。このような一実施形態において（１つのＢＡＡに３つのアレイを含む場合において）、複数のピッチの３つの異なるアレイは、スループットの損失なく、ウェハ上でパターニングされてよい。さらに、ビームパターニングは、３つのアレイの１つをカバーするように誘導されてよい。この技術の拡張は、必要に応じて３つのアレイ全てのブランカホールをオン／オフにすることによって、異なるピッチの任意の組み合わせをパターニングするために用いられてよい。

例として、図２２は、本発明の一実施形態に係る、３つの異なるスタッガードアレイのレイアウトを有するＢＡＡ２２００の複数のアパーチャを示す。図２２を参照すると、３つのカラム２２０２、２２０４および２２０６のブランカアパーチャアレイ２２００は、３つの異なるラインのピッチに対して、ウェハ／ダイがウェハ移動方向２２１０に沿って下方に移動すると、開又は「閉」にスイッチ（ビーム偏向）されるアパーチャ２２０８の全て又はいくつかによって、カットする又は複数のビアを形成するために用いられてよい。このような一実施形態において、複数のピッチは、デバイスのＢＡＡプレートを変化させることなく、パターニングされてよい。さらに、特定の実施形態において、複数のピッチは、同時にプリントされてよい。両方の技術は、ＢＡＡの下でウェハが連続的にパスされる間に、多くのスポットがプリントされることを可能とする。異なるピッチの３つの別個のカラムを中心に説明するが、複数の実施形態は、装置内でフィッティング可能な任意の数のピッチ、例えば１、２、３、４、５つ等のピッチを含むように拡張されてよいことを理解されたい。

一実施形態において、ＢＡＡは、各開口が電子ビームをパスするか又はビームをファラデーカップもしくはブランキングアパーチャへと偏向させるかに関して、独立して制御されてよい。装置は、ビームカバレッジ全体を単一ピッチのカラムのみへと偏向させるように構築されてよく、次に、当該ピッチのカラムの個別の開口は、電子ビームを通過させる（「オン」）又は通過させない（「オフ」）ように電気的に構成される。例として、図２３は、本発明の一実施形態に係る、３つの異なるスタッガードアレイ２３０２、２３０４および２３０６のレイアウトを有するＢＡＡ２３００の複数のアパーチャ２３０８を示し、電子ビームは、複数のアレイの１つのみ（例えばアレイ２３０４）をカバーする。このような装置構成において、スループットは、単一ピッチのみを含むダイ上の特定の複数のエリアに対して得られてよい。基本ウェハの移動方向は、矢印２３１０によって示される。

一実施形態において、複数のピッチのアレイの間でスイッチすべく、偏向部が電子ビームカラムに追加され、電子ビームがＢＡＡピッチのアレイ上へと誘導可能となることを可能としてよい。例として、図２４Ａは、本発明の一実施形態に係る、ビームをシフトさせる偏向部を有する電子ビームリソグラフィ装置の電子ビームカラムの模式的断面図を含む。図２４Ａを参照すると、図４に関して説明されたもののような電子ビームカラム２４００は、偏向部２４０２を含む。偏向部は、複数のピッチのアレイを有するＢＡＡ２４０４の適切なアレイに対応する成形アパーチャにおいて、適切なピッチ／カットのロウ上へとビームをシフトさせるために用いられてよい。例として、図２４Ｂは、ピッチ＃１、カット＃１（２４５２）、ピッチ＃２、カット＃２（２４５４）及びピッチ＃Ｎ、カット＃Ｎ（２４５６）を有するＢＡＡ２４５０の３つ（又は最大でｎ個）のピッチのアレイを示す。カット＃ｎの高さは、カット＃ｎ＋ｍの高さに等しくないことを理解されたい。

複数の他の機能が、電子ビームカラム２４００にさらに含まれてよい。例えば、さらに図２４Ａを参照すると、一実施形態において、ステージは、互いに直交してプリント可能な複数の金属被膜層に交互に適応すべく、９０度回転（例えば、スキャン方向Ｘ及びＹの間で回転）してよい。他の実施形態において、電子ビームツールは、ウェハをステージ上にロードする前に、ウェハを９０度回転させることが可能である。さらに他の例において、図２４Ｃは、電子ビームカラム上に含まれるためのズームインスリット２４６０を示す。このようなズームインスリット２４６０のカラム２４００上におけるポジショニングが、図２４Ａに示される。ズームインスリット２４６０は、異なるカット高さに対する効率性を維持するために含まれてよい。上述された形状の１つ又は複数が、単一の電子ビームカラムに含まれてよいことを理解されたい。

他の実施形態において、電子ビームは、ＢＡＡ上の複数のピッチの複数の又は全てのカラムを完全に照射する。このような構成において、照射されたＢＡＡ開口の全ては、「開」にされて電子ビームをダイにパスする、又は「オフ」にされて電子ビームがダイに到達することを防止するように電気的に制御されることがある。このような構成の利点は、複数のホールの任意の組み合わせが、スループットを低減させることなく、ラインのカット又はビア位置をプリントするために用いられ得ることである。図２３および２４Ａ−２４Ｃに関して説明される構成は、同様の結果を生み出すためにも利用可能であり、複数のピッチのアレイの各々に対して、ウェハ／ダイにわたる別個のパスが必要とされることがある（これは、スループットを１／ｎ倍に低減することがあり、ここでｎは、プリントを必要とするＢＡＡ上のピッチのアレイの数である）。

図２５は、本発明の一実施形態に係る、３つの異なるピッチのスタッガードアレイのレイアウトを有するＢＡＡの複数のアパーチャを示し、電子ビームは、全てのアレイをカバーする。図２５を参照すると、本発明の一実施形態に係る、３つの異なるスタッガードアレイ２５０２、２５０４および２５０６のレイアウトを有するＢＡＡ２５００の複数のアパーチャ２５０８が示され、電子ビームは、全てのアレイをカバー（例えば、アレイ２５０２、２５０４および２５０６をカバー）してよい。基本ウェハの移動方向は、矢印２５１０によって示される。

図２３又は図２５のいずれかの場合、３つのピッチの開口を有することにより、３つの異なるライン又はワイヤ幅に対して、カット又はビア形成が可能となる。しかしながら、複数のラインは、対応するピッチのアレイのアパーチャとアラインメントしなければならない（対照として、ユニバーサルカッタが、以下開示される）。図２６は、本発明の一実施形態に係る、ＢＡＡを用いてパターニングされた複数のカット（例えば、水平線の不連続部分２６０４）又はビア（塗りつぶされたボックス２６０６）を有する複数の太線２６０２に対して、ＢＡＡの３ビームスタッガードアパーチャアレイ２６００を示し、スキャン方向は、矢印２６０８によって示される。図２６を参照すると、ローカル領域における全てのラインは、同じサイズである（この場合、ＢＡＡの右側における複数の最大のアパーチャ２６１０に対応する）。従って、図２６は、３スタッガードビームアパーチャアレイの１つによって生成される典型的パターンを示す。複数の点線は、複数のカットが複数のパターニングされたラインにおいて形成される位置を示す。複数の濃色の矩形は、複数のライン／ワイヤ２６０２の上に設けられるパターニングビアである。この場合、最大のブランカアレイのみが実現される。

図２７は、本発明の一実施形態に係る、ＢＡＡを用いてパターニングされる複数のカット（例えば、水平線における不連続部分２７０４）又はビア（塗りつぶされたボックス２７０６）を有する複数の中太線２７０２に対して、ＢＡＡの３ビームスタッガードアパーチャアレイ２７００を示し、スキャン方向は、矢印２７０８によって示される。図２７を参照すると、ローカル領域における全てのラインは、同じサイズである（この場合、ＢＡＡの中央にある中型サイズの複数のアパーチャ２７１０に対応する）。従って、図２７は、３スタッガードビームアパーチャアレイの１つによって生成される典型的パターンを示す。複数の点線は、複数のカットが複数のパターニングされたラインにおいて形成される位置を示す。複数の濃色の矩形は、複数のライン／ワイヤ２７０２の上に設けられるパターニングビアである。この場合、中型ブランカアレイのみが実現される。

図２８は、本発明の一実施形態に係る、ＢＡＡを用いてパターニングされる複数のカット（例えば、水平線における不連続部分２８０４）又はビア（塗りつぶされたボックス２８０６）を有する複数の細線２８０２に対して、ＢＡＡの３ビームスタッガードアパーチャアレイ２８００を示し、スキャン方向は、矢印２８０８によって示される。図２８を参照すると、ローカル領域における全てのラインは、同じサイズである（この場合、ＢＡＡの左側における複数の最小のアパーチャ２８１０に対応する）。従って、図２８は、３スタッガードビームアパーチャアレイの１つによって生成される典型的パターンを示す。複数の点線は、複数のカットが複数のパターニングされたラインにおいて形成される位置を示す。複数の濃色の矩形は、複数のライン／ワイヤ２８０２の上に設けられるパターニングビアである。この場合、小型ブランカアレイのみが実現される。

他の実施形態において、３つのピッチの組み合わせがパターニングされてよく、アパーチャのアラインメントは、既にこれらの位置にあるラインに対して可能である。図２９Ａは、本発明の一実施形態に係る、ＢＡＡを用いてパターニングされる複数のカット（例えば、水平線における不連続部分２９０４）又はビア（塗りつぶされたボックス２９０６）を有する異なるサイズの複数のライン２９０２に対して、ＢＡＡの３ビームスタッガードアパーチャアレイ２９００を示し、スキャン方向は、矢印２９０８によって示される。図２９Ａを参照すると、３つと同数の異なる金属幅は、３スタッガードＢＡＡ上に形成される固定された複数のグリッド２９５０上でパターニングされてよい。ＢＡＡの複数の濃色のアパーチャ２９１０は、これらがスキャンする間、オン／オフにされる。複数の明るい色のＢＡＡアパーチャ２９１２は、オフのままである。従って、図２９Ａは、３スタッガードビームアパーチャアレイの全てを同時に用いることによって生成される典型的パターンを示す。複数の点線は、複数のカットが複数のパターニングされたラインにおいて形成される位置を示す。複数の濃色の矩形は、複数のライン／ワイヤ２９０２の上に設けられるパターニングビアである。この場合、小型ブランカアレイ、中型ブランカアレイ及び大型ブランカアレイが、全て実現される。

図２９Ｂは、本発明の一実施形態に係る、図２９Ａに示されるタイプの金属ラインレイアウトに基づく集積回路における金属被膜層のスタック２９６０の断面図を示す。図２９Ｂを参照すると、例示的な実施形態において、相互接続スタックの金属断面は、より低い８つの適合したレベル２９６２、２９６４、２９６６、２９６８、２９７０、２９７２、２９７４および２９７６に対して、１ｘ、１．５ｘ及び３ｘピッチ／幅の３つのＢＡＡピッチのアレイから導出される。例えば、レベル２９６２において、１ｘの複数の例示的なライン２９８０、１．５ｘの複数の例示的なライン２９８２、及び３ｘの複数の例示的なライン２９８４が、引き出し線で示される。金属の異なる幅は、ページから延びる複数のラインを有するこれらの層についてのみ見られることが可能であることを理解されたい。同じ層における全ての金属は、金属幅に関わらず同じ厚みである。上層のより厚い／広い金属は、同じ３つのピッチのＢＡＡで形成されないことがあることを理解されたい。

他の実施形態において、アレイ内の複数の異なるラインは、幅を変更してよい。図３０は、本発明の一実施形態に係る、ＢＡＡを用いてパターニングされる複数のカット（例えば、水平線における不連続部分３００４）又はビア（塗りつぶされたボックス３００６）を有する異なるサイズの複数のライン３００２に対して、ＢＡＡの３ビームスタッガードアパーチャアレイ３０００を示し、スキャン方向は、矢印３００８によって示される。図３０を参照すると、複数のライン３００２のアレイの底部から延びる第３の水平線３０５０は、狭いライン３０５４と同じグリッドライン３０５６上で幅広いライン３０５２を有する。サイズが異なるが水平方向にアラインメントされ、複数の異なるサイズのラインをカットする又はこれらに複数のビアを形成するために用いられる、対応するアパーチャ３０６０および３０６２は、強調され、２つのライン３０５２および３０５４を中心として水平方向に方向づけられる。従って、図３０は、パターニングの間に、異なる領域内において、線幅を変化させるさらなる可能性を有するシナリオを示す。

本発明の複数の実施形態の第６の態様において、電子ビームツールのための非ユニバーサルカッタが説明される。

一実施形態において、複数のワイヤの同じ領域に複数のピッチをカットすることが可能となる。特定の実装例において、高スループット電子ビーム処理は、各々が予め定められた値に等しい開口高さを有する２つのＢＡＡアレイで、複数のカットを画定するために用いられる。説明例として、Ｎ（２０ｎｍ−最小レイアウトピッチ）及びＭ（３０ｎｍ）は、複数のピッチレイアウト（Ｎ［２０］、Ｍ［３０］、Ｎ＊２［４０］、Ｎ＊３又はＭ＊２［６０］、Ｎ＊４［８０］、Ｍ＊３［９０］ｎｍ）等を、カット／プラグトラックがグリッド上に配置されることを前提として、最小ピッチ／４（Ｎ／４）の必要なＥＰＥ許容範囲でカットしてよい。

図３１は、本発明の一実施形態に係る、各ライン上において上層対応アパーチャ３１００を有する異なるピッチの３セットのライン３１０２、３１０４および３１０６を示す。図３１を参照すると、４０ｎｍ、３０ｎｍ及び２０ｎｍアレイの鉛直ピッチが示される。複数の４０ｎｍピッチのライン３１０２に対して、スタッガードＢＡＡ（例えば、２０４８個の開口を有する）が、これらのラインをカットするために利用可能である。複数の３０ｎｍピッチのライン３１０４に対して、スタッガードＢＡＡ（例えば、２７３０個の開口を有する）が、これらのラインをカットするために利用可能である。複数の２０ｎｍピッチのライン３１０６に対して、スタッガードＢＡＡ（例えば、４０９６個の開口を有する）が、これらのラインをカットするために利用可能である。この例示的な場合において、２０ｎｍ、３０ｎｍおよび４０ｎｍピッチを有する１０ｎｍステップの単方向グリッド３１５０上に示される平行な複数のラインは、カットされる必要がある。ＢＡＡは、３つのピッチ（すなわち、３つのサブアレイ）を有し、図３１に示されるように、図示される複数のトラック３１６０と同軸でアラインメントされる。

図３１の３つのサブアレイの各々における各アパーチャがそれ独自のドライバを有することを前提として、図示される単方向グリッドによる複雑なレイアウトをレイアウト上のトラックでカットすることは、レイアウトに存在するピッチの数及び組み合わせに依存しないツールスループットで実行されてよい。その結果、複数のカット、異なる幅の複数の同時カット、及びあらゆる単一ピッチより大きい幅のカットが可能となる。設計は、ピッチに依存しないスループットと称されてよい。説明すると、このような結果は、ウェハの複数のパスが各ピッチに対して必要とされる場合には不可能である。このような実装は、３つのＢＡＡ開口のサイズに制限されないことを理解されたい。様々なＢＡＡピッチの間に共通グリッドの関係がある限り、さらなる組み合わせが生成されてよい。

さらに、一実施形態において、同時に形成される複数のカットは、複数のピッチによって可能であり、より幅広いラインは、カットの距離を完全にカバーする複数の異なる開口の組み合わせによって適応される。例えば、図３２は、本発明の一実施形態に係る、１つの極太線３２０４を含む複数の異なるサイズのライン３２０２、及び共通グリッド３２１４上におけるビームアパーチャアレイの鉛直ピッチレイアウト３２０６（３つのアレイ３２０８、３２１０および３２１２）を示す。非常に幅広いライン３２０４は、鉛直方向に追加される３つの大型アパーチャ３２１６の組み合わせによってカットされる。図３２を見ると、複数のワイヤ３２０２は、複数の破線のボックス（例えば、複数のアパーチャ３２１６に対応する複数の破線のボックス３２１８）として示される様々な開口によってカットされるものとして示されることを理解されたい。

本発明の複数の実施形態の第７の態様において、電子ビームツールのためのユニバーサルカッタが説明される。

一実施形態において、高スループット電子ビーム処理は、複数のカットを画定することによって実現され、これにより、予め定められた値に等しい開口高さを有する単一（ユニバーサル）ＢＡＡは、様々なラインピッチ／幅に用いられてよい。このような一実施形態において、開口高さは、最小ピッチレイアウトの半分がターゲットとされる。「開口高さ」という記載は、受け側ウェハ上で作用されるスポットサイズを指し、ＢＡＡの物理的開口を指すものではないことを理解されたい。なぜなら、物理的開口（例えば、ミクロンスケール）は、最終的にＢＡＡから生成されるスポットサイズ（例えば、ナノメートルスケール）より実質的に大きいからである。特定の例において、複数の開口の高さは、最小レイアウトピッチＮ＝２０ｎｍに対して１０ｎｍである。このような場合、複数のピッチのレイアウト（例えば、Ｎ［２０］、Ｍ［３０］、Ｎ＊２［４０］、Ｎ＊３又はＭ＊２［６０］、Ｎ＊４［８０］、Ｍ＊３［９０］ｎｍ）等が、カットされてよい。２つのＢＡＡ開口の間の中央に一致し、複数のトラックの軸が予め定められた１次元（１Ｄ）グリッド上にアラインメントされる予め定められたグリッド上に、カット／プラグトラックが配置されることを前提として、複数のカットは、最小ピッチ／４（Ｎ／４）の必要なＥＰＥ許容範囲で実行されてよい。各金属トラックの隣接は、ＥＰＥ要件＝ピッチ／４を満たすべく、２つの開口を最小限露光させることによって中断される。

例において、図３３は、本発明の一実施形態に係る、複数の異なるサイズのライン３３０２、及びユニバーサルカッタのピッチのアレイ３３０４を示す。図３３を参照すると、特定の実施形態において、例えば８１９２個の開口（そのうちの少数のみが示される）を有する１０ｎｍピッチのアレイ３３０４を有するＢＡＡは、ユニバーサルカッタとして用いられる。共通グリッド３３０６上に示されるが、一実施形態において、複数のラインは、実際にグリッドにアラインメントされる必要は全くないことを理解されたい。当該実施形態において、間隔は、複数のカッタ開口によって区別される。

より一般的には、再び図３３を参照すると、ビームアパーチャアレイ３３０４は、複数のスタッガード方形ビーム開口３３０８（例えば、８１９２個のスタッガード方形ビーム開口）のアレイを含み、これは、スキャンが水平方向３３１０に沿って実行される間に、鉛直方向においてこれらの開口の１つ又は複数を共に用いることによって、任意の幅広いライン／ワイヤ３３０２をカットするように実装されてよい。唯一の制限は、隣接する複数のワイヤが、あらゆる個別のワイヤをカットすべく、２＊ＥＰＥであることである。一実施形態において、複数のワイヤは、ＢＡＡ３３０４からオンザフライで選択される複数のユニバーサルカッタ開口３３０８の複数の組み合わせによってカットされる。例として、ライン３３１２は、ＢＡＡ３３０４からの３つの開口３３１４によってカットされる。他の例において、ライン３３１６は、ＢＡＡ３３０４からの１１個の開口３３１８によってカットされる。

非ユニバーサルカッタとの比較のために、アレイ３３２０のグルーピングが図３３に示される。アレイ３３２０のグルーピングは、ユニバーサルカッタには存在しないが、アレイ３３２０のグルーピングに基づいて、ユニバーサルカッタを非ユニバーサルカッタと比較するために示されていることを理解されたい。

説明すると、複数の他のビームアパーチャアレイ構成は、カットされる複数のラインの中心線上で具体的にアラインメントされる複数の開口を必要とする。代わりに、本明細書の一実施形態によれば、ユニバーサルアパーチャアレイ技術により、アラインメントされないラインの中心線における、任意の幅広いライン／ワイヤのユニバーサルなカットが可能となる。さらに、複数の他の技術のＢＡＡによって別途固定され得る線幅（及び間隔）の変化は、ユニバーサルカッタによって適応される。従って、製造工程、又は個別の回路のＲＣの要求に応じて具体的に調整されるライン／ワイヤへの後発的な変更が、可能であってよい。

ピッチ／４のＥＰＥカバレッジ要件が満たされる限り、様々なライン／ワイヤは、ユニバーサルカッタのシナリオに正確にアラインメントされなくてよいことを理解されたい。唯一の制限は、以下のとおりＥＰＥ／４で並ぶカッタにより、複数のラインの間に十分な空間が提供され、複数のラインの間にＥＰＥ／２の距離を有することである。図３４は、本発明の一実施形態に係る、２つのライン３４０２および３４０４に対して参照されるように、ユニバーサルカッタ３４００の２＊ＥＰＥルールを示す。図３４を参照すると、上部のラインのＥＰＥ３４０６及び底部のラインのＥＰＥ３４０８は、複数のユニバーサルカッタホール３４１０のピッチに対応する２＊ＥＰＥ幅を提供する。従って、開口ピッチのルールは、２つのラインの間の最小空間に対応する。距離がこれより大きい場合、カッタは、あらゆる任意の幅のラインをカットする。なお、最小のホールサイズ及びピッチは、正確には、ラインの２＊ＥＰＥに等しい。

一実施形態において、ユニバーサルカッタを用いることによって、結果の複数の構造は、電子ビームによって生成された半導体サンプルにおいて、ランダムなワイヤ幅及び配置を有してよい。しかしながら、直交するラインまたはフックがこのアプローチでは製造されないので、ランダムな配置は、依然として単方向として説明される。ユニバーサルカッタは、多くの異なるピッチ及び幅、例えば、カット及びビアのために用いられる電子ビームパターニング前にパターニングすることによって製造可能なものであれば何でもカットするために実装されてよい。比較として、上述されたスタッガードアレイ及び３スタッガードアレイのＢＡＡは、そのピッチに対して固定された位置に関連付けられる。

より一般的には、本発明の複数の実施形態の上述された態様の全てを参照すると、複数のラインのカット（又はプラグ）を有するラインを有し、かつ、関連付けられた複数のビアを有する金属被膜層は、基板の上に製造されてよく、一実施形態においては、前の金属被膜層の上に製造されてよいことを理解されたい。例として、図３５は、本発明の一実施形態に係る、前の層金属被膜構造の平面図及び対応する断面図を示す。図３５を参照すると、初期構造３５００は、複数の金属ライン３５０２及び複数の層間絶縁（ＩＬＤ）ライン３５０４のパターンを含む。初期構造３５００は、図３５に示されるように、一定ピッチで離間し、かつ、一定幅を有する金属ラインを有する格子状パターンでパターニングされてよい。図示されていないが、複数のライン３５０２は、これらのラインに沿った様々な位置に、複数の中断部分（すなわち、カット又はプラグ）を有してよい。パターンは、上述されたように、例えば、ピッチ二分割又はピッチ四分割アプローチによって製造されてよい。複数のラインのいくつかは、断面図に例として示されるライン３５０２'のように、複数の基本ビアに関連付けられてよい。

一実施形態において、図３５に示される前の金属被膜構造上に金属被膜層を製造することは、構造３５００の上に層間絶縁（ＩＬＤ）材料を形成することから始まる。ハードマスク材料層は、次にＩＬＤ層上に形成されてよい。ハードマスク材料層は、３５００の複数のライン３５０２に直交する複数の単方向のラインの格子を形成するようにパターニングされてよい。一実施形態において、複数の単方向ハードマスクラインの格子は、従来のリソグラフィ（例えば、フォトレジスト及び他の関連付けられた層）を用いて製造され、上述されたようなピッチ二分割、ピッチ四分割等のアプローチによって定義される線密度を有してよい。複数のハードマスクラインの格子は、基本ＩＬＤ層の格子領域を露光されたままにする。ＩＬＤ層のこれらの露光された部分が、金属ライン形成、ビア形成、及びプラグ形成のために、最終的にパターニングされる。例えば、一実施形態において、複数のビア位置は、上述されたようなＥＢＬを用いて、露光されたＩＬＤの複数の領域においてパターニングされる。パターニングは、ＥＢＬによるレジスト層の形成及びレジスト層のパターニングを含み、複数のＩＬＤ領域にエッチングされ得る複数のビア開口位置を提供してよい。上層にあるハードマスクの複数のラインは、複数のビアを、ハードマスクラインに適応される重複を有しつつ、露光されたＩＬＤの複数の領域のみに限定するために用いられてよく、重複は、エッチング停止点として効果的に用いられてよい。複数のプラグ（又はカット）位置も、別個のＥＢＬ処理オペレーションにおいて、複数の上層にあるハードマスクラインによって限定されるように、ＩＬＤの露光された複数の領域においてパターニングされてよい。複数のカット又はプラグの製造は、その中に製造された複数の金属ラインを最終的に中断するＩＬＤの複数の領域を、効果的に保持する。複数の金属ラインは、次に、ダマシンアプローチを用いて製造されてよく、ここで、ＩＬＤの複数の露光された部分（これらの部分は、複数のハードマスクラインの間にあり、「カット」の間にパターニングされるレジスト層のようなプラグ保持層によって保護されない）は、部分的にリセス形成される。リセス形成は、複数のビア位置をさらに拡大し、基本金属被膜構造から複数の金属ラインを開いてよい。部分的にリセス形成された複数のＩＬＤ領域は、次に、例えば、めっき及びＣＭＰ処理によって金属で充填され（複数のビア位置充填も含み得る処理）、複数の上層にあるハードマスクラインの間に複数の金属ラインを提供する。複数のハードマスクラインは、金属被膜構造完成のために、最終的に除去されてよい。ラインのカット、ビア形成、及び最終的なライン形成の上述された順序は、例として提供されたに過ぎないことを理解されたい。本明細書で説明されるようなＥＢＬカット及びビアを用いる様々な処理スキームが、受容されてよい。

一実施形態において、本説明全体で用いられるように、層間絶縁（ＩＬＤ）材料は、誘電もしくは絶縁材料の層から構成され、又はこれを含む。適した誘電材料の例は、限定されるものではないが、シリコン酸化物（例えば二酸化シリコン（ＳｉＯ_２））、ドープシリコン酸化物、フッ化シリコン酸化物、炭素ドープシリコン酸化物、当技術分野において公知の様々な低誘電率の誘電材料、及びこれらの組み合わせを含む。層間絶縁材料は、例えば、化学蒸着（ＣＶＤ）、物理蒸着（ＰＶＤ）のような従来技術、又は他の堆積方法によって形成されてよい。

一実施形態において、本説明全体でさらに用いられるように、相互接続材料は、１つ又は複数の金属又は他の導電性構造から構成される。一般的な例は、銅ライン及び構造の利用であり、これは、銅とその周りのＩＬＤ材料との間にバリア層を含んでよく、又は含まなくてよい。本明細書で用いられる金属という用語は、合金、スタック、及び複数の金属の他の組み合わせを含む。例えば、金属相互接続ラインは、バリア層、異なる金属又は合金のスタック等を含んでよい。相互接続ラインは、場合によっては、当技術分野において、トレース、ワイヤ、ライン、金属、又は単に相互接続とも称される。

一実施形態において、本説明全体でさらに用いられるように、ハードマスク材料は、層間絶縁材料と異なる誘電材料から構成される。いくつかの実施形態において、ハードマスク層は、シリコン窒化物層（例えば、窒化シリコン）もしくはシリコン酸化物層、又はその両方、又はこれらの組み合わせを含む。他の適した材料は、炭素ベース材料を含んでよい。他の実施形態において、ハードマスク材料は、金属種を含む。例えば、ハードマスク又は他の上層の材料は、チタン窒化物又は他の金属（例えば窒化チタン）の層を含んでよい。潜在的には、より少ない量の酸素のような他の材料が、これらの層の１つ又は複数に含まれてよい。あるいは、当技術分野において公知の他のハードマスク層が、特定の実装例に応じて用いられてよい。ハードマスク層は、ＣＶＤ、ＰＶＤ、又は他の堆積方法によって形成されてよい。

図３５に関して説明される複数の層及び材料は、典型的には、集積回路の基本デバイス層のような基本半導体基板又は構造上又はこれより上に形成されることを理解されたい。一実施形態において、基本半導体基板は、集積回路を製造するために用いられる一般的な加工対象物を表す。半導体基板は、多くの場合、シリコンもしくは他の半導体材料のウェハ又は他の部品を含む。適した半導体基板は、限定されるものではないが、単結晶シリコン、多結晶シリコン及びシリコンオンインシュレータ（ＳＯＩ）、ならびに他の半導体材料で形成された同様の基板を含む。半導体基板は、製造ステージに応じて、多くの場合、トランジスタ、集積回路等を含む。基板は、半導体材料、金属、誘電材料、ドーパント、又は一般に半導体基板に用いられる他の材料をさらに含んでよい。さらに、図３５に示される構造は、より低いレベルの基本相互接続層上に製造されてよい。

他の実施形態において、複数のＥＢＬカットは、集積回路のＰＭＯＳ又はＮＭＯＳデバイスのような半導体デバイスを製造するために用いられてよい。このような一実施形態において、複数のＥＢＬカットは、フィンベース又はトライゲート構造を形成するために最終的に用いられる複数のアクティブ領域の格子をパターニングするために用いられる。他のこのような実施形態において、複数のＥＢＬカットは、ゲート電極の製造に最終的に用いられるポリ層のようなゲート層をパターニングするために用いられる。完成したデバイスの例として、図３６Ａおよび３６Ｂは、本発明の一実施形態に係る複数のフィンを有する非プレーナ型半導体デバイスの（断面図のａ−ａ'軸に沿って見た）断面図及び平面図をそれぞれ示す。

図３６Ａを参照すると、半導体構造又はデバイス３６００は、基板３６０２から形成され、かつ、分離領域３６０６内に形成された非プレーナ型アクティブ領域（例えば、突出するフィン部分３６０４及びサブフィン領域３６０５を含むフィン構造）を含む。ゲートライン３６０８は、非プレーナ型アクティブ領域の複数の突出部分３６０４の上、及び分離領域３６０６の一部の上に配置される。図示されるように、ゲートライン３６０８は、ゲート電極３６５０及びゲート誘電層３６５２を含む。一実施形態において、ゲートライン３６０８は、誘電キャップ層３６５４をさらに含んでよい。ゲートコンタクト３６１４及び上層にあるゲートコンタクトビア３６１６が、上層にある金属相互接続３６６０と共に、この透視図からさらにわかり、これらの全ては、複数の層間絶縁スタック又は層３６７０に配置される。図３６Ａの透視図からさらにわかるように、ゲートコンタクト３６１４は、一実施形態において、分離領域３６０６の上に配置されるが、複数の非プレーナ型アクティブ領域の上には配置されない。

図３６Ｂを参照すると、ゲートライン３６０８は、複数の突出するフィン部分３６０４より上に配置されるものとして示される。複数の突出するフィン部分３６０４のソース及びドレイン領域３６０４Ａおよび３６０４Ｂが、この透視図からわかる。一実施形態において、ソース及びドレイン領域３６０４Ａ及び３６０４Ｂは、複数の突出するフィン部分３６０４の元の材料のドープされた部分である。他の実施形態において、複数の突出するフィン部分３６０４の材料は除去され、例えばエピタキシャル成長によって、他の半導体材料に置換される。いずれの場合においても、ソース及びドレイン領域３６０４Ａ及び３６０４Ｂは、誘電層３６０６の高さより下に、すなわちサブフィン領域３６０５内に延在してよい。

一実施形態において、半導体構造又はデバイス３６００は、限定されるものではないが、ｆｉｎＦＥＴ又はトライゲートデバイスのような非プレーナ型デバイスである。このような実施形態において、対応する半導体のチャネル領域は、３次元物体から構成されるか、又は３次元物体に形成される。このような一実施形態において、複数のゲートライン３６０８のゲート電極スタックは、３次元物体の少なくとも最上面及び側壁のペアを囲む。

本明細書に開示される複数の実施形態は、多種多様な異なるタイプの集積回路及び／又は小型電子デバイスを製造するために用いられてよい。このような集積回路の例は、限定されるものではないが、プロセッサ、チップセットコンポーネント、グラフィックプロセッサ、デジタル信号プロセッサ、マイクロコントローラ等を含む。複数の他の実施形態において、半導体メモリが製造されてよい。さらに、集積回路又は他の小型電子デバイスは、当技術分野において公知の多種多様な電子デバイスにおいて用いられてよい。例えば、コンピュータシステム（例えば、デスクトップ、ラップトップ、サーバ）、携帯電話、パーソナル電子機器等である。集積回路は、バス又はシステムの他のコンポーネントと連結されてよい。例えば、プロセッサは、１つ又は複数のバスによって、メモリ、チップセット等と連結されてよい。プロセッサ、メモリ、及びチップセットの各々は、潜在的に、本明細書で開示されるアプローチを用いて製造されてよい。

図３７は、本発明の一実装に係るコンピューティングデバイス３７００を示す。コンピューティングデバイス３７００は、ボード３７０２を収容する。ボード３７０２は、限定されるものではないが、プロセッサ３７０４及び少なくとも１つの通信チップ３７０６を含む多数のコンポーネントを含んでよい。プロセッサ３７０４は、ボード３７０２と物理的かつ電気的と連結される。いくつかの実装において、少なくとも１つの通信チップ３７０６も、ボード３７０２と物理的かつ電気的と連結される。さらなる実装において、通信チップ３７０６は、プロセッサ３７０４の一部である。

その用途に応じて、コンピューティングデバイス３７００は、物理的かつ電気的にボード３７０２と連結されてもされなくてもよい複数の他のコンポーネントを含んでよい。これらの他のコンポーネントは、限定されるものではないが、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリ、グラフィックプロセッサ、デジタル信号プロセッサ、暗号プロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリ、オーディオコーデック、ビデオコーデック、電力増幅器、全地球測位システム（ＧＰＳ）デバイス、コンパス、加速度計、ジャイロスコープ、スピーカ、カメラ、及び（ハードディスクドライブ、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）等のような）大容量記憶装置を含む。

通信チップ３７０６は、コンピューティングデバイス３７００との間でデータを転送するための無線通信を実現する。「無線」という用語及びその複数の派生語は、非固体媒体を介して変調電磁放射線を用いたデータ通信を行うことが可能な回路、デバイス、システム、方法、技術、通信チャネル等を説明するために用いられてよい。当該用語は、関連デバイスが全くワイヤを含まないことを示唆するものではないが、いくつかの実施形態においてはそうではないこともあり得る。通信チップ３７０６は、限定されるものではないが、Ｗｉ−Ｆｉ（ＩＥＥＥ８０２．１１ファミリ）、ＷｉＭＡＸ（ＩＥＥＥ８０２．１６ファミリ）、ＩＥＥＥ８０２．２０、ロングタームエボリューション（ＬＴＥ）、Ｅｖ−ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ（登録商標）、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、これらの派生物、ならびに３Ｇ、４Ｇ、５Ｇ及びそれ以降の世代として指定された任意の他の無線プロトコルを含む多数の無線規格又はプロトコルのいずれかを実装してよい。コンピューティングデバイス３７００は、複数の通信チップ３７０６を含んでよい。例えば、第１の通信チップ３７０６は、Ｗｉ−Ｆｉ（登録商標）及びＢｌｕｅｔｏｏｔｈ（登録商標）のような近距離無線通信専用であってよく、第２の通信チップ３７０６は、ＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ（登録商標）、ＬＴＥ、Ｅｖ−ＤＯ等のような長距離無線通信専用であってよい。

コンピューティングデバイス３７００のプロセッサ３７０４は、プロセッサ３７０４内にパッケージ化された集積回路ダイを含む。本発明のいくつかの実装において、プロセッサの集積回路ダイは、本発明の複数の実施形態の実装に係る、ＣＥＢＬを用いて製造される１つ又は複数の構造を含む。「プロセッサ」という用語は、複数のレジスタ及び／又はメモリからの電子データを処理し、当該電子データをレジスタ及び／又はメモリに格納可能な他の電子データに変換する任意のデバイスまたはデバイスの一部を指してよい。

通信チップ３７０６は、通信チップ３７０６内でパッケージ化された集積回路ダイをさらに含む。本発明の複数の実施形態の他の実装によれば、通信チップの集積回路ダイは、本発明の複数の実施形態の実装に係る、ＣＥＢＬを用いて製造された１つ又は複数の構造を含む。

複数のさらなる実装において、コンピューティングデバイス３７００内に収容された他のコンポーネントは、本発明の複数の実施形態の実装に係る、ＣＥＢＬを用いて製造された１つ又は複数の構造を含む集積回路ダイを含んでよい。

様々な実装において、コンピューティングデバイス３７００は、ラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、携帯情報端末（ＰＤＡ）、ウルトラモバイルＰＣ、携帯電話、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、エンターテイメント制御ユニット、デジタルカメラ、携帯音楽プレイヤ、又はデジタルビデオレコーダであってよい。複数のさらなる実装において、コンピューティングデバイス３７００は、データを処理する任意の他の電子デバイスであってよい。

本発明の複数の実施形態は、複数の命令が格納された機械可読媒体を含み得るコンピュータプログラム製品又はソフトウェアとして提供されてよく、複数の命令は、本発明の複数の実施形態に係る処理を実行するようにコンピュータシステム（又は他の電子デバイス）をプログラムするために用いられてよい。一実施形態において、コンピュータシステムは、図４及び／又は図２４Ａ−２４Ｃに関して説明されたもののような電子ビームツールと連結される。機械可読媒体は、機械（例えばコンピュータ）によって可読な形で情報を格納又は送信する任意のメカニズムを含む。例えば、機械可読（例えばコンピュータ可読）媒体は、機械（例えばコンピュータ）可読記憶媒体（例えば、リードオンリメモリ（「ＲＯＭ」）、ランダムアクセスメモリ（「ＲＡＭ」）、磁気ディスク記憶媒体、光記憶媒体、フラッシュメモリデバイス等）、機械（例えばコンピュータ）可読送信媒体（電気的、光、音波又は他の形式の伝搬信号（例えば、赤外線信号、デジタル信号等））等を含む。

図３８は、コンピュータシステム３８００の例示的な形式で機械の概略図を示し、その内部において、本明細書で説明される（終点検出のような）方法論の任意の１つ又は複数を機械に実行させる命令セットが、実行されてよい。複数の代替的な実施形態において、機械は、ローカルエリアネットワーク（ＬＡＮ）、イントラネット、エクストラネット、又はインターネットにおける他の機械に接続（例えばネットワーク接続）されてよい。機械は、クライアントサーバネットワーク環境において、サーバもしくはクライアントマシンとして動作してよく、又は、ピアツーピア（もしくは分散）ネットワーク環境において、ピアマシンとして動作してよい。機械は、パーソナルコンピュータ（ＰＣ）、タブレットＰＣ、セットトップボックス（ＳＴＢ）、携帯情報端末（ＰＤＡ）、携帯電話、ウェブアプライアンス、サーバ、ネットワークルータ、スイッチもしくはブリッジ、又は当該機械によってとられるべきアクションを指定する命令セットを（順次もしくは別途）実行可能な任意の機械であってよい。さらに、単一の機械のみが示されるが、「機械」という用語は、本明細書で説明される方法論の任意の１つ又は複数を実行する命令セット（もしくは複数の命令セット）を個別にもしくは共に実行する複数の機械（例えばコンピュータ）の任意の集合体を含むものとしても解されるべきである。

例示的なコンピュータシステム３８００は、プロセッサ３８０２と、メインメモリ３８０４（例えば、リードオンリメモリ（ＲＯＭ）、フラッシュメモリ、同期ＤＲＡＭ（ＳＤＲＡＭ）又はＲａｍｂｕｓ ＤＲＡＭ（ＲＤＲＡＭ）のような動的ランダムアクセスメモリ（ＤＲＡＭ）等）と、静的メモリ３８０６（例えば、フラッシュメモリ、静的ランダムアクセスメモリ（ＳＲＡＭ）等）と、二次メモリ３８１８（例えば、データストレージデバイス）とを含み、これらは、バス３８３０を介して互いに通信を行う。

プロセッサ３８０２は、マイクロプロセッサ、中央処理装置等のような１つ又は複数の汎用処理デバイスを表す。より詳細には、プロセッサ３８０２は、複合命令セットコンピューティング（ＣＩＳＣ）マイクロプロセッサ、縮小命令セットコンピューティング（ＲＩＳＣ）マイクロプロセッサ、超長命令語（ＶＬＩＷ）マイクロプロセッサ、他の複数の命令セットを実装するプロセッサ、又は複数の命令セットの組み合わせを実装するプロセッサであってよい。プロセッサ３８０２は、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタル信号プロセッサ（ＤＳＰ）、ネットワークプロセッサ等のような１つ又は複数の特定用途向け処理デバイスであってもよい。プロセッサ３８０２は、本明細書で説明される複数のオペレーションを実行する処理ロジック３８２６を実行するように構成される。

コンピュータシステム３８００は、ネットワークインターフェースデバイス３８０８をさらに含んでよい。コンピュータシステム３８００は、ビデオディスプレイユニット３８１０（例えば、液晶ディスプレイ（ＬＣＤ）、発光ダイオードディスプレイ（ＬＥＤ）、陰極線チューブ（ＣＲＴ）、英数字入力デバイス３８１２（例えばキーボード）、カーソル制御デバイス３８１４（例えばマウス）、及び信号生成デバイス３８１６（例えばスピーカ）をさらに含んでよい。

二次メモリ３８１８は、機械アクセス可能記憶媒体（又はより詳細には、コンピュータ可読記憶媒体）３８３２を含んでよく、ここには、本明細書で説明される任意の１つ又は複数の方法論を具現化する１つ又は複数の命令セット（例えばソフトウェア３８２２）が格納される。ソフトウェア３８２２は、これが機械可読記憶媒体をさらに構成するコンピュータシステム３８００、メインメモリ３８０４及びプロセッサ３８０２によって実行される間、メインメモリ３８０４内に及び／又はプロセッサ３８０２内に、完全に又は少なくとも部分的に存在してもよい。ソフトウェア３８２２は、ネットワークインターフェースデバイス３８０８を介して、ネットワーク３８２０においてさらに送信又は受信されてよい。

機械アクセス可能記憶媒体３８３２は、例示的な実施形態において、単一の媒体として示されるが、「機械可読記憶媒体」という用語は、１つ又は複数の命令セットを格納する単一の媒体又は複数の媒体（例えば、集中もしくは分散データベース及び／又は関連キャッシュ及びサーバ）を含むものとして解されるべきである。「機械可読記憶媒体」という用語は、機械によって実行される命令セットを格納又はエンコード可能であり、かつ、本発明の任意の１つ又は複数の方法論を機械に実行させる任意の媒体を含むものとしてさらに解されるべきである。「機械可読記憶媒体」という用語は、従って、限定されるものではないが、ソリッドステートメモリ、及び光又は磁気媒体を含むものとして解されるべきである。

本発明の複数の実施形態の実装は、半導体基板のような基板上で形成されてよく、又はここで実行されてよい。１つの実装において、半導体基板は、バルクシリコン又はシリコンオンインシュレータサブストラクチャを用いて形成される結晶性基板であってよい。複数の他の実装において、半導体基板は、シリコンと組み合わせられてよく、又は組み合わせられなくてもよい複数の代替的な材料を用いて形成されてよく、これらは、限定されるものではないが、ゲルマニウム、インジウム、アンチモン、テルル化鉛、ヒ化インジウム、リン化インジウム、ガリウムヒ素、インジウムガリウムヒ素、アンチモン化ガリウム、又はＩＩＩ−Ｖ族もしくはＩＶ族材料の複数の他の組み合わせを含む。基板を形成可能な材料の少数の例がここで説明されるが、半導体デバイスを構築可能な基礎として機能し得るあらゆる材料は、本発明の趣旨及び範囲に属する。

金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ、又は単にＭＯＳトランジスタ）のような複数のトランジスタは、基板上に製造されてよい。本発明の様々な実装において、ＭＯＳトランジスタは、プレーナ型トランジスタ、非プレーナ型トランジスタ、又はその両方の組み合わせであってよい。非プレーナ型トランジスタは、ダブルゲートトランジスタ及びトライゲートトランジスタ、ならびにナノリボン及びナノワイヤトランジスタのようなラップアラウンド又はオールアラウンドゲートトランジスタのようなＦｉｎＦＥＴトランジスタを含む。本明細書で説明される複数の実装は、プレーナ型トランジスタのみを示し得るが、本発明が、非プレーナ型トランジスタを用いて実行されてもよいことに留意されたい。

各ＭＯＳトランジスタは、少なくとも２つの層、すなわちゲート誘電層及びゲート電極層で形成されるゲートスタックを含む。ゲート誘電層は、１つの層又は複数の層のスタックを含んでよい。１つ又は複数の層は、酸化シリコン、二酸化シリコン（ＳｉＯ_２）及び／又は高誘電率の誘電材料を含んでよい。高誘電率の誘電材料は、ハフニウム、シリコン、酸素、チタン、タンタル、ランタン、アルミニウム、ジルコニウム、バリウム、ストロンチウム、イットリウム、鉛、スカンジウム、ニオビウム、及び亜鉛のような元素を含んでよい。ゲート誘電層において利用可能な高誘電率材料の例は、限定されるものではないが、酸化ハフニウム、ハフニウムシリコン酸化物、酸化ランタン、ランタンアルミニウム酸化物、酸化ジルコニウム、ジルコニウムシリコン酸化物、酸化タンタル、酸化チタン、バリウムストロンチウムチタン酸化物、バリウムチタン酸化物、ストロンチウムチタン酸化物、酸化イットリウム、酸化アルミニウム、鉛スカンジウムタンタル酸化物、及びニオブ酸鉛亜鉛を含む。いくつかの実施形態において、高誘電率材料が用いられる場合に、アニール処理がゲート誘電層において実行され、その品質を向上させてよい。

ゲート電極層は、ゲート誘電層上に形成され、トランジスタがＰＭＯＳトランジスタであるべきかＮＭＯＳトランジスタであるべきかに応じて、少なくとも１つのＰ型仕事関数の金属又はＮ型仕事関数の金属で構成されてよい。いくつかの実装において、ゲート電極層は、２つ又はそれより多くの金属層のスタックで構成されてよく、１つ又は複数の金属層は、仕事関数の金属層であり、少なくとも１つの金属層は、充填金属層である。

ＰＭＯＳトランジスタでは、ゲート電極に利用可能な金属は、限定されるものではないが、ルテニウム、パラジウム、プラチナ、コバルト、ニッケル、及び導電性の金属酸化物、例えばルテニウム酸化物を含む。Ｐ型金属層は、仕事関数が約４．９ｅＶから約５．２ｅＶまでの間であるＰＭＯＳゲート電極の形成を実現する。ＮＭＯＳトランジスタでは、ゲート電極に利用可能な金属は、限定されるものではないが、ハフニウム、ジルコニウム、チタン、タンタル、アルミニウム、これらの金属の合金、ならびにハフニウム炭化物、ジルコニウム炭化物、チタン炭化物、タンタル炭化物、及びアルミニウム炭化物のようなこれらの金属の炭化物を含む。Ｎ型金属層は、仕事関数が約３．９ｅＶから約４．２ｅＶまでの間であるＮＭＯＳゲート電極の形成を実現する。

いくつかの実装において、ゲート電極は、「Ｕ」形構造で構成されてよく、これは、基板の面と実質的に平行な底部と、基板の最上面に対して実質的に鉛直な２つの側壁部を含む。他の実装において、ゲート電極を形成する金属層の少なくとも１つは、単に基板の最上面と実質的に平行なプレーナ型層であってよく、基板の最上面に対して実質的に鉛直な側壁部を含まない。本発明の複数のさらなる実装において、ゲート電極は、Ｕ形構造と、プレーナ型かつＵ形構造との組み合わせで構成されてよい。例えば、ゲート電極は、１つ又は複数のプレーナ型かつ非Ｕ形層の上に形成される１つ又は複数のＵ形金属層で構成されてよい。

本発明のいくつかの実装において、ゲートスタックを囲む複数の側壁スペーサのペアは、ゲートスタックに対向する側に形成されてよい。複数の側壁スペーサは、窒化シリコン、酸化シリコン、炭化シリコン、炭素でドープされた窒化シリコン、シリコン酸窒化物のような材料から形成されてよい。複数の側壁スペーサを形成する処理は、当技術分野において周知であり、概して、堆積及びエッチング処理のステップを含む。代替的な実装において、複数のスペーサのペアが用いられてよく、例えば、複数の側壁スペーサの２つのペア、３つのペア、又は４つのペアが、ゲートスタックに対向する側に形成されてよい。

当技術分野において周知なように、ソース及びドレイン領域は、各ＭＯＳトランジスタのゲートスタックに隣接する基板内に形成される。ソース及びドレイン領域は、概して、注入／拡散処理又はエッチング／堆積処理のいずれかを用いて形成される。前者の処理において、ホウ素、アルミニウム、アンチモン、リン、又はヒ素のようなドーパントは、基板にイオン注入され、ソース及びドレイン領域を形成してよい。ドーパントを活性化させ、これらを基板へとさらに拡散させるアニール処理は、典型的には、イオン注入処理に続く。後者の処理において、基板は、最初にエッチングされ、ソース及びドレイン領域の位置にリセスを形成してよい。ソース及びドレイン領域を製造するために用いられる材料をリセスに充填するエピタキシャル成長処理が、次に実行されてよい。いくつかの実装において、ソース及びドレイン領域は、シリコンゲルマニウム又は炭化シリコンのようなシリコン合金を用いて製造されてよい。いくつかの実装において、エピタキシャルに堆積されたシリコン合金は、ホウ素、ヒ素、又はリンのようなドーパントにより、インサイチューでドープされてよい。複数のさらなる実施形態において、ソース及びドレイン領域は、ゲルマニウムもしくはＩＩＩ−Ｖ族材料又は合金のような１つ又は複数の代替的な半導体材料を用いて形成されてよい。複数のさらなる実施形態において、金属及び／又は金属合金の１つ又は複数の層は、ソース及びドレイン領域を形成するために用いられてよい。

１つ又は複数の層間絶縁体（ＩＬＤ）が、ＭＯＳトランジスタに堆積される。ＩＬＤ層は、低誘電率誘電材料のような、集積回路構造におけるその適用性で知られる誘電材料を用いて形成されてよい。利用可能な誘電材料の例は、限定されるものではないが、二酸化シリコン（ＳｉＯ_２）、炭素ドープ酸化物（ＣＤＯ）、窒化シリコン、パーフルオロシクロブタン又はポリテトラフルオロエチレンのような有機ポリマ、フルオロケイ酸ガラス（ＦＳＧ）、及びシルセスキオキサン、シロキサン、もしくは有機シリケートガラスのような有機シリケートを含む。ＩＬＤ層は、これらの誘電定数をさらに低減すべく、複数のポア又はエアギャップを含んでよい。

図３９は、本発明の１つ又は複数の実施形態を含むインターポーザ３９００を示す。インターポーザ３９００は、第１の基板３９０２と第２の基板３９０４とのブリッジになるために用いられる介在基板である。第１の基板３９０２は、例えば、集積回路ダイであってよい。第２の基板３９０４は、例えば、メモリモジュール、コンピュータマザーボード、又は他の集積回路ダイであってよい。概して、インターポーザ３９００の目的は、接続をより幅広いピッチに広げること、又は接続を異なる接続にリルートすることである。例えば、インターポーザ３９００は、後で第２の基板３９０４と連結可能なボールグリッドアレイ（ＢＧＡ）３９０６に、集積回路ダイを連結してよい。いくつかの実施形態において、第１及び第２の基板３９０２／３９０４は、インターポーザ３９００に対向する側に取り付けられる。複数の他の実施形態において、第１及び第２の基板３９０２／３９０４は、インターポーザ３９００と同じ側に取り付けられる。複数のさらなる実施形態において、３つ又はそれより多くの基板は、インターポーザ３９００によって相互接続される。

インターポーザ３９００は、エポキシ樹脂、グラスファイバ強化エポキシ樹脂、セラミック材料、又はポリイミドのようなポリマ材料で形成されてよい。複数のさらなる実装において、インターポーザは、シリコン、ゲルマニウム、ならびに他のＩＩＩ族及びＩＶ族材料のような、半導体基板に用いられる上述された材料と同じ材料を含み得る代替的な強固又は柔軟な材料で形成されてよい。

インターポーザは、複数の金属相互接続３９０８と、限定されるものではないが、スルーシリコンビア（ＴＳＶ）３９１２を含む複数のビア３９１０とを含んでよい。インターポーザ３９００は、パッシブ及びアクティブデバイスの両方を含む複数の埋め込みデバイス３９１４をさらに含んでよい。このようなデバイスは、限定されるものではないが、コンデンサ、デカップリングコンデンサ、抵抗器、インダクタ、ヒューズ、ダイオード、変圧器、センサ、及び静電放電（ＥＳＤ）デバイスを含む。無線周波数（ＲＦ）デバイス、電力増幅器、電力管理デバイス、アンテナ、アレイ、センサ、及びＭＥＭＳデバイスのようなより複雑なデバイスが、インターポーザ３９００上にさらに形成されてよい。

本発明の複数の実施形態によれば、本明細書に開示される複数の装置又は処理は、インターポーザ３９００の製造において用いられてよい。

図４０は、本発明の一実施形態に係るコンピューティングデバイス４０００を示す。コンピューティングデバイス４０００は、多数のコンポーネントを含んでよい。一実施形態において、これらのコンポーネントは、１つ又は複数のマザーボードに取り付けられる。代替的な実施形態において、これらのコンポーネントは、マザーボードではなく、単一のシステムオンチップ（ＳｏＣ）ダイ上に製造される。コンピューティングデバイス４０００における複数のコンポーネントは、限定されるものではないが、集積回路ダイ４００２と少なくとも１つの通信チップ４００８とを含む。いくつかの実装において、通信チップ４００８は、集積回路ダイ４００２の一部として製造される。集積回路ダイ４００２は、ＣＰＵ４００４とオンダイメモリ４００６とを含んでよく、オンダイメモリ４００６は、多くの場合、キャッシュメモリとして用いられ、埋め込みＤＲＡＭ（ｅＤＲＡＭ）又はスピン注入トルクメモリ（ＳＴＴＭもしくはＳＴＴＭ−ＲＡＭ）のような技術によって提供可能である。

コンピューティングデバイス４０００は、複数の他のコンポーネントを含んでよく、これらは、マザーボードと物理的かつ電気的と連結されてもされなくてもよく、又は、ＳｏＣダイ内で製造されてもされなくてもよい。これらの他のコンポーネントは、限定されるものではないが、揮発性メモリ４０１０（例えばＤＲＡＭ）、不揮発性メモリ４０１２（例えば、ＲＯＭもしくはフラッシュメモリ）、グラフィック処理ユニット４０１４（ＧＰＵ）、デジタル信号プロセッサ４０１６、暗号プロセッサ４０４２（ハードウェア内で暗号アルゴリズムを実行する特定用途向けプロセッサ）、チップセット４０２０、アンテナ４０２２、ディスプレイもしくはタッチスクリーンディスプレイ４０２４、タッチスクリーンコントローラ４０２６、バッテリ４０２９もしくは他の電源、電力増幅器（不図示）、全地球測位システム（ＧＰＳ）デバイス４０２８、コンパス４０３０、モーションコプロセッサもしくはセンサ４０３２（加速度計、ジャイロスコープ、及びコンパスを含み得る）、スピーカ４０３４、カメラ４０３６、（キーボード、マウス、スタイラス、及びタッチパッドのような）ユーザ入力デバイス４０３８、及び（ハードディスクドライブ、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）等のような）大容量記憶装置４０４０を含む。

通信チップ４００８は、コンピューティングデバイス４０００との間におけるデータ転送のための無線通信を実現する。「無線」という用語及びその複数の派生語は、非固体媒体を介して変調電磁放射線を用いたデータ通信を行うことが可能な回路、デバイス、システム、方法、技術、通信チャネル等を説明するために用いられてよい。当該用語は、複数の関連デバイスが全くワイヤを含まないことを示唆するものではないが、いくつかの実施形態においてはそうではないこともあり得る。通信チップ４００８は、限定されるものではないが、Ｗｉ−Ｆｉ（ＩＥＥＥ８０２．１１ファミリ）、ＷｉＭＡＸ（ＩＥＥＥ８０２．１６ファミリ）、ＩＥＥＥ８０２．２０、ロングタームエボリューション（ＬＴＥ）、Ｅｖ−ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ（登録商標）、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、これらの派生物、ならびに３Ｇ、４Ｇ、５Ｇ及びそれ以降の世代として指定された任意の他の無線プロトコルを含む多数の無線規格又はプロトコルのいずれかを実装してよい。コンピューティングデバイス４０００は、複数の通信チップ４００８を含んでよい。例えば、第１の通信チップ４００８は、Ｗｉ−Ｆｉ（登録商標）及びＢｌｕｅｔｏｏｔｈ（登録商標）のような近距離無線通信専用であってよく、第２の通信チップ４００８は、ＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ（登録商標）、ＬＴＥ、Ｅｖ−ＤＯ等のような長距離無線通信専用であってよい。

コンピューティングデバイス４０００のプロセッサ４００４は、本発明の複数の実施形態の複数の実装に係る、ＣＥＢＬを用いて製造される１つ又は複数の構造を含む。「プロセッサ」という用語は、レジスタ及び／又はメモリからの電子データを処理し、レジスタ及び／又はメモリに格納され得る他の電子データに当該電子データを変換する、任意のデバイス又はデバイスの一部を指してよい。

通信チップ４００８は、本発明の複数の実施形態の複数の実装に係る、ＣＥＢＬを用いて製造される１つ又は複数の構造をさらに含んでよい。

複数のさらなる実施形態において、コンピューティングデバイス４０００内に収容される他のコンポーネントは、本発明の複数の実施形態の複数の実装に係る、ＣＥＢＬを用いて製造される１つ又は複数の構造を含んでよい。

様々な実施形態において、コンピューティングデバイス４０００は、ラップトップコンピュータ、ネットブックコンピュータ、ノートブックコンピュータ、ウルトラブックコンピュータ、スマートフォン、タブレット、携帯情報端末（ＰＤＡ）、ウルトラモバイルＰＣ、携帯電話、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、エンターテイメント制御ユニット、デジタルカメラ、携帯音楽プレイヤ、又はデジタルビデオレコーダであってよい。複数のさらなる実装において、コンピューティングデバイス４０００は、データを処理する任意の他の電子デバイスであってよい。

本発明の複数の実施形態の図示された複数の実装について上述された説明は、要約の説明も含め、網羅的であることを意図するものではなく、本発明を開示された正確な形式に限定することを意図するものでもない。本発明の具体的な実装及びその例は、例示目的のために本明細書で説明され、当業者であれば認識するように、様々な均等の変形が本発明の範囲内で可能である。

これらの変形は、上述の詳細な説明に照らして、本発明になされ得るものである。以下の特許請求の範囲において用いられる用語は、本発明を明細書及び特許請求の範囲において開示される具体的な実装に限定するものと解釈されるべきではない。むしろ、本発明の範囲は、以下の特許請求の範囲によってのみ決定されるべきであり、特許請求の範囲は、その解釈についての確立された原則に従って解釈されるべきである。

一実施形態において、電子ビームツールのブランカアパーチャアレイ（ＢＡＡ）は、第１の方向に沿って第１のピッチを有する複数の開口の第１のカラムを含む第１のアレイを含む。複数の開口の第２のカラムは、第１の方向に沿い、かつ、複数の開口の第１のカラムとスタッガードする。複数の開口の第２のカラムは、第１のピッチを有する。ＢＡＡは、第１の方向に沿って第２のピッチを有する複数の開口の第３のカラムを含む第２のアレイをさらに含む。複数の開口の第４のカラムは、第１の方向に沿い、かつ、複数の開口の第３のカラムとスタッガードする。複数の開口の第４のカラムは、第２のピッチを有する。ＢＡＡは、第１の方向に沿って第３のピッチを有する複数の開口の第５のカラムを含む第３のアレイをさらに含む。複数の開口の第６のカラムは、第１の方向に沿い、かつ、複数の開口の第５のカラムとスタッガードする。複数の開口の第６のカラムは、第３のピッチを有する。ＢＡＡのスキャン方向は、第１の方向と直交する第２の方向に沿う。

一実施形態において、複数の開口の第１のカラムは、第１の方向にアラインメントされた複数の開口の第１の単一カラムであり、複数の開口の第２のカラムは、第１の方向にアラインメントされた複数の開口の第２の単一カラムであり、複数の開口の第３のカラムは、第１の方向にアラインメントされた複数の開口の第３の単一カラムであり、複数の開口の第４のカラムは、第１の方向にアラインメントされた複数の開口の第４の単一カラムであり、複数の開口の第５のカラムは、第１の方向にアラインメントされた複数の開口の第５の単一カラムであり、複数の開口の第６のカラムは、第１の方向にアラインメントされた複数の開口の第６の単一カラムである。

一実施形態において、複数の開口の第１のカラムの第１のピッチは、複数のラインのターゲットパターンの第１の部分の第１のピッチの２倍に相当し、複数の開口の第３のカラムの第２のピッチは、複数のラインのターゲットパターンの第２の部分の第２のピッチの２倍に相当し、複数の開口の第５のカラムの第３のピッチは、複数のラインのターゲットパターンの第３の部分の第３のピッチの２倍に相当し、複数のラインのターゲットパターンは、第２の方向と平行な向きである。

一実施形態において、複数のラインのターゲットパターンの第１の部分の第１のピッチは、複数のラインのターゲットパターンの第１の部分の線幅の２倍であり、複数のラインのターゲットパターンの第２の部分の第２のピッチは、複数のラインのターゲットパターンの第２の部分の線幅の２倍であり、複数のラインのターゲットパターンの第３の部分の第３のピッチは、複数のラインのターゲットパターンの第３の部分の線幅の２倍である。

一実施形態において、第２の方向に沿ってスキャンされる場合に、複数の開口の第１のカラムの複数の開口は、複数の開口の第２のカラムの複数の開口と重複せず、複数の開口の第３のカラムの複数の開口は、複数の開口の第４のカラムの複数の開口と重複せず、複数の開口の第５のカラムの複数の開口は、複数の開口の第６のカラムの複数の開口と重複しない。

一実施形態において、第２の方向に沿ってスキャンされる場合に、複数の開口の第１のカラムの複数の開口は、複数の開口の第２のカラムの複数の開口とわずかに重複し、複数の開口の第３のカラムの複数の開口は、複数の開口の第４のカラムの複数の開口とわずかに重複し、複数の開口の第５のカラムの複数の開口は、複数の開口の第６のカラムの複数の開口とわずかに重複する。

一実施形態において、複数の開口の第１、第２、第３、第４、第５及び第６のカラムは、シリコンの薄型スライスに形成された複数のアパーチャの第１、第２、第３、第４、第５及び第６のカラムである。

一実施形態において、複数のアパーチャの第１、第２、第３、第４、第５及び第６のカラムの複数のアパーチャの１つ又は複数は、周囲に金属を有する。

一実施形態において、半導体構造のパターン形成方法は、基板の上に複数の平行なラインのパターンを形成する段階であって、複数の平行なラインのパターンは、第１のピッチを有する第１の部分、第２のピッチを有する第２の部分、及び第３のピッチを有する第３の部分を有する、段階を含む。方法は、基板を電子ビームツールにおいてアラインメントし、電子ビームツールのスキャン方向と平行に複数の平行なラインのパターンを提供する段階をさらに含む。電子ビームツールは、ブランカアパーチャアレイ（ＢＡＡ）を有するカラムを含む。ＢＡＡは、アレイ方向に沿う複数の開口の第１のカラムと、アレイ方向に沿い、かつ、複数の開口の第１のカラムとスタッガードする複数の開口の第２のカラムと、を含む第１のアレイを含む。複数の開口の第１のカラムは第１のピッチを有し、複数の開口の第２のカラムは、第１のピッチを有する。複数の開口の第１のカラムの第１のピッチは、複数の平行なラインのパターンの第１の部分の第１のピッチの２倍に相当する。ＢＡＡは、アレイ方向に沿う複数の開口の第３のカラムと、アレイ方向に沿い、かつ、複数の開口の第３のカラムとスタッガードする複数の開口の第４のカラムと、を含む第２のアレイをさらに含む。複数の開口の第３のカラムは第２のピッチを有し、複数の開口の第４のカラムは、第２のピッチを有する。複数の開口の第３のカラムの第２のピッチは、複数の平行なラインのパターンの第２の部分の第２のピッチの２倍に相当する。ＢＡＡは、アレイ方向に沿う複数の開口の第５のカラムと、アレイ方向に沿い、かつ、複数の開口の第５のカラムとスタッガードする複数の開口の第６のカラムと、を含む第３のアレイをさらに含む。複数の開口の第５のカラムは第３のピッチを有し、複数の開口の第６のカラムは第３のピッチを有する。複数の開口の第５のカラムの第３のピッチは、複数の平行なラインのパターンの第３の部分の第３のピッチの２倍に相当し、アレイ方向は、スキャン方向と直交する。方法は、ＢＡＡの第１のアレイ、第２のアレイ又は第３のアレイから１つのアレイを選択する段階をさらに含む。方法は、スキャン方向に沿って基板をスキャンすることによって、複数の平行なラインのパターンの第１の部分、第２の部分又は第３の部分の対応する１つの中又はその上に、複数のカットのパターン又は複数のビアを形成し、複数の平行なラインのパターンの第１の部分、第２の部分又は第３の部分の対応する１つにラインの不連続部分を提供する段階をさらに含む。

一実施形態において、ＢＡＡの第１のアレイ、第２のアレイ又は第３のアレイから１つのアレイを選択する段階は、電子ビームツールのカラムの偏向部を用いる段階を含む。

一実施形態において、複数の平行なラインのパターンを形成する段階は、ピッチ二分割又はピッチ四分割技術を用いる段階を含む。

一実施形態において、複数のカットのパターン又は複数のビアを形成する段階は、フォトレジスト材料の層の複数の領域を露光させる段階を含む。

一実施形態において、複数の平行なラインのパターンの第１の部分の第１のピッチは、複数の平行なラインのパターンの第１の部分の各ラインの線幅の２倍であり、複数の平行なラインのパターンの第２の部分の第２のピッチは、複数の平行なラインのパターンの第２の部分の各ラインの線幅の２倍であり、複数の平行なラインのパターンの第３の部分の第３のピッチは、複数の平行なラインのパターンの第３の部分の各ラインの線幅の２倍である。

一実施形態において、電子ビームツールのカラムは、複数の電子のビームを提供する電子ソースを含む。カラムは、複数の電子のビームのビームの経路に沿って電子ソースと連結される制限アパーチャをさらに含む。カラムは、複数の電子のビームのビームの経路に沿って制限アパーチャと連結される高アスペクト比照明光学系をさらに含む。カラムは、複数の電子のビームのビームの経路に沿って高アスペクト比照明光学系と連結される成形アパーチャをさらに含む。カラムは、複数の電子のビームのビームの経路に沿って成形アパーチャと連結されるブランカアパーチャアレイ（ＢＡＡ）をさらに含む。ＢＡＡは、第１の方向に沿って第１のピッチを有する複数の開口の第１のカラムと、第１の方向に沿い、かつ、複数の開口の第１のカラムとスタッガードする複数の開口の第２のカラムと、を含む第１のアレイを含む。複数の開口の第２のカラムは、第１のピッチを有する。ＢＡＡは、第１の方向に沿って第２のピッチを有する複数の開口の第３のカラムと、第１の方向に沿い、かつ、複数の開口の第３のカラムとスタッガードする複数の開口の第４のカラムと、を含む第２のアレイをさらに含む。複数の開口の第４のカラムは、第２のピッチを有する。ＢＡＡは、第１の方向に沿って第３のピッチを有する複数の開口の第５のカラムと、第１の方向に沿い、かつ、複数の開口の第５のカラムとスタッガードする複数の開口の第６のカラムと、を含む第３のアレイをさらに含む。複数の開口の第６のカラムは、第３のピッチを有する。カラムは、複数の電子のビームのビームの経路に沿ってＢＡＡと連結される最終アパーチャをさらに含む。カラムは、複数の電子のビームを受けるサンプリングステージをさらに含む。サンプリングステージのスキャン方向は、ＢＡＡの第１の方向と直交する第２の方向に沿う。

一実施形態において、カラムは、第１のアレイ、第２のアレイ及び第３のアレイの１つから選択する偏向部をさらに含む。

一実施形態において、ＢＡＡの複数の開口の第１のカラムの第１のピッチは、複数のラインのターゲットパターンの第１の部分の第１のピッチの２倍に相当し、ＢＡＡの複数の開口の第３のカラムの第２のピッチは、複数のラインのターゲットパターンの第２の部分の第２のピッチの２倍に相当し、ＢＡＡの複数の開口の第５のカラムの第３のピッチは、複数のラインのターゲットパターンの第３の部分の第３のピッチの２倍に相当し、複数のラインのターゲットパターンは、第２の方向と平行な向きである。

一実施形態において、複数のラインのターゲットパターンの第１の部分の第１のピッチは、複数のラインのターゲットパターンの第１の部分の線幅の２倍であり、複数のラインのターゲットパターンの第２の部分の第２のピッチは、複数のラインのターゲットパターンの第２の部分の線幅の２倍であり、複数のラインのターゲットパターンの第３の部分の第３のピッチは、複数のラインのターゲットパターンの第３の部分の線幅の２倍である。

一実施形態において、サンプリングステージが第２の方向に沿ってスキャンされる場合に、ＢＡＡの複数の開口の第１のカラムの複数の開口は、複数の開口の第２のカラムの複数の開口と重複せず、ＢＡＡの複数の開口の第３のカラムの複数の開口は、複数の開口の第４のカラムの複数の開口と重複せず、ＢＡＡの複数の開口の第５のカラムの複数の開口は、複数の開口の第６のカラムの複数の開口と重複しない。

一実施形態において、サンプリングステージが第２の方向に沿ってスキャンされる場合に、ＢＡＡの複数の開口の第１のカラムの複数の開口は、複数の開口の第２のカラムの複数の開口とわずかに重複し、ＢＡＡの複数の開口の第３のカラムの複数の開口は、複数の開口の第４のカラムの複数の開口とわずかに重複し、ＢＡＡの複数の開口の第５のカラムの複数の開口は、複数の開口の第６のカラムの複数の開口とわずかに重複する。

一実施形態において、ＢＡＡは、シリコンの薄型スライスに配置された物理的な複数のアパーチャのアレイである。

一実施形態において、複数のアパーチャの第１、第２、第３、第４、第５及び第６のカラムの複数のアパーチャの１つ又は複数は、周囲に金属を有する。

一実施形態において、金属は、複数の電子のビームの一部を、カラムに収容されたファラデーカップ又はブランキングアパーチャへと通過させ又は誘導する１つ又は複数の電極を含む。

一実施形態において、成形アパーチャは、１次元の成形アパーチャである。一実施形態において、サンプリングステージは、交互に直交する層のパターニングに適応すべく、９０度回転可能である。

Claims (24)

1. 電子ビームツールのブランカアパーチャアレイ（ＢＡＡ）であって、
   第１の方向に沿って第１のピッチを有する複数の開口の第１のカラムと、前記第１の方向に沿って前記複数の開口の第１のカラムとスタッガードし、かつ、前記第１のピッチを有する複数の開口の第２のカラムと、を含む第１のアレイと、
   前記第１の方向に沿って第２のピッチを有する複数の開口の第３のカラムと、前記第１の方向に沿って前記複数の開口の第３のカラムとスタッガードし、かつ、前記第２のピッチを有する複数の開口の第４のカラムと、を含む第２のアレイと、
   前記第１の方向に沿って第３のピッチを有する複数の開口の第５のカラムと、前記第１の方向に沿って前記複数の開口の第５のカラムとスタッガードし、かつ、前記第３のピッチを有する複数の開口の第６のカラムと、を含む第３のアレイと、
   を備え、
   前記ＢＡＡのスキャン方向は、前記第１の方向に直交する第２の方向に沿う、ＢＡＡ。
2. 前記複数の開口の第１のカラムは、前記第１の方向にアラインメントされた複数の開口の第１の単一カラムであり、前記複数の開口の第２のカラムは、前記第１の方向にアラインメントされた複数の開口の第２の単一カラムであり、前記複数の開口の第３のカラムは、前記第１の方向にアラインメントされた複数の開口の第３の単一カラムであり、前記複数の開口の第４のカラムは、前記第１の方向にアラインメントされた複数の開口の第４の単一カラムであり、前記複数の開口の第５のカラムは、前記第１の方向にアラインメントされた複数の開口の第５の単一カラムであり、前記複数の開口の第６のカラムは、前記第１の方向にアラインメントされた複数の開口の第６の単一カラムである、請求項１に記載のＢＡＡ。
3. 前記複数の開口の第１のカラムの第１のピッチは、複数のラインのターゲットパターンの第１の部分の前記第１のピッチの２倍に相当し、前記複数の開口の第３のカラムの前記第２のピッチは、前記複数のラインのターゲットパターンの第２の部分の前記第２のピッチの２倍に相当し、前記複数の開口の第５のカラムの前記第３のピッチは、前記複数のラインのターゲットパターンの第３の部分の前記第３のピッチの２倍に相当し、前記複数のラインのターゲットパターンは、前記第２の方向と平行な向きである、請求項１又は２に記載のＢＡＡ。
4. 前記複数のラインのターゲットパターンの前記第１の部分の前記第１のピッチは、前記複数のラインのターゲットパターンの前記第１の部分の線幅の２倍であり、前記複数のラインのターゲットパターンの前記第２の部分の前記第２のピッチは、前記複数のラインのターゲットパターンの前記第２の部分の線幅の２倍であり、前記複数のラインのターゲットパターンの前記第３の部分の前記第３のピッチは、前記複数のラインのターゲットパターンの前記第３の部分の線幅の２倍である、請求項３に記載のＢＡＡ。
5. 前記第２の方向に沿ってスキャンされる場合に、前記複数の開口の第１のカラムの前記複数の開口は、前記複数の開口の第２のカラムの前記複数の開口と重複せず、前記複数の開口の第３のカラムの前記複数の開口は、前記複数の開口の第４のカラムの前記複数の開口と重複せず、前記複数の開口の第５のカラムの前記複数の開口は、前記複数の開口の第６のカラムの前記複数の開口と重複しない、請求項１から４のいずれか１項に記載のＢＡＡ。
6. 前記第２の方向に沿ってスキャンされる場合に、前記複数の開口の第１のカラムの前記複数の開口は、前記複数の開口の第２のカラムの前記複数の開口とわずかに重複し、前記複数の開口の第３のカラムの前記複数の開口は、前記複数の開口の第４のカラムの前記複数の開口とわずかに重複し、前記複数の開口の第５のカラムの前記複数の開口は、前記複数の開口の第６のカラムの前記複数の開口とわずかに重複する、請求項１から４のいずれか１項に記載のＢＡＡ。
7. 前記複数の開口の第１、第２、第３、第４、第５及び第６のカラムは、シリコンの薄型スライスに形成された複数のアパーチャの第１、第２、第３、第４、第５及び第６のカラムである、請求項１から６のいずれか１項に記載のＢＡＡ。
8. 前記複数のアパーチャの第１、第２、第３、第４、第５及び第６のカラムの前記複数のアパーチャの１つ又は複数は、周囲に金属を有する、請求項７に記載のＢＡＡ。
9. 半導体構造のパターン形成方法であって、
   基板の上に複数の平行なラインのパターンを形成する段階であって、前記複数の平行なラインのパターンは、第１のピッチを有する第１の部分、第２のピッチを有する第２の部分、及び第３のピッチを有する第３の部分を有する、段階と、
   前記基板を電子ビームツールにおいてアラインメントし、前記電子ビームツールのスキャン方向と平行に複数の平行なラインのパターンを提供する段階であって、前記電子ビームツールは、ブランカアパーチャアレイ（ＢＡＡ）を有するカラムを含み、前記ＢＡＡは、
   アレイ方向に沿う複数の開口の第１のカラムと、前記アレイ方向に沿い、かつ、前記複数の開口の第１のカラムとスタッガードする複数の開口の第２のカラムと、を含む第１のアレイと、
   前記アレイ方向に沿う複数の開口の第３のカラムと、前記アレイ方向に沿い、かつ、前記複数の開口の第３のカラムとスタッガードする複数の開口の第４のカラムと、を含む第２のアレイと、
   前記アレイ方向に沿う複数の開口の第５のカラムと、前記アレイ方向に沿い、かつ、前記複数の開口の第５のカラムとスタッガードする複数の開口の第６のカラムと、を含む第３のアレイと、
   を含む、段階と、
   前記ＢＡＡの前記第１のアレイ、前記第２のアレイ又は前記第３のアレイから１つのアレイを選択する段階と、
   前記スキャン方向に沿って前記基板をスキャンすることによって、前記複数の平行なラインのパターンの前記第１の部分、前記第２の部分又は前記第３の部分の対応する１つの中又はその上に、複数のカットのパターン又は複数のビアを形成し、前記複数の平行なラインのパターンの前記第１の部分、前記第２の部分又は前記第３の部分の前記対応する１つにラインの不連続部分を提供する段階と、
   を備え、
   前記複数の開口の第１のカラムは第１のピッチを有し、前記複数の開口の第２のカラムは前記第１のピッチを有し、前記複数の開口の第１のカラムの前記第１のピッチは、前記複数の平行なラインのパターンの前記第１の部分の前記第１のピッチの２倍に相当し、
   前記複数の開口の第３のカラムは第２のピッチを有し、前記複数の開口の第４のカラムは前記第２のピッチを有し、前記複数の開口の第３のカラムの前記第２のピッチは、前記複数の平行なラインのパターンの前記第２の部分の前記第２のピッチの２倍に相当し、
   前記複数の開口の第５のカラムは第３のピッチを有し、前記複数の開口の第６のカラムは前記第３のピッチを有し、前記複数の開口の第５のカラムの前記第３のピッチは、前記複数の平行なラインのパターンの前記第３の部分の前記第３のピッチの２倍に相当し、
   前記アレイ方向は、前記スキャン方向に直交する、
   方法。
10. 前記ＢＡＡの前記第１のアレイ、前記第２のアレイ又は前記第３のアレイから１つのアレイを選択する段階は、前記電子ビームツールの前記カラムの偏向部を用いる段階を含む、請求項９に記載の方法。
11. 前記複数の平行なラインのパターンを形成する段階は、ピッチ二分割又はピッチ四分割技術を用いる段階を含む、請求項９又は１０に記載の方法。
12. 前記複数のカットのパターン又は複数のビアを形成する段階は、フォトレジスト材料の層の複数の領域を露光させる段階を含む、請求項９から１１のいずれか１項に記載の方法。
13. 前記複数の平行なラインのパターンの前記第１の部分の前記第１のピッチは、前記複数の平行なラインのパターンの前記第１の部分の各ラインの線幅の２倍であり、前記複数の平行なラインのパターンの前記第２の部分の前記第２のピッチは、前記複数の平行なラインのパターンの前記第２の部分の各ラインの線幅の２倍であり、前記複数の平行なラインのパターンの前記第３の部分の前記第３のピッチは、前記複数の平行なラインのパターンの前記第３の部分の各ラインの線幅の２倍である、請求項９から１２のいずれか１項に記載の方法。
14. 電子ビームツールのカラムであって、
    複数の電子のビームを提供する電子ソースと、
    前記複数の電子のビームの前記ビームの経路に沿って前記電子ソースと連結される制限アパーチャと、
    前記複数の電子のビームの前記ビームの前記経路に沿って前記制限アパーチャと連結される高アスペクト比照明光学系と、
    前記複数の電子のビームの前記ビームの前記経路に沿って前記高アスペクト比照明光学系と連結される成形アパーチャと、
    前記複数の電子のビームの前記ビームの前記経路に沿って前記成形アパーチャと連結されるブランカアパーチャアレイ（ＢＡＡ）と、
    前記複数の電子のビームの前記ビームの前記経路に沿って前記ＢＡＡと連結される最終アパーチャと、
    前記複数の電子のビームを受けるサンプリングステージと、
    を備え、
    前記ＢＡＡは、
    第１の方向に沿って第１のピッチを有する複数の開口の第１のカラムと、前記第１の方向に沿って前記複数の開口の第１のカラムとスタッガードし、かつ、前記第１のピッチを有する複数の開口の第２のカラムと、を含む第１のアレイと、
    前記第１の方向に沿って第２のピッチを有する複数の開口の第３のカラムと、前記第１の方向に沿って前記複数の開口の第３のカラムとスタッガードし、かつ、前記第２のピッチを有する複数の開口の第４のカラムと、を含む第２のアレイと、
    前記第１の方向に沿って第３のピッチを有する複数の開口の第５のカラムと、前記第１の方向に沿って前記複数の開口の第５のカラムとスタッガードし、かつ、前記第３のピッチを有する複数の開口の第６のカラムと、を含む第３のアレイと、
    を含み、
    前記サンプリングステージのスキャン方向は、前記ＢＡＡの前記第１の方向と直交する第２の方向に沿う、
    カラム。
15. 前記第１のアレイ、前記第２のアレイ及び前記第３のアレイの１つから選択する偏向部をさらに備える、請求項１４に記載のカラム。
16. 前記ＢＡＡの前記複数の開口の第１のカラムの第１のピッチは、複数のラインのターゲットパターンの第１の部分の前記第１のピッチの２倍に相当し、前記ＢＡＡの前記複数の開口の第３のカラムの前記第２のピッチは、前記複数のラインのターゲットパターンの第２の部分の前記第２のピッチの２倍に相当し、前記ＢＡＡの前記複数の開口の第５のカラムの前記第３のピッチは、前記複数のラインのターゲットパターンの第３の部分の前記第３のピッチの２倍に相当し、前記複数のラインのターゲットパターンは、前記第２の方向と平行な向きである、請求項１４又は１５に記載のカラム。
17. 前記複数のラインのターゲットパターンの前記第１の部分の前記第１のピッチは、前記複数のラインのターゲットパターンの前記第１の部分の線幅の２倍であり、前記複数のラインのターゲットパターンの前記第２の部分の前記第２のピッチは、前記複数のラインのターゲットパターンの前記第２の部分の線幅の２倍であり、前記複数のラインのターゲットパターンの前記第３の部分の前記第３のピッチは、前記複数のラインのターゲットパターンの前記第３の部分の線幅の２倍である、請求項１６に記載のカラム。
18. 前記サンプリングステージが前記第２の方向に沿ってスキャンされる場合に、前記ＢＡＡの前記複数の開口の第１のカラムの前記複数の開口は、前記複数の開口の第２のカラムの前記複数の開口と重複せず、前記ＢＡＡの前記複数の開口の第３のカラムの前記複数の開口は、前記複数の開口の第４のカラムの前記複数の開口と重複せず、前記ＢＡＡの前記複数の開口の第５のカラムの前記複数の開口は、前記複数の開口の第６のカラムの前記複数の開口と重複しない、請求項１４から１７のいずれか１項に記載のカラム。
19. 前記サンプリングステージが前記第２の方向に沿ってスキャンされる場合に、前記ＢＡＡの前記複数の開口の第１のカラムの前記複数の開口は、前記複数の開口の第２のカラムの前記複数の開口とわずかに重複し、前記ＢＡＡの前記複数の開口の第３のカラムの前記複数の開口は、前記複数の開口の第４のカラムの前記複数の開口とわずかに重複し、前記ＢＡＡの前記複数の開口の第５のカラムの前記複数の開口は、前記複数の開口の第６のカラムの前記複数の開口とわずかに重複する、請求項１４から１７のいずれか１項に記載のカラム。
20. 前記ＢＡＡは、シリコンの薄型スライスに配置された物理的な複数のアパーチャのアレイである、請求項１４から１９のいずれか１項に記載のカラム。
21. 前記複数のアパーチャの第１、第２、第３、第４、第５及び第６のカラムの前記複数のアパーチャの１つ又は複数は、周囲に金属を有する、請求項２０に記載のカラム。
22. 前記金属は、前記複数の電子のビームの一部を、前記カラムに収容されたファラデーカップ又はブランキングアパーチャへと通過させ又は誘導する１つ又は複数の電極を含む、請求項２１に記載のカラム。
23. 前記成形アパーチャは、１次元の成形アパーチャである、請求項１４から２２のいずれか１項に記載のカラム。
24. 前記サンプリングステージは、交互に直交する層のパターニングに適応すべく、９０度回転可能である、請求項１４から２３のいずれか１項に記載のカラム。

Images