JP2017216488A - Dacの直線歪改善回路 - Google Patents
Dacの直線歪改善回路 Download PDFInfo
- Publication number
- JP2017216488A JP2017216488A JP2016106881A JP2016106881A JP2017216488A JP 2017216488 A JP2017216488 A JP 2017216488A JP 2016106881 A JP2016106881 A JP 2016106881A JP 2016106881 A JP2016106881 A JP 2016106881A JP 2017216488 A JP2017216488 A JP 2017216488A
- Authority
- JP
- Japan
- Prior art keywords
- dac
- output
- input
- ain
- simulated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
【課題】ロジック回路の出力抵抗、配線抵抗、DACを構成する抵抗の不整合などにより変換誤差が生じ、DACは直線歪を生じる。【解決手段】DAC入力を模擬入力重回帰式演算に入力し、DAC入力を推定する。推定したDAC入力を模擬DAC重回帰式演算に入力し、DAC出力の推定値を得る。DAC出力推定値が目標値になるようにDAC入力を変化させ、模擬入力重回帰式演算、模擬DAC重回帰式演算を繰り返し実行する。この繰り返しでDAC出力推定値が目標値を満たした時、この入力をDACの入力することによりDACの歪を改善する。【選択図】 図1
Description
本発明はデジタル/アナログ変換(以下DAC)の直線歪を改善する方法に関するものである。
DACを構成する抵抗の不整合、ロジック回路の出力抵抗及び配線抵抗などによりDACは変換誤差があり、この変換誤差によりDACは直線歪(微分非直線性誤差(DNL:Differential Nonlinearity)、積分非直線性誤差(INL:Integral Nonlinearity))を生じる。従来のDACの直線歪を改善する方法の一例について説明する。デジタル入力をDACと補正記憶に入力し、補正用記憶で変換補正され、DACに補正された値を入力することにより直線歪を改善する方法が知られている(例えば、
参照)。
更にDACの直線歪を改善する方法として、DACの出力をアナログ/デジタル変換(以下ADC)し、ADCの出力とデジタル入力を演算し、この演算出力とデジタル入力をアドレスとするDAC歪記憶の出力とデジタル入力を加算し、DACに入力することにより直線歪を改善する方法が知られている(例えば、
参照)。
類似したDACの直線歪を改善する方法として、DACの模擬DAC重回帰式と目標DACから誤差を計算し、この誤差でDAC入力を増減することにより直線歪を補正する方法が知られている(例えば、
参照)。この直線歪補正は本発明と類似しているが、本発明との違いは従来発明では模擬DAC重回帰式のみで模擬入力重回帰式を行っていないことである。この違いにより実測値と推定値の誤差に大きな差がでる。本発明の模擬入力重回帰式と模擬DAC重回帰式を使った実測値と推定値の誤差pp=10.82uV、従来発明の模擬DAC重回帰式のみの実測値と推定値の誤差pp=7908.6 uVで、本発明の実測値と推定値の誤差は従来発明より731倍改善される。図7は本発明/従来発明の実測値と推定値の誤差の図である。
DACの直線歪の原因はロジック回路の出力抵抗、R−2Rラダー10の抵抗の不整合、及びラダーの配線抵抗などが考えられる。この直線歪に最も影響するのはロジック回路の出力抵抗である。図2はDAC(8ビットR−2Rラダー型)の回路図である。ロジック回路13の出力はローレベルとハイレベルにより出力抵抗が異なり、ローレベルの出力抵抗は80Ω、ハイレベルの出力抵抗は100Ωである。スイッチS1は電源V0の電圧AIN(0)がローレベル時に80Ωが選択され、ハイレベル時に100Ωが選択されるスイッチである。同様にスイッチS2〜S8は電源V1〜V7の電圧AIN(1)〜AIN(7)がローレベル時は80Ωが選択され、ハイレベル時は100Ωが選択されるスイッチである。
図2のV0〜V7は0Vと3.3Vを発生する電源で、バイアス電源11は−3.3Vで
ある。電源V0〜V7の電圧をAIN(0)、AIN(1)、・・、AIN(7)であるとして、DAC出力電圧OUTm(実測値)の関係を表1に示す。表1はDAC入力AINとビット展開した電圧値AIN(0)、AIN(1)、・・、AIN(7)を表す。数式2の歪はDAC出力OUTm(実測値)から数式1の回帰式OUTgで減算した電圧値である。
ある。電源V0〜V7の電圧をAIN(0)、AIN(1)、・・、AIN(7)であるとして、DAC出力電圧OUTm(実測値)の関係を表1に示す。表1はDAC入力AINとビット展開した電圧値AIN(0)、AIN(1)、・・、AIN(7)を表す。数式2の歪はDAC出力OUTm(実測値)から数式1の回帰式OUTgで減算した電圧値である。
IN、Y軸はDAC出力の歪で、目盛間隔0.04938Vは1LSBに相当する。DAC入力AINのMSBが切り替わる127から128で歪は最大になる。
本発明は、このような従来のDACの変換誤差(直線歪)を解決しようとするものであり、DACの直線歪の改善を目的とするものである。
本発明は上記目的を達成するために図2のロジック回路13を含めたDAC1の入出力を数式で模擬した模擬入力重回帰式演算6に比較演算5の出力AIN+Eを入力し、X(x(0)、・・x(7))を得る。このXを模擬DAC重回帰式演算2に入力し、DAC出力の推定値OUTeを計算する。推定値OUTeが目標DAC演算3(数式3)の目標DAC出力値OUTtになるように比較演算5の出力AIN+Eを修正する。この修正するループを複数回行い、誤差演算4の出力Eが許容値以下になるようにする。許容値以下のAIN+EをDAC1の入力することによりDAC1の直線歪を改善する。
表2はDAC入力AINと図2のロジック回路13の出力実測電圧Xm(0)、・・Xm(7)とDAC実測出力OUTmを表す。スイッチS1〜S8は電源V0〜V7の電圧AIN(0)〜AIN(7)がローレベル時は80Ωが選択され、ハイレベル時は100Ωが選択されるスイッチである。電圧Xm(0)、・・Xm(7)はDAC1の入力抵抗R8〜R1に接続され、電圧AIN(0)、・・AIN(7)の組み合わせにより相互に影響する。例えば、AIN=0でx(0)=0.000Vであるが、AIN=2ではXm(0)は20.8mVである。このようにXm(0)はAIN(1)〜AIN(7)の影響を受ける。
模擬入力重回帰式演算6は数式5から数式12によりx(0)〜x(7)を決定する。模擬DAC重回帰式演算2はx(0)〜x(7)の値を数式13に入力し、DAC出力OUTe推定値を得る。
数式4はx(1)〜x(7)を説明変数、x(0)を目的変数とする重回帰式である。x(0)はローレベルとハイレベルがあり、夫々x(0_0)、x(0_1)として数式4の重回帰式を作る。
数式4はx(1)〜x(7)を説明変数、x(0)を目的変数とする重回帰式である。x(0)はローレベルとハイレベルがあり、夫々x(0_0)、x(0_1)として数式4の重回帰式を作る。
同様に、x(1)はローレベルとハイレベルがあり、夫々x(1_0)、x(1_1)とし、x(7_0)、x(7_1)まで重回帰式を作る。
数式5の1行目はAIN(0)が0.5V以下の場合、2、3行はx(0)のローレベルの重回帰式、5,6行はx(0)のハイレベルの重回帰式で、式の右辺のx(0)〜x(7)は演算を簡略するためAIN(0)〜AIN(7)に置き換えた。同様に数式6はx(1)、数式7はx(2)、・・数式12はx(7)の重回帰式である。
模擬入力重回帰式演算6は数式5〜数式12のx(0)〜x(7)を決め、模擬DAC重回帰式演算2はx(0)〜x(7)を数式13に入力し、DAC出力OUTe推定値を得る。図4のX軸はDAC入力AIN、Y軸は実測値OUTmと推定値OUTeの誤差である。実測値OUTmと推定値OUTeの誤差は最大で10.6uVで、DAC1のLSBは49.4mVであるから1LSBの1/4660である。実測値と推定値の誤差は十分余裕があり、実測値の代わりに数式13の推定値を使っても精度は保たれる。
数式13の重回帰式OUTeと数式3の目標DAC出力OUTtと比較し、この差が
許容値以上の場合、入力AIN+Eを数式5〜数式12に入力し、x(0)〜x(7)を得る。数式13の推定出力OUTeと数式3の目標DAC出力OUTtと比較を繰り返し、この差Eが許容値以下の場合にDAC1に入力AIN+Eを入力し、DAC1の出力の歪を改善する。
許容値以上の場合、入力AIN+Eを数式5〜数式12に入力し、x(0)〜x(7)を得る。数式13の推定出力OUTeと数式3の目標DAC出力OUTtと比較を繰り返し、この差Eが許容値以下の場合にDAC1に入力AIN+Eを入力し、DAC1の出力の歪を改善する。
従来のDACの直線歪補正は補正の記憶を参照してDACの直線歪を補正していたが、近年、DACの高精度化によりビット数が増え、この補正記憶の容量は大きくなり、また、補正記憶に歪補正データを書き込む時間も無視出来なくなってきた。
本発明は次の効果が得られる。ロジック回路13の出力抵抗はDAC1の入力x(0)、x(1)、・・、x(7)を変動させ、DACの直線歪に大きな影響を与える。数式5〜12から入力x(0)、x(1)、・・、x(7)の変動を推定する。
数式13に数式5〜12のx(0)〜x(7)を入力し、DACの推定出力OUTeを計算する。
計算した上記出力OUTeとDACの目標出力(数式3) OUTtとの差(推定出力-目標出力)を誤差Eとして、DAC入力AIN+誤差EをDAC入力に換算し、DAC入力AIN+Eを数式13に入力し、再度DAC推定出力を計算する。この計算を誤差Eが許容値A以下になるまで繰り返す。誤差が許容値以下のAIN+EをDAC1に入力し、誤差の許容値以下になるDAC出力を得る。
本発明による補正を行うことによりDACのラダー抵抗、オフセット等の調整することなしで容易に高精度のDACが得られる。
図1のDAC目標DAC演算3にDAC入力AINを入力し、DAC出力目標値OUTtを得る。1回目の比較演算5ではE=0が設定され、出力AIN+EはAINである。このAINは模擬入力重回帰式演算6の数式5〜数式12によりx(0)〜x(7)を決定する。模擬DAC重回帰式演算2はx(0)〜x(7)の値を数式13に入力し、DAC出力OUTe推定値を得る。誤差演算4でOUTeとOUTtの差Eを演算し、比較演算5でAIN+Eを演算する。差Eと許容値AがE>AならばAIN+Eを模擬入力重回帰式演算6でx(0)〜x(7)を決め、模擬DAC重回帰式演算2はx(0)〜x(7)の値を数式13に入力し、1回目のDAC出力推定値OUTe1を得る。誤差演算4でOUTe1とOUTtの差E1を演算する。比較演算5でAIN+E1を演算し、差E1と許容値AがE1>AならばAIN+E1を模擬入力重回帰式演算6に入力し、x(0)〜x(7)を決定し、模擬DAC重回帰式演算2に入力し、2回目のDAC出力推定値OUTe2を得る。この繰り返しをE≦Aになるまで行う。E≦AでAIN+Eをロジック回路13に通してDAC1に入力し、DAC出力OUTを得る。
DAC入力AIN=125である時、目標DAC演算3によりDAC出力目標値OUTt=0.148138V、1回目の模擬DAC重回帰式演算2によりDAC出力推定値OUTe1=0.271646Vを得る。OUTe1−OUTt=0.123508V、誤差演算4でOUTe1−OUTtを入力換算(数式14)し、E1=3を得る。
許容値A=1とし、差E1と許容値AがE1>Aであるから比較演算5はAIN+E1=128を模擬DAC重回帰式演算2に入力し、DAC出力推定値OUTe2=0.314285Vを得る。OUTe2−OUTt=0.166147V、誤差演算4でOUTe2−OUTtを入力換算(数式14)し、E2=3を得る。
差E2と許容値AがE2>Aであるから比較演算5はAIN+E1+E2=131を模擬DAC重回帰式演算2に入力し、DAC出力推定値OUTe3=0.151628Vを得る。
OUTe3−OUTt=0.00349V、誤差演算4でOUTe3−OUTtを入力換算(数式14)し、E3=0を得る。
OUTe3−OUTt=0.00349V、誤差演算4でOUTe3−OUTtを入力換算(数式14)し、E3=0を得る。
図5は補正回数と歪pp(peak to peak)を表す。X軸は補正回数、Y軸は歪ppである。図3は1回目の補正で、歪ppは200.5mVである。歪ppは補正回数3回目以降57.8mVpp以下に飽和する(49.4mV/LSB)。
図6は補正前後のDAC1出力歪を表す。X軸はAIN、Y軸は歪(0.0247V/div)である。補正前の歪は灰色で0.2005Vppで(図3と同じ)、補正後の歪は黒色で0.0603Vppに改善される。
模擬入力重回帰式演算6の入力AIN+Eはビット展開され、ローレベルとハイレベルを選択し、x(0)〜x(7)を演算(数式4〜数式12)するが、市販DAC、シリアル入力DAC等でx(0)〜x(7)電圧を測定できない場合はX=AINと置き、x(0)〜x(7)の値を「1」又は「0」の説明変数、DAC出力OUTeを目的変数とし、この重回帰式を模擬DAC演算式(数式13)として演算することも可能である。
本発明は、通信機器、計測機器、音響機器、自動テスト装置、電子ビーム描画装置の偏向システム等の分野における高精度のデジタル信号をアナログ信号に変換するDA変換器に関し、特に、DA変換の高精度化を容易にするものである。
1 DAC
2 模擬DAC重回帰式演算
3 目標DAC演算
4 誤差演算
5 比較演算
6 模擬入力重回帰式演算
10 R−2Rラダー
11 バイアス電源
12 OPアンプ
13 ロジック回路
2 模擬DAC重回帰式演算
3 目標DAC演算
4 誤差演算
5 比較演算
6 模擬入力重回帰式演算
10 R−2Rラダー
11 バイアス電源
12 OPアンプ
13 ロジック回路
Claims (1)
- デジタルAIN{AIN(N−1)、・・、AIN(0)}(N:0、1、・・ )を入力とし、アナログ値OUTを出力するNビットDACに於いて、
入力ビットパターンで変動するAINの電圧をX{X(N−1)、・・、X(0)}の数式で模擬する模擬入力重回帰式演算手段と
該模擬入力重回帰式演算手段の演算で得られたX{X(N−1)、・・、X(0)}を入力とするDAC出力OUTeを数式で模擬する模擬DAC重回帰式演算手段と
該NビットDACの入力AINと目標DAC出力OUTtがOUTt=比例係数*AINで表される目標DAC演算手段と
該模擬DAC重回帰式演算手段のDAC出力OUTeと該目標DAC演算手段出力OUTtを減算する減算手段と
該減算手段出力Eと許容値を比較する比較手段と
該減算手段出力Eが許容値を超えた場合、
該比較手段出力AIN+Eを該模擬入力重回帰式演算手段に入力し、その出力Xを該模擬DAC重回帰式演算手段に入力し、その出力と該目標DAC演算手段出力を該減算手段に入力し、その出力を該比較手段に入力を繰り返し、該比較手段が許容値以下になるまで繰り返すループ手段と
該ループ手段で該減算手段出力が許容値以下の時、該NビットDACに該比較手段出力AIN+Eを入力することを特徴とするDACの直線歪改善回路
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016106881A JP2017216488A (ja) | 2016-05-30 | 2016-05-30 | Dacの直線歪改善回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016106881A JP2017216488A (ja) | 2016-05-30 | 2016-05-30 | Dacの直線歪改善回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017216488A true JP2017216488A (ja) | 2017-12-07 |
Family
ID=60577328
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016106881A Pending JP2017216488A (ja) | 2016-05-30 | 2016-05-30 | Dacの直線歪改善回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017216488A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102018127554A1 (de) | 2017-11-09 | 2019-05-23 | Tdk Corporation | Magnetsensor |
-
2016
- 2016-05-30 JP JP2016106881A patent/JP2017216488A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102018127554A1 (de) | 2017-11-09 | 2019-05-23 | Tdk Corporation | Magnetsensor |
DE102018127554B4 (de) | 2017-11-09 | 2024-02-08 | Tdk Corporation | Magnetsensor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10483995B1 (en) | Calibration of radix errors using Least-Significant-Bit (LSB) averaging in a Successive-Approximation Register Analog-Digital Converter (SAR-ADC) during a fully self-calibrating routine | |
US6489905B1 (en) | Segmented DAC calibration circuitry and methodology | |
US9071261B2 (en) | Accuracy enhancement techniques for ADCs | |
CN104518797B (zh) | 一种用于高精度模数转换器中的抖动电路 | |
US9362937B1 (en) | Method of calibrating a SAR A/D converter and SAR-A/D converter implementing said method | |
US9432041B2 (en) | Method of calibrating a thermometer-code SAR A/D converter and thermometer-code SAR-A/D converter implementing said method | |
US8836554B2 (en) | Digital-to-analog converter (DAC) circuit and weight error estimation/calibration method thereof | |
JP6469496B2 (ja) | 半導体装置及びアナログデジタル変換回路のキャリブレーション方法 | |
JP6102521B2 (ja) | Sarアナログ・デジタル変換方法およびsarアナログ・デジタル変換回路 | |
TW201415809A (zh) | 用於數位至類比轉換器之積分非線性及差分非線性修正技術 | |
RU2442279C1 (ru) | Аналого-цифровой преобразователь и способ его калибровки | |
TW201310918A (zh) | 校正電容不匹配的逐漸逼近類比至數位轉換器及其方法 | |
CN103490780B (zh) | 用于执行比较器后台校准的装置和方法 | |
JP2017216488A (ja) | Dacの直線歪改善回路 | |
US11711090B2 (en) | Current steering digital to analog converter (DAC) system to perform DAC static linearity calibration | |
JP2004222274A (ja) | アナログ/ディジタル変換器及び電子回路 | |
RU2568323C2 (ru) | Цифро-аналоговый преобразователь и способ его калибровки | |
US10218371B1 (en) | Cost effective DAC linearization system | |
JP6486237B2 (ja) | Ad変換装置 | |
TW202015345A (zh) | 數位類比轉換器裝置與校正方法 | |
US5631649A (en) | Digital-to-analog converter test method and apparatus | |
JP4472490B2 (ja) | 半導体集積回路およびそのトリミング方法 | |
JPH06112824A (ja) | 補間型a/d変換器 | |
JP2013118466A (ja) | Dacの直線歪補正回路 | |
Olleta et al. | A dynamic element matching approach to ADC testing |